JP2007036010A - Schottky barrier diode equipment and its manufacturing method - Google Patents

Schottky barrier diode equipment and its manufacturing method Download PDF

Info

Publication number
JP2007036010A
JP2007036010A JP2005218656A JP2005218656A JP2007036010A JP 2007036010 A JP2007036010 A JP 2007036010A JP 2005218656 A JP2005218656 A JP 2005218656A JP 2005218656 A JP2005218656 A JP 2005218656A JP 2007036010 A JP2007036010 A JP 2007036010A
Authority
JP
Japan
Prior art keywords
substrate
gallium nitride
electrode
barrier diode
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005218656A
Other languages
Japanese (ja)
Inventor
Hidetoshi Fujimoto
英俊 藤本
Ichiro Omura
一郎 大村
Yasunobu Saito
泰伸 斉藤
Hideto Sugawara
秀人 菅原
Takanobu Kamakura
孝信 鎌倉
Toru Kita
徹 喜多
Yorito Kakiuchi
頼人 垣内
Takuma Suzuki
拓馬 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005218656A priority Critical patent/JP2007036010A/en
Publication of JP2007036010A publication Critical patent/JP2007036010A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Abstract

<P>PROBLEM TO BE SOLVED: To provide Schottkey barrier diode equipment using a gallium nitride system material capable of taking an ohmic contact to a Schottky barrier diode element without completely interposing any resistances of a growth substrate and a buffer layer, and to provide a method of manufacturing the Schottkey barrier diode equipment. <P>SOLUTION: The method of manufacturing the Schottkey barrier diode equipment comprises the steps of forming a Schottkey electrode 1 on a front surface of an n<SP>-</SP>-type GaN Schottkey layer 2; forming a via-hole 12 on a seating substrate 10 having a metal layer (seating electrode 11) on which a pattern forming by gold deposition is carried out; electrically connecting the seating electrode 11 with a seating electrode 13 at the back side; mounting a diode element so that the Schottkey electrode 1 may face to the seating electrode 11; removing a Si substrate 7, first and second buffer layers 8, 9 from an element structure mounted on the seating substrate 10; and exposing an n<SP>+</SP>-type GaN ohmic layer 3 on which an ohmic electrode is formed. It is possible to take the ohmic contact without completely considering any resistances of the growth substrate and the buffer layer. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、窒化ガリウム系半導体材料を用いたショットキーバリアダイオード装置及びその製造方法に関するものである。   The present invention relates to a Schottky barrier diode device using a gallium nitride based semiconductor material and a manufacturing method thereof.

窒化ガリウム系（ＧａＮ系）半導体は、エネルギーギャップが３ｅＶ以上と高い点から青色ＬＥＤ（発光ダイオード）、青紫色のＬＤ（レーザダイオード）などの光デバイスの開発が中心に進められてきたが、ここ数年ＬＥＤやＬＤは製品化フェーズに移行し、研究開発の中心はむしろ破壊電圧が高いという点から電子デバイスに移りつつあるのが現状である。
これまで窒化ガリウム系材料を用いたショットキーバリアダイオードとしては、特許文献１、２などに見られるように、ｎ型の基板上にデバイス構造を構築するか、特許文献３などに見られるようにサファイア基板のような絶縁性基板上にデバイスを構築するかのいずれかであった。これらの公知例では成長用に用いられた基板はいずれの場合も最終段階まで残っている。 Gallium nitride (GaN) semiconductors have been developed mainly for optical devices such as blue LEDs (light-emitting diodes) and blue-violet LDs (laser diodes) because the energy gap is as high as 3 eV or more. For several years, LEDs and LDs have shifted to the commercialization phase, and the current state of research and development is shifting to electronic devices because of their rather high breakdown voltage.
Conventional Schottky barrier diodes using gallium nitride-based materials, as seen in Patent Documents 1 and 2, etc., have a device structure built on an n-type substrate or as seen in Patent Document 3 Either the device was built on an insulating substrate such as a sapphire substrate. In these known examples, the substrate used for growth remains in each case until the final stage.

ショットキーバリアダイオードにおいて耐圧は低電子キャリア濃度層の厚さに依存し、その直下にある層は抵抗として働くため素子の特性を悪化させるものである。しかしながら、特許文献３などに見られる構造では、窒化ガリウム系材料の成長に通常使われるサファイアを用いているため、オーミック部分においては高電子キャリア濃度半導体層を横方向に電流を流さざるを得ない。ショットキーバリアダイオードでは高電流を用いるため、同じ横方向に電流を流す発光ダイオードと比較しても、高電子キャリア濃度半導体層の抵抗値はその電流増加分だけ下げなければならない。一般に金属よりも抵抗率の高い半導体層の横方向の抵抗をそのように非常に低くするためには現実的な厚さでは実現できない。   In the Schottky barrier diode, the withstand voltage depends on the thickness of the low electron carrier concentration layer, and the layer immediately below it acts as a resistance, which deteriorates the device characteristics. However, in the structure shown in Patent Document 3 and the like, sapphire which is usually used for the growth of gallium nitride-based materials is used, and therefore, in the ohmic portion, current must flow through the high electron carrier concentration semiconductor layer in the lateral direction. . Since a high current is used in a Schottky barrier diode, the resistance value of the high electron carrier concentration semiconductor layer must be decreased by an amount corresponding to the increase in current even when compared with a light emitting diode in which current flows in the same lateral direction. In general, in order to make the lateral resistance of a semiconductor layer having a higher resistivity than that of a metal so low, it cannot be realized with a realistic thickness.

一方、特許文献２などに見られるように、ｎ型のＳｉやＳｉＣなどを基板として用いることも試されている。この場合においても基板部分が抵抗成分となることは上述した通りである。それに加えて、ＳｉやＳｉＣなどでは基板結晶が立方晶系であるためそのままでは上に成長したＧａＮ層も立方晶系となる。本願発明において目的とするＧａＮ層は、六方晶系であるため、立方晶系基板から六方晶系に結晶構造を変換・制御する必要があり、現状ではＡｌＮ層を用いているのが普通である（例えば、特許文献４参照) 。しかし、ＡｌＮ層はエネルギーギャップが６．２ｅＶ程度と非常に高く、この状態では基板が導電性であっても、ＡｌＮ層が抵抗成分となるという欠点があった。
上述したように、窒化ガリウム系材料を用いたショットキーバリアダイオードにおいては成長用基板およびバッファ層の電気抵抗が課題となっていた。
特開２００３−６０２１２号公報 特開２００４−２２６３９号公報 特開２００４−３１８９６号公報 特開平５−３４３７４１号公報 On the other hand, as seen in Patent Document 2 and the like, it has been tried to use n-type Si, SiC, or the like as a substrate. Even in this case, the substrate portion becomes a resistance component as described above. In addition, since the substrate crystal is a cubic system in Si, SiC, etc., the GaN layer grown on the substrate is also a cubic system. Since the target GaN layer in the present invention is a hexagonal system, it is necessary to convert and control the crystal structure from a cubic substrate to a hexagonal system. Currently, an AlN layer is usually used. (For example, refer to Patent Document 4). However, the AlN layer has a very high energy gap of about 6.2 eV. In this state, the AlN layer has a drawback that it becomes a resistance component even if the substrate is conductive.
As described above, in the Schottky barrier diode using the gallium nitride material, the electrical resistance of the growth substrate and the buffer layer has been a problem.
JP 2003-60212 A JP 2004-22639 A JP 2004-31896 A JP-A-5-343741

本発明は、成長基板及びバッファ層の抵抗を考慮することなくショットキーバリアダイオード素子へのオーミック接触を取ることができる窒化ガリウム系材料を用いたショットキーバリアダイオード装置及びその製造方法を提供する。   The present invention provides a Schottky barrier diode device using a gallium nitride-based material capable of making ohmic contact with a Schottky barrier diode element without considering the resistance of a growth substrate and a buffer layer, and a method for manufacturing the same.

本発明の窒化ガリウム系材料を用いたショットキーバリアダイオード装置の一態様は、台座基板と、前記台座基板表面に、少なくともその一主面領域に外部接続端子が接続された金属層と、前記金属層にショットキー電極が接続された窒化ガリウム系ショットキーバリアダイオード素子とを具備したことを特徴としている。
また、本発明の窒化ガリウム系材料を用いたショットキーバリアダイオード装置の製造方法の一態様は、成長用基板上に高電子キャリア濃度窒化ガリウム系半導体層と低電子キャリア濃度窒化ガリウム系半導体層とを順次形成する工程と、前記低電子キャリア濃度窒化ガリウム系半導体層上にショットキー電極を形成する工程と、表面に金属領域を有する台座基板上に前記ショットキー電極を対向して接続されるように配置する工程と、前記成長用基板を除去し前記高電子キャリア濃度窒化ガリウム系半導体層を露出させる工程と、前記露出された高電子キャリア濃度窒化ガリウム系半導体層にオーミック電極を形成する工程と、前記台座基板上に配置積層された前記窒化ガリウム系半導体層を前記台座基板と共に分割する工程とを具備したことを特徴としている。 One aspect of the Schottky barrier diode device using the gallium nitride-based material of the present invention includes a pedestal substrate, a metal layer having an external connection terminal connected to at least one main surface region of the pedestal substrate surface, and the metal And a gallium nitride Schottky barrier diode element having a Schottky electrode connected to the layer.
One embodiment of a method for manufacturing a Schottky barrier diode device using a gallium nitride-based material according to the present invention includes a high electron carrier concentration gallium nitride semiconductor layer, a low electron carrier concentration gallium nitride semiconductor layer on a growth substrate. A step of forming a Schottky electrode on the gallium nitride semiconductor layer having a low electron carrier concentration, and a Schottky electrode connected to each other on a base substrate having a metal region on the surface. Disposing the growth substrate, exposing the high electron carrier concentration gallium nitride semiconductor layer, and forming an ohmic electrode on the exposed high electron carrier concentration gallium nitride semiconductor layer; And the step of dividing the gallium nitride based semiconductor layer disposed and laminated on the pedestal substrate together with the pedestal substrate. It is characterized by a door.

本発明は、成長用基板及びバッファ層の抵抗を考慮することなく素子へのオーミック接触を取ることができる。   The present invention can make ohmic contact to the element without considering the resistance of the growth substrate and the buffer layer.

以下、実施例を参照して発明の実施の形態を説明する。   Hereinafter, embodiments of the invention will be described with reference to examples.

図１乃至図７を参照して実施例１を説明する。
図１は、この実施例の窒化ガリウム系ショットキーバリアダイオード装置の概略断面図、図２乃至図６は、この実施例の製造工程断面図、図７は、Ｓｉ基板がマウントされた台座基板を示す平面図である。
図１に示すように、この実施例の窒化ガリウム系材料を用いたショットキーバリアダイオード装置は、順次積層された低電子キャリア濃度窒化ガリウム系半導体層（ｎ−型ＧａＮ層２）及びｎ−型ＧａＮ層２上に形成された高電子キャリア濃度窒化ガリウム系半導体層（ｎ＋型ＧａＮ層３）の積層半導体層と、このｎ＋型ＧａＮ層３上に形成されたオーミック電極４と、ｎ−型ＧａＮ層２上に形成されたショットキー電極１と、多結晶ＡｌＮからなる絶縁物を材料とする台座基板１０と、台座基板１０主面に形成された第１の金属層（以下、台座電極（第１の台座電極１１）という）と、台座基板１０の裏面に形成された第２の金属層（第２の台座電極１３）及び第１及び第２の台座電極１１、１３を電気的に接続し、台座基板１０の内部に形成されているビアホール１２とを具備しており、ショットキー電極１は、第１の台座電極１１に接合されている。 The first embodiment will be described with reference to FIGS.
FIG. 1 is a schematic sectional view of a gallium nitride Schottky barrier diode device of this embodiment, FIGS. 2 to 6 are sectional views of manufacturing steps of this embodiment, and FIG. 7 is a pedestal substrate on which a Si substrate is mounted. FIG.
As shown in FIG. 1, the Schottky barrier diode device using the gallium nitride-based material of this embodiment has a low electron carrier concentration gallium nitride-based semiconductor layer (n − -type GaN layer 2) and an n − -type that are sequentially stacked. A laminated semiconductor layer of a high electron carrier concentration gallium nitride based semiconductor layer (n + -type GaN layer 3) formed on the GaN layer 2, an ohmic electrode 4 formed on the n + -type GaN layer 3, and an n − Schottky electrode 1 formed on type GaN layer 2, pedestal substrate 10 made of an insulator made of polycrystalline AlN, and a first metal layer (hereinafter referred to as pedestal electrode) formed on the main surface of pedestal substrate 10 (Referred to as the first pedestal electrode 11), the second metal layer (second pedestal electrode 13) and the first and second pedestal electrodes 11 and 13 formed on the back surface of the pedestal substrate 10 are electrically connected. Connect the base board 10 It has and a via hole 12 formed in the Schottky electrode 1 is joined to the first pad electrode 11.

オーミック電極４には外部接続端子５が接続されている。ｎ−型ＧａＮ層２のショットキー電極１が形成された面の周囲領域には、Ｍｇがイオン注入された領域を設けてありガードリング６として用いられる。台座基板１０は、多結晶のＡｌＮよりなっており、表面に金電極が第１の台座電極１１としてパターン形成されており、この表面にダイオード素子のショットキー電極１が対向して接続されている。 An external connection terminal 5 is connected to the ohmic electrode 4. A region where Mg is ion-implanted is provided in the peripheral region of the surface of the n − -type GaN layer 2 where the Schottky electrode 1 is formed, and is used as the guard ring 6. The pedestal substrate 10 is made of polycrystalline AlN, and a gold electrode is patterned on the surface as a first pedestal electrode 11, and the Schottky electrode 1 of the diode element is connected to the surface in opposition. .

次に、図２乃至図７を参照してショットキーバリアダイオード装置の製造方法を説明する。まず、成長用基板７として主面が（１１１）面であるＳｉ基板を準備する。ここに周知のＭＯＣＶＤ法などを用いて順次ＡｌＮ結晶構造変換用第１バッファ層８、アンドープＧａＮ結晶品質改善用第２バッファ層９、ｎ＋型ＧａＮオーミック層３、ｎ−型ＧａＮショットキー層２をこの順でエピタキシャル成長し、窒化ガリウム系素子構造を形成する（図２）。次に、ｎ−型ＧａＮショットキー層２表面の所定の領域をイオン注入用マスク１４でマスクして、ガードリング用のイオン注入を行なう。イオン種は、ＭｇやＺｎなどを用いることができる。Ｍｇを用いた場合にはｐ型あるいは高抵抗領域ができ、Ｚｎを用いた場合には高抵抗領域が形成できる（図３）。 Next, a method for manufacturing a Schottky barrier diode device will be described with reference to FIGS. First, a Si substrate whose main surface is the (111) plane is prepared as the growth substrate 7. The AlN crystal structure conversion first buffer layer 8, undoped GaN crystal quality improving second buffer layer 9, n + -type GaN ohmic layer 3, and n − -type GaN Schottky layer 2 are sequentially formed using a known MOCVD method or the like. Are epitaxially grown in this order to form a gallium nitride-based device structure (FIG. 2). Next, a predetermined region on the surface of the n − -type GaN Schottky layer 2 is masked with an ion implantation mask 14 to perform ion implantation for a guard ring. As the ion species, Mg, Zn, or the like can be used. When Mg is used, a p-type or high resistance region can be formed, and when Zn is used, a high resistance region can be formed (FIG. 3).

次に、ｎ−型ＧａＮショットキー層２表面にショットキー電極１を形成する。形成方法は通常の蒸着法と周知のリフトオフ法などを用いる。電極材としては、例えば、ＮｉとＡｕの積層構造を用いる。ショットキー性を高めるために適宜熱処理することも可能である（図４）。次に、表面に金が蒸着などによりパターン形成されて金電極（第１の台座電極）１１とした多結晶ＡｌＮ基板を用意し、これを台座基板１０とする。台座基板１０には貫通孔が形成され、この中に導電層を設けてビアホール１２を構成している。更に裏面には、ビアホール１２を介して第１の台座電極１１とは電気的に接続された金電極（第２の台座電極）１３が形成される。この第１の台座電極１１にショットキー電極１が対向するようにダイオード素子をマウントする（図５）。
次に、台座基板１０にマウントした窒化ガリウム系ダイオード素子構造からＳｉ基板７、ＡｌＮ第１バッファ層８、アンドープＧａＮ第２バッファ層９を除去し、ｎ＋型ＧａＮオーミック層３を露出させる。除去方法としては、Ｓｉ基板７を弗酸などのウェットエッチング、２つのＧａＮ系材料よりなるバッファ層８、９をドライエッチングする方法が一般的である。このようにして露出されたｎ＋型ＧａＮオーミック層３にオーミック電極４を形成する。電極材としては、例えば、Ｔｉ／Ａｌ層を含む積層構造を用いることが一般的である（図６）。 Next, the Schottky electrode 1 is formed on the surface of the n − -type GaN Schottky layer 2. As a forming method, a normal vapor deposition method, a known lift-off method, or the like is used. For example, a stacked structure of Ni and Au is used as the electrode material. In order to improve Schottky property, it is also possible to heat-process suitably (FIG. 4). Next, a polycrystalline AlN substrate in which gold is patterned on the surface by vapor deposition or the like to form a gold electrode (first pedestal electrode) 11 is prepared. A through hole is formed in the base substrate 10, and a conductive layer is provided therein to form a via hole 12. Further, a gold electrode (second pedestal electrode) 13 that is electrically connected to the first pedestal electrode 11 through the via hole 12 is formed on the back surface. The diode element is mounted so that the Schottky electrode 1 faces the first pedestal electrode 11 (FIG. 5).
Next, the Si substrate 7, the AlN first buffer layer 8, and the undoped GaN second buffer layer 9 are removed from the gallium nitride based diode element structure mounted on the base substrate 10, and the n + -type GaN ohmic layer 3 is exposed. As a removing method, a method of wet etching such as hydrofluoric acid on the Si substrate 7 and dry etching of the buffer layers 8 and 9 made of two GaN-based materials are generally used. An ohmic electrode 4 is formed on the n + -type GaN ohmic layer 3 thus exposed. As an electrode material, for example, a laminated structure including a Ti / Al layer is generally used (FIG. 6).

図７は、Ｓｉ基板がマウントされた台座基板１０を示す平面図である。これをダイシングラインに沿って、ガードリング６領域を内包するようにダイオード素子を分割する（図７）。外部からこのダイオード装置への電気的接続は、上部オーミック電極４に対してはワイヤボンディングを用いた外部接続端子５が一般的である。一方、下部ショットキー電極１への接続については裏面の第２の台座電極１３に適宜の外部接続端子を設けることができる（図１参照）。
この実施例のショットキーバリアダイオード装置は、成長用基板及びバッファ層がなく高電子キャリア濃度半導体層が露出されているので、成長用基板及びバッファ層の抵抗を全く考慮することなくダイオード素子へのオーミック接触を取ることができる。また、ショットキー電極側をマウントする方法を取ることは、熱の発生し易いショットキー電極部と放熱構造となる台座基板との距離が非常に近いために放熱構造に優れているので、ダイオード素子の電気特性及び信頼性の向上を図ることができる。また、この実施例は、ビアホールを通して裏面に電極を引き出す構造とすることでＧａＮ積層構造と台座基板とが同じ幅で切断することができ、両者を一括して切ることができるので工程が容易である。 FIG. 7 is a plan view showing the base substrate 10 on which the Si substrate is mounted. The diode element is divided along the dicing line so as to include the guard ring 6 region (FIG. 7). As for the electrical connection from the outside to the diode device, the external connection terminal 5 using wire bonding is generally used for the upper ohmic electrode 4. On the other hand, for connection to the lower Schottky electrode 1, an appropriate external connection terminal can be provided on the second base electrode 13 on the back surface (see FIG. 1).
In the Schottky barrier diode device of this embodiment, since there is no growth substrate and buffer layer and the high electron carrier concentration semiconductor layer is exposed, the resistance to the growth substrate and the buffer layer is not considered at all. Can make ohmic contact. In addition, since the method of mounting the Schottky electrode side is excellent in the heat dissipation structure because the distance between the Schottky electrode part that is likely to generate heat and the base substrate that becomes the heat dissipation structure is very close, the diode element It is possible to improve the electrical characteristics and reliability. In addition, in this embodiment, the electrode is drawn out to the back surface through the via hole, so that the GaN laminated structure and the base substrate can be cut with the same width, and both can be cut at once, so the process is easy. is there.

次に、図８を参照して実施例２を説明する。
図８は、この実施例の窒化ガリウム系ショットキーバリアダイオード装置の概略断面図である。この実施例では、ＧａＮ積層構造と台座基板とが異なる幅であることに特徴がある。 Next, Example 2 will be described with reference to FIG.
FIG. 8 is a schematic cross-sectional view of the gallium nitride Schottky barrier diode device of this embodiment. This embodiment is characterized in that the GaN laminated structure and the base substrate have different widths.

図８に示すように、この実施例の窒化ガリウム系材料を用いたショットキーバリアダイオード装置は、順次積層された低電子キャリア濃度窒化ガリウム系半導体層（ｎ−型ＧａＮ層２２）及びｎ−型ＧａＮ層２２上に形成された高電子キャリア濃度窒化ガリウム系半導体層（ｎ＋型ＧａＮ層２３）の積層半導体層と、このｎ＋型ＧａＮ層２３上に形成されたオーミック電極２４と、ｎ−型ＧａＮ層２２上に形成されたショットキー電極２１と、多結晶ＡｌＮからなる絶縁物を材料とする台座基板２０と、台座基板２０表面に形成された金属層（以下、台座電極という）２７とを具備しており、ショットキー電極２１は、台座電極２７に接合されている。台座電極２７には外部接続端子２８、オーミック電極２４には外部接続端子２５が接続されている。ｎ−型ＧａＮ層２２のショットキー電極２１が形成された面の周囲領域には、Ｍｇがイオン注入された領域を設けてガードリング２６としている。台座基板２０は、多結晶のＡｌＮよりなっており、表面に金電極が台座電極２７としてパターン形成されており、この表面にダイオード素子のショットキー電極２１が対向して接続されている。 As shown in FIG. 8, the Schottky barrier diode device using the gallium nitride-based material of this embodiment has a low electron carrier concentration gallium nitride-based semiconductor layer (n − -type GaN layer 22) and an n − -type that are sequentially stacked. A stacked semiconductor layer of a high electron carrier concentration gallium nitride based semiconductor layer (n + -type GaN layer 23) formed on the GaN layer 22, an ohmic electrode 24 formed on the n + -type GaN layer 23, and n − Schottky electrode 21 formed on type GaN layer 22, pedestal substrate 20 made of an insulator made of polycrystalline AlN, metal layer (hereinafter referred to as pedestal electrode) 27 formed on the surface of pedestal substrate 20, The Schottky electrode 21 is joined to the pedestal electrode 27. An external connection terminal 28 is connected to the base electrode 27, and an external connection terminal 25 is connected to the ohmic electrode 24. A region where Mg is ion-implanted is provided around the surface of the n − -type GaN layer 22 where the Schottky electrode 21 is formed to form a guard ring 26. The pedestal substrate 20 is made of polycrystalline AlN. A gold electrode is patterned on the surface as a pedestal electrode 27, and a Schottky electrode 21 of a diode element is connected to the surface to face the electrode.

この実施例のショットキーバリアダイオード装置は、成長用基板及びバッファ層がなく高電子キャリア濃度半導体層が露出されているので、成長用基板及びバッファ層の抵抗を全く考慮することなくダイオード素子へのオーミック接触を取ることができる。この実施例では台座基板２０上の金属層（台座電極）２７にはＧａＮ積層構造と共に外部接続端子２８が形成されているのでＧａＮ積層構造と台座基板２０とでは幅が異なり、纏めてダイシングするには工夫が必要である。また、ショットキー電極側をマウントする方法を取ることは、熱の発生し易いショットキー電極部と放熱構造となる台座基板との距離が非常に近いために放熱構造に優れているので、ダイオード素子の電気特性及び信頼性の向上を図ることができる。   In the Schottky barrier diode device of this embodiment, since there is no growth substrate and buffer layer and the high electron carrier concentration semiconductor layer is exposed, the resistance to the growth substrate and the buffer layer is not considered at all. Can make ohmic contact. In this embodiment, the metal layer (pedestal electrode) 27 on the pedestal substrate 20 is formed with the external connection terminals 28 together with the GaN stacked structure. Therefore, the GaN stacked structure and the pedestal substrate 20 have different widths and are diced together. Need some ingenuity. In addition, the method of mounting the Schottky electrode side is excellent in the heat dissipation structure because the distance between the Schottky electrode part that is likely to generate heat and the pedestal substrate that becomes the heat dissipation structure is very close, so the diode element It is possible to improve the electrical characteristics and reliability.

次に、図９及び図１０を参照して実施例３を説明する。
図９及び図１０は、この実施例の窒化ガリウム系ショットキーバリアダイオード装置の概略断面図である。この実施例では、台座基板として金属を用いることに特徴がある。このダイオード装置の製法としては実施例１に準ずるので省略する。図９に示すように、この実施例の窒化ガリウム系材料を用いたショットキーバリアダイオード装置は、順次積層された低電子キャリア濃度窒化ガリウム系半導体層（ｎ−型ＧａＮ層３２）及びｎ−型ＧａＮ層３２上に形成された高電子キャリア濃度窒化ガリウム系半導体層（ｎ＋型ＧａＮ層３３）の積層半導体層と、このｎ＋型ＧａＮ層３３上に形成されたオーミック電極３４と、ｎ−型ＧａＮ層３２上に形成されたショットキー電極３１と、銅（Ｃｕ）からなる金属を材料とする台座基板３０とを具備しており、ショットキー電極３１は、台座基板３０表面に接合されている。オーミック電極３４には外部接続端子３５が接続されている。ｎ−型ＧａＮ層３２のショットキー電極３１が形成された面の周囲領域には、Ｍｇ、Ｚｎなどがイオン注入された領域を設けてガードリング３６としている。 Next, Embodiment 3 will be described with reference to FIGS.
9 and 10 are schematic cross-sectional views of the gallium nitride Schottky barrier diode device of this embodiment. This embodiment is characterized in that metal is used as the base substrate. Since the manufacturing method of this diode device is the same as that of the first embodiment, a description thereof will be omitted. As shown in FIG. 9, the Schottky barrier diode device using the gallium nitride-based material of this embodiment has a low electron carrier concentration gallium nitride-based semiconductor layer (n − -type GaN layer 32) and an n − -type that are sequentially stacked. A stacked semiconductor layer of a high electron carrier concentration gallium nitride based semiconductor layer (n + -type GaN layer 33) formed on the GaN layer 32, an ohmic electrode 34 formed on the n + -type GaN layer 33, and n − Schottky electrode 31 formed on type GaN layer 32 and pedestal substrate 30 made of a metal made of copper (Cu), and Schottky electrode 31 is bonded to the surface of pedestal substrate 30. Yes. An external connection terminal 35 is connected to the ohmic electrode 34. A region around which the Schottky electrode 31 of the n − -type GaN layer 32 is formed is provided with a region into which Mg, Zn, etc. are ion-implanted to form a guard ring 36.

実施例１では、台座基板として多結晶ＡｌＮ基板を用いたが、この場合には第１バッファ層と材料が同じであるため、第１バッファ層を溶解して成長用基板と共に除去するという方法を取ることができない。そのため、この実施例のように台座基板に銅などの金属板を用いることが有用である。特に銅を用いた場合には熱伝導率に優れているためダイオード素子の放熱性が実施例１よりも改善される効果がある。また、第１バッファ層であるＡｌＮ層を水あるいは弱アルカリ性溶液と超音波などを併用することにより溶解しＳｉ基板ともに剥離除去することも可能である。この方法を用いる場合には、成長用基板として、他にＧａＡｓ、サファイア、多結晶ＡｌＮなどを用いることができる。特に多結晶ＡｌＮ基板を用いた場合には、格子定数差によるウェハの反りも生じ難いという利点がある。また、台座基板となる金属材料としては、銅の他にタングステンやモリブデンなどを用いることも可能であるし、あるいはこれらと銅との合金を用いることも可能である。さらにタングステンやモリブデンをベースとして銀などとの合金を用いることも可能である。これらの合金では薬液処理にも強く、強度も高いという点で有利である。   In Example 1, a polycrystalline AlN substrate was used as the pedestal substrate. In this case, since the material is the same as that of the first buffer layer, the first buffer layer is dissolved and removed together with the growth substrate. I can't take it. Therefore, it is useful to use a metal plate such as copper for the base substrate as in this embodiment. In particular, when copper is used, the heat conductivity of the diode element is improved compared to the first embodiment because of excellent heat conductivity. It is also possible to dissolve the AlN layer, which is the first buffer layer, by using water or a weak alkaline solution in combination with ultrasonic waves and peel off the Si substrate together. When this method is used, GaAs, sapphire, polycrystalline AlN, or the like can be used as the growth substrate. In particular, when a polycrystalline AlN substrate is used, there is an advantage that the wafer is hardly warped due to a difference in lattice constant. In addition to copper, tungsten, molybdenum, or the like can be used as the metal material for the base substrate, or an alloy of these with copper can be used. Furthermore, it is also possible to use an alloy with silver or the like based on tungsten or molybdenum. These alloys are advantageous in that they are resistant to chemical treatment and have high strength.

図９では台座基板上に直接ショットキー側の電極を接続したが、電極の密着性などを考慮すると、変形例として、図１０に示すように台座基板３０である金属材と異なる金属材料、特にＡｕなどを台座電極３７として塗布しておくことも可能である。
この実施例のショットキーバリアダイオード装置は、成長用基板及びバッファ層がなく高電子キャリア濃度半導体層が露出されているので、成長用基板及びバッファ層の抵抗を全く考慮することなくダイオード素子へのオーミック接触を取ることができる。また、ショットキー電極側をマウントする方法を取ることは、熱の発生し易いショットキー電極部と放熱構造となる台座基板との距離が非常に近いために放熱構造に優れているので、ダイオード素子の電気特性及び信頼性の向上を図ることができる。とくにこの実施例では、台座基板に金属を用いているのでその放熱構造はさらに優れている。 In FIG. 9, the Schottky side electrode is directly connected to the base substrate. However, considering the electrode adhesion and the like, as a modification, a metal material different from the metal material that is the base substrate 30 as shown in FIG. It is also possible to apply Au or the like as the base electrode 37.
In the Schottky barrier diode device of this embodiment, since there is no growth substrate and buffer layer and the high electron carrier concentration semiconductor layer is exposed, the resistance to the growth substrate and the buffer layer is not considered at all. Can make ohmic contact. In addition, since the method of mounting the Schottky electrode side is excellent in the heat dissipation structure because the distance between the Schottky electrode part that is likely to generate heat and the base substrate that becomes the heat dissipation structure is very close, the diode element It is possible to improve the electrical characteristics and reliability. In particular, in this embodiment, since the metal is used for the base substrate, the heat dissipation structure is further excellent.

次に、図１１を参照して実施例４を説明する。
図１１は、この実施例の窒化ガリウム系ショットキーバリアダイオード装置を形成するための成長用基板に積層された半導体層を示す概略断面図である。ダイオード装置としての製造方法は実施例１と同じなので詳細は省略する。
この実施例の窒化ガリウム系材料を用いたショットキーバリアダイオード装置は、順次積層された低電子キャリア濃度窒化ガリウム系半導体層（ｎ−型ＧａＮ層４２）及びｎ−型ＧａＮ層４２上に形成された高電子キャリア濃度窒化ガリウム系半導体層（ｎ＋型ＧａＮ層４３）の積層半導体層と、このｎ＋型ＧａＮ層４３上に形成されたオーミック電極と、ｎ−型ＧａＮ層４２上に形成されたショットキー電極と、台座基板と、台座基板主面に形成された台座電極である金属層とを具備しており、ショットキー電極は、台座電極に接合されている。ｎ−型ＧａＮ層４２のショットキー電極が形成された面の周囲領域には、Ｍｇがイオン注入された領域を設けてありガードリングとして用いられる。 Next, Example 4 will be described with reference to FIG.
FIG. 11 is a schematic cross-sectional view showing a semiconductor layer stacked on a growth substrate for forming the gallium nitride Schottky barrier diode device of this embodiment. Since the manufacturing method as the diode device is the same as that of the first embodiment, the details are omitted.
The Schottky barrier diode device using the gallium nitride material of this embodiment is formed on the low electron carrier concentration gallium nitride semiconductor layer (n − type GaN layer 42) and the n − type GaN layer 42 that are sequentially stacked. and a laminated semiconductor layer of high electron carrier concentration gallium nitride based semiconductor layer (n + -type GaN layer 43), an ohmic electrode formed on the n + -type GaN layer 43, n - are formed on the -type GaN layer 42 A Schottky electrode, a base substrate, and a metal layer that is a base electrode formed on the main surface of the base substrate, and the Schottky electrode is joined to the base electrode. A region around which the Schottky electrode of the n − -type GaN layer 42 is formed is provided with a region into which Mg is ion-implanted and used as a guard ring.

このダイオード装置を形成するために半導体層は成長用基板に積層される。成長用基板４７として主面が（１１１）面であるＳｉ板を準備する。ここに周知のＭＯＣＶＤ法などを用いて順次ＡｌＮからなる第１バッファ層４８、ＩｎＮからなる第２バッファ層４９、ｎ＋型ＧａＮオーミック層４３、ｎ−型ＧａＮショットキー層４２をこの順でエピタキシャル成長し、窒化ガリウム系素子構造を形成する。この後、台座基板に窒化ガリウム系素子構造を形成し、成長用基板４７及びバッファ層４８、４９を除去し、電極を設けてダイオード装置を形成する。
この実施例で実施例１と異なる点は、第２バッファ層としてＩｎＮを用いることである。ＩｎＮは熱応力に対する耐性がＧａＮなど他の窒化ガリウム系半導体と比較して弱いので、成長温度である８００℃程度の温度より高い温度に曝されると包含する窒素が半導体より抜けるため結晶性が著しく損なわれる。この性質を利用することでＳｉなどの基板からＧａＮダイオード積層構造部を剥離することが可能となる。このような剥離方法を用いることは基板剥離に薬液や機械的応力を必要としないため、ショットキー電極と台座電極との間の接合に影響を与えることが小さいという点で他の方法より有利である。 In order to form this diode device, the semiconductor layer is stacked on a growth substrate. As the growth substrate 47, an Si plate having a (111) plane as a main surface is prepared. The first buffer layer 48 made of AlN, the second buffer layer 49 made of InN, the n + -type GaN ohmic layer 43, and the n − -type GaN Schottky layer 42 are sequentially epitaxially grown in this order by using a known MOCVD method or the like. Then, a gallium nitride-based element structure is formed. Thereafter, a gallium nitride-based element structure is formed on the base substrate, the growth substrate 47 and the buffer layers 48 and 49 are removed, and electrodes are provided to form a diode device.
This embodiment is different from the first embodiment in that InN is used as the second buffer layer. InN is less resistant to thermal stress than other gallium nitride semiconductors such as GaN, and therefore, when exposed to a temperature higher than the growth temperature of about 800 ° C., the included nitrogen escapes from the semiconductor, resulting in crystallinity. Significantly damaged. By utilizing this property, it becomes possible to peel the GaN diode multilayer structure from a substrate such as Si. Using such a peeling method is advantageous over other methods in that it does not require chemicals or mechanical stress to peel off the substrate, and therefore has little effect on the bonding between the Schottky electrode and the base electrode. is there.

また、ショットキー電極側をマウントする方法を取ることは、熱の発生しやすいショットキー電極部と放熱構造となる台座基板との距離が非常に近いため、放熱構造に優れ、素子の電気特性及び信頼性の向上を図ることができる。
この実施例のショットキーバリアダイオード装置は、成長用基板及びバッファ層がなく高電子キャリア濃度半導体層が露出されているので、成長用基板及びバッファ層の抵抗を全く考慮することなくダイオード素子へのオーミック接触を取ることができる。また、ショットキー電極側をマウントする方法を取ることは、熱の発生し易いショットキー電極部と放熱構造となる台座基板との距離が非常に近いために放熱構造に優れているので、ダイオード素子の電気特性及び信頼性の向上を図ることができる。 In addition, the method of mounting the Schottky electrode side is excellent in the heat dissipation structure because the distance between the Schottky electrode portion that is likely to generate heat and the base substrate that becomes the heat dissipation structure is very close, and the electrical characteristics of the element and Reliability can be improved.
In the Schottky barrier diode device of this embodiment, since there is no growth substrate and buffer layer and the high electron carrier concentration semiconductor layer is exposed, the resistance to the growth substrate and the buffer layer is not considered at all. Can make ohmic contact. In addition, since the method of mounting the Schottky electrode side is excellent in the heat dissipation structure because the distance between the Schottky electrode part that is likely to generate heat and the base substrate that becomes the heat dissipation structure is very close, the diode element It is possible to improve the electrical characteristics and reliability.

本発明の一実施例である実施例１の窒化ガリウム系ショットキーバリアダイオード装置の概略断面図。1 is a schematic cross-sectional view of a gallium nitride Schottky barrier diode device according to a first embodiment which is an embodiment of the present invention. 図１の窒化ガリウム系ショットキーバリアダイオード装置の製造工程断面図。FIG. 2 is a manufacturing process cross-sectional view of the gallium nitride Schottky barrier diode device of FIG. 1. 図１の窒化ガリウム系ショットキーバリアダイオード装置の製造工程断面図。FIG. 2 is a manufacturing process cross-sectional view of the gallium nitride Schottky barrier diode device of FIG. 1. 図１の窒化ガリウム系ショットキーバリアダイオード装置の製造工程断面図。FIG. 2 is a manufacturing process cross-sectional view of the gallium nitride Schottky barrier diode device of FIG. 1. 図１の窒化ガリウム系ショットキーバリアダイオード装置の製造工程断面図。FIG. 2 is a manufacturing process cross-sectional view of the gallium nitride Schottky barrier diode device of FIG. 1. 図１の窒化ガリウム系ショットキーバリアダイオード装置の製造工程断面図。FIG. 2 is a manufacturing process cross-sectional view of the gallium nitride Schottky barrier diode device of FIG. 1. 本発明の一実施例である実施例１に用いるＳｉ基板がマウントされた台座基板を示す平面図。The top view which shows the base board | substrate with which the Si substrate used for Example 1 which is one Example of this invention was mounted. 本発明の一実施例である実施例２の窒化ガリウム系ショットキーバリアダイオード装置の概略断面図。1 is a schematic cross-sectional view of a gallium nitride Schottky barrier diode device according to a second embodiment which is an embodiment of the present invention. 本発明の一実施例である実施例３の窒化ガリウム系ショットキーバリアダイオード装置の概略断面図。The schematic sectional drawing of the gallium nitride type Schottky barrier diode apparatus of Example 3 which is one Example of this invention. 本発明の一実施例である実施例３の窒化ガリウム系ショットキーバリアダイオード装置の概略断面図。The schematic sectional drawing of the gallium nitride type Schottky barrier diode apparatus of Example 3 which is one Example of this invention. 本発明の一実施例である実施例４の窒化ガリウム系ショットキーバリアダイオード装置を形成するための成長用基板に積層された半導体層を示す概略断面図。The schematic sectional drawing which shows the semiconductor layer laminated | stacked on the growth board | substrate for forming the gallium nitride type Schottky barrier diode apparatus of Example 4 which is one Example of this invention.

符号の説明Explanation of symbols

１、２１、３１・・・ショットキー電極
２、２２、３２、４２・・・ｎ−型ＧａＮ層
３、２３、３３、４３・・・ｎ＋型ＧａＮ層
４、２４、３４・・・オーミック電極
５、２５、２８、３５・・・外部接続端子
６、２６、３６・・・ガードリング
７、４７・・・成長用基板
８、９、４８、４９・・・バッファ層
１０、２０、３０・・・台座基板
１１、１３、２７、３７・・・金属層（台座電極）
１２・・・ビアホール

1, 2, 31 ... Schottky electrodes 2, 22, 32, 42 ... n - type GaN layer 3, 23, 33, 43 ... n + type GaN layer 4, 24, 34 ... ohmic Electrodes 5, 25, 28, 35 ... External connection terminals 6, 26, 36 ... Guard rings 7, 47 ... Growth substrates 8, 9, 48, 49 ... Buffer layers 10, 20, 30 ... Base substrate 11, 13, 27, 37 ... Metal layer (base electrode)
12 ... via hole

Claims (5)

台座基板と、
前記台座基板表面に、少なくともその一主面領域に外部接続端子が接続された金属層と、
前記金属層にショットキー電極が接続された窒化ガリウム系ショットキーバリアダイオード素子とを具備したことを特徴とする窒化ガリウム系ショットキーバリアダイオード装置。 A base board;
A metal layer having an external connection terminal connected to at least one main surface region of the base substrate surface;
A gallium nitride Schottky barrier diode device comprising a gallium nitride Schottky barrier diode element having a Schottky electrode connected to the metal layer. 前記台座基板が金属からなり、前記金属層として、前記台座金属表面を用いることを特徴とする請求項１に記載の窒化ガリウム系ショットキーバリアダイオード装置。 2. The gallium nitride Schottky barrier diode device according to claim 1, wherein the pedestal substrate is made of metal, and the pedestal metal surface is used as the metal layer. 前記台座基板が金属からなり、前記金属層は、前記台座基板の材質とは異なる金属からなることを特徴とする請求項１に記載の窒化ガリウム系ショットキーバリアダイオード装置。 2. The gallium nitride Schottky barrier diode device according to claim 1, wherein the base substrate is made of metal, and the metal layer is made of a metal different from a material of the base substrate. 前記台座金属が絶縁物であり、前記台座基板の一主面領域にある金属層が、前記台座基板のもう一方の主面にある導電性物質と前記台座基板を貫通して電気的に接続されていることを特徴とする請求項１に記載の窒化ガリウム系ショットキーバリアダイオード装置。 The pedestal metal is an insulator, and a metal layer in one main surface region of the pedestal substrate is electrically connected to the conductive material on the other main surface of the pedestal substrate through the pedestal substrate. The gallium nitride Schottky barrier diode device according to claim 1, wherein 成長用基板上に高電子キャリア濃度窒化ガリウム系半導体層と低電子キャリア濃度窒化ガリウム系半導体層とを順次形成する工程と、
前記低電子キャリア濃度窒化ガリウム系半導体層上にショットキー電極を形成する工程と、
表面に金属領域を有する台座基板上に前記ショットキー電極を対向して接続されるように配置する工程と、
前記成長用基板を除去し前記高電子キャリア濃度窒化ガリウム系半導体層を露出させる工程と、
前記露出された高電子キャリア濃度窒化ガリウム系半導体層にオーミック電極を形成する工程と、
前記台座基板上に配置積層された前記窒化ガリウム系半導体層を前記台座基板と共に分割する工程とを具備したことを特徴とする窒化ガリウム系ショットキーバリアダイオード装置の製造方法。

Sequentially forming a high electron carrier concentration gallium nitride semiconductor layer and a low electron carrier concentration gallium nitride semiconductor layer on a growth substrate;
Forming a Schottky electrode on the low electron carrier concentration gallium nitride based semiconductor layer;
A step of arranging the Schottky electrodes to face each other on a base substrate having a metal region on the surface;
Removing the growth substrate and exposing the high electron carrier concentration gallium nitride based semiconductor layer;
Forming an ohmic electrode on the exposed high electron carrier concentration gallium nitride based semiconductor layer; and
And a step of dividing the gallium nitride based semiconductor layer arranged and laminated on the pedestal substrate together with the pedestal substrate. A method for manufacturing a gallium nitride based Schottky barrier diode device.

JP2005218656A 2005-07-28 2005-07-28 Schottky barrier diode equipment and its manufacturing method Pending JP2007036010A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005218656A JP2007036010A (en) 2005-07-28 2005-07-28 Schottky barrier diode equipment and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005218656A JP2007036010A (en) 2005-07-28 2005-07-28 Schottky barrier diode equipment and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2007036010A true JP2007036010A (en) 2007-02-08

Family

ID=37794885

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005218656A Pending JP2007036010A (en) 2005-07-28 2005-07-28 Schottky barrier diode equipment and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2007036010A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008177537A (en) * 2007-01-19 2008-07-31 Cree Inc Low-voltage diode with reduced parasitic resistance, and manufacturing method
JP2010166012A (en) * 2008-12-17 2010-07-29 Sumitomo Electric Ind Ltd Ohmic electrode, semiconductor device, method for manufacturing ohmic electrode, and method for manufacturing semiconductor device
KR20120103762A (en) * 2009-09-10 2012-09-19 더 리젠츠 오브 더 유니버시티 오브 미시간 Methods of preparing flexible photovoltaic devices using epitaxial liftoff and preserving the integrity of growth substrates used in epitaxial growth
US8507924B2 (en) 2004-07-02 2013-08-13 Cree, Inc. Light emitting diode with high aspect ratio submicron roughness for light extraction and methods of forming
US8519437B2 (en) 2007-09-14 2013-08-27 Cree, Inc. Polarization doping in nitride based diodes
US8679876B2 (en) 2006-11-15 2014-03-25 Cree, Inc. Laser diode and method for fabricating same
US9012937B2 (en) 2007-10-10 2015-04-21 Cree, Inc. Multiple conversion material light emitting diode package and method of fabricating same
WO2016072122A1 (en) * 2014-11-04 2016-05-12 エア・ウォーター株式会社 Semiconductor device and production method therefor

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8507924B2 (en) 2004-07-02 2013-08-13 Cree, Inc. Light emitting diode with high aspect ratio submicron roughness for light extraction and methods of forming
US8679876B2 (en) 2006-11-15 2014-03-25 Cree, Inc. Laser diode and method for fabricating same
US9041139B2 (en) 2007-01-19 2015-05-26 Cree, Inc. Low voltage diode with reduced parasitic resistance and method for fabricating
JP2008177537A (en) * 2007-01-19 2008-07-31 Cree Inc Low-voltage diode with reduced parasitic resistance, and manufacturing method
US8344398B2 (en) 2007-01-19 2013-01-01 Cree, Inc. Low voltage diode with reduced parasitic resistance and method for fabricating
US8519437B2 (en) 2007-09-14 2013-08-27 Cree, Inc. Polarization doping in nitride based diodes
US9012937B2 (en) 2007-10-10 2015-04-21 Cree, Inc. Multiple conversion material light emitting diode package and method of fabricating same
JP2010166012A (en) * 2008-12-17 2010-07-29 Sumitomo Electric Ind Ltd Ohmic electrode, semiconductor device, method for manufacturing ohmic electrode, and method for manufacturing semiconductor device
KR101714812B1 (en) 2009-09-10 2017-03-22 더 리젠츠 오브 더 유니버시티 오브 미시간 Methods of preparing flexible photovoltaic devices using epitaxial liftoff, and preserving the integrity of growth substrates used in epitaxial growth
KR20120103762A (en) * 2009-09-10 2012-09-19 더 리젠츠 오브 더 유니버시티 오브 미시간 Methods of preparing flexible photovoltaic devices using epitaxial liftoff and preserving the integrity of growth substrates used in epitaxial growth
WO2016072122A1 (en) * 2014-11-04 2016-05-12 エア・ウォーター株式会社 Semiconductor device and production method therefor
JP2016092169A (en) * 2014-11-04 2016-05-23 エア・ウォーター株式会社 Semiconductor device and manufacturing method of the same
CN107004724A (en) * 2014-11-04 2017-08-01 爱沃特株式会社 Semiconductor device and its manufacture method
KR20170108939A (en) * 2014-11-04 2017-09-27 에어 워터 가부시키가이샤 Semiconductor device and production method therefor
EP3217436A4 (en) * 2014-11-04 2018-06-20 Air Water Inc. Semiconductor device and production method therefor
US10186585B2 (en) 2014-11-04 2019-01-22 Air Water Inc. Semiconductor device and method for manufacturing the same
TWI688106B (en) * 2014-11-04 2020-03-11 日商愛沃特股份有限公司 Semiconductor device and its manufacturing method
KR102510589B1 (en) * 2014-11-04 2023-03-17 에어 워터 가부시키가이샤 Semiconductor device and production method therefor

Similar Documents

Publication Publication Date Title
CN106374018B (en) Light emitting element and method for manufacturing the same
EP2262012B1 (en) Light-emitting diode and a method of manufacturing thereof
US7675077B2 (en) Light-emitting diode and method for manufacturing the same
US6531383B1 (en) Method for manufacturing a compound semiconductor device
TWI647846B (en) Method of manufacturing a semiconductor device and the semiconductor device
EP2262011A2 (en) Light emitting device and manufacturing method for same
KR100609118B1 (en) Flip chip light emitting diode and method of manufactureing the same
JP2007036010A (en) Schottky barrier diode equipment and its manufacturing method
WO2012090252A1 (en) Semiconductor device and process for production thereof
EP2401774B1 (en) Method for fabricating light emitting device
JP5616960B2 (en) Extending contact pad to die edge using electrical isolation
TWI479684B (en) Solid state lighting devices with reduced dimensions and methods of manufacturing
JP3767863B2 (en) Semiconductor light emitting device and manufacturing method thereof
JP2007158100A (en) Manufacturing method of nitride semiconductor light-emitting element
JP5221166B2 (en) ZnO-based semiconductor element, manufacturing method thereof, and optical semiconductor element
JP2010056457A (en) Method of manufacturing light emitting element array
JP2005303252A (en) Nitride light emitting diode and its manufacturing method
JP4479388B2 (en) Manufacturing method of semiconductor light emitting device
KR101158077B1 (en) High efficiency light emitting diode and method of fabricating the same
KR20120033294A (en) High efficiency light emitting diode and method of fabricating the same
KR20120073396A (en) Light emitting diode and method of fabricating the same
KR20110069376A (en) Manufacturing method of light emitting device and light emitting device produced by the same