JP2007035830A - Element substrate manufacturing method, element substrate, electrooptical apparatus and electronic equipment - Google Patents

Element substrate manufacturing method, element substrate, electrooptical apparatus and electronic equipment Download PDF

Info

Publication number
JP2007035830A
JP2007035830A JP2005215531A JP2005215531A JP2007035830A JP 2007035830 A JP2007035830 A JP 2007035830A JP 2005215531 A JP2005215531 A JP 2005215531A JP 2005215531 A JP2005215531 A JP 2005215531A JP 2007035830 A JP2007035830 A JP 2007035830A
Authority
JP
Japan
Prior art keywords
layer
gas
insulating film
element substrate
less
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005215531A
Other languages
Japanese (ja)
Inventor
Satoshi Suzuki
聡 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005215531A priority Critical patent/JP2007035830A/en
Publication of JP2007035830A publication Critical patent/JP2007035830A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To improve a leak characteristic near an interface of an insulation film in a method of manufacturing an element substrate having a laminate structure of a first conductive film, the insulation film and a second conductive film. <P>SOLUTION: This method of manufacturing an element substrate has a process of forming the first conductive film 20 on a base 10; a process of forming the insulation film 30 on the first conductive film 20; and a process of forming the second conductive film 40 on the insulation film 30. In the process of forming the insulation film 30, processing condition is different between the vicinity of interfaces 32, 35 in the insulation film 30 and the inside 36 thereof. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、素子基板製造方法、素子基板、電気光学装置、及び電子機器に関する。   The present invention relates to an element substrate manufacturing method, an element substrate, an electro-optical device, and an electronic apparatus.

従来より、半導体装置などの電子装置の構成素子として、第１導電膜／絶縁膜／第２導電膜の積層構造を有する素子が用いられる。こうした素子を具備した基板の製造方法においては、上記素子における絶縁膜の形成に、化学的気相成長法（Chemical Vapor Deposition：ＣＶＤ）を用いる技術が知られている（例えば、特許文献１参照）。
特開平７−４３７４９号公報 Conventionally, an element having a laminated structure of a first conductive film / insulating film / second conductive film is used as a constituent element of an electronic device such as a semiconductor device. In a method for manufacturing a substrate having such an element, a technique using chemical vapor deposition (CVD) is known for forming an insulating film in the element (see, for example, Patent Document 1). .
JP 7-43749 A

こうした素子基板製造方法では、一般に、高い素子特性が得られるように、絶縁膜の比誘電率の向上が望まれる。しかしながら、第１導電膜／絶縁膜／第２導電膜の積層構造では、絶縁膜の膜質の改善に熱的な制限があることなどから、絶縁膜の比誘電率の向上に伴い、絶縁膜の界面付近でのリーク特性が低下する傾向にある。   In such an element substrate manufacturing method, it is generally desired to improve the dielectric constant of the insulating film so that high element characteristics can be obtained. However, in the laminated structure of the first conductive film / insulating film / second conductive film, there is a thermal restriction in improving the film quality of the insulating film. Leakage characteristics near the interface tend to deteriorate.

本発明は、第１導電膜／絶縁膜／第２導電膜の積層構造を有する素子基板を製造する方法において、絶縁膜の界面付近でのリーク特性を向上させることを目的とする。   An object of the present invention is to improve leakage characteristics in the vicinity of an interface of an insulating film in a method of manufacturing an element substrate having a laminated structure of a first conductive film / insulating film / second conductive film.

本発明の素子基板製造方法は、基体上に、第１導電膜を形成する工程と、前記第１導電膜上に絶縁膜を形成する工程と、前記絶縁膜上に第２導電膜を形成する工程と、を有し、前記絶縁膜の形成工程では、前記絶縁膜における界面付近と内部との間で処理条件が異なることを特徴とする。   The element substrate manufacturing method of the present invention includes a step of forming a first conductive film on a substrate, a step of forming an insulating film on the first conductive film, and a second conductive film on the insulating film. And the process for forming the insulating film is characterized in that processing conditions differ between the vicinity of the interface and the inside of the insulating film.

このような素子基板製造方法によれば、絶縁膜の内部での誘電率を高く維持したまま、その絶縁膜の界面付近でのリーク特性を向上させることができる。   According to such an element substrate manufacturing method, leakage characteristics in the vicinity of the interface of the insulating film can be improved while maintaining a high dielectric constant inside the insulating film.

本発明の素子基板製造方法において、前記絶縁膜の形成工程における処理条件について、前記絶縁膜における内部に比べて界面付近が比較的低比誘電率条件であるのが好ましい。
これによれば、絶縁膜における界面付近の誘電率をその絶縁膜の内部に比べて低くすることができる。そして、絶縁膜における界面付近における誘電率が低くなることにより、その界面付近でのリーク特性が向上する。 In the element substrate manufacturing method of the present invention, it is preferable that the processing conditions in the step of forming the insulating film are relatively low relative permittivity conditions in the vicinity of the interface as compared with the inside of the insulating film.
According to this, the dielectric constant near the interface in the insulating film can be made lower than that in the insulating film. Then, the dielectric constant in the vicinity of the interface in the insulating film is lowered, so that the leak characteristic in the vicinity of the interface is improved.

本発明の素子基板製造方法において、前記絶縁膜の形成工程は、第１ガスを供給して前記第１導電膜上に第１層を形成する工程と、第２ガスを供給して前記第１層の比誘電率を低くする工程と、前記第１ガスを供給して前記第１層上に第２層を形成する工程と、前記第２ガスを供給して前記第２層の露出面付近の比誘電率を低くする工程と、を含むことが好ましい。
これによれば、第１ガスにより第１層及び第２層が形成されるとともに、第２ガスの供給により第１層の比誘電率と第２層の一面付近の比誘電率とが低下する。すなわち、界面付近（第１層、及び第２層の一面付近）の誘電率が内部（第２層の内部）に比べて低い絶縁膜を形成することができる。また、第１層及び第２層の形成に、同じ第１ガスを用いることにより、処理の簡素化が図られる。 In the element substrate manufacturing method of the present invention, the insulating film forming step includes supplying a first gas to form a first layer on the first conductive film, and supplying a second gas to the first layer. Reducing the relative dielectric constant of the layer; supplying the first gas to form a second layer on the first layer; and supplying the second gas to the vicinity of the exposed surface of the second layer It is preferable to include a step of lowering the relative dielectric constant.
According to this, the first layer and the second layer are formed by the first gas, and the relative dielectric constant of the first layer and the relative dielectric constant in the vicinity of the one surface of the second layer are reduced by the supply of the second gas. . That is, it is possible to form an insulating film in which the dielectric constant near the interface (near one surface of the first layer and the second layer) is lower than the inside (inside the second layer). Moreover, the process can be simplified by using the same first gas for forming the first layer and the second layer.

この場合、前記絶縁膜の形成に含まれる前記複数の工程を、同一のチャンバ内にて連続的に行うことが好ましい。   In this case, it is preferable that the plurality of steps included in the formation of the insulating film are continuously performed in the same chamber.

また、前記絶縁膜の形成に含まれる前記複数の工程のそれぞれに、化学的気相成長法を用いることが好ましい。   Further, it is preferable to use a chemical vapor deposition method for each of the plurality of steps included in the formation of the insulating film.

また、前記第１ガスがシラン系ガスと補ガスとを含み、前記第２ガスが単一ガスを含むことが好ましい。   The first gas preferably includes a silane-based gas and a supplemental gas, and the second gas preferably includes a single gas.

また、前記補ガスが、アルゴン（Ａｒ）、アンモニア（ＮＨ３）、窒素（Ｎ２）、酸素（Ｏ２）、二酸化窒素（Ｎ２Ｏ）、及び一酸化窒素（ＮＯ）から選ばれる１種又は２種以上のガスを含み、前記第２ガスが、アンモニア（ＮＨ３）、二酸化窒素（Ｎ２Ｏ）、一酸化窒素（ＮＯ）、及び酸素（Ｏ２）から選ばれる１種のガスからなることが好ましい。   In addition, the supplemental gas is one or more selected from argon (Ar), ammonia (NH3), nitrogen (N2), oxygen (O2), nitrogen dioxide (N2O), and nitrogen monoxide (NO). It is preferable that the second gas includes a gas selected from ammonia (NH 3), nitrogen dioxide (N 2 O), nitrogen monoxide (NO), and oxygen (O 2).

また、前記第１層の厚さが０．５ｎｍ以上１０ｎｍ以下であり、前記第２層の厚さが５ｎｍ以上２０ｎｍ以下であり、前記第２層における比誘電率を低くする部分の厚さが０．５ｎｍ以上１ｎｍ以下であることが好ましい。   Further, the thickness of the first layer is not less than 0.5 nm and not more than 10 nm, the thickness of the second layer is not less than 5 nm and not more than 20 nm, and the thickness of the portion where the relative dielectric constant in the second layer is lowered is The thickness is preferably 0.5 nm or more and 1 nm or less.

本発明の素子基板製造方法において、前記絶縁膜の形成工程は、第１ガスを供給して前記第１導電膜上に第１層を形成する工程と、第２ガスを供給して前記第１層上に第２層を形成する工程と、第３ガスを供給して前記第２層上に第３層を形成する工程と、を含み、前記第２層に対する処理条件に比べて前記第１層及び前記第３層に対する処理条件が比較的低比誘電率条件であることが好ましい。
これによれば、界面付近（第１層及び第３層）の比誘電率が内部（第２層）に比べて低い絶縁膜を形成することができる。 In the element substrate manufacturing method of the present invention, the insulating film forming step includes supplying a first gas to form a first layer on the first conductive film, and supplying a second gas to the first layer. Forming a second layer on the layer and supplying a third gas to form a third layer on the second layer, the first layer being in comparison with processing conditions for the second layer. The processing conditions for the layer and the third layer are preferably relatively low dielectric constant conditions.
According to this, it is possible to form an insulating film whose relative dielectric constant in the vicinity of the interface (first layer and third layer) is lower than that in the inside (second layer).

この場合、前記絶縁膜の形成に含まれる前記複数の工程を、同一のチャンバ内にて連続的に行うことが好ましい。   In this case, it is preferable that the plurality of steps included in the formation of the insulating film are continuously performed in the same chamber.

また、前記絶縁膜の形成に含まれる前記複数の工程のそれぞれに、化学的気相成長法を用いることが好ましい。   Further, it is preferable to use a chemical vapor deposition method for each of the plurality of steps included in the formation of the insulating film.

また、前記第１ガス、前記第２ガス、及び前記第３ガスがそれぞれシラン系ガスを含み、前記第２ガスに比べて前記第１ガス及び前記第３ガスに含まれる前記シラン系ガスの比率が高いことが好ましい。
これによれば、第１層、第２層、及び第３層のそれぞれの形成に同種のガス（シラン系ガス）を使用することにより、処理の簡素化が図られる。また、使用ガスに含まれるシラン系ガスの比率の差に基づいて、第１層、第２層、及び第３層の間での比誘電率に差を設けることができる。 The first gas, the second gas, and the third gas each contain a silane-based gas, and the ratio of the silane-based gas contained in the first gas and the third gas as compared to the second gas. Is preferably high.
According to this, the process can be simplified by using the same kind of gas (silane-based gas) for forming the first layer, the second layer, and the third layer. Moreover, a difference can be provided in the dielectric constant between the first layer, the second layer, and the third layer based on the difference in the ratio of the silane-based gas contained in the used gas.

この場合、前記第１ガス、前記第２ガス、及び前記第３ガスがそれぞれシラン系ガスとアンモニア（ＮＨ３）とを含み、前記第１ガス及び前記第３ガスにおけるアンモニアに対するシラン系ガスの比率（ＳｉＨ４／ＮＨ３比）が０．０５以上０．１５以下であり、前記第２ガスにおけるアンモニアに対するシラン系ガスの比率（ＳｉＨ４／ＮＨ３比）が０．０２以上０．０５以下であることが好ましい。   In this case, the first gas, the second gas, and the third gas each contain a silane-based gas and ammonia (NH 3), and the ratio of the silane-based gas to ammonia in the first gas and the third gas ( (SiH4 / NH3 ratio) is preferably 0.05 or more and 0.15 or less, and the ratio of silane-based gas to ammonia (SiH4 / NH3 ratio) in the second gas is preferably 0.02 or more and 0.05 or less.

また、前記第２層に対する処理圧力に比べて前記第１層及び前記第３層に対する処理圧力が高いことが好ましい。
これによれば、第１層、第２層、及び第３層のそれぞれの形成時における処理圧力の差に基づいて、第１層、第２層、及び第３層の間での比誘電率に差を設けることができる。 In addition, it is preferable that the processing pressure for the first layer and the third layer is higher than the processing pressure for the second layer.
According to this, the relative dielectric constant between the first layer, the second layer, and the third layer is based on the difference in processing pressure at the time of forming each of the first layer, the second layer, and the third layer. A difference can be provided.

この場合、前記第１層及び前記第３層の形成に対する処理圧力が２７０Ｐａ以上７００Ｐａ以下であり、前記第２層の形成に対する処理圧力が６５Ｐａ以上２７０Ｐａ以下であることが好ましい。   In this case, it is preferable that the processing pressure for forming the first layer and the third layer is 270 Pa to 700 Pa, and the processing pressure for forming the second layer is 65 Pa to 270 Pa.

またこの場合、前記第１層の厚さが０．５ｎｍ以上１０ｎｍ以下であり、前記第２層の厚さが５ｎｍ以上２０ｎｍ以下であり、前記第３層の厚さが０．５ｎｍ以上１０ｎｍ以下であることが好ましい。   In this case, the thickness of the first layer is 0.5 nm to 10 nm, the thickness of the second layer is 5 nm to 20 nm, and the thickness of the third layer is 0.5 nm to 10 nm. It is preferable that

本発明の素子基板は、基体と、前記基体上に形成された第１導電膜と、前記第１導電膜上に形成された絶縁膜と、前記絶縁膜上に形成された第２導電膜と、を備え、前記絶縁膜における界面付近と内部との間で膜質が異なることを特徴とする。   The element substrate of the present invention includes a base, a first conductive film formed on the base, an insulating film formed on the first conductive film, and a second conductive film formed on the insulating film. The film quality is different between the vicinity of the interface and the inside of the insulating film.

このような素子基板によれば、絶縁膜の内部での誘電率を高く維持したまま、その絶縁膜の界面付近でのリーク特性を向上させることができる。   According to such an element substrate, leakage characteristics in the vicinity of the interface of the insulating film can be improved while maintaining a high dielectric constant inside the insulating film.

本発明の素子基板において、前記絶縁膜における内部に比べて界面付近の比誘電率が低いことが好ましい。
これによれば、絶縁膜における界面付近における誘電率が低くなることにより、その界面付近でのリーク特性が向上する。 In the element substrate of the present invention, it is preferable that the relative dielectric constant in the vicinity of the interface is lower than that in the insulating film.
According to this, since the dielectric constant in the vicinity of the interface in the insulating film is lowered, the leak characteristics in the vicinity of the interface are improved.

本発明の素子基板において、前記絶縁膜における界面付近の比誘電率が６．４以上７．３以下であり、前記絶縁膜における内部の比誘電率が７．１以上７．７以下であることが好ましい。   In the element substrate of the present invention, the relative dielectric constant in the vicinity of the interface in the insulating film is 6.4 or more and 7.3 or less, and the internal relative dielectric constant in the insulating film is 7.1 or more and 7.7 or less. Is preferred.

本発明の素子基板において、前記絶縁膜がシリコン化合物からなり、前記絶縁膜における内部に比べて界面付近のシリコンに対する水素の比率（Ｈ／Ｓｉ比）が低いことが好ましい。   In the element substrate of the present invention, it is preferable that the insulating film is made of a silicon compound and a ratio of hydrogen to silicon (H / Si ratio) in the vicinity of the interface is lower than that in the insulating film.

本発明の素子基板において、前記絶縁膜の厚さが１０ｎｍ以上４０ｎｍ以下であることが好ましい。   In the element substrate of the present invention, the insulating film preferably has a thickness of 10 nm to 40 nm.

本発明の素子基板において、前記絶縁膜が前記第１導電膜上に順に積層された第１層と第２層とを有し、前記第１層の比誘電率と前記第２層における前記第２導電膜側の界面付近の比誘電率とが前記第２層の内部の比誘電率に比べて低いことが好ましい。
これによれば、絶縁膜の界面付近（第１層、第２層の一面付近）で比誘電率が比較的低く、その絶縁膜の内部（第２層の内部）で比誘電率が比較的高い。 In the element substrate of the present invention, the insulating film has a first layer and a second layer sequentially stacked on the first conductive film, and the relative dielectric constant of the first layer and the first layer in the second layer It is preferable that the relative dielectric constant in the vicinity of the interface on the two conductive film side is lower than the relative dielectric constant inside the second layer.
According to this, the relative dielectric constant is relatively low near the interface of the insulating film (near one surface of the first layer and the second layer), and the relative dielectric constant is relatively small inside the insulating film (inside the second layer). high.

この場合、前記第１層の厚さが０．５ｎｍ以上１０ｎｍ以下であり、前記第２層の厚さが５ｎｍ以上２０ｎｍ以下であり、前記第２層における比誘電率の低い部分の厚さが０．５ｎｍ以上１ｎｍ以下であることが好ましい。   In this case, the thickness of the first layer is not less than 0.5 nm and not more than 10 nm, the thickness of the second layer is not less than 5 nm and not more than 20 nm, and the thickness of the portion having a low relative dielectric constant in the second layer is The thickness is preferably 0.5 nm or more and 1 nm or less.

本発明の素子基板において、前記絶縁膜が前記第１導電膜上に順に積層された第１層と第２層と第３層とを有し、前記第１層及び第３層の比誘電率が前記第２層の比誘電率に比べて低いことが好ましい。
これによれば、絶縁膜の界面付近（第１層及び第３層）で比誘電率が比較的低く、その絶縁膜の内部（第２層）で比誘電率が比較的高い。 In the element substrate of the present invention, the insulating film includes a first layer, a second layer, and a third layer, which are sequentially stacked on the first conductive film, and a relative dielectric constant of the first layer and the third layer. Is preferably lower than the relative dielectric constant of the second layer.
According to this, the relative dielectric constant is relatively low near the interface of the insulating film (first layer and third layer), and the relative dielectric constant is relatively high inside the insulating film (second layer).

この場合、前記第１層の厚さが０．５ｎｍ以上１０ｎｍ以下であり、前記第２層の厚さが５ｎｍ以上２０ｎｍ以下であり、前記第３層の厚さが０．５ｎｍ以上１０ｎｍ以下であることが好ましい。   In this case, the thickness of the first layer is 0.5 nm to 10 nm, the thickness of the second layer is 5 nm to 20 nm, and the thickness of the third layer is 0.5 nm to 10 nm. Preferably there is.

また、本発明の素子基板は、先に記載の本発明の素子基板製造方法により得られたことを特徴とする。
このような素子基板によれば、絶縁膜の内部での誘電率を高く維持したまま、その絶縁膜の界面付近でのリーク特性を向上させることができる。 The element substrate of the present invention is obtained by the element substrate manufacturing method of the present invention described above.
According to such an element substrate, leakage characteristics in the vicinity of the interface of the insulating film can be improved while maintaining a high dielectric constant inside the insulating film.

本発明の電気光学装置は、先に記載の本発明の素子基板を備えたことを特徴とする。
このような電気光学装置によれば、素子基板におけるリーク特性の向上により、表示の均一性、及び表示の高精細化が図られる。
なお、本願発明において、電気光学装置とは、電界により物質の屈折率が変化して光の透過率を変化させる電気光学効果を有するものの他、電気エネルギーを光学エネルギーに変換するもの等も含んで総称している。具体的には、電気光学物質として液晶を用いる液晶表示装置、有機ＥＬ(Electro-Luminescence)を用いる有機ＥＬ装置、無機ＥＬを用いる無機ＥＬ装置、電気光学物質としてプラズマ用ガスを用いるプラズマディスプレイ装置等がある。さらには、電気泳動ディスプレイ装置（ＥＰＤ：Electrophoretic Display）、フィールドエミッションディスプレイ装置（ＦＥＤ：電界放出表示装置：Field Emission Display）等がある。 An electro-optical device of the present invention includes the element substrate of the present invention described above.
According to such an electro-optical device, display uniformity and high-definition display can be improved by improving leakage characteristics in the element substrate.
In the invention of the present application, the electro-optical device includes not only an electro-optical effect that changes the light transmittance by changing the refractive index of a substance by an electric field, but also those that convert electric energy into optical energy. Collectively. Specifically, a liquid crystal display device using liquid crystal as an electro-optical material, an organic EL device using organic EL (Electro-Luminescence), an inorganic EL device using inorganic EL, a plasma display device using plasma gas as an electro-optical material, etc. There is. Furthermore, there are an electrophoretic display device (EPD), a field emission display device (FED: Field Emission Display device), and the like.

本発明の電子機器は、先に記載の本発明の電気光学装置を備えたことを特徴とする。
このような電子機器によれば、表示品質の向上が図られる。 An electronic apparatus according to the present invention includes the electro-optical device according to the present invention described above.
According to such an electronic device, display quality can be improved.

以下、本発明の実施の形態について図面を参照して説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

（第１実施形態）
図１は、第１実施形態に係る素子基板を示す模式断面図である。
図１に示すように、この素子基板１は、基体１０（絶縁体）と、基体１０上に形成された第１導電膜２０と、第１導電膜２０上に形成された絶縁膜３０と、絶縁膜３０上に形成された第２導電膜４０とを備える。 (First embodiment)
FIG. 1 is a schematic cross-sectional view showing an element substrate according to the first embodiment.
As shown in FIG. 1, the element substrate 1 includes a base body 10 (insulator), a first conductive film 20 formed on the base body 10, an insulating film 30 formed on the first conductive film 20, And a second conductive film 40 formed on the insulating film 30.

この素子基板１は、例えば、後述するように、液晶表示装置に用いられる。そして、第１導電膜２０／絶縁膜３０／第２導電膜４０の積層構造（いわゆるＭＩＭ構造）を有する素子２が、例えば、その液晶表示装置におけるスイッチング素子の少なくとも一部として用いられる。   The element substrate 1 is used for a liquid crystal display device as described later, for example. The element 2 having a laminated structure (so-called MIM structure) of the first conductive film 20 / insulating film 30 / second conductive film 40 is used as at least a part of the switching element in the liquid crystal display device, for example.

第１導電膜２０は、アルミニウム（Ａｌ）、タンタル（Ｔａ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）などの各種の金属材料、あるいはその金属材料を主成分とする合金材料によって形成される。
また、第２導電膜４０も同様に、アルミニウム（Ａｌ）、タンタル（Ｔａ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）などの各種の金属材料、あるいはその金属材料を主成分とする合金材料によって形成される。なお、上記の金属は一例であって、第１導電膜２０及び第２導電膜４０の形成材料は、上記以外の導電材料でもよい。また、第１導電膜２０及び第２導電膜４０の一方が、アモルファスシリコン層などの半導体膜であってもよい。 The first conductive film 20 is formed of various metal materials such as aluminum (Al), tantalum (Ta), chromium (Cr), molybdenum (Mo), or an alloy material containing the metal material as a main component.
Similarly, the second conductive film 40 is formed of various metal materials such as aluminum (Al), tantalum (Ta), chromium (Cr), molybdenum (Mo), or an alloy material containing the metal material as a main component. Is done. In addition, said metal is an example, Comprising: The formation material of the 1st electrically conductive film 20 and the 2nd electrically conductive film 40 may be electrically conductive materials other than the above. Further, one of the first conductive film 20 and the second conductive film 40 may be a semiconductor film such as an amorphous silicon layer.

絶縁膜３０は、第１導電膜２０上に積層された第１層３２と、第１層３２上に積層された第２層３４とを有しており、それらは、例えば、窒化シリコン（ＳｉＮ、Ｓｉ３Ｎ４）、二酸化シリコン（ＳｉＯ２）などのシリコン化合物からなる。この他、絶縁膜３０の形成材料としては、ハフニア（ＨｆＯ２）、ジルコニア（ＺｒＯ２）、アルミナ（ＡｌＯ２）、五酸化タンタル（Ｔａ２Ｏ５）など、各種の絶縁材料が適用可能である。   The insulating film 30 includes a first layer 32 stacked on the first conductive film 20 and a second layer 34 stacked on the first layer 32, for example, silicon nitride (SiN). , Si3N4) and silicon dioxide (SiO2). In addition, various insulating materials such as hafnia (HfO 2), zirconia (ZrO 2), alumina (AlO 2), and tantalum pentoxide (Ta 2 O 5) can be used as the material for forming the insulating film 30.

第１層３２、及び第２層３４における第２導電膜４０側の界面付近３５は、第２層３４の内部３６に比べて比誘電率が低い。すなわち、絶縁膜３０における内部（第２層３４の内部３６）に比べて界面付近（第１層３２、第２層３４の界面付近３５）の比誘電率が低い。   The first layer 32 and the vicinity 35 of the second layer 34 near the interface on the second conductive film 40 side have a lower relative dielectric constant than the inside 36 of the second layer 34. That is, the relative dielectric constant in the vicinity of the interface (the vicinity of the interface 35 between the first layer 32 and the second layer 34) is lower than that in the insulating film 30 (the interior 36 of the second layer 34).

具体的には、第１層３２、及び第２層３４の界面付近３５の比誘電率が６．４以上７．３以下であり、第２層３４における内部３６の比誘電率が７．１以上７．７以下である。   Specifically, the relative dielectric constant in the vicinity of the interface 35 between the first layer 32 and the second layer 34 is 6.4 or more and 7.3 or less, and the relative dielectric constant of the inside 36 in the second layer 34 is 7.1. It is above 7.7.

絶縁膜３０がシリコン化合物からなる場合には、第１層３２及び第２層３４を含む絶縁膜３０の全体の厚さは、例えば、１０ｎｍ以上４０ｎｍ以下である。また、絶縁膜３０における第１層３２の厚さが、例えば、０．５ｎｍ以上１０ｎｍ以下である。また、第２層３４の厚さが、例えば、５ｎｍ以上２０ｎｍ以下である。また、第２層３４における比誘電率の低い部分（界面付近３５）の厚さが、例えば、０．５ｎｍ以上１ｎｍ以下である。   When the insulating film 30 is made of a silicon compound, the entire thickness of the insulating film 30 including the first layer 32 and the second layer 34 is, for example, not less than 10 nm and not more than 40 nm. The thickness of the first layer 32 in the insulating film 30 is not less than 0.5 nm and not more than 10 nm, for example. Further, the thickness of the second layer 34 is, for example, not less than 5 nm and not more than 20 nm. In addition, the thickness of the portion of the second layer 34 having a low relative dielectric constant (near the interface 35) is, for example, 0.5 nm or more and 1 nm or less.

第１導電膜２０／絶縁膜３０／第２導電膜４０の積層構造を有する素子２において、絶縁膜３０における内部３６に比べて第１導電膜２０及び第２導電膜４０との各界面付近（第１層３２及び第２層３４の界面付近３５）の比誘電率が低いことにより、絶縁膜３０の内部での誘電率を高く維持したまま、その絶縁膜３０の各界面付近３２，３５でのリーク特性を向上させることができる。すなわち、絶縁膜３０の内部３６での誘電率が高いことにより、その素子２の高容量化が図られる。また、絶縁膜３０の内部３６に比べて界面付近３２，３５の誘電率が低いことにより、リーク電流による素子特性の低下が抑制される。   In the element 2 having the laminated structure of the first conductive film 20 / the insulating film 30 / the second conductive film 40, the vicinity of each interface between the first conductive film 20 and the second conductive film 40 compared to the inside 36 in the insulating film 30 ( Since the dielectric constant in the vicinity of the interface 35) between the first layer 32 and the second layer 34 is low, the dielectric constant in the insulating film 30 is kept high while the dielectric constants 32 and 35 in the insulating film 30 are maintained. The leakage characteristics can be improved. That is, since the dielectric constant in the inside 36 of the insulating film 30 is high, the capacity of the element 2 can be increased. In addition, since the dielectric constant in the vicinity of the interface 32 and 35 is lower than that in the inside 36 of the insulating film 30, deterioration of element characteristics due to leakage current is suppressed.

絶縁膜３０の界面付近３２，３５における比誘電率が６．４未満であると、その素子２の容量特性が低下する可能性があり、比誘電率が７．３を超えると、リーク特性が低下する可能性がある。また、絶縁膜３０の内部３６の比誘電率が７．１未満であると、その素子２の容量特性が低下する可能性があり、比誘電率が７．７を超えると、リーク特性が低下する可能性がある。   If the relative dielectric constant in the vicinity of the interface 32 and 35 of the insulating film 30 is less than 6.4, the capacitance characteristic of the element 2 may be lowered. If the relative dielectric constant exceeds 7.3, the leakage characteristic is reduced. May be reduced. Further, if the relative dielectric constant of the inside 36 of the insulating film 30 is less than 7.1, the capacitance characteristic of the element 2 may be degraded, and if the relative dielectric constant exceeds 7.7, the leakage characteristic is degraded. there's a possibility that.

絶縁膜３０の界面付近３２，３５におけるリーク特性は、例えば、６Ｖ以下で２×１０−９Ａ／ｃｍ２未満である。これにより、リークによる素子特性の低下が抑制される。また、絶縁膜３０の内部３６におけるリーク特性は、例えば、６Ｖ以下で２×１０−９Ａ／ｃｍ２以上１×１０−８Ａ／ｃｍ２以下である。これにより、高容量化による素子特性の向上が図られる。 The leak characteristics in the vicinity of the interfaces 32 and 35 of the insulating film 30 are, for example, 6 V or less and less than 2 × 10 −9 A / cm 2 . Thereby, the deterioration of element characteristics due to leakage is suppressed. Moreover, the leak characteristic in the inside 36 of the insulating film 30 is, for example, 2 × 10 −9 A / cm 2 or more and 1 × 10 −8 A / cm 2 or less at 6 V or less. Thereby, the device characteristics can be improved by increasing the capacity.

絶縁膜３０がシリコン化合物からなる場合には、絶縁膜３０における内部３６に比べて界面付近３２，３５のシリコンに対する水素の比率（Ｈ／Ｓｉ比）が低いことにより、絶縁膜３０における内部３６に比べて各界面付近３２，３５の比誘電率が低くなる。これは、絶縁膜３０の界面付近３２，３５における水素濃度の低下（あるいはＳｉ−Ｈ結合の減少）が低比誘電率（低リーク）につながっているためと考えられる。例えば、シリコンに対する水素の比率（Ｈ／Ｓｉ比）について、絶縁膜３０の界面付近３２，３５に比べて内部３６が１．１倍以上であるのが好ましく、１．３倍以上であるのがより好ましく、例えば約１．５倍である。   In the case where the insulating film 30 is made of a silicon compound, the ratio of hydrogen to silicon (H / Si ratio) in the vicinity of the interface 32 and 35 is lower than the inner portion 36 in the insulating film 30. In comparison, the relative dielectric constants near the interfaces 32 and 35 are low. This is presumably because the decrease in hydrogen concentration (or decrease in Si—H bond) in the vicinity of the interface 32 and 35 of the insulating film 30 leads to a low relative dielectric constant (low leakage). For example, with respect to the ratio of hydrogen to silicon (H / Si ratio), the inside 36 is preferably 1.1 times or more, and 1.3 times or more compared with the vicinity 32 and 35 of the interface of the insulating film 30. More preferably, for example, about 1.5 times.

また、絶縁膜３０がシリコン化合物からなる場合には、第１層３２及び第２層３４を含む絶縁膜３０の全体の厚さが１０ｎｍ未満であると十分な素子容量を得るのが難しく、その厚さが４０ｎｍを超えると経済性または素子特性が低下する可能性がある。また、絶縁膜３０における第１層３２の厚さが０．５ｎｍ未満であるとリーク特性が低下する可能性があり、その厚さが１０ｎｍを超えると素子特性が低下する可能性がある。また、第２層３４の厚さが５ｎｍ未満であると十分な素子容量を得るのが難しく、その厚さが２０ｎｍを超えると経済性または素子特性が低下する可能性がある。また、第２層３４における比誘電率の低い部分（界面付近３５）の厚さが０．５ｎｍ未満であるとリーク特性が低下する可能性があり、その厚さが１ｎｍを超えると経済性または素子特性が低下する可能性がある。   In addition, when the insulating film 30 is made of a silicon compound, it is difficult to obtain a sufficient element capacity when the total thickness of the insulating film 30 including the first layer 32 and the second layer 34 is less than 10 nm. If the thickness exceeds 40 nm, the economy or device characteristics may be deteriorated. Further, if the thickness of the first layer 32 in the insulating film 30 is less than 0.5 nm, the leakage characteristics may be degraded, and if the thickness exceeds 10 nm, the device characteristics may be degraded. Further, if the thickness of the second layer 34 is less than 5 nm, it is difficult to obtain a sufficient device capacity, and if the thickness exceeds 20 nm, the economy or device characteristics may be deteriorated. Further, if the thickness of the portion of the second layer 34 having a low relative dielectric constant (near the interface 35) is less than 0.5 nm, the leakage characteristics may be reduced. There is a possibility that the device characteristics deteriorate.

次に、上記の素子基板１の製造方法の一例について説明する。
図２（Ａ）〜図２（Ｆ）は、上記の素子基板１を製造する方法を示す説明図である。
本例では、絶縁膜３０として窒化シリコン（ＳｉＮ）を用いる。 Next, an example of a method for manufacturing the element substrate 1 will be described.
2A to 2F are explanatory views showing a method for manufacturing the element substrate 1 described above.
In this example, silicon nitride (SiN) is used as the insulating film 30.

図２（Ａ）〜図２（Ｆ）に示すように、この製造方法は、基体１０上に、第１導電膜２０を形成する工程（図２（Ａ））と、第１導電膜２０上に絶縁膜３０を形成する工程（図２（Ｂ）〜図２（Ｅ））と、絶縁膜３０上に第２導電膜４０を形成する工程（図２（Ｆ））とを有している。そして、絶縁膜３０の形成工程は、第１ガス３１を供給して第１導電膜２０上に第１層３２を形成する工程（図２（Ｂ））と、第２ガス３３を供給して第１層３２の比誘電率を低くする工程（図２（Ｃ））と、第１ガス３１を供給して第１層３２上に第２層３４を形成する工程（図２（Ｄ））と、第２ガス３３を供給して第２層３４の露出面付近の比誘電率を低くする工程（図２（Ｅ））とを含む。   As shown in FIGS. 2A to 2F, this manufacturing method includes a step of forming the first conductive film 20 on the substrate 10 (FIG. 2A) and the first conductive film 20. 2 (B) to 2 (E)) and a step of forming the second conductive film 40 on the insulating film 30 (FIG. 2 (F)). . The insulating film 30 is formed by supplying the first gas 31 to form the first layer 32 on the first conductive film 20 (FIG. 2B) and supplying the second gas 33. A step of reducing the relative dielectric constant of the first layer 32 (FIG. 2C) and a step of supplying the first gas 31 to form the second layer 34 on the first layer 32 (FIG. 2D). And a step of supplying the second gas 33 to lower the dielectric constant in the vicinity of the exposed surface of the second layer 34 (FIG. 2E).

具体的には、まず、図２（Ａ）に示すように、基体１０上に第１導電膜２０を形成する。第１導電膜２０は、スパッタ法等の公知の成膜法により、所定の金属膜または半導体膜を形成し、その後、必要に応じてフォトリソグラフィ技術を用いてパターニングすることにより形成することができる。あるいは、第１導電膜２０は、インクジェット法を用いて金属材料または半導体材料を所定のパターン形状に配置した後に熱処理することによって形成してもよい。   Specifically, first, as shown in FIG. 2A, the first conductive film 20 is formed on the substrate 10. The first conductive film 20 can be formed by forming a predetermined metal film or semiconductor film by a known film formation method such as sputtering, and then patterning using a photolithography technique as necessary. . Or you may form the 1st electrically conductive film 20 by heat-processing, after arrange | positioning a metal material or a semiconductor material to a predetermined pattern shape using the inkjet method.

次に、図２（Ｂ）〜図２（Ｅ）に示すように、第１導電膜２０上に絶縁膜３０を形成する。絶縁膜３０の形成には、化学的気相成長法（ＣＶＤ法）を用いる。そして、本例では、絶縁膜３０の形成に含まれる複数の工程（図２（Ｂ）〜図２（Ｅ））を、ＣＶＤ装置における同一のチャンバ内にて連続的に行う。   Next, as illustrated in FIGS. 2B to 2E, the insulating film 30 is formed over the first conductive film 20. A chemical vapor deposition method (CVD method) is used to form the insulating film 30. In this example, a plurality of steps (FIGS. 2B to 2E) included in the formation of the insulating film 30 are continuously performed in the same chamber in the CVD apparatus.

すなわち、絶縁膜３０の形成においては、まず、図２（Ｂ）に示すように、上記ＣＶＤ装置を用いて、第１導電膜２０上に第１ガス３１を供給して窒化シリコン（ＳｉＮ）からなる第１層３２を形成する。第１ガス３１は、原料ガスとしてのシラン系ガス（モノシラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ６）など）と補ガスとを含む。補ガスは、キャリアガスあるいは窒化ガスであり、アルゴン（Ａｒ）、ヘリウム（Ｈｅ）、アンモニア（ＮＨ３）、窒素（Ｎ２）、酸素（Ｏ２）、二酸化窒素（Ｎ２Ｏ）、及び一酸化窒素（ＮＯ）から選ばれる１種又は２種以上のガスを含む。本例では、シリコン系ガスとしてＳｉＨ４を用い、補ガスとしてＮＨ３及びＡｒを用いる。   That is, in the formation of the insulating film 30, first, as shown in FIG. 2B, the first gas 31 is supplied onto the first conductive film 20 by using the above-described CVD apparatus to form silicon nitride (SiN). The first layer 32 is formed. The first gas 31 includes a silane-based gas (monosilane (SiH4), disilane (Si2H6), etc.) as a source gas and a supplemental gas. The auxiliary gas is a carrier gas or a nitriding gas, and is composed of argon (Ar), helium (He), ammonia (NH3), nitrogen (N2), oxygen (O2), nitrogen dioxide (N2O), and nitrogen monoxide (NO). 1 type or 2 or more types of gas chosen from these are included. In this example, SiH4 is used as the silicon-based gas, and NH3 and Ar are used as the auxiliary gas.

第１層３２の形成に際し、第１ガス３１におけるＮＨ３に対するＳｉＨ４の比率（ＳｉＨ４／ＮＨ３比）は例えば０．０２以上０．０５以下である。また、第１層３２の形成に対する処理圧力は例えば６５Ｐａ以上２７０Ｐａ以下である。また、第１層３２の厚さは、例えば０．５ｎｍ以上１０ｎｍ以下である。   When forming the first layer 32, the ratio of SiH4 to NH3 in the first gas 31 (SiH4 / NH3 ratio) is, for example, not less than 0.02 and not more than 0.05. Further, the processing pressure for forming the first layer 32 is, for example, not less than 65 Pa and not more than 270 Pa. Further, the thickness of the first layer 32 is, for example, not less than 0.5 nm and not more than 10 nm.

次に、図２（Ｃ）に示すように、上記ＣＶＤ装置を用いて、第１層３２の露出面に第２ガス３３を供給する。第２ガス３３は、第１層３２の比誘電率を低くする改質ガスであり、アンモニア（ＮＨ３）、二酸化窒素（Ｎ２Ｏ）、一酸化窒素（ＮＯ）、及び酸素（Ｏ２）から選ばれる１種のガス（単一ガス）からなる。本例では、改質ガスとして、ＮＨ３を用いる。そして、第１層３２（ＳｉＮ）の露出面にＮＨ３が供給され、必要に応じて熱処理がなされることにより、第１層３２の比誘電率が低下する。改質前の第１層３２の比誘電率は７．１以上７．７以下であり、改質後の第１層３２の比誘電率はこれよりも低く、例えば６．４以上７．３以下である。   Next, as shown in FIG. 2C, the second gas 33 is supplied to the exposed surface of the first layer 32 using the CVD apparatus. The second gas 33 is a reformed gas that lowers the dielectric constant of the first layer 32, and is selected from ammonia (NH3), nitrogen dioxide (N2O), nitrogen monoxide (NO), and oxygen (O2). It consists of a seed gas (single gas). In this example, NH3 is used as the reformed gas. Then, NH 3 is supplied to the exposed surface of the first layer 32 (SiN), and heat treatment is performed as necessary, so that the relative dielectric constant of the first layer 32 is lowered. The relative dielectric constant of the first layer 32 before modification is 7.1 or more and 7.7 or less, and the relative dielectric constant of the first layer 32 after modification is lower than this, for example, 6.4 or more and 7.3. It is as follows.

次に、図２（Ｄ）に示すように、上記ＣＶＤ装置を用いて、改質後の第１層３２上に再び第１ガス３１を供給して窒化シリコン（ＳｉＮ）からなる第２層３４を形成する。第２層３４形成用の第１ガス３１は、原料ガスとしてのシラン系ガス（モノシラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ６）など）と補ガスとを含み、補ガスは、キャリアガスあるいは窒化ガスであり、アルゴン（Ａｒ）、ヘリウム（Ｈｅ）、アンモニア（ＮＨ３）、窒素（Ｎ２）、酸素（Ｏ２）、二酸化窒素（Ｎ２Ｏ）、及び一酸化窒素（ＮＯ）から選ばれる１種又は２種以上のガスを含む。本例では、第２層３４形成用の第１ガス３１も、シリコン系ガスとしてのＳｉＨ４と、補ガスとしてのＮＨ３及びＡｒを含む。すなわち、第１層３２形成時と第２層３４形成時とで同じガスを用い、これにより、処理の簡素化が図られる。   Next, as shown in FIG. 2D, the second layer 34 made of silicon nitride (SiN) is supplied again by supplying the first gas 31 onto the modified first layer 32 using the CVD apparatus. Form. The first gas 31 for forming the second layer 34 includes a silane-based gas (monosilane (SiH4), disilane (Si2H6), etc.) as a source gas and a supplement gas, and the supplement gas is a carrier gas or a nitriding gas. , One or more gases selected from argon (Ar), helium (He), ammonia (NH3), nitrogen (N2), oxygen (O2), nitrogen dioxide (N2O), and nitrogen monoxide (NO) including. In this example, the first gas 31 for forming the second layer 34 also includes SiH 4 as a silicon-based gas and NH 3 and Ar as auxiliary gases. That is, the same gas is used when the first layer 32 is formed and when the second layer 34 is formed, thereby simplifying the processing.

第２層３４の形成に際し、第１ガス３１におけるＮＨ３に対するＳｉＨ４の比率（ＳｉＨ４／ＮＨ３比）は例えば０．０２以上０．０５以下である。また、第２層３４の形成に対する処理圧力は例えば６５Ｐａ以上２７０Ｐａ以下である。また、第２層３４の厚さは、例えば５ｎｍ以上２０ｎｍ以下である。   In forming the second layer 34, the ratio of SiH4 to NH3 in the first gas 31 (SiH4 / NH3 ratio) is, for example, not less than 0.02 and not more than 0.05. The processing pressure for forming the second layer 34 is, for example, not less than 65 Pa and not more than 270 Pa. The thickness of the second layer 34 is, for example, not less than 5 nm and not more than 20 nm.

次に、図２（Ｅ）に示すように、上記ＣＶＤ装置を用いて、第２層３４の露出面に第２ガス３３を供給する。この第２ガス３３は、第２層３４の露出面付近を低くする改質ガスであり、アンモニア（ＮＨ３）、二酸化窒素（Ｎ２Ｏ）、一酸化窒素（ＮＯ）、及び酸素（Ｏ２）から選ばれる１種のガス（単一ガス）からなる。本例では、第２層３４改質用の第２ガス３３も、ＮＨ３である。すなわち、第１層３２改質時と第２層３４改質時とで同じガスを用い、これにより、処理の簡素化が図られる。そして、第２層３４（ＳｉＮ）の露出面にＮＨ３が供給され、必要に応じて熱処理がなされることにより、第２層３４の露出面付近３５の比誘電率が低下する。改質前の第２層３４の比誘電率は７．１以上７．７以下であり、改質後の第２層３４の露出面付近３５の比誘電率は例えば６．４以上７．３以下であり、改質後の第２層３４の内部３６の比誘電率は７．１以上７．７以下である。第２層３４における比誘電率が低下した部分３５の厚さは例えば０．５ｎｍ以上１ｎｍ以下である。   Next, as shown in FIG. 2E, the second gas 33 is supplied to the exposed surface of the second layer 34 using the CVD apparatus. The second gas 33 is a reformed gas that lowers the vicinity of the exposed surface of the second layer 34, and is selected from ammonia (NH3), nitrogen dioxide (N2O), nitrogen monoxide (NO), and oxygen (O2). It consists of one kind of gas (single gas). In this example, the second gas 33 for reforming the second layer 34 is also NH3. That is, the same gas is used during the first layer 32 modification and the second layer 34 modification, thereby simplifying the process. Then, NH3 is supplied to the exposed surface of the second layer 34 (SiN), and heat treatment is performed as necessary, so that the relative dielectric constant in the vicinity of the exposed surface 35 of the second layer 34 is lowered. The relative dielectric constant of the second layer 34 before modification is 7.1 or more and 7.7 or less, and the relative dielectric constant of the exposed surface vicinity 35 of the second layer 34 after modification is, for example, 6.4 or more and 7.3. The relative dielectric constant of the interior 36 of the second layer 34 after modification is 7.1 or more and 7.7 or less. The thickness of the portion 35 where the relative permittivity of the second layer 34 is reduced is, for example, not less than 0.5 nm and not more than 1 nm.

そして、図２（Ｂ）〜図２（Ｅ）の工程により、界面付近３２，３５の誘電率が内部３６に比べて低い絶縁膜３０が形成される。   2B to 2E, the insulating film 30 having a lower dielectric constant in the vicinity of the interfaces 32 and 35 than in the interior 36 is formed.

次に、図２（Ｆ）に示すように、絶縁膜３０上に第２導電膜４０を形成する。第２導電膜４０は、第１導電膜２０と同様に、スパッタ法等の公知の成膜法により、所定の金属膜または半導体膜を形成し、その後、必要に応じてフォトリソグラフィ技術を用いてパターニングすることにより形成することができる。あるいは、第２導電膜４０は、インクジェット法を用いて金属材料または半導体材料を所定のパターン形状に配置した後に熱処理することによって形成してもよい。   Next, as illustrated in FIG. 2F, the second conductive film 40 is formed over the insulating film 30. As with the first conductive film 20, the second conductive film 40 is formed by forming a predetermined metal film or semiconductor film by a known film formation method such as sputtering, and then using a photolithography technique as necessary. It can be formed by patterning. Or you may form the 2nd electrically conductive film 40 by heat-processing, after arrange | positioning a metal material or a semiconductor material to a predetermined pattern shape using the inkjet method.

以上の工程により、第１導電膜２０／絶縁膜３０／第２導電膜４０の積層構造を有する素子基板１が完成する。本例の製造方法では、絶縁膜３０の界面付近３２，３５の誘電率を内部３６に比べて低くする。そのため、製造された素子基板１は、絶縁膜３０の界面付近３２，３５のリーク特性が高くなり、リーク電流による素子特性の低下が抑制されたものとなる。   Through the above steps, the element substrate 1 having a laminated structure of the first conductive film 20 / the insulating film 30 / the second conductive film 40 is completed. In the manufacturing method of this example, the dielectric constants of the vicinity 32 and 35 of the interface of the insulating film 30 are made lower than that of the inside 36. Therefore, the manufactured element substrate 1 has high leakage characteristics near the interface 32 and 35 of the insulating film 30 and suppresses deterioration of element characteristics due to leakage current.

また、本例の製造方法では、界面付近３２，３５と内部３６との間で膜質が異なる絶縁膜３０を形成するものの、複数の工程を、同一の処理装置の同一のチャンバ内にて連続的に行うことから、処理の簡素化が図られ、処理能力の向上や低コスト化に有利である。さらに、使用するガスの共通化がなされていることから、この点からも処理の簡素化が図られ、処理能力の向上や低コスト化に有利である。   Further, in the manufacturing method of this example, although the insulating film 30 having different film quality is formed between the vicinity of the interfaces 32 and 35 and the inside 36, a plurality of processes are continuously performed in the same chamber of the same processing apparatus. Therefore, the processing can be simplified, which is advantageous for improving the processing capability and reducing the cost. Further, since the gas to be used is made common, the processing can be simplified from this point as well, which is advantageous for improving the processing capacity and reducing the cost.

（第２実施形態）
図３は、第２実施形態に係る素子基板を示す模式断面図である。
図３に示すように、この素子基板１０１は、基体１１０（絶縁体）と、基体１１０上に形成された第１導電膜１２０と、第１導電膜１２０上に形成された絶縁膜１３０と、絶縁膜１３０上に形成された第２導電膜１４０とを備える。 (Second Embodiment)
FIG. 3 is a schematic cross-sectional view showing an element substrate according to the second embodiment.
As shown in FIG. 3, the element substrate 101 includes a base 110 (insulator), a first conductive film 120 formed on the base 110, an insulating film 130 formed on the first conductive film 120, A second conductive film 140 formed on the insulating film 130.

この素子基板１０１は、例えば、後述するように、液晶表示装置に用いられる。また、第１導電膜１２０／絶縁膜１３０／第２導電膜１４０の積層構造（いわゆるＭＩＭ構造）を有する素子１０２は、例えば、その液晶表示装置におけるスイッチング素子の少なくとも一部として用いられる。   The element substrate 101 is used in a liquid crystal display device as described later, for example. In addition, the element 102 having a stacked structure (so-called MIM structure) of the first conductive film 120 / the insulating film 130 / the second conductive film 140 is used as at least a part of a switching element in the liquid crystal display device, for example.

第１導電膜１２０は、アルミニウム（Ａｌ）、タンタル（Ｔａ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）などの各種の金属材料、あるいはその金属材料を主成分とする合金材料によって形成される。
また、第２導電膜１４０も同様に、アルミニウム（Ａｌ）、タンタル（Ｔａ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）などの各種の金属材料、あるいはその金属材料を主成分とする合金材料によって形成される。なお、上記の金属は一例であって、第１導電膜１２０及び第２導電膜１４０の形成材料は、上記以外の導電材料でもよい。また、第１導電膜１２０及び第２導電膜１４０の一方が、アモルファスシリコン層などの半導体膜であってもよい。 The first conductive film 120 is formed of various metal materials such as aluminum (Al), tantalum (Ta), chromium (Cr), molybdenum (Mo), or an alloy material containing the metal material as a main component.
Similarly, the second conductive film 140 is formed of various metal materials such as aluminum (Al), tantalum (Ta), chromium (Cr), and molybdenum (Mo), or an alloy material containing the metal material as a main component. Is done. Note that the above metal is an example, and the material for forming the first conductive film 120 and the second conductive film 140 may be a conductive material other than the above. Further, one of the first conductive film 120 and the second conductive film 140 may be a semiconductor film such as an amorphous silicon layer.

絶縁膜１３０は、第１導電膜１２０上に積層された第１層１３２と、第１層１３２上に積層された第２層１３４と、第２層１３４上に形成された第３層１３８とを有しており、それらは、例えば、窒化シリコン（ＳｉＮ、Ｓｉ３Ｎ４）、二酸化シリコン（ＳｉＯ２）などのシリコン化合物からなる。この他、絶縁膜１３０の形成材料としては、ハフニア（ＨｆＯ２）、ジルコニア（ＺｒＯ２）、アルミナ（ＡｌＯ２）、五酸化タンタル（Ｔａ２Ｏ５）など、各種の絶縁材料が適用可能である。   The insulating film 130 includes a first layer 132 stacked on the first conductive film 120, a second layer 134 stacked on the first layer 132, and a third layer 138 formed on the second layer 134. They are made of a silicon compound such as silicon nitride (SiN, Si3N4), silicon dioxide (SiO2), for example. In addition, various insulating materials such as hafnia (HfO 2), zirconia (ZrO 2), alumina (AlO 2), and tantalum pentoxide (Ta 2 O 5) can be used as a material for forming the insulating film 130.

第１層１３２及び第３層１３８は、第２層１３４に比べて比誘電率が低い。すなわち、絶縁膜１３０における内部（第２層１３４）に比べて界面付近（第１層１３２、第３層１３８）の比誘電率が低い。   The first layer 132 and the third layer 138 have a relative dielectric constant lower than that of the second layer 134. That is, the relative dielectric constant in the vicinity of the interface (the first layer 132 and the third layer 138) is lower than that in the insulating film 130 (the second layer 134).

具体的には、第１層１３２及び第３層１３８の比誘電率が６．４以上７．３以下であり、第２層１３４の比誘電率が７．１以上７．７以下である。   Specifically, the relative dielectric constant of the first layer 132 and the third layer 138 is 6.4 or more and 7.3 or less, and the relative dielectric constant of the second layer 134 is 7.1 or more and 7.7 or less.

絶縁膜１３０がシリコン化合物からなる場合には、第１層１３２、第２層１３４、及び第３層１３８を含む絶縁膜１３０の全体の厚さは、例えば、１０ｎｍ以上４０ｎｍ以下である。また、絶縁膜１３０における第１層１３２の厚さが、例えば、０．５ｎｍ以上１０ｎｍ以下である。また、第２層１３４の厚さが、例えば、５ｎｍ以上２０ｎｍ以下である。また、第３層１３８の厚さが、例えば、０．５ｎｍ以上１０ｎｍ以下である。   When the insulating film 130 is made of a silicon compound, the entire thickness of the insulating film 130 including the first layer 132, the second layer 134, and the third layer 138 is, for example, not less than 10 nm and not more than 40 nm. Further, the thickness of the first layer 132 in the insulating film 130 is, for example, not less than 0.5 nm and not more than 10 nm. Further, the thickness of the second layer 134 is, for example, not less than 5 nm and not more than 20 nm. Further, the thickness of the third layer 138 is, for example, not less than 0.5 nm and not more than 10 nm.

第１導電膜１２０／絶縁膜１３０／第２導電膜１４０の積層構造を有する素子１０２において、絶縁膜１３０の内部である第２層１３４に比べて界面付近である第１層１３２及び第３層１３８の比誘電率が低いことにより、絶縁膜１３０の内部（１３４）での誘電率を高く維持したまま、その絶縁膜１３０の各界面付近（１３２，１３８）でのリーク特性を向上させることができる。すなわち、絶縁膜１３０の内部（１３４）での誘電率が高いことにより、その素子１０２の高容量化が図られる。また、絶縁膜１３０の内部（１３４）に比べて界面付近（１３２，１３８）の誘電率が低いことにより、リーク電流による素子特性の低下が抑制される。   In the element 102 having the laminated structure of the first conductive film 120 / the insulating film 130 / the second conductive film 140, the first layer 132 and the third layer which are near the interface as compared with the second layer 134 inside the insulating film 130. Since the relative dielectric constant of 138 is low, leakage characteristics near each interface (132, 138) of the insulating film 130 can be improved while maintaining a high dielectric constant inside the insulating film 130 (134). it can. That is, since the dielectric constant in the insulating film 130 (134) is high, the capacity of the element 102 can be increased. In addition, since the dielectric constant in the vicinity of the interface (132, 138) is lower than the inside (134) of the insulating film 130, the deterioration of element characteristics due to the leakage current is suppressed.

絶縁膜１３０の界面付近（第１層１３２、第３層１３８）における比誘電率が６．４未満であると、その素子１０２の容量特性が低下する可能性があり、比誘電率が７．３を超えると、リーク特性が低下する可能性がある。また、絶縁膜１３０の内部（１３４）の比誘電率が７．１未満であると、その素子１０２の容量特性が低下する可能性があり、比誘電率が７．７を超えると、リーク特性が低下する可能性がある。   If the relative dielectric constant in the vicinity of the interface of the insulating film 130 (the first layer 132 and the third layer 138) is less than 6.4, the capacitance characteristics of the element 102 may be lowered, and the relative dielectric constant is 7. If it exceeds 3, the leakage characteristics may be degraded. Further, if the relative dielectric constant of the inside (134) of the insulating film 130 is less than 7.1, the capacitance characteristic of the element 102 may be deteriorated. If the relative dielectric constant exceeds 7.7, the leakage characteristic. May be reduced.

絶縁膜１３０の界面付近（第１層１３２、第３層１３８）におけるリーク特性は、例えば、６Ｖ以下で２×１０−９Ａ／ｃｍ２未満である。これにより、リークによる素子特性の低下が抑制される。また、絶縁膜１３０の内部（第２層１３４）におけるリーク特性は、例えば、６Ｖ以下で２×１０−９Ａ／ｃｍ２以上１×１０−８Ａ／ｃｍ２以下である。これにより、高容量化による素子特性の向上が図られる。 Leakage characteristics in the vicinity of the interface of the insulating film 130 (the first layer 132 and the third layer 138) are, for example, 6 V or less and less than 2 × 10 −9 A / cm 2 . Thereby, the deterioration of element characteristics due to leakage is suppressed. In addition, the leakage characteristic in the insulating film 130 (second layer 134) is, for example, 2 × 10 −9 A / cm 2 or more and 1 × 10 −8 A / cm 2 or less at 6 V or less. Thereby, the device characteristics can be improved by increasing the capacity.

絶縁膜１３０がシリコン化合物からなる場合には、絶縁膜１３０における第２層１３４に比べて第１層１３２及び第３層１３８のシリコンに対する水素の比率（Ｈ／Ｓｉ比）が低いことにより、第２層１３４に比べて第１層１３２及び第３層１３８の比誘電率が低くなる。これは、第１層１３２及び第３層１３８における水素濃度の低下（あるいはＳｉ−Ｈ結合の減少）が低比誘電率（低リーク）につながっているためと考えられる。例えば、シリコンに対する水素の比率（Ｈ／Ｓｉ比）について、絶縁膜１３０の第１層１３２及び第３層１３８に比べて第２層１３４が１．１倍以上であるのが好ましく、１．３倍以上であるのがより好ましく、例えば約１．５倍である。   In the case where the insulating film 130 is made of a silicon compound, the ratio of hydrogen (H / Si ratio) to silicon in the first layer 132 and the third layer 138 is lower than that in the second layer 134 in the insulating film 130. The relative dielectric constant of the first layer 132 and the third layer 138 is lower than that of the second layer 134. This is presumably because a decrease in hydrogen concentration (or decrease in Si—H bond) in the first layer 132 and the third layer 138 leads to a low relative dielectric constant (low leakage). For example, the ratio of hydrogen to silicon (H / Si ratio) is preferably 1.1 times or more for the second layer 134 compared to the first layer 132 and the third layer 138 of the insulating film 130, and 1.3 It is more preferable that the ratio is at least twice, for example, about 1.5 times.

また、絶縁膜１３０がシリコン化合物からなる場合には、第１層１３２、第２層１３４、及び第３層１３８を含む絶縁膜１３０の全体の厚さが１０ｎｍ未満であると十分な素子容量を得るのが難しく、その厚さが４０ｎｍを超えると経済性または素子特性が低下する可能性がある。また、絶縁膜１３０における第１層１３２及び第３層１３８の厚さが０．５ｎｍ未満であるとリーク特性が低下する可能性があり、その厚さが１０ｎｍを超えると素子特性が低下する可能性がある。また、第２層１３４の厚さが５ｎｍ未満であると十分な素子容量を得るのが難しく、その厚さが２０ｎｍを超えると経済性または素子特性が低下する可能性がある。   Further, when the insulating film 130 is made of a silicon compound, a sufficient element capacity can be obtained when the total thickness of the insulating film 130 including the first layer 132, the second layer 134, and the third layer 138 is less than 10 nm. It is difficult to obtain, and if the thickness exceeds 40 nm, there is a possibility that economic efficiency or device characteristics are deteriorated. Further, if the thickness of the first layer 132 and the third layer 138 in the insulating film 130 is less than 0.5 nm, the leakage characteristics may be degraded, and if the thickness exceeds 10 nm, the device characteristics may be degraded. There is sex. Further, if the thickness of the second layer 134 is less than 5 nm, it is difficult to obtain a sufficient device capacity, and if the thickness exceeds 20 nm, the economy or device characteristics may be deteriorated.

次に、上記の素子基板１０１の製造方法の一例について説明する。
図４は、上記の素子基板１０１の製造方法の説明図である。
本例では、絶縁膜１３０として窒化シリコン（ＳｉＮ）を用いる。 Next, an example of a method for manufacturing the element substrate 101 will be described.
FIG. 4 is an explanatory diagram of a method for manufacturing the element substrate 101 described above.
In this example, silicon nitride (SiN) is used as the insulating film 130.

図４（Ａ）〜図４（Ｆ）に示すように、この製造方法は、基体１１０上に、第１導電膜１２０を形成する工程（図４（Ａ））と、第１導電膜１２０上に絶縁膜１３０を形成する工程（図４（Ｂ）〜図４（Ｄ））と、絶縁膜１３０上に第２導電膜１４０を形成する工程（図４（Ｅ））とを有している。そして、絶縁膜１３０の形成工程は、第１ガス１３１を供給して第１導電膜１２０上に第１層１３２を形成する工程（図４（Ｂ））と、第２ガス１３３を供給して第１層１３２上に第２層１３４を形成する工程（図４（Ｃ））と、第３ガス１３７を供給して第２層１３４上に第３層１３８を形成する工程（図４（Ｄ））とを含む。   As shown in FIGS. 4A to 4F, this manufacturing method includes a step of forming the first conductive film 120 on the base 110 (FIG. 4A) and the first conductive film 120. The step of forming the insulating film 130 (FIGS. 4B to 4D) and the step of forming the second conductive film 140 on the insulating film 130 (FIG. 4E) are included. . The insulating film 130 is formed by supplying the first gas 131 to form the first layer 132 over the first conductive film 120 (FIG. 4B) and supplying the second gas 133. A step of forming the second layer 134 on the first layer 132 (FIG. 4C) and a step of supplying the third gas 137 to form the third layer 138 on the second layer 134 (FIG. 4D )).

具体的には、まず、図４（Ａ）に示すように、基体１１０上に第１導電膜１２０を形成する。第１導電膜１２０は、スパッタ法等の公知の成膜法により、所定の金属膜または半導体材料を形成し、その後、必要に応じてフォトリソグラフィ技術を用いてパターニングすることにより形成することができる。あるいは、第１導電膜１２０は、インクジェット法を用いて金属材料または半導体材料を所定のパターン形状に配置した後に熱処理することによって形成してもよい。   Specifically, first, as shown in FIG. 4A, the first conductive film 120 is formed over the substrate 110. The first conductive film 120 can be formed by forming a predetermined metal film or semiconductor material by a known film formation method such as sputtering, and then patterning using a photolithography technique as necessary. . Alternatively, the first conductive film 120 may be formed by heat treatment after a metal material or a semiconductor material is arranged in a predetermined pattern shape using an inkjet method.

次に、図４（Ｂ）〜図４（Ｄ）に示すように、第１導電膜１２０上に絶縁膜１３０を形成する。絶縁膜１３０の形成には、化学的気相成長法（ＣＶＤ法）を用いる。そして、本例では、絶縁膜１３０の形成に含まれる複数の工程（図４（Ｂ）〜図４（Ｅ））を、ＣＶＤ装置における同一のチャンバ内にて連続的に行う。そして、各工程ごとに供給ガスの種類、供給ガスの流量、処理圧力等をパラメータとして処理条件を制御することにより、界面付近と内部との間で膜質が異なる絶縁膜１３０を形成する。   Next, as illustrated in FIGS. 4B to 4D, the insulating film 130 is formed over the first conductive film 120. A chemical vapor deposition method (CVD method) is used to form the insulating film 130. In this example, a plurality of steps (FIGS. 4B to 4E) included in the formation of the insulating film 130 are continuously performed in the same chamber in the CVD apparatus. Then, by controlling the processing conditions using the type of supply gas, the supply gas flow rate, the processing pressure, and the like as parameters for each process, the insulating film 130 having a different film quality between the vicinity of the interface and the inside is formed.

すなわち、絶縁膜１３０の形成においては、まず、図４（Ｂ）に示すように、上記ＣＶＤ装置を用いて、第１導電膜１２０上に第１ガス１３１を供給して窒化シリコン（ＳｉＮ）からなる第１層１３２を形成する。第１ガス１３１は、原料ガスとしてのシラン系ガス（モノシラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ６）など）と補ガスとを含む。補ガスは、キャリアガスあるいは窒化ガスであり、アルゴン（Ａｒ）、ヘリウム（Ｈｅ）、アンモニア（ＮＨ３）、窒素（Ｎ２）、酸素（Ｏ２）、二酸化窒素（Ｎ２Ｏ）、及び一酸化窒素（ＮＯ）から選ばれる１種又は２種以上のガスを含む。本例では、シリコン系ガスとしてＳｉＨ４を用い、補ガスとしてＮＨ３及びＡｒを用いる。   That is, in the formation of the insulating film 130, first, as shown in FIG. 4B, the first gas 131 is supplied onto the first conductive film 120 by using the above-described CVD apparatus to form silicon nitride (SiN). The first layer 132 is formed. The first gas 131 includes a silane-based gas (monosilane (SiH4), disilane (Si2H6), etc.) as a source gas and a supplemental gas. The supplemental gas is a carrier gas or a nitriding gas, and is composed of argon (Ar), helium (He), ammonia (NH3), nitrogen (N2), oxygen (O2), nitrogen dioxide (N2O), and nitrogen monoxide (NO). 1 type or 2 or more types of gas chosen from these are included. In this example, SiH4 is used as the silicon-based gas, and NH3 and Ar are used as the auxiliary gas.

第１層１３２の形成に際し、第１ガス１３１におけるＮＨ３に対するＳｉＨ４の比率（ＳｉＨ４／ＮＨ３比）は例えば０．０５以上０．１５以下である。また、第１層１３２の形成に対する処理圧力は例えば２７０Ｐａ以上７００Ｐａ以下である。また、第１層１３２の厚さは、例えば０．５ｎｍ以上１０ｎｍ以下である。   When forming the first layer 132, the ratio of SiH4 to NH3 in the first gas 131 (SiH4 / NH3 ratio) is, for example, not less than 0.05 and not more than 0.15. The processing pressure for forming the first layer 132 is, for example, 270 Pa or more and 700 Pa or less. Further, the thickness of the first layer 132 is, for example, not less than 0.5 nm and not more than 10 nm.

次に、図４（Ｃ）に示すように、上記ＣＶＤ装置を用いて、第１層１３２上に第２ガス１３３を供給して窒化シリコン（ＳｉＮ）からなる第２層１３４を形成する。第２ガス１３３は、原料ガスとしてのシラン系ガス（モノシラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ６）など）と補ガスとを含む。補ガスは、キャリアガスあるいは窒化ガスであり、アルゴン（Ａｒ）、ヘリウム（Ｈｅ）、アンモニア（ＮＨ３）、窒素（Ｎ２）、酸素（Ｏ２）、二酸化窒素（Ｎ２Ｏ）、及び一酸化窒素（ＮＯ）から選ばれる１種又は２種以上のガスを含む。本例では、第２ガス１３３は、第１ガス１３１と同様に、シリコン系ガスとしてＳｉＨ４を用い、補ガスとしてＮＨ３及びＡｒを用いる。   Next, as shown in FIG. 4C, the second layer 134 made of silicon nitride (SiN) is formed on the first layer 132 by supplying the second gas 133 using the CVD apparatus. The second gas 133 includes a silane-based gas (monosilane (SiH 4), disilane (Si 2 H 6), etc.) as a source gas and a supplemental gas. The supplemental gas is a carrier gas or a nitriding gas, and is composed of argon (Ar), helium (He), ammonia (NH3), nitrogen (N2), oxygen (O2), nitrogen dioxide (N2O), and nitrogen monoxide (NO). 1 type or 2 or more types of gas chosen from these are included. In this example, similarly to the first gas 131, the second gas 133 uses SiH4 as a silicon-based gas and NH3 and Ar as auxiliary gases.

第２層１３４の形成に際し、第２ガス１３３におけるＮＨ３に対するＳｉＨ４の比率（ＳｉＨ４／ＮＨ３比）は例えば０．０２以上０．０５以下である。また、第２層１３４の形成に対する処理圧力は例えば６５Ｐａ以上２７０Ｐａ以下である。また、第２層１３４の厚さは、例えば５ｎｍ以上２０ｎｍ以下である。   In forming the second layer 134, the ratio of SiH4 to NH3 (SiH4 / NH3 ratio) in the second gas 133 is, for example, not less than 0.02 and not more than 0.05. The processing pressure for forming the second layer 134 is, for example, not less than 65 Pa and not more than 270 Pa. Further, the thickness of the second layer 134 is, for example, not less than 5 nm and not more than 20 nm.

次に、図４（Ｄ）に示すように、上記ＣＶＤ装置を用いて、第２層１３４上に第３ガス１３７を供給して窒化シリコン（ＳｉＮ）からなる第３層１３８を形成する。第３ガス１３７は、原料ガスとしてのシラン系ガス（モノシラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ６）など）と補ガスとを含む。補ガスは、キャリアガスあるいは窒化ガスであり、アルゴン（Ａｒ）、ヘリウム（Ｈｅ）、アンモニア（ＮＨ３）、窒素（Ｎ２）、酸素（Ｏ２）、二酸化窒素（Ｎ２Ｏ）、及び一酸化窒素（ＮＯ）から選ばれる１種又は２種以上のガスを含む。本例では、第３ガス１３７は、第１ガス１３１及び第２ガス１３３と同様に、シリコン系ガスとしてＳｉＨ４を用い、補ガスとしてＮＨ３及びＡｒを用いる。   Next, as shown in FIG. 4D, the third layer 138 made of silicon nitride (SiN) is formed by supplying the third gas 137 over the second layer 134 using the CVD apparatus. The third gas 137 contains a silane-based gas (monosilane (SiH4), disilane (Si2H6), etc.) as a source gas and a supplemental gas. The supplemental gas is a carrier gas or a nitriding gas, and is composed of argon (Ar), helium (He), ammonia (NH3), nitrogen (N2), oxygen (O2), nitrogen dioxide (N2O), and nitrogen monoxide (NO). 1 type or 2 or more types of gas chosen from these are included. In this example, similarly to the first gas 131 and the second gas 133, the third gas 137 uses SiH 4 as a silicon-based gas and NH 3 and Ar as auxiliary gases.

第３層１３８の形成に際し、第３ガス１３７におけるＮＨ３に対するＳｉＨ４の比率（ＳｉＨ４／ＮＨ３比）は例えば０．０５以上０．１５以下である。また、第３層１３８の形成に対する処理圧力は例えば２７０Ｐａ以上７００Ｐａ以下である。また、第３層１３８の厚さは、例えば０．５ｎｍ以上１０ｎｍ以下である。   In forming the third layer 138, the ratio of SiH4 to NH3 (SiH4 / NH3 ratio) in the third gas 137 is, for example, 0.05 or more and 0.15 or less. Further, the processing pressure for forming the third layer 138 is, for example, not less than 270 Pa and not more than 700 Pa. Further, the thickness of the third layer 138 is, for example, not less than 0.5 nm and not more than 10 nm.

そして、図４（Ｂ）〜図４（Ｄ）の工程により、内側の第２層１３４に比べて外側の第１層１３２及び第３層１３８の誘電率が低い絶縁膜１３０が形成される。絶縁膜１３０の第２層１３４の比誘電率は７．１以上７．７以下であり、第１層１３２及び第３層１３８の比誘電率はこれよりも低く、例えば６．４以上７．３以下である。   4B to 4D, the insulating film 130 having a lower dielectric constant of the outer first layer 132 and the third layer 138 than the inner second layer 134 is formed. The relative dielectric constant of the second layer 134 of the insulating film 130 is 7.1 or more and 7.7 or less, and the relative dielectric constant of the first layer 132 and the third layer 138 is lower than this, for example, 6.4 or more and 7. 3 or less.

次に、図４（Ｄ）に示すように、絶縁膜１３０上に第２導電膜１４０を形成する。第２導電膜１４０は、第１導電膜１２０と同様に、スパッタ法等の公知の成膜法により、所定の金属膜または半導体膜を形成し、その後、必要に応じてフォトリソグラフィ技術を用いてパターニングすることにより形成することができる。あるいは、第２導電膜１４０は、インクジェット法を用いて金属材料または半導体材料を所定のパターン形状に配置した後に熱処理することによって形成してもよい。   Next, as illustrated in FIG. 4D, the second conductive film 140 is formed over the insulating film 130. As with the first conductive film 120, the second conductive film 140 is formed by forming a predetermined metal film or semiconductor film by a known film formation method such as sputtering, and then using a photolithography technique as necessary. It can be formed by patterning. Or you may form the 2nd electrically conductive film 140 by heat-processing, after arrange | positioning a metal material or a semiconductor material to a predetermined pattern shape using the inkjet method.

以上の工程により、第１導電膜１２０／絶縁膜１３０／第２導電膜１４０の積層構造を有する素子基板１０１が完成する。本例の製造方法では、絶縁膜１３０の界面付近（第１層１３２、第３層１３８）の誘電率を内部（第２層１３４）に比べて低くする。そのため、製造された素子基板１０１は、絶縁膜１３０の界面付近（１３２，１３８）のリーク特性が高くなり、リーク電流による素子特性の低下が抑制されたものとなる。   Through the above steps, the element substrate 101 having a stacked structure of the first conductive film 120 / the insulating film 130 / the second conductive film 140 is completed. In the manufacturing method of this example, the dielectric constant in the vicinity of the interface (the first layer 132 and the third layer 138) of the insulating film 130 is made lower than that in the interior (the second layer 134). Therefore, the manufactured element substrate 101 has a high leak characteristic near the interface (132, 138) of the insulating film 130, and the deterioration of the element characteristic due to the leak current is suppressed.

また、本例の製造方法では、界面付近（１３２，１３８）と内部（１３４）との間で膜質が異なる絶縁膜１３０を形成するものの、複数の工程を、同一の処理装置の同一のチャンバ内にて連続的に行うことから、処理の簡素化が図られ、処理能力の向上や低コスト化に有利である。さらに、絶縁膜１３０の工程における複数の工程で使用するガスが同一種類であることから、この点からも処理の簡素化が図られ、処理能力の向上や低コスト化に有利である。   In the manufacturing method of this example, although the insulating film 130 having different film quality is formed between the vicinity of the interface (132, 138) and the inside (134), a plurality of processes are performed in the same chamber of the same processing apparatus. Therefore, the process is simplified, which is advantageous for improving the processing capacity and reducing the cost. Furthermore, since the gases used in a plurality of steps in the step of the insulating film 130 are the same type, the processing can be simplified from this point, which is advantageous for improving the processing capability and reducing the cost.

なお、本例では、供給ガスの流量比と処理圧力とをパラメータとして処理条件を制御することにより、界面付近と内部との間で膜質が異なる絶縁膜１３０を形成したが、制御パラメータは上記のものに限定されない。例えば、制御パラメータとして、使用するガスの種類、基体１１０を保持するステージの温度、処理パワー、Ａｒなどのキャリアガスの流量、及び膜均一性向上のために基体１１０に隣接して配設される天板と基体１１０とのギャップなどを使用することもできる。   In this example, by controlling the processing conditions using the flow rate ratio of the supply gas and the processing pressure as parameters, the insulating film 130 having a different film quality was formed between the vicinity of the interface and the inside. It is not limited to things. For example, as control parameters, the type of gas used, the temperature of the stage holding the substrate 110, the processing power, the flow rate of a carrier gas such as Ar, and the substrate 110 are arranged adjacent to the substrate 110 in order to improve film uniformity. A gap between the top plate and the base 110 can also be used.

（電気光学装置）
次に、本発明の素子基板が適用される電気光学装置の一例として、アクティブマトリクス方式の液晶表示装置である。
図５は液晶表示装置を各構成要素とともに対向基板の側から見た平面図であり、図６は図５のＡ−Ａ’線に沿う断面図である。なお、以下の説明に用いた各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材ごとに縮尺を異ならせてある。 (Electro-optical device)
Next, an example of an electro-optical device to which the element substrate of the present invention is applied is an active matrix liquid crystal display device.
FIG. 5 is a plan view of the liquid crystal display device as viewed from the counter substrate side together with each component, and FIG. 6 is a cross-sectional view taken along the line AA ′ of FIG. In each drawing used in the following description, the scale is different for each layer and each member so that each layer and each member has a size that can be recognized on the drawing.

図５及び図６に示すように、液晶表示装置３００は、アレイ基板３１０（基板）と対向基板３２０とがシール材３５２によって貼り合わされ、このシール材３５２によって区画された領域内に液晶層３５０が封入されている。シール材３５２の形成領域の内側の領域には、遮光性材料からなる遮光膜（周辺見切り）３５３が形成されている。シール材３５２の外側の領域には、データ線駆動回路４０１及び外部回路実装端子４０２がアレイ基板３１０の一辺に沿って形成されており、この一辺に隣接する２辺に沿って走査線駆動回路４０４が形成されている。アレイ基板３１０の残る一辺には、画像表示領域の両側に設けられた走査線駆動回路４０４の間を接続するための複数の配線４０５が設けられている。また、対向基板３２０の角部においては、アレイ基板３１０と対向基板３２０との間で電気的導通をとるための基板間導通材４０６が配設されている。   As shown in FIGS. 5 and 6, in the liquid crystal display device 300, an array substrate 310 (substrate) and a counter substrate 320 are bonded together by a sealing material 352, and a liquid crystal layer 350 is formed in a region partitioned by the sealing material 352. It is enclosed. A light shielding film (peripheral parting) 353 made of a light shielding material is formed in a region inside the region where the sealing material 352 is formed. In a region outside the sealing material 352, a data line driving circuit 401 and an external circuit mounting terminal 402 are formed along one side of the array substrate 310, and the scanning line driving circuit 404 is formed along two sides adjacent to the one side. Is formed. On the remaining side of the array substrate 310, a plurality of wirings 405 are provided for connecting between the scanning line driving circuits 404 provided on both sides of the image display area. In addition, an inter-substrate conductive material 406 for providing electrical continuity between the array substrate 310 and the counter substrate 320 is disposed at a corner portion of the counter substrate 320.

なお、データ線駆動回路４０１及び走査線駆動回路４０４をアレイ基板３０の上に形成する代わりに、例えば、駆動用ＬＳＩが実装されたＴＡＢ（Tape Automated Bonding）基板とアレイ基板３１０上の端子群とを異方性導電膜を介して接続するようにしてもよい。液晶表示装置３００においては、使用する液晶の種類、すなわち、ＴＮ（Twisted Nematic）モード、ＳＴＮ（Super Twisted Nematic）モード等の動作モードや、ノーマリホワイトモード／ノーマリブラックモードの別に応じて、位相差板、偏光板等が所定の向きに配置されるが、ここでは図示を省略する。   Instead of forming the data line driving circuit 401 and the scanning line driving circuit 404 on the array substrate 30, for example, a TAB (Tape Automated Bonding) substrate on which a driving LSI is mounted, a group of terminals on the array substrate 310, May be connected via an anisotropic conductive film. In the liquid crystal display device 300, depending on the type of liquid crystal to be used, that is, the operation mode such as TN (Twisted Nematic) mode, STN (Super Twisted Nematic) mode, and the normally white mode / normally black mode. Although a phase difference plate, a polarizing plate, and the like are arranged in a predetermined direction, illustration is omitted here.

図７は、図５の液晶表示装置３００の表示領域の画素を拡大して示した平面図である。
図７に示すように、液晶表示装置３００の表示領域には、Ｘ軸方向に延在する走査線３０７ａ，３０７ｂ，…，３０７ｍと、Ｙ軸方向に延在するデータ線３０６ａ，３０６ｂ，…，３０６ｎが互いに交差して形成されている。走査線３０７ａには、パルス的に走査信号Ｇ１が印加され、同様に走査線３０７ｂ，…，３０７ｍには、走査信号Ｇ２，…，Ｇｍがこの順に線順次で印加される。データ線３０６ａには、画素信号Ｓ１が供給され、同様にデータ線３０６ａ，…，３０６ｎには、画素信号Ｓ２，…，Ｓｎがこの順に線順次で供給される。走査線３０７ａ，３０７ｂ…とデータ線３０６ａ，３０６ｂ…とに区画される領域には、複数のサブ画素５１０ａ，５１０ｂ…がマトリクス状に形成されている。 FIG. 7 is an enlarged plan view showing pixels in the display area of the liquid crystal display device 300 of FIG.
As shown in FIG. 7, in the display area of the liquid crystal display device 300, scanning lines 307a, 307b,..., 307m extending in the X-axis direction and data lines 306a, 306b,. 306n are formed to cross each other. The scanning signal G1 is applied in a pulse manner to the scanning line 307a, and similarly, the scanning signals G2,..., Gm are applied to the scanning lines 307b,. The pixel signal S1 is supplied to the data line 306a. Similarly, the pixel signals S2,..., Sn are supplied to the data lines 306a,. In a region partitioned by the scanning lines 307a, 307b,... And the data lines 306a, 306b, a plurality of subpixels 510a, 510b,.

サブ画素５１０ａについて、下部電極３３４が、走査線３０７ａ及びデータ線３０６ａ上に跨って略Ｌ字状に形成されている。この下部電極３３４の配線幅は、データ線３０６ａと略同じ配線幅であり、画素電極３０９の一部と平面的に重なって形成されている。容量線３０３ａは、走査線３０７ａ上に延在して形成されている。そして、データ線３０６ａと交差する容量線３０３ａ部分においては、データ線３０６ａ上に沿って延出して形成され、延出方向の長さは下部電極３３４の端部と略重なる位置にまで延出している。ここでは、Ｌ字状の下部電極３３４に対向する位置に形成される容量線３０３ａを上部電極３０３と称している。また、下部電極３３４と上部電極３０３と両者の間に配設される不図示の絶縁膜とによってキャパシタ配線３６０が構成されている。スイッチング素子３３０は、走査線３０７ａとデータ線３０６ａとの交差領域に形成されている。また、画素電極３０９は、走査線３０７ａとデータ線３０６ａとに区画される領域に形成されている。そして、画素電極３０９は、コンタクトホール３４０を介してキャパシタ３６０の下部電極３３４に電気的に接続されている。   For the sub-pixel 510a, the lower electrode 334 is formed in a substantially L shape across the scanning line 307a and the data line 306a. The wiring width of the lower electrode 334 is substantially the same wiring width as that of the data line 306a, and is formed so as to overlap with a part of the pixel electrode 309 in plan view. The capacitor line 303a is formed to extend on the scanning line 307a. The capacitor line 303a that intersects with the data line 306a is formed to extend along the data line 306a, and the length in the extending direction extends to a position substantially overlapping with the end of the lower electrode 334. Yes. Here, the capacitor line 303 a formed at a position facing the L-shaped lower electrode 334 is referred to as the upper electrode 303. In addition, the capacitor wiring 360 is constituted by the lower electrode 334 and the upper electrode 303 and an insulating film (not shown) disposed between them. The switching element 330 is formed in the intersection region between the scanning line 307a and the data line 306a. The pixel electrode 309 is formed in a region partitioned by the scanning line 307a and the data line 306a. The pixel electrode 309 is electrically connected to the lower electrode 334 of the capacitor 360 through the contact hole 340.

スイッチング素子３３０は、ＴＦＤ（Thin Film Diode）素子、またはＴＦＴ（Thin Film Transistor）からなる。本発明における第１導電膜／絶縁膜／第２導電膜の積層構造は、ＴＦＤ素子におけるＭＩＭ構造として適用することができる。あるいは、本発明における第１導電膜／絶縁膜／第２導電膜の積層構造は、ＴＦＴ素子におけるゲート電極／ゲート絶縁膜／半導体層の積層構造として適用することができる。そして、この液晶表示装置３００によれば、上記適用により、スイッチング素子３３０におけるリーク特性が向上し、表示の均一性、及び表示の高精細化が図られる。   The switching element 330 is composed of a TFD (Thin Film Diode) element or a TFT (Thin Film Transistor). The laminated structure of the first conductive film / insulating film / second conductive film in the present invention can be applied as an MIM structure in a TFD element. Alternatively, the laminated structure of the first conductive film / insulating film / second conductive film in the present invention can be applied as a laminated structure of gate electrode / gate insulating film / semiconductor layer in the TFT element. According to the liquid crystal display device 300, the above-described application improves the leakage characteristics in the switching element 330, thereby achieving display uniformity and high-definition display.

（電子機器）
次に、電子機器について説明する。
図８は、携帯電話の一例を示した斜視図である。図８において、６００は携帯電話本体を示し、６０１は上記実施形態の液晶表示装置を備えた液晶表示部を示している。
なお、本実施形態の電子機器は液晶装置を備えるものとしたが、有機エレクトロルミネッセンス表示装置、プラズマ型表示装置等、他の電気光学装置を備えた電子機器とすることもできる。 (Electronics)
Next, an electronic device will be described.
FIG. 8 is a perspective view showing an example of a mobile phone. In FIG. 8, reference numeral 600 denotes a mobile phone body, and reference numeral 601 denotes a liquid crystal display unit including the liquid crystal display device of the above embodiment.
In addition, although the electronic device of this embodiment shall be provided with a liquid crystal device, it can also be set as the electronic device provided with other electro-optical devices, such as an organic electroluminescent display apparatus and a plasma type display apparatus.

なお、上述した電気光学装置は、携帯電話以外にも種々の電子機器に適用することができる。例えば、液晶プロジェクタ、マルチメディア対応のパーソナルコンピュータ（ＰＣ）及びエンジニアリング・ワークステーション（ＥＷＳ）、ページャ、ワードプロセッサ、テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、ＰＯＳ端末、タッチパネルを備えた装置などの電子機器に適用することが可能である。   Note that the above-described electro-optical device can be applied to various electronic devices other than mobile phones. For example, LCD projectors, multimedia-compatible personal computers (PCs) and engineering workstations (EWS), pagers, word processors, televisions, viewfinder type or monitor direct view type video tape recorders, electronic notebooks, electronic desk calculators, car navigation systems The present invention can be applied to electronic devices such as a device, a POS terminal, and a device provided with a touch panel.

以上、添付図面を参照しながら本発明に係る好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。   As described above, the preferred embodiments according to the present invention have been described with reference to the accompanying drawings, but the present invention is not limited to the examples. It is obvious for those skilled in the art that various changes or modifications can be conceived within the scope of the technical idea described in the claims. It is understood that it belongs to.

第１実施形態に係る素子基板を示す模式断面図。1 is a schematic cross-sectional view showing an element substrate according to a first embodiment. 第１実施形態の素子基板の製造方法の説明図。Explanatory drawing of the manufacturing method of the element substrate of 1st Embodiment. 第２実施形態に係る素子基板を示す模式断面図。The schematic cross section which shows the element substrate which concerns on 2nd Embodiment. 第２実施形態の素子基板の製造方法の説明図。Explanatory drawing of the manufacturing method of the element substrate of 2nd Embodiment. 液晶表示装置の全体構成を示す平面図。The top view which shows the whole structure of a liquid crystal display device. 図５のＡ−Ａ’線に沿う断面図。Sectional drawing which follows the A-A 'line | wire of FIG. 同、液晶表示装置のサブ画素を示す平面図。The top view which shows the sub pixel of a liquid crystal display device equally. 電子機器の一例を示す斜視図。The perspective view which shows an example of an electronic device.

符号の説明Explanation of symbols

１…素子基板、２…素子、１０…基体、２０…第１導電膜、３０…絶縁膜、３１…第１ガス、３２…第１層（界面付近）、３３…第２ガス、３４…第２層、３５…界面付近、３６…内部、４０…第２導電膜、１０１…素子基板、１０２…素子、１１０…基体、１２０…第１導電膜、１３０…絶縁膜、１３１…第１ガス、１３２…第１層（界面付近）、１３３…第２ガス、１３４…第２層（内部）、１３７…第３ガス、１３８…第３層（界面付近）、１４０…第２導電膜、３００…液晶表示装置（電気光学装置）、３３０…スイッチング素子、５１０ａ…サブ画素。
DESCRIPTION OF SYMBOLS 1 ... Element substrate, 2 ... Element, 10 ... Base | substrate, 20 ... 1st electrically conductive film, 30 ... Insulating film, 31 ... 1st gas, 32 ... 1st layer (near interface), 33 ... 2nd gas, 34 ... 1st 2 layers, 35 ... near the interface, 36 ... inside, 40 ... second conductive film, 101 ... element substrate, 102 ... element, 110 ... substrate, 120 ... first conductive film, 130 ... insulating film, 131 ... first gas, 132: 1st layer (near interface), 133: 2nd gas, 134 ... 2nd layer (inside), 137 ... 3rd gas, 138 ... 3rd layer (near interface), 140 ... 2nd conductive film, 300 ... Liquid crystal display device (electro-optical device), 330... Switching element, 510 a.

Claims (28)

基体上に、第１導電膜を形成する工程と、
前記第１導電膜上に絶縁膜を形成する工程と、
前記絶縁膜上に第２導電膜を形成する工程と、を有し、
前記絶縁膜の形成工程では、前記絶縁膜における界面付近と内部との間で処理条件が異なることを特徴とする素子基板製造方法。 Forming a first conductive film on the substrate;
Forming an insulating film on the first conductive film;
Forming a second conductive film on the insulating film,
The element substrate manufacturing method, wherein in the insulating film forming step, processing conditions differ between the vicinity of the interface and the inside of the insulating film. 前記絶縁膜の形成工程における処理条件について、前記絶縁膜における内部に比べて界面付近が比較的低比誘電率条件であることを特徴とする請求項１に記載の素子基板製造方法。   2. The element substrate manufacturing method according to claim 1, wherein the processing conditions in the step of forming the insulating film are relatively low relative permittivity conditions in the vicinity of the interface as compared with the inside of the insulating film. 前記絶縁膜の形成工程は、第１ガスを供給して前記第１導電膜上に第１層を形成する工程と、第２ガスを供給して前記第１層の比誘電率を低くする工程と、前記第１ガスを供給して前記第１層上に第２層を形成する工程と、前記第２ガスを供給して前記第２層の露出面付近の比誘電率を低くする工程と、を含むことを特徴とする請求項１または請求項２に記載の素子基板製造方法。   The insulating film forming step includes a step of supplying a first gas to form a first layer on the first conductive film, and a step of supplying a second gas to lower the relative dielectric constant of the first layer. Supplying a first gas to form a second layer on the first layer; supplying a second gas to lower a relative dielectric constant in the vicinity of the exposed surface of the second layer; The element substrate manufacturing method according to claim 1, wherein: 前記絶縁膜の形成に含まれる前記複数の工程を、同一のチャンバ内にて連続的に行うことを特徴とする請求項３に記載の素子基板製造方法。   4. The element substrate manufacturing method according to claim 3, wherein the plurality of steps included in the formation of the insulating film are continuously performed in the same chamber. 前記絶縁膜の形成に含まれる前記複数の工程のそれぞれに、化学的気相成長法を用いることを特徴とする請求項３または請求項４に記載の素子基板製造方法。   5. The element substrate manufacturing method according to claim 3, wherein a chemical vapor deposition method is used for each of the plurality of steps included in the formation of the insulating film. 前記第１ガスがシラン系ガスと補ガスとを含み、
前記第２ガスが単一ガスを含むことを特徴とする請求項３から請求項５のいずれかに記載の素子基板製造方法。 The first gas includes a silane-based gas and a supplemental gas;
The element substrate manufacturing method according to claim 3, wherein the second gas contains a single gas. 前記補ガスが、アルゴン、アンモニア、窒素、酸素、二酸化窒素、及び一酸化窒素から選ばれる１種又は２種以上のガスを含み、
前記第２ガスが、アンモニア、二酸化窒素、一酸化窒素、及び酸素から選ばれる１種のガスからなることを特徴とする請求項６に記載の素子基板製造方法。 The supplemental gas includes one or more gases selected from argon, ammonia, nitrogen, oxygen, nitrogen dioxide, and nitric oxide,
The element substrate manufacturing method according to claim 6, wherein the second gas is made of one gas selected from ammonia, nitrogen dioxide, nitric oxide, and oxygen. 前記第１層の厚さが０．５ｎｍ以上１０ｎｍ以下であり、
前記第２層の厚さが５ｎｍ以上２０ｎｍ以下であり、
前記第２層における比誘電率を低くする部分の厚さが０．５ｎｍ以上１ｎｍ以下であることを特徴とする請求項３から請求項７のいずれかに記載の素子基板製造方法。 The thickness of the first layer is 0.5 nm or more and 10 nm or less;
The thickness of the second layer is 5 nm or more and 20 nm or less,
8. The element substrate manufacturing method according to claim 3, wherein a thickness of a portion of the second layer where the relative dielectric constant is lowered is 0.5 nm or more and 1 nm or less. 前記絶縁膜の形成工程は、第１ガスを供給して前記第１導電膜上に第１層を形成する工程と、第２ガスを供給して前記第１層上に第２層を形成する工程と、第３ガスを供給して前記第２層上に第３層を形成する工程と、を含み、
前記第２層に対する処理条件に比べて前記第１層及び前記第３層に対する処理条件が比較的低比誘電率条件であることを特徴とする請求項１または請求項２に記載の素子基板製造方法。 The insulating film forming step includes supplying a first gas to form a first layer on the first conductive film, and supplying a second gas to form a second layer on the first layer. And a step of supplying a third gas to form a third layer on the second layer,
3. The element substrate manufacturing according to claim 1, wherein the processing conditions for the first layer and the third layer are relatively low relative dielectric constant conditions compared to the processing conditions for the second layer. Method. 前記絶縁膜の形成に含まれる前記複数の工程を、同一のチャンバ内にて連続的に行うことを特徴とする請求項９に記載の素子基板製造方法。   The element substrate manufacturing method according to claim 9, wherein the plurality of steps included in the formation of the insulating film are continuously performed in the same chamber. 前記絶縁膜の形成に含まれる前記複数の工程のそれぞれに、化学的気相成長法を用いることを特徴とする請求項９または請求項１０に記載の素子基板製造方法。   11. The element substrate manufacturing method according to claim 9, wherein chemical vapor deposition is used for each of the plurality of steps included in the formation of the insulating film. 前記第１ガス、前記第２ガス、及び前記第３ガスがそれぞれシラン系ガスを含み、
前記第２ガスに比べて前記第１ガス及び前記第３ガスに含まれる前記シラン系ガスの比率が高いことを特徴とする請求項９から請求項１１のいずれかに記載の素子基板製造方法。 The first gas, the second gas, and the third gas each contain a silane-based gas,
The element substrate manufacturing method according to claim 9, wherein a ratio of the silane-based gas contained in the first gas and the third gas is higher than that of the second gas. 前記第１ガス、前記第２ガス、及び前記第３ガスがそれぞれシラン系ガスとアンモニアとを含み、
前記第１ガス及び前記第３ガスにおけるアンモニアに対するシラン系ガスの比率が０．０５以上０．１５以下であり、
前記第２ガスにおけるアンモニアに対するシラン系ガスの比率が０．０２以上０．０５以下であることを特徴とする請求項１２に記載の素子基板製造方法。 The first gas, the second gas, and the third gas each include a silane-based gas and ammonia;
The ratio of silane-based gas to ammonia in the first gas and the third gas is 0.05 or more and 0.15 or less,
The element substrate manufacturing method according to claim 12, wherein a ratio of the silane-based gas to the ammonia in the second gas is 0.02 or more and 0.05 or less. 前記第２層に対する処理圧力に比べて前記第１層及び前記第３層に対する処理圧力が高いことを特徴とする請求項９から請求項１３のいずれかに記載の素子基板製造方法。   The element substrate manufacturing method according to claim 9, wherein a processing pressure for the first layer and the third layer is higher than a processing pressure for the second layer. 前記第１層及び前記第３層の形成に対する処理圧力が２７０Ｐａ以上７００Ｐａ以下であり、
前記第２層の形成に対する処理圧力が６５Ｐａ以上２７０Ｐａ以下であることを特徴とする請求項１４に記載の素子基板製造方法。 The processing pressure for the formation of the first layer and the third layer is 270 Pa or more and 700 Pa or less,
The element substrate manufacturing method according to claim 14, wherein a processing pressure for forming the second layer is 65 Pa or more and 270 Pa or less. 前記第１層の厚さが０．５ｎｍ以上１０ｎｍ以下であり、
前記第２層の厚さが５ｎｍ以上２０ｎｍ以下であり、
前記第３層の厚さが０．５ｎｍ以上１０ｎｍ以下であることを特徴とする請求項９から請求項１５のいずれかに記載の素子基板製造方法。 The thickness of the first layer is 0.5 nm or more and 10 nm or less;
The thickness of the second layer is 5 nm or more and 20 nm or less,
The element substrate manufacturing method according to claim 9, wherein a thickness of the third layer is not less than 0.5 nm and not more than 10 nm. 基体と、
前記基体上に形成された第１導電膜と、
前記第１導電膜上に形成された絶縁膜と、
前記絶縁膜上に形成された第２導電膜と、を備え、
前記絶縁膜における界面付近と内部との間で膜質が異なることを特徴とする素子基板。 A substrate;
A first conductive film formed on the substrate;
An insulating film formed on the first conductive film;
A second conductive film formed on the insulating film,
An element substrate characterized in that film quality differs between the vicinity of the interface and the inside of the insulating film. 前記絶縁膜における内部に比べて界面付近の比誘電率が低いことを特徴とする請求項１７に記載の素子基板。   The element substrate according to claim 17, wherein a relative dielectric constant in the vicinity of the interface is lower than that in the insulating film. 前記絶縁膜における界面付近の比誘電率が６．４以上７．３以下であり、前記絶縁膜における内部の比誘電率が７．１以上７．７以下であることを特徴とする請求項１８に記載の素子基板。   19. The relative dielectric constant in the vicinity of the interface in the insulating film is 6.4 or more and 7.3 or less, and the relative dielectric constant in the insulating film is 7.1 or more and 7.7 or less. The element substrate according to 1. 前記絶縁膜がシリコン化合物からなり、
前記絶縁膜における内部に比べて界面付近のシリコンに対する水素の比率が低いことを特徴とする請求項１７から請求項１９のいずれかに記載の素子基板。 The insulating film is made of a silicon compound;
20. The element substrate according to claim 17, wherein a ratio of hydrogen to silicon in the vicinity of the interface is lower than that in the insulating film. 前記絶縁膜の厚さが１０ｎｍ以上４０ｎｍ以下であることを特徴とする請求項１７から請求項２０のいずれかに記載の素子基板。   21. The element substrate according to claim 17, wherein the insulating film has a thickness of 10 nm to 40 nm. 前記絶縁膜が前記第１導電膜上に順に積層された第１層と第２層とを有し、
前記第１層の比誘電率と前記第２層における前記第２導電膜側の界面付近の比誘電率とが前記第２層の内部の比誘電率に比べて低いことを特徴とする請求項１７から請求項２１のいずれかに記載の素子基板。 The insulating film has a first layer and a second layer sequentially stacked on the first conductive film,
The relative dielectric constant of the first layer and the relative dielectric constant in the vicinity of the interface on the second conductive film side in the second layer are lower than the relative dielectric constant inside the second layer. The element substrate according to any one of claims 17 to 21. 前記第１層の厚さが０．５ｎｍ以上１０ｎｍ以下であり、
前記第２層の厚さが５ｎｍ以上２０ｎｍ以下であり、
前記第２層における比誘電率の低い部分の厚さが０．５ｎｍ以上１ｎｍ以下であることを特徴とする請求項２２に記載の素子基板。 The thickness of the first layer is 0.5 nm or more and 10 nm or less;
The thickness of the second layer is 5 nm or more and 20 nm or less,
23. The element substrate according to claim 22, wherein a thickness of a portion having a low relative dielectric constant in the second layer is not less than 0.5 nm and not more than 1 nm. 前記絶縁膜が前記第１導電膜上に順に積層された第１層と第２層と第３層とを有し、
前記第１層及び第３層の比誘電率が前記第２層の比誘電率に比べて低いことを特徴とする請求項１７から請求項２１のいずれかに記載の素子基板。 The insulating film includes a first layer, a second layer, and a third layer, which are sequentially stacked on the first conductive film;
The element substrate according to any one of claims 17 to 21, wherein a relative dielectric constant of the first layer and the third layer is lower than a relative dielectric constant of the second layer. 前記第１層の厚さが０．５ｎｍ以上１０ｎｍ以下であり、
前記第２層の厚さが５ｎｍ以上２０ｎｍ以下であり、
前記第３層の厚さが０．５ｎｍ以上１０ｎｍ以下であることを特徴とする請求項２４に記載の素子基板。 The thickness of the first layer is 0.5 nm or more and 10 nm or less;
The thickness of the second layer is 5 nm or more and 20 nm or less,
25. The element substrate according to claim 24, wherein a thickness of the third layer is not less than 0.5 nm and not more than 10 nm. 請求項１から請求項１６のいずれかに記載の素子基板製造方法により得られたことを特徴とする素子基板。   An element substrate obtained by the element substrate manufacturing method according to claim 1. 請求項１７から請求項２６のいずれかに記載の素子基板を備えたことを特徴とする電気光学装置。   An electro-optical device comprising the element substrate according to any one of claims 17 to 26. 請求項２７に記載の電気光学装置を備えたことを特徴とする電子機器。
An electronic apparatus comprising the electro-optical device according to claim 27.
JP2005215531A 2005-07-26 2005-07-26 Element substrate manufacturing method, element substrate, electrooptical apparatus and electronic equipment Withdrawn JP2007035830A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005215531A JP2007035830A (en) 2005-07-26 2005-07-26 Element substrate manufacturing method, element substrate, electrooptical apparatus and electronic equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005215531A JP2007035830A (en) 2005-07-26 2005-07-26 Element substrate manufacturing method, element substrate, electrooptical apparatus and electronic equipment

Publications (1)

Publication Number Publication Date
JP2007035830A true JP2007035830A (en) 2007-02-08

Family

ID=37794736

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005215531A Withdrawn JP2007035830A (en) 2005-07-26 2005-07-26 Element substrate manufacturing method, element substrate, electrooptical apparatus and electronic equipment

Country Status (1)

Country Link
JP (1) JP2007035830A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8227895B2 (en) 2010-03-19 2012-07-24 Fujitsu Limited Capacitor and semiconductor device
JP2013115371A (en) * 2011-11-30 2013-06-10 Sumitomo Electric Device Innovations Inc Capacitive element
CN115955913A (en) * 2023-02-13 2023-04-11 广州粤芯半导体技术有限公司 Capacitor structure, preparation method thereof and semiconductor structure

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8227895B2 (en) 2010-03-19 2012-07-24 Fujitsu Limited Capacitor and semiconductor device
JP2013115371A (en) * 2011-11-30 2013-06-10 Sumitomo Electric Device Innovations Inc Capacitive element
CN115955913A (en) * 2023-02-13 2023-04-11 广州粤芯半导体技术有限公司 Capacitor structure, preparation method thereof and semiconductor structure

Similar Documents

Publication Publication Date Title
TW508628B (en) Liquid crystal display device and manufacturing method thereof
JP4118485B2 (en) Method for manufacturing semiconductor device
JP4215068B2 (en) Electro-optical device and electronic apparatus
US7923309B2 (en) Thin film transistor array substrate and method for manufacturing the same
TW562983B (en) Active matrix type liquid crystal display apparatus
WO2010061662A1 (en) Display device
JP2001264804A (en) Liquid crystal display device and manufacturing method
US8436372B2 (en) Display device
US20220037435A1 (en) Display apparatus and method of manufacturing the same
WO2017124686A1 (en) Tft array substrate structure and manufacturing method thereof
JP6366828B2 (en) Transistor, thin film transistor substrate, and liquid crystal display device
US20110242476A1 (en) Liquid crystal display panel and liquid crystal display
US8729556B2 (en) Display device having a wiring of laminated light transmitting films
US8421941B2 (en) TFT substrate and method of manufacturing the same
JP2007035830A (en) Element substrate manufacturing method, element substrate, electrooptical apparatus and electronic equipment
JP2007065150A (en) Liquid crystal display device
JP7210179B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP7412924B2 (en) Semiconductor device and semiconductor device manufacturing method
JP2007035831A (en) Element substrate manufacturing method, element substrate, electrooptical apparatus and electronic equipment
JP2007033747A (en) Capacitor manufacturing method, capacitor, electrooptical apparatus and electronic equipment
WO2020116107A1 (en) Display device and semiconductor device
JP2006259757A (en) Liquid crystal display device, active matrix type liquid crystal display, and personal computer
JP2007139851A (en) Electrooptical apparatus, electronic apparatus, and method for manufacturing electrooptical apparatus
JP2006171194A (en) Electro-optical device, and method of manufacturing electro-optical device
JP2000299439A (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070531

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070601

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20100118

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100119