JP2007034893A - Data processing module and its message transmission preparation method - Google Patents

Data processing module and its message transmission preparation method Download PDF

Info

Publication number
JP2007034893A
JP2007034893A JP2005220337A JP2005220337A JP2007034893A JP 2007034893 A JP2007034893 A JP 2007034893A JP 2005220337 A JP2005220337 A JP 2005220337A JP 2005220337 A JP2005220337 A JP 2005220337A JP 2007034893 A JP2007034893 A JP 2007034893A
Authority
JP
Japan
Prior art keywords
message
shift register
transmission
buffer
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005220337A
Other languages
Japanese (ja)
Other versions
JP4708901B2 (en
Inventor
Kenichi Koumatsu
賢一 光末
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2005220337A priority Critical patent/JP4708901B2/en
Publication of JP2007034893A publication Critical patent/JP2007034893A/en
Application granted granted Critical
Publication of JP4708901B2 publication Critical patent/JP4708901B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Information Transfer Systems (AREA)
  • Communication Control (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a configuration for simultaneously conducting reception storage and transmission preparation, in a CAN module using a single-port memory. <P>SOLUTION: The CAN module is provided with; a message buffer which is constituted in a single-port memory and buffers a plurality of transmitted and received messages; a transmission and reception circuit which includes shift register groups which store transmission messages to be transmitted to a transmission path and reception messages transmitted from the transmission path, and transmits and receives the messages according to a prescribed protocol; and a message handling part which stores the reception messages from the shift register groups in the message buffer and loads the shift register groups with the transmission messages. In this case, the message handling part executes processing of loading the shift register groups with the identifiers (IDs) of the transmission messages with higher priority than the processing of storing the data part of the reception messages stored in the shift register groups. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、データ処理モジュール及びそのメッセージの送信準備方法に関する。   The present invention relates to a data processing module and a message transmission preparation method.

近年、通信プロトコルとして、マルチマスタの通信プロトコルが注目されている。マルチマスタのプロトコルでは、バスが解放されているとき、バスに接続されている複数の通信ノードのいずれもがデータをバス上に送信することができ、システムの柔軟性が高い等の特徴を持っている。このようなマルチマスタの通信プロトコルとして、自動車内のＥＣＵ（電子制御ユニット）間のシリアル通信プロトコルとして用いられている、特開昭６１−１９５４５３号公報に記載されたマルチマスタのＣＡＮ（Ｃｏｎｔｒｏｌｌｅｒ Ａｒｅａ Ｎｅｔｗｏｒｋ、以下、ＣＡＮという）プロトコル（ＩＳＯ１１８９８、ＩＳＯ１１５１９シリーズで規格化）が知られている。このようなマルチマスタの通信プロトコルは、通信ノードの増減が簡単にできる等システムの柔軟性が高いため、上記した自動車分野に止まらず、ＦＡ（Ｆａｃｔｏｒｙ Ａｕｔｏｍａｔｉｏｎ）、船舶、医療機器といった分野の通信プロトコルとしても有望視されている。   In recent years, multi-master communication protocols have attracted attention as communication protocols. In the multi-master protocol, when the bus is released, any of a plurality of communication nodes connected to the bus can transmit data on the bus, and the system is highly flexible. ing. As such a multi-master communication protocol, a multi-master CAN (Controller Area Network) described in Japanese Patent Application Laid-Open No. 61-195453 is used as a serial communication protocol between ECUs (electronic control units) in an automobile. , Hereinafter referred to as CAN) (standardized by ISO 11898 and ISO 11519 series) is known. Such a multi-master communication protocol has high system flexibility such that communication nodes can be easily increased / decreased. Therefore, the multi-master communication protocol is not limited to the automobile field described above, but is a communication protocol in fields such as FA (Factor Automation), ships, and medical devices. As promising.

図５は、通信ノードとしてのＣＡＮの概略構成を表した図である。サブネットワークを構成するＣＡＮバス（図示せず）に接続されるＣＡＮトランシーバ６０を有するＣＡＮモジュール１１、１ｎ、１６を接続することが可能となっており、各ＣＡＮモジュール１１、１ｎ、１６がＣＰＵ Ｉ／Ｆ（インタフェース）４０を介して、メッセージを送受信することが可能となっている。また、図５のＣＡＮモジュール１９は、メッセージの受信のみを行うことが可能となっている。   FIG. 5 is a diagram illustrating a schematic configuration of a CAN as a communication node. It is possible to connect CAN modules 11, 1n, 16 having a CAN transceiver 60 connected to a CAN bus (not shown) constituting the sub-network, and each CAN module 11, 1n, 16 is connected to the CPU I. It is possible to send and receive messages via the / F (interface) 40. Further, the CAN module 19 in FIG. 5 can only receive a message.

特開昭６１−１９５４５３号公報JP-A 61-195453

ＣＡＮプロトコルでは、特許文献１の３４頁右上欄「５）−３ データ交換ＤＰＲＡＭ−シフトレジスタ」以下に示されたとおり、受信メッセージをメッセージバッファに記憶するストアプロセス（第１７図参照）と、伝送すべき次のメッセージをシフトレジスタ（ＣＡＮプロトコル層）にロードするロードプロセス（第１６図参照）といったプロセスが並列的に行われると記載されているが、上記メッセージバッファをシングルポートＲＡＭ（ＳＰＲＡＭ）で構成した場合、図６に示すように、メッセージバッファと、シフトレジスタ間のデータのやり取りは、受信メッセージの識別子（ＩＤ）の格納（ステップＸ１）・データの格納（ステップＸ２）、送信すべきメッセージの識別子（ＩＤ）の格納（ステップＸ３）、送信データのロード（ステップＸ４）といった手順で行われることとなる。   In the CAN protocol, page 34, upper right column “5) -3 data exchange DPRAM—shift register” of Patent Document 1, as shown below, a store process (see FIG. 17) for storing a received message in a message buffer, and transmission Although it is described that a process such as a load process (see FIG. 16) for loading the next message to be loaded into the shift register (CAN protocol layer) is performed in parallel, the message buffer is a single port RAM (SPRAM). When configured, as shown in FIG. 6, the exchange of data between the message buffer and the shift register is performed by storing the identifier (ID) of the received message (step X1), storing the data (step X2), and the message to be transmitted. Identifier (ID) storage (step X3), transmission data low And thus it performed in the procedure such as (step X4).

図７は、上記した受信格納（ステップＸ１、Ｘ２）と送信準備（ステップＸ３、Ｘ４）を連続して行う際の詳細タイミングを説明するための図である。図示された通り、他の通信ノードからシリアル通信で送られてくるメッセージ（フレーム）の破壊を防ぐため、受信格納は、メッセージの受信が終わるまで開始できない。これは、メッセージの最後尾に添付されているＣＲＣ（Ｃｙｃｌｉｃ Ｒｅｄｕｎｄａｎｃｙ Ｃｈｅｃｋ）等によりメッセージが壊れていないかどうかを確認する必要があるからである。   FIG. 7 is a diagram for explaining detailed timing when the above-described reception storage (steps X1 and X2) and transmission preparation (steps X3 and X4) are continuously performed. As shown in the figure, in order to prevent destruction of a message (frame) sent from another communication node through serial communication, reception storage cannot be started until reception of the message is completed. This is because it is necessary to check whether or not the message is broken by a CRC (Cyclic Redundancy Check) attached to the tail of the message.

そして、受信メッセージＩＤの格納、受信メッセージデータの格納を待ってから送信メッセージの識別子（ＩＤ）のロードを行うという手順では、受信メッセージデータの格納に時間がかかってしまいＩｎｔｅｒ Ｆｒａｍｅ Ｓｐａｃｅ（ＩＦＳ）１〜３の間（いわゆるアービトレーションタイミング）に送信要求を立てることができないケースが生じる。ＣＡＮプロトコルでは、アービトレーションはバス上に出力されたＩＤの強弱によって判断され、通信ノードは、バス上のＩＤが、自分の出力したＩＤと同じであった場合に、アービトレーションで勝ったとしてＩＤに続いてデータを出力する仕組みとなっているため、送信要求の遅れは、他の通信ノードとのアービトレーションに参加することができず、次のアービトレーションタイミングを待たなくてはならなくなることを意味する。   In the procedure of waiting for storing the received message ID and storing the received message data and then loading the identifier (ID) of the transmitted message, it takes a long time to store the received message data, and the Inter Frame Space (IFS) 1 There is a case in which a transmission request cannot be made during ˜3 (so-called arbitration timing). In the CAN protocol, arbitration is determined by the strength of the ID output on the bus, and the communication node follows the ID as having won the arbitration if the ID on the bus is the same as the ID output by the communication node. Therefore, the delay in the transmission request means that it is not possible to participate in arbitration with other communication nodes, and it is necessary to wait for the next arbitration timing.

図７の例では、既に他の通信ノードによってＳＯＦ（ＳｔａｒｔＯｆＦｒａｍｅ）が出力されているため、このタイミングで送信要求をもらった通信ノードは、ＳＯＦの出力タイミングに遅れてしまい次のアービトレーションタイミングを待たざるを得なくなる（なお、ノードから出力されるフレームは、ＳＯＦ、ＩＤ、ＤＬＣ（データ長を含む制御コード）、ＤＡＴＡ、ＥＯＦ（ＥｎｄＯｆＦｒａｍｅ）＋ＩＦＳで構成されているものとする。更には、図８に示したように、バス上のデータを受信・格納する動作を行うたびにアービトレーションタイミングに間に合わなくなり、送信ができないという事態も生じ得る。   In the example of FIG. 7, since the SOF (StartOfFrame) has already been output by another communication node, the communication node that has received the transmission request at this timing is delayed from the SOF output timing and does not wait for the next arbitration timing. (The frame output from the node is composed of SOF, ID, DLC (control code including data length), DATA, EOF (EndOfFrame) + IFS. Further, FIG. As shown, every time an operation for receiving / storing data on the bus is performed, it may not be in time for the arbitration timing and transmission may not be possible.

また、図９に示したように、メッセージバッファ３とＣＡＮプロトコル層４との間に中間バッファ２１を設け、予め送信メッセージをロードしておく方法も提案されている。この構成によれば、図１０に示したとおり、メッセージバッファから中間バッファ２１へのロードを事前に行っておき、送信要求を速やかに立てることができるが、少なくとも中間バッファの分だけサイズ（回路面積）・コスト的デメリットが生じてしまう。   In addition, as shown in FIG. 9, a method is proposed in which an intermediate buffer 21 is provided between the message buffer 3 and the CAN protocol layer 4 and a transmission message is loaded in advance. According to this configuration, as shown in FIG. 10, it is possible to load the message buffer to the intermediate buffer 21 in advance and make a transmission request promptly. However, the size (circuit area) is at least as much as the intermediate buffer. ) ・ Cost disadvantages occur.

本発明の第１の視点によれば、上述したＣＡＮに代表されるマルチマスタ方式のネットワークに接続されたデータ処理モジュールにおいて、シングルポートのメモリによって構成され、送受信メッセージを複数バッファ可能なメッセージバッファと、伝送路に伝送すべき送信メッセージと、前記伝送路から伝送された受信メッセージがそれぞれ格納されるシフトレジスタ群（共有シフトレジスタ）を含み、所定のプロトコルに従ってメッセージを送受信する送受信回路と、前記シフトレジスタ（共有シフトレジスタ）に格納された受信メッセージのデータ部の格納処理より、前記シフトレジスタ（共有シフトレジスタ）への送信メッセージの識別子（ＩＤ）のロード処理を優先して前記シフトレジスタ群（共有シフトレジスタ）と前記メッセージバッファの間のメッセージの転送処理を実行するメッセージハンドリング部と、を備えること、を特徴とするデータ処理モジュールが提供される。   According to a first aspect of the present invention, in a data processing module connected to a multi-master network represented by the above-mentioned CAN, a message buffer configured by a single-port memory and capable of buffering a plurality of transmission / reception messages is provided. A transmission / reception circuit including a shift register group (shared shift register) in which a transmission message to be transmitted to a transmission path and a reception message transmitted from the transmission path are respectively stored; The shift register group (shared) is given priority over the load processing of the identifier (ID) of the transmission message to the shift register (shared shift register) over the storage processing of the data part of the received message stored in the register (shared shift register). Shift register) and the message Further comprising a message handling unit for executing transfer processing of messages between Jibaffa, the data processing module is provided, characterized in.

また、本発明の第２の視点によれば、上述したＣＡＮに代表されるマルチマスタ方式のネットワークに接続されたデータ処理モジュールにおいて、中間バッファを用いずに、前記データ処理モジュールのメッセージハンドリング部が、前記シフトレジスタに格納された受信メッセージの識別子（ＩＤ）を前記メッセージバッファに格納する受信格納工程の後に、前記受信メッセージのデータ部の格納ではなく、送信候補メッセージの識別子（ＩＤ）のロードを先に行うメッセージの送信準備方法が提供される。   Further, according to the second aspect of the present invention, in the data processing module connected to the multi-master network represented by the above-mentioned CAN, the message handling unit of the data processing module does not use an intermediate buffer. , After receiving the storing step of storing the identifier (ID) of the received message stored in the shift register in the message buffer, the identifier (ID) of the transmission candidate message is loaded instead of storing the data part of the received message. A method for preparing a message to be transmitted first is provided.

本発明によれば、シングルポートのメモリを用い受信格納と送信準備を行う場合における送信要求のタイミングを前倒しすることが可能となる。   According to the present invention, it is possible to advance the timing of a transmission request when performing reception storage and transmission preparation using a single-port memory.

続いて、本発明を実施するための最良の形態について図面を参照して詳細に説明する。図１は、本実施の形態に係るＣＡＮモジュール（データ処理モジュール）とＣＰＵ５１、ＲＡＭ５２、周辺回路５３を１チップで構成したＣＡＮデバイス１００の概略構成を表した図である。例えば、周辺回路５３は、Ｉ／Ｏ回路を含み、ＣＡＮデバイス１００の外部に設けられた各種センサ及び表示装置と接続され外部と内部との間のインターフェースを行い、ＣＰＵ５１は、各種センサからのデータをＩ／Ｏを介して取り出すと共にＲＡＭを利用して所望の処理を実行してメッセージバッファに書き込む処理及びメッセージバッファに書き込まれたメッセージを取り出し所望の処理を実行した後Ｉ／Ｏを介して外部に接続された表示装置にデータを送信する処理等を行う。   Next, the best mode for carrying out the present invention will be described in detail with reference to the drawings. FIG. 1 is a diagram illustrating a schematic configuration of a CAN device 100 in which a CAN module (data processing module) according to the present embodiment, a CPU 51, a RAM 52, and a peripheral circuit 53 are configured in one chip. For example, the peripheral circuit 53 includes an I / O circuit, and is connected to various sensors and display devices provided outside the CAN device 100 and performs an interface between the outside and the inside. The CPU 51 receives data from the various sensors. Is taken out via I / O, and the RAM is used to execute a desired process to write to the message buffer, and the message written to the message buffer is taken out and the desired process is executed. A process of transmitting data to a display device connected to is performed.

ＣＡＮモジュールは、メッセージハンドリング部２と、メッセージバッファ３と、ＣＡＮプロトコル層（ＣＡＮ送受信回路）４、マスクセット５を備えている。メッセージハンドリング部２は、前記ＣＡＮプロトコル層（ＣＡＮ送受信回路）４から前記メッセージバッファに受信メッセージを格納するとともに、前記メッセージバッファから前記ＣＡＮプロトコル層（ＣＡＮ送受信回路）４に送信メッセージをロードするよう構成される。   The CAN module includes a message handling unit 2, a message buffer 3, a CAN protocol layer (CAN transmission / reception circuit) 4, and a mask set 5. The message handling unit 2 is configured to store a received message from the CAN protocol layer (CAN transmission / reception circuit) 4 in the message buffer and load a transmission message from the message buffer to the CAN protocol layer (CAN transmission / reception circuit) 4. Is done.

メッセージバッファ３は、シングルポートＲＡＭで構成され、メッセージ優先度を表す識別子（ＩＤ）、送信要求メッセージであるか否かやメッセージ本文長を指定するコントロールフィールド（制御情報）、メッセージ本文の順で所定数のメッセージを格納するバッファを複数備えて構成される。図３は、ｎ個のメッセージをバッファ可能なメッセージバッファの構成を表したものであり、上位アドレス（＃ｍ）を指定して対応するメッセージ番号のバッファを特定可能であり、また、上位アドレス（＃ｍ）と下位アドレス（ｘｘ、ｙｙ）とを組み合わせることで、任意のバッファの下位アドレスに対応する項目（識別子（ＩＤ）、データ部）を特定することが可能となっている。   The message buffer 3 is composed of a single port RAM, and is specified in the order of an identifier (ID) indicating a message priority, a control field (control information) for designating whether or not it is a transmission request message, and a message body length, and a message body. A plurality of buffers for storing a number of messages are provided. FIG. 3 shows the structure of a message buffer capable of buffering n messages. The upper address (#m) can be specified to specify the buffer of the corresponding message number, and the upper address ( By combining #m) and the lower address (xx, yy), it is possible to specify an item (identifier (ID), data portion) corresponding to the lower address of an arbitrary buffer.

ＣＡＮプロトコル層（ＣＡＮ送受信回路）４は、図３に示されたように、識別子（ＩＤ）、データ部（メッセージ本文）の格納／ロード先となるシフトレジスタ４１、４２を備えており、ＣＡＮプロトコルに従ってＣＡＮバス１上に存在するＣＡＮトランシーバとデータの送受信を行う。マスクセット５は、メッセージの所定部分（例えばＩＤの一部）をマスクする際に用いられる。   As shown in FIG. 3, the CAN protocol layer (CAN transmission / reception circuit) 4 includes shift registers 41 and 42 serving as storage / load destinations of an identifier (ID) and a data part (message body). Accordingly, data is transmitted to and received from the CAN transceiver existing on the CAN bus 1. The mask set 5 is used when a predetermined part (for example, a part of ID) of a message is masked.

図３は、本実施の形態における受信格納と送信準備を連続して行う際の流れを表した図である。ＣＡＮモジュールのメッセージハンドリング部２は、まず、ＣＡＮプロトコル層（ＣＡＮ送受信回路）４のＩＤシフトレジスタ４１から受信メッセージの識別子（ＩＤ）を読み出し、メッセージバッファ３上の該識別子（ＩＤ）に応じたバッファ（格納バッファ）に格納する（ステップＳ１；Ｒｘ＿ＩＤ格納）。なお、前記受信メッセージの識別子（ＩＤ）は、適宜その一部がマスクされる。   FIG. 3 is a diagram showing a flow when reception storage and transmission preparation are continuously performed in the present embodiment. The message handling unit 2 of the CAN module first reads an identifier (ID) of the received message from the ID shift register 41 of the CAN protocol layer (CAN transmission / reception circuit) 4 and a buffer corresponding to the identifier (ID) on the message buffer 3. Store in (storage buffer) (step S1; Rx_ID storage). Note that a part of the identifier (ID) of the received message is appropriately masked.

続いて、メッセージハンドリング部２は、予め探索した送信メッセージの識別子（ＩＤ）を、メッセージバッファ３からＣＡＮプロトコル層（ＣＡＮ送受信回路）４のＩＤシフトレジスタ４１にロードする（ステップＳ２；Ｔｘ＿ＩＤロード）。   Subsequently, the message handling unit 2 loads the identifier (ID) of the transmission message searched in advance into the ID shift register 41 of the CAN protocol layer (CAN transmission / reception circuit) 4 from the message buffer 3 (step S2; Tx_ID load).

続いて、メッセージハンドリング部２は、ＣＡＮプロトコル層（ＣＡＮ送受信回路）４のデータシフトレジスタ４２から受信メッセージのデータ部（メッセージ本文）を読み出し、メッセージバッファ３の前記バッファ（格納バッファ）に格納する（ステップＳ３；Ｒｘ＿データ格納）。   Subsequently, the message handling unit 2 reads the data part (message body) of the received message from the data shift register 42 of the CAN protocol layer (CAN transmission / reception circuit) 4 and stores it in the buffer (storage buffer) of the message buffer 3 ( Step S3; Rx_data storage).

続いて、メッセージハンドリング部２は、予め探索した送信メッセージのデータ部（メッセージ本文）を、メッセージバッファ３からＣＡＮプロトコル層（ＣＡＮ送受信回路）４のデータシフトレジスタ４２にロードする（ステップＳ４；Ｔｘ＿データロード）。   Subsequently, the message handling unit 2 loads the data portion (message body) of the transmission message searched in advance from the message buffer 3 into the data shift register 42 of the CAN protocol layer (CAN transmission / reception circuit) 4 (step S4; Tx_data). Load).

図４は、上記手順による送信要求が行われる詳細タイミングを説明するための図である。同図と従来手順による図７を比較しても明らかなとおり、受信メッセージのデータ部を格納する前に、送信メッセージの識別子（ＩＤ）をロードしているため、従来受信メッセージのデータ部の格納に掛かっていた時間分、次の送信要求を前倒しして発行することが可能となっている。   FIG. 4 is a diagram for explaining the detailed timing at which a transmission request is made according to the above procedure. As is clear from comparison between FIG. 7 and FIG. 7 according to the conventional procedure, since the identifier (ID) of the transmission message is loaded before the data portion of the received message is stored, the data portion of the conventional received message is stored. It is possible to issue the next transmission request ahead of schedule for the amount of time spent.

また、上記手順の各転送処理は、ＣＡＮプロトコル層（ＣＡＮ送受信回路）４と、メッセージバッファ３との間で、直接データを移動することによって実現可能である。従って、識別子（ＩＤ）の早出しや保護を図るための追加のバッファ等は不要となる。   Further, each transfer process of the above procedure can be realized by moving data directly between the CAN protocol layer (CAN transmission / reception circuit) 4 and the message buffer 3. Therefore, an additional buffer or the like is not required for early identification and protection of the identifier (ID).

また、ＣＡＮプロトコル層（ＣＡＮ送受信回路）４のデータシフトレジスタ４２の内容は、次の送信あるいは受信メッセージの識別子（ＩＤ）が確定するまでの間保持されているため、受信メッセージのデータ部の格納は、送信メッセージの識別子（ＩＤ）のロードが完了するまで遅らせても影響はなく、受信メッセージのデータ保護という観点でも追加のバッファ等は不要となる。   Further, since the contents of the data shift register 42 of the CAN protocol layer (CAN transmission / reception circuit) 4 are held until the next transmission or reception message identifier (ID) is determined, the data portion of the reception message is stored. There is no effect even if the transmission message identifier (ID) is completely loaded, and no additional buffer or the like is required from the viewpoint of data protection of the received message.

更に、メッセージバッファ３にある送信メッセージのロードも、次の送信あるいは受信メッセージの識別子（ＩＤ）が確定するまでに行えば良いため、時間的に余裕はあり、送信メッセージの早出しという観点でも追加のバッファ等は不要となる。   Furthermore, since it is sufficient to load the transmission message in the message buffer 3 until the identifier (ID) of the next transmission or reception message is determined, there is a time margin, and it is added from the viewpoint of early transmission message transmission. This buffer is unnecessary.

以上のとおり、前記シフトレジスタ群にストアされた受信メッセージのデータ部の格納処理より、前記シフトレジスタ群への送信メッセージの識別子（ＩＤ）のロード処理を優先して実行することにより、シングルポートＲＡＭで構成されメッセージバッファを用いる場合の送信要求タイミングを前倒しすることが可能となる。また、上記方式実施のためにバッファやレジスタを追加する必要はなく、サイズ（回路面積）やコスト面での影響は軽微である。   As described above, the single-port RAM can be executed by prioritizing the load process of the identifier (ID) of the transmission message to the shift register group over the storage process of the data part of the received message stored in the shift register group. It is possible to advance the transmission request timing when the message buffer is used. Further, it is not necessary to add a buffer or a register to implement the above method, and the influence on the size (circuit area) and cost is slight.

以上、本発明の実施の形態を説明したが、その原理からも明らかなとおり、本発明の技術的範囲は、上述した実施の形態に限定されるものではなく、受信格納と送信準備を同時に行う際に、受信メッセージの識別子（ＩＤ）の格納を行った後、受信メッセージのデータ部でなく、送信メッセージの識別子（ＩＤ）のロード処理を優先して実行するという本発明の要旨を逸脱しない範囲で、各種の変形・置換をなしうることが可能であることはいうまでもない。   The embodiment of the present invention has been described above. As is apparent from the principle, the technical scope of the present invention is not limited to the above-described embodiment, and reception storage and transmission preparation are performed simultaneously. In this case, after the identifier (ID) of the received message is stored, the load processing of the identifier (ID) of the transmission message is executed with priority instead of the data portion of the received message. Needless to say, various modifications and substitutions can be made.

本発明の一実施の形態に係るＣＡＮデバイスの概略構成を表した図である。It is a figure showing the schematic structure of the CAN device which concerns on one embodiment of this invention. 本発明の一実施の形態に係るメッセージバッファの詳細構成を表した図である。It is a figure showing the detailed structure of the message buffer based on one embodiment of this invention. 本発明の一実施の形態における受信格納と送信準備の手順を表した図である。It is a figure showing the procedure of reception storage and transmission preparation in one embodiment of this invention. 本発明の一実施の形態において送信要求が行われる詳細タイミングを説明するための図である。It is a figure for demonstrating the detailed timing when a transmission request is performed in one embodiment of this invention. ＣＡＮ（Ｃｏｎｔｒｏｌｌｅｒ Ａｒｅａ Ｎｅｔｗｏｒｋ）の概略構成を表した図である。It is a figure showing the schematic structure of CAN (Controller Area Network). 従来の受信格納と送信準備の手順を表した図である。It is a figure showing the procedure of the conventional reception storage and transmission preparation. 図６の手順による送信要求のタイミングを説明するための図である。It is a figure for demonstrating the timing of the transmission request by the procedure of FIG. 図６の手順による送信要求のタイミングを説明するため別のの図である。It is another figure in order to demonstrate the timing of the transmission request by the procedure of FIG. 受信格納と送信準備を中間バッファを用いて行う構成例を表した図である。It is a figure showing the example of a structure which performs reception storage and transmission preparation using an intermediate buffer. 図１０の構成による送信要求のタイミングを説明するための図である。It is a figure for demonstrating the timing of the transmission request by the structure of FIG.

符号の説明Explanation of symbols

１ ＣＡＮバス
２ メッセージハンドリング部
３ メッセージバッファ
４ ＣＡＮプロトコル層（ＣＡＮ送受信回路）
５ マスクセット
１１、１ｎ、１６、１９ ＣＡＮモジュール（ＣＡＮ コントローラ）
２０ アドレス生成部
２１ 中間バッファ
４０ ＣＰＵ Ｉ／Ｆ
４１ ＩＤシフトレジスタ
４２ データシフトレジスタ
５１ ＣＰＵ
５２ ＲＡＭ
５３ 周辺回路
６０ ＣＡＮトランシーバ
１００ ＣＡＮデバイス DESCRIPTION OF SYMBOLS 1 CAN bus 2 Message handling part 3 Message buffer 4 CAN protocol layer (CAN transmission / reception circuit)
5 Mask set 11, 1n, 16, 19 CAN module (CAN controller)
20 Address generation unit 21 Intermediate buffer 40 CPU I / F
41 ID shift register 42 Data shift register 51 CPU
52 RAM
53 Peripheral circuit 60 CAN transceiver 100 CAN device

Claims (8)

マルチマスタ方式のネットワークに接続されるデータ処理モジュールにおいて、
シングルポートのメモリによって構成され、送受信メッセージを複数バッファ可能なメッセージバッファと、
伝送路に伝送すべき送信メッセージと、前記伝送路から伝送された受信メッセージがそれぞれ格納されるシフトレジスタ群を含み、所定のプロトコルに従ってメッセージを送受信する送受信回路と、
前記シフトレジスタ群に格納された受信メッセージを前記メッセージバッファに格納するとともに、前記シフトレジスタ群に送信メッセージをロードするメッセージハンドリング部とを備え、
前記メッセージハンドリング部が、前記シフトレジスタに格納された受信メッセージの識別子（ＩＤ）の前記メッセージバッファへの格納後、前記シフトレジスタに格納された受信メッセージのデータ部の格納処理より、前記シフトレジスタへの送信メッセージの識別子（ＩＤ）のロード処理を優先して実行すること、
を特徴とするデータ処理モジュール。 In a data processing module connected to a multi-master network,
Consists of a single-port memory, a message buffer that can buffer multiple messages sent and received,
A transmission / reception circuit that includes a shift register group in which a transmission message to be transmitted to a transmission path and a reception message transmitted from the transmission path are respectively stored;
A message handling unit for storing a received message stored in the shift register group in the message buffer and loading a transmission message in the shift register group;
After the message handling unit stores the identifier (ID) of the received message stored in the shift register in the message buffer, the message handling unit transfers the received message data portion stored in the shift register to the shift register. Preferentially executing the load processing of the identifier (ID) of the transmission message of
A data processing module. 前記シフトレジスタ群と、前記メッセージハンドリング部との間のメッセージの転送が中間バッファを介さずに行われること、
を特徴とする請求項１に記載のデータ処理モジュール。 Message transfer between the shift register group and the message handling unit is performed without an intermediate buffer;
The data processing module according to claim 1. 送受信メッセージを複数バッファ可能なメッセージバッファと、
伝送路に伝送すべき送信メッセージと、前記伝送路から伝送された受信メッセージとが格納される共通シフトレジスタを含む送受信回路と、
前記共通シフトレジスタに格納された受信メッセージを前記メッセージバッファに格納するとともに、前記共通シフトレジスタに送信メッセージをロードするメッセージハンドリング部とを備え、
前記メッセージハンドリング部が、前記シフトレジスタに格納された受信メッセージの識別子（ＩＤ）に基づいて少なくとも前記メッセージバッファの格納バッファを決定した後、前記共通シフトレジスタに格納された受信メッセージのデータ部を前記決定した格納バッファに格納する処理より、前記共通シフトレジスタへの送信メッセージの識別子（ＩＤ）のロード処理を優先して実行すること、
を特徴とするデータ処理モジュール。 A message buffer that can buffer multiple incoming and outgoing messages;
A transmission / reception circuit including a common shift register in which a transmission message to be transmitted to the transmission path and a reception message transmitted from the transmission path are stored;
A message handling unit for storing a received message stored in the common shift register in the message buffer and loading a transmission message in the common shift register;
After the message handling unit determines at least a storage buffer of the message buffer based on an identifier (ID) of the received message stored in the shift register, the data unit of the received message stored in the common shift register Preferentially executing the process of loading the identifier (ID) of the transmission message to the common shift register over the process of storing in the determined storage buffer;
A data processing module. 前記共通シフトレジスタは、送信又は受信メッセージの識別子（ＩＤ）を記憶するＩＤシフトレジスタと、送信又は受信メッセージのデータ部を記憶するデータシフトレジスタとを備えること、
を特徴とする請求項３に記載のデータ処理モジュール。 The common shift register includes an ID shift register that stores an identifier (ID) of a transmission or reception message, and a data shift register that stores a data part of the transmission or reception message.
The data processing module according to claim 3. 前記メッセージハンドリング部が、前記ＩＤシフトレジスタに格納された受信メッセージの識別子に基づいて少なくとも前記メッセージバッファの格納バッファを決定した後、前記ＩＤシフトレジスタに送信メッセージの識別子のロード処理を行い、その後前記データシフトレジスタに記憶されていた前記受信メッセージのデータ部を前記決定した格納バッファに格納すること、
を特徴とする請求項４に記載のデータ処理モジュール。 After the message handling unit determines at least a storage buffer of the message buffer based on an identifier of the received message stored in the ID shift register, the message handling unit performs a load process of the identifier of the transmission message in the ID shift register, and then Storing the data portion of the received message stored in the data shift register in the determined storage buffer;
The data processing module according to claim 4. 前記メッセージハンドリング部が、前記格納バッファへの受信メッセージの格納が終了した後、前記データシフトレジスタに前記送信メッセージのデータ部を格納することを特徴とする請求項５に記載のデータ処理モジュール。   6. The data processing module according to claim 5, wherein the message handling unit stores the data part of the transmission message in the data shift register after the storage of the received message in the storage buffer is completed. 前記ＩＤシフトレジスタ及びデータシフトレジスタが、受信時には前記受信メッセージのＩＤとデータ部とをそれぞれ受信・記憶すること、
を特徴とする請求項４又は５に記載のデータ処理モジュール。 The ID shift register and the data shift register respectively receive and store the ID and data part of the received message at the time of reception;
The data processing module according to claim 4 or 5, characterized by the above-mentioned. 伝送路に伝送すべき送信メッセージと、前記伝送路から伝送された受信メッセージがそれぞれ格納されるシフトレジスタ群を含み、所定のプロトコルに従ってメッセージを送受信する送受信回路と、シングルポートのメモリによって構成され、受信したメッセージ、又は、送信すべきメッセージを格納するメッセージバッファを有し、マルチマスタ方式のネットワークに接続されたデータ処理モジュールにおける受信メッセージの格納処理のタイミングで行うメッセージの送信準備方法であって、
前記データ処理モジュールのメッセージハンドリング部が、前記シフトレジスタに格納された受信メッセージの識別子（ＩＤ）を前記メッセージバッファに格納する工程と、
前記メッセージハンドリング部が、前記メッセージバッファに格納された送信候補メッセージの識別子（ＩＤ）を前記シフトレジスタにロードする工程と、
前記メッセージハンドリング部が、前記シフトレジスタに格納された前記受信メッセージのデータ部を前記メッセージバッファに格納する工程と、
前記メッセージハンドリング部が、前記メッセージバッファから前記送信候補メッセージのデータ部を前記シフトレジスタにロードする工程と、を含むこと、
を特徴とするメッセージの送信準備方法。
A transmission message to be transmitted to the transmission line, and a shift register group in which received messages transmitted from the transmission line are respectively stored, a transmission / reception circuit that transmits and receives messages according to a predetermined protocol, and a single-port memory, A message transmission preparation method having a message buffer for storing a received message or a message to be transmitted and performed at the timing of a received message storage process in a data processing module connected to a multi-master network,
A message handling unit of the data processing module storing an identifier (ID) of a received message stored in the shift register in the message buffer;
The message handling unit loading an identifier (ID) of a transmission candidate message stored in the message buffer into the shift register;
The message handling unit storing the data part of the received message stored in the shift register in the message buffer;
The message handling unit includes loading a data part of the transmission candidate message from the message buffer into the shift register;
A message transmission preparation method characterized by the above.
JP2005220337A 2005-07-29 2005-07-29 Data processing module and method for preparing message transmission Expired - Fee Related JP4708901B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005220337A JP4708901B2 (en) 2005-07-29 2005-07-29 Data processing module and method for preparing message transmission

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005220337A JP4708901B2 (en) 2005-07-29 2005-07-29 Data processing module and method for preparing message transmission

Publications (2)

Publication Number Publication Date
JP2007034893A true JP2007034893A (en) 2007-02-08
JP4708901B2 JP4708901B2 (en) 2011-06-22

Family

ID=37794045

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005220337A Expired - Fee Related JP4708901B2 (en) 2005-07-29 2005-07-29 Data processing module and method for preparing message transmission

Country Status (1)

Country Link
JP (1) JP4708901B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014204287A (en) * 2013-04-04 2014-10-27 トヨタ自動車株式会社 Communication system, communication node and communication method
FR3019419A1 (en) * 2014-03-28 2015-10-02 Peugeot Citroen Automobiles Sa DEVICE FOR COMMUNICATING WITH A PLURALITY OF COMMUNICATION NETWORKS

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000099481A (en) * 1998-09-21 2000-04-07 Hitachi Ltd Real time distributed system
JP2003348105A (en) * 2002-05-29 2003-12-05 Mitsubishi Electric Corp Can controller
JP2006186915A (en) * 2004-12-28 2006-07-13 Nec Electronics Corp Data processing module and determining method of delivery object message thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000099481A (en) * 1998-09-21 2000-04-07 Hitachi Ltd Real time distributed system
JP2003348105A (en) * 2002-05-29 2003-12-05 Mitsubishi Electric Corp Can controller
JP2006186915A (en) * 2004-12-28 2006-07-13 Nec Electronics Corp Data processing module and determining method of delivery object message thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014204287A (en) * 2013-04-04 2014-10-27 トヨタ自動車株式会社 Communication system, communication node and communication method
FR3019419A1 (en) * 2014-03-28 2015-10-02 Peugeot Citroen Automobiles Sa DEVICE FOR COMMUNICATING WITH A PLURALITY OF COMMUNICATION NETWORKS

Also Published As

Publication number Publication date
JP4708901B2 (en) 2011-06-22

Similar Documents

Publication Publication Date Title
JP4763405B2 (en) Network-on-chip semi-automatic communication architecture for data flow applications
US7315542B2 (en) Handling and discarding packets in a switching subnetwork
EP2312457B1 (en) Data processing apparatus, data processing method and computer-readable medium
AU2003234641B2 (en) Inter-chip processor control plane
GB2377138A (en) Ring Bus Structure For System On Chip Integrated Circuits
JP4708901B2 (en) Data processing module and method for preparing message transmission
KR102303424B1 (en) Direct memory access control device for at least one processing unit having a random access memory
JP5728043B2 (en) Gateway device
US20040230717A1 (en) Processing device
JP2006134286A (en) Message distribution technology on point-to-point mutual connection
JP4104939B2 (en) Multiprocessor system
RU175049U1 (en) COMMUNICATION INTERFACE DEVICE SpaceWire
US20050097244A1 (en) Information processing terminal and transfer processing apparatus
JP2007102476A (en) Crossbar switch, information processor and transfer method
JP2009194510A (en) Priority arbitration system and priority arbitration method
JP4531555B2 (en) Data processing module and method for determining candidate message for sending
JP4492955B2 (en) Data processing module and method for determining candidate message for sending
JP4522846B2 (en) Data processing module and method for determining candidate message for sending
US20230185756A1 (en) Packet control apparatus and packet control method
JP3799741B2 (en) Bus controller
JP4125933B2 (en) Processor system with common memory
JP2006295667A (en) Receiving method and apparatus in ring type duplicated network
JP2007034892A (en) Data processing module and its message transmission termination processing method
KR100324281B1 (en) Centralized High Speed Data Processing Module
JP2012094081A (en) Bus arbitration circuit and bus arbitration method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080611

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110309

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110315

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110317

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees