JP2007024719A - 半導体装置の評価方法 - Google Patents
半導体装置の評価方法 Download PDFInfo
- Publication number
- JP2007024719A JP2007024719A JP2005208545A JP2005208545A JP2007024719A JP 2007024719 A JP2007024719 A JP 2007024719A JP 2005208545 A JP2005208545 A JP 2005208545A JP 2005208545 A JP2005208545 A JP 2005208545A JP 2007024719 A JP2007024719 A JP 2007024719A
- Authority
- JP
- Japan
- Prior art keywords
- probe
- pad
- contact
- evaluation element
- measurement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】 プローブのパッドコンタクト不良による測定不具合を低減し、測定安定化及び測定効率化を図る。
【解決手段】 半導体基板1上に評価素子2と接続された第1のパッド群7aと、コンタクトチェック用導電体5と接続された第2のパッド群7bとを備える。評価素子を測定する前に、第2のパッド群に予めプローブをコンタクトし、隣接パッド間に電圧をかけて抵抗を測定することにより、プローブ−パッドコンタクトが正常か否かを確認する。次に、プローブ−パッドコンタクトが正常な場合は、第1のパッド群にプローブをコンタクトすることにより評価素子の特性測定を行なう。プローブ−パッドコンタクトが異常な場合は、プローブのクリーニングを行う、またはプローブのコンタクト条件を変更した後、再度プローブ−パッドコンタクトが正常か否かを確認する。
【選択図】 図2
【解決手段】 半導体基板1上に評価素子2と接続された第1のパッド群7aと、コンタクトチェック用導電体5と接続された第2のパッド群7bとを備える。評価素子を測定する前に、第2のパッド群に予めプローブをコンタクトし、隣接パッド間に電圧をかけて抵抗を測定することにより、プローブ−パッドコンタクトが正常か否かを確認する。次に、プローブ−パッドコンタクトが正常な場合は、第1のパッド群にプローブをコンタクトすることにより評価素子の特性測定を行なう。プローブ−パッドコンタクトが異常な場合は、プローブのクリーニングを行う、またはプローブのコンタクト条件を変更した後、再度プローブ−パッドコンタクトが正常か否かを確認する。
【選択図】 図2
Description
この発明は、半導体プロセスなどを評価する際に測定安定化及び測定効率化を図るための半導体装置の評価方法に関するものである。
従来の半導体装置の評価方法においては、評価対象TEG(Test Element Group)に電位又は電流を与えるのに必要なパッドを接続し、このパッドにプローブをコンタクトする。そして、このプローブに測定器から電位が与えられ、測定器で設定した電位又は電流が評価対象TEGに印加されて評価することになる。
ところが、TEG製造時のプロセス異常やプロセスばらつき等で、パッド上に絶縁物が残ることがある。この場合パッド−プローブ間の導通が安定しなくなり、その結果、評価対象TEGに所定の電位又は電流が印加できず、評価できなくなることがある。
そこで、パッド−プローブ間の導通不良が発生した際には、評価対象TEGと接続された、予め配置してある予備のパッドを用いることにより、評価を中断することもなく、また、測定異常を起こすこともなく評価を効率的に継続することができる(例えば、特許文献1)。
次に、従来の半導体装置の評価方法について図5を参照しながら説明する。図5に示すように、半導体基板11上の層間絶縁膜13上に形成された評価素子(TEG)12に、コンタクトプラグ14を介してこの評価素子12を評価するのに必要な電位又は電流を加えるべき導電体15に対し、保護膜16中に開口された複数のパッド開口部17を設けている。そのパッド開口部17全てにコンタクトできるプローブ18が備えられている。各プローブ18にはプローブ切り替えスイッチ19が取り付けてある。このTEG12を評価する際に、導通不良となったパッドと同電位を加えることができるパッドをプローブ18のスイッチ19によって切り替え選択することで、測定異常を回避する。
特開平7−245330号公報
しかしながら、上記の従来技術では、パッド異常やプローブ異常のある箇所を特定して予備パッドを選択するために、TEGの特性から解析していく必要がある。従って、評価の前提として、評価するTEGが常に正常で期待される特性を示すことが必須になる。しかし、TEG評価においてはプロセス条件振りやプロセスばらつき等による影響を評価しなくてはならず、TEGが必ずしも正常動作をするとは限らない。このため、測定の途中で測定異常が発生しても、TEG起因なのかプローブ起因か或いはパッド異常なのかを区別することは困難である。
よって、TEG測定では、測定異常が発生した状況で測定を継続し、測定結果を解析した後にプロービング条件を変更して再測定するという流れとなる。しかし、信頼性評価などのように再測定すると特性変動をもたらすような場合にはこの従来技術は適用できない。
したがって、本発明の目的は、上記課題に鑑みてなされたものであり、評価するTEGに電位又は電流を加える前に、予め測定異常であるパッド−プローブ間のコンタクト異常を検出し、パッド−プローブ間の異常を回避した後、評価を開始することによって測定安定化と測定効率アップをすることができる電気特性評価のための半導体装置の評価方法を提供することである。
上記課題を解決するために、本発明の請求項1記載の半導体装置の評価方法は、半導体基板上に形成された評価素子と、前記評価素子と接続された第1のパッド群と、前記半導体基板上に形成されたコンタクトチェック用導電体と、前記コンタクトチェック用導電体と接続された第2のパッド群とを備えた半導体装置の評価方法であって、前記評価素子を測定する前に、前記第2のパッド群に予めプローブをコンタクトし、隣接パッド間に電圧をかけて抵抗を測定することにより、プローブ−パッドコンタクトが正常か否かを確認するプローブ−パッドコンタクト確認工程と、前記第1のパッド群にプローブをコンタクトすることにより前記評価素子の特性検査を行う評価素子特性測定工程とを含み、前記プローブ−パッドコンタクト確認工程において、前記プローブ−パッドコンタクトが正常なときは、前記プローブ−パッドコンタクト確認工程の後、前記評価素子特性測定工程を行い、前記プローブ−パッドコンタクト確認工程において、前記プローブ−パッドコンタクトが異常なときは、前記プローブのクリーニングを行うかまたは前記プローブのコンタクト条件を変更した後に、前記プローブ−パッドコンタクトが正常になるまで前記プローブ−パッドコンタクト確認工程を繰り返し行う工程を実行した後、前記評価素子特性測定工程を行う。
請求項2記載の半導体装置の評価方法は、請求項1記載の半導体装置の評価方法において、前記第1のパッド群の配置と前記第2のパッド群の配置とは同一である。
本発明の請求項1記載の半導体装置の評価方法によれば、半導体基板上に形成された評価素子と、評価素子と接続された第1のパッド群と、半導体基板上に形成されたコンタクトチェック用導電体と、コンタクトチェック用導電体と接続された第2のパッド群とを備えた半導体装置において、プローブ−パッドコンタクト確認工程と、評価素子特性測定工程とを含み、プローブ−パッドコンタクト確認工程において、プローブ−パッドコンタクトが正常なときは、プローブ−パッドコンタクト確認工程の後、評価素子特性測定工程を行い、プローブ−パッドコンタクト確認工程において、プローブ−パッドコンタクトが異常なときは、プローブのクリーニングを行うかまたはプローブのコンタクト条件を変更した後に、プローブ−パッドコンタクトが正常になるまでプローブ−パッドコンタクト確認工程を繰り返し行う工程を実行した後、評価素子特性測定工程を行うので、従来のように一連の測定が終えてからTEGの解析実施後、再測定するという測定結果フィードバックの遅延及び測定器の稼働率低下を防ぐことができ、測定安定化と測定効率アップを実現することが可能となる。
請求項2では、第1のパッド群の配置と第2のパッド群の配置とは同一であるので、半導体装置の作製時にパッド異常が発生する場合、評価素子と接続された第1のパッド群と同様にコンタクトチェックパターンの第2のパッド群にも発生するため、パッドープローブ間のコンタクト異常の検出効率が向上する。
本発明の第1の実施形態について、図1および図2に基づいて説明する。
図1は、本発明の第1の実施形態に係る半導体装置の主要部平面レイアウトを示す図であり、図2は、本発明の第1の実施形態に係る半導体装置の主要部断面レイアウトを示す図である。
図2に示すように、この半導体装置は、半導体基板1上に形成された評価素子2と、評価素子と接続された第1のパッド群(パッド開口部)7aと、半導体基板1上に形成されたコンタクトチェック用導電体5と、コンタクトチェック用導電体5と接続された第2のパッド群(パッド開口部)7bとを備えている。
この場合、図1に示すように、本実施形態の半導体装置はパッド開口部7が一列に並んでいる。この配列は、以下に説明するコンタクトチェックパターンおよび評価素子(TEG)部のいずれにおいても同じ配置である。
次に、図2(a)に示すように、本実施形態の半導体装置のコンタクトチェックパターンのパッド部では、半導体基板1上に層間絶縁膜3が形成され、層間絶縁膜3上に導電体5が形成されている。さらに導電体5上には保護膜6と、その保護膜6が除去されたパッド開口部7bが形成されている。
このコンタクトチェックパターンのパッド部は、半導体基板1上に層間絶縁膜3を形成し、層間絶縁膜3上の所定部分に導電体5を形成し、さらに導電膜5上を含む層間絶縁膜3上に保護膜6を形成した後に、パッド開口部7bに当たる部分の保護膜を除去することで製造することができる。
次に、図2(b)に示すように、本実施形態の半導体装置の評価素子部では、半導体基板1上に評価素子2が形成され、評価素子2上に層間絶縁膜3が形成されている。さらに層間絶縁膜3上にはコンタクトプラグ4を介して評価素子2と電気的に導通された導電膜5が形成され、導電体5上には保護膜6と、その保護膜6が除去されたパッド開口部7aが形成されている。
この評価素子部のパッド部は、半導体基板1上に評価素子2を形成した後、層間絶縁膜3を形成し、層間絶縁膜3中の所定部分を開口してこの開口部に導電体を埋め込んでコンタクトプラグ4とし、コンタクトプラグ上を含む層間絶縁膜3上の所定部分に導電体5を形成し、さらに導電膜5上を含む層間絶縁膜3上に保護膜6を形成した後に、パッド開口部7aに当たる部分の絶縁膜を除去することで製造することができる。
次に、このような半導体装置を用いた評価素子2の評価方法について以下に説明する。
まず、評価素子2を測定する前に、近傍に設けたコンタクトチェックパターンのパッド開口部7bに予めプローブをコンタクトし、隣接パッド間に電圧をかけ抵抗を測定することにより、プローブ−パッドコンタクトが正常か否かを確認する。
次に、プローブ−パッドコンタクトが正常な場合は、評価素子2と接続されたパッド開口部7にプローブ8をコンタクトすることにより測定が開始される。一方、プローブ−パッドコンタクトが異常な場合は、プローブのクリーニング、プローブ位置、プローブ−パッド圧などのコンタクト条件を変更し、コンタクトチェックパターンを用いてコンタクトの再チェックを行う。この再チェックは、プローブ−パッドコンタクトが正常になるまで必要に応じて条件を変更しながら繰り返し、正常になった時点で評価素子2と接続されたパッド開口部7aにプローブ8をコンタクトして測定を開始する。
図3および図4を用いて、以下に一実施例についてより具体的に説明する。
図3は、本発明の第1の実施形態に係る半導体装置の実施例の主要部平面レイアウト図、図4はこの実施例を用いた場合の測定フローについて示す図である。
図3に示すように、コンタクトチェックパターンを形成する導電体材料をCuとし、Cu配線のサイズは、幅120μm、長さ11000μmとする。Cu配線上に絶縁膜を成長させた後、パッド部のエッチングを行い導電体上に10個のパッド開口部7を120μmピッチで設ける。なお、パッド開口サイズは70μmとする。
測定フローについては、図4に示すように、実際の評価パターンを測定する前にプローブ先端の付着物を除去するためにクリーニングを実施する(S1)。プローブ先端のクリーニングは、粘着材がコートされたクリーニングシート上にプローブを5回コンタクトするとプローブ先端の付着物がクリーニングシートに移動することによってなされる。
その後、プローブコンタクトチェックパターンのパッドにプロービングを行う(S2)。コンタクトパッド表面の酸化膜がコンタクト異常の原因にならないようにプローブとパッドが接触した状態よりさらに70μmだけ深くプローブが接触するようにオーバードライブをかけてプロービングする。
次に、隣接する第1パッド1と第2パッド間に1mVの電圧を印加し(S3)、パッド間を流れる電流をモニタする。この測定を第2パッドと第3パッドとの間という具合に全てのパッドにおいて抵抗測定を実施する(S4)。
測定状況に異常がなければ各々隣接するパッド間の抵抗は1Ω程度になるので、パッド間でモニタされる電流値は1mAとなる。全てのパッド間抵抗が正常になった場合、すなわち1mA以上2mA以下の電流がモニタされた場合にのみ正常測定が可能と判断し(S5)、本来評価すべきパターンと接続されているパッドにプロービングし測定を開始することになる(S6)。
一方、S5において隣接パッド間の抵抗が一部での異常を示した場合、すなわち1mA以下の電流がモニタされた場合には前述したプローブ先端のクリーニングを再度実行した後、プロービングコンタクトチェックパターンのパッドにプロービングしてコンタクトチェックのための測定を繰り返すことになる。
上記説明では、測定開始前のコンタクトチェックを一例として示したが、測定開始後測定途中でプロービングコンタクトチェックパターンのパッドにプロービングしてチェックを盛り込みながら測定することによってさらに安定した測定が可能となる。
このような半導体装置の評価方法を用いることにより、一連の測定が終えてからTEGの解析実施後、再測定するという測定結果フィードバックの遅延及び測定器の稼働率低下を防ぐことができ、測定安定化と測定効率アップを実現することが可能となる。
また、予め設置したパッドープローブ間のコンタクトチェックパターンのパッド構造を評価素子部と接続されるパッド構造と同じ構造にすることによって、半導体装置の作製時にパッド異常が発生する場合、評価素子と接続されたパッドと同様にコンタクトチェックパターンのパッドにも発生するため、パッドープローブ間のコンタクト異常の検出効率が向上する。
なお、上記の実施形態においては、半導体装置はパッド開口部7が一列に並んでいる場合について説明したが、この形状に限定されるものではなく、評価素子の並び方や形状に合わせて最適な構成とすればよく、複数列構成でも構わず、また全体の形状も長方形に限らず、正方形や他の形状でも構わない。
本発明に係る半導体装置の評価方法は、プローブーパッドのコンタクト不良を原因とする測定異常を、評価素子測定前に検出することができるものであり、半導体プロセスなどを評価する際に測定安定化及び測定効率化を図るための半導体装置の評価方法に有用である。
1 半導体基板
2 評価素子(TEG)
3 層間絶縁膜
4 コンタクトプラグ
5 導電体
6 保護膜
7 パッド開口部
8 プローブ
11 半導体基板
12 素子
13 層間絶縁膜
14 コンタクト
15 導電体
16 絶縁体
17 パッド
18 プローブ
19 プローブ切り替えスィッチ
2 評価素子(TEG)
3 層間絶縁膜
4 コンタクトプラグ
5 導電体
6 保護膜
7 パッド開口部
8 プローブ
11 半導体基板
12 素子
13 層間絶縁膜
14 コンタクト
15 導電体
16 絶縁体
17 パッド
18 プローブ
19 プローブ切り替えスィッチ
Claims (2)
- 半導体基板上に形成された評価素子と、前記評価素子と接続された第1のパッド群と、前記半導体基板上に形成されたコンタクトチェック用導電体と、前記コンタクトチェック用導電体と接続された第2のパッド群とを備えた半導体装置の評価方法であって、
前記評価素子を測定する前に、前記第2のパッド群に予めプローブをコンタクトし、隣接パッド間に電圧をかけて抵抗を測定することにより、プローブ−パッドコンタクトが正常か否かを確認するプローブ−パッドコンタクト確認工程と、
前記第1のパッド群にプローブをコンタクトすることにより前記評価素子の特性検査を行う評価素子特性測定工程とを含み、
前記プローブ−パッドコンタクト確認工程において、前記プローブ−パッドコンタクトが正常なときは、前記プローブ−パッドコンタクト確認工程の後、前記評価素子特性測定工程を行い、
前記プローブ−パッドコンタクト確認工程において、前記プローブ−パッドコンタクトが異常なときは、前記プローブのクリーニングを行うかまたは前記プローブのコンタクト条件を変更した後に、前記プローブ−パッドコンタクトが正常になるまで前記プローブ−パッドコンタクト確認工程を繰り返し行う工程を実行した後、前記評価素子特性測定工程を行うことを特徴とする半導体装置の評価方法。 - 前記第1のパッド群の配置と前記第2のパッド群の配置とは同一である請求項1記載の半導体装置の評価方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005208545A JP2007024719A (ja) | 2005-07-19 | 2005-07-19 | 半導体装置の評価方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005208545A JP2007024719A (ja) | 2005-07-19 | 2005-07-19 | 半導体装置の評価方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007024719A true JP2007024719A (ja) | 2007-02-01 |
Family
ID=37785674
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005208545A Pending JP2007024719A (ja) | 2005-07-19 | 2005-07-19 | 半導体装置の評価方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007024719A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021057417A (ja) * | 2019-09-27 | 2021-04-08 | キヤノン株式会社 | 半導体装置及び半導体ウエハ |
-
2005
- 2005-07-19 JP JP2005208545A patent/JP2007024719A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021057417A (ja) * | 2019-09-27 | 2021-04-08 | キヤノン株式会社 | 半導体装置及び半導体ウエハ |
JP7417393B2 (ja) | 2019-09-27 | 2024-01-18 | キヤノン株式会社 | 半導体装置及び半導体ウエハ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4774071B2 (ja) | プローブ抵抗値測定方法、プローブ抵抗値測定用パッドを有する半導体装置 | |
US7081758B2 (en) | Inspection pattern, inspection method, and inspection system for detection of latent defect of multi-layer wiring structure | |
JP4717523B2 (ja) | 半導体装置及びその製造方法 | |
TWI431298B (zh) | 測試圖案及使用測試圖案監視損壞的方法 | |
JP2010182932A (ja) | 半導体装置及び半導体装置の不良解析方法 | |
JP4967924B2 (ja) | 半導体装置 | |
KR102195561B1 (ko) | 전기적 접속 장치 | |
JP2007024719A (ja) | 半導体装置の評価方法 | |
KR100295916B1 (ko) | 최소 영역 디자인 룰 측정을 위한 테스트 구조 및 그 방법 | |
JP5370250B2 (ja) | 半導体装置の製造方法 | |
KR20100089932A (ko) | 미스얼라인 측정용 구조물 및 이를 이용한 패턴의 미스얼라인 측정방법 | |
JPH0251245A (ja) | 半導体集積回路の欠陥検出方法及び欠陥検出用回路 | |
JP2010003832A (ja) | 半導体装置及びその評価方法 | |
JP5140917B2 (ja) | 帯電量評価素子 | |
JP2005223227A (ja) | 半導体装置及び半導体装置評価方法 | |
KR100774623B1 (ko) | 금속배선의 연속성 검사를 위한 pcm 테스트 패턴 | |
JP4306983B2 (ja) | コンタクト抵抗検査用素子 | |
KR20090068662A (ko) | 반도체 소자의 테스트 패턴 및 이의 형성 방법 | |
US20080122446A1 (en) | Test pattern | |
JP2007134499A (ja) | Mos形半導体素子の短絡ゲート位置の検知方法 | |
JP2007078386A (ja) | プローブカードおよび半導体素子検査方法 | |
KR100871756B1 (ko) | 반도체 소자의 모니터링용 패턴 및 형성방법 | |
KR100370127B1 (ko) | 모니터 패턴의 홀 불량 검출방법 | |
JP2014049471A (ja) | 半導体装置およびその試験方法並びに製造方法 | |
JP2003051521A (ja) | 接続孔モニタ及び半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20061110 |