JP2007019561A - 光半導体装置及びその制御方法並びに光モジュール - Google Patents

光半導体装置及びその制御方法並びに光モジュール Download PDF

Info

Publication number
JP2007019561A
JP2007019561A JP2006291848A JP2006291848A JP2007019561A JP 2007019561 A JP2007019561 A JP 2007019561A JP 2006291848 A JP2006291848 A JP 2006291848A JP 2006291848 A JP2006291848 A JP 2006291848A JP 2007019561 A JP2007019561 A JP 2007019561A
Authority
JP
Japan
Prior art keywords
optical
laser diode
potential
semiconductor laser
reference potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006291848A
Other languages
English (en)
Other versions
JP4712669B2 (ja
Inventor
Shinya Suzuki
信也 鈴木
Hiromitsu Kawamura
浩充 河村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Device Innovations Inc
Original Assignee
Sumitomo Electric Device Innovations Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Device Innovations Inc filed Critical Sumitomo Electric Device Innovations Inc
Priority to JP2006291848A priority Critical patent/JP4712669B2/ja
Publication of JP2007019561A publication Critical patent/JP2007019561A/ja
Application granted granted Critical
Publication of JP4712669B2 publication Critical patent/JP4712669B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

【課題】 半導体レーザダイオードと光変調器とが集積化された光半導体素子を有する光半導体装置を単一の電源で駆動できるようにする。
【解決手段】 pn接合が同一方向となるように半導体レーザダイオード(LD)と光変調器(MOD)とが集積化された光半導体素子を有する光半導体装置において、前記半導体レーザダイオードと前記光変調器の共通端子をグランド電位とは異なる基準電位(Vcm)に設定し、前記半導体レーザダイオードの他方の端子に前記基準電位と同一極性の第1の電位を与え、前記光変調器の他方の端子には、グランド電位又は前記基準電位と同一極性であって変調信号の基準となる第2の電位を与える回路を備え、該基準電位を基準として前記半導体レーザダイオードと前記光変調器を逆方向に駆動する。そして、前記基準電位は調整可能に設けられている。
【選択図】 図3

Description

本発明は光半導体装置及びその制御方法に関し、特に半導体レーザダイオードと光変調器とが集積化された光半導体素子を有する光半導体装置及びその制御方法に関する。
光通信は高速に変調した光出力を光ファイバを介して伝送するものである。光変調出力の生成には、半導体レーザダイオードを直接変調する方式と、半導体レーザダイオードの出力光を変調する方式が知られている。後者の方式では、半導体レーザダイオードと光変調器が用いられる。従来は、光半導体レーザダイオードと光変調器は別々にパッケージされた部品であったが、最近では一つの半導体基板上に両者を形成した光半導体素子がしばしば用いられる。このタイプの半導体装置は、MI−LD(Modulator Integrated Laser Diode)などとも呼ばれる。
このような光半導体装置は例えば、半導体基板上に光変調器のpn接合と半導体レーザダイオードのpn接合を形成する。その際、結晶成長の制約により、半導体基板上に形成される2つのpn接合は同じ極性となる。半導体レーザダイオードのpn接合は順方向にバイアスされ、光変調器のpn接合は逆方向にバイアスされる。従って、これらのバイアス電圧を生成するためには、相反する極性の2つの電源が必要になる。一方の電源はプラス電源で、他方の電源はマイナス電源である。
特開平9−51142号公報 特開平7−177036号公報 特開平7−244996号公報 特開平9−92923号公報 特開平8−195528号公報 特開2002−35548号公報
しかしながら、2つの電源を用いることは、光半導体素子を駆動する回路が大規模となってしまう。
従って、本発明は上記従来技術の課題を解決し、半導体レーザダイオードと光変調器とが集積化された光半導体素子を有する光半導体装置を単一の電源で駆動できるようにすることを目的とする。
本発明は、請求項1に記載のように、pn接合が同一方向となるように半導体レーザダイオードと光変調器とが集積化された光半導体素子を有する光半導体装置において、前記半導体レーザダイオードと前記光変調器の共通端子をグランド電位とは異なる基準電位に設定し、前記半導体レーザダイオードの他方の端子に前記基準電位と同一極性の第1の電位を与え、前記光変調器の他方の端子には、グランド電位又は前記基準電位と同一極性であって変調信号の基準となる第2の電位を与える回路を備え、該基準電位を基準として前記半導体レーザダイオードと前記光変調器を逆方向に駆動し、前記基準電位は調整可能に設けられていることを特徴とする光半導体装置である。基準電位の設定をグランド電位以外の調整可能な電位としたため、基準電位を中心にして逆方向、つまり半導体レーザダイオードは順バイアス方向に、光変調器は逆バイアス方向に同一極性の調整された電位で駆動することができるようになる。よって、様々な使用環境やユーザのニーズなどに適応して、単一の電源で光半導体素子を含む光半導体装置を駆動することができる。
前記回路は前記電源と前記グランド電位との間に設けられた分圧回路を有し、前記調整可能な基準電位として、該分圧回路の出力電圧を前記半導体レーザダイオードと前記光変調器の共通電位部分に印加する構成とすることができる。分圧回路を用いているので、簡単な構成で基準電位を生成することができる。
また、前記回路は前記電源と前記グランド電位との間に直列に接続された複数の抵抗を有し、前記調整可能な基準電位として、該複数の抵抗の中間ノードは前記半導体レーザダイオードと前記光変調器の共通電位部分に結合しており、前記複数の抵抗は可変抵抗を含む構成とすることができる。可変抵抗を調整することで、基準電圧を調整することができる。
更に、前記光変調器に与えられる変調信号のレベルを温度補償する回路を有する構成とすることができる。
前記第1の電位と前記基準電位との差の絶対値は、前記第2の電位と前記基準電位の差の絶対値よりも大きくすることが好ましい。基準電位を絶対値で条件付けるのは、単一の正電源で光半導体素子を駆動する場合と単一の負電源で駆動する場合を考慮したものである。これにより、外部基準電位と内部基準電位との電位差及び内部基準電位と例えばグランド電位との電位差を形成することができる。よって、この電位差を利用して半導体レーザダイード及び光変調器を適切にバイアスすることができる。
本発明はまた、請求項5に記載のように、請求項1から4のいずれか一項に記載の光半導体装置と、前記光半導体素子と前記冷却装置を収容するハウジングとを備え、該ハウジングには、該光半導体装置に外部から印加される単一の電源が印加される第1の端子と、前記単一の電源を前記光半導体素子内部の半導体レーザダイオードに供給する第2の端子と、外部からの変調信号を前記光半導体素子内部の光変調器に供給する第3の端子と、グランド電位に設定される第4の端子とを含むことを特徴とする光モジュールである。
また、本発明は請求項6に記載のように、pn接合が同一方向となるように半導体レーザダイオードと光変調器とが集積化された光半導体素子を有する光半導体装置の制御方法において、同一極性の異なる2つの電位を用い、前記半導体レーザダイオードと前記光変調器の共通電位部分を前記2つの電位と同一極性の基準電位に設定して前記2つの電位を前記半導体レーザダイオードと前記光変調器に印加することで、前記半導体レーザダイオードと前記光変調器を逆方向に駆動するとともに、前記基準電位は調整可能に設けられていることを特徴とする光半導体装置の制御方法である。
以上説明したように、本発明によれば、様々な使用環境やユーザのニーズなどに適応して、半導体レーザダイオードと光変調器とが集積化された光半導体素子を有する光半導体装置を単一の電源で駆動できる。
以下、添付図面を参照して本発明の原理及び発明の実施の形態を詳細に説明する。
(本発明の原理)
図1は、本発明の一実施形態による光半導体装置を示す図である。図示する光半導体装置は、光半導体素子10を有する。光半導体素子10は光変調器MODと半導体レーザダイオードLDとを備える。光変調器MODのpn接合と半導体レーザダイオードLDのpn接合は、半導体基板上に同一方向に形成されている。つまり、従来は極性の異なる2つの電源で駆動されていた光半導体素子である。
半導体レーザダイオードLDのカソードと光変調器MODのカソードは共通電位部分であって、端子14に接続されている。端子14は基準電位Vcmに設定されている。光変調器MODのアノードは伝送線路11の一端に接続されている。光変調器MODのインピーダンスを伝送線路11のインピーダンスに電気的に整合させるために、光変調器MODのアノードは抵抗Rを介してカソードに接続されている。伝送線路11の他端はバイアス回路21の一端に接続されている。バイアス回路21は、光変調器MODのアノード電位を設定する。バイアス回路21は、例えば図示するように、キャパシタCとインダクタLとを含む。インダクタLの一端は端子20に接続され、キャパシタCの一端は端子13に接続されている。変調信号Smodは端子13に与えられる。変調信号Smodは、キャパシタC及び伝送線路11を介して光変調器MODのアノードに与えられる。端子20は、例えばグランド電位GNDに設定される。グランド電位GNDはインダクタL及び伝送線路11を通り、光変調器MODのアノードに与えられる。インダクタLが設けられているので、変調信号Smodはグランド側には流れない。また、キャパシタCがあるので、グランド電位GNDと端子13の前段回路とは直流的に絶縁されている。
端子17には、半導体レーザダイオードLDを駆動するための駆動電位VLDが印加される。駆動電位VLDは、端子20グランド電位GNDに対する電位である。半導体レーザダイオードLDの両端には、ノイズを除去するためのキャパシタCが接続されている。端子15と16の間に接続されたフォトダイオードPDは、半導体レーザダイオードLDの出力光をモニタし、半導体レーザダイオードLDの出力レベルを一定にする制御(APC制御:Automatic Power Control)ために設けられている。このAPC制御回路は後述する。端子18と19の間に接続されたサーミスタTHは、光半導体装置10の温度を測定し、光変調器MOD(あるいは半導体レーザダイオードLD)を温度補償するために用いられている。
上記回路は、半導体レーザダイオードLDと光変調器MODの共通電位部分、つまり端子14をグランド電位GNDとは異なる基準電位Vcmに設定し、基準電位Vcmを基準として逆方向に半導体レーザダイオードLDと光変調器MODを駆動するものである。この駆動を実現するために、基準電位Vcmの絶対値|Vcm|を駆動電位VLDの絶対値|VLD|よりも小さく設定する。絶対値で表現するのは、駆動電位VLDと基準電位Vcmとが正の電位の場合と、負の電位の場合の2通りあるからである。上記の通り電位を設定することで、半導体レーザダイオードLDは|VLD|−|Vcm|の電位で順方向にバイアスされる。他方、光変調器MODのカソードは基準電位Vcmに設定され、アノードは端子20に与えられたグランド電位GNDに設定される。つまり、光変調器MODは|Vcm|−GNDの電位で逆方向にバイアスされる。この状態で、基準電位Vcmの絶対値|Vcm|とグランド電位GNDとの間の変位の基準としてスイングする変調信号Smodを光変調器MODに印加する。図2に、駆動電位VLDと基準電位Vcmをいずれも正の極性とした場合の光変調器MOD及び半導体レーザダイオードLDのバイアスを模式的に示す。
上記光変調器MODと半導体レーザダイオードLDの駆動において、駆動電位VLDも基準電位Vcmも同じ極性なので、単一の電源を用いることができる。つまり、駆動電位VLDと基準電位Vcmが正の極性ならば、正電源のみを用いて半導体レーザダイオードLDと光変調器MODを駆動することができる。これとは逆に、駆動電位VLDと基準電位Vcmが負の極性ならば、負電源のみを用いて半導体レーザダイオードLDと光変調器MODを駆動することができる。この点に関し、従来技術では半導体レーザダイオードLDと光変調器MODを駆動するのに正電源と負電源の2通りの電源が必要であったが、本発明によれば単一の電源で半導体レーザダイオードLDと光変調器MODを駆動することができる。
なお、サーミスタTHを用いた温度補償は、端子20をグランド電位GNDを固定するのではなく、温度に従い端子20の電位を調整することで実現できる。この点については後述する。
以上説明した本発明の原理を整理すると、次の通りである。
半導体レーザダイオードLDと光変調器MODとが集積化された光半導体素子10を有する光半導体装置において、半導体レーザダイオードLDと光変調器MODの共通端子をグランド電位とは異なる基準電位Vcmに設定し、半導体レーザダイオードLDの他方の端子に基準電位と同一極性の第1の電位VLDが与えられ、光変調器MODの他方の端子には、グランド電位GND又は基準電位Vcmと同一極性の第2の電位(例えば、温度変動に従い変化するバイアス電位Vbias)が与えられる。この第2の電位の絶対値は、基準電位Vcmの絶対値よりも小さい。
また、半導体レーザダイオードと光変調器とが集積化された光半導体素子を有する光半導体装置において、半導体レーザダイオードLDと光変調器MODの共通電位部分をグランド電位GNDとは異なり、かつ光半導体素子に印加される駆動電位VLDの絶対値よりも小さい絶対値の基準電位Vcmに設定する。
更に、半導体レーザダイオードと光変調器とが集積化された光半導体素子を有する光半導体装置において、該光半導体装置に外部から印加される単一の電源電位VLDとグランド電位GNDとを受け取る第1の回路(端子17と20)と、単一の電源電位とグランド電位との間の基準電位Vcmを半導体レーザダイオードLDと光変調器MODの共通電位部分に印加する第2の回路(端子14)とを有する。
更に、光変調器の共通電位部分と対を成す他方の端子は、直流的に接地されている。また、光変調器の共通電位部分と対を成す他方の端子とグランドとの間には、インダクタが設けられている。更に、光変調器の共通電位部分と対を成す他方の端子は、バイアスされている。
更に、本発明は、半導体レーザダイオードLDと光変調器MODとが集積化された光半導体素子10を有する光半導体装置の制御方法において、光半導体素子10に与えられる単一の電源Vccを二分割し、得られた2つの同一極性の電位VLD、Vcmにより半導体レーザダイオードLDと光変調器MODを駆動する。
また、半導体レーザダイオードLDと光変調器MODとが集積化された光半導体素子10を有する光半導体装置の制御方法において、同一極性の異なる2つの電位VLD−VcmとVcm−GNDを用い、半導体レーザダイオードLDと光変調器MODの共通電位部分Vcmを基準として2つの電位VLD−VcmとVcm−GNDを半導体レーザダイオードLDと光変調器MODに印加する。
(一実施の形態)
図3は、本発明の一実施形態を示す回路図である。図示する光半導体装置は、光モジュール100とユニット200とを含む。光モジュール100は本発明の光半導体装置の一実施形態であるが、ここでは光半導体装置とは言わずに光モジュールという。同様に、ユニット200も本発明の光半導体装置の一実施形態であり、ここではユニットという。ユニットとは1つのまとまりであり、例えば一つの基板やケースに一体的に形成されているものである。ただし、本発明において、上記一体的形成は必須ではない。なお、ユニット200を光モジュールと呼ぶこともできる。
本実施形態は、正極性の電源Vccを用いている。光モジュール100は、前述した光半導体素子10、バイアス回路21、サーミスタTH及びAPC回路41を含む。ユニット200は、光モジュール100と、これを駆動する回路とを有する。光半導体素子10内部の光変調器MODは、正極性の電位Vcm−GNDで逆方向にバイアスされ、半導体レーザダイオードLDは正極性の電位VLD−Vcmで順方向にバイアスされる。
光モジュール100は、前述した端子13、14、17、18、19及び20を有する。これらの端子は、光モジュール100の外部接続端子となる。図1に示す端子15と16は、光モジュール100内の内部ノードに相当する。更に、光モジュール100はグランド端子40を有する。図1を参照した説明では、端子20がグランドに設定されていた。これに対し、本実施の形態では、端子20に温度変化に応じてバイアス電圧を与えるため、端子20はグランドGNDに直接接続されていない。勿論、別の実施形態として、図3に示す端子20をグランドGNDに直結しても良い。
APC回路41はトランジスタ42、オペアンプOP1、OP2、及び抵抗R6−R8を備える。トランジスタ42のコレクタは、端子17を介して電源Vccを受け取る。トランジスタ42のベースは、半導体レーザダイオードLDの出力をフォトダイオードPDでモニタし、その出力が一定になるように制御される。このようにして制御されたベース電圧に応じたコレクタ電流がトランジスタ42に流れることで、半導体レーザダイオードLDの出力レベルを一定に保つことができる。
また、図3に示すように、前述したバイアス回路21が、光モジュール100内に設けられている。端子13に与えられる変調信号Smodは、キャパシタC及び特性インピーダンス50Ωの線路を通って、光変調器MODのアノードに印加される。端子20には、光変調器のアノード電位を制御するバイアス電圧Vbiasが印加される。バイアス電圧Vbiasはグランド電位GNDからプラス方向に変化する。なお、基準電位VcmはキャパシタC5を介して接地されている。高周波成分をグランドに落して、直流的に安定した動作を確保するためである。
ユニット200には、光モジュール100を駆動する回路が以下の通り設けられている。変調信号は差動形式で端子52、53に与えられる。差動変調信号はキャパシタC1、C2及び特性インピーダンスが50Ωの伝送線路を取り、ドライバ(DRV)33に与えられる。ドライバ33は1つのICで構成され、差動形式の変調信号から、変調信号Smodを生成する。この変調信号Smodは、パルス信号である。特性インピーダンスが50Ωの伝送線路を通り、光モジュール100の端子13に印加される。
端子51には、外部から電源Vccが印加される。抵抗R1とR2は電源を分圧する。抵抗R1とR2の中間ノードで得られる分圧電位が、基準電位Vcmとして光モジュール100の端子14に与えられる。抵抗R2は可変抵抗である。可変抵抗R2を調整することによって、基準電位Vcmを変化させることができる。例えば、電源Vccが5Vの場合、基準電位Vcmを2V〜4Vの範囲で調整できるようにする。基準電位の調整により、様々な使用環境やユーザのニーズなどに適応することができる。上記中間ノードとグランドGNDとの間には、電界コンデンサC3とキャパシタC4が接続され、交流成分を完全に除去し、基準電位Vcmを直流的に安定させている。
マイクロプロセッサ32はドライバ33を制御して、変調信号のデューティ比や振幅を変化させることができる。この制御のためのデータはメモリ31に格納されている。外部から端子55を介してアドレスをメモリ31に供給することで、所望のデューティ比や振幅を外部から設定することができる。メモリ31は例えば、EEPROMなどで形成される。マイクロプロセッサ32はまた、端子20にバイアス電圧Vbiasを与える。前述したように、バイアス電圧Vbiasはグランド電位GNDから正方向に変化する。具体的には、マイクロプロセッサ32は、光モジュール100の端子18と19から出力されるサーミスタTHの端子間電圧をモニタし、温度変動に応じた値のバイアス電圧Vbiasを出力する。この点については、図4を参照して後述する。更に、マイクロプロセッサ32は、抵抗R4を制御する。
抵抗R3の一端は電源Vccに接続され、他端はツェナーダイオードZDを介して基準電位Vcmに接続されている。ツェナーダイオードZDは、APC制御の基準電位を発生する。この基準電位は可変抵抗R4で調整可能である。マイクロプロセッサ32は、可変抵抗R4の中間タップを制御して、APC回路41内のオペアンプOP2に与える基準電位を所望の値に設定する。
以上、説明したように、光モジュール100に与えられる外部からの電位は、正極性の電源Vcc及び基準電位Vcmと、グランドGNDのみである。負極性の電位は存在しない。また、ユニット200に外部から印加される電位は、電源Vccとグランドのみである。負極性の電位は存在しない。また、基準電位Vcmは、内部で生成されている。従って、半導体レーザダイオードと光変調器とが集積化された光半導体素子を有する光半導体装置を単一の電源で駆動することができる。
ここで、図4に、光変調器MODと半導体レーザダイオードLDに与えられる電圧と温度との関係を示す。図4(A)は従来技術による駆動方法及び温度変動を補償する方法を示している。図4(B)は本実施例である。図4(A)に示すように、従来技術は電源は正極性と負極性の2つを用いる。光変調器MODと半導体レーザダイオードLDの共通電位部分は、グランド電位に設定されている。グランド電位を基準として、光変調器MODには負電圧Veeが与えられ、半導体レーザダイオードLDには正電圧Vccが与えられている。これに対し、本実施の形態では、前述したように、グランド電位GNDよりも高い基準電位Vcmを中心に動作する。温度変動による制御は、主として光変調器MODの両端に印加する電位を変化させるものである。
なお、温度制御などにより、例えば|Vbias|が変調信号であるSmodの振幅の1/2よりも小さい関係になる場合、光変調器MODへの印加電圧が瞬間的にVbiasとは逆の極性になる場合がある。しかし、その場合でも振幅の平均値は一方の極性の値を常に取る。
以上説明した図3に示す構成の特徴の一部を整理すると、次の通りである。
半導体レーザダイオードLDと光変調器MODとが集積化された光半導体素子10を有する光半導体装置において、半導体レーザダイオードLDと光変調器MODの共通端子をグランド電位GNDとは異なる基準電位Vcmに設定し、半導体レーザダイオードLDの他方の端子に基準電位Vcmと同一極性の第1の電位VLDを与え、光変調器MODの他方の端子には、グランド電位GND又は基準電位Vcmと同一極性の第2の電位Vbiasを与える回路(端子51、マイクロプロセッサ32)を備える。
また、半導体レーザダイオードLDと光変調器MODとが集積化された光半導体素子10を有する光半導体装置において、半導体レーザダイオードLDと光変調器MODの共通電位部分をグランド電位GNDとは異なり、かつ光半導体素子10に外部から印加される外部基準電位Vccの絶対値よりも小さい絶対値の基準電位Vcmに設定する回路(抵抗R1、R2)を含む。
更に、半導体レーザダイオードLDと光変調器MODとが集積化された光半導体素子10を有する光半導体装置において、光半導体装置に外部から印加される単一の電源Vccから基準電位Vcmを生成して半導体レーザダイオードLDと光変調器MODの共通電位部分に印加する第1の回路(R1、R2)と、単一の電源Vccを半導体レーザダイオードLDに供給する第2の回路(41)と、外部からの変調信号Smodを光変調器MODに供給する第3の回路(ドライバ33)と、グランド電位GNDを光半導体装置の内部に供給する第4の回路(端子56と端子20)とを有する。
図5は、光半導体素子10の一構成例を示す図である。図示する光半導体素子10は、DFB(Distributed Feedback)レーザダイード61と光変調器64を有する。DFBレーザダイオード61は前述した半導体レーザダイオードLDに対応し、光変調器64は前述した光変調器MODに対応する。DFBレーザダイオード61と光変調器64とは、絶縁部63で隔てられている。参照番号69は活性層を示し、参照番号66はカップリング部を示す。また、参照番号67は吸収層を示し、参照番号65は半絶縁インジウムリン(SI−InP)埋め込み層を示す。参照番号68で示された表面には高反射コーティングがなされ、参照番号62で示された表面には無反射コーティングがなされている。上記構造の光半導体素子は公知である。本発明は、上記構成の光半導体素子に限定されるものではなく、他の構成の光半導体素子を広く含むものである。
図6は、光モジュール100の全体構成を示す図である。光半導体素子10は、セラミックスなどのキャリア73上に形成されている。キャリア73の上下面にはAuなどの電極や配線が設けられている。キャリア73は、絶縁層80を介して、ペルチェ素子71上に設置されている。ペルチェ素子71はベース72上に固定されている。なお、図3で説明した例は、ペルチェ素子に温度制御を行わないタイプであり、このような場合は、光モジュール100にペルチェ素子71が内蔵されず、全体的にサイズが小さくなる。ベース72上には非球面レンズ75と76が設置されている。これらのレンズは、半導体レーザダイオードLD(61)から出射される光を、カップリングコネクタ77で光モジュールに取り付けられた光ファイバケーブル78の入力端に集光する。光モジュールはシールカバー74で覆われている。
以上、本発明の一実施形態を説明した。本発明は上記実施形態に限定されるものでははく、他の様々な実施形態を含むものである。
本発明の原理を示す図である。 本発明による光変調器と半導体レーザダイオードのバイアス方法の一例を示す図である。 本発明の一実施形態を示す回路図である。 図3に示す実施形態のバイアス方法と温度との関係を示す図である。 光半導体素子の一構成例を示す図である。 光モジュールの全体構成を示す図である。
符号の説明
10 光半導体素子
11 伝送線路
13〜20 端子
21 バイアス回路
31 メモリ
32 プロセッサ
33 ドライバ
40 グランド端子
41 APC回路
42 トランジスタ
51〜56 端子
LD 半導体レーザダイオード
MOD 光変調器

Claims (6)

  1. pn接合が同一方向となるように半導体レーザダイオードと光変調器とが集積化された光半導体素子を有する光半導体装置において、
    前記半導体レーザダイオードと前記光変調器の共通端子をグランド電位とは異なる基準電位に設定し、前記半導体レーザダイオードの他方の端子に前記基準電位と同一極性の第1の電位を与え、前記光変調器の他方の端子には、グランド電位又は前記基準電位と同一極性であって変調信号の基準となる第2の電位を与える回路を備え、該基準電位を基準として前記半導体レーザダイオードと前記光変調器を逆方向に駆動し、
    前記基準電位は調整可能に設けられていることを特徴とする光半導体装置。
  2. 前記回路は前記電源と前記グランド電位との間に設けられた分圧回路を有し、前記調整可能な基準電位として、該分圧回路の出力電圧を前記半導体レーザダイオードと前記光変調器の共通電位部分に印加することを特徴とする請求項1記載の光半導体装置。
  3. 前記回路は前記電源と前記グランド電位との間に直列に接続された複数の抵抗を有し、前記調整可能な基準電位として、該複数の抵抗の中間ノードは前記半導体レーザダイオードと前記光変調器の共通電位部分に結合しており、前記複数の抵抗は可変抵抗を含むことを特徴とする請求項1記載の光半導体装置。
  4. 前記光変調器に与えられる変調信号のレベルを温度補償する回路を更に有することを特徴とする請求項1から3のいずれか一項記載の光半導体装置。
  5. 請求項1から4のいずれか一項に記載の光半導体装置と、前記光半導体素子と前記冷却装置を収容するハウジングとを備え、該ハウジングには、該光半導体装置に外部から印加される単一の電源が印加される第1の端子と、前記単一の電源を前記光半導体素子内部の半導体レーザダイオードに供給する第2の端子と、外部からの変調信号を前記光半導体素子内部の光変調器に供給する第3の端子と、グランド電位に設定される第4の端子とを含むことを特徴とする光モジュール。
  6. pn接合が同一方向となるように半導体レーザダイオードと光変調器とが集積化された光半導体素子を有する光半導体装置の制御方法において、同一極性の異なる2つの電位を用い、前記半導体レーザダイオードと前記光変調器の共通電位部分を前記2つの電位と同一極性の基準電位に設定して前記2つの電位を前記半導体レーザダイオードと前記光変調器に印加することで、前記半導体レーザダイオードと前記光変調器を逆方向に駆動するとともに、前記基準電位は調整可能に設けられていることを特徴とする光半導体装置の制御方法。
JP2006291848A 2006-10-26 2006-10-26 光半導体装置及びその制御方法並びに光モジュール Expired - Fee Related JP4712669B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006291848A JP4712669B2 (ja) 2006-10-26 2006-10-26 光半導体装置及びその制御方法並びに光モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006291848A JP4712669B2 (ja) 2006-10-26 2006-10-26 光半導体装置及びその制御方法並びに光モジュール

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002098034A Division JP4046535B2 (ja) 2002-03-29 2002-03-29 光半導体装置、光モジュール及び光半導体駆動回路

Publications (2)

Publication Number Publication Date
JP2007019561A true JP2007019561A (ja) 2007-01-25
JP4712669B2 JP4712669B2 (ja) 2011-06-29

Family

ID=37756370

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006291848A Expired - Fee Related JP4712669B2 (ja) 2006-10-26 2006-10-26 光半導体装置及びその制御方法並びに光モジュール

Country Status (1)

Country Link
JP (1) JP4712669B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008078353A (ja) * 2006-09-21 2008-04-03 Oki Electric Ind Co Ltd 光送信装置
JP4712669B2 (ja) * 2006-10-26 2011-06-29 住友電工デバイス・イノベーション株式会社 光半導体装置及びその制御方法並びに光モジュール

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07177036A (ja) * 1993-12-21 1995-07-14 Fuji Electric Co Ltd D−a変換回路装置
JPH07244996A (ja) * 1994-03-07 1995-09-19 Yamaha Corp サンプルホールド回路
JPH0856033A (ja) * 1994-03-18 1996-02-27 Fujitsu Ltd 光変調器用の駆動回路
JPH08195528A (ja) * 1995-01-13 1996-07-30 Fujitsu Ltd レーザダイオードモジュール
JPH0951142A (ja) * 1995-08-04 1997-02-18 Fujitsu Ltd 半導体発光素子
JPH0992923A (ja) * 1995-09-26 1997-04-04 Japan Radio Co Ltd レーザーモジュール温度制御回路
JP2000124541A (ja) * 1998-10-21 2000-04-28 Hitachi Ltd 半導体レーザおよび半導体レーザモジュール
JP2002033548A (ja) * 2000-07-13 2002-01-31 Nec Corp モード同期半導体レーザの駆動方法及び装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4712669B2 (ja) * 2006-10-26 2011-06-29 住友電工デバイス・イノベーション株式会社 光半導体装置及びその制御方法並びに光モジュール

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07177036A (ja) * 1993-12-21 1995-07-14 Fuji Electric Co Ltd D−a変換回路装置
JPH07244996A (ja) * 1994-03-07 1995-09-19 Yamaha Corp サンプルホールド回路
JPH0856033A (ja) * 1994-03-18 1996-02-27 Fujitsu Ltd 光変調器用の駆動回路
JPH08195528A (ja) * 1995-01-13 1996-07-30 Fujitsu Ltd レーザダイオードモジュール
JPH0951142A (ja) * 1995-08-04 1997-02-18 Fujitsu Ltd 半導体発光素子
JPH0992923A (ja) * 1995-09-26 1997-04-04 Japan Radio Co Ltd レーザーモジュール温度制御回路
JP2000124541A (ja) * 1998-10-21 2000-04-28 Hitachi Ltd 半導体レーザおよび半導体レーザモジュール
JP2002033548A (ja) * 2000-07-13 2002-01-31 Nec Corp モード同期半導体レーザの駆動方法及び装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008078353A (ja) * 2006-09-21 2008-04-03 Oki Electric Ind Co Ltd 光送信装置
JP4712669B2 (ja) * 2006-10-26 2011-06-29 住友電工デバイス・イノベーション株式会社 光半導体装置及びその制御方法並びに光モジュール

Also Published As

Publication number Publication date
JP4712669B2 (ja) 2011-06-29

Similar Documents

Publication Publication Date Title
JP4046535B2 (ja) 光半導体装置、光モジュール及び光半導体駆動回路
EP0939468A2 (en) Drive circuit for light emitting element
US7542684B2 (en) Light emitting diode driving device and optical transmission device including the same
JP4060696B2 (ja) 光送信モジュール
JPH08172401A (ja) 光送信機及びレーザダイオードモジュール
JPH11119176A (ja) 電界吸収型光変調器の駆動回路及び、これを用いた光送信器
JP2007194365A (ja) 光送信回路
JP2005347533A (ja) 発光素子駆動回路、通信装置、及び発光素子駆動方法
US20040086006A1 (en) Optical output stabilizing circuit and light transmission module of semiconductor laser
JP3423115B2 (ja) 光信号送信装置
JP4712669B2 (ja) 光半導体装置及びその制御方法並びに光モジュール
JP4677858B2 (ja) 発光素子駆動回路及び光送信器
US7415053B2 (en) Optical transmitter with a least pair of semiconductor laser diodes
US20070131955A1 (en) Optical transceiver module
US20030178615A1 (en) Optical module and optical element control circuit
JP4337842B2 (ja) 光送信回路
JP5682322B2 (ja) 光送信回路
JP2006253266A (ja) 発光素子駆動回路、発光素子駆動方法および光送信装置
JP7511061B2 (ja) 光送信サブアセンブリ
JP2006246390A (ja) 光送信器
JP2009188758A (ja) 光送信機
JP4120533B2 (ja) 光出力制御回路
JP2006324575A (ja) 半導体レーザ素子の駆動方法
JP2002064242A (ja) レーザダイオード駆動方法および回路
JP2005234267A (ja) 半導体光モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061026

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100705

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100713

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100909

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110322

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110323

LAPS Cancellation because of no payment of annual fees