JP2007019382A

JP2007019382A - Organic semiconductor transistor

Info

Publication number: JP2007019382A
Application number: JP2005201494A
Authority: JP
Inventors: Akito Miyamoto; 明人宮本
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2005-07-11
Filing date: 2005-07-11
Publication date: 2007-01-25

Abstract

<P>PROBLEM TO BE SOLVED: To provide an organic semiconductor transistor which can be driven by voltage lower than that in a conventional example (20 V to 6 V in an absolute value, 10 V to 6 V desirably) and where a nonlinear property observed by a top contact type structure can be suppressed. <P>SOLUTION: The organic semiconductor transistor has a gate electrode 101, a gate insulation layer 102, an organic single crystal layer 103, a source electrode 105 and a drain electrode 106. Between the gate electrode 101 and the organic single crystal layer 103, the gate insulation layer 102 is inserted. Between the source electrode 105 and the drain electrode 106, at least a part of the organic single crystal layer 103 is inserted. The organic single crystal layer 103 consists of a single crystal film which does not include a plurality of divided domains and which does not have recesses and projections on its surface. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明はスイッチング素子等における活性層が有機単結晶から構成されている有機半導体トランジスタに関する。 The present invention relates to an organic semiconductor transistor in which an active layer in a switching element or the like is composed of an organic single crystal.

近年、有機半導体材料は発光ダイオード、太陽電池、電界効果トランジスタなどの様々なデバイスの活性層としての使用が研究されている。 In recent years, organic semiconductor materials have been studied for use as active layers in various devices such as light-emitting diodes, solar cells, and field effect transistors.

有機半導体材料は、加工容易性、またそれに伴う製造装置の簡素化および低コスト化、さらにはアモルファスシリコン等に比べて柔軟なプラスチック基板上にも簡単に製造できることが大きな利点として研究開発されている。 Organic semiconductor materials have been researched and developed as a great advantage because they are easy to process, and the production equipment is simplified and cost-effective, and can be easily produced on flexible plastic substrates compared to amorphous silicon. .

従来、有機半導体材料を用いたトランジスタの基本的な素子構造は、トップコンタクト型、ボトムコンタクト型およびトップ＆ボトムコンタクト型の３タイプに分けることができる。 Conventionally, a basic element structure of a transistor using an organic semiconductor material can be divided into three types: a top contact type, a bottom contact type, and a top & bottom contact type.

トップコンタクト型構造は図１に示すように、ゲート電極２１の上部にゲート絶縁層２２が形成され、その上部に有機半導体材料からなるチャネル部２３を形成し、そのチャネル部２３上にソース電極２４およびドレイン電極２５を並列に作製した構造である。 As shown in FIG. 1, in the top contact type structure, a gate insulating layer 22 is formed on an upper part of a gate electrode 21, a channel part 23 made of an organic semiconductor material is formed on the upper part, and a source electrode 24 is formed on the channel part 23. The drain electrode 25 is formed in parallel.

ボトムコンタクト型は図２に示すように、ゲート電極２１の上部にゲート絶縁層２２が形成され、そのゲート絶縁層２２の上部にソース電極２４およびドレイン電極２５を並列に作製し、その上部に有機半導体材料からなるチャネル部２３を製膜した構造である。 In the bottom contact type, as shown in FIG. 2, a gate insulating layer 22 is formed on the gate electrode 21, and a source electrode 24 and a drain electrode 25 are formed in parallel on the gate insulating layer 22, and an organic layer is formed on the top. In this structure, a channel portion 23 made of a semiconductor material is formed.

トップ＆ボトムコンタクト型は図３に示すようにゲート電極２１の上部にゲート絶縁層２２が形成され、そのゲート絶縁層２２の上部片側にソース電極２４を形成し、その上部に有機半導体材料からなるチャネル部２３を製膜し、その上部片側にドレイン電極２５を形成した構造である（特許文献１）。 In the top and bottom contact type, as shown in FIG. 3, a gate insulating layer 22 is formed on the upper portion of the gate electrode 21, a source electrode 24 is formed on one upper side of the gate insulating layer 22, and the upper portion is made of an organic semiconductor material. The channel part 23 is formed into a film, and the drain electrode 25 is formed on the upper one side (Patent Document 1).

活性層に用いられる有機半導体材料の多くは真空蒸着法や塗布法を用いて薄膜を形成し、その薄膜作製条件により有機半導体層の配向や表面形態の変化、さらにトランジスタ特性も変わることが報告されているため様々な研究が盛んに行われている（特許文献２および３）。 It is reported that many organic semiconductor materials used for the active layer form a thin film by using vacuum evaporation or coating, and the orientation and surface morphology of the organic semiconductor layer change as well as the transistor characteristics change depending on the thin film production conditions. Therefore, various studies are actively conducted (Patent Documents 2 and 3).

一方、活性層に有機単結晶を利用するトランジスタも研究されており、単結晶の均質性や高純度のため、薄膜素子に比べ、より優れた特性が見出されている（特許文献４）。 On the other hand, a transistor using an organic single crystal for an active layer has been studied, and characteristics superior to those of a thin film element have been found due to the homogeneity and high purity of the single crystal (Patent Document 4).

特許文献４では、活性層にテトラセンおよびペンタセン単結晶を用い、素子構造はボトムコンタクト型であることが開示されている。 Patent Document 4 discloses that tetracene and pentacene single crystals are used for the active layer and the element structure is a bottom contact type.

非特許文献１および２では、活性層にそれぞれテトラセンおよびペンタセン単結晶を用い、その単結晶の表面に絶縁膜としてパリレン膜を形成し、その上部にゲート電極を形成したトップコンタクト型が開示されている。 Non-Patent Documents 1 and 2 disclose a top contact type in which tetracene and pentacene single crystals are used for the active layer, a parylene film is formed as an insulating film on the surface of the single crystal, and a gate electrode is formed thereon. Yes.

非特許文献３、４、５には、ゲート電極上部に二酸化珪素のゲート絶縁層を形成し、その上部にソースおよびドレイン電極が形成され、その上部に、ペンタセンおよびルブレンおよびテトラセン単結晶をそれぞれ用いたボトムコンタクト型の有機半導体トランジスタが開示されている。 In Non-Patent Documents 3, 4, and 5, a gate insulating layer of silicon dioxide is formed on the gate electrode, source and drain electrodes are formed on the gate electrode, and pentacene, rubrene, and tetracene single crystals are used on the top, respectively. A bottom contact type organic semiconductor transistor has been disclosed.

後に詳細に説明するが、特許文献１、２、および３のような薄膜（蒸着膜や塗布膜）、すなわち多結晶体は、本明細書では「結晶膜Ａ」と呼ぶ。 As will be described in detail later, a thin film (evaporated film or coated film) as in Patent Documents 1, 2, and 3, that is, a polycrystalline body, is referred to as “crystal film A” in the present specification.

特許文献４で開示されているような有機半導体層すなわち有機単結晶は「単結晶層Ｂ」と定義する。 An organic semiconductor layer, that is, an organic single crystal as disclosed in Patent Document 4, is defined as “single crystal layer B”.

注意すべきことは、文献（特許文献を含む）によっては、本来は多結晶体である結晶膜Ａであっても、「単結晶」と記載されていることである。 It should be noted that, depending on the literature (including patent literature), even the crystalline film A, which is originally a polycrystal, is described as “single crystal”.

このような結晶膜Ａと単結晶層Ｂとの相違点は後述する。
特開２００３−２５８２６５号公報特開２００４−２３０２１号公報特開２００４−３３８６２９号公報特開２００１−１７７１０９号公報ＳｏｌｉｄＳｔａｔｅＣｏｍｍｕｎｉｃａｔｉｏｎｓ１２８（２００３）４３１ＡＰＰＬＩＥＤＰＨＹＳＩＣＳＬＥＴＴＥＲＳ、ＶＯＬ、８３ＮＯ、２３（２００３）４７７３ＪＯＵＲＮＡＬＯＦＡＰＰＬＩＥＤＰＨＹＳＩＣＳ、ＶＯＬ、９４ＮＯ、９（２００３）５８００ＪＯＵＲＮＡＬＯＦＡＰＰＬＩＥＤＰＨＹＳＩＣＳ、ＶＯＬ、９６ＮＯ、４（２００４）２０８０ＡＰＰＬＩＥＤＰＨＹＳＩＣＳＬＥＴＴＥＲＳ、ＶＯＬ、８５ＮＯ、３（２００４）４２２ The difference between the crystal film A and the single crystal layer B will be described later.
JP 2003-258265 A Japanese Patent Laid-Open No. 2004-23021 JP 2004-338629 A JP 2001-177109 A Solid State Communications 128 (2003) 431 APPLYED PHYSICS LETTERS, VOL, 83 NO, 23 (2003) 4773 JOURNAL OF APPLYED PHYSICS, VOL, 94 NO, 9 (2003) 5800 JOURNAL OF APPLYED PHYSICS, VOL, 96 NO, 4 (2004) 2080 APPLYED PHYSICS LETTERS, VOL, 85 NO, 3 (2004) 422

特許文献２に開示されているような、ペンタセン蒸着膜による結晶膜Ａでは、その薄膜構造が微結晶の集まりから構成されている。 In the crystal film A by the pentacene vapor deposition film as disclosed in Patent Document 2, the thin film structure is composed of a collection of microcrystals.

そのため、トランジスタ特性のＯＮ電圧（ゲート電圧（Ｖｇ））が絶対値で２０〜５０Ｖもの大きな電圧を必要とする。 Therefore, an ON voltage (gate voltage (Vg)) of transistor characteristics requires a voltage as high as 20 to 50 V in absolute value.

この大きな駆動電圧を低減することが実用上の大きな課題の一つである（図４参照）。 Reducing this large drive voltage is one of the major practical issues (see FIG. 4).

これに対して、有機単結晶（単結晶層Ｂ）は、有機半導体層全体に渡り構造均質性が高く、高純度である。 On the other hand, the organic single crystal (single crystal layer B) has high structural homogeneity and high purity over the entire organic semiconductor layer.

そのため、結晶膜Ａより電気特性が優れることが考えられる。 Therefore, it is conceivable that the electrical characteristics are superior to the crystal film A.

しかし、有機単結晶（単結晶層Ｂ）を用い、かつトップコンタクト型（図１）を用いた場合では、トランジスタ特性のゲート電圧（Ｖｇ）を変化させたとき、ソース−ドレイン電圧（Ｖｓｄ）に対するソース−ドレイン電流（Ｉｓｄ）が非線形的な非オーム型になる。 However, when the organic single crystal (single crystal layer B) is used and the top contact type (FIG. 1) is used, when the gate voltage (Vg) of the transistor characteristics is changed, the source-drain voltage (Vsd) is changed. The source-drain current (Isd) becomes a nonlinear non-ohmic type.

この原因は、トップコンタクト型（図１）であるため、有機単結晶（単結晶層Ｂ）の厚さ方向の電荷の移動が寄生抵抗として寄与しているためであると考えられている（第１４２回ＪＯＥＭ・応用物理学会Ｍ＆ＢＥ分科会講演要旨集）。 This is considered to be due to the fact that the charge transfer in the thickness direction of the organic single crystal (single crystal layer B) contributes as a parasitic resistance because of the top contact type (FIG. 1) (No. 1). 142th JOM / Applied Physics Society M & BE Subcommittee Lecture Collection).

ボトムコンタクト型素子（図２）では、トップコンタクト型素子（図１）で観測される非線形性は抑制できる（第１４２回ＪＯＥＭ・応用物理学会Ｍ＆ＢＥ分科会講演要旨集）。 In the bottom contact type element (FIG. 2), the non-linearity observed in the top contact type element (FIG. 1) can be suppressed (Abstracts of the 142nd JOEM / Applied Physics Society M & BE Subcommittee Meeting).

しかし、図１８に示すように、ゲート絶縁層２２の上部に形成されたソース電極２４、ドレイン電極２５の上に有機単結晶２３（単結晶層Ｂ）を接触させるため、ソース電極２４、ドレイン電極２５の厚さ分だけ、段差としてこれらの電極２４・２５近傍がゲート絶縁層２２から必ず浮いてしまうことになるとともに、有機単結晶２３（単結晶層Ｂ）への余分なストレスを与えてしまう。 However, as shown in FIG. 18, since the organic single crystal 23 (single crystal layer B) is brought into contact with the source electrode 24 and the drain electrode 25 formed on the gate insulating layer 22, the source electrode 24 and the drain electrode As much as the thickness of 25, the vicinity of these electrodes 24 and 25 is necessarily floated from the gate insulating layer 22 as a step, and an extra stress is applied to the organic single crystal 23 (single crystal layer B). .

ボトムコンタクト型素子（図２）では、その電極配置のためゲート電圧が印加されにくく、結果的に、駆動電圧（ゲート電圧（Ｖｇ）やドレイン電圧（Ｖｓｄ））が増大してしまうという課題がある。 In the bottom contact type element (FIG. 2), the gate voltage is difficult to be applied due to the electrode arrangement, and as a result, there is a problem that the drive voltage (gate voltage (Vg) and drain voltage (Vsd)) increases. .

駆動電圧が小さいものが求められている、例えば乾電池（１．５Ｖ〜９Ｖ）などで駆動するには１．５Ｖ〜９Ｖ程度が目安になる。 For driving with a dry battery (1.5 V to 9 V), for example, a low drive voltage is required.

一方、トップ＆ボトムコンタクト構造（図３）はチャネル長を膜厚レベルにできることが特徴であり（特許文献１）、トップコンタクト型構造（図１）およびボトムコンタクト型構造（図２）の課題を解決しない。 On the other hand, the top and bottom contact structure (FIG. 3) is characterized in that the channel length can be set to a film thickness level (Patent Document 1), and the problems of the top contact type structure (FIG. 1) and the bottom contact type structure (FIG. 2). It does not solve.

本発明は、上記課題を解決する有機半導体トランジスタを提供することを目的とする。 An object of this invention is to provide the organic-semiconductor transistor which solves the said subject.

上記課題を解決する有機半導体トランジスタは、ゲート電極（１０１）と、ゲート絶縁層（１０２）と、有機単結晶層（１０３）と、ソース電極（１０５）と、ドレイン電極（１０６）とを有し、前記ゲート電極（１０１）と前記有機単結晶層（１０３）との間に前記ゲート絶縁層（１０２）が挟まれており、前記ソース電極（１０５）と前記ドレイン電極（１０６）との間に前記有機単結晶層（１０３）の少なくとも一部が挟まれており、前記有機単結晶層（１０３）は、分割された複数のドメインが存在せず、そしてその表面には凹凸が存在しない単結晶膜からなる。 An organic semiconductor transistor that solves the above problems includes a gate electrode (101), a gate insulating layer (102), an organic single crystal layer (103), a source electrode (105), and a drain electrode (106). The gate insulating layer (102) is sandwiched between the gate electrode (101) and the organic single crystal layer (103), and between the source electrode (105) and the drain electrode (106). At least a part of the organic single crystal layer (103) is sandwiched, the organic single crystal layer (103) does not have a plurality of divided domains, and the surface thereof has no irregularities It consists of a membrane.

前記ゲート絶縁層（１０２）と前記有機単結晶層（１０３）との間には疎水処理（１０７）が施されていることが好ましい。 It is preferable that a hydrophobic treatment (107) is performed between the gate insulating layer (102) and the organic single crystal layer (103).

前記ゲート電極（１０１）と前記有機単結晶層（１０３）とが、前記ゲート絶縁層（１０２）を縦方向（図１などの図面上下方向）に挟み、前記ソース電極（１０５）と前記ドレイン電極（１０６）とが、前記有機単結晶層（１０３）の少なくとも一部を横方向（図１などの図面左右方向）に挟むことが好ましい。 The gate electrode (101) and the organic single crystal layer (103) sandwich the gate insulating layer (102) in the vertical direction (the vertical direction in the drawing such as FIG. 1), and the source electrode (105) and the drain electrode (106) preferably sandwiches at least a part of the organic single crystal layer (103) in the horizontal direction (the horizontal direction in the drawing such as FIG. 1).

前記ソース電極（１０５）と前記ドレイン電極（１０６）との間に前記有機単結晶層（１０３）の全部が挟まれていることが好ましい。 It is preferable that the entire organic single crystal layer (103) is sandwiched between the source electrode (105) and the drain electrode (106).

前記ソース電極（１０５）および前記ドレイン電極（１０６）の少なくともいずれかが前記有機単結晶層（１０３）を貫通しており、前記ソース電極（１０５）と前記ドレイン電極（１０６）との間に前記有機単結晶層（１０３）の一部が挟まれていることが好ましい。 At least one of the source electrode (105) and the drain electrode (106) penetrates the organic single crystal layer (103), and the gap between the source electrode (105) and the drain electrode (106) Part of the organic single crystal layer (103) is preferably sandwiched.

さらに、複数の前記ソース電極（１０５）と複数の前記ドレイン電極（１０６）とを有し、前記複数のソース電極（１０５）は、前記有機単結晶層（１０３）を貫通しており、前記複数のドレイン電極（１０６）は、前記有機単結晶層（１０３）を貫通しており、前記各ソース電極（１０５）と前記各ドレイン電極（１０６）との間に前記有機単結晶層（１０３）の一部が挟まれていることが好ましい。 Furthermore, it has a plurality of the source electrodes (105) and a plurality of the drain electrodes (106), and the plurality of source electrodes (105) penetrates the organic single crystal layer (103), The drain electrode (106) of the organic single crystal layer (103) penetrates the organic single crystal layer (103), and the organic single crystal layer (103) is interposed between the source electrode (105) and the drain electrode (106). It is preferable that a part is sandwiched.

上部絶縁層（１０８）をさらに備え、前記上部絶縁層（１０８）と前記ゲート絶縁層（１０２）との間に前記有機単結晶層（１０３）が挟まれていることが好ましい。 Preferably, an upper insulating layer (108) is further provided, and the organic single crystal layer (103) is sandwiched between the upper insulating layer (108) and the gate insulating layer (102).

上記有機半導体トランジスタの製法は、
前記ゲート電極（１０１）、前記ゲート絶縁層（１０２）、および前記有機単結晶層（１０３）がこの順に積層された積層体を用意する工程、
前記有機単結晶層（１０３）の側面に導電性ペーストを塗布する工程、および
前記導電性ペーストを固化することにより前記ソース電極（１０５）および前記ドレイン電極（１０６）を形成する工程
を有する。 The manufacturing method of the organic semiconductor transistor is as follows:
Preparing a laminate in which the gate electrode (101), the gate insulating layer (102), and the organic single crystal layer (103) are laminated in this order;
A step of applying a conductive paste to a side surface of the organic single crystal layer (103), and a step of forming the source electrode (105) and the drain electrode (106) by solidifying the conductive paste.

上記有機半導体トランジスタの他の製法は、
前記ゲート電極（１０１）、前記ゲート絶縁層（１０２）、および前記有機単結晶層（１０３）がこの順に積層された積層体を用意する工程、
前記有機単結晶層（１０３）の表面から前記ゲート絶縁層（１０２）の界面まで貫通する複数の孔を設ける工程、
前記複数の孔に導電性ペーストを充填する工程、
前記導電性ペーストを固化することにより前記ソース電極（１０５）および前記ドレイン電極（１０６）を形成する工程
を有する。 Other manufacturing methods of the organic semiconductor transistor are as follows:
Preparing a laminate in which the gate electrode (101), the gate insulating layer (102), and the organic single crystal layer (103) are laminated in this order;
Providing a plurality of holes penetrating from the surface of the organic single crystal layer (103) to the interface of the gate insulating layer (102);
Filling the plurality of holes with a conductive paste;
Forming the source electrode (105) and the drain electrode (106) by solidifying the conductive paste.

本発明に係る有機半導体トランジスタは、従来例に比べ低電圧（絶対値に換算して２０Ｖ〜６Ｖ、好ましくは１０Ｖ〜６Ｖ）で駆動することができると共に、トップコンタクト型（図１）構造で観測される非線形的な特性も抑制できる。 The organic semiconductor transistor according to the present invention can be driven at a lower voltage (20 V to 6 V, preferably 10 V to 6 V in terms of absolute value) than the conventional example, and is observed in a top contact type (FIG. 1) structure. Non-linear characteristics can be suppressed.

以下、本発明を説明する。 The present invention will be described below.

（実施の形態１）
図１２は、本発明に係る有機半導体トランジスタの断面構造図である。この図１２に示されるように、ゲート電極１０１の上部にゲート絶縁層１０２が設けられ、このゲート絶縁層１０２の上部に、ゲート電極１０１への電圧印加時にチャネル部となる有機単結晶（単結晶層Ｂ）１０３が設けられ、有機単結晶（単結晶層Ｂ）１０３を左右から挟むように、ソース電極１０５およびドレイン電極１０６が設けられている。 (Embodiment 1)
FIG. 12 is a cross-sectional structure diagram of an organic semiconductor transistor according to the present invention. As shown in FIG. 12, a gate insulating layer 102 is provided on the gate electrode 101, and an organic single crystal (single crystal) that becomes a channel portion when a voltage is applied to the gate electrode 101 is formed on the gate insulating layer 102. A layer B) 103 is provided, and a source electrode 105 and a drain electrode 106 are provided so as to sandwich the organic single crystal (single crystal layer B) 103 from the left and right.

ゲート絶縁層１０２の表面、すなわち、ゲート絶縁層１０２と有機単結晶（単結晶層Ｂ）１０３との間の界面には、疎水処理１０７が施されている。なお、この疎水処理１０７は必ずしも必要ではなく、図１１に示すように、疎水処理１０７を施さず、ゲート絶縁層１０２の表面に、直接、有機単結晶（単結晶層Ｂ）１０３が設けられていても良い。 Hydrophobic treatment 107 is applied to the surface of the gate insulating layer 102, that is, the interface between the gate insulating layer 102 and the organic single crystal (single crystal layer B) 103. Note that the hydrophobic treatment 107 is not necessarily required, and as shown in FIG. 11, the organic single crystal (single crystal layer B) 103 is provided directly on the surface of the gate insulating layer 102 without performing the hydrophobic treatment 107. May be.

このような、ソース電極１０５およびドレイン電極１０６の間に有機単結晶（単結晶層Ｂ）が挟まれた有機半導体トランジスタを、「サイドエッジコンタクト型」と呼ぶ。 Such an organic semiconductor transistor in which an organic single crystal (single crystal layer B) is sandwiched between the source electrode 105 and the drain electrode 106 is referred to as a “side edge contact type”.

サイドエッジコンタクト型有機半導体トランジスタでは、ソース電極１０５の上面およびドレイン電極１０６の上面には、いずれも有機単結晶（単結晶層Ｂ）は一般的には位置しない。 In the side edge contact organic semiconductor transistor, the organic single crystal (single crystal layer B) is generally not positioned on the upper surface of the source electrode 105 and the upper surface of the drain electrode 106.

後述するように、有機単結晶（単結晶層Ｂ）１０３が疎水処理１０７されたゲート絶縁層１０２上に貼り付けられた後、これらのソース電極１０５およびドレイン電極１０６が、有機単結晶（単結晶層Ｂ）１０３の側面に形成されるか、または有機単結晶（単結晶層Ｂ）１０３の内部を貫通するようにして形成される製法が一般的であるためである。 As will be described later, after the organic single crystal (single crystal layer B) 103 is attached onto the gate insulating layer 102 that has been subjected to the hydrophobic treatment 107, the source electrode 105 and the drain electrode 106 are converted into an organic single crystal (single crystal). This is because the production method is generally formed on the side surface of the layer B) 103 or formed so as to penetrate the inside of the organic single crystal (single crystal layer B) 103.

ただし、本発明の効果が発揮される限り、ソース電極１０５の上面およびドレイン電極１０６の上面に、有機単結晶（単結晶層Ｂ）が位置していても良い。このようなサイドエッジコンタクト型有機半導体トランジスタの構造は、ボトムコンタクト型（図２）に近い構造となる。 However, the organic single crystal (single crystal layer B) may be positioned on the upper surface of the source electrode 105 and the upper surface of the drain electrode 106 as long as the effect of the present invention is exhibited. Such a side edge contact type organic semiconductor transistor has a structure close to a bottom contact type (FIG. 2).

次に、この実施の形態１に係るサイドエッジコンタクト型有機半導体トランジスタの製法を説明する。 Next, a method for manufacturing the side edge contact organic semiconductor transistor according to the first embodiment will be described.

ドーピングされたシリコンウエハー基板から構成されるゲート電極１０１の上に数十〜数百ｎｍの厚さの熱酸化膜（ＳｉＯ２）をゲート絶縁層１０２として形成する。 A thermal oxide film (SiO 2) having a thickness of several tens to several hundreds nm is formed as a gate insulating layer 102 on the gate electrode 101 composed of a doped silicon wafer substrate.

このゲート絶縁層１０２の表面に、例えばヘキサメチルジシラザンなどをスピンコートなどで塗布することにより疎水処理１０７を施す。 A hydrophobic treatment 107 is performed on the surface of the gate insulating layer 102 by applying, for example, hexamethyldisilazane by spin coating or the like.

疎水処理されたゲート絶縁層１０２の上部に、別途作成した有機単結晶（単結晶層Ｂ）１０３を貼り付ける。この有機単結晶（単結晶層Ｂ）１０３の製法については、以下の実施例で詳述する。 A separately prepared organic single crystal (single crystal layer B) 103 is attached to the upper portion of the hydrophobic gate insulating layer 102. The manufacturing method of the organic single crystal (single crystal layer B) 103 will be described in detail in the following examples.

その後、有機単結晶（単結晶層Ｂ）の側面に沿って金属ペーストを塗布した後に乾燥させることによって、ソース電極１０５およびドレイン電極１０６を形成し、これによりサイドエッジコンタクト型有機半導体トランジスタを得る。 Thereafter, a metal paste is applied along the side surface of the organic single crystal (single crystal layer B) and then dried to form the source electrode 105 and the drain electrode 106, thereby obtaining a side edge contact organic semiconductor transistor.

ここで、実施の形態１に記載のサイドエッジコンタクト型有機半導体トランジスタにより得られる技術的効果を、以下の実施例１と共に説明する。 Here, the technical effect obtained by the side edge contact type organic semiconductor transistor described in the first embodiment will be described together with the following Example 1.

（実施例１）
（全体的な製法）
シリコン基板をゲート電極１０１として用い、そのゲート電極１０１の表面に、厚み５００ｎｍのシリコン酸化膜（ＳｉＯ２）からなるゲート酸化膜１０２をプラズマＣＶＤ法で形成した。 Example 1
(Overall manufacturing method)
A silicon substrate was used as the gate electrode 101, and a gate oxide film 102 made of a silicon oxide film (SiO2) having a thickness of 500 nm was formed on the surface of the gate electrode 101 by a plasma CVD method.

次に、ゲート絶縁層１０２の表面にヘキサメチルジシラザン（信越化学製）をスピンコートすることにより、ゲート絶縁層１０２に疎水処理１０７を施した。 Next, the gate insulating layer 102 was subjected to a hydrophobic treatment 107 by spin coating hexamethyldisilazane (manufactured by Shin-Etsu Chemical) on the surface of the gate insulating layer 102.

さらに、予め用意したペンタセン単結晶からなる有機単結晶（単結晶層Ｂ）１０３を、疎水処理１０７を施したゲート絶縁層１０２の表面に貼り付けた。このペンタセン単結晶を得る方法については後述する。 Further, an organic single crystal (single crystal layer B) 103 made of pentacene single crystal prepared in advance was attached to the surface of the gate insulating layer 102 that had been subjected to the hydrophobic treatment 107. A method for obtaining this pentacene single crystal will be described later.

最後に、有機単結晶（単結晶層Ｂ）１０３の両側面にそれぞれ金ペーストを接着し乾燥させることにより、ソース電極１０５およびドレイン電極１０６を形成して、サイドエッジコンタクト型有機トランジスタを得た。 Finally, a gold paste was bonded to both sides of the organic single crystal (single crystal layer B) 103 and dried to form a source electrode 105 and a drain electrode 106, thereby obtaining a side edge contact organic transistor.

（ペンタセン単結晶からなる有機単結晶（単結晶層Ｂ）１０３の製法）
ここで、ペンタセン単結晶からなる有機単結晶（単結晶層Ｂ）１０３の製法を以下、説明する。 (Method for producing organic single crystal (single crystal layer B) 103 made of pentacene single crystal)
Here, the manufacturing method of the organic single crystal (single crystal layer B) 103 made of pentacene single crystal will be described below.

まず、ペンタセン粉末をアルドリッチから購入し、市販のガラスチューブオーブン（アズワン製）を用いて、３回昇華精製を行った。 First, pentacene powder was purchased from Aldrich, and purified by sublimation three times using a commercially available glass tube oven (manufactured by ASONE).

次に、図５に示される単結晶作成装置を用いて単結晶を作製した。なお、アルゴンガスをキャリアーガスとして単結晶作成装置に導入した。 Next, a single crystal was produced using the single crystal production apparatus shown in FIG. Argon gas was introduced as a carrier gas into the single crystal production apparatus.

単結晶作成装置は、外側ガラス管１およびこの外側ガラス管１を取り巻く電気炉からなるヒータ５を備えている。 The single crystal production apparatus includes an outer glass tube 1 and a heater 5 composed of an electric furnace surrounding the outer glass tube 1.

外側ガラス管１の内部には、一端（左端）から他端（右側）にアルゴンなどの不活性ガスが流される。ただし、アルゴン以外の不活性ガスを用いてもよく、ヒータ５による加熱により昇華するペンタセンが外側ガラス管１を右方向に流れる限り、外側ガラス管１の内部を真空にしても良い。 Inside the outer glass tube 1, an inert gas such as argon flows from one end (left end) to the other end (right side). However, an inert gas other than argon may be used, and the inside of the outer glass tube 1 may be evacuated as long as pentacene sublimated by heating by the heater 5 flows rightward through the outer glass tube 1.

外側ガラス管１の上流側にはガラスボート２が備え付けられている。下流側には複数の内側ガラス管４が備え付けられている。なお、ガラスボート２および内側ガラス管４は、外側ガラス管１の内部に備え付けられている。 A glass boat 2 is provided on the upstream side of the outer glass tube 1. A plurality of inner glass tubes 4 are provided on the downstream side. The glass boat 2 and the inner glass tube 4 are provided inside the outer glass tube 1.

ガラスボート２にペンタセン原料３を投入し、アルゴンガスを外側ガラス管１の内部に流しながら、ヒータ５に温度分布を持たせるようにして外側ガラス管１を加熱した。外側ガラス管１の上流側を３２０℃に、下流側を２７０℃に設定した。 The pentacene raw material 3 was charged into the glass boat 2, and the outer glass tube 1 was heated so that the heater 5 had a temperature distribution while flowing argon gas into the outer glass tube 1. The upstream side of the outer glass tube 1 was set to 320 ° C., and the downstream side was set to 270 ° C.

このようにして、ペンタセン原料３の部分を加熱し、ペンタセン原料３を昇華させた。ヒータ５に与えられた温度勾配により、ペンタセン原料３から昇華したペンタセンはアルゴンガスにより内側ガラス管４の内面に析出することにより、有機単結晶７（単結晶層Ｂ）を作製した。 Thus, the part of the pentacene raw material 3 was heated, and the pentacene raw material 3 was sublimated. Due to the temperature gradient applied to the heater 5, pentacene sublimated from the pentacene raw material 3 is deposited on the inner surface of the inner glass tube 4 by argon gas, thereby producing an organic single crystal 7 (single crystal layer B).

なお、原料３中に含まれる不純物６は内側ガラス管４よりもさらに下流側、すなわち単結晶層Ｂが析出するよりさらに温度が低いところに析出した。 The impurities 6 contained in the raw material 3 were deposited further downstream from the inner glass tube 4, that is, at a temperature lower than that at which the single crystal layer B was deposited.

得られた有機単結晶７（単結晶層Ｂ）は、縦２０〜１００μｍ、横２０〜１０００μｍ、厚さ０．１μ〜数十μｍのペンタセン単結晶（単結晶層Ｂ）であった。 The obtained organic single crystal 7 (single crystal layer B) was a pentacene single crystal (single crystal layer B) having a length of 20 to 100 μm, a width of 20 to 1000 μm, and a thickness of 0.1 μm to several tens of μm.

（サイドエッジコンタクト型有機トランジスタの評価）
以上のように作製されたサイドエッジコンタクト型有機半導体トランジスタの測定を大気中で行った。 (Evaluation of side edge contact type organic transistor)
The side edge contact type organic semiconductor transistor manufactured as described above was measured in the atmosphere.

図６および図７に実験結果を示す。 The experimental results are shown in FIGS.

図６は、ドレイン電圧（Ｖｓｄ）が−２Ｖである際のゲート電圧（Ｖｇ）変化に対するドレイン電流（Ｉｓｄ）の変化を示している。 FIG. 6 shows the change of the drain current (Isd) with respect to the change of the gate voltage (Vg) when the drain voltage (Vsd) is −2V.

図６に示すように、ゲート電圧（Ｖｇ）が絶対値に換算して６Ｖ以上であれば、ドレイン電流（Ｉｓｄ）がほぼ飽和している。 As shown in FIG. 6, when the gate voltage (Vg) is 6 V or higher in terms of absolute value, the drain current (Isd) is almost saturated.

このことから、このサイドエッジコンタクト型有機半導体トランジスタは、ゲート電圧（Ｖｇ）が絶対値に換算して６Ｖという非常に小さな電圧印加で駆動可能、すなわちＯＮ／ＯＦＦスイッチが可能である。 From this, this side edge contact type organic semiconductor transistor can be driven by applying a very small voltage of 6 V when the gate voltage (Vg) is converted into an absolute value, that is, an ON / OFF switch is possible.

図７には、ゲート電圧（Ｖｇ）を−２Ｖ、−４Ｖ、−６Ｖ、−８Ｖ、−１０Ｖに変化させた際の、ドレイン電圧（Ｖｓｄ）変化に対するドレイン電流（Ｉｓｄ）の変化が示されている。 FIG. 7 shows the change of the drain current (Isd) with respect to the change of the drain voltage (Vsd) when the gate voltage (Vg) is changed to −2V, −4V, −6V, −8V, and −10V. Yes.

図７に示すように、ゲート電圧（Ｖｇ）を−６Ｖに設定した際には、ドレイン電圧（Ｖｓｄ）の絶対値が２Ｖ以上である場合には、ドレイン電流（Ｉｓｄ）の飽和が観測されている。 As shown in FIG. 7, when the gate voltage (Vg) is set to −6V, when the absolute value of the drain voltage (Vsd) is 2V or more, saturation of the drain current (Isd) is observed. Yes.

同様にゲート電圧（Ｖｇ）を−８Ｖおよび−１０Ｖに設定した際には、ドレイン電圧（Ｖｓｄ）の絶対値がそれぞれ３Ｖ以上および５Ｖ以上である場合には、ドレイン電流（Ｉｓｄ）の飽和が観測されている。 Similarly, when the gate voltage (Vg) is set to -8 V and -10 V, saturation of the drain current (Isd) is observed when the absolute value of the drain voltage (Vsd) is 3 V or more and 5 V or more, respectively. Has been.

すなわち、実施例１のサイドエッジコンタクト型有機半導体トランジスタは、図６に示すように、従来例（図４参照）に比べ低電圧（絶対値に換算して２０Ｖ〜６Ｖ、好ましくは１０Ｖ〜６Ｖ）で駆動することができることを示している。 That is, as shown in FIG. 6, the side edge contact type organic semiconductor transistor of Example 1 has a lower voltage (20V to 6V, preferably 10V to 6V in terms of absolute value) compared to the conventional example (see FIG. 4). It can be driven by.

さらに、図７から理解されるように、トップコンタクト型（図１）構造で観測される非線形的な特性（第１４２回ＪＯＥＭ・応用物理学会Ｍ＆ＢＥ分科会講演要旨集）も抑制されていることも明らかである。 Furthermore, as can be understood from FIG. 7, the non-linear characteristics observed in the top contact type (FIG. 1) structure (the 142nd JOEM / Applied Physics Society M & BE Subcommittee Meeting) are also suppressed. it is obvious.

同様に、第１４２回ＪＯＥＭ・応用物理学会Ｍ＆ＢＥ分科会講演要旨集にも記載されているように、ボトムコンタクト型（図２）ではボトム電極と結晶間の接触による電気的接合が不十分のため有効チャネル部の幅が不確定となることが報告されているが、このサイドエッジコンタクト型有機半導体トランジスタは、ボトムコンタクト型（図２）とは異なり、有機単結晶（単結晶層Ｂ）１０３の両側面にソース電極１０５およびドレイン電極１０６が形成されるため、ボトムコンタクト型（図２）の課題も解決できることが明らかである。 Similarly, as described in the 142th JOEM / Applied Physics Society M & BE Subcommittee Meeting Summary, the bottom contact type (Fig. 2) is not sufficient for electrical contact by contact between the bottom electrode and the crystal. Although it has been reported that the width of the effective channel portion is indefinite, this side edge contact type organic semiconductor transistor is different from the bottom contact type (FIG. 2) in that the organic single crystal (single crystal layer B) 103 Since the source electrode 105 and the drain electrode 106 are formed on both side surfaces, it is clear that the problem of the bottom contact type (FIG. 2) can also be solved.

（比較例１）
次に、サイドエッジコンタクト型有機半導体トランジスタが有する有機単結晶（単結晶層Ｂ）１０３の効果を検証するために、以下、比較例１として特許文献２で開示されている結晶膜Ａを有する有機トランジスタと、実施例１のサイドエッジコンタクト型有機半導体トランジスタとを比較した。 (Comparative Example 1)
Next, in order to verify the effect of the organic single crystal (single crystal layer B) 103 included in the side edge contact type organic semiconductor transistor, the organic having the crystal film A disclosed in Patent Document 2 as Comparative Example 1 is described below. The transistor was compared with the side edge contact organic semiconductor transistor of Example 1.

結晶膜Ａと単結晶層Ｂの状態についてＳＥＭ観察の実験結果を図８および図９に示す。 FIG. 8 and FIG. 9 show the experimental results of SEM observation regarding the states of the crystal film A and the single crystal layer B. FIG.

図８は結晶膜Ａを示し、ペンタセンを蒸着法により製膜した結晶膜である。 FIG. 8 shows a crystal film A, which is a crystal film obtained by depositing pentacene by a vapor deposition method.

図８に示されるように、ペンタセン蒸着膜などは、いわゆるポリクリスタル（多結晶体）や微結晶の集合体から構成されていることが明らかである。 As shown in FIG. 8, it is clear that the pentacene vapor-deposited film is composed of so-called polycrystals (polycrystals) or aggregates of microcrystals.

また、結晶膜Ａは、微結晶間の粒界や欠陥が多数存在し、これらが原因で電気特性やその他の物性にさまざまな影響を与えることが知られている。 In addition, it is known that the crystal film A has many grain boundaries and defects between microcrystals, which cause various influences on electrical characteristics and other physical properties.

例えば、蒸着膜（結晶膜Ａなど）では、その欠陥や粒界のために、ガス吸着により電気抵抗が変化すること等がデバイス特性の一つの課題としてあげることもできる。 For example, in the case of a vapor deposition film (such as crystal film A), the electrical resistance changes due to gas adsorption due to defects and grain boundaries can be cited as one problem of device characteristics.

すなわち、結晶膜Ａでは、分割された複数のドメインが存在し、そしてその表面には凹凸が存在する。 That is, in the crystal film A, there are a plurality of divided domains, and there are irregularities on the surface.

これに対して、図９に示した、ペンタセンからなる有機単結晶（単結晶層Ｂ）１０３は、ＳＥＭ観察から見ても凹凸がないフラットな表面形態であることが明らかである。 On the other hand, it is clear that the organic single crystal (single crystal layer B) 103 made of pentacene shown in FIG. 9 has a flat surface shape with no unevenness as seen from SEM observation.

すなわち、単結晶層Ｂには、分割された複数のドメインが存在せず、そしてその表面には凹凸が存在しない。ここで図９の単結晶層Ｂは実験例１で記載した方法により作製した。 That is, the single crystal layer B does not have a plurality of divided domains and has no irregularities on the surface. Here, the single crystal layer B of FIG. 9 was produced by the method described in Experimental Example 1.

以上の通り、結晶膜Ａと単結晶層Ｂとは明らかに異なり、これらの違いがデバイス特性にも影響を与えることは容易に推測できることである。 As described above, the crystal film A and the single crystal layer B are clearly different, and it can be easily estimated that these differences also affect device characteristics.

以上のことから、本明細書において用いられる用語「結晶膜Ａ」は、「分割された複数のドメインが存在し、そしてその表面には凹凸が存在する結晶膜」と定義される。 From the above, the term “crystal film A” used in the present specification is defined as “a crystal film in which a plurality of divided domains exist and unevenness is present on the surface thereof”.

本明細書において用いられる用語「有機単結晶（単結晶層Ｂ）」は、「分割された複数のドメインが存在せず、そしてその表面には凹凸が存在しない単結晶膜」と定義される。 The term “organic single crystal (single crystal layer B)” used in this specification is defined as “a single crystal film in which a plurality of divided domains do not exist and there is no unevenness on the surface”.

次に、特許文献２の引用実験データを図４に示す。 Next, FIG. 4 shows the citation experiment data of Patent Document 2.

図４に示すように、特許文献２で用いられているような蒸着膜、すなわち結晶膜Ａを用いたトランジスタ特性では、図４に示すようにドレイン電流（図４ではＩＤ）の飽和には、ドレイン電圧（図４ではＶＤ）は絶対値に換算して約２０Ｖ以上必要であり、さらにドレイン電流（ＩＤ）の増加のためにはゲート電圧（Ｖｇ）は絶対値にして３０Ｖ以上の電圧が必要であることが開示されている。 As shown in FIG. 4, in the transistor characteristics using the deposited film as used in Patent Document 2, that is, the crystal film A, the drain current (ID in FIG. 4) is saturated as shown in FIG. The drain voltage (VD in FIG. 4) needs to be about 20V or more in terms of absolute value, and the gate voltage (Vg) needs to be 30V or more in absolute value in order to increase the drain current (ID). It is disclosed that.

これに対して、単結晶層Ｂを用いたサイドエッジコンタクト型有機半導体トランジスタでは、実験例１で示したように、絶対値に換算して６Ｖ以上２０Ｖ以下（好ましくは１０Ｖ以下）のゲート電圧で駆動可能、すなわち、ＯＮ状態とＯＦＦ状態に対応するドレイン電流の増加および減少を、１０Ｖ以下であっても（６Ｖ以上であれば）制御できる。 On the other hand, in the side edge contact type organic semiconductor transistor using the single crystal layer B, as shown in Experimental Example 1, the gate voltage is 6 V or more and 20 V or less (preferably 10 V or less) in terms of absolute value. Driving is possible, that is, the increase and decrease of the drain current corresponding to the ON state and the OFF state can be controlled even if it is 10 V or less (if it is 6 V or more).

（比較例２）
次に、比較例２として、単結晶層Ｂを用いたトップコンタクト型（図１）の実験結果を図１０に示す。 (Comparative Example 2)
Next, as a comparative example 2, an experimental result of a top contact type (FIG. 1) using the single crystal layer B is shown in FIG.

シリコン基板をゲート電極２１として用い、そのゲート電極２１の上部にゲート酸化膜２２としてシリコン酸化膜（ＳｉＯ₂）をプラズマＣＶＤ法で５００ｎｍ形成した。 A silicon substrate was used as the gate electrode 21, and a silicon oxide film (SiO ₂ ) having a thickness of 500 nm was formed as a gate oxide film 22 on the gate electrode 21 by a plasma CVD method.

次に、ゲート絶縁層２２の上部にヘキサメチルジシラザン（信越化学製）をスピンコートしてゲート絶縁層２２の表面に疎水処理を施した。 Next, the upper surface of the gate insulating layer 22 was spin-coated with hexamethyldisilazane (manufactured by Shin-Etsu Chemical), and the surface of the gate insulating layer 22 was subjected to hydrophobic treatment.

さらに、実施例１に記述したのと同様の製法で別途用意したペンタセン単結晶（単結晶層Ｂ）２３を、疎水処理を施したゲート絶縁層２２の上部に貼り付けた。 Further, a pentacene single crystal (single crystal layer B) 23 prepared separately by the same manufacturing method as described in Example 1 was attached to the upper portion of the gate insulating layer 22 subjected to the hydrophobic treatment.

最後に、ペンタセン単結晶（単結晶層Ｂ）２３の表面にソース電極２４およびドレイン電極２５を形成して、トップコンタクト型有機半導体トランジスタを得た。 Finally, a source electrode 24 and a drain electrode 25 were formed on the surface of the pentacene single crystal (single crystal layer B) 23 to obtain a top contact type organic semiconductor transistor.

以上のように作製された比較例１のトップコンタクト型有機半導体トランジスタの実験結果を図１０に示す。 An experimental result of the top contact type organic semiconductor transistor of Comparative Example 1 manufactured as described above is shown in FIG.

図１０より、ドレイン電圧（Ｖｓｄ）が絶対値で０Ｖ〜約１０Ｖである範囲において、非線形的にドレイン電流（Ｉｓｄ）が変化していることが明らかである。 From FIG. 10, it is clear that the drain current (Isd) changes nonlinearly in the range where the drain voltage (Vsd) is 0V to about 10V in absolute value.

この非線形性は第１４２回ＪＯＥＭ・応用物理学会Ｍ＆ＢＥ分科会講演要旨集でも指摘されているように、トップコンタクト型有機半導体トランジスタでは、有機単結晶（単結晶層Ｂ）の厚さ方向が寄生抵抗として寄与していることが原因で生じると考えられている。 This non-linearity is pointed out in the 142th JEME / Applied Physics Society M & BE Subcommittee Meeting Summary, in the top contact type organic semiconductor transistor, the thickness direction of the organic single crystal (single crystal layer B) is the parasitic resistance. It is thought that it is caused by contributing.

寄生抵抗が存在することは、トランジスタの駆動電圧が、寄生抵抗が存在しないものに比べ増大（絶対値に換算して）してしまうことになり、トランジスタ特性としては好ましくない。 The presence of the parasitic resistance increases the drive voltage of the transistor (in terms of absolute value) compared to that without the parasitic resistance, which is not preferable as transistor characteristics.

一方、実施例１のサイドエッジコンタクト型有機半導体トランジスタは、図７に示されるように、ドレイン電圧（Ｖｓｄ）が絶対値で５Ｖ以下の範囲においても非線形性が見られず、寄生抵抗が抑制されたトランジスタ特性であることが明らかである。 On the other hand, as shown in FIG. 7, the side edge contact organic semiconductor transistor of Example 1 shows no nonlinearity even when the drain voltage (Vsd) is 5 V or less in absolute value, and the parasitic resistance is suppressed. It is clear that the transistor characteristics are the same.

（実験例２）
実験例１において、ゲート絶縁層上部の表面処理を施さないこと以外は実験例１と同様の操作で本発明の有機半導体トランジスタを作製しトランジスタ特性を評価した。 (Experimental example 2)
In Experimental Example 1, an organic semiconductor transistor of the present invention was produced by the same operation as in Experimental Example 1 except that the surface treatment of the upper portion of the gate insulating layer was not performed, and the transistor characteristics were evaluated.

結果は図１９に示す。 The results are shown in FIG.

実験例１と同様に、ゲート電圧（Ｖｇ）変化に対するドレイン電流（Ｉｓｄ）変化について、非線形的な特性は示さず、すなわち寄生抵抗が生じず、ドレイン電圧（Ｖｓｄ）印加またはゲート電圧（Ｖｇ）印加によりドレイン電流（Ｉｓｄ）の増加が電圧の絶対値で１０Ｖ以下の低い電圧で駆動できる優れた有機トランジスタが作製できた。 Similar to Experimental Example 1, the drain current (Isd) change with respect to the gate voltage (Vg) change does not show nonlinear characteristics, that is, no parasitic resistance occurs, and the drain voltage (Vsd) application or the gate voltage (Vg) application is not performed. As a result, an excellent organic transistor that can be driven at a low voltage of 10 V or less in absolute value of the voltage was obtained.

（実施の形態２）
図１３および図１４は、実施の形態２におけるサイドエッジコンタクト型有機半導体トランジスタの上から見た構造図および断面構造図である。 (Embodiment 2)
FIG. 13 and FIG. 14 are a structural view and a cross-sectional structural view as seen from the side edge contact type organic semiconductor transistor according to the second embodiment.

実施の形態２は、ソース電極１０５およびドレイン電極１０６が実施の形態１とは異なる以外は、基本的に実施の形態１と同じである。 The second embodiment is basically the same as the first embodiment except that the source electrode 105 and the drain electrode 106 are different from the first embodiment.

この実施の形態２では、ソース電極１０５およびドレイン電極１０６は、有機単結晶（単結晶層Ｂ）１０３の表面からゲート絶縁層１０２との間の界面までを貫通している。 In the second embodiment, the source electrode 105 and the drain electrode 106 penetrate from the surface of the organic single crystal (single crystal layer B) 103 to the interface with the gate insulating layer 102.

このようなソース電極１０５およびドレイン電極１０６の製法は以下の通りである。すなわち、有機単結晶（単結晶層Ｂ）１０３の表面からゲート絶縁層１０２との間の界面まで、少なくとも２つ以上の微細な孔をフォトリソグラフィー法やレーザー加工法などにより形成し、この孔を導電性材料（例えば、金属含有ペースト）により充填する。 The manufacturing method of the source electrode 105 and the drain electrode 106 is as follows. That is, at least two or more fine holes are formed from the surface of the organic single crystal (single crystal layer B) 103 to the interface with the gate insulating layer 102 by a photolithography method, a laser processing method, or the like. Filled with a conductive material (eg, a metal-containing paste).

ソース電極１０５およびドレイン電極１０６の形状（平面視）は丸でも長方形でもよく、望まれる用途、特性に応じ選ばれることが可能である。なお、図１３ではこの形状は丸である。 The shape (in plan view) of the source electrode 105 and the drain electrode 106 may be round or rectangular, and can be selected according to the desired use and characteristics. In FIG. 13, this shape is a circle.

この実施の形態２では、１つの有機単結晶（単結晶層Ｂ）１０３に対して、２以上のサイドエッジコンタクト型有機半導体トランジスタが形成され得る。 In the second embodiment, two or more side edge contact type organic semiconductor transistors can be formed for one organic single crystal (single crystal layer B) 103.

図１４には、合計４組のソース電極１０５ａ〜ｄ・ドレイン電極１０６ａ〜ｄ、４つのサイドエッジコンタクト型有機半導体トランジスタが形成されている。 In FIG. 14, a total of four sets of source electrodes 105a to 105d and drain electrodes 106a to 106d and four side edge contact type organic semiconductor transistors are formed.

２以上のサイドエッジコンタクト型有機半導体トランジスタは、それぞれ電気的には独立しているが、１つのゲート電極１０１を共有するため、いずれも同時にオン・オフする。 The two or more side edge contact organic semiconductor transistors are electrically independent, but share one gate electrode 101, so that both are turned on and off at the same time.

図１４では、すべてのソース電極１０５・ドレイン電極１０６が有機単結晶（単結晶層Ｂ）１０３の表面からゲート絶縁層１０２との間の界面までを貫通しているが、実施の形態１のように、一部のソース電極１０５・ドレイン電極１０６が有機単結晶（単結晶層Ｂ）１０３の側面に形成されていても良い。 In FIG. 14, all the source electrodes 105 and drain electrodes 106 penetrate from the surface of the organic single crystal (single crystal layer B) 103 to the interface between the gate insulating layer 102, but as in the first embodiment. In addition, some of the source electrode 105 and the drain electrode 106 may be formed on the side surface of the organic single crystal (single crystal layer B) 103.

このようなサイドエッジコンタクト型有機半導体トランジスタもまた、実施の形態１と同様、低電圧で駆動させることができる。 Such a side edge contact type organic semiconductor transistor can also be driven at a low voltage as in the first embodiment.

（実施の形態３）
図１５は、実施の形態３におけるサイドエッジコンタクト型有機半導体トランジスタの断面構造図である。 (Embodiment 3)
FIG. 15 is a cross-sectional structure diagram of a side edge contact organic semiconductor transistor according to the third embodiment.

実施の形態３は、有機単結晶（単結晶層Ｂ）１０３の上部にスパッタ法により厚みが数十〜数百ｎｍであるＳｉＯ₂からなる上部絶縁層１０８を形成したこと以外は、実施の形態２と同じである。 Embodiment 3 is the same as Embodiment 3 except that an upper insulating layer 108 made of SiO ₂ having a thickness of several tens to several hundreds of nanometers is formed on the organic single crystal (single crystal layer B) 103 by sputtering. Same as 2.

（実施の形態４）
図１６は、実施の形態５におけるサイドエッジコンタクト型有機半導体トランジスタの断面構造図である。 (Embodiment 4)
FIG. 16 is a cross-sectional structure diagram of a side edge contact organic semiconductor transistor according to the fifth embodiment.

実施の形態４は、少なくとも２つ以上の金属電極を、有機単結晶（単結晶層Ｂ）１０３から差し込んでゲート絶縁層１０２との間の界面まで貫通させてソース１０５およびドレイン電極１０６を形成すること以外は実施の形態２と同様である。 In the fourth embodiment, at least two or more metal electrodes are inserted from the organic single crystal (single crystal layer B) 103 and penetrated to the interface between the gate insulating layer 102 and the source 105 and the drain electrode 106 are formed. Except for this, the second embodiment is the same as the second embodiment.

この実施の形態４では、図１６に示すように、金属電極の先端が尖っている。 In the fourth embodiment, as shown in FIG. 16, the tip of the metal electrode is sharp.

（実施の形態５）
図１７は、実施の形態５におけるサイドエッジコンタクト型有機半導体トランジスタの断面構造図である。 (Embodiment 5)
FIG. 17 is a cross-sectional structure diagram of a side edge contact organic semiconductor transistor according to the fifth embodiment.

実施の形態６では、実施の形態５に係るサイドエッジコンタクト型有機半導体トランジスタの表面に、フィルム状の上部絶縁体１０９が備えられている。 In the sixth embodiment, a film-like upper insulator 109 is provided on the surface of the side edge contact organic semiconductor transistor according to the fifth embodiment.

ゲート絶縁層１０２と、フィルム状の絶縁体１０９との間に有機単結晶（単結晶層Ｂ）１０３が挟み込まれており、このフィルム状の絶縁体１０９の表面から有機単結晶（単結晶層Ｂ）１０３を貫通させるようにソース電極１０５およびドレイン電極１０６が形成されている。 An organic single crystal (single crystal layer B) 103 is sandwiched between the gate insulating layer 102 and the film-like insulator 109, and an organic single crystal (single crystal layer B) is formed from the surface of the film-like insulator 109. ) A source electrode 105 and a drain electrode 106 are formed so as to penetrate 103.

（実験例３）
ドーピングされたｎ型シリコン基板をゲート電極１０１として用い、そのゲート電極１０１の上部に、ゲート酸化膜１０２として厚み５００ｎｍのシリコン酸化膜（ＳｉＯ₂）をプラズマＣＶＤ法で形成した。 (Experimental example 3)
A doped n-type silicon substrate was used as the gate electrode 101, and a silicon oxide film (SiO ₂ ) having a thickness of 500 nm was formed as a gate oxide film 102 on the gate electrode 101 by a plasma CVD method.

次に、ゲート絶縁層１０２の上部にヘキサメチルジシラザン（信越化学製）をスピンコートしてゲート絶縁層１０２の表面に疎水処理１０７を施した。 Next, hexamethyldisilazane (manufactured by Shin-Etsu Chemical Co., Ltd.) was spin-coated on the gate insulating layer 102, and the surface of the gate insulating layer 102 was subjected to a hydrophobic treatment 107.

さらに、ペンタセン単結晶（単結晶層Ｂ）を、疎水処理を施したゲート絶縁層の上部に貼り付け、その上部にスパッタ法によりＳｉＯ₂を１００ｎｍ堆積し、絶縁層（上部）とした。 Further, a pentacene single crystal (single crystal layer B) was attached to the upper part of the gate insulating layer subjected to hydrophobic treatment, and SiO ₂ was deposited to a thickness of 100 nm on the upper part by sputtering to form an insulating layer (upper part).

なお、このペンタセン単結晶（単結晶層Ｂ）は、実施例１に記載されている方法と同一の方法により得た。 The pentacene single crystal (single crystal layer B) was obtained by the same method as described in Example 1.

有機単結晶部（単結晶層Ｂ）１０３の表面からゲート絶縁層１０２との間の界面までを貫通する複数の微細な孔を設けるために、フォトリソグラフィー法により、ゲート絶縁層１０２の表面のＳｉＯ₂をドライエッチングして０．６μｍφの孔を有するハードマスクを形成し、Ｏ₂プラズマ（ＲＦパワー２００Ｗ、真空度１５０ｍｔｏｒｒ、Ｏ₂（５５ＳＣＣＭ）によって有機単結晶（単結晶層Ｂ）１０３をエッチングし、複数の微細な孔を形成した。 In order to provide a plurality of fine holes penetrating from the surface of the organic single crystal portion (single crystal layer B) 103 to the interface between the gate insulating layer 102 and the SiO 2 on the surface of the gate insulating layer 102 by photolithography. ₂ is dry-etched to form a hard mask having a hole of 0.6 μmφ, and the organic single crystal (single crystal layer B) 103 is etched by O ₂ plasma (RF power 200 W, vacuum degree 150 mtorr, O ₂ (55 SCCM)). A plurality of fine holes were formed.

ここで、ＳｉＯ₂のドライエッチングでは、ＲＦパワー３３０Ｗ、真空度８０ｍｔｏｒｒ、ＣＨＦ₃（３０ＳＣＣＭ）およびＣＦ４（１０ＳＣＣＭ）の混合ガスを使用した。 Here, in dry etching of SiO ₂ , a mixed gas of RF power 330 W, vacuum degree 80 mtorr, CHF ₃ (30 SCCM) and CF 4 (10 SCCM) was used.

また、Ｏ₂プラズマを使用することにより、有機材料はエッチングされるが、ゲート絶縁層１０２はＳｉＯ₂により形成されているのでエッチングされなかった。このエッチングの違いを利用して複数の微細な孔が形成された。 In addition, the organic material is etched by using O ₂ plasma, but the gate insulating layer 102 is not etched because it is formed of SiO ₂ . Using this difference in etching, a plurality of fine holes were formed.

次に、形成された複数の微細な孔に金ペーストを充填することにより、ソース電極１０５およびドレイン電極１０６を形成した。 Next, the source electrode 105 and the drain electrode 106 were formed by filling the formed fine holes with a gold paste.

この素子においてトランジスタ特性を評価したところ、結果は実験例１と同様に、ゲート電圧（Ｖｇ）変化に対するドレイン電流（Ｉｓｄ）変化について、非線形的な特性は示さず、ドレイン電流の直線領域と飽和領域が明瞭に観測され、トランジスタ特性として低電圧で駆動できることがわかった。 As a result of evaluating the transistor characteristics of this element, the results are similar to Experimental Example 1, and the drain current (Isd) change with respect to the gate voltage (Vg) change shows no nonlinear characteristics, and the drain current linear region and saturation region Was clearly observed, and it was found that the transistor characteristics can be driven at a low voltage.

（その他の事項）
実施の形態１〜５記載のゲート電極はドーピングされたシリコンウエハー基板で記載したが、例えば、公知の技術のプラスチックのようなフレキシブルな基板に金などをスパッタ法によりゲート電極１０１を形成し、本発明の構成にしてもよく、用途に応じてゲート電極１０１を形成する基板を選択すればよい。 (Other matters)
Although the gate electrode described in the first to fifth embodiments is described as a doped silicon wafer substrate, for example, the gate electrode 101 is formed on a flexible substrate such as a known technology plastic by sputtering the gold electrode. The structure of the invention may be employed, and a substrate on which the gate electrode 101 is formed may be selected depending on the application.

ゲート絶縁層１０２の表面の疎水処理１０７をする方法としては、例えばヘキサメチルジシラザンなどをスピンコートなどで塗布し、ゲート絶縁層１０２表面を疎水処理する方法が挙げられる。無論、用途や作製法に応じて表面処理材料が選択できる。 As a method for performing the hydrophobic treatment 107 on the surface of the gate insulating layer 102, for example, a method in which hexamethyldisilazane or the like is applied by spin coating and the surface of the gate insulating layer 102 is subjected to a hydrophobic treatment. Of course, the surface treatment material can be selected according to the application and production method.

ゲート絶縁層１０２の疎水処理１０７には、クロロシラン系、例えば、メチルトリクロロシラン、トリメチルクロロシラン、メチルジクロロシラン、ジメチルジクロロシラン、トリフロロプロピルトリクロロシラン、フェニルトリクロロシラン、ジフェニルジクロロシラン、また、ヘキサメチルジシラザン、さらに、アルコキシシラン系では、テトラメトキシシラン、テトラエトキシシラン、メチルトリメトキシシラン、メチルトリエトキシシラン、ジメチルジメトキシシラン、ジメチルジエトキシシラン、フェニルトリメトキシシラン、フェニルトリエトキシシラン、ジフェニルジメトキシシラン、ジフェニルジエトキシシラン、ヘキシルトリメトキシシラン、ヘキシルトリエトキシシランなどを用いることができ、好ましくはヘキサメチルジシラザンを用いる。 For the hydrophobic treatment 107 of the gate insulating layer 102, chlorosilanes such as methyltrichlorosilane, trimethylchlorosilane, methyldichlorosilane, dimethyldichlorosilane, trifluoropropyltrichlorosilane, phenyltrichlorosilane, diphenyldichlorosilane, and hexamethyldisilane are used. Silazane, and in addition to alkoxysilanes, tetramethoxysilane, tetraethoxysilane, methyltrimethoxysilane, methyltriethoxysilane, dimethyldimethoxysilane, dimethyldiethoxysilane, phenyltrimethoxysilane, phenyltriethoxysilane, diphenyldimethoxysilane, Diphenyldiethoxysilane, hexyltrimethoxysilane, hexyltriethoxysilane, etc. can be used, preferably hexamethyl Using a disilazane.

実施の形態１〜実施の形態５においてゲート電極１０１上のゲート絶縁層１０２および前記有機単結晶（単結晶層Ｂ）１０３上部に設けられた上部絶縁層１０８・１０９に用いる材料は、Ｓｉを主成分とする化合物、ＳｉＯ₂、ＳｉＮ、Ａｌ₂Ｏ₃、などやそれら混晶あるいは混合物の無機材料、ポリエチレンテレフタレート、ポリオキシメチレン、パリレン、ポリクロロピレン、ポリビニルクロライド、ポリフッカビニリデン、シアノエチルプルラン、ポリカーボネート、ポリイミド、ポリサルフォン、ポリメチルメタクリレート、ポリメチルアクリレート、エポキシ樹脂、ポリスチレン、ポリエステル樹脂、ビニル樹脂、脂肪族系炭化水素樹脂系、天然ゴム、ワックス、ポリ乳酸系、プルラン系などの有機材料から選ばれる。ＳｉＯ₂およびポリイミドが好ましい。 In the first to fifth embodiments, the material used for the upper insulating layers 108 and 109 provided on the gate insulating layer 102 on the gate electrode 101 and the organic single crystal (single crystal layer B) 103 is mainly Si. Compounds as components, SiO ₂ , SiN, Al ₂ O ₃ , etc. and inorganic materials such as mixed crystals or mixtures thereof, polyethylene terephthalate, polyoxymethylene, parylene, polychloropyrene, polyvinyl chloride, polyfucavinylidene, cyanoethyl pullulan, polycarbonate, It is selected from organic materials such as polyimide, polysulfone, polymethyl methacrylate, polymethyl acrylate, epoxy resin, polystyrene, polyester resin, vinyl resin, aliphatic hydrocarbon resin, natural rubber, wax, polylactic acid, and pullulan. SiO ₂ and polyimide are preferred.

前記、実施の形態１〜実施の形態６においてソース電極１０５およびドレイン電極１０６は、当初は液状であるが時間経過後に固化するものが好ましい。 In the first to sixth embodiments, it is preferable that the source electrode 105 and the drain electrode 106 are initially liquid but solidify after a lapse of time.

具体的には、金ペーストなどが好ましいが、銀、銅、白金、アルミニウム、クロム、チタン、モリブデン、マグネシウム、リチウム、パラジウム、コバルト、錫、ニッケル、インジウム、タングステン、ルテニウム等の金属およびペースト状のものが挙げられ、これらを単独または合金や混合して使用できることができる。 Specifically, gold paste or the like is preferable, but metals such as silver, copper, platinum, aluminum, chromium, titanium, molybdenum, magnesium, lithium, palladium, cobalt, tin, nickel, indium, tungsten, ruthenium, and paste-like These can be used, and these can be used alone or in combination with an alloy.

炭素系、ポリシリコン、アモルファスシリコン、錫酸化物、酸化インジウム、錫酸化物等も選択できるが、環境負荷がより小さいものが好まれる。 Carbon, polysilicon, amorphous silicon, tin oxide, indium oxide, tin oxide, and the like can be selected, but those with a smaller environmental load are preferred.

形成法としては塗布法、活版印刷法、スクリーン印刷法、インクジェツト法、スパッタ法、真空蒸着法、メッキ法などに形成されることができるが、望ましくはインクジェツト法や塗布、印刷法がよい。 As a forming method, it can be formed by a coating method, a letterpress printing method, a screen printing method, an ink jet method, a sputtering method, a vacuum deposition method, a plating method, etc., but preferably an ink jet method, a coating method, or a printing method is preferable. .

ポリアニリン、ポリピロール、ポリチオフェンなどの導電性高分子または導電性オリゴマーを塗布法、電界重合法で形成してもよい。 A conductive polymer or conductive oligomer such as polyaniline, polypyrrole, or polythiophene may be formed by a coating method or an electric field polymerization method.

ソース電極１０５およびドレイン電極１０６と有機単結晶（単結晶層Ｂ）１０３との間に良好なコンタクトを得るために、電子輸送材料やホール輸送材料などのバッファー層を設けてもよい。 In order to obtain a good contact between the source electrode 105 and the drain electrode 106 and the organic single crystal (single crystal layer B) 103, a buffer layer such as an electron transport material or a hole transport material may be provided.

導電性で生分解可能な材料が用いることも可能で、このような材料としては、例えば、ポリ乳酸系やプルラン系材料にカーボンやカーボンナノチューブ粒子あるいは金属等を混合させて導電性を持たせた材料などが挙げられる。 Conductive and biodegradable materials can also be used. Examples of such materials include polylactic acid and pullulan materials mixed with carbon, carbon nanotube particles, metal, etc. Materials and the like.

本発明に係る有機半導体トランジスタは、従来の有機半導体トランジスタと比較邸、低電圧でスイッチング（ＯＮ／ＯＦＦ）ができるため、ディスプレイ装置の駆動部や各種電子機器あるいはロボット等の駆動部等として有用である。 Since the organic semiconductor transistor according to the present invention can be switched (ON / OFF) at a low voltage compared with a conventional organic semiconductor transistor, it is useful as a drive unit for a display device, a drive unit for various electronic devices, a robot, or the like. is there.

このほか、情報タグやＩＣ等の用途にも応用できる。さらに、匂い、味覚、聴覚、視覚、触覚などの五感センサー等に応用することもできる。 In addition, it can be applied to uses such as information tags and ICs. Furthermore, it can also be applied to five-sensors such as smell, taste, hearing, sight, and touch.

従来の素子構造であり、トップコンタクト型と称される有機トランジスタの断面構造模式図Schematic diagram of the cross-sectional structure of an organic transistor with a conventional element structure, called a top contact type 従来の素子構造であり、ボトムコンタクト型と称される有機トランジスタの断面構造模式図Schematic diagram of the cross-sectional structure of an organic transistor with a conventional element structure and called bottom contact type 従来の素子構造であり、トップ＆ボトムコンタクト型と称される有機トランジスタの断面構造模式図Schematic diagram of the cross-sectional structure of an organic transistor, which is a conventional element structure and is called a top and bottom contact type 特許文献２の図７より引用した従来のトランジスタ特性の図Conventional transistor characteristics quoted from FIG. 7 of Patent Document 2 有機単結晶（単結晶層Ｂ）作製装置模式図Organic single crystal (single crystal layer B) manufacturing equipment schematic diagram 実験例１に係る本発明の有機トランジスタ特性（ゲート電圧（Ｖｇ）変化に対するドレイン電流（Ｉｓｄ）変化）を示す図The figure which shows the organic transistor characteristic (The drain current (Isd) change with respect to the gate voltage (Vg) change) of this invention which concerns on Experimental example 1 実験例１に係る本発明の有機トランジスタ特性（ドレイン電圧（Ｖｇ）変化に対するドレイン電流（Ｉｓｄ）変化）を示す図The figure which shows the organic transistor characteristic (The drain current (Isd) change with respect to the drain voltage (Vg) change) of this invention which concerns on Experimental example 1 ペンタセン蒸着膜（結晶膜Ａ）のＳＥＭ観察写真SEM observation photograph of pentacene vapor deposition film (crystal film A) ペンタセン蒸着膜（単結晶層Ｂ）のＳＥＭ観察写真SEM observation photograph of pentacene vapor deposition film (single crystal layer B) 比較例１に係るトップコンタクト型有機トランジスタの特性（ドレイン電圧（Ｖｓｄ）変化に対するドレイン電流（Ｉｓｄ）変化）を示す図The figure which shows the characteristic (The drain current (Isd) change with respect to the drain voltage (Vsd) change) of the top contact type organic transistor which concerns on the comparative example 1 実施の形態１に係る本発明の有機半導体トランジスタの断面図Sectional drawing of the organic-semiconductor transistor of this invention which concerns on Embodiment 1 実施の形態１に係る本発明の有機半導体トランジスタの断面図Sectional drawing of the organic-semiconductor transistor of this invention which concerns on Embodiment 1 実施の形態２に係る本発明の有機半導体トランジスタの平面図The top view of the organic-semiconductor transistor of this invention which concerns on Embodiment 2 実施の形態２に係る本発明の有機半導体トランジスタの断面図Sectional drawing of the organic-semiconductor transistor of this invention which concerns on Embodiment 2 実施の形態３に係る本発明の有機半導体トランジスタの断面図Sectional drawing of the organic-semiconductor transistor of this invention which concerns on Embodiment 3 実施の形態４に係る本発明の有機半導体トランジスタの断面図Sectional drawing of the organic-semiconductor transistor of this invention which concerns on Embodiment 4 実施の形態５に係る本発明の有機半導体トランジスタの断面図Sectional drawing of the organic-semiconductor transistor of this invention which concerns on Embodiment 5 従来のボトムコンタクト型素子の課題を示す断面図Sectional view showing problems of conventional bottom contact type element 実験例２に係る本発明の有機トランジスタ特性（ドレイン電圧（Ｖｇ）変化に対するドレイン電流（Ｉｓｄ）変化）を示す図The figure which shows the organic transistor characteristic (The drain current (Isd) change with respect to the drain voltage (Vg) change) of this invention which concerns on Experimental example 2

符号の説明Explanation of symbols

１・・・ガラス管（外管）
２・・・ガラスボート
３・・・有機単結晶（単結晶層Ｂ）の原料
４・・・ガラス管（内管）
５・・・ヒータ
６・・・不純物
７・・・有機単結晶（単結晶層Ｂ）

２１・・・ゲート電極
２２・・・ゲート絶縁層
２３・・・有機半導体材料からなるチャネル部
２４・・・ソース電極
２５・・・ドレイン電極

１０１・・・ゲート電極
１０２・・・ゲート絶縁層
１０３・・・有機単結晶（単結晶層Ｂ）
１０４・・・界面エッジ
１０５・・・ソース電極
１０６・・・ドレイン電極
１０７・・・疎水処理表面
１０８・・・絶縁層（上部）
１０９・・・フィルム状の絶縁体

1 ... Glass tube (outer tube)
2 ... Glass boat 3 ... Organic single crystal (single crystal layer B) raw material 4 ... Glass tube (inner tube)
5 ... Heater 6 ... Impurity 7 ... Organic single crystal (single crystal layer B)

DESCRIPTION OF SYMBOLS 21 ... Gate electrode 22 ... Gate insulating layer 23 ... Channel part 24 ... Source electrode 25 ... Drain electrode which consists of organic-semiconductor material

101 ... Gate electrode 102 ... Gate insulating layer 103 ... Organic single crystal (single crystal layer B)
104 ... Interface edge 105 ... Source electrode 106 ... Drain electrode 107 ... Hydrophobic surface 108 ... Insulating layer (upper part)
109 ... Film-like insulator

Claims

ゲート電極と、
ゲート絶縁層と、
有機単結晶層と、
ソース電極と、
ドレイン電極と
を有し、
前記ゲート電極と前記有機単結晶層との間に前記ゲート絶縁層が挟まれており、
前記ソース電極と前記ドレイン電極との間に前記有機単結晶層の少なくとも一部が挟まれており、
前記有機単結晶層は、分割された複数のドメインが存在せず、そしてその表面には凹凸が存在しない単結晶膜からなる、有機半導体トランジスタ。 A gate electrode;
A gate insulating layer;
An organic single crystal layer;
A source electrode;
A drain electrode,
The gate insulating layer is sandwiched between the gate electrode and the organic single crystal layer,
At least a part of the organic single crystal layer is sandwiched between the source electrode and the drain electrode,
The organic single crystal layer is an organic semiconductor transistor comprising a single crystal film that does not have a plurality of divided domains and has no irregularities on the surface thereof.

前記ゲート絶縁層と前記有機単結晶層との間には疎水処理が施されている、請求項１に記載の有機半導体トランジスタ。 The organic semiconductor transistor according to claim 1, wherein a hydrophobic treatment is performed between the gate insulating layer and the organic single crystal layer.

前記ゲート電極と前記有機単結晶層とが、前記ゲート絶縁層を縦方向に挟み、
前記ソース電極と前記ドレイン電極とが、前記有機単結晶層の少なくとも一部を横方向に挟む、請求項１に記載の有機半導体トランジスタ。 The gate electrode and the organic single crystal layer sandwich the gate insulating layer in the vertical direction,
The organic semiconductor transistor according to claim 1, wherein the source electrode and the drain electrode sandwich at least a part of the organic single crystal layer in a lateral direction.

前記ソース電極と前記ドレイン電極との間に前記有機単結晶層の全部が挟まれている、請求項１に記載の有機半導体トランジスタ。 The organic semiconductor transistor according to claim 1, wherein the entire organic single crystal layer is sandwiched between the source electrode and the drain electrode.

前記ソース電極および前記ドレイン電極の少なくともいずれかが前記有機単結晶層を貫通しており、
前記ソース電極と前記ドレイン電極との間に前記有機単結晶層の一部が挟まれている、請求項１に記載の有機半導体トランジスタ。 At least one of the source electrode and the drain electrode penetrates the organic single crystal layer;
The organic semiconductor transistor according to claim 1, wherein a part of the organic single crystal layer is sandwiched between the source electrode and the drain electrode.

複数の前記ソース電極と
複数の前記ドレイン電極と
を有し、
前記複数のソース電極は、前記有機単結晶層を貫通しており、
前記複数のドレイン電極は、前記有機単結晶層を貫通しており、
前記各ソース電極と前記各ドレイン電極との間に前記有機単結晶層の一部が挟まれている、請求項１に記載の有機半導体トランジスタ。 A plurality of the source electrodes and a plurality of the drain electrodes;
The plurality of source electrodes penetrates the organic single crystal layer,
The plurality of drain electrodes pass through the organic single crystal layer,
The organic semiconductor transistor according to claim 1, wherein a part of the organic single crystal layer is sandwiched between the source electrode and the drain electrode.

上部絶縁層をさらに備え、
前記上部絶縁層と前記ゲート絶縁層との間に前記有機単結晶層が挟まれている、請求項５に記載の有機半導体トランジスタ。 Further comprising an upper insulating layer;
The organic semiconductor transistor according to claim 5, wherein the organic single crystal layer is sandwiched between the upper insulating layer and the gate insulating layer.

ゲート電極と、ゲート絶縁層と、有機単結晶層と、ソース電極と、ドレイン電極とを有し、前記ゲート電極と前記有機単結晶層との間に前記ゲート絶縁層が挟まれており、前記ソース電極と前記ドレイン電極との間に前記有機単結晶層が挟まれており、前記有機単結晶層は、分割された複数のドメインが存在せず、そしてその表面には凹凸が存在しない単結晶膜からなる、有機半導体トランジスタの製造方法であって、
前記ゲート電極、前記ゲート絶縁層、および前記有機単結晶層がこの順に積層された積層体を用意する工程、
前記有機単結晶層の側面に導電性ペーストを塗布する工程、および
前記導電性ペーストを固化することにより前記ソース電極および前記ドレイン電極を形成する工程
を有する、有機半導体トランジスタの製造方法。 A gate electrode; a gate insulating layer; an organic single crystal layer; a source electrode; and a drain electrode, wherein the gate insulating layer is sandwiched between the gate electrode and the organic single crystal layer, The organic single crystal layer is sandwiched between a source electrode and the drain electrode, and the organic single crystal layer does not have a plurality of divided domains, and the surface thereof has no irregularities. A method for producing an organic semiconductor transistor comprising a film,
Preparing a laminate in which the gate electrode, the gate insulating layer, and the organic single crystal layer are laminated in this order;
A method for manufacturing an organic semiconductor transistor, comprising: applying a conductive paste to a side surface of the organic single crystal layer; and forming the source electrode and the drain electrode by solidifying the conductive paste.

ゲート電極と、ゲート絶縁層と、有機単結晶層と、ソース電極と、ドレイン電極とを有し、前記ゲート電極と前記有機単結晶層との間に前記ゲート絶縁層が挟まれており、前記ソース電極と前記ドレイン電極との間に前記有機単結晶層の一部が挟まれており、前記有機単結晶層は、分割された複数のドメインが存在せず、そしてその表面には凹凸が存在しない単結晶膜からなる、有機半導体トランジスタの製造方法であって、
前記ゲート電極、前記ゲート絶縁層、および前記有機単結晶層がこの順に積層された積層体を用意する工程、
前記有機単結晶層の表面から前記ゲート絶縁層の界面まで貫通する複数の孔を設ける工程、
前記複数の孔に導電性ペーストを充填する工程、
前記導電性ペーストを固化することにより前記ソース電極および前記ドレイン電極を形成する工程
を有する、有機半導体トランジスタの製造方法。 A gate electrode; a gate insulating layer; an organic single crystal layer; a source electrode; and a drain electrode, wherein the gate insulating layer is sandwiched between the gate electrode and the organic single crystal layer, Part of the organic single crystal layer is sandwiched between the source electrode and the drain electrode, the organic single crystal layer does not have a plurality of divided domains, and the surface has irregularities An organic semiconductor transistor manufacturing method comprising a single crystal film that does not
Preparing a laminate in which the gate electrode, the gate insulating layer, and the organic single crystal layer are laminated in this order;
Providing a plurality of holes penetrating from the surface of the organic single crystal layer to the interface of the gate insulating layer;
Filling the plurality of holes with a conductive paste;
The manufacturing method of an organic-semiconductor transistor which has the process of forming the said source electrode and the said drain electrode by solidifying the said electrically conductive paste.

ゲート電極と、ゲート絶縁層と、有機単結晶層と、ソース電極と、ドレイン電極とを有し、前記ゲート電極と前記有機単結晶層との間に前記ゲート絶縁層が挟まれており、前記ソース電極と前記ドレイン電極との間に前記有機単結晶層の一部が挟まれており、前記有機単結晶層は、分割された複数のドメインが存在せず、そしてその表面には凹凸が存在しない単結晶膜からなる、有機半導体トランジスタの製造方法であって、
前記ゲート電極、前記ゲート絶縁層、および前記有機単結晶層がこの順に積層された積層体を用意する工程、
前記ゲート絶縁層の界面まで貫通する電極を前記有機単結晶層の表面から差し込む工程
を有する、有機半導体トランジスタの製造方法。

A gate electrode; a gate insulating layer; an organic single crystal layer; a source electrode; and a drain electrode, wherein the gate insulating layer is sandwiched between the gate electrode and the organic single crystal layer, Part of the organic single crystal layer is sandwiched between the source electrode and the drain electrode, the organic single crystal layer does not have a plurality of divided domains, and the surface has irregularities An organic semiconductor transistor manufacturing method comprising a single crystal film that does not
Preparing a laminate in which the gate electrode, the gate insulating layer, and the organic single crystal layer are laminated in this order;
The manufacturing method of an organic-semiconductor transistor which has the process of inserting the electrode penetrated to the interface of the said gate insulating layer from the surface of the said organic single crystal layer.