JP2007012829A - Circuit device - Google Patents
Circuit device Download PDFInfo
- Publication number
- JP2007012829A JP2007012829A JP2005190852A JP2005190852A JP2007012829A JP 2007012829 A JP2007012829 A JP 2007012829A JP 2005190852 A JP2005190852 A JP 2005190852A JP 2005190852 A JP2005190852 A JP 2005190852A JP 2007012829 A JP2007012829 A JP 2007012829A
- Authority
- JP
- Japan
- Prior art keywords
- circuit element
- insulating resin
- film
- resin film
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
- H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
本発明は、回路装置、特に金属または半導体から構成される基材上に複数の回路素子を搭載した回路装置に関する。 The present invention relates to a circuit device, and more particularly to a circuit device in which a plurality of circuit elements are mounted on a base material made of metal or semiconductor.
携帯電話、PDA、DVC、DSCといったポータブルエレクトロニクス機器の高機能化が加速するなか、こうした製品が市場で受け入れられるためには小型・軽量化が必須となっており、その実現のために高集積のシステムLSIが求められている。一方、これらのエレクトロニクス機器に対しては、より使い易く便利なものが求められており、機器に使用されるLSIに対し、高機能化、高性能化が要求されている。このため、LSIチップの高集積化にともないそのI/O数が増大する一方でパッケージ自体の小型化要求も強く、これらを両立させるために、半導体部品の高密度な基板実装に適合した半導体パッケージの開発が強く求められている。こうした要求に対応するため、CSP(Chip Size Package)と呼ばれるパッケージ技術が種々開発されている。 As portable electronic devices such as mobile phones, PDAs, DVCs, and DSCs are accelerating their functions, miniaturization and weight reduction are essential for their acceptance in the market. There is a need for a system LSI. On the other hand, these electronic devices are required to be easier to use and convenient, and higher functionality and higher performance are required for LSIs used in the devices. For this reason, as the number of I / Os increases with higher integration of LSI chips, there is a strong demand for miniaturization of the package itself. In order to achieve both of these, a semiconductor package suitable for high-density board mounting of semiconductor components Development is strongly demanded. In order to meet such demands, various package technologies called CSP (Chip Size Package) have been developed.
こうしたパッケージの例として、BGA(Ball Grid Array)が知られている。BGAは、パッケージ用基板の上に半導体チップを実装し、それを樹脂モールディングした後、反対側の面に外部端子としてハンダボールをエリア状に形成したものである。BGAでは、実装エリアが面で達成されるので、パッケージを比較的容易に小型化することができる。また、回路基板側でも狭ピッチ対応とする必要がなく、高精度な実装技術も不要となるので、BGAを用いると、パッケージコストが多少高い場合でもトータルな実装コストとしては低減することが可能となる。 As an example of such a package, BGA (Ball Grid Array) is known. In the BGA, a semiconductor chip is mounted on a package substrate, resin-molded, and then solder balls are formed in an area as external terminals on the opposite surface. In BGA, since the mounting area is achieved in terms of surface, the package can be reduced in size relatively easily. In addition, it is not necessary to support narrow pitches on the circuit board side, and high-precision mounting technology is not required. Therefore, if BGA is used, the total mounting cost can be reduced even if the package cost is somewhat high. Become.
このようなパッケージにおいて、半導体チップの封止には、たとえばトランスファーモールド、インジェクションモールド、ポッティングまたはディッピング等が用いられている(たとえば、特許文献1参照)。 In such a package, for example, a transfer mold, an injection mold, potting or dipping is used for sealing a semiconductor chip (see, for example, Patent Document 1).
また、システムLSIの放熱性を高める試みとして、基板に金属あるいは半導体を用いる技術が開示されている(たとえば、特許文献2参照)。
しかしながら、特許文献1に開示されるような、これら従来のCSPでは、ポータブルエレクトロニクス機器等において現在望まれている水準の小型化、薄型化、軽量化を実現することは難しかった。また、放熱性の改善など熱的な制御を行うにも一定の限界があった。
However, with these conventional CSPs as disclosed in
また、特許文献2に開示されるような、基板に金属あるいは半導体を用いる場合には、金属あるいは半導体から熱の放熱によってICチップ等の電子部品の高温動作領域(例えば、室温から120℃の温度範囲)においてICチップ等の電子部品を安定動作させることができるものの、極低温領域(例えば、約−40℃から−20℃の温度範囲)においてはICチップ等の電子部品を安定動作させることができなかった。 Further, when a metal or semiconductor is used for the substrate as disclosed in Patent Document 2, a high-temperature operation region (for example, a temperature of room temperature to 120 ° C.) of an electronic component such as an IC chip by heat dissipation from the metal or semiconductor. Range), an electronic component such as an IC chip can be stably operated, but an electronic component such as an IC chip can be stably operated in a very low temperature range (for example, a temperature range of about −40 ° C. to −20 ° C.). could not.
本発明は上記事情を踏まえてなされたものであり、その目的とするところは、信頼性の高い回路装置を提供することにある。 The present invention has been made in view of the above circumstances, and an object thereof is to provide a highly reliable circuit device.
上記課題を解決するために、本発明のある態様の回路装置は、金属または半導体から構成される基材と、基材の上に設けられた第1の回路素子および第2の回路素子と、を備え、第1の回路素子は、発熱源を含み、第2の回路素子は、所定の低温領域下で安定動作しない素子であり、第1の回路素子に含まれる発熱源からの熱が基材を伝導して第2の回路素子が加熱されることで、第2の回路素子が安定動作するよう、基材における第1の回路素子と第2の回路素子との距離および基材の材質の少なくとも一方を設定したことを特徴とする。この態様によると、所定の低温領域下(例えば、約−40℃から−20℃の温度範囲)において安定動作しない第2の回路素子は、基材における第1の回路素子と第2の回路素子との距離および基材の材質の少なくとも一方を設定することによって、第1の回路素子からの熱が基材を伝導して所定の低温領域以上の温度に加熱されるために、所定の低温領域下の環境であっても第2の回路素子を安定動作させることができる。この結果、回路装置の信頼性を向上させることができる。 In order to solve the above problems, a circuit device according to an aspect of the present invention includes a base material composed of a metal or a semiconductor, a first circuit element and a second circuit element provided on the base material, The first circuit element includes a heat generation source, the second circuit element is an element that does not stably operate under a predetermined low temperature region, and heat from the heat generation source included in the first circuit element is based on The distance between the first circuit element and the second circuit element in the base material and the material of the base material so that the second circuit element is stably operated by conducting the material and the second circuit element is heated. At least one of the above is set. According to this aspect, the second circuit element that does not stably operate under a predetermined low temperature range (for example, a temperature range of about −40 ° C. to −20 ° C.) includes the first circuit element and the second circuit element in the base material. By setting at least one of the distance to the base material and the material of the base material, the heat from the first circuit element is conducted through the base material and heated to a temperature equal to or higher than the predetermined low temperature area. Even in the environment below, the second circuit element can be stably operated. As a result, the reliability of the circuit device can be improved.
上記回路装置においては、基材の上に設けられ、第1の回路素子および第2の回路素子を埋め込む絶縁樹脂層をさらに備え、基材の表面粗度Raが0.3〜10μmであることが好ましい。これによれば、基材と絶縁樹脂膜との間にアンカー効果(絶縁樹脂膜が基材の表面にある凹部に侵入硬化し、釘又はくさびのような働きをする現象)が生じるため、第1の回路素子に含まれる発熱源からの熱が基材を伝導して第2の回路素子が加熱される際において、基材と絶縁樹脂膜との密着性を向上させることができる。このため、さらに回路装置の信頼性を向上させることができる。 The circuit device further includes an insulating resin layer which is provided on the base material and embeds the first circuit element and the second circuit element, and the surface roughness Ra of the base material is 0.3 to 10 μm. Is preferred. According to this, an anchor effect (a phenomenon in which the insulating resin film penetrates and hardens into the recesses on the surface of the base material and functions like a nail or a wedge) occurs between the base material and the insulating resin film. When the heat from the heat source included in one circuit element is conducted through the substrate and the second circuit element is heated, the adhesion between the substrate and the insulating resin film can be improved. For this reason, the reliability of the circuit device can be further improved.
以上、本発明の構成について説明したが、本発明の表現を他のカテゴリーに変換したものもまた本発明の態様として有効である。 Although the configuration of the present invention has been described above, the expression of the present invention converted into another category is also effective as an aspect of the present invention.
本発明によれば、信頼性の高い回路装置を提供することができる。 According to the present invention, a highly reliable circuit device can be provided.
以下、本発明の実施の形態について、図面を用いて説明する。なお、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。なお、本明細書において、「上」方向とは、膜の積層の順番により決まる概念であり、先に積層される膜の側から見て後から積層される膜の存在する方向が上であると規定している。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In all the drawings, the same reference numerals are given to the same components, and the description will be omitted as appropriate. In this specification, the “upward” direction is a concept determined by the order of stacking of films, and the direction in which a film to be stacked later is present is the top as viewed from the side of the film to be stacked first. It stipulates.
図1は、本実施の形態における回路装置に用いられる基材の製造工程を示す断面図である。基材140としては、熱膨張係数が0.5〜5.0×10−6/Kの金属と熱伝導率が200〜500W/mKの金属とを組み合わせたクラッド材を用いることができる。熱膨張係数が0.5〜5.0×10−6/Kの金属としては、Fe、Ni、Coの合金が好適であるが、熱膨張係数が上記範囲内であれば、他の金属を含んでもよい。熱伝導率が200〜500W/mKの金属としては、Al、Au、Ag、Cuおよびその合金が好適であるが、熱伝導率が上記範囲内であれば、他の金属を含んでもよい。尚、基材140は、本発明の「金属または半導体から構成される基材」の一例である。
FIG. 1 is a cross-sectional view showing a manufacturing process of a substrate used in the circuit device according to the present embodiment. As the
実施の形態では、図1(a)に示すように、基材140としてインバー合金からなる第2の金属層152を両側から銅あるいはアルミニウムで構成された第1の金属層150および銅で構成された第3の金属層154で挟み込んで圧延することにより得られる3層構造のクラッド材が例示される。クラッド材の各層の膜厚は任意に設定可能であるが、クラッド材を厚板とする場合には、第1の金属層150の膜厚を200±100μm、第2の金属層152の膜厚を600±150μm、第3の金属層154を200±100μmとすることができる。また、クラッド材を薄板とする場合には、第1の金属層150の膜厚を70±30μm、第2の金属層152の膜厚を100±50μm、第3の金属層154を30±20μmとすることができる。このように設定することで、熱伝導性と低熱膨張性のバランスがとれたクラッド材が得られ、後述する所定の低温領域下での回路装置の動作安定性を向上させるとともに、基材140の熱による反りを抑制し、後述する絶縁樹脂膜との密着性を向上させることができる。
In the embodiment, as shown in FIG. 1A, a
続いて、回路素子を搭載する領域が開口になるように、第1の金属層150の表面にパターニング用レジスト膜(図示せず)を形成する。その後、図1(a)に示すように、パターニング用レジスト膜をマスクとして、第1の金属層150の表面をエッチングし、回路素子を搭載する領域に溝155を形成する。このように、回路素子を搭載する領域に合わせて第1の金属層150の表面に溝155を形成することにより、基材140に回路素子を搭載する際に、溝155に回路素子をはめ込むだけで、基材140に回路素子を容易かつ正確に載置することができる。回路素子の位置合わせが容易となることで、製造工程の簡略化や、歩留まりの向上が期待される。また、溝155に回路素子をはめ込むことにより、溝155の側壁と回路素子とが接触する領域が生じるため、回路素子から基材140への熱伝導経路および基材140から回路素子への熱伝導経路が増加し、基材を介した回路素子間の熱伝導効率をより高めることができる。なお、第1の金属層150の表面に形成される溝155の深さは、回路素子の位置決めの確実性および熱伝導効率の向上の観点から、20〜200μmが好ましく、50〜100μmがより好ましい。
Subsequently, a patterning resist film (not shown) is formed on the surface of the
次に、第1の金属層150の表面を、ウェットエッチングなどにより粗化する。たとえば、銅をウェットエッチングすると、銅の結晶粒に応じて銅の表面に凹凸を生じさせることができる。このように、第1の金属層150の表面に凹凸をつけることにより、第1の金属層150と基材140に搭載される回路素子および絶縁樹脂膜との間でアンカー効果がより発揮されやすくなるので、基材140と回路素子および絶縁樹脂膜との密着性、接着性を高めることができる。第1の金属層150の表面に付与される凹凸のRaは、密着性、接着性を確保する観点から、0.3〜10μmが好ましく、1〜3μmがより好ましい。第1の金属層150の表面のRaは、触針式表面形状測定器で計測することができる。
Next, the surface of the
なお、本実施の形態では、第1の金属層150の表面は全面にわたり粗化されるが、レーザーなどのエネルギ照射によって、接着性を高めたい部分に凹凸を局所的に形成してもよい。
Note that in this embodiment mode, the surface of the
図2は、粗化処理前の第1の金属層150の表面の電子顕微鏡像である。図2(a)および図2(b)の電子顕微鏡像の倍率は、それぞれ10,000倍、50,000倍である。また、図3は、粗化処理後の第1の金属層150の表面の電子顕微鏡像である。図3(a)および図3(b)の電子顕微鏡像の倍率は、それぞれ10,000倍、50,000倍である。図2と図3とを比較すると、粗化処理後の第1の金属層150の表面は、銅の結晶粒が顕わになり、輪郭に沿って凹凸が生じていることがわかる。銅の結晶粒が一定方向に長軸を有するため、粗化処理後の第1の金属層150の表面の凹凸に異方性が生じている。このように、第1の金属層150の表面に形成される凹凸に異方性を持たせることにより、アンカー効果が働きやすくなるので、後述する絶縁樹脂膜との密着性を向上させることができる。第1の金属層150の表面の凹凸が異方性を有することによるアンカー効果の向上については以下のように理解される。
FIG. 2 is an electron microscope image of the surface of the
図4(a)は、第1の金属層150の表面の凹凸が異方性を有しない場合の結晶粒310を模式的に表す平面図であり、図4(b)は、第1の金属層150の表面の凹凸が異方性を有する場合の結晶粒312を模式的に表す平面図である。図4(a)のように結晶粒310が異方性を有しない場合には、単位長あたりの結晶粒界数は方向(矢印310a)に依存して増減せず、異方性を持たない。一方、図4(b)のように結晶粒312が異方性を有する場合には、単位長あたりの結晶粒界数は、結晶粒の長手方向(矢印312a)と短手方向(矢印312b)とで異なり、異方性を持つ。ここで、各結晶粒が立体構造を有することを考慮すると、結晶粒界は段差を持つ(図3参照)ことから、異方性の結晶構造では、平面状は同一長さであっても、立体的には界面の全体長に差が生じる。したがって、第1の金属層150の表面の凹凸が異方性を有する場合に、第1の金属層150とその上に形成される絶縁樹脂膜とが剥離する際に、界面剥離の進行に異方性が生じる。このような界面剥離の進行の異方性を利用し、界面剥離の生じやすい方向(チップが長方形の場合など)に結晶粒界が多くなるように、第1の金属層150の素材を配置し、第1の金属層150の表面の粗化処理後に、回路素子を実装することにより、密着性の向上を図ることができ、より信頼性の高い半導体モジュールが製造可能となる。
FIG. 4A is a plan view schematically showing the
ここで、基材140の加工方法の説明に戻り、基材140を酸素中に暴露することにより、第1の金属層150の表面に金属酸化膜を形成する。第1の金属層150の表面に金属酸化膜を形成することにより、基材140の絶縁耐圧を向上させることができる。たとえば、第1の金属層150に銅が用いられた場合には、第1の金属層150の表面に酸化銅(CuO)または亜酸化銅(Cu2O)が形成される。また、第1の金属層150にアルミニウムが用いられた場合には、第1の金属層150の表面にアルマイト(Al2O3)が形成される。
Here, returning to the description of the processing method of the
なお、第1の金属層150の表面に金属酸化膜を形成することに代えて、プラズマCVD法などにより第1の金属層150の上にシリコン酸化膜を形成してもよく、プラズマ窒化プロセスにより第1の金属層150の表層を窒化しても、基材140の絶縁耐圧を向上させることができる。なお、第1の金属層150の上に絶縁ペースト、銀ペーストなどの接着層を塗布してもよい。これによれば、基材140と回路素子との密着性をさらに向上させることができる。
Instead of forming a metal oxide film on the surface of the
第1の金属層150の表面に設けられる金属酸化膜、シリコン酸化膜、窒化膜などの絶縁膜の層厚としては、0.5〜10μmが好ましい。絶縁膜の層厚が0.5μmより薄いと絶縁耐圧が不十分となり、絶縁膜の層厚が10μmより厚いと絶縁樹脂膜との密着性が不十分となる。
The layer thickness of an insulating film such as a metal oxide film, a silicon oxide film, or a nitride film provided on the surface of the
図5は、回路素子142aの熱伝導効率を高めるための加工方法を示す断面図である。まず、図5(a)に示すように、基材140に面する回路素子142aの裏面(基材140側の面)に複数の開口を有するフォトレジスト300を形成する。続いて、図5(b)に示すように、フォトレジスト300をマスクとして、エッチングにより回路素子142aに複数の凹部302を選択的に形成する。さらに、フォトレジスト300を除去した後、図5(c)に示すように、凹部302に、金属下地膜としてのシード膜を形成した後、電解めっきにより凹部302に銅などの熱伝導性に優れる金属を埋め込む。なお、回路素子142aは、本発明の「第2の回路素子」の一例である。
FIG. 5 is a cross-sectional view showing a processing method for increasing the heat conduction efficiency of the
このように、回路素子142aの裏面に、金属が埋め込まれた凹部302を形成することにより、回路素子142aの外部の熱を凹部302内の金属によって内部に容易に伝導できるとともに、回路素子142aに蓄積された熱が凹部302内の金属によって外部に容易に伝導できるので、回路素子142aの熱伝導効率が向上する。
In this way, by forming the
なお、回路素子142aに複数の貫通穴を形成した後、複数の貫通穴に熱伝導性に優れる金属を埋め込んでもよい。これによっても、回路素子142aの熱伝導効率を向上させることができる。また、凹部302が形成される面は、回路素子142aの裏面に限られず、表面でもよく、裏面および表面の両方であってもよい。このうち、熱伝導効率の向上の観点から、回路素子142aの裏面に凹部302を設けることがより望ましい。
In addition, after forming a plurality of through holes in the
図6および図7は、基材140に回路素子を実装する手順を示す断面図である。まず、図6(a)に示すように、基材140上に複数の回路素子142a、回路素子142b、受動素子144等の回路素子を固定するダイ・チップボンド工程を行う。なお、回路素子142bは、本発明の「第1の回路素子」の一例である。
6 and 7 are cross-sectional views showing a procedure for mounting a circuit element on the
回路素子142aは、たとえば、トランジスタ、ダイオード、ICチップ等であって、特に極低温領域(例えば、約−40℃から−20℃の温度範囲)などの所定の低温領域下において安定動作しない素子である。なお、回路素子142aには、上述のように、裏面に金属が埋め込まれた複数の凹部304が形成されている。
The
回路素子142bは、発熱源となる抵抗発熱体142b1を備えたチップである。抵抗発熱体142b1は外部からの電流によって発熱する。本実施の形態では、回路素子142bは、抵抗発熱体142b1の上に、極低温領域(例えば、約−40℃から−20℃の温度範囲)などの所定の低温領域下において安定動作しないICチップ142b2を積層した構成となっている。尚、回路素子142bは、ICチップ142b2をはずした抵抗発熱体142b1のみで構成してもよい。
The
本実施の形態においては、抵抗発熱体142b1からの熱がICチップ142b2に直接伝導して所定の低温領域以上の温度に加熱することができるために、所定の低温領域下の環境であってもICチップ142b1を安定動作させることができる。 In this embodiment, since heat from the resistance heating element 142b1 can be directly conducted to the IC chip 142b2 and heated to a temperature higher than a predetermined low temperature region, even in an environment under a predetermined low temperature region. The IC chip 142b1 can be stably operated.
また、受動素子144は、たとえば、チップコンデンサ、チップ抵抗等である。なお、ここで述べた受動素子144も、これらの受動素子144の一部または全部の材料となる埋込材料を、素子間絶縁膜を含有する膜の凹部内部に埋め込んで埋込部材を形成させる技術により形成することができる。
The
本実施の形態では、回路素子を搭載する領域に合わせて第1の金属層150の表面に溝155が形成されているので、基材140に回路素子142a、回路素子142bおよび受動素子144をそれぞれに対応する溝155にはめ込むことにより、容易かつ正確に載置することができる。
In the present embodiment, since the
さらに、本実施の形態では、回路素子142aと回路素子142bとの間に受動素子144を配置するように設けているが、回路素子142aを回路素子142bの隣に配置するように設計してもよい。こうすることで、回路素子142bから回路素子142aへの熱の熱伝達経路をより短くすることができるため、回路素子142aに熱を効率的に伝導することができる。
Further, in this embodiment, the
続いて、図6(b)に示すように、銅箔付き樹脂膜などの導電性膜付き絶縁樹脂膜を基材140上に貼付し、真空プレスにより、回路素子142a、回路素子142bおよび受動素子144を絶縁樹脂膜122内に押し込む。なお、絶縁樹脂膜122は、本発明の「絶縁樹脂膜」の一例である。
Subsequently, as shown in FIG. 6B, an insulating resin film with a conductive film such as a resin film with a copper foil is pasted on the
これにより、回路素子142a、回路素子142bおよび受動素子144が絶縁樹脂膜122内に埋め込まれ、回路素子142a、回路素子142bおよび受動素子144が絶縁樹脂膜122内に圧着されて接着するとともに、絶縁樹脂膜122と基材140とが接合する。なお、各回路素子と基材140との間には絶縁樹脂膜122が存在するが、図6(b)〜図6(e)および図7(f)〜図7(i)では図示を省略する。なお、絶縁樹脂膜122内への回路素子の埋め込みをより確実にするために、図6(a)において、第1の金属層150の表面に絶縁樹脂膜を予め成膜した後、基材140に回路素子を載置してもよい。これによれば、基材140に載置された回路素子間の絶縁性をさらに高めることができる。
As a result, the
また、複数の回路素子142a、回路素子142bおよび受動素子144に段差が生じている場合でも、回路素子142a、回路素子142bおよび受動素子144間へ絶縁樹脂膜が入り込むため、基材140から導電性膜123までの厚さを均一に保つこともできる。これにより、回路装置の寸法精度を高めることができる。
In addition, even when there are steps in the plurality of
導電性膜123は、たとえば圧延銅箔等の圧延金属である。絶縁樹脂膜122としては、加熱することにより軟化する材料であればどのようなものを用いることもできるが、たとえばエポキシ樹脂、BTレジン等のメラミン誘導体、液晶ポリマー、PPE樹脂、ポリイミド樹脂、フッ素樹脂、フェノール樹脂、ポリアミドビスマレイミド等を用いることができる。このような材料を用いることにより、回路装置の剛性を高めることができ、回路装置の安定性を向上することができる。
The
また、絶縁樹脂膜122には、フィラーまたは繊維等の充填材を含めることができる。フィラーとしては、たとえば粒子状または繊維状のSiO2やSiNを用いることができる。絶縁樹脂膜122にフィラーや繊維を含めることにより、絶縁樹脂膜122を加熱して回路素子142a、回路素子142bおよび受動素子144を熱圧着した後、絶縁樹脂膜122をたとえば室温に冷却する際に、絶縁樹脂膜122の反りを低減することができ、また熱伝導性も向上する。これにより、回路素子142および受動素子144と絶縁樹脂膜122との密着性を高めることができる。また、絶縁樹脂膜122に繊維を含めた場合、絶縁樹脂膜122の剛性を高めることができるため、ハンドリングが容易になる。このような観点からは、絶縁樹脂膜122を構成する材料としてアラミド不織布を用いると、繊維よりも樹脂の流動性が高くなるため、加工性を良好にすることができる。
The insulating
導電性膜付き絶縁樹脂膜としては、フィルム状の絶縁樹脂膜122上に導電性膜123が付着したものを用いることができる。また、導電性膜付き絶縁樹脂膜は、導電性膜123上に絶縁樹脂膜122を構成する樹脂組成物を塗布・乾燥することにより形成することもできる。本実施の形態において、樹脂組成物は、本発明の目的に反しない範囲において、硬化剤、硬化促進剤、その他の成分を含むことができる。導電性膜付き絶縁樹脂膜は、絶縁樹脂膜122がBステージ化(一次硬化、半硬化あるいは仮硬化した状態を意味する)した状態で基材140上に配置される。
As the insulating resin film with a conductive film, a film in which a
このようにすれば、絶縁樹脂膜122と回路素子142a、回路素子142bおよび受動素子144との密着性を高めることができる。この後、絶縁樹脂膜122を構成する樹脂の種類に応じて絶縁樹脂膜122を加熱し、真空下または減圧下で導電性膜付き絶縁樹脂膜122と回路素子142a、回路素子142bおよび受動素子144を圧着する。また、他の例において、フィルム状の絶縁樹脂膜122をBステージ化した状態で基材140上に配置し、さらにその上に導電性膜120を配置して絶縁樹脂膜122を回路素子142a、回路素子142b、受動素子144と熱圧着する際に、導電性膜123を絶縁樹脂膜122に熱圧着することによっても導電性膜付き絶縁樹脂膜122を形成することができる。
In this way, adhesion between the insulating
そして、導電性膜123を、レーザー直描法(トレパニングアライメント)またはウェット銅エッチングにより配線形成する配線パターニング工程を行う。
Then, a wiring patterning process is performed in which the
また、この後、図6(c)に示すように、炭酸ガスレーザー、YAGレーザー、ドライエッチングを組み合わせて絶縁樹脂膜122にビアホール(スルーホール)を形成するビアホール形成工程を行う。
Thereafter, as shown in FIG. 6C, a via hole forming step of forming a via hole (through hole) in the insulating
続いて、図6(d)に示すように、高アスペクト比対応の無電解銅めっき、電解銅めっきにより、導電性膜120を形成するとともに、スルーホール内を導電性材料で埋め込み、ビア121を形成するめっき工程を行う。次いで、導電性膜120をセミアディティブめっきによりパターニングして高密度配線を形成し、複数の回路素子142a、回路素子142bおよび受動素子144間を電気的に接続する配線形成工程を行う。
Subsequently, as shown in FIG. 6D, a
次いで、図6(e)に示すように、導電性膜付き絶縁樹脂膜の絶縁樹脂膜122が第一の絶縁樹脂膜および第二の絶縁樹脂膜により構成されるように、さらに導電性膜123付きの第二の絶縁樹脂膜を形成する第二の絶縁樹脂膜形成工程を行う。導電性膜付き絶縁樹脂膜において、第一の絶縁樹脂膜上に第二の絶縁樹脂膜が形成され、第二の絶縁樹脂膜上に導電性膜123が形成される。
Next, as shown in FIG. 6E, the
本実施の形態において、第二の絶縁樹脂膜は、回路素子142a、回路素子142bおよび受動素子144を絶縁樹脂膜122内に埋め込み熱圧着する際に、第一の絶縁樹脂膜を構成する材料よりも、剛性の高い材料により構成されてもよい。これにより、熱圧着時に、回路素子142a、回路素子142bおよび受動素子144を第一の絶縁樹脂膜内に埋め込むとともに、絶縁樹脂膜122の形状を剛直に保つことができる。
In the present embodiment, the second insulating resin film is made of a material constituting the first insulating resin film when the
第二の絶縁樹脂膜を構成する材料は、第一の絶縁樹脂膜において説明した、たとえばエポキシ樹脂、BTレジン等のメラミン誘導体、液晶ポリマー、PPE樹脂、ポリイミド樹脂、フッ素樹脂、フェノール樹脂、ポリアミドビスマレイミド等の中から適宜選択して用いることができる。 The material constituting the second insulating resin film is, for example, an epoxy resin, a melamine derivative such as BT resin, a liquid crystal polymer, a PPE resin, a polyimide resin, a fluororesin, a phenol resin, a polyamide bis described in the first insulating resin film. It can be appropriately selected from maleimide and the like.
第二の絶縁樹脂膜の上部にさらに設けられる導電性膜123は、たとえば圧延銅箔等の圧延金属であってもよい。
The
ここで、たとえば、第一の絶縁樹脂膜は、第二の絶縁樹脂膜を構成する材料よりも軟化しやすい材料により構成することができる。これにより、熱圧着時に第一の絶縁樹脂膜の方が第二の絶縁樹脂膜よりも変形しやすくなるので、第一の絶縁樹脂膜内に回路素子142a、回路素子142bおよび受動素子144がスムーズに押し込まれるとともに、第二の絶縁樹脂膜が剛直性を保ち、絶縁樹脂膜122全体が変形するのを防ぐことができる。
Here, for example, the first insulating resin film can be made of a material that is easier to soften than the material forming the second insulating resin film. As a result, the first insulating resin film is more easily deformed than the second insulating resin film during thermocompression bonding, so that the
また、たとえば、第一の絶縁樹脂膜は、第二の絶縁樹脂膜を構成する材料よりもガラス転移温度の低い材料により構成することもできる。また、他の例において、第一の絶縁樹脂膜は、第二の絶縁樹脂膜を構成する材料よりも、回路素子142a、回路素子142bや受動素子144との密着性が高い材料により構成することもできる。このようにしても、上述したのと同様の効果を得ることができる。
Further, for example, the first insulating resin film can be made of a material having a glass transition temperature lower than that of the material constituting the second insulating resin film. In another example, the first insulating resin film is made of a material having higher adhesion to the
さらに、第一の絶縁樹脂膜および第二の絶縁樹脂膜には、フィラーまたは繊維等の充填材を含めることができる。この場合、第一の絶縁樹脂膜における充填材の含有量が、第二の絶縁樹脂膜における充填材の含有量よりも少なくなるように構成してもよい。また、第二の絶縁樹脂膜にのみ充填材を含め、第一の絶縁樹脂膜には充填材を含めない構成とすることもできる。このようにすれば、第一の絶縁樹脂膜の柔軟性を高めて回路素子142a、回路素子142bおよび受動素子144の埋め込みを行いやすくするとともに、第二の絶縁樹脂膜により絶縁樹脂膜122の反りを低減することができる。
Further, the first insulating resin film and the second insulating resin film can include a filler or a filler such as fiber. In this case, the content of the filler in the first insulating resin film may be configured to be smaller than the content of the filler in the second insulating resin film. Alternatively, the second insulating resin film may include a filler, and the first insulating resin film may include no filler. In this way, the flexibility of the first insulating resin film is increased to facilitate embedding of the
以上のように、第一の絶縁樹脂膜および第二の絶縁樹脂膜をそれぞれ目的に応じて好ましい材料により構成することにより、絶縁樹脂膜122への回路素子142a、回路素子142bおよび受動素子144の埋め込みを良好に行うことができるとともに、回路装置の剛性を高め、成型性を向上することができる。
As described above, by configuring the first insulating resin film and the second insulating resin film with preferable materials according to the purpose, the
次に、図7(f)に示すように、第二の絶縁樹脂膜およびその上部の導電性膜についても、上記と同様に、配線パターニング工程、ビアホール形成工程、めっき工程、配線形成工程を繰り返して、2層配線形成工程を行う。 Next, as shown in FIG. 7F, the wiring patterning step, the via hole forming step, the plating step, and the wiring forming step are repeated for the second insulating resin film and the conductive film thereabove as well. Then, a two-layer wiring forming process is performed.
なお、後述するように、第二の絶縁樹脂膜の上にさらに積層される積層膜160に、配線125や導電性膜124があらかじめ設けられている場合には、第二の絶縁樹脂膜の表面に別途配線を形成する必要はない。
As will be described later, when the
続いて、図7(g)に示すように、第二の絶縁樹脂膜の上部に、凹部190を構成する積層膜160を積層する機能層形成第一工程を行う。この積層膜160は、あらかじめレーザー加工またはプレス加工などで窪ませた凹部あるいは打ち抜いた貫通部を備えているため、第二の絶縁樹脂膜の上部に圧着などにより接着されると、凹部190を構成することになる。この凹部190は、底面を有し、積層膜160の上方にのみ開口する窪状の凹部であってもよく、積層膜160の両面に開口するトンネル状の貫通部と第二の絶縁樹脂膜の上面とで構成される凹部であってもよい。いずれにしても、後述のペースト状の埋込材料を埋め込むことができる点では変わりないからである。
Subsequently, as shown in FIG. 7G, a functional layer forming first step of laminating a
このように圧着などにより接着することにより、第一の膜の上部に、凹部や貫通部を備える第二の膜を貼付して凹部を構成すれば、膜を積層した後にパターニングやエッチングなどにより凹部を形成する場合に比べて、製造安定性よく凹部を構成することができる。 In this way, by adhering by pressure bonding or the like, if a concave portion is formed by attaching a second film having a concave portion or a penetrating portion to the upper portion of the first film, the concave portion is formed by patterning or etching after the films are stacked. Compared to the case of forming the concave portion, the concave portion can be formed with high manufacturing stability.
すなわち、本実施形態において、凹部190を構成するには、絶縁樹脂膜122上に積層膜160を積層した後にパターニングやエッチングなどにより、凹部190を形成してもよい。または、絶縁樹脂膜122上に、あらかじめ凹部または貫通部を形成した積層膜160を圧着してもよい。
That is, in this embodiment, in order to form the
なお、絶縁樹脂膜122上に、あらかじめ凹部または貫通部を形成した積層膜160を圧着する方が、製造工程が簡便になるため望ましい。
Note that it is preferable to pressure-bond the
また、この積層膜160は、絶縁樹脂膜であってもよい。積層膜160に用いられる絶縁樹脂膜としては、上記の絶縁樹脂膜122において説明した、たとえばエポキシ樹脂、BTレジン等のメラミン誘導体、液晶ポリマー、PPE樹脂、ポリイミド樹脂、フッ素樹脂、フェノール樹脂、ポリアミドビスマレイミド等の中から適宜選択して用いることができる。このような材料を用いることにより、後述する配線125や導電性膜124が他の導電性部材と好適に絶縁されるからである。また、このような材料は凹部の加工または真空貼付法による積層が容易だからでもある。
The
また、この積層膜160は、特に限定されないが、膜強度の観点からは、膜厚が50nm以上であってもよく、特に100nm以上であってもよい。膜厚がこの範囲にあれば、積層膜160の構成する凹部190に掻取手段200により埋込材料を埋め込んだ場合にも、積層膜160の破損が生じ難いからである。この積層膜の膜厚には特に上限はないが、埋込部材が回路素子の構成部材としての機能を発揮しうる膜厚であるように構成することができる。
Further, the
また、この積層膜160には、配線125や導電性膜124があらかじめ設けられていてもよい。これらの配線125や導電性膜124としては、たとえば圧延銅箔等の圧延金属を加工して用いることができる。このように配線125や導電性膜124をあらかじめ設けておくことにより、別途の配線形成工程や導電性膜形成工程が不要となるため、回路装置の製造工程が簡便となり、製造コストおよび製造安定性を向上させることができるからである。
In addition, the
そして、この凹部190を構成する積層膜160を積層する工程は、この積層膜を真空貼付法または減圧貼付法により積層する工程を含んでもよい。ここで、真空貼付法または減圧雰囲気法とは、真空雰囲気下または減圧雰囲気下において、この積層膜160を熱圧着などにより貼り付ける方法を意味する。このように、真空雰囲気法または減圧雰囲気法を用いると、第二の絶縁樹脂膜と積層膜160または埋込部材との間に気泡などが混入しにくくなるため、抵抗器180やキャパシタ175などの埋込部材と他の導電性部材との電気的接触が改善されて高速信号伝送が可能となるか、あるいは回路装置の製造コストおよび製造安定性が改善される。
And the process of laminating | stacking the
次いで、図7(h)に示すように、ペースト状の埋込材料をこの積層膜160の構成する凹部190内部に埋め込む工程と、この埋込材料に乾燥などの処理を施して抵抗器180や後述するキャパシタ175を構成する高誘電率部材170などの回路素子の一部または全部を構成する埋込部材を形成する工程と、からなる機能層形成第二工程とを行う。
Next, as shown in FIG. 7 (h), a paste-like embedding material is embedded in the
このように、ペースト状の埋込材料を積層膜160の構成する凹部190内部に埋め込んで処理することにより回路素子の一部または全部を構成する埋込部材を形成すると、埋込部材を形成する工程が簡便となる。このため、抵抗器180や後述するキャパシタ175を構成する高誘電率部材170などを含む回路素子の一部または全部を構成する埋込部材の表面を平坦(バンプレス)にすることができるので、小型化または薄型化された回路装置を製造安定性よく提供することができる。
As described above, when the embedded member constituting part or all of the circuit element is formed by embedding and processing the paste-like embedding material in the
ここで、この回路素子の一部または全部を構成する埋込部材は、受動素子などを構成する部材とすることができる。例えば、この埋込部材は、抵抗器180や後述するキャパシタ175などの受動素子の一部または全部を構成する部材であってもよい。この埋込部材が抵抗器180の一部または全部を構成する部材である場合には、この埋込部材の材料である埋込材料は、高抵抗を有する材料であれば特に限定はないが、例えば、カーボンや、Ni−Cr(ニクロム)をはじめとする金属材料を含む材料などを用いることができる。
Here, the embedded member constituting part or all of the circuit element can be a member constituting a passive element or the like. For example, this embedded member may be a member constituting part or all of a passive element such as the
また、この埋込部材が後述するキャパシタ175を構成する高誘電率部材170である場合には、この埋込部材の材料は、高誘電率を有する材料であれば特に限定はないが、例えば、大きな比表面積を持つ活性炭などの炭素系材料や、五酸化タンタルなどを含む材料を用いることができる。
Further, when the embedded member is a high dielectric
なお、キャパシタの下部電極または上部電極は、導電性を有する金属により形成することができる。例えば、銅、アルミニウムなどからなる薄膜電極などを用いることができる。 Note that the lower electrode or the upper electrode of the capacitor can be formed of a conductive metal. For example, a thin film electrode made of copper, aluminum, or the like can be used.
ここで、回路装置内に、CVDや、パターニングや、エッチングなどの手法を用いる通常の工程でキャパシタを設ける場合には、キャパシタは、一般に高誘電率部材と、電極部材という異種材料からなる部材を含むため、キャパシタの上面を平坦にすることが難しく、バリなども発生しやすく、また精度よくエッチングをすることが困難であるため製造安定性の面でも改善の余地があった。 Here, when a capacitor is provided in a circuit device by a normal process using a technique such as CVD, patterning, or etching, the capacitor generally includes a member made of different materials such as a high dielectric constant member and an electrode member. Therefore, it is difficult to flatten the upper surface of the capacitor, burrs are easily generated, and it is difficult to perform etching accurately, so there is room for improvement in terms of manufacturing stability.
一方、本実施の形態のように、凹部内部に高誘電率材料を埋め込むことによりキャパシタを形成する場合には、リソグラフィ技術も必要なく、あるいはエッチングを行う必要もないため、製造安定性が向上し、精度よく加工することも容易になり、あるいはバリなどの発生が低減して不純物などによる汚染なども少なくなる。 On the other hand, when the capacitor is formed by embedding a high dielectric constant material in the recess as in this embodiment, the manufacturing stability is improved because there is no need for lithography technology or etching. Therefore, it becomes easy to process with high precision, or the occurrence of burrs and the like is reduced, so that contamination due to impurities and the like is reduced.
また、本実施の形態のように、凹部内部に高誘電率材料を埋め込むことによりキャパシタを形成する場合には、キャパシタの下部電極または上部電極と、高誘電率部材との平面形状が完全に一致している必要がないため、目合わせが容易であり、製造の際の設計マージンが大きく、この点でも製造安定性が向上する。 Further, when a capacitor is formed by embedding a high dielectric constant material in the recess as in this embodiment, the planar shape of the lower electrode or upper electrode of the capacitor and the high dielectric constant member is completely the same. Since it is not necessary to make adjustments, alignment is easy and a design margin in manufacturing is large, which also improves manufacturing stability.
また、これらの埋込材料は、粉末状の固形物を溶媒中に懸濁したペースト状の材料であってもよい。このようなペースト状の材料であれば、後述する掻取手段200により、容易に凹部190内部に埋め込むことができる。
Further, these embedding materials may be paste-like materials in which a powdery solid is suspended in a solvent. Such a paste-like material can be easily embedded in the
また、この埋め込む工程は、この埋込材料をスキージなどの掻取手段200により埋め込む工程を含んでもよい。このようにスキージなどの掻取手段200を用いることにより、凹部190内部に隙間なく埋込材料を埋め込むことができ、余った埋込材料は掻取手段200により排除されるため、埋込部材の製造工程が簡便になり、回路素子の一部または全部を構成する埋込部材の表面が平坦になるので、薄型化または小型化された回路装置を製造安定性よく製造することができる。
The embedding step may include a step of embedding the embedding material with a scraping means 200 such as a squeegee. By using the scraping means 200 such as a squeegee in this way, the embedding material can be embedded without gaps in the
また、かかる掻取手段により埋込材料を埋め込んだ場合には、出来合の抵抗器やキャパシタなどの受動素子を搭載する場合に発生しがちな、受動素子と、受動素子搭載面との間の隙間が発生する可能性が少ない。掻取手段により埋込材料が搭載面に圧着されるためである。そのため、本実施の形態においては、かかる空隙による回路装置の特性の低下を防ぐことができる。 In addition, when embedding material is embedded by such scraping means, it is likely to occur when mounting passive elements such as ready resistors and capacitors, between the passive element and the passive element mounting surface. There is little possibility of gaps. This is because the embedding material is pressed against the mounting surface by the scraping means. For this reason, in this embodiment, it is possible to prevent deterioration of the characteristics of the circuit device due to the gap.
あるいは、この埋め込む工程は、この埋込材料をスクリーン法により埋め込む工程を含んでもよい。ここで、スクリーン法とは、孔版印刷法の一種で版に絹や、テトロン、ナイロン等の化学繊維、あるいは金属繊維などのスクリーンを利用する印刷法を意味する。 Alternatively, the embedding step may include a step of embedding the embedding material by a screen method. Here, the screen method is a kind of stencil printing method and means a printing method using a screen made of a chemical fiber such as silk, tetron or nylon, or a metal fiber for a plate.
スクリーン法を実施することにより、スクリーン面に接して埋込材料の上面が形成されるため、積層膜の上部の一面とこの構成部材の上部の一面とで容易に平坦な面を形成させることができ、その結果、さらに上部に積層される膜の上面も平坦となるため、小型化または薄型化された回路装置を製造安定性よく提供することができるからである。また、この場合、凹部内にあらかじめ別の部材などが設けられていなければ、この積層膜の下部の一面とこの構成部材の下部の一面とで平坦な面を形成する。 By performing the screen method, since the upper surface of the embedded material is formed in contact with the screen surface, it is possible to easily form a flat surface between the upper surface of the laminated film and the upper surface of the constituent member. As a result, the upper surface of the film laminated on the upper portion is also flattened, so that a circuit device reduced in size or thickness can be provided with high manufacturing stability. In this case, if another member or the like is not provided in advance in the recess, a flat surface is formed by the lower surface of the laminated film and the lower surface of the constituent member.
本実施の形態において、スクリーン法を実施する手順としては、まず、スクリーンを枠に張り、四方を引っ張り緊張させて固定し、その上に機械的または光工学的(写真的)方法で版膜(レジスト)を作って必要な画線以外の目を塞いで版を作る。次に、枠内に埋込材料を入れ、スキージと呼ぶヘラ状のゴム板などからなる掻取手段200でスクリーンの内面を加圧・移動する。すると、埋込材料は、版膜のない部分のスクリーンを透過して版の下に置かれた被印刷物面である積層膜160の凹部190内部に押し出されて、凹部内部を隙間ない状態で埋め尽くすこととなる。
In this embodiment, as a procedure for carrying out the screen method, first, the screen is stretched on a frame, and is fixed by pulling and tensioning all sides, and then a plate film (mechanical or optical engineering (photographic) method is used thereon. (Resist) to make a plate with the eyes other than the necessary strokes closed. Next, an embedding material is put into the frame, and the inner surface of the screen is pressurized and moved by scraping means 200 made of a spatula-shaped rubber plate called a squeegee. Then, the embedding material passes through the screen of the portion without the plate film and is pushed out into the
また、本実施の形態における回路装置の製造方法は、この積層膜160の凹部190外に残存するこの埋込材料をスキージ等の掻取手段200などにより除去する工程をさらに備えてもよい。このように、埋込材料を除去する工程を備えることにより、この凹部190内部を埋め尽くした状態で余ってしまう埋込材料を積層膜の上から除去することができるため、積層膜の上面を平坦にすることができ、残存した埋込材料の存在による回路装置の特性の低下を防ぐことができる。
In addition, the method of manufacturing the circuit device according to the present embodiment may further include a step of removing the embedded material remaining outside the
このような埋込材料を除去する工程としては、例えば、スキージなどの掻取手段200により積層膜160の上面を掻き取る工程などを設けてもよい。この場合、積層膜160の凹部190に埋込材料を埋め込む工程と、この埋込材料を除去する工程とが、同一の工程となってもかまわない。同一の工程で行うことにより、回路装置の製造コストおよび製造安定性を改善できる。
As a step of removing such an embedding material, for example, a step of scraping the upper surface of the
また、この埋込材料を乾燥させて抵抗器180や後述するキャパシタ175を構成する高誘電率部材170などの埋込部材を形成する工程は、この埋込材料、この埋込材料を凹部190内部に含む積層膜160または製造途中の回路装置全体を加熱することによって、この埋込材料を乾燥させる工程を含んでもよい。また、この埋込材料を乾燥させて埋込部材を形成する工程は、絶縁性樹脂膜からなる積層膜160を他の部材と熱圧着させる工程と同一の工程であってもよい。同一の工程で行うことにより、回路装置の製造コストおよび製造安定性を改善できる。
Further, the step of drying the embedded material to form an embedded member such as the
このような製造方法によれば、積層膜と、この積層膜に埋め込まれた埋込部材とを備え、この積層膜の上部の一面とこの埋込部材の上部の一面とで平坦な面を形成するように構成されている回路装置が提供される。また、この場合、凹部内にあらかじめ別の部材などが設けられていなければ、この積層膜の下部の一面とこの埋込部材の下部の一面とで平坦な面を形成する。ここで、上記の積層膜の上部または下部の一面と埋込部材の上部または下部の一面とで形成される平坦な面は、完全に平坦な面である必要はなく、多少の凹凸があっても実質的に平坦な面であればよい。 According to such a manufacturing method, a laminated film and an embedded member embedded in the laminated film are provided, and a flat surface is formed by an upper surface of the laminated film and an upper surface of the embedded member. A circuit device configured to do so is provided. In this case, if another member or the like is not provided in advance in the recess, a flat surface is formed by the lower surface of the laminated film and the lower surface of the embedded member. Here, the flat surface formed by the upper surface or the lower surface of the laminated film and the upper surface or the lower surface of the embedded member does not need to be a completely flat surface, and has some unevenness. As long as the surface is substantially flat.
このような構成を備える回路装置は、この積層膜の上部の一面とこの埋込部材の上部の一面とで平坦な面を形成するように構成されているため、さらに上部に積層される薄膜の上部表面も平坦な面を形成するので、薄型化または小型化された回路装置を製造安定性よく提供することができる。また、この積層膜の下部の一面とこの埋込部材の下部の一面とで平坦な面を形成するように構成されているため、下層膜との層間密着性も良好となる。 Since the circuit device having such a configuration is configured to form a flat surface by one surface of the upper portion of the laminated film and one surface of the upper portion of the embedded member, the thin film to be further laminated on the upper portion is formed. Since the upper surface also forms a flat surface, a thin or miniaturized circuit device can be provided with high manufacturing stability. In addition, since the flat surface is formed by the lower surface of the laminated film and the lower surface of the embedded member, the interlayer adhesion with the lower layer film is improved.
次いで、図7(i)に示すように、積層膜および回路装置の構成部材のさらに上部に、さらなる絶縁樹脂膜およびその上部の導電性膜を形成し、上記と同様に、配線パターニング工程、ビアホール形成工程、めっき工程、配線形成工程を繰り返して、3層配線形成工程を行う。そして、最上層の上部に形成された導電性膜126上に、半田印刷法などにより裏面電極として半田電極(ハンダボール)210を形成する半田電極形成工程を行う。
Next, as shown in FIG. 7 (i), a further insulating resin film and a conductive film thereabove are formed further on the laminated film and the constituent members of the circuit device. The three-layer wiring forming process is performed by repeating the forming process, the plating process, and the wiring forming process. Then, a solder electrode forming process is performed in which a solder electrode (solder ball) 210 is formed as a back electrode on the
本実施の形態によると、所定の低温領域下(例えば、約−40℃から−20℃の温度範囲)において安定動作しない回路素子142aは、回路素子142bからの熱が基材140を伝導して所定の低温領域以上の温度に加熱されるために、所定の低温領域下の環境であっても回路素子142aを安定動作させることができる。この結果、回路装置の信頼性を向上させることができる。
According to the present embodiment, the
後述するように、このようにして形成した回路装置は、導電性膜付き絶縁樹脂膜の導電性膜上に別の導電性膜付き絶縁樹脂膜を積み重ねて配線層を形成し、複数の回路素子142a、回路素子142bや受動素子144間を電気的に接続し、他のデバイスと電気的に接続することができる。
As will be described later, the circuit device thus formed has a plurality of circuit elements formed by stacking another insulating resin film with a conductive film on the conductive film of the insulating resin film with a conductive film to form a wiring layer. 142a, the
本実施の形態における回路装置の製造工程によれば、簡易な方法で複数の回路素子142a、回路素子142bや受動素子144を絶縁樹脂膜122内に埋め込み封止することができる。また、基材140における回路素子142aと回路素子142bとの距離および基材140の材質の少なくとも一方を容易に設定することができる。また、回路装置を小型化することもできる。また、回路装置の基材140と絶縁樹脂膜122との密着性を向上させることができる。
According to the manufacturing process of the circuit device in this embodiment, a plurality of
本実施の形態によれば、ウエハ工程と、ISB(Integrated System in Board;登録商標)の技術、装置を活用した、マルチチップSiPを実現することができる。また、真空貼付法により、複数のLSI上に絶縁フィルム、銅配線を一括で形成することもできる。そして、バンプレス構造が実現でき、高速信号伝送、薄型パッケージが実現できる。その結果、回路装置内に受動素子を内蔵させることが可能になり、薄型の高機能SiPを提供することができる。 According to the present embodiment, it is possible to realize a multi-chip SiP using a wafer process, ISB (Integrated System in Board; registered trademark) technology and apparatus. In addition, an insulating film and copper wiring can be collectively formed on a plurality of LSIs by vacuum bonding. A bumpless structure can be realized, and high-speed signal transmission and a thin package can be realized. As a result, a passive element can be built in the circuit device, and a thin high-performance SiP can be provided.
以上、本発明を実施の形態および実施例に基づいて説明した。この実施の形態および実施例はあくまで例示であり、種々の変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。 The present invention has been described based on the embodiments and examples. It is to be understood by those skilled in the art that the embodiments and examples are merely examples, and various modifications are possible and that such modifications are within the scope of the present invention.
例えば、表面に凹部を備える膜の凹部の内部に埋込材料を埋め込む方法としては、スクリーン法により埋め込む方法に限られず、この膜の上面全面に埋込材料を塗布して、凹部の外部に存在する埋込材料を掻取手段などにより除去する方法を用いてもよい。例えば、CVD法などにより埋込材料をこの膜の上面全面に積層させて、この埋込材料のうち凹部からはみ出したものをスキージなどで掻き取って除去してもよい。 For example, the method of embedding the embedding material in the concave portion of the film having the concave portion on the surface is not limited to the method of embedding by the screen method, and the embedding material is applied to the entire upper surface of the film and exists outside the concave portion. A method of removing the embedded material to be removed by a scraping means or the like may be used. For example, an embedding material may be laminated on the entire upper surface of this film by a CVD method or the like, and a portion of the embedding material protruding from the recess may be scraped off with a squeegee or the like.
あるいは、この膜の上面の一部に埋込材料を載置して、この埋込材料を掻取手段で横方向に移動させながら凹部の上を通過させることによって、凹部の内部に埋込材料を埋め込む方法を用いてもよい。例えば、凹部の近くの膜上に炭素材料を含むペーストを塗布して、このペーストをスキージにより引っ掻きながら膜上を移動させて、凹部の上面を移動させることによって、凹部の内部にペーストを埋め込んでもよい。 Alternatively, the embedding material is placed on a part of the upper surface of the film, and the embedding material is passed through the recess while moving the embedding material laterally by the scraping means. You may use the method of embedding. For example, by applying a paste containing a carbon material on a film near the recess, moving the paste on the film while scratching the paste with a squeegee, and moving the upper surface of the recess, the paste is embedded inside the recess. Good.
あるいは、配線層において、層間の電気的接続は、スルーホールを導電性材料で埋め込む方法に限られず、たとえば、ワイヤを介して行うこともできる。この場合ワイヤを封止材により覆ってよい。 Alternatively, in the wiring layer, the electrical connection between the layers is not limited to the method of filling the through hole with a conductive material, and can be performed, for example, via a wire. In this case, the wire may be covered with a sealing material.
また、積層膜160の材料は、絶縁樹脂膜に限られず、抵抗器の材料となるカーボン材料やキャパシタの構成部材となる高誘電率材料であってもよい。この場合、積層膜160の凹部190に埋め込まれる埋込材料は、絶縁性樹脂材料であることができる。積層膜中において、かかる抵抗器やキャパシタの構成部材となる領域が大部分を占め、絶縁性樹脂膜が占める領域が少ない場合には、このような構成が特に有効である。
The material of the
そして、上記の埋込材料としては、ペースト状の埋込材料に限定されず、掻取手段により上記の積層膜の凹部内部に埋め込むことができるテクスチャーを有する材料であればよく、例えば、乾燥した粉末状の材料であってもよく、あるいは軟化した樹脂材料などであってもよい。 The above-described embedding material is not limited to a paste-like embedding material, and may be any material having a texture that can be embedded in the concave portion of the laminated film by scraping means, for example, dried It may be a powdered material or a softened resin material.
さらに、キャパシタや抵抗器をはじめとする回路素子の一部または全部を構成する埋込部材を形成するための上記の埋込材料の処理方法としては、乾燥処理に限定されず、例えば、焼成、圧着、圧縮、固化、凝固、成型、架橋、硬化、変性などの様々な処理を、目的とする埋込部材の特性に応じて用いることができる。 Furthermore, the method for treating the embedded material for forming the embedded member constituting part or all of the circuit elements including the capacitor and the resistor is not limited to the drying process, for example, firing, Various treatments such as pressure bonding, compression, solidification, coagulation, molding, crosslinking, curing, and modification can be used according to the characteristics of the target embedded member.
100 BGA、102 LSIチップ、104 金属線、106 ガラスエポキシ基板、108 接着層、110 封止樹脂、112 半田ボール、120 配線、121 ビア、122 絶縁樹脂膜、123 導電性膜、124 導電性膜、125 配線、126 導電性膜、140 基材、142a 所定の低温領域下で安定動作しない回路素子、142b 発熱源を含む回路素子、142b1 抵抗発熱体、142b2 ICチップ、144 受動素子、146 引張方向、148 応力緩和方向、160 積層膜、170 高誘電率部材、175 キャパシタ、180 抵抗器、190 凹部、200 掻取手段、210 半田ボール。 100 BGA, 102 LSI chip, 104 metal wire, 106 glass epoxy substrate, 108 adhesive layer, 110 sealing resin, 112 solder ball, 120 wiring, 121 via, 122 insulating resin film, 123 conductive film, 124 conductive film, 125 wiring, 126 conductive film, 140 base material, 142a circuit element that does not operate stably under a predetermined low temperature region, 142b circuit element including a heat source, 142b1 resistance heating element, 142b2 IC chip, 144 passive element, 146 tensile direction, 148 Stress relaxation direction, 160 laminated film, 170 high dielectric constant member, 175 capacitor, 180 resistor, 190 recess, 200 scraping means, 210 solder ball.
Claims (2)
前記基材の上に設けられた第1の回路素子および第2の回路素子と、
を備え、
前記第1の回路素子は、発熱源を含み、
前記第2の回路素子は、所定の低温領域下で安定動作しない素子であり、
前記第1の回路素子に含まれる発熱源からの熱が前記基材を伝導して前記第2の回路素子が加熱されることで、前記第2の回路素子が安定動作するよう、前記基材における前記第1の回路素子と前記第2の回路素子との距離および前記基材の材質の少なくとも一方を設定したことを特徴とする回路装置。 A substrate composed of metal or semiconductor;
A first circuit element and a second circuit element provided on the substrate;
With
The first circuit element includes a heat source;
The second circuit element is an element that does not stably operate under a predetermined low temperature region,
The base material is configured such that heat from a heat source included in the first circuit element is conducted through the base material and the second circuit element is heated, so that the second circuit element operates stably. A circuit device characterized in that at least one of a distance between the first circuit element and the second circuit element and a material of the substrate is set.
前記基材の表面粗度Raが0.3〜10μmであることを特徴とした請求項1に記載の回路装置。 An insulating resin layer provided on the base material and embedding the first circuit element and the second circuit element;
The circuit device according to claim 1, wherein the substrate has a surface roughness Ra of 0.3 to 10 μm.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005190852A JP2007012829A (en) | 2005-06-30 | 2005-06-30 | Circuit device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005190852A JP2007012829A (en) | 2005-06-30 | 2005-06-30 | Circuit device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007012829A true JP2007012829A (en) | 2007-01-18 |
Family
ID=37750959
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005190852A Pending JP2007012829A (en) | 2005-06-30 | 2005-06-30 | Circuit device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007012829A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019084012A (en) * | 2017-11-06 | 2019-06-06 | 株式会社トータルItシステムジャパン | Installation method of ic tag and ic tag built-in metal body |
-
2005
- 2005-06-30 JP JP2005190852A patent/JP2007012829A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019084012A (en) * | 2017-11-06 | 2019-06-06 | 株式会社トータルItシステムジャパン | Installation method of ic tag and ic tag built-in metal body |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8022533B2 (en) | Circuit apparatus provided with asperities on substrate surface | |
KR101011882B1 (en) | Circuit device and method for manufacturing circuit device | |
US7791120B2 (en) | Circuit device and manufacturing method thereof | |
JP3877717B2 (en) | Semiconductor device and manufacturing method thereof | |
TWI308382B (en) | Package structure having a chip embedded therein and method fabricating the same | |
KR101167384B1 (en) | Semiconductor device including semiconductor constituent and manufacturing method thereof | |
TWI327363B (en) | Carrier structure for semiconductor chip and method for manufacturing the same | |
JPWO2007126090A1 (en) | CIRCUIT BOARD, ELECTRONIC DEVICE DEVICE, AND CIRCUIT BOARD MANUFACTURING METHOD | |
JP2009252859A (en) | Semiconductor device and method of manufacturing the same | |
TW200302685A (en) | Circuit component built-in module and method of manufacturing the same | |
JP2002170921A (en) | Semiconductor device and its manufacturing method | |
TW200947607A (en) | Chip embedded package structure and method for fabricating the same | |
JP2004296690A (en) | Manufacturing method of multilayer circuit board with built-in semiconductor device | |
US20100078813A1 (en) | Semiconductor module and method for manufacturing the semiconductor module | |
TW200915501A (en) | Semiconductor device and method for manufacturing the same | |
US20060193108A1 (en) | Circuit device and manufacturing method thereof | |
JP2008124247A (en) | Substrate with built-in component and its manufacturing method | |
WO2009041159A1 (en) | Element mounting substrate, method for manufacturing element mounting substrate, circuit device, method for manufacturing circuit device, and portable device | |
US20110177688A1 (en) | Packaging board and manufacturing method therefor, semiconductor module and manufacturing method therefor, and portable device | |
JP5439713B2 (en) | Circuit device, manufacturing method thereof, and portable device | |
JP2009016378A (en) | Multilayer wiring board and multilayer wiring board manufacturing method | |
JP2009016377A (en) | Multilayer wiring board and multilayer wiring board manufacturing method | |
JP2006013367A (en) | Circuit device and manufacturing method thereof | |
JP4369728B2 (en) | Manufacturing method of electronic device | |
JP2004179647A (en) | Wiring board, semiconductor package, and method for producing base insulating film and wiring board |