JP2007012731A - Circuit device and its manufacturing method - Google Patents

Circuit device and its manufacturing method Download PDF

Info

Publication number
JP2007012731A
JP2007012731A JP2005189223A JP2005189223A JP2007012731A JP 2007012731 A JP2007012731 A JP 2007012731A JP 2005189223 A JP2005189223 A JP 2005189223A JP 2005189223 A JP2005189223 A JP 2005189223A JP 2007012731 A JP2007012731 A JP 2007012731A
Authority
JP
Japan
Prior art keywords
circuit board
lead
circuit
conductive pattern
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005189223A
Other languages
Japanese (ja)
Other versions
JP4610426B2 (en
Inventor
Noriaki Sakamoto
則明 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2005189223A priority Critical patent/JP4610426B2/en
Publication of JP2007012731A publication Critical patent/JP2007012731A/en
Application granted granted Critical
Publication of JP4610426B2 publication Critical patent/JP4610426B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

<P>PROBLEM TO BE SOLVED: To provide a circuit board, a circuit device in which bonding strength of lead is enhanced and its manufacturing process. <P>SOLUTION: The circuit device comprises a circuit board 11 composed of a conductive material and having a surface coated with a first insulator 12A, a conductive pattern 13 formed on the surface of the first insulator 12A, a circuit element connected electrically with the conductive pattern 13, and a lead 25 connected with a pad 13A consisting of the conductive pattern 13. Furthermore, the lead 25A is secured to a protrusion 31 formed by protruding the circuit board 11 partially in the thickness direction. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は回路装置およびその製造方法に関し、特に、回路基板の表面に導電パターンおよび回路素子から成る電気回路が形成された回路装置およびその製造方法に関するものである。   The present invention relates to a circuit device and a method for manufacturing the circuit device, and more particularly to a circuit device in which an electric circuit including a conductive pattern and a circuit element is formed on the surface of a circuit board, and a method for manufacturing the circuit device.

図１０を参照して、従来の混成集積回路装置１００の構成を説明する（下記特許文献１を参照）。矩形の基板１０１の表面には、絶縁層１０２を介して導電パターン１０３が形成されている。導電パターン１０３の所望の箇所に回路素子１０５が固着されて、所定の電気回路が形成される。ここでは、回路素子として半導体素子およびチップ素子が、導電パターン１０３に接続されている。リード１０４は、基板１０１の周辺部に形成された導電パターン１０３から成るパッド１０９に接続され、外部端子として機能している。封止樹脂１０８は、基板１０１の表面に形成された電気回路を封止する機能を有する。   A configuration of a conventional hybrid integrated circuit device 100 will be described with reference to FIG. 10 (see Patent Document 1 below). A conductive pattern 103 is formed on the surface of the rectangular substrate 101 through an insulating layer 102. The circuit element 105 is fixed to a desired portion of the conductive pattern 103 to form a predetermined electric circuit. Here, a semiconductor element and a chip element are connected to the conductive pattern 103 as circuit elements. The lead 104 is connected to a pad 109 made of a conductive pattern 103 formed in the peripheral portion of the substrate 101 and functions as an external terminal. The sealing resin 108 has a function of sealing an electric circuit formed on the surface of the substrate 101.

封止樹脂１０８の構造は、２通りの構造がある。第１の構造は、基板１０１の裏面を露出させて封止樹脂１０８を形成する方法である。この構造によると、外部に露出する基板１０１を介して、良好な放熱を行うことができる。第２の構造は、基板１０１の裏面を含めて全体が被覆されるように封止樹脂１０８を形成する方法である。この構造によると、基板１０１の耐圧性および耐湿性を確保することができる。特に、基板１０１が接地電位に接続される場合は、上述した第２の構造が適用され、基板１０１は外部と絶縁される。   There are two types of structures of the sealing resin 108. The first structure is a method of forming the sealing resin 108 by exposing the back surface of the substrate 101. According to this structure, good heat radiation can be performed through the substrate 101 exposed to the outside. The second structure is a method of forming the sealing resin 108 so that the entire surface including the back surface of the substrate 101 is covered. According to this structure, the pressure resistance and moisture resistance of the substrate 101 can be ensured. In particular, when the substrate 101 is connected to the ground potential, the above-described second structure is applied, and the substrate 101 is insulated from the outside.

基板接続部１１０は、金属から成る基板１０１と、導電パターン１０３とを電気的に接続する部位である。基板接続部１１０では、絶縁層１０２が部分的に除去され、基板１０１の表面が露出している。更に、露出する部分の基板１０１と導電パターン１０３とは、金属細線１０７により接続されている。このように基板１０１と導電パターン１０３とを電気的に接続することで、導電パターン１０３と基板１０１とを同電位にすることができるので、両者の間に発生する寄生容量を低減させることができる。
特開平５−１０２６４５号公報 The board connecting part 110 is a part for electrically connecting the board 101 made of metal and the conductive pattern 103. In the substrate connection part 110, the insulating layer 102 is partially removed, and the surface of the substrate 101 is exposed. Further, the exposed portion of the substrate 101 and the conductive pattern 103 are connected by a thin metal wire 107. By electrically connecting the substrate 101 and the conductive pattern 103 in this manner, the conductive pattern 103 and the substrate 101 can be set to the same potential, so that the parasitic capacitance generated between them can be reduced. .
JP-A-5-102645

しかしながら、上述した混成集積回路装置１００では、リード１０４の裏面は、半田等の導電性の接着剤によりパッド１０９に固着されていたが、この接着剤による固着力が充分でなく、熱応力等の外力によりリード１０４がパッド１０９から剥離してしまう問題があった。   However, in the hybrid integrated circuit device 100 described above, the back surface of the lead 104 is fixed to the pad 109 with a conductive adhesive such as solder. However, the fixing force by this adhesive is not sufficient, and thermal stress and the like are not sufficient. There is a problem that the lead 104 is peeled off from the pad 109 by an external force.

更に、上述した混成集積回路装置１００では、基板１０１と導電パターン１０３とを電気的に接続するために、絶縁層１０２を貫通して基板接続部１１０を設ける必要があった。更には、パッド１０９から基板接続部１１０まで、導電パターン１０３を引き回す必要があった。これらのことから、装置全体の構成が複雑化し、製造コストも高くなってしまう問題があった。   Furthermore, in the hybrid integrated circuit device 100 described above, in order to electrically connect the substrate 101 and the conductive pattern 103, it is necessary to provide the substrate connection portion 110 through the insulating layer 102. Furthermore, it is necessary to route the conductive pattern 103 from the pad 109 to the substrate connection part 110. For these reasons, there is a problem that the configuration of the entire apparatus becomes complicated and the manufacturing cost increases.

本発明は、上述した問題を鑑みてなされ、本発明の主な目的は、回路基板とリードの固着強度が向上された回路装置およびその製造方法を提供することにある。   The present invention has been made in view of the above-described problems, and a main object of the present invention is to provide a circuit device having improved adhesion strength between a circuit board and leads and a method for manufacturing the circuit device.

本発明の回路装置は、導電材料から成り表面が絶縁層により被覆された回路基板と、前記絶縁層の表面に形成された導電パターンと、前記導電パターンに電気的に接続された回路素子と、前記導電パターンから成るパッドに接続されたリードとを具備し、少なくとも１つの前記リードを、前記回路基板を厚み方向に部分的に突出させた突起部に接続することを特徴とする。   The circuit device of the present invention comprises a circuit board made of a conductive material and having a surface covered with an insulating layer, a conductive pattern formed on the surface of the insulating layer, a circuit element electrically connected to the conductive pattern, And a lead connected to the pad made of the conductive pattern, wherein at least one of the leads is connected to a protrusion partly protruding the circuit board in the thickness direction.

本発明の回路装置の製造方法は、導電材料から成る回路基板の表面に導電パターンおよび回路素子から成る電気回路を形成し、前記導電パターンから成るパッドにリードを固着し、少なくとも１つの前記リードと前記回路基板とを電気的に接続する回路装置の製造方法に於いて、前記回路基板を部分的に厚み方向に突出させた突起部を設け、前記突起部に前記リードをかしめて前記リードと前記回路基板とを接続することを特徴とする。   According to a method of manufacturing a circuit device of the present invention, an electric circuit comprising a conductive pattern and a circuit element is formed on a surface of a circuit board made of a conductive material, a lead is fixed to a pad made of the conductive pattern, and at least one of the leads and In a method of manufacturing a circuit device for electrically connecting the circuit board, a protrusion is provided in which the circuit board is partially protruded in a thickness direction, and the lead is caulked to the protrusion and the lead A circuit board is connected.

更に、本発明の回路装置の製造方法は、回路基板の載置領域を囲むように配置された複数個のリードを有するリードフレームを用意する工程と、導電パターン、前記導電パターンから成るパッドおよび前記導電パターンと接続された回路素子が表面に形成され且つ厚み方向に突出する突起部が設けられた回路基板を用意する工程と、前記回路基板の前記突起部に少なくとも２つの前記リードをかしめることで、前記回路基板を前記リードフレームに固定し、前記回路基板上の前記パッドと前記リードとを電気的に接続する工程と、前記突起部を介して前記回路基板を前記リードフレームに対して固定した状態で、前記回路基板の少なくとも表面を絶縁性樹脂により封止する工程とを具備することを特徴とする。   Furthermore, the circuit device manufacturing method of the present invention includes a step of preparing a lead frame having a plurality of leads arranged so as to surround a mounting region of a circuit board, a conductive pattern, a pad made of the conductive pattern, and the Preparing a circuit board on which a circuit element connected to the conductive pattern is formed on the surface and provided with a protrusion protruding in the thickness direction; and caulking at least two of the leads to the protrusion of the circuit board And fixing the circuit board to the lead frame, electrically connecting the pads on the circuit board and the leads, and fixing the circuit board to the lead frame via the protrusions. And a step of sealing at least the surface of the circuit board with an insulating resin.

更に、本発明の回路装置の製造方法は、吊りリードにより外枠と連結されたランドと、前記ランドを囲むように一端が配置された複数個のリードとを有するリードフレームを用意する工程と、導電パターン、前記導電パターンから成るパッドおよび前記導電パターンと接続された回路素子が表面に形成された回路基板を前記ランドに載置する工程と、少なくとも２つの前記リードを、前記回路基板を厚み方向に部分的に突出して設けた突起部にかしめる工程と、前記回路基板の周辺部に対応する領域の前記吊りリードを部分的に除去する工程と、前記突起部を介して前記回路基板を前記リードフレームに対して固定した状態で、前記回路基板の少なくとも表面を絶縁性樹脂により封止する工程とを具備することを特徴とする。   Furthermore, the method of manufacturing a circuit device according to the present invention includes a step of preparing a lead frame having a land connected to an outer frame by a suspension lead, and a plurality of leads having one end arranged so as to surround the land; A step of placing on the land a conductive pattern, a pad made of the conductive pattern, and a circuit board on which a circuit element connected to the conductive pattern is formed; and at least two of the leads, and the circuit board in the thickness direction A step of caulking to a protrusion partly projecting to the periphery, a step of partially removing the suspension lead in a region corresponding to a peripheral part of the circuit board, and the circuit board through the protrusion And a step of sealing at least the surface of the circuit board with an insulating resin in a state of being fixed to the lead frame.

本発明によれば、回路基板を部分的に突出させた突起部にリードをかしめることで、リードを回路基板に固定することができる。従って、両者の接合強度が非常に強いので、リードの回路基板からの剥離が防止されている。   According to the present invention, it is possible to fix the lead to the circuit board by caulking the lead to the protruding portion that partially protrudes the circuit board. Therefore, since the bonding strength between the two is very strong, peeling of the lead from the circuit board is prevented.

更に、突起部を介して回路基板１１を接地電位に接続することができるので、上記したような基板接続部を別途に設ける必要が無い。また、基板接続部まで導電パターンを引き回す必要も無いので、回路基板の表面に形成される導電パターンの構成を簡素化することができる。   Furthermore, since the circuit board 11 can be connected to the ground potential via the protrusion, it is not necessary to separately provide the above-described board connection part. In addition, since it is not necessary to route the conductive pattern to the board connection portion, the configuration of the conductive pattern formed on the surface of the circuit board can be simplified.

本発明の回路装置の製造方法によれば、回路基板を部分的に突出させた突起部にリードをかしめることにより、リードと回路基板とを機械的に結合させることができる。このことから、リードが多数個形成されたリードフレームを用いて回路装置を製造する場合は、回路基板の突起部にかしめられたリードを介して、回路基板をリードフレームに固定することができる。従って、回路基板をリードフレームに連結するための手段を別途に形成する必要が無いので、リードフレームの構成を簡素化できる。   According to the method for manufacturing a circuit device of the present invention, the lead and the circuit board can be mechanically coupled by caulking the lead to the protruding part from which the circuit board is partially projected. Accordingly, when a circuit device is manufactured using a lead frame in which a large number of leads are formed, the circuit board can be fixed to the lead frame via the leads crimped on the protrusions of the circuit board. Therefore, it is not necessary to separately form means for connecting the circuit board to the lead frame, so that the configuration of the lead frame can be simplified.

＜第１の実施の形態＞
本形態では、回路装置の一例として混成集積回路装置１０の構造を説明する。 <First Embodiment>
In this embodiment, the structure of the hybrid integrated circuit device 10 will be described as an example of a circuit device.

図１を参照して、本発明の混成集積回路装置１０の構成を説明する。図１（Ａ）は混成集積回路装置１０を斜め上方から見た斜視図である。図１（Ｂ）は図１（Ａ）のＢ−Ｂ’線に於ける断面図である。図１（Ｃ）はリード２５Ａが回路基板１１に固定される固定部１８の斜視図である。   The configuration of the hybrid integrated circuit device 10 of the present invention will be described with reference to FIG. FIG. 1A is a perspective view of the hybrid integrated circuit device 10 as viewed obliquely from above. FIG. 1B is a cross-sectional view taken along line B-B ′ of FIG. FIG. 1C is a perspective view of the fixing portion 18 where the lead 25 </ b> A is fixed to the circuit board 11.

図１（Ａ）および図１（Ｂ）を参照して、矩形の回路基板１１の表面には、第１の絶縁層１２Ａが形成されている。そして、第１の絶縁層１２Ａの表面に形成された導電パターン１３の所定の箇所には、半田や導電性ペーストを介して、半導体素子１５Ａおよびチップ素子１５Ｂが電気的に接続されている。回路基板１１の表面に形成された導電パターン１３、半導体素子１５Ａおよびチップ素子１５Ｂは、封止樹脂１４により被覆されている。   Referring to FIGS. 1A and 1B, a first insulating layer 12A is formed on the surface of a rectangular circuit board 11. The semiconductor element 15A and the chip element 15B are electrically connected to predetermined portions of the conductive pattern 13 formed on the surface of the first insulating layer 12A through solder or conductive paste. The conductive pattern 13, the semiconductor element 15 </ b> A, and the chip element 15 </ b> B formed on the surface of the circuit board 11 are covered with a sealing resin 14.

回路基板１１は、アルミニウム（Ａｌ）や銅（Ｃｕ）等の金属を主材料とする金属基板である。回路基板１１の具体的な大きさは、例えば、縦×横×厚さ＝３０ｍｍ×１５ｍｍ×０．５ｍｍ程度である。回路基板１１の材料としては銅が好適である。銅を主材料とする回路基板１１は、厚みが０．５ｍｍ程度に薄くても温度変化等による反りが小さく、且つ機械的強度も十分である。また、回路基板１１としてアルミニウムより成る基板を採用した場合は、回路基板１１の両主面はアルマイト処理される。   The circuit board 11 is a metal board whose main material is a metal such as aluminum (Al) or copper (Cu). The specific size of the circuit board 11 is, for example, about vertical × horizontal × thickness = 30 mm × 15 mm × 0.5 mm. The material for the circuit board 11 is preferably copper. The circuit board 11 made mainly of copper is small in warpage due to temperature change or the like and has sufficient mechanical strength even if the thickness is as thin as about 0.5 mm. Further, when a substrate made of aluminum is adopted as the circuit substrate 11, both main surfaces of the circuit substrate 11 are anodized.

回路基板１１の材料として銅を採用することにより、回路基板１１上に形成された導電パターン１３の表面に、金メッキ膜や銀メッキ膜を容易に形成することができる。この理由は、導電パターン１３の表面に金メッキ膜や銀メッキ膜を形成するために、メッキ処理を行う電解溶液中に回路基板１１を浸漬しても、銅から成る回路基板１１は溶解しないからである。一方、アルミニウムから成る基板を、金メッキ処理を行う電解溶液に浸漬すると、アルミニウムが電解溶液中に溶解して、電解溶液を汚染してしまう恐れがある。従って、アルミニウムから成る回路基板１１に、金メッキ処理を行う場合には、アルミニウムの露出面を樹脂膜等により保護する必要がある。   By adopting copper as the material of the circuit board 11, a gold plating film or a silver plating film can be easily formed on the surface of the conductive pattern 13 formed on the circuit board 11. This is because the circuit board 11 made of copper does not dissolve even if the circuit board 11 is immersed in an electrolytic solution for plating in order to form a gold plating film or a silver plating film on the surface of the conductive pattern 13. is there. On the other hand, when a substrate made of aluminum is immersed in an electrolytic solution for gold plating, aluminum may be dissolved in the electrolytic solution and contaminate the electrolytic solution. Therefore, when the gold plating process is performed on the circuit board 11 made of aluminum, it is necessary to protect the exposed surface of the aluminum with a resin film or the like.

第１の絶縁層１２Ａは、回路基板１１の上面全域を覆うように形成されている。第１の絶縁層１２Ａは、ＡＬ２Ｏ３等のフィラーが高充填されたエポキシ樹脂等から成る。このことにより、内蔵される回路素子から発生した熱を、回路基板１１を介して積極的に外部に放出することができる。第１の絶縁層１２Ａの具体的な厚みは、例えば５０μｍ程度である。この厚みの絶縁層１２により、４ＫＶの耐圧（絶縁破壊耐圧）を確保することができる。 The first insulating layer 12 </ b> A is formed so as to cover the entire upper surface of the circuit board 11. The first insulating layer 12A is made of an epoxy resin or the like that is highly filled with a filler such as AL 2 O 3 . Thus, the heat generated from the built-in circuit element can be positively released to the outside through the circuit board 11. The specific thickness of the first insulating layer 12A is, for example, about 50 μm. With this thickness of the insulating layer 12, it is possible to ensure a breakdown voltage (dielectric breakdown voltage) of 4 KV.

第２の絶縁層１２Ｂは、回路基板１１の裏面を覆うように形成されている。第２の絶縁層１２Ｂの組成および厚さは、第１の絶縁層１２Ａと同様でよい。回路基板１１の裏面を第２の絶縁層１２Ｂにて被覆することで、回路基板１１の裏面の耐圧性を確保することができる。ここで、回路基板１１の裏面の絶縁が必要で無ければ、第２の絶縁層１２Ｂを省いて混成集積回路装置１０が構成されても良い。   The second insulating layer 12 </ b> B is formed so as to cover the back surface of the circuit board 11. The composition and thickness of the second insulating layer 12B may be the same as those of the first insulating layer 12A. By covering the back surface of the circuit board 11 with the second insulating layer 12B, the pressure resistance of the back surface of the circuit board 11 can be ensured. Here, if it is not necessary to insulate the back surface of the circuit board 11, the hybrid integrated circuit device 10 may be configured without the second insulating layer 12B.

導電パターン１３は銅等の金属から成り、所定の電気回路が形成されるように第１の絶縁層１２Ａの表面に形成される。また、リード２５が導出する辺に、導電パターン１３からなるパッド１３Ａが形成される。ここでは単層の導電パターン１３が図示されているが、絶縁層を介して積層された多層の導電パターン１３が回路基板１１の上面に形成されても良い。   The conductive pattern 13 is made of a metal such as copper, and is formed on the surface of the first insulating layer 12A so as to form a predetermined electric circuit. A pad 13A made of the conductive pattern 13 is formed on the side from which the lead 25 is led out. Although a single-layer conductive pattern 13 is illustrated here, a multilayer conductive pattern 13 laminated via an insulating layer may be formed on the upper surface of the circuit board 11.

パッド１３Ａは導電パターン１３から成り、リード２５と電気的に接続される部位である。ここでは、図１（Ｂ）を参照して、回路基板１１に設けた突起部３１を囲むリング状のパッド１３Ａが形成される。また、金属細線（不図示）が接続されるパッド１３Ａは、矩形状に形成される。   The pad 13 </ b> A is made of the conductive pattern 13 and is a part that is electrically connected to the lead 25. Here, referring to FIG. 1B, a ring-shaped pad 13A surrounding the protrusion 31 provided on the circuit board 11 is formed. Further, the pad 13A to which a fine metal wire (not shown) is connected is formed in a rectangular shape.

半導体素子１５Ａおよびチップ素子１５Ｂから成る回路素子は、導電パターン１３の所定の箇所に固着されている。半導体素子１５Ａとしては、トランジスタ、ＬＳＩチップ、ダイオード等が採用される。ここでは、半導体素子１５Ａと導電パターン１３とは、金属細線１７を介して接続される。チップ素子１５Ｂとしては、チップ抵抗、チップコンデンサ、インダクタンス、サーミスタ、アンテナ、発振器など、両端に電極部を有する素子が採用される。更にまた、樹脂封止型のパッケージ等も、回路素子として導電パターン１３に固着することができる。   A circuit element including the semiconductor element 15A and the chip element 15B is fixed to a predetermined portion of the conductive pattern 13. As the semiconductor element 15A, a transistor, an LSI chip, a diode, or the like is employed. Here, the semiconductor element 15 </ b> A and the conductive pattern 13 are connected via a thin metal wire 17. As the chip element 15B, an element having electrode portions at both ends, such as a chip resistor, a chip capacitor, an inductance, a thermistor, an antenna, and an oscillator, is employed. Furthermore, a resin-sealed package or the like can be fixed to the conductive pattern 13 as a circuit element.

リード２５は、一端が回路基板１１上のパッド１３Ａと電気的に接続され、他端が封止樹脂１４から外部に導出している。リード２５は、銅（Ｃｕ）、アルミニウム（Ａｌ）またはＦｅ−Ｎｉの合金等などを主成分とした金属から成る。   One end of the lead 25 is electrically connected to the pad 13 </ b> A on the circuit board 11, and the other end is led out from the sealing resin 14. The lead 25 is made of a metal whose main component is copper (Cu), aluminum (Al), an Fe—Ni alloy, or the like.

ここでは、回路基板１１の対向する２つの側辺に沿って設けたパッド１３Ａにリード２５を接続している。しかしながら、回路基板１１の１つの側辺または４つの側辺に沿ってパッド１３Ａを設けて、このパッド１３Ａにリード２５を接続しても良い。   Here, the lead 25 is connected to the pad 13A provided along two opposing sides of the circuit board 11. However, the pad 13A may be provided along one side or four sides of the circuit board 11, and the lead 25 may be connected to the pad 13A.

封止樹脂１４は、熱硬化性樹脂を用いるトランスファーモールドまたは熱可塑性樹脂を用いるインジェクションモールドにより形成される。図１（Ｂ）では、封止樹脂１４により、導電パターン１３、半導体素子１５Ａ、チップ素子１５Ｂ、金属細線１７が封止されている。図では回路基板１１の裏面も含む回路基板１１全体が封止樹脂１４により被覆されているが、回路基板１１の裏面を封止樹脂１４から露出させても良い。   The sealing resin 14 is formed by a transfer mold using a thermosetting resin or an injection mold using a thermoplastic resin. In FIG. 1B, the conductive pattern 13, the semiconductor element 15 </ b> A, the chip element 15 </ b> B, and the thin metal wire 17 are sealed with the sealing resin 14. In the figure, the entire circuit board 11 including the back surface of the circuit board 11 is covered with the sealing resin 14, but the back surface of the circuit board 11 may be exposed from the sealing resin 14.

図１（Ｂ）および図１（Ｃ）を参照して、リード２５Ａが回路基板１１に接続される固定部１８を説明する。固定部１８では、突起部３１にリード２５Ａをかしめることで、回路基板１１にリード２５Ａが接続されている。   With reference to FIG. 1 (B) and FIG. 1 (C), the fixing | fixed part 18 to which the lead 25A is connected to the circuit board 11 is demonstrated. In the fixing portion 18, the lead 25 </ b> A is connected to the circuit board 11 by caulking the lead 25 </ b> A to the protruding portion 31.

突起部３１は、回路基板１１を裏面から半抜き加工することにより、回路装置１１を部分的に上方に突出させて形成されている。そして、リング状に形成されたリード２５Ａの先端部は、突起部３１を囲むように回路基板１１上に載置されている。更に、押圧変形された突起部３１の上部により、リング状のリード２５Ａの先端部がかしめられている。また、突起部３１とリード２５との接続をより確実にするために、固定部１８に半田等の導電性材料を塗布しても良い。突起部３１の形状は、円柱状でも良いし角柱状でも良い。   The protruding portion 31 is formed by partially projecting the circuit device 11 upward by half-cutting the circuit board 11 from the back surface. The tip of the lead 25 </ b> A formed in a ring shape is placed on the circuit board 11 so as to surround the protrusion 31. Further, the tip of the ring-shaped lead 25A is caulked by the upper part of the projecting portion 31 that has been pressed and deformed. In order to make the connection between the protrusion 31 and the lead 25 more reliable, a conductive material such as solder may be applied to the fixing portion 18. The shape of the protrusion 31 may be a columnar shape or a prismatic shape.

固定部１８に於いて、リード２５Ａは突起部３１に電気的に接続されている。具体的には、打ち抜き加工により形成される突起部３１の側面は金属が露出しているので、突起部３１の側面にリード２５Ａが当接することにより、リード２５Ａは突起部３１に電気的に接続される。また、突起部３１は回路基板１１の一部分であるので、この構成によりリード２５Ａと回路基板１１とは電気的に接続される。上記したように、突起部３１とリード２５Ａとの接続部に半田等の導電性接着剤を塗布すると、両者の電気的接続の信頼性を向上することができる。   In the fixing portion 18, the lead 25 </ b> A is electrically connected to the protruding portion 31. Specifically, since the metal is exposed on the side surface of the protrusion 31 formed by punching, the lead 25A is electrically connected to the protrusion 31 when the lead 25A comes into contact with the side surface of the protrusion 31. Is done. Further, since the protruding portion 31 is a part of the circuit board 11, the lead 25A and the circuit board 11 are electrically connected by this configuration. As described above, when a conductive adhesive such as solder is applied to the connecting portion between the protruding portion 31 and the lead 25A, the reliability of electrical connection between them can be improved.

固定部１８では、リード２５Ａの裏面はパッド１３Ａの上面に当接しており、両者は電気的に接続されている。従って、固定部１８では、導電パターン１３、リード２５Ａおよび回路基板１１が互いに電気的に接続されている。   In the fixing portion 18, the back surface of the lead 25A is in contact with the upper surface of the pad 13A, and both are electrically connected. Therefore, in the fixed portion 18, the conductive pattern 13, the lead 25A, and the circuit board 11 are electrically connected to each other.

本形態では、固定部１８を介して、回路基板１１を導電パターン１３と同電位（例えば接地電位または電源電位）にすることができる。従って、回路基板１１と導電パターン１３との間に発生する寄生容量を低減させることができるので、回路基板１１の表面に形成された電気回路の動作を安定化することができる。更には、回路基板１１を接地電位に固定することで、回路基板１１のシールド効果を向上させることもできる。   In the present embodiment, the circuit board 11 can be set to the same potential as the conductive pattern 13 (for example, the ground potential or the power supply potential) via the fixing portion 18. Therefore, since the parasitic capacitance generated between the circuit board 11 and the conductive pattern 13 can be reduced, the operation of the electric circuit formed on the surface of the circuit board 11 can be stabilized. Furthermore, the shielding effect of the circuit board 11 can be improved by fixing the circuit board 11 to the ground potential.

更に本形態では、回路基板１１の突起部３１にリード２５Ａが機械的に固定されるので、導電性接着剤を用いた背景技術の接続構造と比較して、リード２５Ａを強固に回路基板１１に固着させることができる。   Furthermore, in this embodiment, since the lead 25A is mechanically fixed to the protrusion 31 of the circuit board 11, the lead 25A is firmly attached to the circuit board 11 as compared with the connection structure of the background art using a conductive adhesive. Can be fixed.

更にまた、固定部１８により導電パターン１３と回路基板１１とが電気的に接続されるので、背景技術の欄にて説明したような基板接続部１１０（図１０参照）を別途に形成する必要がない。また、基板接続部１１０まで延在する導電パターンも不要となる。   Furthermore, since the conductive pattern 13 and the circuit board 11 are electrically connected by the fixing part 18, it is necessary to separately form the board connecting part 110 (see FIG. 10) as described in the background art section. Absent. In addition, a conductive pattern extending to the substrate connecting portion 110 is not necessary.

図２を参照して、混成集積回路装置１０の構成を更に説明する。図２（Ａ）は回路基板１１の表面に形成される電気回路を示す平面図であり、図２（Ｂ）は図２（Ａ）のＢ−Ｂ’線に於ける断面図である。   The configuration of the hybrid integrated circuit device 10 will be further described with reference to FIG. 2A is a plan view showing an electric circuit formed on the surface of the circuit board 11, and FIG. 2B is a cross-sectional view taken along line B-B 'of FIG.

図２（Ａ）を参照して、回路基板１１の上面には、対向する側辺に沿って複数個のパッド１３Ａが形成されている。また、４つの角部に位置するパッド１３Ａ（不図示）が固定部１８を介して直にリード２５Ａに接続されている。他のパッド１３Ａは、金属細線１７を介してリード２５と接続されている。   Referring to FIG. 2A, a plurality of pads 13A are formed on the upper surface of the circuit board 11 along opposite sides. Further, pads 13A (not shown) located at the four corners are directly connected to the leads 25A via the fixing portions 18. The other pad 13 </ b> A is connected to the lead 25 through the fine metal wire 17.

ここでは、固定部１８を介して固着されるリード２５Ａを、回路基板１１に４箇所設けているが、リード２５Ａの個数は任意に変化させることができる。例えば、回路基板１１とリード２５Ａとを電気的に接続することが目的であれば、少なくとも１つのリード２５Ａを固定部１８を介して設ければよい。更に、製造工程に於いて回路基板１１を機械的に支持するのが目的であれば、少なくとも２つのリード２５Ａを固定部１８を介して回路基板１１に固着すればよい。   Here, four leads 25A fixed through the fixing portion 18 are provided on the circuit board 11, but the number of the leads 25A can be arbitrarily changed. For example, if the purpose is to electrically connect the circuit board 11 and the lead 25 </ b> A, at least one lead 25 </ b> A may be provided via the fixing portion 18. Further, if the purpose is to mechanically support the circuit board 11 in the manufacturing process, at least two leads 25A may be fixed to the circuit board 11 via the fixing portion 18.

図２（Ｂ）を参照して、回路基板１１上に設けたパッド１３Ａは、径が３０μｍ程度の金（Ａｕ）から成る金属細線１７を介してリード２５に接続されている。また、金（Ａｕ）から成る金属細線１７のワイヤボンディングを行うために、パッド１３Ａの上面は金（Ａｕ）から成るメッキ膜２４により被覆されている。更に、リード２５の上面も金（Ａｕ）から成るメッキ膜１９により部分的に被覆されている。ここで、大きな電流容量が必要な場合には径が１５０μｍ以上のアルミ(Ａｌ)ワイヤーを、金属細線１７として使用しても良い。   Referring to FIG. 2B, the pad 13A provided on the circuit board 11 is connected to the lead 25 through a thin metal wire 17 made of gold (Au) having a diameter of about 30 μm. Further, in order to perform wire bonding of the fine metal wire 17 made of gold (Au), the upper surface of the pad 13A is covered with a plating film 24 made of gold (Au). Furthermore, the upper surface of the lead 25 is also partially covered with a plating film 19 made of gold (Au). Here, when a large current capacity is required, an aluminum (Al) wire having a diameter of 150 μm or more may be used as the thin metal wire 17.

金属細線１７を介して回路基板１１のパッド１３Ａとリード２５とを電気的に接続することにより、１つの側辺に沿って多数のパッド１３Ａを配置することができる。この理由は、パッド１３Ａの平面的な大きさを、金属細線１７がワイヤボンディング可能な範囲で小さくできるからである。一方、背景技術に於いては、導電性接着剤を用いてリードの裏面をパッドに固着していたので、比較的大型のパッドが必要とされていた。具体的には、背景技術に於いてはパッドの平面的な大きさが１ｍｍ×１ｍｍであったのに対し、本形態に於いてはパッド１３Ａの平面的な大きさは、例えば２００μｍ×２００μｍ程度である。個々のパッド１３Ａを小型化できるので、回路基板１１の側辺に沿って多数個のパッド１３Ａを設けることができる。   By electrically connecting the pads 13A of the circuit board 11 and the leads 25 via the fine metal wires 17, a large number of pads 13A can be arranged along one side. This is because the planar size of the pad 13A can be reduced within a range in which the fine metal wires 17 can be wire-bonded. On the other hand, in the background art, since the back surface of the lead is fixed to the pad using a conductive adhesive, a relatively large pad is required. Specifically, in the background art, the planar size of the pad is 1 mm × 1 mm, whereas in this embodiment, the planar size of the pad 13A is about 200 μm × 200 μm, for example. It is. Since the individual pads 13A can be reduced in size, a large number of pads 13A can be provided along the side of the circuit board 11.

図３を参照して、次に、混成集積回路装置１０に放熱フィン２１が取り付けられた構成を説明する。   Next, a configuration in which the radiation fins 21 are attached to the hybrid integrated circuit device 10 will be described with reference to FIG.

ここでは、混成集積回路装置１０の放熱性を向上させるために、混成集積回路装置１０の裏面に放熱フィン２１を当接させている。銅やアルミ等の熱の伝導性に優れた材料から成る放熱フィン２１を混成集積回路装置１０に当接させることで、混成集積回路装置１０の内部から発生した熱を積極的に外部に放出することができる。更に、放熱の効果を向上させるために、回路基板１１の裏面に貼着した金属基板１６を封止樹脂１４の下面から外部に露出させ、放熱フィン２１の上面に当接させている。   Here, in order to improve the heat dissipation of the hybrid integrated circuit device 10, the radiation fins 21 are brought into contact with the back surface of the hybrid integrated circuit device 10. The heat generated from the inside of the hybrid integrated circuit device 10 is positively released to the outside by bringing the heat radiation fins 21 made of a material having excellent heat conductivity such as copper and aluminum into contact with the hybrid integrated circuit device 10. be able to. Furthermore, in order to improve the heat dissipation effect, the metal substrate 16 adhered to the back surface of the circuit board 11 is exposed to the outside from the lower surface of the sealing resin 14 and is brought into contact with the upper surface of the heat radiation fin 21.

外部に露出する金属基板１６を回路基板１１の裏面に設けることにより装置全体の放熱性を向上できるが、このような構成の場合は回路基板１１のショートを防止する必要がある。そこで本形態では、回路基板１１の端部Ｐと金属基板１６とを、両者がショートしないように離間させている。回路基板１１の端部Ｐと金属基板１６とが離間する距離Ｌ１は、２ｍｍ〜３ｍｍ程度以上が好ましい。このようにすることで、金属が露出する回路基板１１の側面の端部Ｐと、金属基板１６との絶縁耐圧が確保される。従って、例えば接地電位に固定された回路基板１１の電位と、放熱フィン２１の電位が異なっても、両者はショートしない。   Although the heat dissipation of the entire apparatus can be improved by providing the metal substrate 16 exposed to the outside on the back surface of the circuit board 11, it is necessary to prevent a short circuit of the circuit board 11 in such a configuration. Therefore, in this embodiment, the end portion P of the circuit board 11 and the metal substrate 16 are separated so as not to short-circuit each other. The distance L1 between the end P of the circuit board 11 and the metal substrate 16 is preferably about 2 mm to 3 mm or more. By doing in this way, the withstand voltage of the metal substrate 16 and the edge part P of the side surface of the circuit board 11 which a metal exposes is ensured. Therefore, for example, even if the potential of the circuit board 11 fixed to the ground potential and the potential of the heat radiation fin 21 are different, they do not short-circuit.

＜第２の実施の形態＞
本形態では、図４から図６を参照して、混成集積回路装置１０の製造方法を説明する。本形態の製造方法では、多数個のリード２５が設けられたリードフレーム４０を用いて、混成集積回路装置１０を製造する。また、製造工程の途中段階に於いては、リード２５Ａが機械的に回路基板１１に接続することにより、回路基板１１はリードフレーム４０に保持されている。 <Second Embodiment>
In the present embodiment, a method for manufacturing the hybrid integrated circuit device 10 will be described with reference to FIGS. In the manufacturing method of this embodiment, the hybrid integrated circuit device 10 is manufactured using the lead frame 40 provided with a large number of leads 25. Further, in the middle of the manufacturing process, the circuit board 11 is held by the lead frame 40 by mechanically connecting the leads 25A to the circuit board 11.

図４を参照して、先ず、多数個のリード２５が設けられたリードフレーム４０を用意する。図４（Ａ）は、リードフレーム４０に設けられる１つのユニット４６を示す平面図であり、図４（Ｂ）はリード２５Ａの先端を示す斜視図であり、図４（Ｃ）はリードフレーム４０の全体を示す平面図である。これらの図では、載置予定の回路基板１１を点線にて図示している。   Referring to FIG. 4, first, a lead frame 40 provided with a large number of leads 25 is prepared. 4A is a plan view showing one unit 46 provided in the lead frame 40, FIG. 4B is a perspective view showing the tip of the lead 25A, and FIG. It is a top view which shows the whole. In these drawings, the circuit board 11 to be placed is illustrated by a dotted line.

図４（Ａ）を参照して、ユニット４６は、回路基板１１が載置される領域に一端が接近した多数個のリード２５から成る。リード２５は、紙面上では、左右両方向から回路基板１１が載置される領域に向かって延在している。複数個のリード２５は、外枠４１から延在するタイバー４４により互いに連結されることで、変形が防止されている。また、後の工程にて金属細線が接続される部分のリード２５の上面には、メッキ膜が形成されている。更に、回路基板１１の４角に対応して設けられたリード２５Ａの先端部は、回路基板１１の載置領域の内部まで延在している。   Referring to FIG. 4A, the unit 46 includes a large number of leads 25 whose one ends are close to a region where the circuit board 11 is placed. On the paper surface, the lead 25 extends from both the left and right directions toward a region where the circuit board 11 is placed. The plurality of leads 25 are connected to each other by tie bars 44 extending from the outer frame 41, thereby preventing deformation. In addition, a plating film is formed on the upper surface of the lead 25 at a portion to which the fine metal wire is connected in a later process. Furthermore, the leading ends of the leads 25 </ b> A provided corresponding to the four corners of the circuit board 11 extend to the inside of the mounting area of the circuit board 11.

図４（Ｂ）を参照して、リード２５Ａの先端部はリング状に形成されている。リング状に形成されたリード２５Ａの先端部は、後の工程にて回路基板１１と機械的・電気的に接続される。   Referring to FIG. 4B, the tip of lead 25A is formed in a ring shape. The tip of the lead 25A formed in a ring shape is mechanically and electrically connected to the circuit board 11 in a later step.

図４（Ｃ）を参照して、短冊状のリードフレーム４０には、上述したような構成のユニット４６が、複数個離間して配置される。本形態では、リードフレーム４０に複数個のユニット４６を設けて混成集積回路装置を製造することにより、ワイヤボンディングおよびモールド工程等を一括して行い、生産性を向上させている。   Referring to FIG. 4C, a plurality of units 46 having the above-described configuration are arranged on the strip-shaped lead frame 40 so as to be separated from each other. In this embodiment, a plurality of units 46 are provided in the lead frame 40 to manufacture a hybrid integrated circuit device, whereby wire bonding and a molding process are performed collectively to improve productivity.

図５を参照して、次に、各ユニット４６のリード２５と回路基板１１を接続する。図５（Ａ）は回路基板１１が載置されたユニット４６の平面図であり、図５（Ｂ）は図５（Ａ）のＢ−Ｂ’線での断面図である。更に、図５（Ｃ）はリード２５Ａが回路基板１１に接続される部分の断面図である。本工程に於いては、予め回路基板１１の表面には、導電パターン１３、半導体素子１５Ａ、チップ素子１５Ｂ、突起部３１が形成されている。   Next, referring to FIG. 5, the lead 25 of each unit 46 and the circuit board 11 are connected. 5A is a plan view of the unit 46 on which the circuit board 11 is placed, and FIG. 5B is a cross-sectional view taken along line B-B ′ of FIG. 5C is a cross-sectional view of a portion where the lead 25A is connected to the circuit board 11. In this step, the conductive pattern 13, the semiconductor element 15 </ b> A, the chip element 15 </ b> B, and the protrusion 31 are formed in advance on the surface of the circuit board 11.

図５（Ａ）および図５（Ｂ）を参照して、金属細線１７を介して、回路基板１１上のパッド１３Ａとリード２５を接続する。パッド１３Ａの上面およびリード２５の上面は、金（Ａｕ）等から成るメッキ膜により被覆されているので、金属細線１７として金（Ａｕ）から成る金線を用いることができる。金属細線１７の材料として金を採用することにより、ワイヤボンディングに係る時間を短縮することができるので、生産性を向上させることができる。また、回路基板１１上に配置された回路素子とリード２５とを金属細線１７を介して直に接続することも可能である。   With reference to FIG. 5A and FIG. 5B, the pad 13 </ b> A on the circuit board 11 and the lead 25 are connected through the fine metal wire 17. Since the upper surface of the pad 13A and the upper surface of the lead 25 are covered with a plating film made of gold (Au) or the like, a gold wire made of gold (Au) can be used as the thin metal wire 17. By adopting gold as the material of the metal thin wire 17, the time for wire bonding can be shortened, so that productivity can be improved. It is also possible to directly connect the circuit elements arranged on the circuit board 11 and the leads 25 via the fine metal wires 17.

本工程では、回路基板１１の４角付近に於いて、固定部１８を介してリード２５Ａの先端部が回路基板１１に固着されている。リード２５Ａが回路基板１１に固着されることにより、回路基板１１がリードフレーム４０に保持された状態となる。ここで、回路基板１１に対して機械的に固着されるリード２５Ａは必ずしも４個が必要ではなく、少なくとも２つ以上のリード２５Ａを回路基板１１に接続するようにすればよい。   In this step, the tip of the lead 25 </ b> A is fixed to the circuit board 11 via the fixing part 18 in the vicinity of the four corners of the circuit board 11. By fixing the lead 25A to the circuit board 11, the circuit board 11 is held by the lead frame 40. Here, the number of leads 25A mechanically fixed to the circuit board 11 is not necessarily four, and at least two or more leads 25A may be connected to the circuit board 11.

図５（Ｃ）を参照して、本工程では、回路基板１１を厚み方向に突出させた突起部３１にリード２５Ａをかしめることで、リード２５Ａを回路基板１１に機械的に固着させている。具体的には、先ず、リング状に形成されたリード２５Ａの先端部を、突起部３１を囲むように回路基板１１の上面に配置する。次に、プレス機等を用いて突起部３１の上部を押圧変形することにより、リード２５Ａの先端部を突起部３１によりかしめる。リード２５Ａと回路基板１１との接合強度を向上させるために、半田等の導電性接着剤を両者の接合部に塗布しても良い。更に、本工程に於いては、突起部３１を介して、リード２５Ａと回路基板１１とが電気的にも接続される。また、リード２５Ａの裏面がパッド１３Ａの上面に当接することにより、リード２５Ａは導電パターン１３と電気的に接続されている。   With reference to FIG. 5C, in this step, the leads 25A are mechanically fixed to the circuit board 11 by caulking the leads 25A to the protrusions 31 projecting the circuit board 11 in the thickness direction. . Specifically, first, the tip end portion of the lead 25 </ b> A formed in a ring shape is disposed on the upper surface of the circuit board 11 so as to surround the protruding portion 31. Next, the tip of the lead 25 </ b> A is caulked by the protrusion 31 by pressing and deforming the upper portion of the protrusion 31 using a press machine or the like. In order to improve the bonding strength between the lead 25A and the circuit board 11, a conductive adhesive such as solder may be applied to the bonding portion between them. Furthermore, in this step, the leads 25A and the circuit board 11 are also electrically connected via the protrusions 31. Further, the back surface of the lead 25A is in contact with the upper surface of the pad 13A, so that the lead 25A is electrically connected to the conductive pattern 13.

図６を参照して、次に、回路基板１１が被覆されるように封止樹脂を形成する。図６（Ａ）は金型を用いて回路基板１１をモールドする工程を示す断面図であり、図６（Ｂ）はモールドを行った後のリードフレーム４０を示す平面図である。   Next, referring to FIG. 6, a sealing resin is formed so as to cover the circuit board 11. FIG. 6A is a cross-sectional view showing a process of molding the circuit board 11 using a mold, and FIG. 6B is a plan view showing the lead frame 40 after the molding.

図６（Ａ）を参照して、先ず、上金型２２Ａおよび下金型２２Ｂから形成されるキャビティ２３に、回路基板１１を収納させる。ここでは、上金型２２Ａおよび下金型２２Ｂをリード２５Ａに当接させることにより、キャビティ２３内部に於ける回路基板１１の位置を固定している。更に、金型に設けたゲート（不図示）からキャビティ２３に樹脂を注入して、回路基板１１を封止する。本工程では、熱硬化性樹脂を用いたトランスファーモールドまたは、熱可塑性樹脂を用いたインジェクションモールドが行われる。   With reference to FIG. 6A, first, the circuit board 11 is accommodated in the cavity 23 formed from the upper mold 22A and the lower mold 22B. Here, the position of the circuit board 11 inside the cavity 23 is fixed by bringing the upper mold 22A and the lower mold 22B into contact with the leads 25A. Further, resin is injected into the cavity 23 from a gate (not shown) provided in the mold, and the circuit board 11 is sealed. In this step, transfer molding using a thermosetting resin or injection molding using a thermoplastic resin is performed.

図６（Ｂ）を参照して、上述したモールド工程が終了した後に、リード２５をリードフレーム４０から分離する。タイバー４４が設けられた箇所にてリード２５を分離し、図１に示すような混成集積回路装置をリードフレーム４０から分離する。   With reference to FIG. 6B, after the molding process described above is completed, the lead 25 is separated from the lead frame 40. The lead 25 is separated at the place where the tie bar 44 is provided, and the hybrid integrated circuit device as shown in FIG. 1 is separated from the lead frame 40.

＜第３の実施の形態＞
本形態では、図７から図９を参照して、混成集積回路装置１０の他の製造方法を説明する。本形態の概略は上述した第２の実施の形態と同様であり、相違点はリードフレーム４０にランド４５を設けた点にある。このランド４５は、回路基板１１の裏面に貼着される。回路基板１１の裏面にランド４５が貼着されることにより、封止樹脂を形成する工程に於いて、回路基板１１の下方にボイドが発生することが抑制される。更には、図３に示すような、外部に露出する金属基板１６（ランド４５）が回路基板１１の裏面に形成された混成集積回路装置１０を製造することができる。 <Third Embodiment>
In the present embodiment, another method for manufacturing the hybrid integrated circuit device 10 will be described with reference to FIGS. The outline of this embodiment is the same as that of the second embodiment described above, and the difference is that a land 45 is provided on the lead frame 40. The land 45 is attached to the back surface of the circuit board 11. By sticking the lands 45 to the back surface of the circuit board 11, it is possible to suppress the generation of voids below the circuit board 11 in the step of forming the sealing resin. Furthermore, the hybrid integrated circuit device 10 in which the metal substrate 16 (land 45) exposed to the outside is formed on the back surface of the circuit substrate 11 as shown in FIG. 3 can be manufactured.

図７を参照して、先ず、リードフレーム４０に回路基板１１を固着し、回路基板１１上のパッド１３Ａをリード２５と接続する。図７（Ａ）はリードフレーム４０の平面図であり、図７（Ｂ）は図７（Ａ）のＢ−Ｂ’線に於ける断面図であり、図７（Ｃ）は回路基板１１を固定する固定部１８の構成を示す断面図である。   With reference to FIG. 7, first, the circuit board 11 is fixed to the lead frame 40, and the pads 13 </ b> A on the circuit board 11 are connected to the leads 25. 7A is a plan view of the lead frame 40, FIG. 7B is a cross-sectional view taken along line BB ′ of FIG. 7A, and FIG. It is sectional drawing which shows the structure of the fixing | fixed part 18 to fix.

図７（Ａ）および図７（Ｂ）を参照して、本形態では、ユニット４６は、回路基板１１が載置される領域に一端が接近した多数個のリード２５と、吊りリード４３を介してリードフレーム４０の外枠４１と連結されたランド４５とから成る。更に、第２の実施の形態と同様に、回路基板１１の４角に対応して、４つのリード２５Ａが設けられている。   With reference to FIGS. 7A and 7B, in this embodiment, the unit 46 includes a large number of leads 25 whose one end is close to a region where the circuit board 11 is placed, and suspension leads 43. And a land 45 connected to the outer frame 41 of the lead frame 40. Further, similarly to the second embodiment, four leads 25A are provided corresponding to the four corners of the circuit board 11.

ランド４５は、回路基板１１が載置される領域の内部に形成されており、ランド４５の上面に回路基板１１が載置される。ランド４５は、紙面上にて上下方向に延在する吊りリード４３により、リードフレーム４０の外枠４１と連結されている。更に、ランド４５は回路基板１１の裏面に残存して、装置全体の放熱性を向上させる機能も有する。   The land 45 is formed inside a region where the circuit board 11 is placed, and the circuit board 11 is placed on the upper surface of the land 45. The land 45 is connected to the outer frame 41 of the lead frame 40 by a suspension lead 43 extending in the vertical direction on the paper surface. Further, the land 45 remains on the back surface of the circuit board 11 and has a function of improving the heat dissipation of the entire apparatus.

吊りリード４３には接続部４２Ａおよび４２Ｂが設けられている。このことにより、回路基板１１の周辺部に位置する吊りリード４３を、リードフレーム４０から分離することができる。具体的には、接続部４２Ａは、吊りリード４３と外枠４１とが連続する部分に設けられている。更に、もう一つの接続部４２Ｂは、吊りリード４３の中間部に設けられている。接続部４２Ａおよび接続部４２Ｂは、その幅が狭く形成されることにより、吊りリード４３の部分的な除去を可能にしている。回路基板１１の周辺部に位置する吊りリード４３が除去されることにより、両者のショートが防止されている。   The suspension lead 43 is provided with connection portions 42A and 42B. As a result, the suspension leads 43 located on the periphery of the circuit board 11 can be separated from the lead frame 40. Specifically, the connecting portion 42 </ b> A is provided at a portion where the suspension lead 43 and the outer frame 41 are continuous. Furthermore, the other connecting portion 42 </ b> B is provided in the middle portion of the suspension lead 43. The connecting portion 42A and the connecting portion 42B are formed to have a narrow width, thereby allowing the suspension lead 43 to be partially removed. By removing the suspension leads 43 located in the peripheral portion of the circuit board 11, short-circuit between them is prevented.

本工程では、上記のような構成のランド４５の上面に、回路基板１１は固着される。また、回路基板１１上のパッド１３Ａは、金属細線１７を介してリード２５と接続される。更に、回路基板１１の突起部３１にリード２５Ａが固着される。   In this step, the circuit board 11 is fixed to the upper surface of the land 45 having the above configuration. Further, the pad 13 </ b> A on the circuit board 11 is connected to the lead 25 through the fine metal wire 17. Further, the lead 25 </ b> A is fixed to the protruding portion 31 of the circuit board 11.

図７（Ｂ）の断面図を参照して、吊りリード４３が下方に曲折されることで、ランド４５は外枠４１よりも下方に位置する。このことにより、回路基板１１の上面に載置される回路素子等を、装置の厚み方向の中央部付近に位置させることができる。従って、温度変化等の外的要因により装置全体に曲げ応力が作用した場合でも、回路素子に作用する応力を小さくすることができ、回路素子の接続信頼性を向上させることができる。   With reference to the cross-sectional view of FIG. 7B, the land 45 is positioned below the outer frame 41 by bending the suspension lead 43 downward. As a result, the circuit element or the like placed on the upper surface of the circuit board 11 can be positioned near the center of the apparatus in the thickness direction. Therefore, even when a bending stress acts on the entire apparatus due to an external factor such as a temperature change, the stress acting on the circuit element can be reduced, and the connection reliability of the circuit element can be improved.

図７（Ｃ）を参照して、固定部１８では、回路基板１１を部分的に突出させて設けた突起部３１により、リング状に形成されたリード２５Ａの先端部がかしめられている。固定部１８の具体的な構成は、第２の実施の形態と同様である。   Referring to FIG. 7C, in the fixing portion 18, the tip end portion of the lead 25 </ b> A formed in a ring shape is caulked by a protruding portion 31 provided by partially protruding the circuit board 11. The specific configuration of the fixing unit 18 is the same as that of the second embodiment.

図８を参照して、次に、回路基板１１の周辺部に位置する吊りリード４３を、リードフレーム４０から分離する。図８（Ａ）および図８（Ｂ）は、吊りリード４３を部分的に分離する状態を示す断面図である。図８（Ｃ）は吊りリード４３が部分的に除去された後のリードフレーム４０の平面図である。   With reference to FIG. 8, next, the suspension leads 43 located on the periphery of the circuit board 11 are separated from the lead frame 40. 8A and 8B are cross-sectional views showing a state in which the suspension lead 43 is partially separated. FIG. 8C is a plan view of the lead frame 40 after the suspension leads 43 are partially removed.

図８（Ａ）および図８（Ｂ）を参照して、吊りリード４３の部分的な分離は、吊りリード４３を上方から押圧することにより行う。ここでは、回路基板１１の周辺部に位置する部分の吊りリード４３を、プレス機等を用いて上方から押圧している。この押圧により、接続部４２Ａおよび接続部４２Ｂの部分から、吊りリード４３が部分的に分離される。本工程では、回路基板１１の裏面に貼着されたランド４５は、回路基板１１から分離されない。   With reference to FIGS. 8A and 8B, partial separation of the suspension lead 43 is performed by pressing the suspension lead 43 from above. Here, the suspension leads 43 located in the periphery of the circuit board 11 are pressed from above using a press or the like. By this pressing, the suspension lead 43 is partially separated from the connection portion 42A and the connection portion 42B. In this step, the land 45 attached to the back surface of the circuit board 11 is not separated from the circuit board 11.

図８（Ｃ）を参照して、上記工程により、回路基板１１の周辺部に位置する部分の吊りリード４３は除去され、ランド４５はリードフレーム４０から分離されている。本工程以降は、固定部１８を介して機械的に回路基板１１に接続されたリード２５Ａにより、回路基板１１は、リードフレーム４０に保持されている。   With reference to FIG. 8C, the portion of the suspension lead 43 located in the periphery of the circuit board 11 is removed and the land 45 is separated from the lead frame 40 by the above process. After this step, the circuit board 11 is held on the lead frame 40 by the leads 25A mechanically connected to the circuit board 11 via the fixing portion 18.

図９を参照して、次に、回路基板１１が被覆されるように封止樹脂１４を形成する。   Next, referring to FIG. 9, a sealing resin 14 is formed so as to cover the circuit board 11.

図９（Ａ）の断面図を参照して、ランド４５の裏面を下金型２２Ｂの上面に当接させた状態でモールドを行う。本工程では、リード２５Ａを介して回路基板１１のキャビティ２３内部に於ける位置が固定されているので、キャビティ２３の内部に注入された樹脂の圧力による回路基板１１の移動が防止されている。   Referring to the cross-sectional view of FIG. 9A, molding is performed in a state where the back surface of the land 45 is in contact with the upper surface of the lower mold 22B. In this step, since the position inside the cavity 23 of the circuit board 11 is fixed via the lead 25A, the movement of the circuit board 11 due to the pressure of the resin injected into the cavity 23 is prevented.

本形態では、回路基板１１裏面の中央部の領域はランド４５により被覆されているので、この領域に封止樹脂を行き渡らせる必要がない。従って、回路基板１１周辺部の下方の領域Ａ１のみに封止樹脂を行き渡らせばよいので、封止樹脂が充填されないボイドが発生するのを防止することができる。   In this embodiment, since the central area on the back surface of the circuit board 11 is covered with the land 45, it is not necessary to spread sealing resin over this area. Therefore, since it is only necessary to spread the sealing resin only in the region A1 below the periphery of the circuit board 11, it is possible to prevent the generation of voids that are not filled with the sealing resin.

図９（Ｂ）を参照して、タイバー４４が設けられた領域にて各リード２５を分離することにより、第１の実施の形態に示すような混成集積回路装置が得られる。本形態では、回路基板１１の周辺部に位置する部分の吊りリード４３が除去されているので、製造される混成集積回路装置に於いては、回路基板１１と吊りリード４３とのショートが防止されている。即ち、図３を参照すると、回路基板１１の裏面に貼着された金属基板１６と回路基板１１の側面との絶縁が確保されている。   Referring to FIG. 9B, by separating each lead 25 in the region where tie bar 44 is provided, a hybrid integrated circuit device as shown in the first embodiment is obtained. In this embodiment, since the suspension leads 43 located in the peripheral portion of the circuit board 11 are removed, a short circuit between the circuit board 11 and the suspension leads 43 is prevented in the manufactured hybrid integrated circuit device. ing. That is, referring to FIG. 3, the insulation between the metal substrate 16 adhered to the back surface of the circuit board 11 and the side surface of the circuit board 11 is ensured.

本発明の回路装置を示す図であり、（Ａ）は斜視図であり、（Ｂ）は断面図であり、（Ｃ）は斜視図である。It is a figure which shows the circuit apparatus of this invention, (A) is a perspective view, (B) is sectional drawing, (C) is a perspective view. 本発明の回路装置を示す図であり、（Ａ）は平面図であり、（Ｂ）は断面図である。It is a figure which shows the circuit apparatus of this invention, (A) is a top view, (B) is sectional drawing. 本発明の回路装置を示す断面図である。It is sectional drawing which shows the circuit apparatus of this invention. 本発明の回路装置の製造方法を示す図であり、（Ａ）は平面図であり、（Ｂ）は斜視図であり、（Ｃ）は平面図である。It is a figure which shows the manufacturing method of the circuit apparatus of this invention, (A) is a top view, (B) is a perspective view, (C) is a top view. 本発明の回路装置の製造方法を示す図であり、（Ａ）は平面図であり、（Ｂ）は断面図であり、（Ｃ）は断面図である。It is a figure which shows the manufacturing method of the circuit apparatus of this invention, (A) is a top view, (B) is sectional drawing, (C) is sectional drawing. 本発明の回路装置の製造方法を示す図であり、（Ａ）は断面図であり、（Ｂ）は平面図である。It is a figure which shows the manufacturing method of the circuit apparatus of this invention, (A) is sectional drawing, (B) is a top view. 本発明の回路装置の製造方法を示す図であり、（Ａ）は平面図であり、（Ｂ）は断面図であり、（Ｃ）は断面図である。It is a figure which shows the manufacturing method of the circuit apparatus of this invention, (A) is a top view, (B) is sectional drawing, (C) is sectional drawing. 本発明の回路装置の製造方法を示す図であり、（Ａ）は断面図であり、（Ｂ）は断面図であり、（Ｃ）は平面図である。It is a figure which shows the manufacturing method of the circuit apparatus of this invention, (A) is sectional drawing, (B) is sectional drawing, (C) is a top view. 本発明の回路装置の製造方法を示す図であり、（Ａ）は断面図であり、（Ｂ）は平面図である。It is a figure which shows the manufacturing method of the circuit apparatus of this invention, (A) is sectional drawing, (B) is a top view. 従来の混成集積回路装置を示す断面図である。It is sectional drawing which shows the conventional hybrid integrated circuit device.

符号の説明Explanation of symbols

１０ 混成集積回路装置
１１ 回路基板
１２Ａ 第１の絶縁層
１２Ｂ 第２の絶縁層
１３ 導電パターン
１３Ａ パッド
１４ 封止樹脂
１５Ａ 半導体素子
１５Ｂ チップ素子
１６ 金属基板
１７ 金属細線
１８ 固定部
１９ メッキ膜
２１ 放熱フィン
２２Ａ 上金型
２２Ｂ 下金型
２３ キャビティ
２４ メッキ膜
２５ リード
２５Ａ リード
３１ 突起部
４０ リードフレーム
４１ 外枠
４２Ａ、４２Ｂ 接続部
４３ 吊りリード
４４ タイバー
４５ ランド
４６ ユニット


DESCRIPTION OF SYMBOLS 10 Hybrid integrated circuit device 11 Circuit board 12A 1st insulating layer 12B 2nd insulating layer 13 Conductive pattern 13A Pad 14 Sealing resin 15A Semiconductor element 15B Chip element 16 Metal substrate 17 Metal fine wire 18 Fixed part 19 Plating film 21 Radiation fin 22A Upper die 22B Lower die 23 Cavity 24 Plating film 25 Lead 25A Lead 31 Protrusion 40 Lead frame 41 Outer frame 42A, 42B Connection portion 43 Hanging lead 44 Tie bar 45 Land 46 Unit


Claims (11)

導電材料から成り表面が絶縁層により被覆された回路基板と、
前記絶縁層の表面に形成された導電パターンと、
前記導電パターンに電気的に接続された回路素子と、
前記導電パターンから成るパッドに接続されたリードとを具備し、
少なくとも１つの前記リードを、前記回路基板を厚み方向に部分的に突出させた突起部に接続することを特徴とする回路装置。 A circuit board made of a conductive material and having a surface covered with an insulating layer;
A conductive pattern formed on the surface of the insulating layer;
A circuit element electrically connected to the conductive pattern;
A lead connected to a pad made of the conductive pattern;
At least one of the leads is connected to a protrusion partly protruding the circuit board in the thickness direction. リング状に形成された前記リードの先端部を、前記突起部にかしめることを特徴とする請求項１記載の回路装置。   The circuit device according to claim 1, wherein a tip end portion of the lead formed in a ring shape is caulked to the projecting portion. 前記突起部を介して、前記回路基板を接地電位に接続することを特徴とする請求項１記載の回路装置。   The circuit device according to claim 1, wherein the circuit board is connected to a ground potential through the protrusion. 前記突起部に接続する前記リードを、前記導電パターンと接続することを特徴とする請求項１記載の回路装置。   The circuit device according to claim 1, wherein the lead connected to the protrusion is connected to the conductive pattern. 前記突起部と前記リードとの接続部に導電性材料を塗布することを特徴とする請求項１記載の回路装置。   The circuit device according to claim 1, wherein a conductive material is applied to a connection portion between the protrusion and the lead. 導電材料から成る回路基板の表面に導電パターンおよび回路素子から成る電気回路を形成し、前記導電パターンから成るパッドにリードを固着し、少なくとも１つの前記リードと前記回路基板とを電気的に接続する回路装置の製造方法に於いて、
前記回路基板を部分的に厚み方向に突出させた突起部を設け、前記突起部に前記リードをかしめて前記リードと前記回路基板とを接続することを特徴とする回路装置の製造方法。 An electric circuit comprising a conductive pattern and circuit elements is formed on the surface of a circuit board made of a conductive material, a lead is fixed to a pad made of the conductive pattern, and at least one of the lead and the circuit board is electrically connected. In a circuit device manufacturing method,
A method of manufacturing a circuit device, comprising: providing a protrusion partly projecting the circuit board in a thickness direction; and connecting the lead and the circuit board by caulking the lead to the protrusion part. 回路基板の載置領域を囲むように配置された複数個のリードを有するリードフレームを用意する工程と、
導電パターン、前記導電パターンから成るパッドおよび前記導電パターンと接続された回路素子が表面に形成され且つ厚み方向に突出する突起部が設けられた回路基板を用意する工程と、
前記回路基板の前記突起部に少なくとも２つの前記リードをかしめることで、前記回路基板を前記リードフレームに固定し、前記回路基板上の前記パッドと前記リードとを電気的に接続する工程と、
前記突起部を介して前記回路基板を前記リードフレームに対して固定した状態で、前記回路基板の少なくとも表面を絶縁性樹脂により封止する工程とを具備することを特徴とする回路装置の製造方法。 Preparing a lead frame having a plurality of leads arranged so as to surround the mounting area of the circuit board;
Preparing a circuit board provided with a conductive pattern, a pad made of the conductive pattern, and a circuit element connected to the conductive pattern on the surface and provided with a protruding portion protruding in the thickness direction;
Fixing the circuit board to the lead frame by caulking at least two leads to the projecting portion of the circuit board, and electrically connecting the pads on the circuit board and the leads;
And a step of sealing at least a surface of the circuit board with an insulating resin in a state where the circuit board is fixed to the lead frame through the protrusions. . 吊りリードにより外枠と連結されたランドと、前記ランドを囲むように一端が配置された複数個のリードとを有するリードフレームを用意する工程と、
導電パターン、前記導電パターンから成るパッドおよび前記導電パターンと接続された回路素子が表面に形成された回路基板を前記ランドに載置する工程と、
少なくとも２つの前記リードを、前記回路基板を厚み方向に部分的に突出して設けた突起部にかしめる工程と、
前記回路基板の周辺部に対応する領域の前記吊りリードを部分的に除去する工程と、
前記突起部を介して前記回路基板を前記リードフレームに対して固定した状態で、前記回路基板の少なくとも表面を絶縁性樹脂により封止する工程とを具備することを特徴とする回路装置の製造方法。 Preparing a lead frame having a land connected to the outer frame by a suspension lead, and a plurality of leads having one end disposed so as to surround the land;
Placing a circuit board having a conductive pattern, a pad made of the conductive pattern, and a circuit element connected to the conductive pattern on the surface;
Caulking at least two of the leads to a protrusion provided by partially protruding the circuit board in the thickness direction;
Partially removing the suspension leads in a region corresponding to a peripheral portion of the circuit board;
And a step of sealing at least a surface of the circuit board with an insulating resin in a state where the circuit board is fixed to the lead frame through the protrusions. . 前記吊りリードを除去した後の工程では、前記突起部にかしめられた前記リードを介して、前記回路基板を支持することを特徴とする請求項８記載の回路装置の製造方法。   9. The method of manufacturing a circuit device according to claim 8, wherein, in the step after removing the suspension leads, the circuit board is supported via the leads crimped to the protrusions. 前記ランドは前記基板よりも小さく形成され、
前記ランドにより被覆されない前記回路基板の裏面を前記封止樹脂により被覆することを特徴とする請求項８記載の回路装置の製造方法。 The land is formed smaller than the substrate;
9. The method for manufacturing a circuit device according to claim 8, wherein a back surface of the circuit board not covered with the land is covered with the sealing resin. 前記金属細線を介して、前記回路基板上の前記パッドと前記リードとを接続することを特徴とする請求項６から請求項８のいずれかに記載の回路装置の製造方法。

The method for manufacturing a circuit device according to claim 6, wherein the pad on the circuit board and the lead are connected via the thin metal wire.

JP2005189223A 2005-06-29 2005-06-29 Circuit device manufacturing method Expired - Fee Related JP4610426B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005189223A JP4610426B2 (en) 2005-06-29 2005-06-29 Circuit device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005189223A JP4610426B2 (en) 2005-06-29 2005-06-29 Circuit device manufacturing method

Publications (2)

Publication Number Publication Date
JP2007012731A true JP2007012731A (en) 2007-01-18
JP4610426B2 JP4610426B2 (en) 2011-01-12

Family

ID=37750876

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005189223A Expired - Fee Related JP4610426B2 (en) 2005-06-29 2005-06-29 Circuit device manufacturing method

Country Status (1)

Country Link
JP (1) JP4610426B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016181536A (en) * 2015-03-23 2016-10-13 住友ベークライト株式会社 Power semiconductor device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS564243A (en) * 1979-06-25 1981-01-17 Hitachi Ltd Semiconductor device and assembly method thereof
JPH05326808A (en) * 1992-05-15 1993-12-10 Ibiden Co Ltd Electronic part mounting substrate and semiconductor device using thereof
JPH06132457A (en) * 1992-10-15 1994-05-13 Mitsubishi Electric Corp Semiconductor device and manufacture thereof
JPH06295972A (en) * 1993-04-07 1994-10-21 Nippondenso Co Ltd Positioning structure for lead frame of hybrid ic and manufacture of hybrid ic
JPH1074880A (en) * 1996-06-28 1998-03-17 Goto Seisakusho:Kk Resin-sealed semiconductor device with heat sink and manufacture thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS564243A (en) * 1979-06-25 1981-01-17 Hitachi Ltd Semiconductor device and assembly method thereof
JPH05326808A (en) * 1992-05-15 1993-12-10 Ibiden Co Ltd Electronic part mounting substrate and semiconductor device using thereof
JPH06132457A (en) * 1992-10-15 1994-05-13 Mitsubishi Electric Corp Semiconductor device and manufacture thereof
JPH06295972A (en) * 1993-04-07 1994-10-21 Nippondenso Co Ltd Positioning structure for lead frame of hybrid ic and manufacture of hybrid ic
JPH1074880A (en) * 1996-06-28 1998-03-17 Goto Seisakusho:Kk Resin-sealed semiconductor device with heat sink and manufacture thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016181536A (en) * 2015-03-23 2016-10-13 住友ベークライト株式会社 Power semiconductor device

Also Published As

Publication number Publication date
JP4610426B2 (en) 2011-01-12

Similar Documents

Publication Publication Date Title
US8203848B2 (en) Circuit device and method of manufacturing the same
EP3226292B1 (en) Lead frame, semiconductor device, method for manufacturing lead frame, and method for manufacturing semiconductor device
US7957158B2 (en) Circuit device
JP4785139B2 (en) Circuit device and manufacturing method thereof
US7529093B2 (en) Circuit device
JP5802695B2 (en) Semiconductor device and method for manufacturing semiconductor device
US7800206B2 (en) Semiconductor device
JP4722836B2 (en) Circuit device and manufacturing method thereof
US7439614B2 (en) Circuit device with dummy elements
JP4845090B2 (en) Circuit device manufacturing method
JP2010034350A (en) Semiconductor device
JP2006253354A (en) Circuit device and its manufacturing method
US20080099922A1 (en) Circuit device and manufacturing method thereof
JP5341339B2 (en) Circuit equipment
JP2006100759A (en) Circuit device and its manufacturing method
US7968983B2 (en) Semiconductor device
JP2009164240A (en) Semiconductor device
JP4610426B2 (en) Circuit device manufacturing method
JP2010109255A (en) Semiconductor device
JP4676252B2 (en) Circuit device manufacturing method
JP2006237503A (en) Semiconductor device and its manufacturing process
JP4137981B2 (en) Manufacturing method of semiconductor device
JP4277168B2 (en) Resin-sealed semiconductor device and manufacturing method thereof
US20170018487A1 (en) Thermal enhancement for quad flat no lead (qfn) packages
KR20190085587A (en) High thermal conductivity semiconductor package

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080530

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100302

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100422

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100915

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101012

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131022

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4610426

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131022

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees