JP2007011250A - Electro-optical device, manufacturing method therefor, and electronic equipment - Google Patents
Electro-optical device, manufacturing method therefor, and electronic equipment Download PDFInfo
- Publication number
- JP2007011250A JP2007011250A JP2005281393A JP2005281393A JP2007011250A JP 2007011250 A JP2007011250 A JP 2007011250A JP 2005281393 A JP2005281393 A JP 2005281393A JP 2005281393 A JP2005281393 A JP 2005281393A JP 2007011250 A JP2007011250 A JP 2007011250A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- wiring
- pair
- wirings
- electro
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
Description
本発明は、各種情報の表示に用いて好適な電気光学装置及び電子機器に関する。 The present invention relates to an electro-optical device and an electronic apparatus suitable for use in displaying various types of information.
従来より、液晶装置、有機エレクトロルミネッセンス表示装置、プラズマディスプレイ装置、及びフィールドエミッション表示装置などの各種の電気光学装置が知られている。かかる電気光学装置の一例としての液晶装置は、例えば、複数の信号電極等を有する基板と、複数の走査電極等を有する対向基板との間に液晶が封入されて構成される。 Conventionally, various electro-optical devices such as a liquid crystal device, an organic electroluminescence display device, a plasma display device, and a field emission display device are known. A liquid crystal device as an example of such an electro-optical device is configured by sealing liquid crystal between a substrate having a plurality of signal electrodes and a counter substrate having a plurality of scanning electrodes and the like.
このような液晶装置において、ガラス基板表面に酸化インジウム錫(ITO)層からなる抵抗体パターンを配設し、そのガラス基板表面上で抵抗値のトリミングがパターン等の削減等によって容易に行え、出力のばらつきのない高精度の輝度表示を行うことのできる液晶装置が知られている(例えば、特許文献1を参照)。 In such a liquid crystal device, a resistor pattern composed of an indium tin oxide (ITO) layer is disposed on the glass substrate surface, and trimming of the resistance value on the glass substrate surface can be easily performed by reducing the pattern, etc. There has been known a liquid crystal device capable of performing high-precision luminance display without any variation (see, for example, Patent Document 1).
しかしながら、上記の液晶装置では、一般的にシート抵抗値の大きなITO層からなる抵抗体パターンを削除等することにより、抵抗値のトリミングするようにしているため、当該抵抗値の大きさを微調整するにはある程度限界がある。 However, in the above liquid crystal device, the resistance value is trimmed by deleting a resistor pattern made of an ITO layer having a large sheet resistance value, etc., so that the resistance value is finely adjusted. There are some limits to this.
本発明は、以上の点に鑑みてなされたものであり、トリミングの実施が容易で、抵抗値の更なる微調整の実施可能な終端抵抗体を有する電気光学装置及び電子機器を提供することを課題とする。 The present invention has been made in view of the above points, and provides an electro-optical device and an electronic apparatus having a termination resistor that can be easily trimmed and can be further finely adjusted in resistance value. Let it be an issue.
本発明の1つの観点では、電気光学装置は、基板と、前記基板上に形成された複数の配線と、前記基板上に実装され前記複数の配線と電気的に接続されたICと、を備え、前記基板上において、前記複数の配線のうち少なくとも一対の前記配線の間には、前記少なくとも一対の前記配線と接続された抵抗体が設けられ、前記抵抗体は、配線幅若しくは配線長の少なくともいずれか一方が異なる複数の経路を有することを特徴とする。 In one aspect of the present invention, an electro-optical device includes a substrate, a plurality of wirings formed on the substrate, and an IC mounted on the substrate and electrically connected to the plurality of wirings. On the substrate, a resistor connected to the at least one pair of wirings is provided between at least one pair of the plurality of wirings, and the resistor has at least a wiring width or a wiring length. Either one has a plurality of different paths.
上記の電気光学装置の前記抵抗体は、配線幅及び配線長の両方が異なる複数の経路を有する抵抗体を備えることが好ましい。 The resistor of the electro-optical device preferably includes a resistor having a plurality of paths having different wiring widths and wiring lengths.
上記の電気光学装置は、ガラスなどの絶縁性を有する材料よりなる基板と、その基板上に形成された複数の配線と、その基板上に実装され、その複数の配線と電気的に接続されたドライバICなどのICと、を備えて構成される。 The electro-optical device includes a substrate made of an insulating material such as glass, a plurality of wirings formed on the substrate, and mounted on the substrate and electrically connected to the plurality of wirings. And an IC such as a driver IC.
ここで、前記一対の前記配線の一端側は前記ICに接続されていると共に、前記一対の前記配線の他端側はフレキシブルプリント基板(FPC)に接続されているのが好ましい。また、前記一対の前記配線には、差動伝送方式に基づいて差動信号が入力されるのが好ましい。これにより、例えば、差動伝送方式によって、FPC側から一対の配線を通じてIC側に差動信号を出力することができる。 Here, it is preferable that one end side of the pair of wirings is connected to the IC, and the other end side of the pair of wirings is connected to a flexible printed circuit board (FPC). Moreover, it is preferable that a differential signal is input to the pair of wirings based on a differential transmission method. Thereby, for example, a differential signal can be output from the FPC side to the IC side through a pair of wires by a differential transmission method.
特に、この電気光学装置では、絶縁性を有する基板上において、複数の配線のうち少なくとも一対の配線の間には、当該少なくとも一対の配線と接続された抵抗体が設けられ、その抵抗体は、配線幅若しくは配線長の異なる複数の経路を有する抵抗体、又は配線幅及び配線長の両方が異なる複数の経路を有する抵抗体を備えている。このため、その複数の抵抗体を、一対の配線を通じて、ICへ伝送される信号の歪みを除去する終端抵抗体として機能させることができる。また、抵抗体は、絶縁性を有する基板上に形成されているので、この電気光学装置の品質検査時において、抵抗体の抵抗値が小さく、ICが一対の配線を介してFPC側から適正な差動信号を受信できず、このために抵抗体の抵抗値を増加させる必要がある場合に、その抵抗体のトリミングを容易に実施することができる。ここで、「トリミング」とは、レーザーやエッチング技術などを用いて抵抗体の所定部分を切断若しくは除去等することにより、抵抗体の抵抗値が増加する方向にその抵抗値の微調整を実施することをいう(以下、同様)。これにより、容易に高精度な抵抗体(終端抵抗体)を得ることができる。 In particular, in this electro-optical device, a resistor connected to the at least one pair of wirings is provided between at least a pair of wirings on the insulating substrate, and the resistors are A resistor having a plurality of paths having different wiring widths or wiring lengths or a resistor having a plurality of paths having different wiring widths and wiring lengths is provided. Therefore, the plurality of resistors can function as termination resistors that remove distortion of signals transmitted to the IC through a pair of wirings. In addition, since the resistor is formed on the insulating substrate, the resistance value of the resistor is small at the time of quality inspection of the electro-optical device, and the IC is appropriate from the FPC side through the pair of wires. When a differential signal cannot be received and the resistance value of the resistor needs to be increased for this reason, trimming of the resistor can be easily performed. Here, “trimming” means that the resistance value is finely adjusted in the direction in which the resistance value of the resistor increases by cutting or removing a predetermined portion of the resistor using a laser or an etching technique. (Hereinafter the same). Thereby, a highly accurate resistor (termination resistor) can be obtained easily.
また、トリミングを実施して高精度の抵抗体(終端抵抗体)を一対の配線の間に設けることにより、FPC側から一対の配線を介してIC側へ適正な差動信号を確実に出力することが可能となる。 Further, by performing trimming and providing a high-precision resistor (terminating resistor) between the pair of wirings, an appropriate differential signal is reliably output from the FPC side to the IC side via the pair of wirings. It becomes possible.
上記の電気光学装置の一つの態様では、前記抵抗体は、前記一対の前記配線のうち一方の前記配線と一体的に形成された第1抵抗体と、他方の前記配線と一体的に形成され、前記第1抵抗体に接続されてなる第2抵抗体とを含み、前記第1抵抗体は、分岐して前記一方の配線と前記第2抵抗体との間の所定の2点間を結ぶ他の経路を備える。 In one aspect of the electro-optical device, the resistor is formed integrally with the first resistor formed integrally with one of the pair of wires and the other wire. And a second resistor connected to the first resistor, and the first resistor branches to connect two predetermined points between the one wiring and the second resistor. Provide other paths.
この態様によれば、抵抗体は、一対の配線のうち一方の配線と一体的に形成された第1抵抗体と、他方の配線と一体的に形成され、第1抵抗体に接続されてなる第2抵抗体とを含んでいる。そして、第1抵抗体は、分岐して一方の配線と2抵抗体との間の所定の2点間を結ぶ他の経路を備えている。このため、品質検査時において、抵抗体の抵抗値が小さく、ICが一対の配線を介してFPC側から適正な差動信号を受信できず、このために抵抗体の抵抗値を増加させる必要がある場合に、第1抵抗体の前記他の経路の少なくとも一部を切断(トリミング)することにより、高精度の抵抗体(終端抵抗体)を得ることができる。この場合、終端抵抗体は、第1抵抗体の少なくとも一部が切断された構成を有する。 According to this aspect, the resistor is formed integrally with one of the pair of wires, and integrally formed with the other wire, and is connected to the first resistor. A second resistor. And the 1st resistor is provided with the other path which branches and connects between two predetermined points between one wiring and 2 resistors. For this reason, at the time of quality inspection, the resistance value of the resistor is small, and the IC cannot receive an appropriate differential signal from the FPC side via a pair of wires. For this reason, it is necessary to increase the resistance value of the resistor. In some cases, a highly accurate resistor (termination resistor) can be obtained by cutting (trimming) at least a part of the other path of the first resistor. In this case, the termination resistor has a configuration in which at least a part of the first resistor is cut.
上記の電気光学装置の他の態様では、前記抵抗体は、前記一対の前記配線のうち一方の前記配線と一体的に形成された第1抵抗体と、他方の前記配線と一体的に形成され、前記第1抵抗体に接続されてなる第2抵抗体とを含み、前記第1抵抗体は、前記一方の配線から延びる複数の抵抗体と、当該複数の抵抗体及び前記第2抵抗体に接続されてなるとともに、前記複数の抵抗体の間に対応する位置に開口を備える抵抗体と、を備える。 In another aspect of the electro-optical device, the resistor is formed integrally with the first resistor formed integrally with one of the pair of wires and the other wire. A second resistor connected to the first resistor, wherein the first resistor includes a plurality of resistors extending from the one wiring, the plurality of resistors, and the second resistor. And a resistor having an opening at a corresponding position between the plurality of resistors.
この態様によれば、抵抗体は、一対の配線のうち一方の配線と一体的に形成された第1抵抗体と、他方の配線と一体的に形成され、第1抵抗体に接続されてなる第2抵抗体とを含んでいる。そして、第1抵抗体は、一方の配線から延びる複数の抵抗体と、当該複数の抵抗体及び第2抵抗体に接続されてなるとともに、複数の抵抗体の間に対応する位置に開口を備える抵抗体と、を備えている。このため、品質検査時において、抵抗体の抵抗値が小さく、ICが一対の配線を介してFPC側から適正な差動信号を受信できず、このために抵抗体の抵抗値を増加させる必要がある場合に、第1抵抗体の、複数の抵抗体及び開口を備える抵抗体の少なくとも一部を切断(トリミング)することにより、高精度の抵抗体(終端抵抗体)を得ることができる。この場合、終端抵抗体は、複数の抵抗体及び開口を備える抵抗体の少なくとも一部が切断された構成を有する。 According to this aspect, the resistor is formed integrally with one of the pair of wires, and integrally formed with the other wire, and is connected to the first resistor. A second resistor. The first resistor is connected to the plurality of resistors extending from the one wiring, the plurality of resistors, and the second resistor, and has openings at positions corresponding to the plurality of resistors. And a resistor. For this reason, at the time of quality inspection, the resistance value of the resistor is small, and the IC cannot receive an appropriate differential signal from the FPC side via a pair of wires. For this reason, it is necessary to increase the resistance value of the resistor. In some cases, a high-precision resistor (termination resistor) can be obtained by cutting (trimming) at least a part of the resistor including the plurality of resistors and the opening of the first resistor. In this case, the termination resistor has a configuration in which at least a part of the resistor including a plurality of resistors and openings is cut.
上記の電気光学装置の他の態様では、前記抵抗体は、前記一対の前記配線のうち一方の前記配線と一体的に形成されてなるとともに、蛇行して複数箇所で前記一方の配線と接続されてなる。 In another aspect of the electro-optical device, the resistor is integrally formed with one of the pair of wirings and is meandered and connected to the one wiring at a plurality of locations. It becomes.
この態様によれば、抵抗体は、一対の配線のうち一方の配線と一体的に形成されてなるとともに、蛇行して複数箇所で一方の配線と接続されている。このため、品質検査時において、抵抗体の抵抗値が小さく、ICが一対の配線を介してFPC側から適正な差動信号を受信できず、このために抵抗体の抵抗値を増加させる必要がある場合に、当該抵抗体の少なくとも一部を切断(トリミング)することにより、高精度の抵抗体(終端抵抗体)を得ることができる。この場合、終端抵抗体は、当該抵抗体の少なくとも一部が切断された構成を有する。 According to this aspect, the resistor is formed integrally with one of the pair of wires, and meanders and is connected to one of the wires at a plurality of locations. For this reason, at the time of quality inspection, the resistance value of the resistor is small, and the IC cannot receive an appropriate differential signal from the FPC side via a pair of wires. For this reason, it is necessary to increase the resistance value of the resistor. In some cases, a highly accurate resistor (termination resistor) can be obtained by cutting (trimming) at least a part of the resistor. In this case, the termination resistor has a configuration in which at least a part of the resistor is cut.
上記の電気光学装置の一つの態様では、前記抵抗体は、前記ICの近傍位置に設けられている。これにより、一対の配線の配線抵抗の影響を受け難くすることができ、FPC側からの適正な差動信号をICへ出力することができる。 In one aspect of the electro-optical device, the resistor is provided in the vicinity of the IC. As a result, the influence of the wiring resistance of the pair of wirings can be made difficult, and an appropriate differential signal from the FPC side can be output to the IC.
上記の電気光学装置の他の態様では、前記抵抗体は、前記ICを異方性導電膜を介して前記基板上に実装したときに、前記ICの外形辺より外側へ露出した前記異方性導電膜と接触しない位置に設けられている。これにより、ICを異方性導電膜(ACF)を介して基板上に実装したときに、その異方性導電膜がICの外形辺より外側へ露出したような場合でも、この電気光学装置の駆動時に抵抗体と異方性導電膜とが短絡するのを確実に防止できる。 In another aspect of the above electro-optical device, the anisotropy is exposed to the outside of the outer side of the IC when the resistor is mounted on the substrate via an anisotropic conductive film. It is provided at a position not in contact with the conductive film. Accordingly, even when the IC is mounted on the substrate via the anisotropic conductive film (ACF), even if the anisotropic conductive film is exposed outside the outer side of the IC, It is possible to reliably prevent the resistor and the anisotropic conductive film from being short-circuited during driving.
また、上記の電気光学装置を表示部として備える電子機器を構成することができる。 In addition, an electronic apparatus including the electro-optical device as a display unit can be configured.
本発明の他の観点では、電気光学装置の製造方法は、基板上に、配線幅若しくは配線長の異なる複数の抵抗体、又は配線幅及び配線長の両方が異なる複数の抵抗体を含む複数の配線を形成する配線形成工程と、前記基板上に、前記複数の配線と電気的に接続されたICを実装するIC実装工程と、を備え、前記配線形成工程は、前記複数の抵抗体を前記複数の配線のうち少なくとも一対の前記配線の間に且つ当該一対の前記配線と一体的に形成し、さらに前記複数の抵抗体のうち少なくとも1つ以上の前記抵抗体を切断する切断工程を備える。 In another aspect of the present invention, a method for manufacturing an electro-optical device includes a plurality of resistors having different wiring widths or wiring lengths or a plurality of resistors having both wiring widths and wiring lengths different from each other on a substrate. A wiring forming step of forming wiring; and an IC mounting step of mounting an IC electrically connected to the plurality of wirings on the substrate, wherein the wiring forming step includes the plurality of resistors. A cutting step is also provided which is formed between at least one pair of the wirings among the plurality of wirings and integrally with the pair of wirings, and further cuts at least one of the plurality of resistance bodies.
上記の電気光学装置の製造方法では、初めの配線形成工程は、絶縁性を有する基板上に、配線幅若しくは配線長の異なる複数の抵抗体、又は配線幅及び配線長の両方が異なる複数の抵抗体を含む複数の配線を形成する。この配線形成工程は、その複数の抵抗体を、複数の配線のうち少なくとも一対の配線の間に且つ当該一対の前記配線と一体的に形成する。これにより、複数の抵抗体を終端抵抗体として機能させることができる。 In the electro-optical device manufacturing method, the first wiring formation step includes a plurality of resistors having different wiring widths or wiring lengths, or a plurality of resistors having different wiring widths and wiring lengths on an insulating substrate. A plurality of wirings including the body are formed. In the wiring formation step, the plurality of resistors are formed between at least a pair of the plurality of wirings and integrally with the pair of wirings. Thereby, a several resistor can be functioned as a termination | terminus resistor.
次工程としてのIC実装工程は、基板上に、複数の配線と電気的に接続されたICを実装する。これにより、差動伝送方式に基づきICを介して一対の配線に差動信号を出力することが可能となる。 In the IC mounting process as the next process, an IC electrically connected to a plurality of wirings is mounted on the substrate. This makes it possible to output a differential signal to a pair of wirings via the IC based on the differential transmission method.
特に、この電気光学装置の製造方法では、上記の工程の他に、さらに複数の抵抗体のうち少なくとも1つ以上の抵抗体を切断する切断工程を備えている。 In particular, this electro-optical device manufacturing method further includes a cutting step of cutting at least one resistor among the plurality of resistors in addition to the above steps.
このため、この電気光学装置の品質検査時において、複数の抵抗体(終端抵抗体)の抵抗値が小さく、ICが一対の配線を介してFPC側から差動伝送方式に基づいて適正な差動信号を受信できず、このために終端抵抗体の抵抗値を増加させる必要がある場合に、その切断工程において、少なくとも1つ以上の抵抗体を切断することにより、その終端抵抗体のトリミングを容易に実施することができる。これにより、容易に高精度な終端抵抗体を得ることができる。 For this reason, at the time of quality inspection of the electro-optical device, the resistance values of the plurality of resistors (termination resistors) are small, and the IC is appropriately differential based on the differential transmission method from the FPC side via a pair of wires. When the signal cannot be received and it is necessary to increase the resistance value of the termination resistor for this purpose, it is easy to trim the termination resistor by cutting at least one resistor in the cutting process. Can be implemented. Thereby, a highly accurate termination resistor can be obtained easily.
本発明の実施形態に係る1つの観点では、電気光学装置は、絶縁性を有する基板と、前記基板上に形成され、金属単体、金属化合物、又はシート抵抗値の異なる第1導電層及び第2導電層よりなる複数の配線と、前記基板上に実装され前記複数の配線と電気的に接続されたICと、を備え、前記基板上において、前記複数の配線のうち少なくとも一対の前記配線の間には、前記少なくとも一対の前記配線と接続され且つ同一の材料により形成された抵抗体が設けられている。 In one aspect according to the embodiment of the present invention, an electro-optical device includes a substrate having an insulating property, a first metal layer, a metal compound, or a first conductive layer and a second sheet formed on the substrate and having different sheet resistance values. A plurality of wirings made of a conductive layer; and an IC mounted on the substrate and electrically connected to the plurality of wirings, and on the substrate, between at least a pair of the wirings. Is provided with a resistor which is connected to the at least one pair of wirings and is formed of the same material.
実施形態に係る上記の電気光学装置は、ガラスなどの絶縁性を有する材料よりなる基板と、その基板上に形成され、金属単体、金属化合物、又はシート抵抗値の異なる第1導電層及び第2導電層よりなる複数の配線と、その基板上に実装され、その複数の配線と電気的に接続されたドライバICなどのICと、を備えて構成される。 The electro-optical device according to the embodiment includes a substrate made of an insulating material such as glass, a first metal layer, a metal compound, or a first conductive layer and a second sheet having different sheet resistance values formed on the substrate. A plurality of wirings made of a conductive layer and an IC such as a driver IC mounted on the substrate and electrically connected to the plurality of wirings are configured.
好適な例では、前記第1導電層は、少なくとも金属単体又は金属化合物であるのが好ましく、また、前記第2導電層は金属酸化物であるのが好ましい。また、前記金属単体はAl又はCrであるのが好ましい。また、前記金属化合物はAlMoであるのが好ましい。また、金属酸化物はITO又はIZOであるのが好ましい。 In a preferred example, the first conductive layer is preferably at least a single metal or a metal compound, and the second conductive layer is preferably a metal oxide. The metal simple substance is preferably Al or Cr. The metal compound is preferably AlMo. The metal oxide is preferably ITO or IZO.
特に、この実施形態に係る電気光学装置では、絶縁性を有する基板上において、複数の配線のうち少なくとも一対の配線の間には、当該少なくとも一対の配線と接続され且つ同一の材料により形成された抵抗体が設けられている。ここで、前記一対の前記配線には、差動伝送方式に基づいて差動信号が入力されるのが好ましい。これにより、例えば差動伝送方式によって一対の配線を通じてIC側に差動信号を出力したときに、その抵抗体を、一対の前記配線を通じてICへ伝送される信号の歪みを除去する終端抵抗体として機能させることができる。また、抵抗体は、絶縁性を有する基板上に形成されているので、この電気光学装置の品質検査時において、抵抗体の抵抗値が小さく、ICが一対の配線を介してFPC側から適正な差動信号を受信できず、このために抵抗体の抵抗値を増加させる必要がある場合に、その抵抗体のトリミングを容易に実施することができる。ここで、「トリミング」とは、レーザーやエッチング技術などを用いて抵抗体の所定部分を切断若しくは除去等することにより、抵抗体の抵抗値が増加する方向にその抵抗値の微調整を実施することをいう(以下、同様)。これにより、容易に高精度な抵抗体(終端抵抗体)を得ることができる。 In particular, in the electro-optical device according to this embodiment, at least a pair of wirings among a plurality of wirings are connected to the at least a pair of wirings and formed of the same material on the insulating substrate. A resistor is provided. Here, it is preferable that a differential signal is input to the pair of wirings based on a differential transmission method. Thus, for example, when a differential signal is output to the IC side through a pair of wires by a differential transmission method, the resistor is used as a termination resistor that removes distortion of the signal transmitted to the IC through the pair of wires. Can function. In addition, since the resistor is formed on the insulating substrate, the resistance value of the resistor is small at the time of quality inspection of the electro-optical device, and the IC is appropriate from the FPC side through the pair of wires. When a differential signal cannot be received and the resistance value of the resistor needs to be increased for this reason, trimming of the resistor can be easily performed. Here, “trimming” means that the resistance value is finely adjusted in the direction in which the resistance value of the resistor increases by cutting or removing a predetermined portion of the resistor using a laser or an etching technique. (Hereinafter the same). Thereby, a highly accurate resistor (termination resistor) can be obtained easily.
好適な例では、前記一対の前記配線の一端側は前記ICに接続されていると共に、前記一対の前記配線の他端側はフレキシブルプリント基板(FPC)に接続されている。これにより、FPC側から一対の配線を介してIC側へ差動信号などを出力することが可能となる。また、トリミングを実施して高精度の抵抗体(終端抵抗体)を一対の配線の間に設けることにより、FPC側から一対の配線を介してIC側へ適正な差動信号を確実に出力することが可能となる。 In a preferred example, one end side of the pair of wirings is connected to the IC, and the other end side of the pair of wirings is connected to a flexible printed circuit board (FPC). Thereby, a differential signal or the like can be output from the FPC side to the IC side via a pair of wires. Further, by performing trimming and providing a high-precision resistor (terminating resistor) between the pair of wirings, an appropriate differential signal is reliably output from the FPC side to the IC side via the pair of wirings. It becomes possible.
また、抵抗体は、金属単体、金属化合物又はシート抵抗値の異なる第1導電層及び第2導電層よりなる一対の配線と同一の材料により形成されている。好適な例では、前記一対の前記配線は、前記抵抗体と一体的に形成されており、前記抵抗体を形成する層は、前記一対の前記配線のうち、一方の前記配線から延在しているのが好ましい。また、前記一対の配線の各々は、前記第1導電層と前記第2導電層との積層構造を有するのが好ましい。これにより、この電気光学装置の製造時に、抵抗体を作製するための独立の工程を設けなくて済み、工程が増加するのを防止できる。但し、トリミングを実施して高精度の抵抗体(終端抵抗体)を作製する必要がある場合には、勿論、その分だけ工程は増加することになる。 The resistor is made of the same material as the pair of wirings composed of the first conductive layer and the second conductive layer having a single metal, a metal compound, or different sheet resistance values. In a preferred example, the pair of wirings are formed integrally with the resistor, and a layer forming the resistor extends from one of the pair of wirings. It is preferable. Each of the pair of wirings preferably has a stacked structure of the first conductive layer and the second conductive layer. Accordingly, it is not necessary to provide an independent process for manufacturing the resistor when manufacturing the electro-optical device, and it is possible to prevent the number of processes from increasing. However, if it is necessary to produce a highly accurate resistor (termination resistor) by performing trimming, of course, the number of steps increases accordingly.
上記の実施形態に係る電気光学装置の一つの態様では、前記抵抗体は、前記ICの近傍位置に設けられている。これにより、一対の配線の配線抵抗の影響を受け難くすることができ、FPC側からの適正な差動信号をICへ出力することができる。 In one aspect of the electro-optical device according to the above-described embodiment, the resistor is provided in the vicinity of the IC. As a result, the influence of the wiring resistance of the pair of wirings can be made difficult, and an appropriate differential signal from the FPC side can be output to the IC.
上記の実施形態に係る電気光学装置の他の態様では、前記抵抗体は、前記ICを異方性導電膜を介して前記基板上に実装したときに、前記ICの外形辺より外側へ露出した前記異方性導電膜と接触しない位置に設けられている。これにより、ICを異方性導電膜(ACF)を介して基板上に実装したときに、その異方性導電膜がICの外形辺より外側へ露出したような場合でも、この電気光学装置の駆動時に抵抗体と異方性導電膜とが短絡するのを確実に防止できる。 In another aspect of the electro-optical device according to the above-described embodiment, the resistor is exposed to the outside from the outer side of the IC when the IC is mounted on the substrate via an anisotropic conductive film. It is provided at a position not in contact with the anisotropic conductive film. Accordingly, even when the IC is mounted on the substrate via the anisotropic conductive film (ACF), even if the anisotropic conductive film is exposed outside the outer side of the IC, It is possible to reliably prevent the resistor and the anisotropic conductive film from being short-circuited during driving.
本発明の実施形態に係る他の観点では、電気光学装置は、絶縁性を有する基板と、前記基板上に形成された複数の配線と、前記基板上に実装され前記複数の配線と電気的に接続されたICと、を備え、前記複数の配線のうち少なくとも一対の前記配線は、前記基板上に形成された第1導電層と、少なくとも前記第1導電層上に形成された第2導電層とを有し、前記第1導電層と前記第2導電層は抵抗値が異なり、前記一対の前記配線のうち、一方の前記配線の前記第1導電層は他方の前記配線側へ延在する複数の第1抵抗体を有すると共に、前記他方の前記配線の前記第2導電層は前記一方の前記配線側へ延在する第2抵抗体を有し、前記複数の第1抵抗体の各々は、前記前記第2抵抗体と接続されてなる。 In another aspect of the embodiment of the invention, the electro-optical device includes an insulating substrate, a plurality of wirings formed on the substrate, and a plurality of wirings mounted on the substrate and electrically connected to the plurality of wirings. An at least one pair of the plurality of wirings, the first conductive layer formed on the substrate, and the second conductive layer formed on at least the first conductive layer. The first conductive layer and the second conductive layer have different resistance values, and the first conductive layer of one of the pair of wirings extends to the other wiring side. While having a plurality of first resistors, the second conductive layer of the other wiring has a second resistor extending to the one wiring side, and each of the plurality of first resistors is And connected to the second resistor.
上記の実施形態に係る電気光学装置は、ガラスなどの絶縁性を有する材料よりなる基板と、その基板上に形成された複数の配線と、その基板上に実装され、その複数の配線と電気的に接続されたドライバICなどのICと、を備えて構成される。 The electro-optical device according to the above embodiment includes a substrate made of an insulating material such as glass, a plurality of wirings formed on the substrate, and mounted on the substrate. And an IC such as a driver IC connected to the.
好適な例では、前記第1導電層は、少なくとも金属単体又は金属化合物であるのが好ましく、また、前記第2導電層は金属酸化物であるのが好ましい。前記金属単体はAl又はCrであるのが好ましい。また、前記金属化合物はAlMoであるのが好ましい。また、金属酸化物はITO又はIZOであるのが好ましい。 In a preferred example, the first conductive layer is preferably at least a single metal or a metal compound, and the second conductive layer is preferably a metal oxide. The simple metal is preferably Al or Cr. The metal compound is preferably AlMo. The metal oxide is preferably ITO or IZO.
また、この実施形態に係る電気光学装置において、複数の配線のうち少なくとも一対の配線は、基板上に形成された第1導電層と、少なくとも第1導電層上に形成された第2導電層とを有し、その少なくとも一対の配線は2層構造をなしている。また、第1導電層と第2導電層は抵抗値が各々異なっている。また、一対の配線のうち、一方の配線の第1導電層は他方の配線側へ延在する複数の第1抵抗体を有すると共に、他方の配線の第2導電層は一方の配線側へ延在する第2抵抗体を有している。 In the electro-optical device according to this embodiment, at least one pair of the plurality of wirings includes a first conductive layer formed on the substrate and a second conductive layer formed on at least the first conductive layer. The at least one pair of wirings has a two-layer structure. Further, the first conductive layer and the second conductive layer have different resistance values. In addition, among the pair of wirings, the first conductive layer of one wiring has a plurality of first resistors extending to the other wiring side, and the second conductive layer of the other wiring extends to one wiring side. It has the 2nd resistor which exists.
特に、この実施形態に係る電気光学装置において、複数の第1抵抗体の各々は、第2抵抗体と接続されてなる。つまり、この電気光学装置では、抵抗値の異なる2種類の導電層、即ち、第1導電層と第2導電層を用いて抵抗体を作製することができる。即ち、前記複数の第1抵抗体の各々と前記第2抵抗体とが接続されてなる抵抗体を、前記一対の前記配線を通じて前記ICへ伝送される信号の歪みを除去する終端抵抗体とすることができる。これにより、例えば差動伝送方式によって一対の配線を通じてIC側に差動信号を出力したときに、その抵抗体を、一対の前記配線を通じてICへ伝送される信号の歪みを除去する終端抵抗体として機能させることができる。また、当該終端抵抗体は、絶縁性を有する基板上に形成されているので、この電気光学装置の品質検査時において、当該終端抵抗体の抵抗値が小さく、ICが一対の配線を介してFPC側から適正な差動信号を受信できず、このために当該終端抵抗体の抵抗値を増加させる必要がある場合に、第1抵抗体の各々の少なくとも1つ以上の抵抗体を切断若しくは除去等することにより、その終端抵抗体のトリミングを容易に実施することができる。これにより、容易に高精度な終端抵抗体を得ることができる。 In particular, in the electro-optical device according to this embodiment, each of the plurality of first resistors is connected to the second resistor. That is, in this electro-optical device, the resistor can be manufactured using two types of conductive layers having different resistance values, that is, the first conductive layer and the second conductive layer. That is, a resistor formed by connecting each of the plurality of first resistors and the second resistor is a termination resistor that removes distortion of a signal transmitted to the IC through the pair of wires. be able to. Thus, for example, when a differential signal is output to the IC side through a pair of wires by a differential transmission method, the resistor is used as a termination resistor that removes distortion of the signal transmitted to the IC through the pair of wires. Can function. In addition, since the termination resistor is formed on an insulating substrate, the resistance value of the termination resistor is small during the quality inspection of the electro-optical device, and the IC is connected to the FPC via a pair of wires. When it is not possible to receive an appropriate differential signal from the side and it is necessary to increase the resistance value of the terminating resistor for this purpose, at least one resistor of each of the first resistors is cut or removed, etc. By doing so, the termination resistor can be easily trimmed. Thereby, a highly accurate termination resistor can be obtained easily.
なお、「複数の第1抵抗体」は、実施例中、図5における第1部分21a及び第2部分21bを含む第1導電層21、並びに、図6における第1部分21d、第2部分21e、第3部分21f、第4部分21g、第5部分21h及び第6部分21iを含む第1導電層21、並びに、図7における第1部分21ka、第2部分21kb及び第3部分21kcを含む第1導電層21、並びに、図8における第1部分21La、第2部分21Lb、第3部分21Lc、第4部分21Ld、第5部分21Le、第6部分21Lf、第7部分21Lg及び第9部分21Lkと、さらに、複数の開口21Liを有し且つ矩形状の形状をなす第8部分21Lhとを含む第1導電層21、並びに、図10における第1部分21ma、第2部分21mb、第3部分21mc、第4部分21md及び第5部分21meを含む第1導電層21、に夫々対応している。一方、「第2抵抗体」は、実施例中、図5における第2導電層20a、並びに、図6における第2導電層20c、並びに、図7における第2導電層20d、並びに、図8における第2導電層20e、に夫々対応している。
In the embodiment, the “plurality of first resistors” includes the first
好適な例では、前記一対の前記配線の一端側は前記ICに接続されていると共に、前記一対の前記配線の他端側はフレキシブルプリント基板(FPC)に接続されている。また、前記一対の前記配線には、差動伝送方式に基づいて差動信号が入力されるのが好ましい。これにより、FPC側から一対の配線を介してIC側へ差動信号などを出力することが可能となる。また、上記のようにトリミングを実施して高精度の終端抵抗体を一対の配線の間に設けることにより、FPC側から一対の配線を介してIC側へ適正な差動信号を確実に出力することが可能となる。 In a preferred example, one end side of the pair of wirings is connected to the IC, and the other end side of the pair of wirings is connected to a flexible printed circuit board (FPC). Moreover, it is preferable that a differential signal is input to the pair of wirings based on a differential transmission method. Thereby, a differential signal or the like can be output from the FPC side to the IC side via a pair of wires. Further, by performing trimming as described above and providing a high-accuracy termination resistor between a pair of wirings, an appropriate differential signal is reliably output from the FPC side to the IC side via the pair of wirings. It becomes possible.
好適な例では、前記複数の第1抵抗体は、それぞれの配線幅が異なるのが好ましい。また、好適な例では、前記複数の第1の抵抗体は、配線長の異なる複数の経路を形成しているのが好ましい。 In a preferred example, it is preferable that the plurality of first resistors have different wiring widths. In a preferred example, it is preferable that the plurality of first resistors form a plurality of paths having different wiring lengths.
特に、第1導電層は、CrやAlなどの金属単体又はAlMoなどの金属化合物により形成されているのが好ましく、また、第2導電層は、ITOやIZOなどの金属酸化物により形成されているのが好ましい。また、前記第2抵抗体の面積は、前記複数の第1抵抗体と前記第2抵抗体が配置された全面積の過半数を占めているのが好ましい。 In particular, the first conductive layer is preferably formed of a single metal such as Cr or Al or a metal compound such as AlMo, and the second conductive layer is formed of a metal oxide such as ITO or IZO. It is preferable. Further, it is preferable that the area of the second resistor occupies a majority of the total area where the plurality of first resistors and the second resistor are arranged.
ここで、一般的に、ITOのシート抵抗値は約50Ω±30%/□であり、IZOのシート抵抗値は約37Ω/□であり、Crのシート抵抗値は約1.3Ω±0.4%であり、Alのシート抵抗値は約0.24Ω/□であり、AlMoのシート抵抗値は約0.36Ω/□である。 Here, generally, the sheet resistance value of ITO is about 50Ω ± 30% / □, the sheet resistance value of IZO is about 37Ω / □, and the sheet resistance value of Cr is about 1.3Ω ± 0.4. The sheet resistance value of Al is about 0.24Ω / □, and the sheet resistance value of AlMo is about 0.36Ω / □.
これにより、例えば、シート抵抗値の大きな、他方の配線の第2導電層の要素である第2抵抗体で、抵抗体の全体の抵抗値を概ね設定しておくことができる。一方、シート抵抗値の小さな、一方の配線の第1導電層の要素である、配線幅の異なる第1抵抗体の各々のうち少なくとも1つ以上をトリミングすることにより、或いは、配線長の異なる第1抵抗体の複数の経路の任意の部分をトリミングすることにより、抵抗体の抵抗値が増加する方向にその抵抗値の微調整を実施することができる。その結果、容易に高精度の抵抗体を得ることができる。 As a result, for example, the overall resistance value of the resistor can be generally set with the second resistor, which is an element of the second conductive layer of the other wiring having a large sheet resistance value. On the other hand, by trimming at least one or more of each of the first resistors having different wiring widths, which are elements of the first conductive layer of one wiring having a small sheet resistance value, or having different wiring lengths By trimming an arbitrary portion of a plurality of paths of one resistor, the resistance value can be finely adjusted in the direction in which the resistance value of the resistor increases. As a result, a highly accurate resistor can be easily obtained.
また、実施形態に係る上記の電気光学装置を表示部として備える電子機器を構成することができる。 In addition, an electronic apparatus including the electro-optical device according to the embodiment as a display unit can be configured.
本発明の実施形態に係る他の観点では、電気光学装置の製造方法は、絶縁性を有する基板上に複数の配線を形成する工程と、前記基板上に、前記複数の配線と電気的に接続されたICを実装する工程と、を備え、前記複数の配線のうち少なくとも一対の前記配線は、前記基板上に形成された第1導電層と、少なくとも前記第1導電層上に形成された第2導電層とを有し、前記第1導電層と前記第2導電層は抵抗値が異なり、前記一対の前記配線のうち、一方の前記配線の前記第1導電層は他方の前記配線側へ延在する複数の第1抵抗体を有すると共に、前記他方の前記配線の前記第2導電層は前記一方の前記配線側へ延在する第2抵抗体を有し、前記複数の第1抵抗体の各々を、前記第2抵抗体と接続し、さらに前記複数の第1抵抗体のうち少なくとも1つ以上を切断する工程を備える。 In another aspect according to an embodiment of the present invention, a method for manufacturing an electro-optical device includes a step of forming a plurality of wirings on an insulating substrate, and an electrical connection with the plurality of wirings on the substrate. A step of mounting the integrated IC, wherein at least one pair of the plurality of wirings is a first conductive layer formed on the substrate and at least a first conductive layer formed on the first conductive layer. The first conductive layer and the second conductive layer have different resistance values, and the first conductive layer of one of the pair of wirings is directed to the other wiring side. The second conductive layer of the other wiring has a second resistor extending to the one wiring side, and has the plurality of first resistors. Are connected to the second resistor, and among the plurality of first resistors, Even without comprising the step of cutting one or more.
実施形態に係る上記の電気光学装置の製造方法では、初めの工程により、絶縁性を有する基板上に複数の配線が形成される。次の工程により、基板上に、複数の配線と電気的に接続されたICが実装される。次の工程により、下記の構成において、必要に応じて、その構成のうち複数の第1抵抗体のうち少なくとも1つ以上が切断される。当該構成は次の通りである。即ち、複数の配線のうち少なくとも一対の配線は、基板上に形成された第1導電層と、少なくとも第1導電層上に形成された第2導電層とを有し、その少なくとも一対の配線は2層構造をなしており、また、第1導電層と第2導電層は抵抗値が各々異なっており、さらに、一対の配線のうち、一方の配線の第1導電層は他方の配線側へ延在する複数の第1抵抗体を有すると共に、他方の配線の第2導電層は一方の配線側へ延在する第2抵抗体を有し、複数の第1抵抗体の各々を、第2抵抗体を接続する。 In the method for manufacturing the electro-optical device according to the embodiment, a plurality of wirings are formed on the insulating substrate in the first step. In the next step, an IC electrically connected to the plurality of wirings is mounted on the substrate. By the next step, in the following configuration, at least one of the plurality of first resistors is cut as necessary. The configuration is as follows. That is, at least a pair of wires among the plurality of wires has a first conductive layer formed on the substrate and a second conductive layer formed on at least the first conductive layer, and the at least one pair of wires is It has a two-layer structure, and the first conductive layer and the second conductive layer have different resistance values. Further, of the pair of wirings, the first conductive layer of one wiring is directed to the other wiring side. The second conductive layer of the other wiring has a second resistor extending to one wiring side, and each of the plurality of first resistors is connected to the second resistor. Connect the resistor.
好適な例では、前記第1導電層は、少なくとも金属単体又は金属化合物であるのが好ましく、また、前記第2導電層は金属酸化物であるのが好ましい。前記金属単体はAl又はCrであるのが好ましい。また、前記金属化合物はAlMoであるのが好ましい。また、金属酸化物はITO又はIZOであるのが好ましい。 In a preferred example, the first conductive layer is preferably at least a single metal or a metal compound, and the second conductive layer is preferably a metal oxide. The simple metal is preferably Al or Cr. The metal compound is preferably AlMo. The metal oxide is preferably ITO or IZO.
このため、この実施形態に係る電気光学装置の品質検査時において、複数の第1抵抗体の各々と第2抵抗体とが接続されてなる抵抗体(終端抵抗体)の抵抗値が小さく、ICが一対の配線を介してFPC側から差動伝送方式に基づいて適正な差動信号を受信できず、このために当該終端抵抗体の抵抗値を増加させる必要がある場合に、複数の第1抵抗体のうち少なくとも1つ以上を切断する工程において、第1抵抗体の各々の少なくとも1つ以上を切断することにより、その終端抵抗体のトリミングを容易に実施することができる。これにより、容易に高精度な終端抵抗体を得ることができる。 For this reason, during the quality inspection of the electro-optical device according to this embodiment, the resistance value of the resistor (termination resistor) formed by connecting each of the plurality of first resistors and the second resistor is small, and the IC When a proper differential signal cannot be received from the FPC side via the pair of wires based on the differential transmission method, and the resistance value of the termination resistor needs to be increased for this purpose, a plurality of first In the step of cutting at least one of the resistors, the terminal resistor can be easily trimmed by cutting at least one of the first resistors. Thereby, a highly accurate termination resistor can be obtained easily.
以下、図面を参照して本発明を実施するための最良の形態について説明する。尚、以下の各種実施形態は、本発明を電気光学装置の一例としての液晶装置に適用したものである。 The best mode for carrying out the present invention will be described below with reference to the drawings. In the following various embodiments, the present invention is applied to a liquid crystal device as an example of an electro-optical device.
[第1実施形態]
(液晶装置の構成)
まず、本発明の第1実施形態に係る液晶装置の構成について説明する。図1は、本発明の第1実施形態に係る液晶装置100の概略構成を模式的に示す平面図である。図1では、主として、液晶装置100の電極及び配線の構成を平面図として示している。ここに、第1実施形態に係る液晶装置100は、TFD(Thin Film Diode)素子を用いたアクティブマトリクス駆動方式であって、透過型の液晶装置である。図2は、図1の液晶装置100における切断線A−A’に沿った概略断面図を示す。
[First Embodiment]
(Configuration of liquid crystal device)
First, the configuration of the liquid crystal device according to the first embodiment of the present invention will be described. FIG. 1 is a plan view schematically showing a schematic configuration of a
まず、図2を参照して、液晶装置100の断面構成について説明し、その後、液晶装置100の電極及び配線の構成について説明する。
First, the cross-sectional configuration of the
図2において、液晶装置100は、素子基板91と、その素子基板91に対向して配置されるカラーフィルタ基板92とが枠状のシール材3を介して貼り合わされ、内部に液晶が封入されて液晶層4が形成されてなる。この枠状のシール材3には、複数の金属粒子などの導通部材7が混入されている。
In FIG. 2, a
下側基板1はガラスなどの絶縁性を有する材料により形成さている。下側基板1の内面上には、サブ画素領域SG毎に、TFD素子27及びITO(Indium Tin Oxide)やIZO(Indium Zinc Oxide)などの透明性を有する導電材料(金属酸化物)からなる画素電極10が形成されている。また、下側基板1の内面上であって且つ相隣接する画素電極10の間には、Cr(クロム)若しくはAl(アルミニウム)などの金属単体、或いはAlMo(アルミニウムモリブデン)などの金属化合物などからなるデータ線32が形成されている。各データ線32は、対応する各TFD素子27と電気的に接続されていると共に、各TFD素子27は、対応する各画素電極10に電気的に接続されている。
The
TFD素子27は、破線領域に拡大して示すように、第1のTFD素子27a及び第2のTFD素子27bを有して構成される。第1のTFD素子27a及び第2のTFD素子27bは、タンタルを主成分とするTaW(タンタルタングステン)などからなる島状の第1金属膜322と、この第1金属膜322の表面を陽極酸化することによって形成され、Ta2O5(酸化タンタル)などからなる絶縁膜323と、この表面に形成されて相互に離間する第2金属膜316、336とを有する。このうち、第2金属膜316、336は、Cr若しくはAlなどの金属単体、或いはAlMoなどの金属化合物などの同一導電材料をパターニングしたものであり、前者の第2金属膜316は、データ線32からT字状に分岐したものが用いられる一方、後者の第2金属膜336は、画素電極10に接続するために用いられる。
The
ここで、TFD素子27のうち、第1のTFD素子27aは、データ線32の側からみると順番に、第2金属膜316、絶縁膜323、第1金属膜322となって、金属、絶縁体、金属の積層構造を採るため、その電流−電圧特性は正負双方向にわたって非線形となる。一方、第2のTFD素子27bは、データ線32の側からみると順番に、第1金属膜322、絶縁膜323、第2金属膜336となって、第1のTFD素子27aとは逆向きの構造を採る。このため、第2のTFD素子27bの電流−電圧特性は、第1のTFD素子27aの電流−電圧特性を、原点を中心に点対称化したものとなる。その結果、TFD素子27は、2つのTFD素子を互いに逆向きに直列接続した形となるため、1つのTFD素子を用いる場合と比べると、電流−電圧の非線形特性が正負双方向にわたって対称化されることになる。
Here, among the
また、下側基板2の内面上の左右周縁部には、引き回し配線31が形成されている。引き回し配線31の終端部はシール材3内まで延在しており、当該終端部はシール材3内の導通部材7と電気的に接続されている。
In addition, routing
一方、上側基板2は、下側基板1と同様の材料により形成されている。上側基板2の内面上には、サブ画素領域SG毎にR(赤)、G(緑)、B(青)の三色のいずれかからなる着色層6R、6G、及び6Bが形成されている。着色層6R、6G及び6Bによりカラーフィルタが構成される。画素領域Gは、R、G、Bのサブ画素領域SGから構成されるカラー1画素分の領域を示している。なお、以下の説明において、色を問わずに着色層を指す場合は単に「着色層6」と記し、色を区別して着色層を指す場合は「着色層6R」などと記す。上側基板2の内面上であって且つ各着色層6を区画する位置には、黒色遮光層BMが形成されている。この黒色遮光層BMは、黒色の樹脂材料、例えば黒色の顔料を樹脂中に分散させたもの等を用いることが可能である。なお、本発明では、これに代えて、R、G、Bの着色層が相互に重ね合わされて形成された重ね遮光層(図示略)を用いてもよい。上側基板2の一部、着色層6及び黒色遮光層BMの内面上には、画素電極10と同一の材料よりなる走査電極8が形成されている。走査電極8の一端側はシール材3内まで延在しており、そのシール材3内の導通部材7と電気的に接続されている。このため、上側基板2の走査電極8と、下側基板1に形成された引き回し配線31とは、シール材3内に混入された導通部材7を介して上下導通している。
On the other hand, the
下側基板1の外面上には偏光板11が配置されている一方、上側基板2の外面上には偏光板12が配置されている。また、偏光板11の下側には、照明装置としてのバックライト15が配置されている。バックライト15は、例えば、LED(Light Emitting Diode)等といった点状光源や、冷陰極蛍光管等といった線状光源と導光板を組み合わせたものなどが好適である。
A
さて、第1実施形態の液晶装置100において透過型表示がなされる場合、バックライト15から出射した照明光は、図2に示す経路Tに沿って進行する。即ち、バックライト15から出射された照明光は、画素電極10、液晶層4及び着色層6などを通過して所定の色相及び明るさを呈し、観察者に至る。こうして、所望のカラー表示画像が観察者により視認される。
When the transmissive display is performed in the
(電極及び配線構成)
次に、図1、図3及び図4を参照して、本発明の第1実施形態に係る素子基板91及びカラーフィルタ基板92の電極及び配線の構成について説明する。
(Electrode and wiring configuration)
Next, with reference to FIG. 1, FIG. 3, and FIG. 4, the configuration of the electrodes and wirings of the
図3は、素子基板91を正面方向(即ち、図2における上方)から観察したときの素子基板91の電極及び配線などの構成を平面図として示す。図4は、カラーフィルタ基板92を正面方向(即ち、図2における下方)から観察したときのカラーフィルタ基板92の電極の構成を平面図として示す。なお、図3及び図4において、電極や配線以外のその他の要素は説明の便宜上図示を省略している。また、図3において、素子基板91の張り出し領域36側の辺91aから反対側の辺91cへ向かう方向をY方向とし、辺91dから辺91bへ向かう方向をX方向とする。
FIG. 3 is a plan view showing the configuration of electrodes and wirings of the
図1において、素子基板91の画素電極10と、カラーフィルタ基板92の走査電極8との交差する領域が表示の最小単位であるサブ画素領域SGを構成する。そして、このサブ画素領域SGが紙面縦方向及び紙面横方向に複数個、マトリクス状に並べられた領域が有効表示領域V(2点鎖線により囲まれる領域)である。この有効表示領域Vに、文字、数字、図形等の画像が表示される。なお、図1及び図3において、液晶装置100の外周と、有効表示領域Vとによって区画された領域は、画像表示に寄与しない額縁領域38である。
In FIG. 1, a region where the
まず、素子基板91の電極及び配線の構成について説明する。素子基板91は、複数のデータ線32、TFD素子27、画素電極10、複数の引き回し配線31、ドライバIC33、複数の外部接続用配線35、及びFPC(Flexible Printed Circuit)40を備えている。
First, the configuration of the electrodes and wirings of the
複数のデータ線32は、ドライバIC33が実装される張り出し領域36から有効表示領域Vにかけて延在するように形成されている。各データ線32は一定の間隔をおいて形成されており、各データ線32は各TFD素子27に電気的に接続されている。また、各TFD素子27は、対応する各画素電極10に電気的に接続されている。このため、各データ線32は、各TFD素子27を介して各画素電極10に電気的に接続されている。
The plurality of
複数の引き回し配線31は、本線部分31aと、その本線部分31aに対して略直角に折れ曲がる折れ曲がり部分31bとにより構成されている。各本線部分31aは、額縁領域38内を張り出し領域36からY方向に延在するように形成されている。各折れ曲がり部分31bは、対応する各本線部分31aの一端から辺91d側及び辺91b側に位置するシール材3内まで延在するように形成されている。そして、各折れ曲がり部分31bの終端部は、シール材3内において導通部材7に電気的に接続されている。
The plurality of
ドライバIC33及び外部接続用配線35は、素子基板91の辺91a側に設けられた張り出し領域36上に実装されている。
The
ドライバIC33の入力側はACF(Anisotropic Conductive Film:異方性導電膜)を介して、外部接続用配線35の一端側に電気的に接続されている一方、ドライバIC33の出力側は、ACFを介して、複数のデータ線32及び走査電極8の一端側に電気的に接続されている。また、ドライバIC33は、図5に示すように、レシーバ33aを有しており、そのレシーバ33aは、FPC40側から差動伝送方式によって伝送される差動信号を一対の外部接続用配線35a及び35bを介して受信する。ここで、差動伝送方式とは、1つの信号からプラス信号及びその反転信号としてのマイナス信号の2相の信号を発生し、2本の信号線を対に用いて伝送する方式である。この方式を採用することにより、低振幅で且つ高速にデータ伝送をすることができるという利点があり、例えば50MHz以上の高速伝送が可能である。
The input side of the
FPC40は、図示しない複数の入出力用の配線を有している。その入力用の各配線は、例えば携帯電話や情報端末などの電子機器に電気的に接続されている一方、その出力用の各配線は、複数の外部接続用配線35の他端側にACFを介して電気的に接続されている。
The
以上の電極及び配線構造を有する素子基板91では、電子機器側からFPC40、ドライバIC33等を介して、複数のデータ線32にデータ信号が、また、複数の走査電極8に走査信号が夫々出力される。
In the
次に、カラーフィルタ基板92の電極の構成について説明する。図4に示すように、カラーフィルタ基板92は複数の走査電極8を有する。各走査電極8は、ストライプ状の形状をなし、適宜の間隔をおいてX方向に延在するように形成されている。各走査電極8の左端部或いは右端部は、図1及び図4に示すように、シール材3内まで延在しており、導通部材7と電気的に接続されている。
Next, the configuration of the electrodes of the
以上に述べた、素子基板91とカラーフィルタ基板92とがシール材3を介して貼り合わされた状態が図1に示されている。図示のように、カラーフィルタ基板92の各走査電極8は、素子基板91の各データ線32に対して直交しており、且つ、X方向に列をなす複数の画素電極10と平面的に重なり合っている。このように、走査電極8と画素電極10とが重なり合う領域が1つのサブ画素領域SGを構成する。
FIG. 1 shows a state in which the
また、素子基板91の引き回し配線31と、カラーフィルタ基板92の走査電極8とは、図示のように左辺側と右辺側との間で交互に重なり合っており、その引き回し配線31と走査電極8とは、シール材3内の導通部材7を介して上下導通している。つまり、素子基板91の各引き回し配線31と、カラーフィルタ基板92の各走査電極8との導通は、図示のように左辺側と右辺側との間で交互に実現されている。このため、カラーフィルタ基板92の走査電極8は、素子基板91の引き回し配線31を介してドライバIC33に電気的に接続されている。
Further, the
(外部接続用配線の構造)
本発明の特徴をなす外部接続用配線35の構造を具体的に説明するのに先立ち、まず、本発明の概要について説明する。
(External connection wiring structure)
Prior to specific description of the structure of the
一般的に、差動伝送方式によってデータ伝送を行う場合には、差動信号の波形歪みの発生を防止するため、その差動信号が入力される2本の信号線の間に終端抵抗体が設けられる。この点、本発明の第1実施形態に係る液晶装置100も、上記のように、差動伝送方式によって、FPC40側から、一対の外部接続用配線35a及び35bを介してドライバIC33内のレシーバ33aに低振幅で且つ高速の差動信号が入力されるので、当該一対の外部接続用配線35a及び35bの間には終端抵抗体を設ける必要がある。
In general, when data transmission is performed by a differential transmission method, a termination resistor is provided between two signal lines to which the differential signal is input in order to prevent the waveform distortion of the differential signal. Provided. In this regard, the
ここで、終端抵抗体を設ける方法としては、例えば、ドライバIC内に位置する一対の外部接続用配線の間に導電材料をパターニングして終端抵抗体を設ける方法、或いはFPC上に位置する一対の外部接続用配線の間に電子部品たるチップ型抵抗体(終端抵抗体)を設ける方法などが考えられる。しかし、前者の方法を採用すると、製造上の問題に起因して、終端抵抗体の抵抗値のバラツキが大きくなってしまうという問題がある一方、後者の方法を採用すると、レシーバからチップ型抵抗体(終端抵抗体)までの距離が大きくなるために当該一対の外部接続用配線の配線抵抗の影響を受けて、終端抵抗体としての機能を果たさなくなるという問題がある。また、これらの方法を採用した場合には、事後的に、終端抵抗体の抵抗値の微調整を実施することが困難であるといった問題もある。このため、FPC40側から、一対の外部接続用配線35a及び35bを介してドライバIC33内のレシーバ33aに適正な差動信号を出力することができないという問題が生じる。
Here, as a method of providing the termination resistor, for example, a method of providing a termination resistor by patterning a conductive material between a pair of external connection wirings located in the driver IC, or a pair of positioning resistors on the FPC A method of providing a chip-type resistor (terminal resistor) as an electronic component between the external connection wirings is conceivable. However, if the former method is adopted, there is a problem that the resistance value of the termination resistor varies widely due to a manufacturing problem. On the other hand, if the latter method is adopted, the chip resistor is changed from the receiver. Since the distance to the (termination resistor) is increased, there is a problem that the function as the termination resistor is not performed due to the influence of the wiring resistance of the pair of external connection wires. In addition, when these methods are employed, there is a problem that it is difficult to finely adjust the resistance value of the termination resistor after the fact. Therefore, there arises a problem that an appropriate differential signal cannot be output from the
そこで、このような課題を踏まえ、本発明では、金属単体、金属化合物及びシート抵抗値の異なる2種類以上の導電材料のうち、そのいずれかを用いて、一対の外部接続用配線35a及び35bを作製すると共に、その一対の外部接続用配線35a及び35bの一部を用いて、ガラスなどの絶縁性を有する材料よりなる下側基板1上において、当該一対の外部接続用配線35a及び35bの間に終端抵抗体を作製する。また、本発明では、一対の外部接続用配線35a及び35bの配線抵抗の影響を受け難くするため、ドライバIC33をACFを介して下側基板上の張り出し領域36に実装したときに、その終端抵抗体を、ドライバIC33の外形辺より外側へ露出したACFと接触しない位置に且つドライバIC33の近傍位置に設ける。
In view of such a problem, in the present invention, a pair of
なお、ドライバIC33内のレシーバ33aが、FPC40側から出力される差動信号を一対の外部接続用配線35a及び35bを通じて適正に受信できるようにするためには、高精度の終端抵抗体を作製する必要がある。そのため、本発明では、かかる目的を実現するため、この液晶装置100の品質検査時に、終端抵抗体の抵抗値を増加させる方向にその抵抗値の微調整を実施できるようにする。
In order to enable the
そこで、本発明では、配線幅の異なる複数の配線パターンを終端抵抗体が作製されるべき位置に設けて、それをトリミングすることにより高精度の終端抵抗体を作製する方法、及び、トリミングすることにより自由に配線長を可変することのできる配線パターンを終端抵抗体が作製されるべき位置に設けて、それをトリミングすることにより高精度の終端抵抗体を作製する方法、及び、その両方を組み合わせた配線パターンを終端抵抗体が作製されるべき位置に設けて、それをトリミングすることにより高精度の終端抵抗体を作製する方法を夫々採用して、高精度の終端抵抗体を得る。 Therefore, in the present invention, a method of manufacturing a high-accuracy termination resistor by providing a plurality of wiring patterns having different wiring widths at positions where the termination resistor is to be manufactured, and trimming the same, and trimming A method for producing a high-accuracy termination resistor by trimming the wiring pattern in which the wiring length that can freely change the wiring length is provided at the position where the termination resistor is to be produced, and a combination of both A high-accuracy termination resistor is obtained by providing each wiring pattern at a position where the termination resistor is to be manufactured and trimming the wiring pattern.
このように、高精度の終端抵抗体を作製するための方法としては、上記した3種類の方法が一例として挙げられる。そこで、以下では、配線幅の異なる複数の配線パターンを終端抵抗体が作製されるべき位置に設けて、それをトリミングすることにより高精度の終端抵抗体を作製する方法を本第1実施形態で説明し、また、トリミングすることにより自由に配線長を可変することのできる配線パターンを終端抵抗体が作製されるべき位置に設けて、それをトリミングすることにより高精度の終端抵抗体を作製する方法を第2実施形態で説明し、さらに、その両方を組み合わせた配線パターンを終端抵抗体が作製されるべき位置に設けて、それをトリミングすることにより高精度の終端抵抗体を作製する方法を第3実施形態で説明する。 As described above, as a method for producing a high-accuracy termination resistor, the above-described three kinds of methods can be given as an example. Therefore, in the first embodiment, a method of manufacturing a high-accuracy termination resistor by providing a plurality of wiring patterns having different wiring widths at positions where the termination resistor is to be manufactured and trimming them will be described below. A wiring pattern whose wiring length can be freely changed by trimming is provided at a position where the terminal resistor is to be manufactured, and a high-precision terminal resistor is manufactured by trimming it. The method will be described in the second embodiment, and a method for producing a high-accuracy termination resistor by providing a wiring pattern combining both of them at a position where the termination resistor is to be produced and trimming it. This will be described in a third embodiment.
まず、図5を参照して、本発明の第1実施形態に係る、配線幅の異なる複数の配線パターンを終端抵抗体が作製されるべき位置に設けて、それをトリミングすることにより高精度の終端抵抗体を作製する方法について説明する。なお、以下では、上記において説明した要素については同一の符号を付し、その説明は省略又は簡略化する。 First, referring to FIG. 5, a plurality of wiring patterns having different wiring widths according to the first embodiment of the present invention are provided at positions where the termination resistors are to be manufactured, and trimming them to obtain a high accuracy. A method for manufacturing the termination resistor will be described. In the following, the elements described above are denoted by the same reference numerals, and the description thereof is omitted or simplified.
図5(a)は、第1実施形態に係る、図1及び図3におけるドライバIC33付近(破線領域E1)を拡大して示す部分平面図である。図5(b)は、図5(a)における切断線X1−X2に沿った部分断面図を示す。図5(c)は、図5(a)に対応する、トリミングの実施により作製された終端抵抗体50を含む等価回路を示す。
FIG. 5A is a partial plan view showing the vicinity of the driver IC 33 (broken line area E1) in FIGS. 1 and 3 in an enlarged manner according to the first embodiment. FIG. 5B is a partial cross-sectional view taken along the cutting line X1-X2 in FIG. FIG. 5C shows an equivalent circuit including the
張り出し領域36に対応する下側基板1上には、一対の外部接続用配線35a及び35bが形成されている。また、張り出し領域36に対応する下側基板1上であって、一対の外部接続用配線35a及び35bの一端側には、ACF80を介してドライバIC33が実装されている。また、一対の外部接続用配線35a及び35bの一端側は、ACF80等を介してドライバIC33の入力側に設けられたレシーバ33aと電気的に接続されている。一方、一対の外部接続用配線35a及び35bの他端側は、図示しないACFなどを介してFPC40の出力側の配線と電気的に接続されている。
On the
一対の外部接続用配線35a及び35bは、CrやAlなどの金属単体、或いはAlMoなどの金属化合物よりなる第1導電層21と、その第1導電層21上に積層され、ITOやIZOなどの透明性を有する導電材料よりなる第2導電層20とを有し、2層構造をなしている。
The pair of
一対の外部接続用配線35a及び35bのうち、一方の外部接続用配線35aは、Y方向に延在し且つ直線状の形状をなす第1導電層21と、その第1導電層21上に積層され、直線状の形状をなす第2導電層20bと、その第2導電層20bの一端側から外部接続用配線35b側へ延在するように形成され、略矩形状の形状をなす第2導電層20aとを有する。第2導電層20aと第2導電層20bは一体的に形成されている。外部接続用配線35aの要素である第2導電層20aは、後述する外部接続用配線35bの要素である、第1部分21a及び第2部分21bと比べて相対的に面積が大きくなるように形成されている。なお、以下では、説明の便宜上、第2導電層20aを「第3抵抗体20a」とも称する。
Of the pair of
他方の外部接続用配線35bは、第1部分21a、第2部分21b及び本線部分21cを含む第1導電層21と、その本線部分21c上に積層された第2導電層20とを有する。
The other
本線部分21cは、Y方向に延在し且つ直線状の形状をなす配線である。第1部分21a及び第2部分21bは、その本線部分21cから外部接続用配線35a側へ略直角に折れ曲がるように形成された直線状の形状をなす配線である。第1部分21a及び第2部分21bは、Y方向に一定の間隔をおいて形成されている。また、第1部分21a及び第2部分21bのX方向の長さは、各々同一の長さに形成されている。第1部分21a及び第2部分21bの終端部付近は、外部接続用配線35aの要素である第2導電層20aに覆われている。このため、第2導電層20aと、第1部分21a及び第2部分21bとは夫々電気的に接続されている。第2部分21bの配線幅d2は、第1部分21aの配線幅d1より大きく設定されている。ここで、配線幅d1と配線幅d2とは所望の関係に設定することができる。これにより、第1部分21aの面積は、第2部分21bの面積より小さくなっている。ここで、第1部分21aの抵抗値をR11とし、また、第2部分21bの抵抗値をR12とした場合、両者の抵抗値は、抵抗値R11>抵抗値R12の関係になっている。なお、以下では、説明の便宜上、第1部分21aを「第1抵抗体21a」と、また、第2部分21bを「第2抵抗体21b」とも称する。また、第1抵抗体21a、第2抵抗体21b及び第3抵抗体20aにより構成される抵抗体を「配線パターン85」と総称する。
The
以上の構成を有する第1実施形態では、その製造過程における品質検査時に、配線パターン85の抵抗値が小さく、ドライバIC33が一対の外部接続用配線35a及び35bを介してFPC40側から適正な差動信号Sig1及びSig2を受信できず、このために配線パターン85の抵抗値を増加させる必要がある場合、例えば、第1抵抗体21a及び第2抵抗体21bのいずれか一方を切断(トリミング)することにより、容易に、当該不具合を解消することが可能な高精度の終端抵抗体50を作製することができる。
In the first embodiment having the above-described configuration, the resistance value of the wiring pattern 85 is small during the quality inspection in the manufacturing process, and the
こうして作製された終端抵抗体50は、第3抵抗体20a(抵抗値R1)と、第1抵抗体21a(抵抗値R11)及び第2抵抗体21b(抵抗値R12)のいずれか一方とを直列接続した構成を有する。即ち、この場合、終端抵抗体50の抵抗値は、抵抗値R1+抵抗値R1xとなる。ここでの添え字xは1又は2のいずれかの値をとる。なお、図5(a)では、第1抵抗体21a及び第2抵抗体21bの両方を図示しているが、この場合、終端抵抗体50の形態は、図5(a)において、第1抵抗体21a及び第2抵抗体21bのいずれか一方を切断した形態になる。また、終端抵抗体50の抵抗値をそのまま代えなくてもよい場合には、勿論、配線パターン85に対してトリミングを実施する必要はない。この場合、終端抵抗体50は、第3抵抗体20a(抵抗値R1)と、第1抵抗体21a(抵抗値R11)と第2抵抗体21b(抵抗値R12)との並列接続とを直列に接続した構成を有する。
In the
これにより、第1実施形態では、液晶の駆動時、FPC40側から、一対の外部接続用配線35a及び35bを介してレシーバ33aに適正な差動信号Sig1及びSig2が出力される。即ち、第1実施形態では、FPC40側から外部接続用配線35aを介してレシーバ33aにプラス電位(マイナス電位)に対応する信号Sig1が出力されると共に、それに応じて、FPC40側から外部接続用配線35bを介してレシーバ33aにマイナス電位(プラス電位)に対応する信号Sig2が出力される。
Thus, in the first embodiment, when the liquid crystal is driven, appropriate differential signals Sig1 and Sig2 are output from the
続いて、本発明の第1実施形態に係る他の構成例について説明する。 Next, another configuration example according to the first embodiment of the present invention will be described.
図6(a)は、第1実施形態に係る他の構成例に係る、図1及び図3におけるドライバIC33付近(破線領域E1)を拡大して示す部分平面図である。図6(b)は、図6(a)に対応する、トリミングの実施により作製された終端抵抗体51を含む等価回路を示す。
FIG. 6A is a partial plan view showing, in an enlarged manner, the vicinity of the
上記第1実施形態と、第1実施形態に係る他の構成例とを比較すると、前者では、トリミングの対象となる配線幅の異なる抵抗体が2つ設けられていたのに対し、後者では、トリミングの対象となる配線幅の異なる抵抗体が6つ設けられている点が異なっている。つまり、第1実施形態に係る他の構成例では、上記第1実施形態と比較して、トリミングの対象となる抵抗体がより多く設けられている。 Comparing the first embodiment with another configuration example according to the first embodiment, in the former, two resistors having different wiring widths to be trimmed are provided, whereas in the latter, The difference is that six resistors having different wiring widths to be trimmed are provided. That is, in the other configuration example according to the first embodiment, more resistors to be trimmed are provided than in the first embodiment.
具体的には、第1実施形態に係る他の構成例では、一対の外部接続用配線35a及び35bのうち、一方の外部接続用配線35aは、Y方向に延在し且つ直線状の形状をなす第1導電層21と、その第1導電層21上に積層され、直線状の形状をなす第2導電層20bと、その第2導電層20bの一端側から外部接続用配線35b側へ延在するように形成され、略矩形状の形状をなす第2導電層20cとを有する。なお、以下では、説明の便宜上、第2導電層20cを「第7抵抗体20c」とも称する。
Specifically, in another configuration example according to the first embodiment, of the pair of
他方の外部接続用配線35bは、本線部分21c、第1部分21d、第2部分21e、第3部分21f、第4部分21g、第5部分21h及び第6部分21iを含む第1導電層21と、その本線部分21c上に積層された第2導電層20とを有する。
The other
第1部分21d、第2部分21e、第3部分21f、第4部分21g、第5部分21h及び第6部分21iは、本線部分21cから外部接続用配線35a側へ略直角に折れ曲がるように形成され、直線状の形状をなしている。なお、以下では、説明の便宜上、第1部分21dを「第1抵抗体21d」と、第2部分21eを「第2抵抗体21e」と、第3部分21fを「第3抵抗体21f」と、第4部分21gを「第4抵抗体21g」と、第5部分21hを「第5抵抗体21h」と、第6部分21iを「第6抵抗体21i」とも称する。また、第1抵抗体21d、第2抵抗体21e、第3抵抗体21f、第4抵抗体21g、第5抵抗体21h、第6抵抗体21i及び第7抵抗体20cにより構成される抵抗体を「配線パターン86」と総称する。
The
第1抵抗体21d、第2抵抗体21e、第3抵抗体21f、第4抵抗体21g、第5抵抗体21h及び第6抵抗体21iは、各々同一の長さ(X方向の長さ)を有し且つY方向に一定の間隔をおいて形成されている。第1抵抗体21dの配線幅d3は第2抵抗体21eの配線幅d4より小さく設定されている。第2抵抗体21eの配線幅d4は、第3抵抗体21fの配線幅d5より小さく設定されている。第3抵抗体21fの配線幅d5は、第4抵抗体21gの配線幅d6より小さく設定されている。第4抵抗体21gの配線幅d6は、第5抵抗体21hの配線幅d7より小さく設定されている。第5抵抗体21hの配線幅d7は、第6抵抗体21iの配線幅d8より小さく設定されている。なお、配線幅d3、配線幅d4、配線幅d5、配線幅d6、配線幅d7及び配線幅d8は各々所望の関係に設定することができる。
The
このため、第1実施形態に係る他の構成例では、それらの各抵抗体の面積は、第1抵抗体21dの面積<第2抵抗体21eの面積<第3抵抗体21fの面積<第4抵抗体21gの面積<第5抵抗体21hの面積<第6抵抗体21iの関係になっている。よって、第1実施形態に係る他の構成例では、第1抵抗体21dの抵抗値をR21とし、第2抵抗体21eの抵抗値をR22とし、第3抵抗体21fの抵抗値をR23とし、第4抵抗体21gの抵抗値をR24とし、第5抵抗体21hの抵抗値をR25とし、第6抵抗体21iの抵抗値をR26とした場合、それらの各抵抗体の抵抗値は、抵抗値R21>抵抗値R22>抵抗値R23>抵抗値R24>抵抗値R25>抵抗値R26の関係になっている。
For this reason, in another configuration example according to the first embodiment, the area of each resistor is as follows: the area of the
以上の構成を有する第1実施形態に係る他の構成例では、その製造過程における品質検査時に、配線パターン86の抵抗値が小さく、ドライバIC33が一対の外部接続用配線35a及び35bを介してFPC40側から適正な差動信号Sig1及びSig2を受信できず、このために配線パターン86の抵抗値を増加させる必要がある場合、その一例として、第1抵抗体21d、第2抵抗体21e、第3抵抗体21f、第4抵抗体21g、第5抵抗体21h及び第6抵抗体21iのうち、任意のいずれか1つの抵抗体を残して他の抵抗体を全て切断(トリミング)することにより、容易に、当該不具合を解消することが可能な高精度の終端抵抗体51を作製することができる。
In another configuration example according to the first embodiment having the above configuration, the resistance value of the
こうして作製された終端抵抗体51は、第7抵抗体20c(抵抗値R2)と、第1抵抗体21d、第2抵抗体21e、第3抵抗体21f、第4抵抗体21g、第5抵抗体21h及び第6抵抗体21iのうち、いずれかの抵抗体とを直列接続した構成を有する。即ち、この場合、終端抵抗体51の抵抗値は、抵抗値R2+抵抗値R2xとなる。ここでの添え字xは1乃至6のいずれかの値をとる。
The
なお、図6(a)では、第1抵抗体21d、第2抵抗体21e、第3抵抗体21f、第4抵抗体21g、第5抵抗体21h及び第6抵抗体21iの全てを図示することにしているが、この場合、終端抵抗体51の形態は、図6(a)において、第1抵抗体21d、第2抵抗体21e、第3抵抗体21f、第4抵抗体21g、第5抵抗体21h及び第6抵抗体21iのうち、任意のいずれか1つの抵抗体を残して他の抵抗体を全て切断した形態になる。また、終端抵抗体51の抵抗値をそのまま代えなくてもよい場合には、勿論、配線パターン86に対してトリミングを実施する必要はない。さらに、これに代えて、第1実施形態に係る他の構成例では、上記した不具合を解消することが可能な高精度の終端抵抗体51を作製するために、第1抵抗体21d、第2抵抗体21e、第3抵抗体21f、第4抵抗体21g、第5抵抗体21h及び第6抵抗体21iのうち、少なくとも1つ以上の抵抗体を切断(トリミング)するようにしてもよい。
6A illustrates all of the
これにより、第1実施形態に係る他の構成例では、液晶の駆動時、FPC40側から、一対の外部接続用配線35a及び35bを介してレシーバ33aに適正な差動信号Sig1及びSig2が出力される。
Accordingly, in another configuration example according to the first embodiment, when the liquid crystal is driven, appropriate differential signals Sig1 and Sig2 are output from the
次に、本発明の第1実施形態に係る作用効果について説明する。 Next, functions and effects according to the first embodiment of the present invention will be described.
第1実施形態では、シート抵抗値の異なる少なくとも2種類以上の導電材料(CrやAlなどの金属単体又はAlMoなどの金属化合物のいずれかと、ITOやIZOなどの透明性を有する導電材料の組み合わせ)を用いて、一対の外部接続用配線35a及び35bを作製すると共に、その一対の外部接続用配線35a及び35bの一部を用いて、ガラスなどの絶縁性を有する材料よりなる下側基板1上において、当該一対の外部接続用配線35a及び35bの間に終端抵抗体を作製するようにしている。
In the first embodiment, at least two kinds of conductive materials having different sheet resistance values (a combination of a single metal such as Cr or Al or a metal compound such as AlMo and a conductive material having transparency such as ITO or IZO). A pair of
これにより、差動伝送方式によって一対の外部接続用配線35a及び35bを通じてドライバIC33側に差動信号Sig1及びSig2を出力したときに、終端抵抗体50又は51を終端抵抗として機能させることができる。また、終端抵抗体50又は51は、絶縁性を有する下側基板1上に形成されているので、この液晶装置100の品質検査時において、その終端抵抗体50又は51の抵抗値を増加させる必要がある場合に、その終端抵抗体50又は51のトリミングを容易に実施することができる。また、終端抵抗体50又は51は、シート抵抗値の異なる少なくとも2種類以上の導電材料よりなる一対の外部接続用配線35a及び35bと同一の材料により形成されている。また、一対の外部接続用配線35a及び35bは、終端抵抗体50又は51と一体的に形成されている。これにより、この液晶装置100の製造時に、終端抵抗体50又は51を作製するための独立の工程を設けなくて済み、工程が増加するのを防止できる。但し、トリミングを実施して高精度の終端抵抗体50又は51を作製する必要がある場合には、勿論、その分だけ工程は増加することになる。
Thus, when the differential signals Sig1 and Sig2 are output to the
また、第1実施形態では、シート抵抗値の大きいITO又はIZOなどの透明性を有する導電材料で終端抵抗体50(又は51)の面積の過半数を占める第3抵抗体20a(又は第7抵抗体20c)を作製し、また、シート抵抗値の小さいCr、Al又はAlMoで、トリミングの対象となる配線幅の異なる複数の抵抗体(上記第1実施形態では第1抵抗体21a、第2抵抗体21bに相当、並びに第1実施形態に係る他の構成例では第1抵抗体21d、第2抵抗体21e、第3抵抗体21f、第4抵抗体21g、第5抵抗体21h及び第6抵抗体21iに相当、以下、単に「抵抗体」とも呼ぶ)を作製するようにしている。ここで、一般的に、ITOのシート抵抗値は約50Ω±30%/□であり、IZOのシート抵抗値は約37Ω/□であり、Crのシート抵抗値は約1.3Ω±0.4%であり、Alのシート抵抗値は約0.24Ω/□であり、AlMoのシート抵抗値は約0.36Ω/□である。
In the first embodiment, the
このように、第1実施形態では、シート抵抗値の大きいITO又はIZOなどの透明性を有する導電材料で終端抵抗体50(又は51)の面積の過半数を占める第3抵抗体20a(又は第7抵抗体20c)を作製するようにしているので、終端抵抗体50又は51の全体の抵抗値を概ね設定することができる。
Thus, in the first embodiment, the
一方、第1実施形態では、シート抵抗値の小さいCr、Al又はAlMoで、トリミングの対象となる配線幅の異なる複数の抵抗体を作製するようにしている。よって、第1実施形態の製造過程における品質検査時に、FPC40側から一対の外部接続用配線35a及び35bを通じてドライバIC33内のレシーバ33aに適正な差動信号Sig1及びSig2を出力するために配線パターン85又は86の抵抗値を増加させる必要がある場合、配線幅の異なる複数の抵抗体のうち、いずれかの抵抗体を切断(トリミング)することにより、或いは配線幅の異なる複数の抵抗体のうち、少なくとも1つ以上の抵抗体を切断(トリミング)することにより、容易に高精度の終端抵抗体50又は51を作製することができる。なお、このとき、トリミングされないで残存している抵抗体の一部分をレーザー等を用いて除去(トリミング)することにより、さらなる終端抵抗体50又は51の抵抗値の微調整(抵抗値の合わせ込み)を行うこともできる。これにより、液晶の駆動時に、FPC40側から一対の外部接続用配線35a及び35bを介してドライバIC33内のレシーバ33a側へ適正な差動信号Sig1及びSig2を出力することが可能となる。
On the other hand, in the first embodiment, a plurality of resistors having different wiring widths to be trimmed are made of Cr, Al, or AlMo having a small sheet resistance value. Therefore, at the time of quality inspection in the manufacturing process of the first embodiment, the wiring pattern 85 is used to output appropriate differential signals Sig1 and Sig2 from the
また、本発明の第1実施形態では、終端抵抗体50又は51を、ドライバIC33の近傍位置に設けるようにしている。これにより、一対の外部接続用配線35a及び35bの配線抵抗の影響を受け難くすることができ、FPC40側からの適正な差動信号Sig1及びSig2をドライバIC33内のレシーバ33aへ出力することができる。
In the first embodiment of the present invention, the terminating
また、本発明の第1実施形態では、終端抵抗体50又は51を、ドライバIC33の外形辺より外側へ露出したACF80と接触しない位置に設けるようにしている。これにより、ドライバIC33をACF80を介して下側基板1上に実装したときに、そのACF80がドライバIC33の外形辺より外側へ露出、即ちはみ出したような場合でも、この液晶装置100の駆動時に終端抵抗体50又は51とACF80とが短絡するのを防止できる。
In the first embodiment of the present invention, the terminating
なお、第1実施形態では、シート抵抗値の異なる2種類以上の導電材料を用いて終端抵抗体50又は51を作製するようにしたが、これに限らず、本発明では、CrやAlなどの金属単体、又はAlMoなどの金属化合物を用いて終端抵抗体50又は51を作製するようにしても構わない。
In the first embodiment, the
[第2実施形態]
次に、図7乃至図9を参照して、本発明の第2実施形態に係る方法、即ち、トリミングすることにより自由に配線長を可変することのできる配線パターンを終端抵抗体が作製されるべき位置に設けて、それをトリミングすることにより高精度の終端抵抗体を作製する方法について説明する。なお、第2実施形態と第1実施形態とを比較した場合、両者は、一対の外部接続用配線35a及び35b付近の構造のみが異なっている。そのため、以下では、上記の第1実施形態と同一の要素については同一の符号を付し、その説明は省略又は簡略化する。
[Second Embodiment]
Next, referring to FIG. 7 to FIG. 9, the termination resistor is produced by the method according to the second embodiment of the present invention, that is, the wiring pattern whose wiring length can be freely varied by trimming. A method for manufacturing a high-accuracy termination resistor by providing it at a position and trimming it will be described. When the second embodiment and the first embodiment are compared, they differ only in the structure near the pair of
図7(a)は、第2実施形態に係る、図1及び図3におけるドライバIC33付近(破線領域E1)を拡大して示す部分平面図である。図7(b)乃至図7(d)は、図7(a)における配線パターン21kの部分のみを拡大して示す図であり、配線パターン21kのトリミングする箇所等を示す図である。図7(e)は、図7(a)に対応する、トリミングを実施することにより作製された終端抵抗体52等を含む等価回路を示す。
FIG. 7A is an enlarged partial plan view showing the vicinity of the driver IC 33 (broken line area E1) in FIGS. 1 and 3 according to the second embodiment. FIGS. 7B to 7D are diagrams showing only the portion of the
一対の外部接続用配線35a及び35bのうち、一方の外部接続用配線35aは、他方の外部接続用配線35b側に延在する、略矩形状の第2導電層20dを有する。第2導電層20dは、ドライバIC33の外形辺より外側へ露出したACFと接触しない位置に且つドライバIC33の近傍位置に設けられている。第2導電層20dの抵抗値はR3に設定されている。なお、以下では、説明の便宜上、第2導電層20dを「第4抵抗体20d」とも称する。
Of the pair of
他方の外部接続用配線35bは、第1部分21ka、第2部分21kb、第3部分21kc及び本線部分21cを含む第1導電層21と、その本線部分21c上に積層された第2導電層20とを有する。なお、以下では、説明の便宜上、第1部分21ka、第2部分21kb及び第3部分21kcにより構成される抵抗体を「配線パターン21k」と総称する。また、配線パターン21kと第4抵抗体20dにより構成される抵抗体を「配線パターン87」と総称する。
The other
配線パターン87は、ドライバIC33の外形辺より外側へ露出したACFと接触しない位置に且つドライバIC33の近傍位置に設けられている。第1部分21ka及び第2部分21kbは、各々コの字状の形状をなす配線である。第3部分21kcは、その本線部分21cから外部接続用配線35a側へ略直角に折れ曲がるように形成された直線形状をなす配線である。第3部分21kcの終端部付近は、外部接続用配線35aの要素である第4抵抗体20dにより覆われており、第3部分21kcと第4抵抗体20dは電気的に接続されている。第1部分21ka及び第2部分21kbは、その各々の開口側が第1部分21kcによって閉じられた状態で第3部分21kcに繋がっている。また、第1部分21kaは第3部分21kcの上側に配置されている一方、第2部分21kbは第3部分21kcの下側に配置されている。なお、第1部分21kaと第2部分21kbは、第3部分21kcに対して対称的な位置には配置されていない。第1部分21ka、第2部分21kb、及び第3部分21kcの各配線幅は同一に設定されている。
The
以上の構成を有する第2実施形態では、液晶の駆動時、FPC40側から、一対の外部接続用配線35a及び35bを介してレシーバ33aに差動信号Sig1及びSig2が出力される。
In the second embodiment having the above configuration, when the liquid crystal is driven, differential signals Sig1 and Sig2 are output from the
次に、本発明の第2実施形態の作用効果について説明する。 Next, the function and effect of the second embodiment of the present invention will be described.
第2実施形態では、その製造過程における品質検査時にトリミングの対象となる、配線パターン21kを上記した形状に形成するようにしている。したがって、第2実施形態では、図7(b)乃至図7(d)に示すように、配線パターン21kの×印で示される部分をレーザー等により切断することで、配線長の異なる複数の経路を有する3種類の抵抗体、即ち、第1抵抗体21kd、第2抵抗体21ke、第3抵抗体21kfを形成することが可能となる。
In the second embodiment, the
ここで、第3部分21kcと第4抵抗体20dの境界点をP1とし、第3部分21kcと本線部分21cとの境界点をP2とした場合、点P1〜点P2に至る経路K1を有する第1抵抗体21kdの配線長は直線L1であり、点P1〜点P2に至る経路K2を有する第2抵抗体21keの配線長は直線L2(<直線L1)であり、点P1〜点P2に至る経路K3を有する第3抵抗体21kfの配線長は直線L3(<直線L2)である。このため、第1抵抗体21kdの抵抗値をR31とした場合、第2抵抗体21keの抵抗値はR32(<抵抗値R31)であり、また、第3抵抗体21kfの抵抗値はR33(<抵抗値R32)である。なお、このとき、トリミングされないで残存している抵抗体の一部分をレーザー等を用いて除去することにより、さらなる終端抵抗体52の微調整(抵抗値の合わせ込み)を行うこともできる。また、終端抵抗体52の抵抗値をそのまま代えなくてもよい場合には、勿論、配線パターン21kに対してトリミングを実施する必要はない。
Here, assuming that the boundary point between the third portion 21kc and the
よって、第2実施形態では、その製造過程における品質検査時に、FPC40側から一対の外部接続用配線35a及び35bを通じてドライバIC33内のレシーバ33aに適正な差動信号Sig1及びSig2を出力するために配線パターン87の抵抗値を増加させる必要がある場合、第1部分21ka、第2部分21kb及び第3部分21kcの適当な箇所を切断(トリミング)することにより、容易に高精度の終端抵抗体52を作製することができる。
Therefore, in the second embodiment, at the time of quality inspection in the manufacturing process, wiring for outputting appropriate differential signals Sig1 and Sig2 from the
こうして作製された終端抵抗体52は、第4抵抗体20d(抵抗値R3)と、第1抵抗体21kd、第2抵抗体21ke及び第3抵抗体21kfのうち、いずれかの抵抗体とを直列接続した構成を有する。即ち、この場合、終端抵抗体52の抵抗値は、抵抗値R3+抵抗値R3xとなる。ここでの添え字xは1乃至3のいずれかの値をとる。
In the
これにより、液晶の駆動時に、FPC40側から一対の外部接続用配線35a及び35bを介してドライバIC33内のレシーバ33a側へ適正な差動信号Sig1及びSig2を出力することが可能となる。なお、第2実施形態において、その他の作用効果等は第1実施形態と同様であり、その説明は省略する。
Accordingly, when the liquid crystal is driven, appropriate differential signals Sig1 and Sig2 can be output from the
続いて、図8及び図9を参照して、本発明の第2実施形態に係る他の構成例について説明する。なお、以下では、上記において説明した要素については同一の符号を付し、その説明は省略又は簡略化する。 Next, another configuration example according to the second embodiment of the present invention will be described with reference to FIGS. 8 and 9. In the following, the elements described above are denoted by the same reference numerals, and the description thereof is omitted or simplified.
図8(a)は、本発明の第2実施形態に係る他の構成例に係る、図1及び図3におけるドライバIC33付近(破線領域E1)を拡大して示す部分平面図である。図8(b)は、図8(a)に対応する、トリミングを実施することにより作製された終端抵抗体53等を含む等価回路を示す。図9(a)乃至図9(g)は、図8(a)における配線パターン21Lの部分のみを拡大して示す図であり、配線パターン21Lのトリミングする箇所等を示す図である。
FIG. 8A is an enlarged partial plan view showing the vicinity of the driver IC 33 (broken line area E1) in FIGS. 1 and 3 according to another configuration example according to the second embodiment of the present invention. FIG. 8B shows an equivalent circuit including the
一対の外部接続用配線35a及び35bのうち、一方の外部接続用配線35aは、他方の外部接続用配線35b側に延在する、略矩形状の第2導電層20eを有する。第2導電層20eは、ドライバIC33の外形辺より外側へ露出したACFと接触しない位置に且つドライバIC33の近傍位置に設けられている。第2導電層20eの抵抗値はR4に設定されている。なお、以下では、説明の便宜上、第2導電層20eを「第8抵抗体20e」とも称する。
Of the pair of
他方の外部接続用配線35bは、直線状の形状をなす本線部分21c、第1部分21La、第2部分21Lb、第3部分21Lc、第4部分21Ld、第5部分21Le、第6部分21Lf、第7部分21Lg及び第9部分21Lk、並びに複数の開口21Liを有し且つ矩形状の形状をなす第8部分21Lhを含む第1導電層21と、その本線部分21c上に積層された第2導電層20とを有し、それらの各要素は一体的に形成されている。なお、以下では、説明の便宜上、第1部分21La、第2部分21Lb、第3部分21Lc、第4部分21Ld、第5部分21Le、第6部分21Lf、第7部分21Lg、複数の開口21Liを有する第8部分21Lh及び第9部分21Lkにより構成される抵抗体を「配線パターン21L」と総称する。また、配線パターン21Lと第8抵抗体20eにより構成される抵抗体を「配線パターン88」と総称する。
The other
配線パターン88は、ドライバIC33の外形辺より外側へ露出したACFと接触しない位置に且つドライバIC33の近傍位置に設けられている。第1部分21La、第2部分21Lb、第3部分21Lc、第4部分21Ld、第5部分21Le、第6部分21Lf及び第7部分21Lgは、それぞれ本線部分21cから外部接続用配線35a側に略直角に折れ曲がるように形成されている。第9部分21Lkの一端側は、外部接続用配線35aの要素である第8抵抗体20eにより覆われており、第9部分21Lkと第8抵抗体20eは電気的に接続されている。第1部分21La、第2部分21Lb、第3部分21Lc、第4部分21Ld、第5部分21Le、第6部分21Lf、第7部分21Lg及び第9部分21Lkの各配線幅は同一に設定されている。複数の開口21Liを有する第8部分21Lhは、第1部分21La、第2部分21Lb、第3部分21Lc、第4部分21Ld、第5部分21Le、第6部分21Lf及び第7部分21Lgと、第9部分21Lkとの間に配置されている。
The
以上の構成を有する第2実施形態に係る他の構成例では、液晶の駆動時、FPC40側から、一対の外部接続用配線35a及び35bを介してレシーバ33aに差動信号Sig1及びSig2が出力される。
In another configuration example according to the second embodiment having the above configuration, when the liquid crystal is driven, differential signals Sig1 and Sig2 are output from the
次に、本発明の第2実施形態に係る他の構成例の作用効果について説明する。 Next, functions and effects of another configuration example according to the second embodiment of the present invention will be described.
第2実施形態に係る他の構成例では、その製造過程における品質検査時にトリミングの対象となる、配線パターン21Lを上記した形状に形成するようにしている。したがって、第2実施形態に係る他の構成例では、その一例として、図9(a)乃至図9(g)に示すように、配線パターン21Lの×印で示される部分をレーザー等により切断することで、配線長の異なる複数の経路を有する7種類の抵抗体、第1抵抗体21Lp、第2抵抗体21Lq、第3抵抗体21Lr、第4抵抗体21Ls、第5抵抗体21Lt、第6抵抗体21Lu及び第7抵抗体21Lvを形成することが可能となる。
In another configuration example according to the second embodiment, the
ここで、第9部分21Lkと第8抵抗体20eの境界点をP1とし、第1部分21Laと本線部分21cとの境界点をP2とし、第2部分21Lbと本線部分21cとの境界点をP3とし、第3部分21Lcと本線部分21cとの境界点をP4とし、第4部分21Ldと本線部分21cとの境界点をP5とし、第5部分21Leと本線部分21cとの境界点をP6とし、第6部分21Lfと本線部分21cとの境界点をP7とし、第7部分21Lgと本線部分21cとの境界点をP8とした場合、点P1〜点P2に至る経路を有する第1抵抗体21Lpの配線長は直線L10であり、点P1〜点P3に至る経路を有する第2抵抗体21Lqの配線長は直線L11(<直線L10)であり、点P1〜点P4に至る経路を有する第3抵抗体21Lrの配線長は直線L12(<直線L11)であり、点P1〜点P5に至る経路を有する第4抵抗体21Lsの配線長は直線L13(<直線L12)であり、点P1〜点P6に至る経路を有する第5抵抗体21Ltの配線長は直線L14(<直線L13)であり、点P1〜点P7に至る経路を有する第6抵抗体21Luの配線長は直線L15(<直線L14)であり、点P1〜点P8に至る経路を有する第7抵抗体21Lvの配線長は直線L16(<直線L15)である。
Here, the boundary point between the ninth portion 21Lk and the
このため、第1抵抗体21Lpの抵抗値をR41とした場合、第2抵抗体21Lqの抵抗値はR42(<抵抗値R41)であり、第3抵抗体21Lrの抵抗値はR43(<抵抗値R42)であり、第4抵抗体21Lsの抵抗値はR44(<抵抗値R43)であり、第5抵抗体21Ltの抵抗値はR45(<抵抗値R44)であり、第6抵抗体21Luの抵抗値はR46(<抵抗値R45)であり、第7抵抗体21Lvの抵抗値はR47(<抵抗値R46)である。なお、このとき、トリミングされないで残存している抵抗体の一部分をレーザー等を用いて除去することにより、さらなる終端抵抗体53の微調整(抵抗値の合わせ込み)を行うこともできる。また、終端抵抗体53の抵抗値をそのまま代えなくてもよい場合には、勿論、配線パターン88に対してトリミングを実施する必要はない。
Therefore, when the resistance value of the first resistor 21Lp is R41, the resistance value of the second resistor 21Lq is R42 (<resistance value R41), and the resistance value of the third resistor 21Lr is R43 (<resistance value). R42), the resistance value of the fourth resistor 21Ls is R44 (<resistance value R43), the resistance value of the fifth resistor 21Lt is R45 (<resistance value R44), and the resistance of the sixth resistor 21Lu The value is R46 (<resistance value R45), and the resistance value of the seventh resistor 21Lv is R47 (<resistance value R46). At this time, a part of the resistor that remains without being trimmed is removed by using a laser or the like, so that the
よって、第2実施形態に係る他の構成例では、その製造過程における品質検査時に、FPC40側から一対の外部接続用配線35a及び35bを通じてドライバIC33内のレシーバ33aに適正な差動信号Sig1及びSig2を出力するために配線パターン88の抵抗値を増加させる必要がある場合、第1部分21La、第2部分21Lb、第3部分21Lc、第4部分21Ld、第5部分21Le、第6部分21Lf、第7部分21Lg及び第8部分21Lhの適当な箇所を切断(トリミング)することにより、容易に高精度の終端抵抗体53を作製することができる。
Therefore, in another configuration example according to the second embodiment, appropriate differential signals Sig1 and Sig2 are supplied to the
こうして作製された終端抵抗体53は、第8抵抗体20e(抵抗値R4)と、第1抵抗体21Lp、第2抵抗体21Lq、第3抵抗体21Lr、第4抵抗体21Ls、第5抵抗体21Lt、第6抵抗体21Lu及び第7抵抗体21Lvのうち、いずれかの抵抗体とを直列接続した構成を有する。即ち、この場合、終端抵抗体53の抵抗値は、抵抗値R4+抵抗値R4xとなる。ここでの添え字xは1乃至7のいずれかの値をとる。
The
これにより、液晶の駆動時に、FPC40側から一対の外部接続用配線35a及び35bを介してドライバIC33内のレシーバ33a側へ適正な差動信号Sig1及びSig2を出力することが可能となる。
Accordingly, when the liquid crystal is driven, appropriate differential signals Sig1 and Sig2 can be output from the
なお、第2実施形態に係る他の構成例では、トリミングすることにより作製される抵抗体のパターンは上述したものに限られない。即ち、第2実施形態に係る他の構成例では、トリミング時に、必要に応じて配線パターン21Lの切断する箇所を上記した箇所以外の箇所に変更し、若しくはその切断箇所の増減を変えることで配線長の異なる複数の経路を有する様々な抵抗体のパターンを作製できる。但し、ここでは、紙面の都合上、その抵抗体の全てのパターンについての説明をするのは困難であるため、その説明は省略する。
In another configuration example according to the second embodiment, the resistor pattern produced by trimming is not limited to that described above. That is, in another configuration example according to the second embodiment, at the time of trimming, the
以上、第2実施形態に係る他の構成例では、上記した第2実施形態と比べて、配線長の異なる抵抗体をより多く作製できるので、終端抵抗体53の抵抗値の微調整がより一層し易くなる。なお、第2実施形態に係る他の構成例において、その他の作用効果等は第1実施形態と同様であり、その説明は省略する。
As described above, in the other configuration example according to the second embodiment, more resistors having different wiring lengths can be manufactured as compared with the second embodiment described above, and thus the fine adjustment of the resistance value of the
[第3実施形態]
次に、図10及び図11を参照して、本発明の第3実施形態に係る方法、即ち第1実施形態の概念と第2実施形態の概念の両方を組み合わせた配線パターンを終端抵抗体が作製されるべき位置に設けて、それをトリミングすることにより高精度の終端抵抗体を作製する方法について説明する。なお、第3実施形態と第1実施形態とを比較した場合、両者は、一対の外部接続用配線35a及び35b付近の構造のみが異なっている。そのため、以下では、上記の第1実施形態と同一の要素については同一の符号を付し、その説明は省略又は簡略化する。
[Third Embodiment]
Next, referring to FIG. 10 and FIG. 11, the termination resistor has a wiring pattern that combines the method according to the third embodiment of the present invention, that is, the concept of the first embodiment and the concept of the second embodiment. A method of manufacturing a highly accurate termination resistor by providing it at a position to be manufactured and trimming it will be described. Note that when the third embodiment and the first embodiment are compared, they differ only in the structure near the pair of
図10(a)は、第3実施形態に係る、図1及び図3におけるドライバIC33付近(破線領域E1)を拡大して示す部分平面図である。図10(b)は、図10(a)に対応する、トリミングを実施することにより作製された終端抵抗体54等を含む等価回路を示す。図11(a)乃至図11(e)は、図10(a)における配線パターン89の部分のみを拡大して示す図であり、配線パターン89のトリミングする箇所等を示す図である。
FIG. 10A is a partial plan view showing the vicinity of the driver IC 33 (broken line area E1) in FIGS. 1 and 3 according to the third embodiment. FIG. 10B shows an equivalent circuit including the
一対の外部接続用配線35a及び35bのうち、一方の外部接続用配線35aは、Y方向に延在し直線状の形状をなす第1導電層21と、その第1導電層21を覆うように当該第1導電層21上に積層された第2導電層20とを有する。
Of the pair of
他方の外部接続用配線35bは、本線部分21c、第1部分21ma(破線部分)、第2部分21mb(破線部分)、第3部分21mc(破線部分)、第4部分21md(破線部分)及び第5部分21me(破線部分)を含む第1導電層21と、その本線部分21c上に積層された第2導電層20とを有する。第1部分21ma、第2部分21mb、第3部分21mc、第4部分21md及び第5部分21meの各一端側は、本線部分21cと繋がっている。なお、以下では、説明の便宜上、第1部分21ma、第2部分21mb、第3部分21mc、第4部分21md及び第5部分21meにより構成される抵抗体を「配線パターン89」と総称する。
The other
配線パターン89は、トリミングの対象となる導電層であり、ドライバIC33の外形辺より外側へ露出したACFと接触しない位置に且つドライバIC33の近傍位置に設けられている。第1部分21ma、第2部分21mb、第3部分21mc及び第4部分21mdは、各々略コの字状の形状をなしていると共に、第5部分21meはX方向に延在し且つ直線状の形状をなしている。第5部分21meの一端側は、外部接続用配線35aの要素である第2導電層20に覆われており、第5部分21meと第2導電層20とは電気的に接続されている。
The
ここで、第1部分21maの配線幅をd10とし、第2部分21mbの配線幅をd11とし、第3部分21mcの配線幅をd12とし、第4部分21mdの配線幅をd13とし、第5部分21meの配線幅をd14とした場合、それらの各要素の配線幅は、第1部分21maの配線幅d10>第2部分21mbの配線幅d11>第3部分21mcの配線幅d12>第4部分21mdの配線幅d13>第5部分21meの配線幅d14の関係となっている。 Here, the wiring width of the first portion 21ma is d10, the wiring width of the second portion 21mb is d11, the wiring width of the third portion 21mc is d12, the wiring width of the fourth portion 21md is d13, and the fifth portion. When the wiring width of 21me is d14, the wiring width of each element is as follows: wiring width d10 of the first portion 21ma> wiring width d11 of the second portion 21mb> wiring width d12 of the third portion 21mc> fourth portion 21md. The relation of the wiring width d13> the wiring width d14 of the fifth portion 21me is established.
以上の構成を有する第3実施形態では、液晶の駆動時、FPC40側から、一対の外部接続用配線35a及び35bを介してレシーバ33aに差動信号Sig1及びSig2が出力される。
In the third embodiment having the above configuration, when the liquid crystal is driven, differential signals Sig1 and Sig2 are output from the
次に、本発明に係る第3実施形態の作用効果について説明する。 Next, the effect of 3rd Embodiment which concerns on this invention is demonstrated.
第3実施形態では、その製造過程における品質検査時にトリミングの対象となる、配線パターン89を上記した形状に形成するようにしている。したがって、第3実施形態では、その一例として、図11(a)乃至図11(e)に示すように、配線パターン89の×印で示される部分をレーザー等により切断することで、5種類の抵抗体、即ち、第1抵抗体21mp、第2抵抗体21mq、第3抵抗体21mr、第4抵抗体21ms及び第5抵抗体21mtを形成することが可能となる。
In the third embodiment, the
ここで、外部接続用配線35aと第5部分21meの境界点をP1とし、第1部分21maと本線部分21cとの境界点をP2とし、第2部分21mbと本線部分21cとの境界点をP3とし、第3部分21mcと本線部分21cとの境界点をP4とし、第4部分21mdと本線部分21cとの境界点をP5とし、第5部分21meと本線部分21cとの境界点をP6とした場合、点P1〜点P2に至る経路を有する第1抵抗体21mpの配線長は直線L20であり、点P1〜点P3に至る経路を有する第2抵抗体21mqの配線長は直線L21(<直線L20)であり、点P1〜点P4に至る経路を有する第3抵抗体21mrの配線長は直線L22(<直線L21)であり、点P1〜点P5に至る経路を有する第4抵抗体21msの配線長は直線L23(<直線L22)であり、点P1〜点P6に至る経路を有する第5抵抗体21mtの配線長は直線L24(<直線L23)である。
Here, the boundary point between the
このため、第1抵抗体21mpの抵抗値をR51とした場合、第2抵抗体21mqの抵抗値はR52(<抵抗値R51)であり、第3抵抗体21mrの抵抗値はR53(<抵抗値R52)であり、第4抵抗体21msの抵抗値はR54(<抵抗値R53)であり、第5抵抗体21mtの抵抗値はR55(<抵抗値R54)である。 Therefore, when the resistance value of the first resistor 21mp is R51, the resistance value of the second resistor 21mq is R52 (<resistance value R51), and the resistance value of the third resistor 21mr is R53 (<resistance value). R52), the resistance value of the fourth resistor 21ms is R54 (<resistance value R53), and the resistance value of the fifth resistor 21mt is R55 (<resistance value R54).
よって、第3実施形態では、その製造過程における品質検査時に、FPC40側から一対の外部接続用配線35a及び35bを通じてドライバIC33内のレシーバ33aに適正な差動信号Sig1及びSig2を出力するために配線パターン89の抵抗値を増加させる必要がある場合、図11(a)乃至図11(e)に示す、第1部分21ma、第2部分21mb、第3部分21mc、第4部分21md及び第5部分21meの上記した部分を切断(トリミング)することにより、容易に高精度の終端抵抗体54を作製することができる。なお、このとき、トリミングされないで残存している抵抗体の一部分をレーザー等を用いて除去することにより、さらなる終端抵抗体54の微調整(抵抗値の合わせ込み)を行うこともできる。また、終端抵抗体54の抵抗値をそのまま代えなくてもよい場合には、勿論、配線パターン89に対してトリミングを実施する必要はない。
Therefore, in the third embodiment, wiring is performed to output appropriate differential signals Sig1 and Sig2 from the
これにより、液晶の駆動時に、FPC40側から一対の外部接続用配線35a及び35bを介してドライバIC33内のレシーバ33a側へ適正な差動信号Sig1及びSig2を出力することが可能となる。なお、第3実施形態に係るその他の作用効果等は、上記した第1実施形態と同様であり、その説明は省略する。
Accordingly, when the liquid crystal is driven, appropriate differential signals Sig1 and Sig2 can be output from the
なお、第3実施形態では、トリミングすることにより作製される抵抗体の配線パターンは上述したものに限られない。即ち、第3実施形態では、トリミング時に、必要に応じて配線パターン89の切断する箇所を上記した箇所以外の箇所に変更し、若しくはその切断箇所の増減を変えることで配線長の異なる複数の経路を有する様々な抵抗体のパターンを作製できる。但し、ここでは、紙面の都合上、その抵抗体の全てのパターンについての説明をするのは困難であるため、その説明は省略する。
In the third embodiment, the wiring pattern of the resistor manufactured by trimming is not limited to the above. That is, in the third embodiment, a plurality of routes having different wiring lengths can be obtained by changing the portion to be cut of the
[変形例]
なお、上記では、終端抵抗体を作製するための配線パターンとして上記した第1乃至第3実施形態の構成例を挙げたが、これらの構成はあくまで一例であり、終端抵抗体を作製するための配線パターンは、本発明の趣旨を逸脱しない範囲において種々の変形が可能である。
[Modification]
In the above description, the configuration examples of the first to third embodiments described above are given as the wiring patterns for manufacturing the termination resistor. However, these configurations are merely examples, and the configuration for manufacturing the termination resistor is described. The wiring pattern can be variously modified without departing from the spirit of the present invention.
また、上記の各実施形態では、一対の外部接続用配線35a及び35bの間に配線パターンを設けてその適当な部分を切断することにより高精度の終端抵抗体を作製するようにしたが、これに限らず、本発明では、一対の外部接続用配線35a及び35bの間に配線パターンを設けてその適当な部分を切断することなく、その端部をレーザーで除去することにより、高精度の終端抵抗体を作製するようにしても構わない。
In each of the above embodiments, a high-accuracy termination resistor is manufactured by providing a wiring pattern between the pair of
また、上記の各実施形態では、透過型の液晶装置に本発明を適用することとしたが、これに限らず、反射型又は半透過反射型の液晶装置に本発明を適用するようにしても構わない。また、上記の各実施形態及び変形例では、TFD素子やTFT素子などのスイッチング素子を有するアクティブマトリクス方式の液晶装置に本発明を適用したが、これに限らず、スイッチング素子を有しない、いわゆる単純マトリクス方式の液晶装置に本発明を適用するようにしても構わない。 In each of the above embodiments, the present invention is applied to a transmissive liquid crystal device. However, the present invention is not limited to this, and the present invention may be applied to a reflective or transflective liquid crystal device. I do not care. In each of the above-described embodiments and modifications, the present invention is applied to an active matrix liquid crystal device having switching elements such as TFD elements and TFT elements. The present invention may be applied to a matrix type liquid crystal device.
また、上記の実施形態では、スイッチング素子としてTFD素子27を用いた例について説明したが、本発明の適用はこれには限定されない。即ち、本発明は、TFD素子27の代わりに、スイッチング素子の他の例としてのアモルファスTFT(Thin Film Transistor)素子などの三端子素子を用いることも可能である。図12に、アモルファスTFT素子の断面図を示す。
In the above embodiment, the example using the
図12おいて、TFT素子45は、図示しないゲート線から分岐したゲート電極401の上に、それを覆うようにゲート絶縁膜402が設けられている。ゲート絶縁膜402の上には、ゲート電極401に重なるようにa−Si層403が設けられている。a−Si層403の上には、2つに分断されたn+−a−Si層406a、406bが設けられている。さらに、n+−a−Si層406aの上には図示しないソース線から分岐したソース電極407が設けられ、n+−a−Si層406bの上にはドレイン電極408が設けられている。ドレイン電極408の一部は、画素電極10の一部と重なり合っており、その両者は電気的に接続されている。なお、かかるアモルファスTFT素子が適用される素子基板は、既知の各種の構成を採用することができる。
In FIG. 12, the
[液晶装置の製造方法]
次に、図13乃至図16を参照して、本発明の上記第1乃至第3実施形態の液晶装置100の製造方法について説明する。なお、第1乃至第3実施形態は略同様の構成なので、以下では、図5に示される上記した第1実施形態に係る他の構成例の製造方法を中心に説明すると共に、当該他の構成例と特に異なる点などについては補足的に説明する。
[Method of manufacturing liquid crystal device]
Next, a method for manufacturing the
図13は、本発明の第1実施形態に係る他の構成例についての製造方法を示すフローチャートである。図14は、図13における工程S1に対応する素子基板の製造方法を示すフローチャートである。図15及び図16は、図14における工程P1〜P4に対応する工程図を示す。なお、図15(a)及び(b)並びに図16(a)において、二点差線で囲まれる領域33xはドライバIC33が実装される領域を示している。
FIG. 13 is a flowchart showing a manufacturing method for another configuration example according to the first embodiment of the present invention. FIG. 14 is a flowchart showing a method for manufacturing an element substrate corresponding to step S1 in FIG. 15 and 16 show process diagrams corresponding to the processes P1 to P4 in FIG. In FIGS. 15A and 15B and FIG. 16A, a
まず、素子基板を作製する(工程S1)。かかる素子基板は工程P1〜P5を経ることにより作製される。まず、外部接続用配線35の要素である第1導電層のパターニングを実行する(工程P1)。
First, an element substrate is manufactured (step S1). Such an element substrate is manufactured through steps P1 to P5. First, patterning of the first conductive layer that is an element of the
具体的には、図15(a)に示すように、ガラスなどの絶縁性を有する材料により形成された下側基板1の張り出し領域36上に、CrやAlなどの金属単体、或いはAlMoなどの金属化合物などよりなる金属膜を所定の厚さに積層し、その後、その金属膜を同図の形状にパターニングする。これにより、外部接続用配線35aが形成されるべき領域35axに直線状の形状をなす第1導電層21が形成される。また、外部接続用配線35bが形成されるべき領域35bxには、本線部分21c、第1部分21d、第2部分21e、第3部分21f、第4部分21g、第5部分21h及び第6部分21iを含む第1導電層21が形成される。ここで、本線部分21cはY方向に延在するように形成される。また、第1部分21d、第2部分21e、第3部分21f、第4部分21g、第5部分21h及び第6部分21iは、それぞれ、本線部分21cから外部接続用配線35aが形成されるべき領域35ax側に略折れ曲がるように形成される。また、このとき、第1部分21dの配線幅はd3に、第2部分21eの配線幅はd4(>d3)に、第3部分21fの配線幅はd5(>d4)に、第4部分21gの配線幅はd6(>d5)に、第5部分21hの配線幅はd7(>d6)に、第6部分21iの配線幅はd8(>d7)に夫々設定される。ここで、配線幅d3、配線幅d4、配線幅d5、配線幅d6、配線幅d7及び配線幅d8は各々所望の関係に設定することができる。
Specifically, as shown in FIG. 15A, a single metal such as Cr or Al, or AlMo or the like is formed on the
また、かかる工程P1では、外部接続用配線35の要素である第1導電層21と同一の材料によって、図3等に示されるデータ線32、引き回し配線31、TFD素子27の要素である第2金属膜316及び336(TFT素子45の場合にはゲート電極401)なども同時に形成される(図示略)。
Further, in the
なお、かかる素子基板に、スイッチング素子としてTFD素子27ではなくTFT素子45を設ける場合には、下側基板1上及び外部接続用配線35の要素である第1導電層21上などにゲート絶縁膜402(層間絶縁膜)が積層されることになるので、この場合は、次工程である工程P2において、外部接続用配線35の要素である第2導電層20と、第1部分21d、第2部分21e、第3部分21f、第4部分21g、第5部分21h及び第6部分21iとを電気的に接続させる必要があるため、フォトリソグラフィー技術などにより、それらの各要素の終端部分に、図15(b)に示すように、予め複数のコンタクトホール(開口)21zを設けておく必要がある。
When the
次に、外部接続用配線35の要素である第2導電層20のパターニングを実行する(工程P2)。具体的には、図16(a)に示すように、下側基板1上及び外部接続用配線35の要素である第1導電層21上にITOやIZOなどの透明性を有する導電膜を所定の厚さに積層し、その後、その透明性を有する導電膜を同図の形状にパターニングする。これにより、外部接続用配線35aの要素である第1導電層21上に、直線状の形状をなす第2導電層20bが形成されると共に、当該第2導電層20bから、外部接続用配線35bの要素である第1導電層21側に延在するように略矩形状の形状をなす第2導電層20c(第7抵抗体20c)が形成され、外部接続用配線35aが形成される。このとき、第2導電層20cの一部と、第1部分21d、第2部分21e、第3部分21f、第4部分21g、第5部分21h及び第6部分21iの各終端部付近とは電気的に接続される。また、外部接続用配線35bの要素である第1導電層21上に、直線状の形状をなす第2導電層20が形成され、外部接続用配線35bが形成される。好適な例では、外部接続用配線35aの要素である第2導電層20c(第7抵抗体20c)は、最終的に形成される終端抵抗体86の全面積の過半数を占めるような面積を有するように形成するのが好ましい。
Next, patterning of the second
こうして、シート抵抗値の異なる2種類以上の導電材料よりなる配線パターン86が、下側基板1上であって、一対の外部接続用配線35a及び35bの間に、且つ、ドライバIC33の外形辺より外側へ露出したACFと接触しない位置に且つドライバIC33の近傍位置に設けられる。
Thus, the
次に、ドライバIC33が実装されるべき領域33xに、ACF80を介して、レシーバ33aを含むドライバIC33を実装すると共に、一対の外部接続用配線35a及び35bを含む外部接続用配線35の他端側に、図示しないACFを介してFPC40を取り付ける(工程P3)。これにより、一対の外部接続用配線35a及び35bの一端側はドライバIC33内のレシーバ33aと電気的に接続される一方、一対の外部接続用配線35a及び35bの他端側はFPC40と電気的に接続される。これにより、FPC40側から、一対の外部接続用配線35a及び35bを介してドライバIC33内のレシーバ33aに差動信号Sig1及びSig2を出力することが可能となる。
Next, the
次に、素子基板の品質検査の一部として、配線パターンのトリミングを実行する(工程P4)。具体的には、まず、FPC40側から一対の外部接続用配線35a及び35bを通じてドライバIC33内のレシーバ33aに差動信号Sig1及びSig2を出力する。これにより、レシーバ33aが適正な差動信号Sig1及びSig2を受信できている場合には、配線パターン86のトリミング(切断等)を実施する必要はない。この場合、配線パターン86が最終的な終端抵抗体51(図6(b)も参照)となる。
Next, as a part of the quality inspection of the element substrate, trimming of the wiring pattern is executed (process P4). Specifically, first, differential signals Sig1 and Sig2 are output from the
しかし、そうでない場合、即ち、配線パターン86の抵抗値が小さいためにレシーバ33aが適正な差動信号Sig1及びSig2を受信できず、その配線パターン86の抵抗値を増加させる必要がある場合には、第1部分21d(第1抵抗体21d)、第2部分21e(第2抵抗体21e)、第3部分21f(第3抵抗体21f)、第4部分21g(第4抵抗体21g)、第5部分21h(第5抵抗体21h)及び第6部分21i(第6抵抗体21i)のうち、少なくとも1つ以上の抵抗体をレーザーやエッチング技術などを用いてトリミング(切断及び除去等)することにより、容易に、当該不具合を解消することが可能な高精度の終端抵抗体51を作製することができる。
However, if this is not the case, that is, if the resistance value of the
こうして作製された終端抵抗体51は、図6に示すように、第7抵抗体20c(抵抗値R2)と、第1抵抗体21d、第2抵抗体21e、第3抵抗体21f、第4抵抗体21g、第5抵抗体21h及び第6抵抗体21iのうち、少なくとも1以上の抵抗体(抵抗値R2x)とを直列接続した構成を有する。
As shown in FIG. 6, the
これにより、FPC40側から、一対の外部接続用配線35a及び35bを介してレシーバ33aに適正な差動信号Sig1及びSig2を確実に出力することが可能となる。
This makes it possible to reliably output appropriate differential signals Sig1 and Sig2 from the
次に、位相差板11やバックライト15などの他の構成要素の取付け等を行う(工程P5)。こうして、上記した第1実施形態の他の構成例に係る素子基板が作製される。また、上記同様の方法により、上記した第1実施形態の他の構成例に係る素子基板以外の、上記した各種実施形態に係る素子基板を作製することができる(図示略)。
Next, other components such as the
次に、図13に戻り、図2及び図4に示されるカラーフィルタ基板92を周知の方法によって作製する(工程S2)。次に、上記の素子基板と、カラーフィルタ基板92とをシール材3を介して貼り合わせ、そのシール材3の内側に液晶の封入等を行う。こうして、本発明の上記第1乃至第3実施形態の液晶装置100が作製される。
Next, returning to FIG. 13, the
この液晶装置100の製造方法によれば、終端抵抗体51を、一対の外部接続用配線35a及び35bと同一の工程で且つ同一の材料により形成するようにしている。よって、終端抵抗体51を作製するための独立の工程を設けなくて済み、工程が増加するのを防止できる。但し、トリミングを実施して高精度の終端抵抗体51を作製する必要がある場合には、勿論、その分だけ工程は増加することになる。
According to the method for manufacturing the
[電子機器]
次に、本発明に係る第1乃至第3実施形態の液晶装置100を電子機器の表示装置として用いる場合の実施形態について説明する。
[Electronics]
Next, an embodiment in which the
図17は、本実施形態の全体構成を示す概略構成図である。ここに示す電子機器は、上記の液晶装置100と、これを制御する制御手段410とを有する。ここでは、液晶装置100を、パネル構造体403と、半導体ICなどで構成される駆動回路402とに概念的に分けて描いてある。また、制御手段410は、表示情報出力源411と、表示情報処理回路412と、電源回路413と、タイミングジェネレータ414と、を有する。
FIG. 17 is a schematic configuration diagram showing the overall configuration of the present embodiment. The electronic apparatus shown here includes the
表示情報出力源411は、ROM(Read Only Memory)やRAM(Random Access Memory)などからなるメモリと、磁気記録ディスクや光記録ディスクなどからなるストレージユニットと、デジタル画像信号を同調出力する同調回路とを備え、タイミングジェネレータ414によって生成された各種のクロック信号に基づいて、所定フォーマットの画像信号などの形で表示情報を表示情報処理回路412に供給するように構成されている。
The display
表示情報処理回路412は、シリアル−パラレル変換回路、増幅・反転回路、ローテーション回路、ガンマ補正回路、クランプ回路などの周知の各種回路を備え、入力した表示情報の処理を実行して、その画像情報をクロック信号CLKとともに駆動回路402へ供給する。駆動回路402は、走査線駆動回路、データ線駆動回路及び検査回路を含む。また、電源回路413は、上述の各構成要素にそれぞれ所定の電圧を供給する。
The display
次に、本発明の第1乃至第3実施形態に係る液晶装置100を適用可能な電子機器の具体例について図18を参照して説明する。
Next, specific examples of electronic devices to which the
まず、本発明の第1乃至第3実施形態に係る液晶装置100を、可搬型のパーソナルコンピュータ(いわゆるノート型パソコン)の表示部に適用した例について説明する。図18(a)は、このパーソナルコンピュータの構成を示す斜視図である。同図に示すように、パーソナルコンピュータ710は、キーボード711を備えた本体部712と、本発明に係る液晶装置をパネルとして適用した表示部713とを備えている。
First, an example in which the
続いて、本発明の第1乃至第3実施形態に係る液晶装置100を、携帯電話機の表示部に適用した例について説明する。図18(b)は、この携帯電話機の構成を示す斜視図である。同図に示すように、携帯電話機720は、複数の操作ボタン721のほか、受話口722、送話口723とともに、本発明の第1乃至第3実施形態に係る液晶装置を適用した表示部724を備える。
Next, an example in which the
なお、本発明の第1乃至第3実施形態に係る液晶装置100を適用可能な電子機器としては、図18(a)に示したパーソナルコンピュータや、図18(b)に示した携帯電話機の他にも、液晶テレビ、ビューファインダ型・モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、ディジタルスチルカメラなどが挙げられる。
Note that examples of the electronic apparatus to which the
20 第2導電層、 21 第1導電層、 27 TFD素子、 33 ドライバIC、 33a レシーバ、 35 外部接続用配線、 36 張り出し領域、 40 FPC、 45 TFT素子、 85、86、87、88、89、21k、21L 配線パターン、 80 ACF、 91 素子基板、 92 カラーフィルタ基板、 100 液晶装置。
20 Second conductive layer, 21 First conductive layer, 27 TFD element, 33 Driver IC, 33a Receiver, 35 External connection wiring, 36 Overhang area, 40 FPC, 45 TFT element, 85, 86, 87, 88, 89, 21k, 21L wiring pattern, 80 ACF, 91 element substrate, 92 color filter substrate, 100 liquid crystal device.
Claims (14)
前記基板上に形成された複数の配線と、
前記基板上に実装され前記複数の配線と電気的に接続されたICと、を備え、
前記基板上において、前記複数の配線のうち少なくとも一対の前記配線の間には、前記少なくとも一対の前記配線と接続された抵抗体が設けられ、
前記抵抗体は、配線幅若しくは配線長の少なくともいずれか一方が異なる複数の経路を有することを特徴とする電気光学装置。 A substrate,
A plurality of wirings formed on the substrate;
An IC mounted on the substrate and electrically connected to the plurality of wirings,
On the substrate, a resistor connected to the at least one pair of wirings is provided between at least one pair of the plurality of wirings,
The electro-optical device, wherein the resistor has a plurality of paths having different wiring widths or wiring lengths.
前記第1抵抗体は、分岐して前記一方の配線と前記第2抵抗体との間の所定の2点間を結ぶ他の経路を備えることを特徴とする請求項1に記載の電気光学装置。 The resistor is formed integrally with one of the pair of wires and the other wire, and is connected to the first resistor. A second resistor,
The electro-optical device according to claim 1, wherein the first resistor includes another path that branches and connects two predetermined points between the one wiring and the second resistor. .
前記第1抵抗体は、前記一方の配線から延びる複数の抵抗体と、当該複数の抵抗体及び前記第2抵抗体に接続されてなるとともに、前記複数の抵抗体の間に対応する位置に開口を備える抵抗体と、を備えることを特徴とする請求項1に記載の電気光学装置。 The resistor is formed integrally with one of the pair of wires and the other wire, and is connected to the first resistor. A second resistor,
The first resistor is connected to the plurality of resistors extending from the one wiring, the plurality of resistors, and the second resistor, and is opened at a position corresponding to the space between the plurality of resistors. The electro-optical device according to claim 1, further comprising: a resistor including:
基板上に、配線幅若しくは配線長の異なる複数の抵抗体、又は配線幅及び配線長の両方が異なる複数の抵抗体を含む複数の配線を形成する配線形成工程と、
前記基板上に、前記複数の配線と電気的に接続した状態でICを実装するIC実装工程と、を備え、
前記配線形成工程は、前記複数の抵抗体を前記複数の配線のうち少なくとも一対の前記配線の間に且つ当該一対の前記配線と一体的に形成し、
さらに前記複数の抵抗体のうち少なくとも1つ以上の前記抵抗体を切断する切断工程を備えることを特徴とする電気光学装置の製造方法。
A method for manufacturing an electro-optical device, comprising:
Forming a plurality of wirings including a plurality of resistors having different wiring widths or wiring lengths or a plurality of resistors having different wiring widths and wiring lengths on the substrate;
An IC mounting step of mounting an IC in a state of being electrically connected to the plurality of wirings on the substrate,
In the wiring formation step, the plurality of resistors are formed between at least a pair of the plurality of wirings and integrally with the pair of wirings,
The method of manufacturing an electro-optical device, further comprising a cutting step of cutting at least one of the plurality of resistors.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005281393A JP4662354B2 (en) | 2005-05-30 | 2005-09-28 | Electro-optical device and electronic apparatus |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005156677 | 2005-05-30 | ||
JP2005281393A JP4662354B2 (en) | 2005-05-30 | 2005-09-28 | Electro-optical device and electronic apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007011250A true JP2007011250A (en) | 2007-01-18 |
JP4662354B2 JP4662354B2 (en) | 2011-03-30 |
Family
ID=37749808
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005281393A Expired - Fee Related JP4662354B2 (en) | 2005-05-30 | 2005-09-28 | Electro-optical device and electronic apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4662354B2 (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014077175A1 (en) * | 2012-11-16 | 2014-05-22 | シャープ株式会社 | Drive module, display panel, display device, and multi-display device |
JP2017181523A (en) * | 2011-07-29 | 2017-10-05 | エフ ホフマン−ラ ロッシュ アクチェン ゲゼルシャフト | Encoded biosensors and methods of manufacture and use thereof |
WO2018062035A1 (en) * | 2016-09-29 | 2018-04-05 | シャープ株式会社 | Active matrix substrate, display panel, and display device provided with same |
JP2018523129A (en) * | 2015-08-11 | 2018-08-16 | エフ ホフマン−ラ ロッシュ アクチェン ゲゼルシャフト | Encoded biosensor and method for making and using the same |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102256854B1 (en) * | 2015-01-29 | 2021-05-27 | 엘지디스플레이 주식회사 | Printed circuit board and display device including the same |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0256962A (en) * | 1988-08-22 | 1990-02-26 | Nec Corp | Hybrid integrated circuit |
JPH04186801A (en) * | 1990-11-21 | 1992-07-03 | Hitachi Ltd | Thin film resistor and manufacture of multilayer circuit substrate having same built-in |
JP2002008902A (en) * | 2000-06-20 | 2002-01-11 | Hitachi Ltd | Resistor part and method of regulating its resistance |
JP2005018312A (en) * | 2003-06-25 | 2005-01-20 | Sony Corp | Signal transmission device and method, and information equipment |
JP2006267605A (en) * | 2005-03-24 | 2006-10-05 | Mitsubishi Electric Corp | Display device |
-
2005
- 2005-09-28 JP JP2005281393A patent/JP4662354B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0256962A (en) * | 1988-08-22 | 1990-02-26 | Nec Corp | Hybrid integrated circuit |
JPH04186801A (en) * | 1990-11-21 | 1992-07-03 | Hitachi Ltd | Thin film resistor and manufacture of multilayer circuit substrate having same built-in |
JP2002008902A (en) * | 2000-06-20 | 2002-01-11 | Hitachi Ltd | Resistor part and method of regulating its resistance |
JP2005018312A (en) * | 2003-06-25 | 2005-01-20 | Sony Corp | Signal transmission device and method, and information equipment |
JP2006267605A (en) * | 2005-03-24 | 2006-10-05 | Mitsubishi Electric Corp | Display device |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017181523A (en) * | 2011-07-29 | 2017-10-05 | エフ ホフマン−ラ ロッシュ アクチェン ゲゼルシャフト | Encoded biosensors and methods of manufacture and use thereof |
WO2014077175A1 (en) * | 2012-11-16 | 2014-05-22 | シャープ株式会社 | Drive module, display panel, display device, and multi-display device |
CN104737218A (en) * | 2012-11-16 | 2015-06-24 | 夏普株式会社 | Drive module, display panel, display device, and multi-display device |
JP5940679B2 (en) * | 2012-11-16 | 2016-06-29 | シャープ株式会社 | Drive module, display device, and multi-display device |
US9489908B2 (en) | 2012-11-16 | 2016-11-08 | Sharp Kabushiki Kaisha | Drive module, display panel, display device, and multi-display device |
JPWO2014077175A1 (en) * | 2012-11-16 | 2017-01-05 | シャープ株式会社 | Drive module, display device, and multi-display device |
TWI567447B (en) * | 2012-11-16 | 2017-01-21 | 夏普股份有限公司 | Driving module, display device, and multi display device |
JP2018523129A (en) * | 2015-08-11 | 2018-08-16 | エフ ホフマン−ラ ロッシュ アクチェン ゲゼルシャフト | Encoded biosensor and method for making and using the same |
WO2018062035A1 (en) * | 2016-09-29 | 2018-04-05 | シャープ株式会社 | Active matrix substrate, display panel, and display device provided with same |
Also Published As
Publication number | Publication date |
---|---|
JP4662354B2 (en) | 2011-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4428329B2 (en) | ELECTRO-OPTICAL DEVICE, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE | |
US8710509B2 (en) | Liquid crystal panel and liquid crystal display | |
JP4645488B2 (en) | Liquid crystal device and electronic device | |
US10152931B2 (en) | Display device | |
KR20150078248A (en) | Display device | |
JP2007226175A (en) | Liquid crystal device and electronic equipment | |
WO2014054569A1 (en) | Semiconductor device and display device | |
JP4662354B2 (en) | Electro-optical device and electronic apparatus | |
CN103534643B (en) | Liquid crystal indicator and its manufacture method | |
WO2013129200A1 (en) | Liquid crystal display device | |
JP2007226200A (en) | Liquid crystal device, and electronic device | |
WO2014054558A1 (en) | Semiconductor device and display device | |
US9465267B2 (en) | Display device | |
WO2014054563A1 (en) | Semiconductor device and display device | |
WO2013161685A1 (en) | Display device | |
JP2006259501A (en) | Liquid crystal device and electronic equipment | |
JP2013134317A (en) | Liquid crystal display device | |
US11550194B2 (en) | Active matrix substrate and display panel | |
JP4052293B2 (en) | Liquid crystal device and electronic device | |
CN110383160B (en) | Liquid crystal display device having a plurality of pixel electrodes | |
WO2018168680A1 (en) | Active-matrix substrate and display panel | |
US20220283674A1 (en) | In-cell touch panel and method for producing in-cell touch panel | |
US20240219762A1 (en) | Display device | |
JP2007226199A (en) | Liquid crystal device, and electronic equipment | |
JP2008233142A (en) | Electro-optical device, manufacturing method thereof, and electronic equipment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070404 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071214 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101012 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20101028 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20101029 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101115 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20101116 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101207 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101227 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4662354 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140114 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140114 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140114 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140114 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |