JP2007010956A - 表示装置およびその製造方法。 - Google Patents

表示装置およびその製造方法。 Download PDF

Info

Publication number
JP2007010956A
JP2007010956A JP2005191364A JP2005191364A JP2007010956A JP 2007010956 A JP2007010956 A JP 2007010956A JP 2005191364 A JP2005191364 A JP 2005191364A JP 2005191364 A JP2005191364 A JP 2005191364A JP 2007010956 A JP2007010956 A JP 2007010956A
Authority
JP
Japan
Prior art keywords
insulating film
conductive layer
opening
display device
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005191364A
Other languages
English (en)
Other versions
JP4757550B2 (ja
JP2007010956A5 (ja
Inventor
Keiichiro Ashizawa
啓一郎 芦沢
Tsutomu Kasai
勉 笠井
Masashi Hirata
将史 平田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Hitachi Displays Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Displays Ltd filed Critical Hitachi Displays Ltd
Priority to JP2005191364A priority Critical patent/JP4757550B2/ja
Priority to US11/473,265 priority patent/US7656468B2/en
Priority to CN2006100959983A priority patent/CN1892334B/zh
Publication of JP2007010956A publication Critical patent/JP2007010956A/ja
Publication of JP2007010956A5 publication Critical patent/JP2007010956A5/ja
Application granted granted Critical
Publication of JP4757550B2 publication Critical patent/JP4757550B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

【課題】 スルーホールに関する製造歩留りを向上する。
【解決手段】基板に設けられた第１導電層と、前記第１導電層上に２層以上の絶縁膜を介して設けられた第２導電層とを有し、前記第１導電層と第２導電層がスルーホールで接続された表示装置であって、前記スルーホール部で、前記２層以上の絶縁膜のうち前記第１導電層側に配置された絶縁膜の開口側面が、前記２層以上の絶縁膜のうち前記第２導電層側に配置された絶縁膜で覆われる部分と露出する部分を有する。
【選択図】 図５

Description

本発明は、表示装置およびその製造方法に関する。
スルーホールは、種々の電気機器に用いられている。一例として、表示装置では、ＴＦＴのソース電極と画素電極の接続部に用いられている。このソース電極と画素電極の間は１層または２層以上の絶縁膜が形成されており、この絶縁膜に形成されたスルーホールによって画素電極とソース電極が接続されている（たとえば、特許文献１を参照。）。
前記特許文献１では、絶縁膜を２層とした場合、スルーホール部で、上層の絶縁膜の開口が下層の絶縁膜の開口より小さい場合（特許文献１の図８を参照。）、および上層の絶縁膜の開口が下層の絶縁膜の開口より大きい場合（特許文献１の図３を参照。）をそれぞれ開示する。
前記絶縁膜を２層とすることには、絶縁層の下層と上層の絶縁性を向上できるという利点があり、寄生容量の低減による画質向上や、短絡不良の低減に有効である。
特開平１１−３２６９４９号公報
しかし、スルーホール部に多層の絶縁膜を有する構成では、結果的に歩留りが向上しない場合があることが判明した。その要因を本願発明者が検討した結果、以下のことが判明した。
（Ａ）特許文献１の図３のような、スルーホール部で上層の絶縁膜の開口が下層の絶縁膜の開口より大きい場合、構造的にスルーホールの側面に段差やエッジが生じる。そのため、前記画素電極が前記段差やエッジにより断線しやすく、歩留り低下の要因になるということが判明した。
（Ｂ）特許文献１の図８のような、スルーホール部で上層の絶縁膜の開口が下層の絶縁膜の開口より小さい場合、スルーホールの側面は上層の絶縁膜のみが露出するため、段差やエッジが低減し、歩留り低下を抑制することができる。しかし、この特許文献１の図８の構成の場合には、構造上ソース電極と画素電極のコンタクトが実現しているにも関わらず、電気的な接続が不十分となり、点欠陥が多発することが判明した。
このため、いずれの構成でも、短絡不良は低減しても、新たな歩留り低下要因が生じるということを見出した。
本発明の目的は、２層以上の絶縁膜を通して形成されたスルーホール部を有しながら、歩留りを改善する技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面によって明らかになるであろう。
本願において開示される発明の概略を説明すれば、以下の通りである。
（１）基板に設けられた第１導電層と、前記第１導電層上に２層以上の絶縁膜を介して設けられた第２導電層とを有し、前記第１導電層と第２導電層がスルーホールで接続された表示装置であって、前記スルーホール部で、前記２層以上の絶縁膜のうち前記第１導電層側に配置された絶縁膜の開口側面は、前記２層以上の絶縁膜のうち前記第２導電層側に配置された絶縁膜で覆われる部分と露出する部分を有する表示装置である。
（２）前記（１）において、前記第１導電層側に配置された絶縁膜の開口底面の外周と、前記第２導電層側に配置された絶縁膜の外周が交差している表示装置である。
（３）前記（１）または（２）において、前記基板が複数の画素を有する基板であり、前記第２導電層が画素電極である表示装置である。
（４）前記（１）から（３）のいずれかにおいて、前記第１導電層側に配置された絶縁膜と、前記第２導電層側に配置された絶縁膜が異なる材料である表示装置である。
（５）前記（４）において、前記第１導電層側に配置された絶縁膜は無機絶縁膜であり、前記第２導電層側に配置された絶縁膜は有機絶縁膜である表示装置である。
（６）基板上に形成された第１導電層上に絶縁膜を形成する工程と、前記絶縁膜上に第２導電層を形成して前記第１導電層と第２導電層を前記絶縁膜の開口部で接続する工程とを有する表示装置の製造方法であって、前記絶縁膜を形成する工程は、前記第１導電層上に第１の開口部を有する第１絶縁膜を形成する工程と、前記第１の開口部の側面を覆う部分と露出する部分があるように、前記第１絶縁膜上に第２絶縁膜を第２の開口部を有して形成する工程とを有する表示装置の製造方法である。
（７）前記（６）において、前記第１の開口部はドライエッチングで形成される表示装置の製造方法である。
（８）前記（７）において、前記第２絶縁膜を第２の開口部を有して形成する工程は、第２絶縁膜の材料を塗布または印刷する工程と、その後開口を形成する工程とを有する表示装置の製造方法である。
スルーホール部に２層の絶縁膜を有する場合、下層の絶縁層の下にある導電層は、第１の絶縁層のエッチング時と、第２の絶縁層のエッチング時の２回にわたりエッチングによるダメージが与えられ、表面の荒れ、変質に繋がる。これにより接続抵抗が増加することになる。そのため、多層の絶縁層を有する構成では、単層の絶縁層の場合に比べ、本質的に接続不良が生じやすいものとなっている。
発明者が絶縁膜エッチング時の挙動を検討した結果、エッチングの進行と同時に絶縁膜の側面が後退する、すなわちスルーホールの形状が徐々に拡大するようにエッチングが進行することが判明した。このため、スルーホールの外周部は実質的にエッチングにさらされる時間が短くなり、スルーホール最外周部ではエッチングによる導電層のダメージが低いものとなることを見出した。そして、コンタクト抵抗低減には、上層の導電層と下層の導電層をこの外周部でコンタクトさせることが有効であることを見出すに至った。
この知見を元に前記（Ａ），（Ｂ）の構成を検討すると次のようになる。
まず、（Ａ）の構成では下層の絶縁層スルーホールの最外周部がコンタクトに利用できるため、接続抵抗増加による接続不良の発生は解消できる。しかし、断線による接続不良が発生しやすい。
また、（Ｂ）の構成では下層の絶縁層スルーホールの最外周部がコンタクトに利用できないため、接続抵抗増加による接続不良が発生しやすい。しかし、断線による接続不良は解消できる。
このため、（Ａ），（Ｂ）のいずれでも歩留り低下の要因を有することになる。このような発生原因の解明を通じ、本発明では歩留り低下要因の解消を実現した。
すなわち、本発明の表示装置では、前記手段（１）のように、前記第１導電層側の第１絶縁膜の開口側面の一部分がスルーホールに露出し、残りの部分は第２導電層側の第２絶縁膜に覆われた状態になっている。これにより、外周部でのコンタクトを実現しつつスルーホール部での第２導電層の断線を防止することが初めて可能となり、歩留り低下要因の構造的解消が実現する。
これは、別の言い方をすれば、前記手段（２）のように、前記第１の絶縁膜の開口底面の外周と、前記第２の絶縁膜の開口底面の外周が交差している。このような表示装置において、前記第１導電層と第２導電層をスルーホールで接続するときには、たとえば、前記手段（６）のような製造方法で接続する。このとき、前記１層目の絶縁膜の開口は、たとえば、前記手段（７）のようにドライエッチングで形成するので、前記１層目の絶縁膜の開口底面に露出した第１導電層は表面が荒れてしまう。しかしながら、前記第１配線の露出面の外周部は表面の荒れが比較的少ない。そのため、前記表面の荒れが少ない外周部を部分的に露出させることで、前記第１導電層と第２導電層の接続不良、コンタクト抵抗の上昇を抑えることができる。
また、前記第１の絶縁膜をドライエッチングで開口した場合、開口側面にエッジが生じる。しかしながら、たとえば、前記手段（８）のように塗布または印刷により前記第２の絶縁膜を形成すれば、前記第１の絶縁膜を覆うなめらかな開口側面が得られる。そのため、前記第１の絶縁膜のエッジにより前記第２導電層が断線する可能性を低減することができる。
また、前記第２導電層は、たとえば、前記手段（４）のような画素電極であり、前記第１導電層は、たとえば、TFT素子のソース電極である。
以下、本発明について、図面を参照して実施の形態（実施例）とともに詳細に説明する。
なお、実施例を説明するための全図において、同一機能を有するものは、同一符号を付け、その繰り返しの説明は省略する。
本発明では、下層の導電層と上層の導電層の間に多層の絶縁膜を有し、スルーホールで下層と上層の導電層を接続する電気機器での歩留り向上を図る。一例として、表示装置では、たとえば、TFT素子のソース電極と画素電極をスルーホールで接続するときに、前記ソース電極と隣接する第１の絶縁膜の開口側面の一部を、前記画素電極と隣接する第２の絶縁膜で覆う。これにより前記ソース電極と前記画素電極のコンタクト抵抗の上昇を抑えるとともに、前記画素電極の開口側面での断線の可能性を低減する。
図１は液晶表示パネルの概略構成を示す平面図、図２は図１のＡ−Ａ’線断面図、図３は１画素の構成例を示す平面図、図４は図３のＢ−Ｂ’線断面図、図５は図３の領域Ｌ１の模式平面図、図６は図５のＣ−Ｃ’線断面図、図７は図５のＤ−Ｄ’線断面図である。
図１および図２において、１は基板（TFT基板）、２は基板（対向基板）、３はシール材、４は液晶材料である。また、図３乃至図７において、１００は基板、１０１はゲート配線、１０２は第１絶縁膜、１０３はアモルファスシリコン膜、１０４はドレイン配線、１０５はソース電極、１０６は画素電極、１０７は第２絶縁膜、１０８は第３絶縁膜、１０９は保持容量配線である。
本実施例の表示装置は、液晶表示パネルを用いた表示装置であり、図１および図２に示すように、２枚の基板１，２が環状のシール材３で接着されており、前記２枚の基板１，２の間に液晶材料４が充填されている。前記液晶表示パネルは、たとえば、液晶テレビやPC(Personal Computer)用の液晶ディスプレイなどの表示装置、ノートブック型のPCや携帯電話端末のディスプレイなどに用いられる。
前記液晶表示パネルにおいて、前記２枚の基板１，２のうち一方の基板１は、たとえば、TFT素子などのスイッチング素子がマトリクス状に配置されたTFT基板である。また、他方の基板２は、カラーフィルタなどが設けられた対向基板である。
このとき、前記TFT基板１のTFT素子は、たとえば、図３および図４に示したように、ガラス基板などの透明基板１００上に設けられたゲート配線１０１と、前記ゲート配線１０１上に第１絶縁膜１０２を介して設けられたアモルファスシリコン膜１０３、ドレイン配線１０４、ソース電極１０５によって構成される。またこのとき、ゲート配線１０１は、紙面水平方向に延びており、紙面上下方向に複数本配置されている。また、ドレイン配線１０４は、紙面上下方向に延びており、紙面水平方向に複数本配置されている。そして、ゲート配線１０１およびドレイン配線１０４で囲まれた領域が１画素に相当し、たとえば、各領域に１個の割合で前記TFT素子が配置されている。
また、ゲート配線１０１およびドレイン配線１０４で囲まれた領域内には、たとえば、ITOを用いた画素電極（透明電極）１０６が設けられている。このとき、画素電極１０６は、たとえば、前記ソース電極１０５などが設けられた導電層上に、第２絶縁膜１０７および第３絶縁膜１０８の２層の保護絶縁膜を介在させて設けられている。またこのとき、前記画素電極１０６は、前記ソース電極１０５とスルーホールで接続されている。
前記ソース電極１０５と前記画素電極１０６の接続部は、図３でＬ１と表示される領域として模式的に示される。この領域Ｌ１の領域の構造をより詳細に説明する。図５はスルーホールの詳細な構造の一例の平面図である。図６は図５のＣ−Ｃ’部の模式断面構造、図７は図５のＤ−Ｄ’部の模式断面構造である。本実施例の表示装置では、ソース電極１０５上に設けられた第２絶縁膜１０７および第３絶縁膜１０８を開口してソース電極１０５を部分的に露出させ、前記画素電極１０６と電気的に接続している。このとき、前記ソース電極１０５側に配置された第２絶縁膜１０７の開口底面の外周１０７ａと、前記画素電極１０６側に配置された第３絶縁膜１０８の開口底面の外周１０８ａは、図５に示すように交差している。つまり、第２絶縁膜１０７の開口側面１０７ｂは、たとえば、図６に示すように前記第３絶縁膜１０８で覆われた部分と、図７に示すように露出して前記画素電極１０６と接している部分が混在している。なお、図５では第２絶縁膜の露出部が上下２方向、覆われる部分が左右２方向となっているが、少なくとも露出部が１方向、覆われる部分が１方向あればよい。しかし多方向とすることで冗長性が向上する、また交差形状とすることで、多少の合わせずれがあっても露出部と交差部の双方を合わせ持つ構成を安定的に実現できるため、量産性が向上する。
なお、上記にて説明の概念は液晶表示装置以外の表示装置、たとえば、EL(Electroluminescence)，PDP(Plasma Display Panel)，FED(Field Emission Display)等に適用できる。また、表示装置に限らず、前記スルーホールでの接続を有する電気機器一般に適用できる。この場合、下層の導電層と上層の導電層の間に２層の絶縁膜があり、そこにスルーホールを形成する場合に適用することができる。
また、前記第２絶縁膜１０７と第３絶縁膜１０８は同じ材料でも良い。この場合、第２絶縁膜と第３絶縁膜を一括でエッチングする際は本発明の範疇外である。何故なら、第２絶縁膜と第３絶縁膜には同心状に連続してスルーホールが形成されるため、本発明の課題自体が生じないためである。
しかし、第２絶縁膜１０７のスルーホールと第３絶縁膜１０８のスルーホールを別の工程で形成する場合は、本発明の対象とする課題が生じるため、本発明のスルーホール形状の適用が有効である。
また、第２絶縁膜１０７と第３絶縁膜１０８の材料が異なる際には、仮に一括でエッチングしてもエッチングレートの差により段差が生じてしまう。このため、本発明のスルーホール形状の適用が有効となる。
また、図５乃至図７は、絶縁層が２層の場合であるが、３層以上の場合であっても同様である。ただし、この際には本願の効果を奏するには絶縁層のエッチングは２回までとする必要がある。このため、３層以上の絶縁層の場合、複数層のエッチングを一括で行えば良い。
図８は、電気機器の、３層以上の絶縁膜があるスルーホール接続部の一例を示す平面図である。また、図９は図８のＥ―Ｅ'線断面図、図１０は図８のＦ−Ｆ’線断面図である。また、図８乃至図１０において、５００は基板、５０９が下層導電層、５０６が上層導電層、５０２は第１絶縁膜、５０７は第２絶縁膜、５０８は第３絶縁膜である。この場合、下層導電層５０９上に設けられた第１絶縁膜５０２および第２絶縁膜５０７、ならびに第３絶縁膜５０８を開口して下層導電層５０９を部分的に露出させる。この部分で下層導電層５０９は上層導電層５０６と電気的に接続している。このとき、下層導電層５０９の直上にある第１絶縁膜５０２の開口底面の外周５０２ａと、上層導電層５０６の直下にある第３絶縁膜５０８の開口底面の外周５０８ａは、図８に示すように交差している。またこのとき、第１絶縁膜５０２および第２絶縁膜５０７の開口側面５０２ｂ，５０７ｂは、たとえば、図９に示すように前記第３絶縁膜５０８で覆われた部分と、図１０に示すように露出して上層導電層５０６と接している部分が混在している。
このとき、第１絶縁膜５０２と第２絶縁膜５０７は一括エッチングにより連続した形状としている。このとき、第１絶縁膜５０２と第２絶縁膜５０７の間に段差が生じるのを防ぐために、第１絶縁膜５０２と第２絶縁膜５０７は同一材料（たとえば、両方共ＳｉＮ）であることが必要である。
図１１乃至図１５は、スルーホールの製造工程を説明するための模式図である。図５のスルーホールを形成する場合を例に説明する。図１１は第２絶縁膜を開口する工程の平面図、図１２は図１１のＧ−Ｇ’線断面図、図１３は第３絶縁膜を形成する工程の平面図、図１４は図１３のＨ−Ｈ’線断面図、図１５は図１３のＪ−Ｊ’線断面図である。
まず、ガラス基板などの基板１００の表面に、ゲート配線１０１や保持容量配線１０９を形成する。次に、第１絶縁膜１０２を形成した後、アモルファスシリコン膜１０３を形成する。次に、ドレイン配線１０４やソース電極１０５を形成する。そして、アモルファスシリコン膜１０３、ドレイン配線１０４およびソース電極１０５上に第２絶縁膜１０７を形成する。第１絶縁膜１０２、第２絶縁膜１０７は、たとえば、ＳｉＮで形成する。
次に、ソース電極１０５上の第２絶縁膜１０７を開口する。この開口は、前記ソース電極１０５と前記画素電極１０６を接続するためのスルーホールの一部となり、たとえばドライエッチングで形成される。平面図である図１１、および図１１のＧ−Ｇ’断面図である図１２を用いて説明する。まず第２絶縁膜１０７上に、エッチングする領域６Ａが開口したエッチングレジスト６を形成する。このエッチングレジスト６の形状は、たとえば、フォトリソグラフィー法を用いて形成する。そして、前記エッチングレジスト６の開口底面に露出した第２絶縁膜１０７をドライエッチングで除去し、開口する。このとき、ドライエッチングは、等方性エッチングであるため、図１１および図１２に示したように、エッチングレジスト６の開口領域６Ａの外側ＤＬの領域部分の第２絶縁膜１０７も、第２絶縁膜１０７が後退しながらエッチングされる。この結果、第２絶縁膜１０７の開口底面が、前記エッチングレジスト６の開口底面よりも広くなる。
前記ドライエッチングは、たとえば、ＳＦ６などの反応性ガスをプラズマ化して、前記開口底面に露出した前記第２絶縁膜１０７と反応させ、前記第２絶縁膜１０７を除去する。このとき、前記第２絶縁膜１０７の開口底面に前記ソース電極１０５を十分に露出させるため、前記ソース電極１０５が前記反応性ガスと反応してしまい、表面が荒れたり、膜厚が薄くなったりする。このため、エッチングレジスト６の開口部６Ａの領域では、ソース電極の接続抵抗は高いものとなってしまう。一方、開口部６Ａの外側ＤＬの領域では、第２絶縁膜１０７が後退エッチングされる領域のため、ソース電極１０５がプラズマに晒される時間が開口部６Ａの領域より相対的に短く、その分プラズマによるダメージが回避でき、接続抵抗は低い状態を維持することが出来る。そして最外周部は最も接続抵抗が低い領域となり、この部分をコンタクトに活用することが接続抵抗の低抵抗化に有効であることが理解される。
第２絶縁膜１０７を開口したら、エッチングレジスト６を除去し、第３絶縁膜１０８を、たとえば、液状の有機絶縁材料を印刷または塗布した後、乾燥させる。この有機材料自体に、たとえば、アクリル系有機材料を用いて感光性を持たせることにより、第２絶縁膜１０７のエッチング時のエッチングレジスト６の機能を第３絶縁膜１０８自体に兼用させることが出来る。
第３絶縁膜１０８の開口に関し、図１３乃至図１５を用いて説明する。有機絶縁材料は、たとえば図１３に示すように、第３絶縁膜１０８の開口底面の外周１０８ａが、前記第２絶縁膜１０７の開口底面の外周１０７ａと交差するような形状に露光し、エッチングする。
図１４は、図１３のＨ−Ｈ’線断面図、図１５は図１３のＪ−Ｊ’線断面図である。
図１４は、第２絶縁膜１０７の開口側面１０７ｂが第３絶縁膜１０８で覆われている部分である。この部分は、第３絶縁膜１０８の表面がなめらかに前記ソース電極１０５まで達した状態になる。この後、第３絶縁膜１０８上に画素電極１０６を形成したときには、図６に示すように前記画素電極１０６がなめらかに前記ソース電極１０５と接続されるため、断線が起こりにくくなる。
図１５は、第２絶縁膜１０７の開口側面１０７ｂが露出している部分である。この部分は、第３絶縁膜１０８の表面が第２絶縁膜１０７との界面まで達した後、第２絶縁膜１０７のエッジを通ってソース電極１０５に達する。このとき、第２絶縁膜１０７の開口底面に露出したソース電極１０５の露出領域のうち、エッチングレジスト６の開口底面の外側であった領域ＤＬ、言い換えると、第２絶縁膜１０７の開口底面の外周付近は、反応性ガスによるダメージ、すなわち表面の荒れなどが少ない。そこで、図１３および図１５に示したように、第２絶縁膜１０７の開口側面１０７ｂを部分的に露出させておけば、ソース電極１０５のダメージが少ない領域ＤＬを露出させることができる。そのため、この後、第３絶縁膜１０８上に画素電極１０６を形成したときに、図７に示すように、前記ソース電極のダメージが少ない領域ＤＬと画素電極１０６を接続できるので、コンタクト抵抗の上昇を抑え、点欠陥の発生を低減することができる。
このように、本実施例の概念を適用した電気機器や表示装置では、多層の絶縁層に形成されたスルーホールにより下層の導電層と上層の導電層を接続する際に、コンタクト抵抗の上昇を抑えることができる。同時に、スルーホール側面での断線を起こりにくくすることができる。これにより歩留りの低下要因を構造的に解消することができる。
また、スルーホール形状は、図１６に示すような矩形状であってもよい。また、図示は省略するが、前記第２絶縁膜１０７の開口底面の外周１０７ａと前記第３絶縁膜１０８の開口底面の外周１０８ａが交差し、前記第２絶縁膜の開口側面１０７ｂの一部が前記第３絶縁膜１０８で覆われていればよいので、図５または図１６に示したような形状の組み合わせに限らず、種々の組み合わせが考えられることはもちろんである。
以上、本発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において、種々変更可能であることはもちろんである。
表示パネルの概略構成を示す平面図である。 表示パネルの概略構成を示す模式図であり、図１のＡ−Ａ’線断面図である。 本発明による一実施例の表示パネルの概略構成を示す模式図であり、画素の構成例を示す平面図である。 図３のＢ−Ｂ’線断面図である。 図３の領域Ｌ１部の説明図である。 図５のＣ−Ｃ’線断面図である。 図５のＤ−Ｄ’線断面図である。 本発明による一実施例の概略構成を示す模式平面図である。 図８のＥ−Ｅ’線の断面説明図である。 図８のＦ−Ｆ’線の断面説明図である。 本発明の表示パネルの製造方法を説明するための模式図であり、第２絶縁膜を開口する工程の平面説明図である。 図１１のＧ−Ｇ’線断面図である。 本発明の表示パネルの製造方法を説明するための模式図であり、第３絶縁膜を形成する工程の平面説明図である。 図１３のＨ−Ｈ’線断面図である。 図１３のＪ−Ｊ’線断面図である。 本発明のスルーホールの形状の一例である。
符号の説明
１…基板（TFT基板）
１００，５００…基板
１０１…ゲート配線
１０２，５０２…第１絶縁膜
１０３…アモルファスシリコン膜
１０４…ドレイン配線
１０５…ソース電極
１０６…画素電極
１０７，５０７…第２絶縁膜
１０７ａ…第２絶縁膜の開口底面の外周
１０７ｂ…第２絶縁膜の開口側面
１０８，５０８…第３絶縁膜
１０８ａ…第３絶縁膜の開口底面の外周
１０９…保持容量配線
２…基板
３…シール材
４…液晶材料
５０２ａ…第１絶縁膜の開口底面の外周
５０２ｂ…第１絶縁膜の開口側面
５０６…上層導電層
５０９…下層導電層
６…エッチングレジスト

Claims (8)

  1. 基板に設けられた第１導電層と、前記第１導電層上に２層以上の絶縁膜を介して設けられた第２導電層とを有し、前記第１導電層と第２導電層がスルーホールで接続された表示装置であって、
    前記スルーホール部で、前記２層以上の絶縁膜のうち前記第１導電層側に配置された絶縁膜の開口側面は、前記２層以上の絶縁膜のうち前記第２導電層側に配置された絶縁膜で覆われる部分と露出する部分を有することを特徴とする表示装置。
  2. 前記第１導電層側に配置された絶縁膜の開口底面の外周と、前記第２導電層側に配置された絶縁膜の外周が交差していることを特徴とする請求項１に記載の表示装置。
  3. 前記基板が複数の画素を有する基板であり、前記第２導電層が画素電極であることを特徴とする請求項１または請求項２に記載の表示装置。
  4. 前記第１導電層側に配置された絶縁膜と、前記第２導電層側に配置された絶縁膜が異なる材料であることを特徴とする請求項１乃至請求項３のいずれか１項に記載の表示装置。
  5. 前記第１導電層側に配置された絶縁膜は無機絶縁膜であり、前記第２導電層側に配置された絶縁膜は有機絶縁膜であることを特徴とする請求項４に記載の表示装置。
  6. 基板上に形成された第１導電層上に絶縁膜を形成する工程と、前記絶縁膜上に第２導電層を形成して前記第１導電層と第２導電層を前記絶縁膜の開口部で接続する工程とを有する表示装置の製造方法であって、
    前記絶縁膜を形成する工程は、前記第１導電層上に第１の開口部を有する第１絶縁膜を形成する工程と、
    前記第１の開口部の側面を覆う部分と露出する部分があるように、前記第１絶縁膜上に第２絶縁膜を第２の開口部を有して形成する工程とを有することを特徴とする表示装置の製造方法。
  7. 前記第１の開口部はドライエッチングで形成されることを特徴とする請求項６に記載の表示装置の製造方法。
  8. 前記第２絶縁膜を第２の開口部を有して形成する工程は、第２絶縁膜の材料を塗布または印刷する工程と、その後開口を形成する工程とを有することを特徴とする請求項７に記載の表示装置の製造方法。
JP2005191364A 2005-06-30 2005-06-30 表示装置およびその製造方法 Active JP4757550B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005191364A JP4757550B2 (ja) 2005-06-30 2005-06-30 表示装置およびその製造方法
US11/473,265 US7656468B2 (en) 2005-06-30 2006-06-23 Display device and manufacturing method of the display device
CN2006100959983A CN1892334B (zh) 2005-06-30 2006-06-30 显示装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005191364A JP4757550B2 (ja) 2005-06-30 2005-06-30 表示装置およびその製造方法

Publications (3)

Publication Number Publication Date
JP2007010956A true JP2007010956A (ja) 2007-01-18
JP2007010956A5 JP2007010956A5 (ja) 2008-03-13
JP4757550B2 JP4757550B2 (ja) 2011-08-24

Family

ID=37588998

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005191364A Active JP4757550B2 (ja) 2005-06-30 2005-06-30 表示装置およびその製造方法

Country Status (3)

Country Link
US (1) US7656468B2 (ja)
JP (1) JP4757550B2 (ja)
CN (1) CN1892334B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014103922A1 (ja) * 2012-12-27 2014-07-03 シャープ株式会社 表示素子、表示装置、及び表示素子の製造方法
JP2014134659A (ja) * 2013-01-10 2014-07-24 Japan Display Inc 配線基板及びその製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8631503B2 (en) * 2007-10-03 2014-01-14 Ebay Inc. System and methods for key challenge validation
US8810488B2 (en) * 2009-07-23 2014-08-19 Sharp Kabushiki Kaisha Display device and method for driving the same
CN103048838B (zh) * 2012-12-13 2015-04-15 北京京东方光电科技有限公司 一种阵列基板、液晶显示面板及驱动方法
JP2017162138A (ja) * 2016-03-09 2017-09-14 富士ゼロックス株式会社 情報処理装置及び情報処理プログラム
CN207165572U (zh) * 2017-09-12 2018-03-30 京东方科技集团股份有限公司 一种阵列基板及显示装置
JP2024033405A (ja) * 2022-08-30 2024-03-13 株式会社ジャパンディスプレイ 表示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10307305A (ja) * 1997-03-07 1998-11-17 Toshiba Corp アレイ基板、液晶表示装置及びそれらの製造方法
JP2003195355A (ja) * 2001-10-22 2003-07-09 Samsung Electronics Co Ltd 半導体素子の接触部及びその製造方法とそれを含む表示装置用薄膜トランジスタアレイ基板及びその製造方法
JP2006018225A (ja) * 2004-06-30 2006-01-19 Samsung Sdi Co Ltd 有機電界発光表示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2897095B2 (ja) * 1993-02-02 1999-05-31 富士通株式会社 キャパシタの製造方法
JP4031105B2 (ja) 1998-05-18 2008-01-09 東芝松下ディスプレイテクノロジー株式会社 アクティブマトリクス型液晶表示素子
KR100697413B1 (ko) * 1998-07-30 2007-03-19 마츠시타 덴끼 산교 가부시키가이샤 액정 표시 장치, 영상 디스플레이 장치, 정보 처리 장치, 및 그 제조 방법
JP4677654B2 (ja) * 2000-04-19 2011-04-27 日本電気株式会社 透過型液晶表示装置及びその製造方法
CN100339953C (zh) * 2003-02-24 2007-09-26 友达光电股份有限公司 形成接触孔的方法
KR100611152B1 (ko) * 2003-11-27 2006-08-09 삼성에스디아이 주식회사 평판표시장치
KR101107682B1 (ko) * 2004-12-31 2012-01-25 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10307305A (ja) * 1997-03-07 1998-11-17 Toshiba Corp アレイ基板、液晶表示装置及びそれらの製造方法
JP2003195355A (ja) * 2001-10-22 2003-07-09 Samsung Electronics Co Ltd 半導体素子の接触部及びその製造方法とそれを含む表示装置用薄膜トランジスタアレイ基板及びその製造方法
JP2006018225A (ja) * 2004-06-30 2006-01-19 Samsung Sdi Co Ltd 有機電界発光表示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014103922A1 (ja) * 2012-12-27 2014-07-03 シャープ株式会社 表示素子、表示装置、及び表示素子の製造方法
JP2014134659A (ja) * 2013-01-10 2014-07-24 Japan Display Inc 配線基板及びその製造方法

Also Published As

Publication number Publication date
CN1892334A (zh) 2007-01-10
US7656468B2 (en) 2010-02-02
US20070002200A1 (en) 2007-01-04
JP4757550B2 (ja) 2011-08-24
CN1892334B (zh) 2011-04-06

Similar Documents

Publication Publication Date Title
US7221012B2 (en) Pixel array
US10658612B2 (en) Display panel having passivation layer with protruding portions in peripheral area for sealant
JP4757550B2 (ja) 表示装置およびその製造方法
TWI455207B (zh) 半導體裝置的製造方法
US9678400B2 (en) Array substrate for liquid crystal display and manufacturing method thereof
US12022697B2 (en) Display panel, display apparatus, and method of fabricating the display panel
US9508867B2 (en) Thin film transistor, array substrate, method of fabricating same, and display device
US10825842B2 (en) Display panel and manufacturing method thereof, display device
US10416515B2 (en) Pixel unit, array substrate, and display device, and fabrication methods thereof
US11133488B2 (en) Display substrate, display apparatus, and method of fabricating display substrate having enclosure ring in buffer area
US11022848B2 (en) Sealing structure, manufacturing method of the same, and display device
US20050186715A1 (en) Method of an array of structures sensitive to ESD and structure made therefrom
JP2005338238A (ja) 表示装置用基板、その製造方法及び表示装置
US20160380005A1 (en) Array substrate, preparation method thereof and display device
JP4722538B2 (ja) 表示装置
KR20170037074A (ko) 표시 장치 및 이의 제조 방법
JP2007183530A (ja) アクティブアレイカラーフィルタ構造体およびその製造方法
TWI471672B (zh) 顯示面板的畫素結構及其製造方法
JP2010272568A (ja) 表示装置及びその製造方法
CN114779543A (zh) 显示面板及其制作方法
US8536575B2 (en) Pixel structure of display panel and method of fabricating the same
US8603844B2 (en) Pixel structure and manufacturing method thereof
JP2010152254A (ja) 電気光学装置用基板、電気光学装置用基板の製造方法、電気光学装置及び電子機器
JP2008116529A (ja) 液晶表示パネルの製造方法及び液晶表示パネル
JP2007025561A (ja) 液晶表示装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080124

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080124

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110218

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110531

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110601

R150 Certificate of patent or registration of utility model

Ref document number: 4757550

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140610

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250