JP2006529072A - 二重チャネルネットワークの同期化に関する時間トリガ型通信システムおよび方法 - Google Patents
二重チャネルネットワークの同期化に関する時間トリガ型通信システムおよび方法 Download PDFInfo
- Publication number
- JP2006529072A JP2006529072A JP2006530795A JP2006530795A JP2006529072A JP 2006529072 A JP2006529072 A JP 2006529072A JP 2006530795 A JP2006530795 A JP 2006530795A JP 2006530795 A JP2006530795 A JP 2006530795A JP 2006529072 A JP2006529072 A JP 2006529072A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- communication
- time
- channels
- communication controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
- H04J3/0697—Synchronisation in a packet node
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/22—Arrangements for detecting or preventing errors in the information received using redundant apparatus to increase reliability
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/407—Bus networks with decentralised control
- H04L12/417—Bus networks with decentralised control with deterministic access, e.g. token passing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L2012/40267—Bus for use in transportation systems
- H04L2012/40273—Bus for use in transportation systems the transportation system being a vehicle
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Small-Scale Networks (AREA)
- Time-Division Multiplex Systems (AREA)
- Communication Control (AREA)
Abstract
単一チャネル構造の二重チャネルネットワークにおける時間トリガ型通信システムであって、その都度、1つの通信制御器(2、6)が1つのチャネルに割り当てられ、2つの対応する通信制御器(2、6)がチャネル間インターフェイス(1a、1b)を介して互いに通信するシステム。前記チャネル間通信は、時間経路の制限点(G1、G2...G12)に関する情報を含む。制限点(G1、G2...G12)は、例えば周期が開始する時間の点である。制限点のやりとりは、2つのチャネルの時間的オフセットが補正値と同様に決定されることを可能にする。2周期毎の後に、ローカルクロックのレートエラーも確認されて、適切な補正値が決定され得る。安全関連のネットワークの信頼性は、本文中に記載の当該時間トリガ型通信システムによって増加される。
Description
本発明は、2つのチャネル及び少なくとも1つのノードを有するネットワーク又は通信システムに関する。本発明は、特に、時間トリガ型通信システムに関する。
単一の通信制御器(CC)が2つのチャネルを制御するような従来の構造は、この通信制御器における1つのエラーが又は完全な故障が両方のチャネルに故障通信を生じさせる又はバス通信を無効にさせるという点においてエラーを発生しやすい。追加的なエラー低減対策がなければ、1つの故障通信制御器は、両方のチャネルにおける通信を故障送信(いわゆるBabbling Idiot)によって妨害し得る。
安全関連の応用例において、データは、二重チャネル方法で送信され、冗長性を用いることで、2回送信されるデータが受信者に少なくとも1度は到達しそこで正常に処理されることを確実にするようにされる。上述のように、2つのチャネルにアクセスする単一の通信制御器は、完全な故障になる恐れもあり得るので、斯様な程度の信頼性には達し得ない。
安全関連の二重チャネルネットワークにおいては、同じデータが両方のチャネルにおいて転送され、その整合に関してホストにより確認されるので、データ通信が同期してあることが決定的に重要である。この文脈では、用語「同期している(synchronous)」は、両方のチャネルにおけるデータ送信が、正確に同時に又は時間窓内で時間移動されているということを意味するように理解されるべきである。通信制御器は、各々のチャネルのデータバスに関して同じクロック発生器を頼りにするので、時間の整合性が得られる。
通信制御器は、制御器/ホスト・インターフェイス、プロトコルエンジン及びクロック発生器を本質的に有する。
通常の耐故障性時間トリガ型ネットワークは、通信ノードが接続される2つのチャネルから構成される。これらのノードの各々は、バスドライバ、通信制御器、ホスト及び更に、必要であればバスガーディアン装置から構成される。
バスドライバは、通信制御器によって供給されるビット及びバイトを接続されたチャネルへ送信し、通信制御器に、通信制御器がチャネルにおいて受信する情報を適切な順序で供給する。耐故障性ネットワークにおいて、通信制御器は、両方のチャネルに接続され、ホストに関連データを供給し、ホストからデータを受信し、そして、通信制御器は、前記データを適切な順序でフレームに組み立てて、バスドライバに供給する。
時間トリガすなわち時間制御は、時間が定期的な周期にスライス切りにされることを意味する。これらの周期の各々は、複数のセグメントから構成される。各々のネットワークノードは、固有の内蔵クロック発生器に従い新しい周期の開始を決定する。少なくとも1つのセグメントは、固定数のスロットに分割される。各々のスロットは、正確に1つの通信制御器に配分され、当該通信制御器のみが送信権を有する。1周期のうちの他のセグメントは、動的な設定又は他の目的に関して用いられ得る。
設定セットにおいて、スロットとこれに関連付けられる通信制御器とが特定される。設定データの独立した一群を有する選択的なバスガーディアンは、バスにおける送信をこれらのスロット内においてのみ可能にする。
ホストは、データソース及びデータシンクを含み、通常、バスプロトコルの活動には参加しない。
通信システムは、いわゆるコールドスタート・ノードである1つのノードによって開始される。このノードは、設定により、又は複数のノードがコールドスタートノードとして利用可能である場合アルゴリズムを適用することにより、の何れかにより選択され、1つのノードがこのアルゴリズムの終わりにおいて残る。選択されたコールドスタートノードの通信制御器は、両方のチャネルを聴取し、コールドスタートに関する全てのデータを両方のチャネルに同時に送信しなければならない。通信制御器内において、コールドスタートを実行するたった1つの制御ロジックのみが、両方のチャネルに関して利用可能である。
各々のノードは、両方のチャネルを聴取する。ノードが通信の開始を示す特定のフレームを受信する場合、ノードは、観測された送信時間スケジュールを引き継ぎ、自身のシステムに統合する。その結果、2つのチャネルは、ネットワークの開始においてほぼ同期されている。
各々のノード自身が1周期の開始、つまり全てのセグメント及び時間スロットの時間的順序を推測するので、ノードが互いに同調されるようなクロックの分散型同期化が必要とされる。通信システムが、故障がネットワーク全体を崩壊させてしまうような1つのマスタクロックに依存しないように、各々のノードは、個々にローカルクロックを有する。自身のローカルクロックと、全て同期化ノードであるネットワークの他の参加ノードのローカルクロックとの間の差は、耐故障性形式で自身のローカルクロックを補正するのに用いられる。
ローカルクロックは2つの手法、すなわち時間移動の補正及びクロックレートの補正によって補正され得る。クロックレートの補正は、システムにおける様々なクロックレートを平均化するようにも試み、すなわちクロックレートを全てより近づけるように試みる。通例、ローカルクロックを補正することにより時間移動が低減されるのは、1周期の最後において、又は追加的にクロックレートのエラーを低減する必要がある場合には2つの測定値がクロックレートの偏差を計算するのに必要であるので2周期期間の最後においてである。
マスタによって制御されないシステムにおいて、ノードは、ノード自身で分散型のエラーのないアルゴリズムによって互いに対して同期された状態を続ける。
通信システムを開始する本文章において説明されるシステムは、例えば、1999年7月21日、TT Tech Computertechnik AGにおける「TTP/C Specification」、Version0.5、Edition 0.1(http://www.ttech.com)又は2002年4月、FlexRay、Consortiumにおける「FlexRay Requirements Specification」、Version2.0.2(www.flexray.com)に対応する。
本発明の目的は、耐故障性に関して更に発展された、冒頭の段落において記載される種類の時間トリガ型二重チャネルネットワークを提供することである。本発明の更なる目的は、上述の種類の時間トリガ型二重チャネルネットワークの同期化に関する方法を提供することである。
この目的は、少なくとも2つのチャネル(A、B)と少なくとも第1及び第2ノードとを有し、
−第1通信制御器が第1チャネルに割り当てられ、第2通信制御器が第2チャネルに割り当てられ、
−前記第1及び前記第2通信制御器が、ローカルクロックを各々有し、2つの前記ローカルクロックが、物理的に分離されており、
−チャネル間通信に関するインターフェイスが、前記第1通信制御器及び前記第2通信制御器の間に配置される
時間トリガ型通信システムによって本発明に従い達成される。
−第1通信制御器が第1チャネルに割り当てられ、第2通信制御器が第2チャネルに割り当てられ、
−前記第1及び前記第2通信制御器が、ローカルクロックを各々有し、2つの前記ローカルクロックが、物理的に分離されており、
−チャネル間通信に関するインターフェイスが、前記第1通信制御器及び前記第2通信制御器の間に配置される
時間トリガ型通信システムによって本発明に従い達成される。
「物理的に分離されて」という表現は、2つのローカルクロックが同一の発振器によってパルスされ得るが、チャネル内通信における非同期的開始又は遅延が原因で互いに偏位し得ることを意味する。
文中において記載の単一チャネル構造は、2つのチャネルの各々が、通信システムの1つ又は複数のノードにおいて、各ノードに割り当てられる通信制御器によって駆動されることを意味する。2つの通信制御器が並行に動作する場合、すなわちその都度、1つの通信制御器が、受信者によって比較される冗長な情報が送信される2つのチャネルのうちの1つに割り当てられる場合、データが時間的に整合するように送信されることが必須である。しかし、分散型で不良のない同期化アルゴリズムは、他のチャネルに関する情報を有さないことから、1つのチャネルの通信制御器の同期性を維持することのみが可能であるので、2つの通信制御器の2つのクロック発生器が同期されていることは保証され得ない。故に、2つの通信制御器間においてチャネル間通信に関するインターフェイスが存在する。チャネル間通信は、この場合、2つのチャネルに関する情報が第1及び第2通信制御器間において交換されることを意味する。第1及び第2通信制御器は、連合してノードを形成する。
本発明は、時間的整合性においてほぼバランスを取られた2つのチャネルが、時間的オフセットが低減されるという意味で如何に「互いにより近くに引き寄せられ」得るか、すなわち如何にチャネルが同期化されるかについて記載する。前述の方法を用いると、チャネル間通信用のインターフェイスを介したデータ交換は、小さいと言えども遅延を発生させるので、2つのチャネルの正確な同期性は得ることが可能でない。「同期している(synchronous)」という用語は、この文脈では、時間的に整合性がある、という意味である。
チャネル間通信は、第1及び第2通信制御器の各時間経路の特定の制限点に関する情報交換から構成される。前記特定の制限点は、好ましくは、関連付けられるチャネルにおける1周期の開始においての時間点である。
好適な実施例に従う第1及び第2通信制御器は、前記制限点に関する情報を受信及び処理する手段を有する。前記手段は、例えば、制御器、メモリ(RAM)及びエネルギー供給源を含む。
本発明の実施例に従う両方の通信制御器は、共通チップにおいて配置され、またインターフェイスもこのチップに集積化される。このことは、必ずたった1つのハウジングのみが実装され電気的に接触されるという有利な点を与える。
更に別の実施例に従う両方の通信制御器は、夫々個別のチップに各々配置され、インターフェイスは外部的に配置される。結果として、不良領域である「共通チップ」が省かれる。例えば、過電圧不良の場合、2つのチップのうちの1つは、ダメージを受けずに残存する可能性もある。結果として、ネットワークは、1つのチャネルにおいて機能し得る。
また本発明の目的は、2つのチャネル及び少なくとも1つのノードを含む二重チャネルネットワークを同期する方法であって、
−第1制限点を第2チャネルにおける1周期の開始においてチャネル間インターフェイスを介して第1通信制御器に送信するステップと、
−前記第1制限点を受信するステップと、
−第2制限点を前記第1チャネルにおける1周期の開始において前記第2通信制御器に送信するステップと、
−前記第1制限点と前記第2制限点との間の第1時間差を決定するステップと、
−前記第1及び前記第2チャネルの2つのローカルクロックの各々に関して、前記第1時間差に基づき、第1及び第2補正値を発生するステップと
を有する同期する方法によっても解決される。
−第1制限点を第2チャネルにおける1周期の開始においてチャネル間インターフェイスを介して第1通信制御器に送信するステップと、
−前記第1制限点を受信するステップと、
−第2制限点を前記第1チャネルにおける1周期の開始において前記第2通信制御器に送信するステップと、
−前記第1制限点と前記第2制限点との間の第1時間差を決定するステップと、
−前記第1及び前記第2チャネルの2つのローカルクロックの各々に関して、前記第1時間差に基づき、第1及び第2補正値を発生するステップと
を有する同期する方法によっても解決される。
本文中において記載の当該方法は、ローカルクロック間の時間的オフセットを補正する。
2つの通信制御器が利用可能であるという事実により、故障の保護が増加される。これら2つの通信制御器は、共通インターフェイスを介して通信し、これにより、現在の時間経路すなわちローカルクロック時間に関する情報交換が行われる。
時間差は、例えば第2制限値から第1制限値を減算することにより決定される。2つのローカルクロック間における時間差に関する補正値は、x=(Δi)/2とした場合に関数f(x)によって好ましくは形成される。この関数のおかげにより、時間差が比例的に補正値に入り、これにより、極端な場合における(エラーにより発生され得ても又はなくても)個々の偏位は、チャネル内において通信制御器の同期化に小さな影響のみを有することが実現される。
当該同期化方法は、チャネルBの第3制限値及びチャネルAの第4制限値を用いて、次の周期(周期i+1)において開始するループの方向に継続される。
前記目的は、本発明に従い、ローカルクロック間の時間的ドリフトの他に、夫々のクロックレートの如何なるエラーも考慮に入れる請求項9に記載の方法によって達成される。クロックレートの補償は、レートを測定するのに理想的には1周期分空けられた2つの測定が必要とされるので、2周期の完了後にのみ行われ得る。
本発明の実施例において、2つのローカルクロック間の時間的オフセットに関する補償値は、x=(Δi)/2とした場合に関数f(x)によって形成され、及び/又はクロックレートエラーに関する補正値は、y=((Δi+1)−(Δi))/(2×周期長)とした場合に関数g(y)によって形成される。
非制限的である2つの例が、関数f(x)に関して示され、
a)abs(x)<cの場合f(x)=x、abs(x)≧cの場合f(x)=x−sgn(x)c、ここでcは定数
b)f(x)=sgn(x)×min(abs(x),c)、ここでcは定数、
これらはg(y)に変換可能である。
a)abs(x)<cの場合f(x)=x、abs(x)≧cの場合f(x)=x−sgn(x)c、ここでcは定数
b)f(x)=sgn(x)×min(abs(x),c)、ここでcは定数、
これらはg(y)に変換可能である。
関数f(x)は、チャネル内すなわち1つのチャネルにおける同期化がそのままに維持されるように、チャネル間すなわち2つのチャネル間における同期化の影響を制限することを目的とされており、このことは、分散型アルゴリズムは妨げられるだけで破壊されるのではないことを意味する。関数f及びgのおかげにより、時間差が比例的に補正値に入り、これにより、極端な場合において(エラーによって発生され得ても又なくても)個々の偏位は、チャネル内において通信制御器の同期化に小さな影響のみを有するようにされることが実現される。
次に、本発明の範囲を制限しない、補正値の形成に関する例の説明が与えられる。
1)いわゆるデッドビート制御に従う、例えば2である定数因数による時間差の除算。
2)定数因数による時間的差の除算及び、加えて、例えば1又は2である別の定数による補正値の最大絶対値の制限であって、いわゆるしきい値応用例に対応する。
3)定数因数による時間的差の除算、そして続いて前記差の絶対値合計に依存する合計の減算。例えば、定数因数の2による前記差の除算の結果が4を超える場合、この結果から4の値が減算され、この減算の結果が適用される。いわゆる抑制(dampening)応用例に対応する。
4)補正値を発生する個々の例又は複数の前記例の組合せ。
1)いわゆるデッドビート制御に従う、例えば2である定数因数による時間差の除算。
2)定数因数による時間的差の除算及び、加えて、例えば1又は2である別の定数による補正値の最大絶対値の制限であって、いわゆるしきい値応用例に対応する。
3)定数因数による時間的差の除算、そして続いて前記差の絶対値合計に依存する合計の減算。例えば、定数因数の2による前記差の除算の結果が4を超える場合、この結果から4の値が減算され、この減算の結果が適用される。いわゆる抑制(dampening)応用例に対応する。
4)補正値を発生する個々の例又は複数の前記例の組合せ。
チャネル間の差は、前記チャネル間の差がチャネル内部の精度より大きい場合、上述のように発生される補正値を適用することにより低減される。
前記仕組みを適用することにより、システムにおける単一チャネル通信制御器のいずれの間における最大差も、補正値を発生する関数に依存する特定の値によって制限される。
ここにおいて記載の仕組みは、通信制御器及び関連するバスガーディアンの同期化に関しても用いられ得る。この場合、バスガーディアンは、比較的高い周波数を供給されなければならない。
ある態様において、インターフェイスを介しての制限値の送信に関する通過時間遅延は、既知であるか推定され、補正値の適応により補償される。
ノードは、2つの等価な対応する通信制御器によって形成されるので、シーケンスが反転されていて、当該方法が第1チャネルから開始するということは、本発明の範囲内に納まる。
本発明に従うチャネル間通信を有する二重チャネルネットワークは、安全関連の処理を制御するのに用いられる動力車両制御における通信システムとして好ましくは用いられる。
本発明のこれらの態様及びその他の態様は、以下に記載の実施例より明らかであり、これら実施例を参照にして説明され得る。
図1は、外部インターフェイス1aを備える単一チャネル構造の例を示す。第1通信制御器2は、少なくとも1つのプロトコルエンジン3と、通信制御器2及びホスト5の間におけるインターフェイス4とを有する。第1通信制御器2は、二重チャネルネットワークのチャネルAにおいて送信及び受信を行うが、更に詳細には示されていない。
第2通信制御器6は、少なくとも1つのプロトコルエンジン7と、通信制御器6及びホスト5の間におけるインターフェイス8とを有する。第2通信制御器6は、二重チャネルネットワークのチャネルBにおいて送信及び受信を行うが、更に詳細には示されない。
第1及び第2通信制御器2および6の夫々は、対応する別々の第1および第2チップ9及び10に配置される。ローカルのチャネル間通信は、外部インターフェイス1aを介して行われる。図1に示される例は、従来の二重チャネル構造通信制御器と比較して完全な倍増を示す。この例は、1つのチップの不良の場合に、他方のチップがダメージを受けてないので、2つの通信制御器のうちの少なくとも1つは正常に動作することが非常に確実であるという有利な点を有する。
図2は、インターフェイス1bがチップにおいて集積化される単一チャネル構造の例を示す。第1通信制御器2は、少なくとも1つのプロトコルエンジン3と、通信制御器2及びホスト5間におけるインターフェイス4とを有する。第1通信制御器2は、二重チャネルネットワークのチャネルAにおいて送信及び受信を行うが、更に詳細には示されない。
第2通信制御器6は、少なくとも1つのプロトコルエンジン7と、通信制御器6及びホスト5の間におけるインターフェイス8とを有する。前記第2通信制御器6は、二重チャネルネットワークのチャネルBにおいて送信及び受信を行うが、より更に詳細には示されない。
第1及び第2通信制御器2及び6は、両方とも共通チップ11に配置される。ローカルなチャネル間通信は、このチップ11に集積化されたインターフェイス1bを介して行われる。図2に示される例は、従来の二重チャネル構造通信制御器と比較して重複部が減っていることを示す。この例は、実装される必要があるのは1つのハウジングのみという有利な点を有する。
図3は、チャネル間同期化の第1態様の時間図を示す。上部の時間経路は、第1チャネルAに対する通信制御器2に関し、下部の時間経路は、第2チャネルBに対する通信制御器6に関する。この例において、通信処理を開始するのは第2チャネルBであり、すなわち周期は第1チャネルAの周期よりも早く開始する。1周期は、制限点G1及びG3、又はG2及びG4によって境界され、後者の制限点は、同時に次の周期(周期+1)の開始を表している。時間的オフセットΔiは、制限点G2及びG1の間の差によって形成される。その結果、補正値は、x=(Δi)/2とした場合に関数f(x)により各々のチャネルに関して発生される。1周期の完了後及び補正値が適用された後に、特定の制限点G3及びG4が互いにより近くに寄っている。このことは、理論的制限点G3’およびG4’を表す点線によって示される。実際の制限点G3及びG4は、この場合(Δi+1)<(Δi)において、更に互いに整合していることを示す。
この態様は、好ましくは、10〜50ppmのエラーを有する高精度水晶により駆動されるクロックに関して用いられる。
図4は、チャネル間同期化の第2態様の時間図を示す。この態様において、クロックレートエラーを決定するためには周期の長さも決定されなければならないので、補正値は、2周期の後まで適用されない。時間的オフセットΔiも、この場合においても制限点G2及びG1の間の差によって形成される。その後、補正値は、x=(Δi)/2とした場合に関数f(x)によって各々のチャネルに関して発生される。第2周期(周期+1)の開始において、次の制限点G7及びG8がやりとりされる。クロックレートエラーに関する補正値は、y=((Δi+1)−(Δi))/(2×周期長)とした場合に関数g(y)によって形成される。
この実施例は、好ましくは、低データレート、長い周期又は低質の水晶を備える通信システムにおいて用いられる。
要約をすると、本発明は、その都度、1つの通信制御器(2、6)が、1つのチャネルに割り当てられ、2つの対応する通信制御器(2、6)が、チャネル間インターフェイス(1a、1b)を介して互いに通信する、単一チャネル構造の二重チャネルネットワークにおける時間トリガ型通信システムに関する。前記チャネル間通信は、時間経路の制限点(G1、G2...G12)に関する情報を含む。制限点(G1、G2...G12)は、例えば周期が開始する時間の点である。制限点のやりとりは、2つのチャネルの時間的オフセットが、補正値と同様に決定されることを可能にする。2周期毎の後に、ローカルクロックのレートエラーも確認され得、適切な補正値が決定され得る。安全関連のネットワークの信頼性は、上述の時間トリガ型通信システムによって増加される。
Claims (18)
- 少なくとも2つのチャネルと少なくとも第1及び第2ノードとを有する時間トリガ型通信システムにおいて、
−第1通信制御器が第1チャネルに割り当てられ、及び第2通信制御器が第2チャネルに割り当てられ、
−前記第1及び前記第2通信制御器がローカルクロックを各々有し、2つの前記ローカルクロックが物理的に分離されていて、
−前記チャネル間の通信に関するインターフェイスが、前記第1通信制御器及び前記第2通信制御器の間において配置される
ことを特徴とする時間トリガ型通信システム。 - 請求項1に記載の時間トリガ型通信システムにおいて、前記チャネル間の通信が、前記第1及び前記第2通信制御器の各時間経路の特定の制限点に関する情報交換からなることを特徴とする時間トリガ型通信システム。
- 請求項2に記載の時間トリガ型通信システムにおいて、前記第1及び前記第2通信制御器が、前記特定の制限点に関する情報を受信し及び処理する手段を有することを特徴とする時間トリガ型通信システム。
- 請求項1ないし3の何れか一項に記載の時間トリガ型通信システムにおいて、両方の通信制御器が共通チップに配置され、前記インターフェイスもこのチップに集積化されることを特徴とする時間トリガ型通信システム。
- 請求項1ないし3の何れか一項に記載の時間トリガ型通信システムにおいて、両方の通信制御器が夫々個別のチップにおいて各々配置され、前記インターフェイスが外部的に配置されることを特徴とする時間トリガ型通信システム。
- 2つのチャネルと少なくとも1つのノードとを有する二重チャネルネットワークを同期する方法において、
−第1制限点を第2チャネルにおける1周期の開始において第1通信制御器へチャネル間インターフェイスを介して送信するステップと、
−前記第1制限点を受信するステップと、
−第2制限点を第1チャネルにおける1周期の開始において第2通信制御器へ送信するステップと、
−前記第1制限点及び前記第2制限点の間の第1時間差(Δi)を決定するステップと、
−前記第1及び前記第2チャネルの2つのローカルクロックの各々に関して、前記第1時間差(Δi)に依存する第1及び第2補正値を発生するステップと
を特徴とする同期方法。 - 請求項6に記載の方法において、前記2つのローカルクロック間の時間的オフセットに関する補正値が、x=(Δi)/2とした場合に関数によって形成されることを特徴とする方法。
- 請求項6又は7の何れか一項に記載の方法において、当該同期方法が、第3制限値及び第4制限値を用いて次の周期において開始するループの方向に継続されることを特徴とする方法。
- 2つのチャネルと少なくとも1つのノードとを有する二重チャネルネットワークを同期する方法において、
−第1制限点を第2チャネルにおける1周期の開始において第1通信制御器へチャネル間インターフェイスを介して送信するステップと、
−前記第1制限点を受信するステップと、
−第2制限点を第1チャネルにおける1周期の開始において第2通信制御器へ送信するステップと、
−前記第1制限点及び前記第2制限点の間の第1時間差(Δi)を決定するステップと、
−第3制限点を前記第2チャネルにおける次の周期の開始において前記第1通信制御器へ前記チャネル間インターフェイスを介して送信するステップと、
−前記第3制限点を受信するステップと、
−第4制限点を前記第1チャネルにおける次の周期の開始において前記第2通信制御器へ送信するステップと、
−前記第3制限点及び前記第4制限点の間における第2時間差(Δi+1)を決定するステップと、
−前記第1及び前記第2チャネルの2つの該ローカルクロックの各々に関して、前記第1時間差(Δi)に依存する及び/又は前記第2時間差(Δi+1)に依存する第1ないし第4補正値を発生するステップと
を特徴とする同期方法。 - 請求項9に記載の方法において、前記2つのローカルクロック間における時間的オフセットに関する補正値が、x=(Δi)/2とするような或る関数によって形成され、及び/又は、該クロックレートエラーに関する補正値が、y=((Δi+1)−(Δi))/(2×周期長)とするような或る関数によって形成されることを特徴とする方法。
- 請求項6ないし10の何れか一項に記載の方法において、制限値の送信に関する通過時間遅延が既知であるか又は推定され、前記補正値の適応により補償されることを特徴とする方法。
- 動力車両制御装置における通信システムとしての、チャネル間通信を備える二重チャネルネットワークの使用。
- ノードを各々有する2つのチャネルを備え、両方のノードにアクセスを有する時間トリガ型通信システム用装置において、
−当該装置が、
−第1チャネルに割り当てられるローカルクロックを備える第1通信制御器と、
−第2チャネルに割り当てられるローカルクロックを備える第2通信制御器と、
−前記チャネル間の通信用のインターフェイスであって、前記第1通信制御器及び前記第2通信制御器の間に配置されるインターフェイスと
を有し、
−両方のローカルクロックが物理的に分離されている
ことを特徴とする装置。 - 請求項13に記載の装置において、両方の通信制御器が共通チップにおいて配置され、前記インターフェイスもこのチップにおいて集積化されることを特徴とする装置。
- 請求項13に記載の装置において、両方の通信制御器が夫々個別のチップにおいて各々配置され、前記インターフェイスが2つの前記チップに対し外部的に配置されることを特徴とする装置。
- 2つのチャネル及び少なくとも1つのノードを有する二重チャネルネットワークの同期化用の装置において、
当該装置が、
−制限点を送信する手段と、
−制限点を受信する手段と、
−2つの制限点間の時間差を決定する手段と、
−前記2つのチャネルの2つのローカルクロックの各々に関して、決定された前記時間差に依存する少なくとも1つの補正値を発生する手段と、
を有することを特徴とする装置。 - 請求項13ないし16の何れか一項に記載の装置を備える動力車両制御装置。
- 処理器によって実行され、請求項7ないし9の何れか一項に記載の、時間トリガ型通信システムにおいて同期コールドスタートを実施する方法を実行する命令を含むプログラム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP03101433 | 2003-05-20 | ||
PCT/IB2004/050626 WO2004105278A1 (en) | 2003-05-20 | 2004-05-10 | Time-triggered communication system and method for the synchronization of a dual-channel network |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006529072A true JP2006529072A (ja) | 2006-12-28 |
Family
ID=33462183
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006530795A Withdrawn JP2006529072A (ja) | 2003-05-20 | 2004-05-10 | 二重チャネルネットワークの同期化に関する時間トリガ型通信システムおよび方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7848361B2 (ja) |
EP (1) | EP1629614A1 (ja) |
JP (1) | JP2006529072A (ja) |
CN (1) | CN1792052B (ja) |
WO (1) | WO2004105278A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012530312A (ja) * | 2009-06-16 | 2012-11-29 | ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング | バスシステム及び通信装置のための媒体アクセス制御方法 |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10252165A1 (de) * | 2002-11-09 | 2004-05-19 | Philips Intellectual Property & Standards Gmbh | Integrierter Schaltkreis |
EP1622794A1 (en) * | 2003-05-06 | 2006-02-08 | Philips Intellectual Property & Standards GmbH | Timeslot sharing over different cycles in tdma bus |
CN101512985A (zh) * | 2006-09-06 | 2009-08-19 | Nxp股份有限公司 | 时间触发网络中的集群耦合器 |
CN101512944A (zh) | 2006-09-06 | 2009-08-19 | Nxp股份有限公司 | 网络和时间触发网络中集群时钟同步的方法 |
GB0802294D0 (en) * | 2008-02-07 | 2008-03-12 | British Telecomm | Communications network |
DE102008019287B4 (de) * | 2008-04-16 | 2010-07-22 | Eads Deutschland Gmbh | Verfahren zum automatischen Erzeugen eines Zeitschemas für über einen zeitgesteuerten gemeinsamen Datenbus kommunizierende verteilte Anwendungen oder Prozesse eines digitalen Netzwerks |
WO2010116416A1 (ja) * | 2009-04-08 | 2010-10-14 | トヨタ自動車株式会社 | データ中継装置、及び当該装置で用いられるデータ中継方法 |
DE102009026961A1 (de) * | 2009-06-16 | 2010-12-23 | Robert Bosch Gmbh | Verfahren zum Übertragen von Daten zwischen Teilnehmerstationen eines Bussystems |
DE102010001596A1 (de) * | 2010-02-04 | 2011-08-04 | Robert Bosch GmbH, 70469 | Verfahren zum Betrieb eines zeitgesteuerten Bussystems |
CN101854240A (zh) * | 2010-05-11 | 2010-10-06 | 上海奇微通讯技术有限公司 | 一种提高无线授时精度的方法 |
WO2013095489A1 (en) * | 2011-12-22 | 2013-06-27 | Intel Corporation | Implementing an assisted cross-protocol adaptation layer/cross-layer clock synchronization scheme |
DE102012201675A1 (de) * | 2012-02-06 | 2013-08-08 | Robert Bosch Gmbh | Teilnehmerstation für ein Bussystem und Verfahren zur Übertragung von Nachrichten zwischen Teilnehmerstationen eines Bussystems |
US9766648B2 (en) * | 2013-07-16 | 2017-09-19 | Ford Global Technologies, Llc | Controller system coordinated using a timing signal and method of controller coordination using a timing signal |
DE102014221346A1 (de) | 2014-10-21 | 2016-04-21 | Robert Bosch Gmbh | Teilnehmerstation für ein Kommunikationssystem und Verfahren zur hochdatenratigen CAN-basierten Kommunikation |
DE102015014210B4 (de) | 2015-11-04 | 2019-04-25 | Audi Ag | Netzwerkmanagement für ein zweikanaliges FlexRay-Netzwerk |
CN105680977B (zh) * | 2016-04-18 | 2018-07-17 | 湖南工程学院 | 同步FlexRay时钟的方法及*** |
Family Cites Families (41)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4456952A (en) * | 1977-03-17 | 1984-06-26 | Honeywell Information Systems Inc. | Data processing system having redundant control processors for fault detection |
US4931922A (en) * | 1981-10-01 | 1990-06-05 | Stratus Computer, Inc. | Method and apparatus for monitoring peripheral device communications |
US4497059A (en) * | 1982-04-28 | 1985-01-29 | The Charles Stark Draper Laboratory, Inc. | Multi-channel redundant processing systems |
US4746920A (en) * | 1986-03-28 | 1988-05-24 | Tandem Computers Incorporated | Method and apparatus for clock management |
JPS6315354A (ja) * | 1986-07-07 | 1988-01-22 | Hitachi Ltd | 分散システムにおけるタイマ一致化管理方式 |
US4774709A (en) * | 1986-10-02 | 1988-09-27 | United Technologies Corporation | Symmetrization for redundant channels |
US5041966A (en) * | 1987-10-06 | 1991-08-20 | Nec Corporation | Partially distributed method for clock synchronization |
CA2003338A1 (en) * | 1987-11-09 | 1990-06-09 | Richard W. Cutts, Jr. | Synchronization of fault-tolerant computer system having multiple processors |
JPH0797328B2 (ja) * | 1988-10-25 | 1995-10-18 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | フオールト・トレラント同期システム |
US5117442A (en) * | 1988-12-14 | 1992-05-26 | National Semiconductor Corporation | Methods and circuits for synchronizing signals in a modular redundant fault tolerant computer system |
CA2059143C (en) * | 1991-01-25 | 2000-05-16 | Takeshi Miyao | Processing unit for a computer and a computer system incorporating such a processing unit |
DE4140017C2 (de) * | 1991-12-04 | 1995-01-05 | Nec Electronics Germany | Verfahren zum Betreiben von über einen Datenbus durch seriellen Datenaustausch miteinander kommunizierenden Rechnereinheiten |
GB2271251B (en) * | 1992-10-01 | 1996-08-14 | Digital Equipment Int | Timer synchronisation system |
US5751955A (en) * | 1992-12-17 | 1998-05-12 | Tandem Computers Incorporated | Method of synchronizing a pair of central processor units for duplex, lock-step operation by copying data into a corresponding locations of another memory |
US5440724A (en) * | 1993-06-17 | 1995-08-08 | Bull Hn Information Systems Inc. | Central processing unit using dual basic processing units and combined result bus and incorporating means for obtaining access to internal BPU test signals |
JP3904244B2 (ja) * | 1993-09-17 | 2007-04-11 | 株式会社ルネサステクノロジ | シングル・チップ・データ処理装置 |
US5570397A (en) * | 1993-12-23 | 1996-10-29 | Unisys Corporation | Redundant synchronized clock controller |
US5694542A (en) * | 1995-11-24 | 1997-12-02 | Fault Tolerant Systems Fts-Computertechnik Ges.M.B. | Time-triggered communication control unit and communication method |
US5805870A (en) * | 1996-06-28 | 1998-09-08 | International Business Machines Corporation | System and method for correcting clock drift in multiprocessor systems |
DE69721474T2 (de) * | 1996-10-31 | 2004-04-08 | Texas Instruments Inc., Dallas | Eine konfigurierbare Erweiterungsbussteuereinheit |
US6467003B1 (en) * | 1997-01-21 | 2002-10-15 | Honeywell International, Inc. | Fault tolerant data communication network |
US6052753A (en) * | 1997-01-21 | 2000-04-18 | Alliedsignal Inc. | Fault tolerant data bus |
US5875320A (en) * | 1997-03-24 | 1999-02-23 | International Business Machines Corporation | System and method for synchronizing plural processor clocks in a multiprocessor system |
DE19720618A1 (de) * | 1997-05-16 | 1998-11-19 | Itt Mfg Enterprises Inc | Mikroprozessorsystem für Kfz-Regelungssysteme |
US6178522B1 (en) * | 1998-06-02 | 2001-01-23 | Alliedsignal Inc. | Method and apparatus for managing redundant computer-based systems for fault tolerant computing |
DE19832060C2 (de) * | 1998-07-16 | 2000-07-06 | Siemens Ag | Doppelbare Prozessoreinrichtung |
US6654356B1 (en) * | 1998-10-29 | 2003-11-25 | Agilent Technologies, Inc. | Distributed control system architecture based on synchronized clocks |
US7206877B1 (en) * | 1998-12-22 | 2007-04-17 | Honeywell International Inc. | Fault tolerant data communication network |
JP3835945B2 (ja) * | 1999-02-19 | 2006-10-18 | 富士通株式会社 | ディジタルデータの伝送網におけるシステムクロック再生方法および装置 |
EP1072977B1 (en) * | 1999-07-28 | 2003-09-03 | Motorola, Inc. | A system for initializing a distributed computer system and a method thereof |
DE60011583T2 (de) * | 1999-12-15 | 2004-11-04 | Delphi Technologies, Inc., Troy | Hardwaretopologien für elektrisch betätigte Bremssättel und Lenkmotor eines Sicherheitssystems |
DE10000303B4 (de) * | 2000-01-05 | 2011-09-29 | Robert Bosch Gmbh | Verfahren und Vorrichtung zum Austausch von Daten zwischen wenigstens zwei mit einem Bussystem verbundenen Teilnehmern |
DE10053525B4 (de) * | 2000-10-27 | 2012-06-28 | Robert Bosch Gmbh | Verfahren und System zur Synchronisation von Teilnehmern einer Kommunikationsverbindung |
DE10065117A1 (de) * | 2000-12-28 | 2002-07-04 | Bosch Gmbh Robert | Verfahren und Kommunikationssystem zum Austausch von Daten zwischen mindestens zwei Teilnehmern über ein Bussystem |
US6959014B2 (en) * | 2001-02-01 | 2005-10-25 | Freescale Semiconductor, Inc. | Method and apparatus for operating a communication bus |
DE60138182D1 (de) * | 2001-07-26 | 2009-05-14 | Bayerische Motoren Werke Ag | Uhrensynchronisation in einem verteilten System |
US6931568B2 (en) * | 2002-03-29 | 2005-08-16 | International Business Machines Corporation | Fail-over control in a computer system having redundant service processors |
US7085959B2 (en) * | 2002-07-03 | 2006-08-01 | Hewlett-Packard Development Company, L.P. | Method and apparatus for recovery from loss of lock step |
US6922625B2 (en) * | 2002-12-12 | 2005-07-26 | Honeywell International Inc. | Jet engine control and protection system and method |
US7505400B2 (en) * | 2004-09-22 | 2009-03-17 | Honeywell International Inc. | Dual lane connection to dual redundant avionics networks |
JP4161276B2 (ja) * | 2004-12-17 | 2008-10-08 | 日本電気株式会社 | フォルトトレラントコンピュータ装置およびその同期化方法 |
-
2004
- 2004-05-10 JP JP2006530795A patent/JP2006529072A/ja not_active Withdrawn
- 2004-05-10 EP EP04731989A patent/EP1629614A1/en not_active Withdrawn
- 2004-05-10 WO PCT/IB2004/050626 patent/WO2004105278A1/en active Application Filing
- 2004-05-10 US US10/557,637 patent/US7848361B2/en not_active Expired - Fee Related
- 2004-05-10 CN CN2004800136913A patent/CN1792052B/zh not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012530312A (ja) * | 2009-06-16 | 2012-11-29 | ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング | バスシステム及び通信装置のための媒体アクセス制御方法 |
Also Published As
Publication number | Publication date |
---|---|
US7848361B2 (en) | 2010-12-07 |
CN1792052B (zh) | 2011-04-13 |
CN1792052A (zh) | 2006-06-21 |
US20060262814A1 (en) | 2006-11-23 |
WO2004105278A1 (en) | 2004-12-02 |
EP1629614A1 (en) | 2006-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7920587B2 (en) | Method for establishing a global time base in a time-controlled communications system and communications system | |
JP2006529072A (ja) | 二重チャネルネットワークの同期化に関する時間トリガ型通信システムおよび方法 | |
JP4824666B2 (ja) | 複数のバスのグローバルタイムの同期化方法と装置,および係る方法と装置に対応するバスシステム | |
US8675689B2 (en) | Method of time synchronization of free running nodes in an avionics network | |
US8082371B2 (en) | Method and circuit arrangement for the monitoring and management of data traffic in a communication system with several communication nodes | |
US20050013394A1 (en) | Clock synchronization in a distributed system | |
US20090327549A1 (en) | Monitoring unit for monitoring or controlling user access to a data bus and user having such a monitoring unit | |
JP2001223720A (ja) | データ交換方法及びその装置 | |
EP1629636B1 (en) | Time-triggered communication system and method for the synchronized start of a dual-channel network | |
US8705548B2 (en) | Method and apparatus for the transmission of data via a bus network using the broadcast principle | |
JP4224100B2 (ja) | バスシステムを介してデータを交換する方法,装置およびシステム | |
JP2008512021A (ja) | 2つの通信コントローラを使用する分散通信システムおよびそのような通信システムを動作させる方法 | |
WO2006129269A2 (en) | Method to synchronize locally provided clocks of different communication nodes of a time-triggered communication system | |
Ademaj et al. | Fault-tolerant time-triggered ethernet configuration with star topology | |
Böhm | Introduction to FlexRay and TTA | |
JP2010211250A (ja) | フォールトトレラントコンピュータ及びそのタイミング調整方法 | |
Novak et al. | Network time synchronization in a safe automation network | |
JPH01195737A (ja) | ローカルエリアネットワーク |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070326 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070510 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080423 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090925 |