JP2006528834A - カプセル化された光パッケージ - Google Patents

Abstract

カプセル化された光電子チップを与える方法が提供される。光電子チップは基板上に固着される。半透明コーティング物質は、その後、前記波光電子チップ上に与えられ、前記半透明コーティング物質は、その後、光結合を可能にするように研磨される。

Description

本発明は、光パッケージの分野に関する。より詳細には、本発明は、光電子チップのパッケージング及び結合の分野、すなわち、光電子素子の活性領域上での光電子デバイスのカプセル化及び光学的に平坦かつ透明なウィンドウを作成するための準備に関する。

光電子システムは、電子設備に対するそれらのアプリケーションにおいて増加している。高性能コンピュータ及びコンピュータネットワーク部品は、ますます、ある装置から別の装置へコンピュータデータ信号を送信するためにフォトニック信号に変換することを伴い、一方で、そのようなフォトニック信号は、受信者電子装置において利用するために電子データ信号への変換を必要とする。

光電子部品を導波路に結合することは、光電子システムを製造するという扱いにくい態様を残している。光電子部品はできるだけ小さく製造されるので、結合は、導波路に対する部品の正確なアライメントを必要とする。同時に、光ファイバのような導波路は、非常にもろいものであり、機械的な安定性及び耐久性に対する安全なカプセル化を必要とする。また、非常に重要であり得るパラメータが多くのアプリケーションにおいて本質的でない場合には、結果として生じる結合の容量をできるだけ小さく保持する、そのような要求を達成することは困難である。

米国特許第４，８１９，０４１号 米国特許第５，３１３，３６５号 米国特許第６，０７５，９１１号 米国特許第６，２６９，２０９号

マイクロエレクトロニックチップのカプセル化は、技術的に非常によく知られており、一般に、全ての種類のチップパッケージにおいてマイクロチップを保護するのに用いられている。一般に用いられる方法は、そのパッケージ内のワイヤ結合されたマイクロチップ上でプラスチック樹脂を用いて、樹脂の小滴を落とすことである。１９８９年４月４日に付与された特許文献１及び１９９４年５月１７日に付与された特許文献２は、両方とも、特定のパッケージ内のマイクロチップをカプセル化するのに用いられる良い方法例である。これらの方法は、空洞を満たすためにプラスチック樹脂のタイプを用い、マイクロチップは（典型的には）不透明な樹脂を備え、樹脂の表面の輪郭を考慮することなしに配置される。従来技術の他の例は、２０００年６月１３日に付与された特許文献３及び２００１年６月３１日に付与された特許文献４のような透明なエポキシが、光電子素子及び光ファイバと共に用いられる透明なエポキシ又はシリコンの例であることを述べている。これらの特許は、２つのエレメントがどのように整列されるか、そして、その後続いてその整列に対して、エポキシ又はシリコンが結合を増大させて保護をするためにどのように光電子素子と光ファイバの間に注入されるかについて述べている。

米国特許出願番号第ＵＳ２００２／０００１８６９号 米国特許出願番号第ＵＳ２００２／００２０８０３号 米国特許出願番号第ＵＳ２００２／０１８１８９９号

光電子のカプセル化を述べているまだ出願係属中である幾つかの従来技術の参照文献が存在する。２００２年１月３日に出願の特許文献５は、カプセル化された光電子上の犠牲層を用い、オープンウィンドウ上にレンズを配置する方法を含むカプセル化技術を述べているが、カプセル化の厚さを低減するための研磨方法を開示するものではなく、また問題を提示しているものでもない。２００２年２月２１日出願の特許文献６は、光が樹脂を通って光電子素子に通過することができる埋め込み式レンズを含むオーバーモールドタイプの透明樹脂において全体の光検出器及び支持電子部品をカプセル化する方法を記載している。この従来技術はまた、２−Ｄアライメントを許容するものではなく、ウィンドウを作成するために研磨することを含むものではない。最後に、２００２年１２月５日出願の特許文献７は、光電子素子をカプセル化した透明なエポキシ樹脂にフラットであるが斜面を与える方法について議論している。アライメント方法は、ドエルピンアライメントを必要とし、研磨又は２−Ｄアライメントに修正できる。

カプセル化された光電子素子を与える方法を提供することが本発明の目的である。

本発明の一般的な態様によると、光電子素子をカプセル化して完全なパッケージを形成することによって他のパッケージされたマイクロチップ（例えば、プリント回路基板のパッケージされたチップの配置）と同じ方法を取り扱うことができるアセンブリが提供される。しかしながら、光電子素子パッケージのフラットな透明のウィンドウという要件に対する主な理由は、光電子素子に対して（光ファイバのような）他の光学的装置を結合する可能性を提供するためである。フラットな透明のウィンドウは、光電子素子パッケージと第２のアセンブリ（光ファイバフェルール、レンズアレイ、レーザなど）との間に用いられるアライメント処置を容易にする。第２のアセンブリは、フラットな表面に配置され、最大３次の必要とされる動き（２−横方向及び１−回転）で光電子に対して整列される。この方法論は、積み重ねできる（又は２−Ｄの）光学諸特性として知られており、アライメント処置を大きく単純化する。このアライメント方式の特定の例は、線状の平行な光ファイバのアレイを有する垂直空洞面発光レーザ（ＶＣＳＥＬ）アレイチップを伴うものである。一度、ＶＣＳＥＬアレイチップが透明な樹脂でカプセル化されると、それはＶＣＳＥＬチップにおいてレーザのアレイ上に作成されるウィンドウ（すなわち、フラットな透明の表面）を有する。表面は、本質的には、ＶＣＳＥＬチップの表面と同一平面上にある。ＶＣＳＥＬチップの表面とフラットな透明の表面の間の距離は、ＶＣＳＥＬチップを露出することなしに最小に保たれ、光ファイバに対する最大量の結合が可能となる。

この配置は、同様に幾つかの他の有益な態様を提供する。カプセル化された光電子装置は、湿気又は汚染物質が装置を介して生じ得ないように密閉される。また、ワイヤ結合が光電子素子に接続するのに用いられる場合には、特に振動に対してより弾性的である。透明な樹脂はまた、（高い屈折率のエポキシが所望の波長の光に対して用いられることを想定すると）光電子装置から放出される光の発散を低減することができ、それによって、光が進行し得る同じ光学的距離に対してより長い物理的な距離を許容する。

本発明の別の態様によると、光電子チップを備えているカプセル化された光電子パッケージを製造する方法であって、
基板を提供するステップと、
前記基板上に光電子チップを固着するステップと、
半透明コーティング物質を前記光電子チップの上に提供するステップと、
前記基板に実質的に平行な少なくとも前記光電子チップ上のプレーナ面を作成するために前記半透明コーティング物質を研磨するステップと、を備え、
前記光電子チップ上の前記プレーナ面は光結合ウィンドウを提供することを特徴とする方法が提供される。

さらなる別の態様によると、本発明により、多数のパーツは同時に製造され得る。これは、一の大きな基板上にアレイのパターン化された基板を提供するステップと、
多数の光電子チップを前記基板に固着するステップと、
全てのチップをそれらのそれぞれのパターン化された基板上でそれらのそれぞれのトレースに対して電気的に接続するステップと、
半透明コーティング物質を前記光電子チップの全て及び周囲の領域を介して提供するステップと、
前記チップの上に平らにされた表面を有する前記半透明コーティング物質の正確な量をスクリーン印刷するためにリジッド・スキージを用いるステップと、
各光電子チップ上に光結合ウィンドウを有する平坦な表面を生成するために、その後、一定の領域をマスクし、前記半透明コーティング物質を他の領域の上で固めるステップと、を伴う。

本発明はまた、それゆえ、光電子チップを備える光電子パッケージを製造する方法であって、
基板を提供するステップと、
前記基板上に光電子チップを固着するステップと、
前記基板に実質的に平行な少なくとも前記光電子チップ上に、平坦な表面を作成するために、少なくとも一部の前記光電子チップ上に、半透明コーティング物質を与えるステップと、
前記コーティング基板を硬化することを可能にするステップと、を備え、
前記平坦な表面は、前記光電子チップに光結合ウィンドウを提供することを特徴とする方法を提供する。

本発明の更なる別の態様によると、
基板と、
前記基板に取り付けられる光電子チップと、
前記基板に実質的に平行な前記光電子チップの少なくとも一部の上に平坦な表面を形成する半透明コーティング物質と、
前記平坦な表面は、光結合ウィンドウを前記光電子チップに提供することを特徴とする光電子パッケージが提供される。

本発明に係る更なる特徴及び利点は、添付図面と組み合わせて以下の詳細な説明から明らかになるであろう。

添付図面を通して同様の特徴は同様の参照番号によって識別されることに注目すべきである。

カプセル化される光パッケージは、光電子素子の活性領域上に光品質が均一なウィンドウを生成する単純方法を提供する。光ウィンドウは、光電子素子の光放射／検出の方向に垂直に作成される。

垂直空洞面発光レーザ（ＶＣＳＥＬ）のような表面放射するレーザのアレイの場合には、ウィンドウはチップ上に作成され、チップと同一平面にある。

光ウィンドウは、幾つかの不必要な機械的自由度を取り除くアライメントの方法を可能にする。平坦で同一平面のウィンドウは、２つの横方向の移動及び１つの回転移動（Ｘ、Ｙ及びθ_Z）にアライメントを制限する。典型的には、６次の機械的な移動（Ｘ、Ｙ、Ｚ、θ_X、θ_Y、θ_Z）が存在する。

ボンドフィンガー又はプレスフィットコネクタなどのような、カプセル化された光電子素子から外部の電気的接続に延びる電気的トレース線は、光電子素子に対する電気的アクセスを提供する。

幾つかの実施例では、光電子素子は、電気的かつ熱的に伝導性のエポキシを用いて基板に最初に結合される。基板に関しての光電子チップの正確な配置は、低い位置精度でなされ得る。パッケージされた光電子素子に対する光ファイバ、レンズ、又は他の光学部品の後続のアライメントは、横方向及び回転の位置の両方に対して重大なアライメントステップであることを可能する本発明の一態様である。一度、光ファイバ、レンズ、又は他の光学部品がパッケージされた光電子素子上に配置され固定されると、光ファイバ、レンズ、又は他の光学部品の遠端は光学的参照面になり、基板上の電気的接続は任意の位置的なエラーに順応しなければならない。

このパッケージ方法はまた、湿度の影響を受けないように光電子チップを密閉する。また、チップはカプセル化されるので、機械的振動に対するその許容差は大きく増加する。

高い屈折率を有する透明材料を用いてカプセル化することによって、光放射素子の発散角度は増加し、より良い結合効率を可能にする。

第１の望ましい実施例−研磨された透明エポキシ
図１ａ及び１ｂに示されるように、基板（２）は、アセンブリに対する機械的支持部である。それは、構成要素の全てを支持し、光電子チップに電気的にアクセスするのに用いられる。チップキャリアには多くの可能性のある構成が存在する。第１には、光電子が配置される内側空洞と図１ｃに示されるようにＰＣＢに差し込まれる外側接続ピンとを有する既製のピングリッドアレイ（ＰＧＡ）チップキャリアを用いることである。透明エポキシは、光電子チップ上の内側空洞に配置され、後に平坦に研磨される。図１ａ及び１ｂに示される第２のバージョンは、よりカスタムなアプローチであり、アルミナ基板上に金をパターン化することに基づいている。薄い金の層は、典型的には、光電子がぴったりと接着されワイヤ結合され得る平坦な酸化アルミニウムウェハー又はチップに蒸着され得る。望ましい実施例に含意されるように、カスタム作成されたチップキャリアに対する外部の電気的接続により、望ましくは、基板から外部のＰＣＢへの第２のワイヤ結合のセットは、基板に関して光電子素子の任意の初期的なミスアライメントに対するゆるみを減らすことが可能になる。第３のバージョンは、図１ｄに示されるようなチップキャリアを作成するためにＰＣＢ技術及び小さなフォームコネクタを用いる別のカスタムアプローチである。ＰＣＢ（３）は、トレース線（５）及びカードエッジ部又は類似の電気的接続部（７）からなる。光電子は、ＰＣＢが配置され結合される金属ヒートシンク（９）に配置される。このタイプのキャリアの第１の利益は、その適応可能な幾何図形的配列及びその放熱可能性である。透明エポキシ及び研磨を伴う以下に述べるステップは、全て、いずれかのこれら言及されるチップパッケージの配置に等しく適用され得る。以下の実施例では、チップキャリアは、金パターン化されたアルミナ基板に基づいて上記で説明した図１ａ、ｂに示されるように、第２のバージョンに基づいている。カプセル化された光パッケージは５つの構成要素からなる。構成要素は、基板（又はキャリアパッケージ）、透明エポキシ、電気的に導電性のエポキシ、ワイヤ結合部、及び光電子チップとして説明される。

カスタム作成されたアルミナ基板は、サイズが１．５ｃｍ×１．５ｃｍ×０．２ｃｍのオーダーである。アルミナ基板の上部は、基板の中心近傍で始まり基板の一の側面近傍で終端する平行な金トレース線（６）のセットでパターン化されている。トレース線の外側の基板の残部は、光電子チップの配置のためのアライメントマーク（８）を備えた連続的な層の金（４）でパターン化される。望ましくは、金の厚さ及び品質は、ウェッジ又はボールワイヤ結合に修正可能である。トレース線は、チップが図２ａ、ｂに示されるように配置されている場合に、電気信号を基板の周囲から基板の中央に送信するのに用いられる。

光電子チップ（１０）は、トレース線の先端からワイヤ結合するのに妥当な距離であって、一部の金の層の上で基板の中央近傍に配置される。垂直なキャビティレーザ（１２）のような放射する素子又は光検出器のような検出素子は、側面に送り出される光電子素子もまた考えられ得るが、その動作の方向が光の垂直な結合のために基板に対して垂直であるように方向付けされる。チップの正確な配置は、チップが適切にトレース線にワイヤ結合され得る限り重大ではない。チップは、電気的に導電性のエポキシ（１６）を用いて適所にエポキシ樹脂で接着され、その後トレース線にワイヤ結合される。望ましくは、ワイヤ結合（１４）は、それらのピークがチップの表面上の３０−４０ミクロン以下であるように出来るだけ平坦になされる。チップはトレース線よりも高いので、低いワイヤ結合が可能である。単純化のため、そしてチップが共通のカソード又はアノードをその背後側に有する場合のために、共通又はグランド電位に対するトレース線は、図２ａ、ｂに示されるように、チップより下の領域に直接接続され得る。

時間を刻み、加熱し、又はＵＶ光を用いて十分に高い硬度ファクタで硬化する透明エポキシが、その後用いられ、それは研磨され得る。望ましくは、エポキシは、それが表面上で急速に広がり過ぎないように、設定される前に十分な粘性を有している。以下のエポキシは、このアプリケーション：Ｄｙｍａｘ（モデル：ＯＰ−４−２０６３２）、Ｄｅｘｔｅｒ（モデル：Ｈｙｓｏｌ ＣＮＢ７５３−４２）及びＥｑｕｅｓ（モデル：ＵＶ Ｌａｑｕｅｒ１３２２ ０００ ４００４５）に十分に適合されていることが分かる。

これらのエポキシは、このアプリケーションを制限するものはないというだけでなく、波長、硬度、耐久性及び耐湿性によって有効な特性を示しているエポキシの例として役に立つものである。

エポキシは、光電子チップ上で注意深く蒸着され、ワイヤ結合に被害を与えない。望ましくは、エポキシは、図３ａ、ｂに示されるように、チップとワイヤ結合部の両方を完全にカプセル化する光電子チップ上にやや凸状のバンプ（１８）を形成する。望ましくは、エポキシは、チップがそれでも電気的にアクセスされ得るようにトレース線の遠い終端部を覆うものではない。

全体パッケージは、その後、エポキシのバンプが研磨ペーパに面するように研磨マシーンに置かれる。望ましくは、累進的でより微細なグリットの研磨ペーパ、正確なタイミング、適切な研磨剤混合、及び厳格な手法でパーツを保持する方法を含む標準的なラッピング及び研磨技術が適用される。望ましくは、ワイヤ結合又は光電子チップが被害を被る前に、研磨は停止され、光電子素子及びチップ基板の表面で同一平面である光学的に平坦なウィンドウ（２０）が形成される。エポキシの薄い透明な層は、図４ａ、ｂに示されるようにチップ上に残ったままである。

図５に示されるように、光電子チップ上の最大距離は、光クロストークが生じる前に算出され得る。ＶＣＳＥＬのような光エミッターに対して、エポキシ屈折率“ｎ_e”、光電子チップ“ｐ”上の光放射素子のピッチ、及び光源の外気の全発散角度“θ”ラジアンは、チップ上のエポキシの最大利用可能な高さを決定する。

Max.height = (p/2)*(1/tan((θ/2)/n_e))

例えば、Ｐ＝２５０ミクロン、θ＝２８度＝０．４８８７ラジアン、及びｎ_e＝１．５の場合、ｍａｘ．ｈｅｉｇｈｔは、７６０．５ミクロンである。しかしながら、また、最大量の光線を光ファイバに結合するためには、５０ミクロンと短い距離が望ましい。

代替的な実施例−除去可能な保護プレートを備えた研磨された透明エポキシ
透明なエポキシを研磨するプロセスを支援するために、及び／又はチップ（１０）の周りの基板（２）上でより限定的な量のエポキシを含むことを支援するために、仲介するステップが実行され得る。

チップキャリア、チップ、及びワイヤ結合は、第１の望ましい実施例と同一である。しかしながら、透明なエポキシがチップ上に配置される前に、フレーム又は保護プレートが導入され得る。保護プレート（２２）は、典型的には、それがチップキャリア上に配置される場合にそれが光電子チップ及びワイヤ結合部を取り囲むように、穴又はノッチを有する。図６ａ、ｂに示されるように、保護プレートは、様々な材料（ガラス、プラスチックなど）で作られ、研磨処置中の光電子チップに対する保護を提供する。

保護プレートの厚さは、光電子チップ及びワイヤ結合より僅かに高くなるように選定され、透明なエポキシより低速で研磨する材料が選定され得る。これは、光電子チップが被害を受けないことを確実にすることを助ける。保護プレート材料及びエポキシを蒸着する方法に依存して、プレートは、幾つかの手法で取り除かれるか又は適所に置いたままにされ得る。望ましくは、プレートはまた、非導電性であるか又は基板上のトレース線から少なくとも絶縁されており、光電子チップに対する電気的なアクセスのためにトレース線の遠い終端部に対するアクセスを可能にする。

透明なエポキシは、その後、保護プレートによって提供される光電子チップ上の開放した穴又はノッチに注入される。十分なエポキシ（２４）はチップを完全にカプセル化するのに用いられ、図７ａ、ｂに示されるように保護プレートよりも高いエポキシの曲線的な表面を形成する。エポキシは、その後、時間を刻み、加熱し、又はＵＶで固められる。

アセンブリは、その後、保護プレート及びエポキシが研磨表面に面するように研磨マシン上に逆さまに置かれる。エポキシは、それが保護プレートと同一レベルとなるまで研磨され、チップ及び基板と同一平面にある光学的に平坦なウィンドウ（２６）は光電子チップ上に形成される。望ましくは、標準的なラッピング及び研磨技術は、累進的により微細なグリットの研磨ペーパ、脱イオン水、正確なタイミング、適切な研磨剤混合、及び図８ａ、ｂに示されるような厳格な手法でパーツを保持する方法を含み、適用される。

結果として生じる効果は、保護プレートが取り除かれる場合に図９ａ、ｂに示される。

アセンブリ−完全なカプセル化方法：
結局、カプセル化される光パッケージは、光学的な入出力及び電気的な入出力に対するアクセスを可能する有用な支持構造に配置されなければならない。これは、カプセル化される光パッケージそれ自体が、機械的安定性のため、そして、湿気吸収又は他の汚染物質から透明なエポキシを保護するために更なるカプセル化を伴う（トランシーバハウジングのような）第２の層のパッケージに実装されることを必要とする。透明なエポキシを密閉する標準的な方法は、米国特許第６，２６９，２０９号及び米国特許第６，０７５，９１１号に提案されており、両者は、湿気吸収を取り除くためにそれらの透明なエポキシ上で樹脂バリアを用いる。

これらの参照される米国特許は、上記の実施例において湿気から保護するのに役立つものであり、十分に耐蒸気性の樹脂又はエポキシの利用が想定されている。そのようなエポキシは、上記で略述されたものである。

しかしながら、さらに、この特許に対しては、カプセル化される光パッケージ上で耐蒸気性、電磁界インターフェース保護、及び機械的安定性を可能にする方法が開示されている。

図１０ａに示されるように、光フェルール（２８）は、図８ａのカプセル化される光パッケージ上に配置されている。

図１０ｂに示されるように、４５度傾斜の光ファイバ（３０）が存在する透明なエポキシ上の領域は、望ましくは、選択的なマスキング及び金蒸発技術によって、金属層（３２）でコーティングされており、１）透明なエポキシは湿気から保護され、２）光電子は、シールドが接地される場合に電磁界的に遮蔽され、３）金属ミラーは、光ファイバの中への光反射を支援するために傾斜のある光ファイバ上に形成される。

最終的に、全アセンブリは、保護標準サーモプラスチック樹脂（３４）でコーティングされ、図１０ｃに示されるように、より大きなアセンブリ内のパーツを機械的に結合する。

量産−第３の実施例：
量産の役に立つ所望のカプセル化されたパッケージの別の実施例は、光電子チップのアレイ上の光学的に透明な材料をスクリーン印刷することを伴う。

図１ａに示される単一のパッケージに対するパターンは、本質的には、図１１に示される大きな基板上のアレイパターンで何度か複製される。光電子チップ（１０）は、平行な金トレース線（４）の前の領域に取り付けられワイヤ結合される。

全体の大きな基板は、その後、図１２に示されるように基板及び光電子チップよりも僅かに高い境界部（３８）を有するアセンブリ用具（３６）に配置される。基板が１ｍｍ厚く、光電子チップが０．１５ｍｍ厚い場合には、そのとき、境界部（３８）は、ウェッジワイヤ結合のループ高さの許容差を含めてチップの上部の上に０．１ｍｍの層を許容するようにおよそ１．２５ｍｍ厚くされるべきである。

一度、基板がアセンブリ用具に固定されると、Ｅｐｏｘｙ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｃ．のｅｐｏｘｙ ＯＧ１４２−１７のような透明な光学的材料（４０）は、図１３のように基板の表面上に自由に与えられ得る。ワイヤ結合を妨げないように幾つかの注意が必要とされるが、これは通常、チップ及びワイヤ結合部の周りとその後その上にエポキシを適当に注入することによって成し遂げられ得る。表面が所望の平面度を有し欠陥がなくなるまで、平坦なエッジ（４２）（例えばスクィージー）を有するツールを用いてエポキシは、複数回、作動しすなわちスクィージーをかけられ、図１４のようにスクィージー処理中にもより多くのエポキシが領域の上に加えられ得る。

次のステップでは、一度、エポキシが平坦にされて全てのパーツを一様に覆うと、アセンブリ用具及び基板は、図１５のようにマスク（４４）で覆われる。マスクは、典型的には、不透明な領域及び透明な領域を有する強固なガラスプレートである。マスクの透明な領域は、その後、光電子チップを含む領域の上の中心に置かれ、マスクの不透明な領域は、ボンディングフィンガーが存在する領域の中心に置かれる。目的は、平坦な光線ウィンドウ（４６）を作成するために光電子チップ上でエポキシを硬化させることであるが、ボンディングフィンガーは図１６に示されるように大気にさらされたままである。一度、エポキシは硬化すると、露出されていないエポキシはエタノール又は他の扱いやすいクリーニング溶液を用いて洗浄され、残るのはチップの上の平坦なカプセル化しているウィンドウである。

アレイは、図１７に示されるように、その個別のパッケージ（５０）に切り分けられ、さいの目形にされ、ポキッと折られ、又はばらにされる。これらのパーツを分離する２つの望ましい方法は、１）ウエハーダイシング鋸を用い、アレイからそれぞれの部分をカットすること、２）パーツが別個にポキッと折れるように基板の下に切り込みを用いるか又はトレンチ（４８）を獲得すること、である。

上記で述べた本発明の実施例は、例示的であることのみを意図するものである。本発明の範囲は、それゆえ、特許請求の範囲の範囲によって唯一限定されることを意図するものである。

光電子チップを受け付けるための伝導性トレース線及び基準を備えている基板の３Ｄ透視図である。 光電子チップを受け付けるための導電性トレース線及び基準を備えている基板の上面図である。 開口空洞部に蒸着された光電子素子及び透明エポキシを有する標準的なセラミックピングリッドアレイ（Ｃ−ＰＧＡ）キャリアの３Ｄ透視図である。 別個のブロックに光電子素子を備えたカスタムキャリア及び光電子素子に隣接したプリント回路基板の３Ｄ透視図である。 光電子チップは電気的に伝導性のエポキシを用いて固着されている基板の３Ｄ透視図である。 光電子チップは電気的に伝導性のエポキシを用いて固着されている基板の上面図である。 透明エポキシのバンプが固着された光電子チップ上に配置されている基板の３Ｄ透視図である。 透明エポキシのバンプが固着された光電子チップ上に配置されている基板の３Ｄ透視図である。 エポキシのバンプが前記光電子チップ上で研磨されている場合における固着された光電子チップを有する基板の３Ｄ透視図である。 エポキシのバンプが前記光電子チップ上で研磨されている場合における固着された光電子チップを有する基板の上面図である。 最大の研磨の高さの幾何学的決定を示す図である。 光電子チップを取り囲む保護プレートが配置されている場合の固着された光電子チップを有する基板の３Ｄ透視図である。 光電子チップを取り囲む保護プレートが配置されている場合の固着された光電子チップを有する基板の上面図である。 光電子チップを取り囲む保護プレートがエポキシと共に配置されている場合の固着された光電子チップを有する基板の３Ｄ透視図である。 光電子チップを取り囲む保護プレートがエポキシと共に配置されている場合の固着された光電子チップを有する基板の上面図である。 光電子チップを取り囲む保護プレートが研磨されたエポキシと共に配置されておる場合の固着された光電子チップを有する基板の３Ｄ透視図である。 光電子チップを取り囲む保護プレートが研磨されたエポキシと共に配置されている場合の固着された光電子チップを有する基板の上面図である。 保護プレートを光学的除去した状態の固着された光電子チップを有する基板の３Ｄ透視図である。 保護プレートを光学的除去した状態の固着された光電子チップを有する基板の上面図である。 パッケージされた光電子チップ上の光フェルールの３Ｄ透視図である。 光フェルール及びパッケージされた光電子チップ上にコーティングされた金属層の３Ｄ透視図である。 金属コーティングされた光フェルール及びパッケージされた光電子チップ上のプラスチック保護樹脂（glob-top）の３Ｄ透視図である。 光電子チップが電気的に導電性のエポキシ及びワイヤ結合をそれぞれ用いて固着されワイヤ結合されている場合における３×３の基板のアレイの例の３Ｄ透視図である。 位置を高くされた周囲の縁を有する３×３の基板のアレイの例の３Ｄ透視図である。 全体の領域上に蒸着された光学的に透明なカプセル化材料を有する３×３の基板のアレイの３Ｄ透視図である。 光電子チップ及びワイヤ結合を覆う薄い平坦な層を生成するために、光学的に透明なカプセル化する材料上にリジッド・スキージ又はエッジを引くスクリーン印刷プロセスの３Ｄ透視図である。 光学的に透明なカプセル化する材料上に配置される不透明なマスクを有する３×３アレイの３Ｄ透視図である。 硬化された光学的に透明なカプセル化材料の幾つかの領域の３Ｄ透視図である。 ９個の個々のカプセル化されたパッケージに分割されている３×３アレイの３Ｄ透視図である。

Claims (36)

1. 光電子チップを備えているカプセル化された光電子パッケージを製造する方法であって、
   基板を提供するステップと、
   前記基板上に光電子チップを固着するステップと、
   半透明コーティング物質を前記光電子チップ上に提供するステップと、
   前記基板に実質的に平行な少なくとも前記光電子チップ上のプレーナ面を作成するために前記半透明コーティング物質を研磨するステップと、を備え、
   前記プレーナ面は光結合ウィンドウを前記光電子チップに提供することを特徴とする方法。
2. 前記光電子チップの少なくとも一部分を取り囲む前記基板上のフレームを提供するステップをさらに備え、
   前記半透明コーティング物質は前記フレームによって取り囲まれており、
   さらに、前記コーティング物質は前記フレームより低い硬度を有することを特徴とする請求項１に記載の方法。
3. 前記基板の研磨は、精密機械を用いて実行されることを特徴とする請求項１又は２に記載の方法。
4. 前記チップと前記基板の間に１つの電気的接続を提供するために、電気的に伝導性の物質を用いて前記基板上で前記光電子チップを固着するステップをさらに備えている請求項１から３のいずれか１つに記載の方法。
5. 前記電気的に伝導性の物質は、電気的に伝導性のエポキシであることを特徴とする請求項４に記載の方法。
6. 提供される光電子チップの各入力ピンを前記基板上のトレース線に対して接続するステップをさらに備えている請求項１から５のいずれか１つに記載の方法。
7. 前記入力ピンを前記トレース線に接続することは、ワイヤ結合を用いること備えている請求項６に記載の方法。
8. 前記基板はセラミックを備えることを特徴とする請求項６に記載の方法。
9. 前記基板の周辺部近傍の前記トレース線をプリント回路基板上の対応するトレース線に接続するステップをさらに備えている請求項６に記載の方法。
10. 前記半透明コーティング物質は、透明なエポキシを備えることを特徴とする請求項１から９のいずれか１つに記載の方法。
11. 前記半透明コーティング物質は、前記光電子チップ上でビードとして液体の形態で与えられ、硬化できるようになっていることを特徴とする請求項１又は２に記載の方法。
12. 前記半透明コーティング物質は前記光電子チップをカプセル化し、さらに、前記プレーナ面をバフ研磨するステップをさらに備えている請求項１１に記載の方法。
13. 前記光電子チップは、前記基板にワイヤ結合されており、前記半透明コーティング物質は前記チップのワイヤ結合をカプセル化することを特徴とする請求項１２に記載の方法。
14. 前記プレーナ面をバフ研磨するステップをさらに備えている請求項１１に記載の方法。
15. 前記半透明コーティング物質は、耐蒸気性の透明なエポキシを備えることを特徴とする請求項１２に記載の方法。
16. 前記ウィンドウにおいて光フェルール、光学部品及び光電子部品の１つを前記光電子チップに光学的にかつ機械的に結合し、遮蔽することを提供するために金属層で前記パッケージをコーティングし、保護材料で前記金属層をコーティングするステップをさらに備えている請求項１から１５のいずれか１つに記載の方法。
17. 光フェルールが結合される方法であって、前記フェルールは、前記フェルールの少なくとも１つの光ファイバに反射面を提供する傾斜した端部を有しており、前記金属のコーティングは、前記傾斜した端部の反射特性を確実にすることを特徴とする請求項１６に記載の方法。
18. 光電子チップを備える光電子パッケージを製造する方法であって、
    基板を提供するステップと、
    光電子チップを前記基板に固着するステップと、
    前記基板に実質的に平行な少なくとも前記光電子チップ上のプレーナ面を作成するために光電子チップの少なくとも一部分の上に半透明コーティング物質を与えるステップと、
    前記コーティング物質を硬化させるステップと、を備え、
    前記プレーナ面は、前記光電子チップに光結合ウィンドウを提供することを特徴とする方法。
19. 前記基板を保持するために、前記光電子パッケージの少なくとも一部の周りに境界部を提供することをさらに備えている請求項１８に記載の方法。
20. 前記コーティング物質を硬化させることは、前記コーティング物質を固めることを備えている請求項１８又は１９に記載の方法。
21. 固める前に前記コーティング物質の領域をマスクすることをさらに備えている請求項２０に記載の方法。
22. 固められていない前記コーティング物質の部分を除去することをさらに備えている請求項２１に記載の方法。
23. 前記プレーナ面を作成するために前記基板を平らにすることさらに備えている請求項１８から２２のいずれか１つに記載の方法。
24. ２以上の光電子チップであって、チップアレイを形成する光電子チップを提供することをさらに備えている請求項１８に記載の方法。
25. 前記基板を保持するために、前記チップアレイの少なくとも一部の周りに境界部をさらに備えている請求項２４に記載の方法。
26. 前記コーティング物質を硬化させることは、前記コーティング物質を固めることを備えている請求項２４又は２５に記載の方法。
27. 固める前に前記コーティング物質の領域をマスクすることをさらに備えている請求項２６に記載の方法。
28. 固められていない前記コーティング物質の部分を除去することをさらに備えている請求項２７に記載の方法。
29. 前記プレーナ面を作成するために前記基板を平らにすることをさらに備えている請求項２５から２８のいずれか１つに記載の方法。
30. 前記光電子チップを分離することをさらに備えている請求項２５から２９のいずれか１つに記載の方法。
31. 前記半透明コーティング物質は透明なエポキシを備えていることを特徴とする請求項１８から３０のいずれか１つに記載の方法。
32. 前記半透明コーティング物質は、耐蒸気性の透明なエポキシを備えている請求項１８から３０のいずれか１つに記載の方法。
33. 基板と、
    前記基板に取り付けられる光電子チップと、
    前記基板に実質的に平行な前記光電子チップの少なくとも一部の上にプレーナ面を形成する半透明コーティング物質と、を備え、
    前記プレーナ面は、光結合ウィンドウを前記光電子チップに提供することを特徴とする光電子パッケージ。
34. 前記プレーナ面は、研磨されたプレーナ面及びスクリーン印刷されたプレーナ面の少なくとも１つを備えている請求項３３に記載の光電子パッケージ。
35. 前記半透明コーティング物質は、透明なエポキシを備えている請求項３３から３４のいずれか１つに記載の光電子パッケージ。
36. 前記半透明コーティング物質は、耐蒸気性の透明なエポキシを備えている請求項３３から３４のいずれか１つに記載の光電子パッケージ。

Images