JP2006521748A - 増幅器における帰還キャパシタンスの中和 - Google Patents

Abstract

トランジスタ増幅回路は、帰還キャパシタンスを中和し且つ増幅器の入力インピーダンスを設定するための電流‐電流変成器を有している。ＩＭ３の除去は入力端での帯域外成端によって行なわれ、これは増幅器の出力端のローディングには依存しない。ＩＭ３の除去は、直線性を良くすることに寄与し、キャパシタンスの中和は、高くて、安定な利得に寄与する。これらの特徴は、広いダイナミックレンジに亘る利得及び直線性の点からみて、従来の技法よりも遥かに直交性である。従って、所望される高い利得特性と良好な直線性の特性との間にトレードオフは殆どない。特に、斯様な特徴は、効率良く、しかも高い集積化レベルによって実現することができ、このようなことは携帯デバイス又はコンシューマ機器用のワイタレストランシーバのような多くの用途にとって重要なことである。増幅器はシングルエンデッド又はエミッタ接地の差動増幅器とすることができる。それにはＲＦアプリケーション用のＧａＡｓ ＨＢＴ又は他のバイポーラ技法（ＳｉＧｅ ＨＢＴ，ＧａＡｓ ＨＢＴ， Ｓｉ ＢＪＴ）を用いることができる。

Description

本発明は、増幅回路、ワイヤレストランシーバに適用されるこのような回路、特に、三次相互変調歪み（ＩＭ３）除去用の回路及び帰還キャパシタンス中和用の回路を有するシングルエンデッド又は差動式の増幅器、及び増幅信号を発生するためにこのような増幅器を使用する対応する方法に関する。

図１に示すように、シングルエンデッド増幅器のコレクタ−ベースキャパシタンス又はドレイン−ゲートキャパシタンスのような寄生キャパシタンスの中和のためにインダクタを設けることは米国特許第６，２１１，７３８号から既知である。図１は、ヒ化ガリウム基板上に形成したヘテロ接合のバイポーラトランジスタ（ＨＢＴ）を用いて、増幅ＭＭＩＣ（モノリシックマイクロ波集積回路）に適用する増幅器を示している。前記米国特許には、金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、相補金属酸化物半導体トランジスタ（ＣＭＯＳ）のような他のタイプのトランジスタについても記述されている。このような増幅器は、入力信号と出力信号との間に帰還が生じると、利得が低減し、且つ斯様な帰還により動作が不安定になる。増幅器の入力端子と出力端子との間に誘導素子を導入することにより、この誘導素子と帰還キャパシタンスとで並列共振回路を生成することができ、これは共振周波数にて高インピーダンスの帰還路を成す。増幅器の入力端及び出力端にインダクタを設け、これらのインダクタ間に相互インダクタンスが生成されるようにインダクタを配置する改善策が提案されている。これは誘導性の帰還路を成して、トランジスタ増幅器固有の容量性帰還を除去する。比較的小さなインダクタを用いることにより、大きな値の実効インダクタンスを得ることができ、このインダクタンスは低周波での不安定性の問題を回避することができる。それにもかかわらず、前記文献には直線性を如何にして改善するかについては提案されていない。図１は、誘導性結合を用いて帰還キャパシタと共振させるトランジスタ増幅器３００を具えている増幅回路１２５を示す。このトランジスタ増幅器３００はキャパシタＣ_２及びＣ_３と、トランジスタＱ_１と、インダクタＬ_１及びＬ_２とを具えている。電源Ｖ_ｂ及びＶ_ｃはトランジスタＱ_１用に設けられている。トランジスタＱ_１のコレクタとベースとの間に存在する固有の帰還をキャパシタＣ_ｆによって点線にて示してある。トランジスタＱ_１の出力端からトランジスタＱ_１の入力端への帰還電流を電流Ｉ_ｆによって示してある。入力信号３０５はキャパシタＣ_２の第１端子に結合される。キャパシタＣ_２の第２端子はインダクタＬ_１の第１端子とトランジスタのベースとに接続されている。インダクタＬ_１の第２端子は電源Ｖ_ｂの第１端子に接続されている。トランジスタのエミッタは接地されている。トランジスタのコレクタはインダクタＬ_２の第１端子と容量性帰還路の第２端子とに接続されている。キャパシタＣ_３の第２端子は出力信号３１０として接続されている。インダクタＬ_２の第２端子は電源Ｖ_ｃの第１端子に接続されている。インダクタは、それらの間に相互インダクタンスＭを生成するように物理的に位置付けられている。

ベース接地の差動増幅器に対する中和を、交差結合させたトランジスタを用いて行なうことは米国特許第４，６９２，７１２号から既知である。この場合の中和回路は一対のエミッタフォロワを具えており、これはベース接地増幅器の各トランジスタのコレクタに結合されて、各コレクタの出力電圧を検知する。各エミッタフォロワには一対のトランジスタの各１つを結合させて、ベース接地増幅器の反対側のトランジスタにおけるコレクタに見られる寄生インピーダンスに比例する前記検知電圧を中和インピーダンス間に供給する。中和インピーダンス間に供給される電圧は補正電流を発生する。

同調ＲＬＣ中間周波増幅器用のブリッジ式の中和については、J.A. Mataya, G.W. Haines 及びS.B. Marshall による“IF Amplifier Using Cc Compensated Transistors,” (IEEE Journal of S-SC, vol. Sc-3, no.4, pp.401‐407，1996年12月)に示されている。反転変成器を用いることによるシングルエンデッド増幅器用の中和については、T. Leeによる“The Design of CMOS Radio-Frequency Integrated Circuits” (Cambridge University Press, 1999年)に示されている。帯域外成端がエミッタ接地回路における相互変調歪みに及ぼす影響については、V. Aparin及びC. Persicoによる“Effect of Out-of-band Terminations on Intermodulation Distortion in Common-Emitter Circuits,” (1999 IEEE MTT-S Digest, pp. 977‐980, 1999年6月)に示されている。

ベースを大地に減結合させる予備の直列キャパシタを設けることによるか、又はＩ_ｃを増やすことによって最高のＩＰ３（基本出力電力＝三次相互変調（ＩＭ３）出力電力、となる入力電力である三次の阻止点）に対してシングルエンデッドＬＮＡを最適化し得ることは、フィリップス社の半導体レポートRNR-T45-96-B-1025における“Improved IP3 behavior of the 900Mhz Low noise Amplifier with the BFG425W”から既知である。

直列帰還又はエミッタ縮退を用いてエミッタ接地増幅器における三次相互変調歪み（ＩＭ３）を除去することによって直線性を改善することは、K. Leong Fong及びR.G. Meyerによる“High-frequency nonlinearity analysis of common-emitter and differential pair transconductance stages,” （IEEE J. Solid-State Circuits, vol. 33, pp. 548‐555, 2002年4月）に示されるように既知である。これに開示されている技法の欠点は、増幅段の有効利得も低減してしまうことにある。しかしながら、ベースバンド及び第二調波インピーダンスを平衡又はシングルエンデッド構成で制御する際に、利得／パワー及び直線性を同時に整合させることができる。この技法の基本原理は、第三度の非直線性によって直接生成されるＩＭ３の生成物(IM3 products)と、一次及び二次生成物に指数関数的なベース‐エミッタ接合の第二度の非直線性を合成することにより間接的に生成されるＩＭ３の生成物とを別々に処理することにある。このようにすると、三次相互変調歪みの除去が生じるのは、双方のＩＭ３のコントリビューションが反対の符号を有し、しかも振幅が等しくなる場合だけある。当該文献は、入力及び出力変成器における共通モードのインピーダンスについて、高周波のＩＭ３を除去する要件を提示している。

G.Niu外による“RF Linearity Characteristics of SiGe HBT,” (IEEE Trans. Microwave Theory and Techniques, vol. 49, no.9, pp. 1558‐1565, 2001年9月) には、SiGe HBTsにおける相互変調をどのようにして測定でき、且つ非直線性の違いから相互変調のコントリビューションを如何にして区別することができるかについて示されている。帰還キャパシタンスは負荷に応じた非直線性を呈する。バイアスをかけることと、トランジスタのコレクタドーピングとを調整することによる直線性の最適化が提案されているも、これはデバイスのカット−オッフ周波数を抑えることとのトレード−オフによって行なうものである。

本発明の目的は改善した装置及び方法を提供することにある。

第一見地による本発明は、三次相互変調歪み（ＩＭ３）除去用及び帰還キャパシタンス中和用の回路を有するトランジスタ増幅回路を提供する。

ＩＭ３を除去することは直線性を良くすることに寄与し、また、キャパシタンスを中和することは高くて安定な利得に寄与する。これらの特徴は、広いダイナミックレンジにわたる利得及び直線性の点から見て、他の従来の技法よりも遥かに直交性（orthogonal）である。従って、高利得と優れた直線性との所望な特性間にトレード−オフが殆どない。特に、これらは効率良く、しかも高い集積化レベルで実現することができ、このことはあらゆる種類の携帯デバイス、又はコンシューマ機器用のワイヤレストランシーバのような多くの用途にとって重要なことである。

本発明の好適例では、増幅器をシングルエンデッド増幅器とする。これは低雑音増幅器用に用いることができ、且つ入力端における損失の多い平衡不平衡変成器がなくなるために雑音指数が低くなり、入/出力分離が高く、チップ面積が小さくて済むと云う利点がある。

本発明の他の好適例では、帰還キャパシタンス中和用の回路が、電流−電流帰還変成器と、増幅器の出力経路に並列に結合されるキャパシタンスとを具えるようにする。差動増幅器でこのような中和を達成する別のやり方では、帰還キャパシタを交差結合させるが、これらのキャパシタは、共通モードの帰還キャパシタンスを低減させることなく、増幅器の出力端におけるローディングに応じてＩＭ３を除去する。

本発明のさらに他の好適例では、三次相互変調歪みを除去する回路を増幅器の入力端に配置して、この回路が帰還キャパシタンスの中和によるトランジスタのローディングに左右されないようにする。

本発明の好適例では、電流‐電流帰還変成器をキャパシタンスの中和用にも用いる。これにより回路構成コンポーネントのコストを下げることができる。変成器のインダクタンス値を適切に調整して、入力を（例えば、雑音に対して）整合させると共に、キャパシタＣｘと相俟ってキャパシタンスを中和させることができ、変成器を２つの目的に仕えさせることができる。ＩＭ３の除去要件は、入力の帯域外成端（input out-of-band termination）（ベースバンド及び第二調波成端）に依存する。雑音とインピーダンスの整合は、ベース抵抗を考慮する場合には、デバイスの寸法と電流値に依存する（M.P. van der Heijden, H.C. de Graaff 及びL.C.N. de Vreedeにより、“A Novel Frequency-Independent Third-Order Intermodulation Distortion Cancellation Technique for BJT Amplifier,”(IEEE J. Solid-State Circuits, Vol. 37, No. 9, pp. 1176-1183, 2002年9月) にて議論されたようなＩＭ３除去理論参照）。しかしながら、理想的な場合（rb=0）には、最適な雑音インピーダンスがあらゆる電流レベル及びデバイスの寸法に対するバイポーラトランジスタの入力インピーダンスに共役する。

本発明のさらに他の好適例では、電流−電流帰還変成器が、増幅器の入力端に並列に結合された第１インダクタと、増幅器の出力経路に直列に結合された第２インダクタとを具え、これらのインダクタが誘導的に相互結合するように配置する。本発明の他の好適例では、キャパシタ中和用の回路が出力経路に並列に結合されたキャパシタを具えるようにする。出力端におけるキャパシタＣｘと電流帰還変成器との組み合わせによって、帰還キャパシタンスが周波数に無関係に補償されることになる。

本発明の好適例では、トランジスタのエミッタを接地する。これにより、ＩＭ３をさらに良好に除去することができる。さもなければ、エミッタでの誘導的な直列帰還によって、広帯域信号に対して非対称なＩＭ３側波帯を生じることになる。

本発明の他の好適例では、増幅器を差動増幅器とする。

本発明のさらに他の好適例では、増幅器をエミッタ接地の差動増幅器とする。

本発明の他の好適例では、三次相互変調歪み除去用の回路が抵抗性の帯域外成端を具えるようにする。

本発明のさらに他の好適例では、キャパシタンス中和用の回路が電流帰還又は電圧帰還の変成器を具えるようにする。

本発明の他の要点は、上述したような増幅回路を有するワイヤレストランシーバにある。

本発明のさらに他の要点は、トランシーバに用いるワイヤレス信号を発生する方法にある。これは、機器の全て又は一部を権限外としたり、実際の使用値を機器そのもののキャピタル値よりも遥かに大きくしたりする事例をも網羅すべく別に請求している。

本発明の他の見地では、増幅器の入力端に並列に結合された第１インダクタと、増幅器の出力経路に直列に結合された第２インダクタとを有し、これらのインダクタが誘導的に相互結合されるように位置付けられ、且つ増幅器の出力経路に並列に結合されたキャパシタも有し、該キャパシタ及び前記両インダクタは、寄生の帰還キャパシタンスを中和する大きさとする、シングルエンデッドトランジスタ増幅回路を提供する。これは、ＩＭ３の除去と組み合わせるか、否かによりそれ相当の利点を有する。

本発明のさらに他の見地では、差動エミッタ接地の２つのトランジスタを有し、且つ帰還キャパシタンス中和用の中和回路も有し、該中和回路が電流帰還又は電圧帰還の変成器を具えているトランジスタ増幅回路を提供する。

本発明は追加の特徴を一緒に組み合わせるか、又は他の見地のものと組み合わせることができることは当業者に明らかである。特に、本発明者が知らない他の従来技術に比べての他の利点も当業者には明らかであろう。本発明を如何にして達成するかについては添付図面につき説明する。本発明の精神を逸脱することなく幾多の変更を加え得ることは明らかである。従って、本発明の態様は説明に役立てるものに過ぎず、本発明の範囲を限定するものではないと理解されるべきことは明らかである。

以下、好適実施例を示す添付図面を参照して本発明を詳細に説明する。

本発明を特定の実施例につき所定の図面を参照して説明するが、本発明はこれらの例に限定されるものでなく、特許請求の範囲のみによって限定されるものである。図面は概略的に示したに過ぎず、これらの図面に限定されるものではない。図面中、幾つかの要素は説明目的のために拡大して示し、実寸図示してない。本明細書中及び特許請求の範囲で用いている「具える」と云う用語は、他の要素又はステップを除外するものではない。

さらに、本明細書中及び特許請求の範囲で用いている第一、第二、第三、などの用語は、同様な要素を区別するために用いているのであって、必ずしも順次的又は時間的な順序のことではない。こうした用語は適切な状況下では入れ替えたり、また、ここで述べる本発明の例は、ここで説明したり、例証したりする順序とは異なる順序で作動させることができると理解されるべきである。

さらに、本明細書中及び特許請求の範囲で用いている用語の、頂部、底部、上、下などは、説明目的のために用いているのであって、必ずしも相対的な位置を規定するものではない。従って、ここで用いている用語は適切な状況の下で入れ替えることができ、ここで述べる本発明の実施例はここに記述又は説明する以外の配置構成で作動させることができるものと理解されるべきである。

以下に説明する本発明の実施例は、２つの技術を個々に、又は組み合わせて利用する増幅器を含むものである。第１の技術は帰還変成器を用いるキャパシタンスの中和技法である。第２の技術は、入力（又は出力）整合ネットワークにて行なわれ、三次相互変調歪み（ＩＭ３）を著しく低減させることのできる第二調波制御技法である。

〔ＲＦ増幅器における帰還キャパシタンスの中和〕
トランジスタの単方向化は一般に帰還キャパシタンスの影響を中和することによって達成される。この技法は、基本的にはあらゆるトランジスタ技術（シリコンBJT, SiGe HBT, GaAs HBT, GaAs MESFET, GaAs HEMT, MOSFET等）におおむね適用することができる。単方向化の主たる目的は、トランジスタの有効利得を最大にすると共に、周波数帯域全体に亘って無条件に安定化させることにある。追加の利点は、入力と出力との間に相互作用がないから、入力及び出力インピーダンスを独立して整合させることができることにある。このことは三次相互変調歪みの生成物（ＩＭ３）の除去にとっても有利である。その理由は、高調波源及び負荷成端に課せられる要件が緩和されるからである。

M.P. van der Heijden, H.C. de Graaff 及びL.C.N. de Vreedeによる“A Novel Frequency-Independent Third-Order Intermodulation Distortion Cancellation Technique for BJT Amplifier,” （IEEE J. Solid-State Circuits, Vol. 37, No. 9, pp. 1176-1183, 2002年9月）及びV. Aparin and C. Persicoによる“Effect of out-of‐band terminations on intermodulation distortion in common-emitter circuits,” （IEEE MTT-S Digest, pp. 723-726, 1998）にて議論されたようなＩＭ３除去理論は、バイポーラに基づくトランジスタ技術（シリコンBJT, SiGe HBT, GaAs HBT, 及び他のHBT）に専用のものである。ＦＥＴにはこうした技法を直接使用することはできないが、ＦＥＴに基づく技術でも同様な除去現象は可能である。しかし、汎用のＩＭ３除去理論に取り組むにはもっと詳細に検討しなければならない。この特許出願にて論じる回路が、このような状況において有用となり得るのは、増幅段の単方向特性がトランジスタ内における入力及び出力の非線形ソースの相互依存性を無視できるものとするからである。

〔等価回路〕
図１は本発明の全ての実施例についての説明で使用するＢＪＴの単純化した高周波等価回路図を示す。この図において：
Ｃ_ｊｃ＝コレクタ‐ベース空乏層キャパシタンス
Ｃ_ｊｅ＝ベース‐エミッタ空乏層キャパシタンス
Ｃ_ｄｅ＝ベース‐エミッタ拡散キャパシタンス
Ｃ_ｊｓ＝コレクタ‐基板空乏層キャパシタンス
β_F＝順方向電流利得
ｔ_F＝順方向移動時間
ｇ_m＝Ｉ_C/Ｖ_T＝相互コンダクタンス
Ｖ_T＝端子電圧
Ｉ_C＝コレクタ電流

第三世代（３Ｇ）のワイヤレスパーソナル通信システムに対する市場は、低いＤＣバイアス条件にて動作する線形低雑音増幅器（ＬＮＡ）を要求している。こうした要求に適えるために、様々なＬＮＡの実現及び接続形態が過去において評価されてきた。こうした結果から、入力インピーダンスを整合させた条件下で能動デバイスの雑音指数（Ｆ_min）を最小にするのに適切な方法は、エネルギーを使わない帰還法が最良の策であると思える。この観点で、誘導性の直列帰還（ＣＥＩＳＦ）を伴う共通エミッタ段は、その直線性、低雑音性及び構成の単純性からして非常によく気に入られている。この回路を変成器帰還によって変更したものには、低い電流レベルでの利得及び安定性の点から見て、ＣＥＩＳＦよりも幾つかの利点がある。しかし、これでも直線性と、利得と、電流レベルとの間に依然トレード‐オフが存在する。これを解決するために、適切な偶数調波帯域外成端によってバイポーラトランジスタの直線性を改善するための回路技法が最近発表された。この技法は極めて有効ではあるが、直線性の強化が入力及び出力端における第二調波のローディング（装荷）状態に依存し、実際の実施が厄介であると云う欠点がある。そこで、１つの目標は、低い電流レベルで動作する際に帰還ＬＮＡにて典型的に見られる低利得に対する解決策を見つけ、また同時に出力端のローディング状態に無関係に直線性を良好に制御して改善することにある。この問題に対処すべく新たな回路接続形態が発表され、これはエネルギーを使わない変成器の電流帰還（ＣＦ）とコレクタ‐ベース空乏層キャパシタンス（Ｃ_ｂｃ）の中和とを組み合わせるものである。

これにて得られる単方向増幅段は、出力と入力との分離が優れ、電流レベルが低くても、無条件の安定性が促進され、最大有効電力利得（ＭＡＧ）が高くなる。さらに、出力と入力との高分離は、必要とされる最適な帯域外成端の設計にも有益である。ＣＦ接続形態がその構成の簡単さのために選択されるのは、雑音及びインピーダンスの同時整合をキャパシタンスの中和とエレガントな態様で組み合わせるからである。理論上は、中和はＣＥＩＳＦ及び他の変成器帰還ＬＮＡに対しても可能である。しかしながら、中和スキームは非常に複雑であるため、予想以上に実現不可能である。

〔電流帰還及び単方向化〕
先ず、ＣＦ増幅器における中和用の一般的な解析フォーメーションにつき説明する。これに引き続き、ＬＮＡで雑音とインピーダンスの同時整合を如何様にして得るかについて論じる。全ての解析においては、回路接続形態を概念的に良好に明察することが目的であるから、式を扱いやすくするためにベース抵抗（ｒ_ｂ）は無視する。図２は電流帰還（ＣＥＣＦ）変成器及び中和要素を有するエミッタ接地段の基本回路を示す。帰還変成器は２つの相互結合されるインダクタＬ_１とＬ_２とで構成され、これらの巻数比は次のように表すことができる。

ここに、ｋは磁気結合係数である。

ＣＥＣＦ段は逆アドミタンスパラメータ（ｙ_１２）がゼロのとき単方向性となる。ＣＥＣＦのｙ_１２は、ｙ_CE12及びｙ_CE22をＣＥ‐段のそれぞれ小信号逆アドミタンス及び出力アドミタンスとし、Ｙ_Nを中和要素とすると、次のように計算さる。

真性ＢＪＴの直列抵抗及び出力コンダクタンスを無視すれば、これらのアドミタンスは次のように表され、
ｙ_CE12＝−ｊωC_ｂｃ及びｙ_CE1=22＝ｊω（C_ｃｓ+C_ｂｃ） （３Ａ）
ここに、Ｃ_ｃｓはコレクタ‐基板間の空乏層キャパシタンスである。

式（３Ａ）を式（２Ａ）に代入することによって中和状態は次のようになる。
Y_N＝ｊω［（ｎ−１）C_ｂｃ−C_ｃｓ］＝ｊωC_N （４Ａ）

ＣＥＣＦ段は単方向性になるから、入力アドミタンスは負荷に無関係となり、次のように表される。

ここに、Ｃ_ｂｅ，β_Ｆ及びｇ_ｍは、それぞれ後に雑音計算にて用いられるＢＪＴの総合ベース‐エミッタキャパシタンス、順方向電流利得及びトランスコンダクタンスである。

雑音計算には、ベース及びコレクタ電流のショット雑音が次式によって表されるそれらの電力スペクトル密度と一緒に加えられる。
S（ｉ_ｂｎ）＝２ｑI_ｂ＝２ｋTｇ_ｍ/β_Ｆ
S（ｉ_ｃｎ）＝２ｑI_ｃ＝２ｋTｇ_ｍ （６Ａ）

回路の雑音パラメータは雑音相関算術法を用いて求めることができ、次式のような最適な雑音アドミタンスが得られる。

式（５Ａ）の入力アドミタンスを式（７Ａ）と比較すると、雑音とインピーダンスとの同時整合の要件が変成器の巻数比ｎによって完全に決定されることが明らかである。即ち、
ｎ＝√β_Fの場合に、Y_ｓ＝Y_opt＝Y_in ^＊ （８Ａ）

なお、先の解析はｒ_ｂを無視したから、現実のものを簡素化したものである。しかしながら、上述したことを、回路シミュレータを用いて実際の回路を設計する良好な出発点とする。次のステップは、高入力の三次阻止点（ＩＩＰ３）に対する最適な帯域外成端の具体化である。

〔最適ＩＰ３成端〕
ＣＥ段の入力及び出力端に適切な偶数調波成端を用いることによって、三次相互変調歪み（ＩＭ３）を除去するための最適な回路条件がある。ＣＥＣＦ段は中和されるから、ＩＭ３の除去要件は負荷インピーダンスには依存しなくなる。このことは、ベースバンドでのソース成端に対する式を極めて簡単にする。即ち、
Δω＝±（ω_１−ω_２）及び第二調波周波数２ω≒２ω_１≒２ω_２（小さなΔωに対して）

非線形解析の場合、ベース電流ｉ_ｂ及びベース‐エミッタ拡散キャパシタンスＣ_ｄｅは、それぞれβ_Ｆ及びｔ_Ｆによる非線形の指数関数的なコレクタ電流ｉ_ｃに一次的に依存する。ＣＦの結果として、入力端には電流ソース（ｉ_ｃ/ｎ）が現れ、これもｉ_ｃに線形依存する。ベースノード（ν_１）に接続される総インピーダンスはＺ_１（ω）として規定される。ΔωでのＬ_１のインピーダンスは無視できるから、次のようになる。
Ｚ_１（Δω）＝０ （９Ａ）

M.P. van der Heijden, H.C. de Graaff 及びL.C.N. de Vreedeによる“A Novel Frequency-Independent Third-Order Intermodulation Distortion Cancellation Technique for BJT Amplifier,”（IEEE J. Solid-State Circuits, Vol. 37, No. 9, pp. 1176-1183, 2002年9月）に開示されている方法を用いることによって、２ωでＩＭ３を除去するのに必要とされるインピーダンスを計算することができる。

理想的には、この解は電流レベルに依存しないが、単一周波数に対する相互変調歪みだけは除去できる。なお、ｒ_ｂを無視しなければ、この解析でのＺｓ（２ω）はかなりの実部を有することになり、これも再びＩ_Ｃに依存する。より良い解は、Ｚ_１（Δω）＝Ｚ_１（２ω）＝ｒであり、これはＩＭ３を周波数に無関係に首尾よく除去する。しかしながら、条件式（９）の方が、Ｌ_１がΔωでの調波に対して既に短絡するから、実現しやすい。

以下説明する実施例は上記解析に基づくものであり、これはＬＮＡに対する新規な設計法を表し、最小のＤＣ電力消費での利得、直線性及び最小雑音指数に対する要件を満足する。低い電流レベルにて単方向性利得で雑音とインピーダンスとの同時整合を得るためには、単方向化と電流帰還とを組み合わせる。出力と入力の高分離によって、高い直線性に対して帯域外成端が良好に制御されて最適なものとなり、これはＬＮＡの出力成端には依存しない。

〔実施例１〕
図２は、電流帰還変成器を中和キャパシタンスＣ_Ｎと一緒に用いる本発明の第１実施例を示す。帰還変成器は、図２に規定するように相互結合される巻数比ｎの２つのインダクタＬ_１とＬ_２とで構成される。

コレクタ‐ベース空乏層キャパシタンスＣ_ｊｃを中和するためには、次のような条件を適えるべきである。
C_Ｎ+C_ｊｓ＝（ｎ−１）C_ｊｃ Eq(1)
ここに、Ｃ_ｊｓは、Ｃ_Ｎと並列に位置するＢＪＴの出力端における等価のコレクタ‐基板キャパシタンスである。

さらに、電流帰還接続形態は、負荷インピーダンスＺ_Ｌに無関係に巻数比ｎとトランジスタＱ_１の相互コンダクタンスｇ_ｍとによって入力インピーダンスを制御するのに追加の自由度を与える。
Z_ＩＮ＝ｆ（ｎ，ｇ_ｍ） Eq(2)

これは特に、入力インピーダンスを、雑音/インピーダンスの同時整合にとって最適な雑音インピーダンスの複素共役にすることが所望される場合に、低雑音増幅器（ＬＮＡ）の設計に有効である。

電圧反転変成器を用いる従来のニュートロダイン法と比較するに、図２の方法は、中和機構が変成器の寄生的なものに依存する度合いを大いに低減し、従って、広帯域のソルーションを成す。変成器による電流帰還接続形態については、E.H. Nordholtによる“Design of High-performance Negative Feedback Amplifiers” （Elsevier, 1983）に詳述されている。また、S.J. Masonによる“Power Gain in Feedback Amplifier,” （IRE Trans. On Circuit Theory, Vol. CT-1, pp.20-25, 1954年6月）では、帰還と単方向化とを兼ね備える変圧ネットワークの損失が少なくなることを立証している。しかしながら、これには図２の回路ソルーションは示唆されていない。

このタイプの変成器にとっての寄生的なものは、巻線間のクロス‐キャパシタンスＣ_ＰＣの一部がＣ_ＦＢと並列になり、考慮することができるので、問題にはならない。他の寄生キャパシタンスは回路の入力端及び出力端に現れ、これは問題を提起しない。従って、中和条件に周波数の依存性がないため、広い周波数範囲に亘る集積回路環境に帰還キャパシタンスの中和を使用する機会が与えられる。

なお、一般に変成器の巻数比は少なくとも１０又はそれ以上（ｎ≧１０）とする。これにより自己インダクタンスＬ_１が大きくなり、増幅器の入力端における整合素子として用いることができる。Ｌ_１が大きいから、これは基板と寄生結合する。しかし、この素子は増幅器の入力端で分路するため、害を及ぼすことはない。自己インダクタンスＬ_２は極めて小さくすることができ、従ってこれは基板との寄生結合が極めて小さく、交差結合キャパシタンスに比べて無視できるほどのものである。

入力インピーダンスを最適な雑音インピーダンスに等しく設定するために電流帰還変成器を使用するＬＮＡに適用する場合には、先ず最適な雑音整合のために、変成器の巻数比を最適化することができる。第２として、寄生的なものを考慮すべく中和キャパシタンスを計算することができる。最後に、ＩＰ３に係る要件を設定するために帯域外入力成端を最適化することができ、これは以下に述べるように、負荷成端には無関係である。

〔ＩＭ３の除去〕
図３は、ＩＭ３を除去する要件を設定するために、電流帰還変成器を中和キャパシタンスＣ_Ｎ及び増幅器の入力端における整合ネットワークと一緒に使用する本発明の他の実施例を示す。

Ｚ_Ｓ（Δω）とＺ_Ｓ（２ω）とのいずれかの任意の組み合わせによってＩＭ３を除去することができるが、これらは概して選択的な周波数によるものである。広帯域のＩＭ３を除去するための要件は、バイポーラトランジスタＱ_１のベース‐エミッタ接合における抵抗性の帯域外成端によって設定することができ、これは主として次のようなパラメータに依存する。
Z_Ｓ（Δω）＝R_Ｓ（Δω）＝ｆ（ｇ_ｍ，τ_Ｆ，β_Ｆ，ｎ）
Z_Ｓ（２ω）＝R_Ｓ（２ω）＝ｆ（ｇ_ｍ，τ_Ｆ，β_Ｆ，ｎ） Eq(3)

周波数に無関係にＩＭ３が除去されるのは、
C_ＩＮ−C_ｄｅ＝γτ_Ｆｇ_ｍ
の際に、

となる場合であり、ここに、Ｃ_ＩＮは帰還キャパシタンスの中和後にベース‐エミッタ接合に存在する総等化キャパシタンスである。

基本周波数Ｚ_Ｓ（ω），Ｚ_Ｌ（ω）でのソース及び負荷インピーダンスは、最適な利得及び/又は電力変換又は最小雑音に無関係に同調させることができる。さらに、第二調波負荷インピーダンスＺ_Ｌ（２ω）を用いて効率を向上させたり、或いは他の非直線性が支配的である場合の直線性を改善したりすることができる。

〔実施例２〕
図４は電圧帰還変成器を中和キャパシタンスＣ_Ｎ及び抵抗Ｒ_Ｎと一緒に使用する本発明の他の実施例を示す。帰還変成器は図４に規定するように巻数比ｎで相互結合される２つのインダクタＬ_１及びＬ_２で構成される。追加の中和素子Ｒ_Ｎは、トランジスタの入力端に無視できない入力抵抗ｒ_πがある（図１参照）ことから派生する。Ｒ_Ｎを無視すれば、変成器の帰還作用のためにコレクタとベースとの間に抵抗性の等価の帰還素子が現れることになり、これはＣ_ｊｃを中和したにもかかわらず、増幅段を非単方向性にする。このような影響は、ＢＪＴのベースとコレクタとの間に実抵抗を設けることによって補償することができる。なお、ＦＥＴの場合には、理想的にはゲート‐ソース抵抗がなく、ゲート‐ソースキャパシタンスしかないから、このような特別な手段は必要ではない。

Ｃ_ｊｃを中和するためには、次のような条件を満足すべきである。
C_Ｎ+C_π＝（ｎ−１）C_ｊｃ Eq(5)
R_Ｎ＝（ｎ−１）ｒ_π Eq(6)
ここに、ｒ_π＝β_F/ｇ_ｍはＢＪＴの等化入力抵抗であり、Ｃ_π＝τ_Ｆｇ_ｍ+Ｃ_ｊｅはＢＪＴの総等価入力キャパシタンスでであり、これには拡散キャパシタンス（τ_Ｆｇ_ｍ）及びベース‐エミッタ空乏層キャパシタンス（Ｃ_ｊｅ）が含まれる。

さらに、このように実施することにより、出力インピーダンスＺ_ｏｕｔは、ソースインピーダンスＺ_Ｓに無関係に、相互インダクタンスＬ_１及びＬ_２の巻数比ｎとトランジスタＱ_１の相互コンダクタンスｇ_ｍとで低く制御される。即ち、
Z_ｏｕｔ＝ｆ（ｎ，ｇ_ｍ） Eq(7)

これは特に、出力インピーダンスを最大の出力電力及び効率に対して整合させるか、又は低から中くらいの電力増幅器に対する広帯域特性を強化させることが望まれる場合の電力増幅器（ＰＡ）の設計にとって有効である。

〔ＩＭ３の除去〕
図５は、ＩＭ３を除去する要件を設定するために、電圧流帰還変成器を中和キャパシタンスＣ_Ｎ，抵抗Ｒ_ｎ及び増幅器の入力端における整合ネットワークと一緒に使用する本発明の他の実施例を示す。

Ｚ_Ｓ（Δω）とＺ_Ｓ（２ω）とのいずれかの任意の組み合わせによってＩＭ３を除去することができるが、これらは概して選択的な周波数によるものである。広帯域のＩＭ３を除去するための要件は、バイポーラトランジスタＱ_１のベース‐エミッタ接合における抵抗性の帯域外成端によって設定することができ、これは主として次のようなパラメータに依存する。
Z_Ｓ（Δω）＝R_Ｓ（Δω）＝ｆ（ｇ_ｍ，τ_Ｆ，β_Ｆ，ｎ）
Z_Ｓ（２ω）＝R_Ｓ（２ω）＝ｆ（ｇ_ｍ，τ_Ｆ，β_Ｆ，ｎ） Eq(8)

周波数に無関係にＩＭ３が除去されるのは、（始めてここに示す）
C_ＩＮ−C_ｄ＝２τ_Ｆｇ_ｍ
の際に、

となる場合であり、ここに、Ｃ_ＩＮは帰還キャパシタンスの中和後にベース‐エミッタ接合に存在する総等化キャパシタンスである。その導出計算は極めて大規模であり、従ってここでは完全には示されない。

残念ながら、電圧帰還の接続形態では、非線形のベース‐エミッタ電流の小部分が出力に変換され、これは前記式Eq(9)での設定条件によっては補償することができないから、ＩＭ３を完全に除去することにはならい。出力に再度第二調波の短絡を追加することによってＩＭ３が完全に除去される。
Z_Ｌ（２ω）＝０ Eq(10)
なお、この場合にもソース及び負荷インピーダンスＺ_S（ω），Ｚ_L（ω）を最適な利得及び/又は電力変換に無関係に同調させることができる。

さらに、ＩＭ３を完全に除去する必要がなければ、Ｚ_Ｌ（２ω）に同調させることにより、直線性と効率との間でトレード‐オフさせることができる。

〔実施例３〕
図３のシングル‐エンデッド電流帰還接続形態に基づく差動等価回路を図６に示す。電流帰還変成器の一次巻線（Ｌ_１及びＬ_３）は入力変成器Ｔ_１の一部を成し、これにより差動モード及び共通モードの信号を別々に処理することができる。電流帰還変成器の二次巻線（Ｌ_２及びＬ_４）は出力変成器Ｔ_２に接続することができ、これによっても差動モード及び共通モードの信号を別々に処理することができる。このようにして、基本周波数での電力、利得又は雑音に対する直線性及びインピーダンス整合要件が直交性になる。

中和は実施例１にて述べた通りである。周波数に無関係のＩＭ３の除去は、共通モードのソースインピーダンスを次式Eq(11)に従って設定する場合に生じる。

基本のソース及び負荷インピーダンスＺ_S（ω），Ｚ_L（ω）は、最適な利得及び/又は電力転送、又は最少雑音に対して無関係に同調させることができる。

さらに、第二調波負荷インピーダンスＺ_L,C（２ω）は、共通モードのインピーダンスとして出力変成器に現れ、これは効率の向上又は他の非直線性も同様に支配的となる場合の直線性の改善に用いることができる。なお、このような構成は、中央タップにおける共通モードのインピーダンスを介して帯域外成端が設定されるから、原則として、マルチ‐オクターブ帯域をサポートする。

〔実施例４〕
図５のシングル‐エンデッド電圧帰還接続形態に基づく差動的な等価回路図７に示す。電圧帰還変成器の二次巻線（Ｌ_２及びＬ_４）は出力変成器Ｔ_２の一部を成し、これにより差動モード及び共通モードの信号を別々に処理することができる。電流帰還変成器の一次巻線（Ｌ_１及びＬ_３）は入力変成器Ｔ_１に接続することができ、これによっても差動モード及び共通モードの信号を別々に処理することができる。このようにして、基本周波数での電力、利得又は雑音に対する直線性及びインピーダンス整合要件が直交性になる。中和は実施例２にて述べた通りである。

周波数に無関係にＩＭ３が除去されるのは、（始めてここに示す）
C_ＩＮ−C_ｄ＝２τ_Ｆｇ_ｍ
の際に、

となる場合であり、ここに、Ｃ_ＩＮは帰還キャパシタンスの中和後にベース‐エミッタ接合に存在する総等化キャパシタンスである。さらに、完全なる計算を実施するためには第二調波共通モードの負荷成端に関わる次のような要件が存在する。即ち、
Z_Ｌ，Ｃ（２ω）＝０ Eq(13)
ソース及び負荷インピーダンスＺ_S（ω），Ｚ_L（ω）は、最適な利得及び/又は電力転送に対して無関係に同調させることができる。さらに、ＩＭ３を完全に除去する必要がなければ、Ｚ_Ｌ，Ｃ（２ω）に同調させることにより、直線性と効率との間でトレード‐オフさせることができる。

〔他の実施例〕
シングルエンデッド増幅器形態の本発明による他の実施例は、例えば、上述したように金属酸化物トランジスタのような他のトランジスタを用いることもできるが、ＬＮＳ用にバイポーラトランジスタを用いることができる。上述したように、トランジスタ増幅回路は、帰還キャパシタンスを中和すると共に増幅器の入力インピーダンスを設定するために電流−電流帰還変成器を有している。ＩＭ３の除去は入力端の帯域外成端によって実施され、これは増幅器の出力におけるローディングには左右されない。ＩＭ３の除去は直線性を良くすることに寄与し、またキャパシタンスの中和は高くて、安定な利得に寄与する。これらの特徴は、ワイドなダイナミックレンジに亘る利得及び直線性の点から見て従来の技術によるよりも遥かに直交的なものである。従って、高い利得及び良好な直線性に望まれる特性間にトレード−オフが殆どない。特に、これらは良好な直線性及び高い集積化ベルをもって実現でき、これは携帯デバイス又はコンシューマ機器用のワイヤレストランシーバの如き多くの用途にとって重要なことである。増幅器はシングルエンデッド又はエミッタ接地の差動増幅器とすることができる。ＲＦ用途用のGaAs HBT又は他のバイポーラ技術によるもの（SiGe HBT, GaAs HBT, Si BJT）を用いることができる。

他の変形は当業者に明らかであり、これらの変形例も請求の範囲内に網羅すべきものとする。

〔実施例の比較〕
実施例１の有利性が多少劣る点は、電流帰還変成器の一次巻線（Ｌ_１）を接地して、そのインピーダンスをΔωで殆どゼロにするから、広帯域のＩＭ３を除去するのに必要とされるΔωで抵抗性の成端を実現するのが困難なことにある。これは、実施例３用いることによって解決することができ、この実施例３ではこのようなことは問題にならない。

しかしながら、実施例３を用いる場合には、トランジスタで雑音指数を最小にすることは困難である。その理由は、入力の平衡不平衡変成器の損失によって雑音指数の最小化が損なわれるからである。雑音指数を高周波帯域に亘る直線性や、雑音よりも重要と見做すのは設計者次第である。

実施例２及び４は、モバイル通信システムにおける低‐中位増幅器には好ましい。その理由は、中和技法による利得の改善とは別に、出力インピーダンスを最大の転送電力に同調させることができるからである。第二調波負荷インピーダンス（短絡）についての特別な要件は、ＩＭ３を完全に除去するのに必要とされるだけである。実際にはこれは左程多くの問題を提起することにはならない。その理由は、クラス‐ＡＢの増幅器の良好な効率にとっては、第二調波周波数で出力インピーダンスを短絡させる必要があるからである。

実施例３は、広い帯域幅に亘る直線性の点から見て最善である。その理由は、直線性は出力端での第二調波の短絡によっては限定されないからである。理想的には、この回路はＩＭ３を究極的に周波数に無関係に除去する。中和用に交差結合の帰還キャパシタを用いる別のやり方は、高い共通モードの帰還路を生じ、これは第二調波の負荷成端に応じてＩＭ３を除去する。この観点では実施例４も優れている。その理由は、完全除去のための第二調波負荷成端を必要とするけれども、共通モードの帰還路を減る増幅器の入力との相互作用がないからである。

〔関連文献リスト〕
M.P. van der Heijden, H.C. de Graaff and L.C.N. de Vreede,“A Novel Frequency-Independent Third-Order Intermodulation Distortion Cancellation Technique for BJT Amplifier,” IEEE J. Solid-State Circuits, Vol. 37, No. 9, pp. 1176-1183, September 2002．

V. Aparin and C. Persico,“Effect of out-of‐band terminations on intermodulation distortion in common-emitter circuits,” IEEE MTT-S Digest, pp. 723-726, 1998

F.van Rijs, et al.“Influence of Output Impedance on Power Added Efficiency of Si-Bipolar Power Transistors,” 2000 IEEE MTT-S Digest, vol. 3, pp. 1945-1948, June 2000.

G.Niu, et al.“RF Linearity Characteristics of SiGe HBT,” (IEEE Trans. Microwave Theory and Techniques, vol. 49, no.9, pp. 1558‐1565, September 2001.

E.H. Nordholt,“Design of High-performance Negative Feedback Amplifiers” Elsevier, 1983

S.J. Mason,“Power Gain in Feedback Amplifier,” （IRE Trans. On Circuit Theory, Vol. CT-1, pp.20-25, June 1954

既知のＢＪＴ（バイポーラ接合トランジスタ）を簡素化した高周波等価回路を示す図である。 電流帰還変成器によって帰還キャパシタンスを中和する、本発明の実施例による増幅器を示す図である。 中和した電流帰還増幅器にＩＭ３除去回路を有する他の例を示す図である。 電圧帰還変成器による帰還キャパシタンス中和用の回路を有する他の例を示す図である。 中和した電圧帰還増幅器にＩＭ３除去回路を有する他の例を示す図である。 単方向化及びＩＭ３の除去を伴う差動電流帰還増幅器とする他の例を示す図である。 単方向化及びＩＭ３の除去を伴う差動電圧帰還増幅器とする他の例を示す図である。 従来のシングルエンデッド増幅器を示す図である。

Claims (19)

1. 三次相互変調歪み除去用の回路及び帰還キャパシタンス中和用の回路を有するトランジスタ増幅回路。
2. シングルエンデッド増幅器とする、請求項１に記載の増幅回路。
3. 前記帰還キャパシタンス中和用の回路が、電流−電流帰還変成器と、前記増幅器の出力経路に並列に結合されたキャパシタンスとを具えている、請求項１又は２に記載の増幅回路。
4. 前記電流−電流帰還変成器が前記増幅器の入力インピーダンス設定用にも用いられる、請求項３に記載の増幅回路。
5. 前記電流−電流帰還変成器が、前記増幅器の入力端子に並列に結合された第１インダクタと、前記増幅器の出力経路に直列に結合された第２インダクタとを具え、これらの両インダクタが誘導的に相互結合するように位置付けられる、請求項３又は４に記載の増幅回路。
6. 前記帰還キャパシタンス中和用の回路が、電圧帰還変成器と、前記増幅器の入力経路に並列に結合されたキャパシタンスとを具えている、請求項１〜５のいずれか一項に記載の増幅回路。
7. 増幅器の入力抵抗を補償する帰還抵抗も具えている、請求項３〜６のいずれか一項に記載の増幅回路。
8. 前記トランジスタのエミッタを接地する、請求項２〜７のいずれか一項に記載の増幅回路。
9. ２つ以上のトランジスタを有する差動増幅器を具えている、請求項１又は３〜８のいずれか一項に記載の増幅回路。
10. エミッタ接地の差動増幅器を具えている、請求項９に記載の増幅回路。
11. 前記三次相互変調歪み除去用の回路が、前記増幅器の入力端子に配置され、且つ帰還キャパシタンスの中和によりトランジスタのローディングに無関係とする、請求項１〜１０のいずれか一項に記載の増幅回路。
12. 前記三次相互変調歪み除去用の回路が、抵抗性の帯域外成端具える、請求項１〜１１のいずれか一項に記載の増幅回路。
13. 前記三次相互変調歪み除去用回路は、成端インピーダンスが次式、即ち、
    Ｃ_ＩＮ−Ｃ_ｄ＝２τ_Ｆｇ_ｍのときに、
    

    

    又は
    Ｃ_ＩＮ−Ｃ_ｄ＝２τ_Ｆｇ_ｍのときに、
    

    

    によって表されるように構成配置され、ここに、Ｃ_ＩＮは帰還キャパシタンスの中和後におけるトランジスタの総合等化キャパシタンスとする、請求項１〜１２のいずれか一項に記載の増幅回路。
14. 差動又はシングルエンデッド構成に配置されるトランジスタ増幅回路であって、増幅器の入力端子に並列に結合された第１インダクタと、増幅器の出力経路に直列に結合された第２インダクタとを有し、これらのインダクタが誘導的に相互結合されるように位置付けられ、且つ増幅器の出力経路に並列に結合されたキャパシタも有し、該キャパシタ及び前記両インダクタは、寄生の帰還キャパシタンスを中和する大きさとするトランジスタ増幅回路。
15. 差動又はシングルエンデッド構成に配置されるトランジスタ増幅回路であって、増幅器の入力端に直列に結合された第１インダクタと、増幅器の出力経路に並列に結合された第２インダクタとを有し、これらのインダクタが誘導的に相互結合されるように位置付けられ、且つ増幅器の入力経路に並列に結合されたキャパシタも有し、該キャパシタ及び前記両インダクタは、寄生の帰還キャパシタンスを中和する大きさとするトランジスタ増幅回路。
16. 請求項１〜１５のいずれか一項に記載の増幅回路を有するワイヤレストランシーバ。
17. 請求項１６に記載のトランシーバに使用するワイヤレス信号を発生する方法。
18. 請求項１〜１５のいずれか一項に記載の増幅回路を有する集積回路。
19. 請求項１〜１５のいずれか一項に記載の増幅回路を具えるワイヤレストランシーバを有している携帯コンシューマ機器。
    
    

Images