JP2006515671A - Programmable logic analyzer data analysis method - Google Patents

Programmable logic analyzer data analysis method Download PDF

Info

Publication number
JP2006515671A
JP2006515671A JP2004563127A JP2004563127A JP2006515671A JP 2006515671 A JP2006515671 A JP 2006515671A JP 2004563127 A JP2004563127 A JP 2004563127A JP 2004563127 A JP2004563127 A JP 2004563127A JP 2006515671 A JP2006515671 A JP 2006515671A
Authority
JP
Japan
Prior art keywords
data
analysis
programmable logic
analyte
logic analyzer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004563127A
Other languages
Japanese (ja)
Inventor
チェン，チュー−ハオ
チェン，ミン−グォー
ツー，チュン−フェン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zeroplus Technology Co Ltd
Original Assignee
Zeroplus Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zeroplus Technology Co Ltd filed Critical Zeroplus Technology Co Ltd
Publication of JP2006515671A publication Critical patent/JP2006515671A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3177—Testing of logic operation, e.g. by logic analysers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/25—Testing of logic operation, e.g. by logic analysers

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

【課題】 プログラム化可能なロジックアナライザーのデータ分析の方法を提供する。
【解決手段】 主にアナライザーのコントロール回路は被分析物より波形データを取り出し、メモリ内に保存し、該メモリがいっぱいになると、伝送インターフェースによりコンピュータに伝送され、該コンピュータは該波形データをバッファー内に書き込み、さらに該バッファー内のデータはモニタに伝送され表示される。さらにデジタル回路の被分析信号補助分析ステップを行い、こうして使用者はコンピュータ中において該モニタ上に表示されるデータを参考に、エラーデータ分析、比較データ分析、サーチデータ分析などを行い、また分析後のデータはファイル形式で保存され、或いはプリンターを利用しレポートとして使用者に供されるデータ分析を行うことができる。PROBLEM TO BE SOLVED: To provide a data analysis method of a programmable logic analyzer.
A control circuit of an analyzer mainly extracts waveform data from an analyte and stores it in a memory. When the memory is full, it is transmitted to a computer by a transmission interface, and the computer stores the waveform data in a buffer. In addition, the data in the buffer is transmitted to the monitor and displayed. In addition, the digital signal analysis signal auxiliary analysis step is performed, so that the user performs error data analysis, comparative data analysis, search data analysis, etc. with reference to the data displayed on the monitor in the computer. The data can be stored in a file format, or data analysis provided to the user as a report can be performed using a printer.

Description

本発明は一種のプログラム化可能なロジックアナライザーのデータ分析の方法に関する。特に一種のアナライザーは被分析物より波形データを取り出しコンピュータのモニタ上に表示後、デジタル回路の被分析信号補助分析ステップ中において波形品質分析、通信プロトコル分析、メモリデータ分析を行い、こうして使用者はコンピュータ中においてモニタ上に表示されるデータを参考にエラーデータ分析、比較データ分析、サーチデータ分析などを行い、また分析後のデータはファイル形式で保存され、或いはプリンターを利用しレポートとして使用者に供されるプログラム化可能なロジックアナライザーのデータ分析の方法に係る。   The present invention relates to a kind of programmable logic analyzer data analysis method. In particular, a type of analyzer takes waveform data from an analyte and displays it on a computer monitor, and then performs waveform quality analysis, communication protocol analysis, and memory data analysis during the auxiliary signal analysis step of the digital circuit. Perform error data analysis, comparative data analysis, search data analysis, etc. with reference to the data displayed on the monitor in the computer, and the data after analysis is saved in file format or used as a report to the user using a printer It relates to a method of data analysis of a programmable logic analyzer provided.

公知のロジックアナライザーはデジタル回路（IC、集成回路など）に対してのみデータを獲得後、モニタ上に表示するもので、人手によりモニタ上で表示し、目視分析を行うものである。また現在、この業界に属するメーカーの研究開発の方向は以下の４点に限定されている。先ず一つ目はメモリの深度、二つ目はアクセス信号速度、三つ目はトリガー能力、四つ目は安定度（耐雑信号能力）である。しかし、このような研究開発はある種の程度に達した時、さらなる飛躍は非常に難しい。そのため、現在のロジックアナライザーが具備する機能は日進月歩の電子テクノロジー界にあって、プログラマーにとって真に必要なものではなくなっている。プログラマーは製品開発時の全体的な速度を加速するために、彼らが求めるものはさらに多くの、さらに強大な分析測定機能である。
しかし、現在の測定機器の設計/製造メーカーが設計/製造するテスト機種は、通常ある種の特定項目に対してのみテストを行うことができ、同一種類の製品に対してテストを行うことはできない。もしUSBインターフェースの機種をテストしようとするなら、他の例えばRS-232などの通信インターフェースに対してテストを行うことはできない。これでは消費者にとって投資効率が悪いだけでなく、購買意欲をも低下させてしまう。
よって、もしロジックアナライザーがテスト、エラーディテクト、分析などの機能を具えており、テストにある特定の項目を含んでいるなら、その機能はさらに完璧となり、しかも、テスト可能な製品の項目はさらに多くなる。このようなロジックアナライザーはより多くの、より強大な分析テスト機能を具えることができるため、消費者は一台のロジックアナライザーを購入するだけで、多種の製品項目のテストのために数台のテスト機種を購入する必要はなくなる。これにより消費者の購買意欲を刺激し、設計/製造メーカーの製造コストを低下させることができる。 A known logic analyzer obtains data only for a digital circuit (IC, integrated circuit, etc.) and then displays the data on a monitor, which is manually displayed on the monitor for visual analysis. At present, the direction of research and development by manufacturers belonging to this industry is limited to the following four points. The first is the depth of the memory, the second is the access signal speed, the third is the trigger capability, and the fourth is the stability (anti-noise signal capability). However, when such research and development reaches a certain level, further leap forward is very difficult. For this reason, the functions of current logic analyzers are in the rapidly evolving electronic technology world and are not really necessary for programmers. To accelerate the overall speed of product development, programmers need more and more powerful analytical measurement capabilities.
However, test models designed / manufactured by current measurement equipment designers / manufacturers can usually only test certain types of items, not the same type of product. . If you are trying to test a USB interface model, you cannot test it against other communication interfaces such as RS-232. This not only has a poor investment efficiency for consumers, but also reduces the willingness to purchase.
Therefore, if a logic analyzer has functions such as test, error detection, analysis, etc., and includes a specific item in the test, the function becomes even more perfect, and more items of products can be tested. Become. Such logic analyzers can have more and more powerful analytical test functions, so consumers can buy a single logic analyzer and test several different product items. There is no need to purchase a test model. This stimulates consumers' willingness to purchase and can reduce the manufacturing costs of the design / manufacturer.

公知構造には以下の欠点があった。
すなわち公知のロジックアナライザーの研究開発はある種の程度に達した時、さらなる発展が非常に難しいため、現在のロジックアナライザーが具備する機能はプログラマーにとって真に必要なものではなくなっている。にもかかわらず、現在の測定機器の設計/製造メーカーが設計/製造するテスト機種は、通常ある種の特定項目に対してのみテストを行うことができ、同一種類の製品に対してテストを行うことはできないため、消費者にとって投資効率が悪いだけでなく、購買意欲をも低下させてしまっている。
本発明は上記構造の問題点を解決したプログラム化可能なロジックアナライザーのデータ分析の方法を提供するものである。 The known structure has the following drawbacks.
That is, since the research and development of known logic analyzers reach a certain level and further development is very difficult, the functions of current logic analyzers are not really necessary for programmers. Nonetheless, test models designed / manufactured by current measuring instrument design / manufacturers can usually only test certain types of items and test the same type of product. Not only that, but it is not only less efficient for consumers, but it also reduces their willingness to buy.
The present invention provides a programmable logic analyzer data analysis method that solves the above-mentioned structural problems.

上記課題を解決するため、本発明は下記のプログラム化可能なロジックアナライザーのデータ分析の方法を提供する。
それは主にアナライザーのコントロール回路は被分析物より波形データを取り出し、メモリ内に保存し、該メモリがいっぱいになると、伝送インターフェースによりコンピュータに伝送され、該コンピュータは該波形データをバッファー内に書き込み、さらに該バッファー内のデータはモニタに伝送され表示され、さらにデジタル回路の被分析信号補助分析ステップを行い、こうして使用者はコンピュータ中において該モニタ上に表示されるデータを参考に、エラーデータ分析、比較データ分析、サーチデータ分析などを行い、また分析後のデータはファイル形式で保存され、或いはプリンターを利用しレポートとして使用者に供されるデータ分析を行うことができ、
さらにそれは、該アナライザーのコントロール回路は被分析物より波形データを取り出した後、メモリ内に保存し、該メモリがいっぱいになると、バッファー内に書き込み、さらに該バッファー内のデータは表示装置（モニタ）に伝送され表示され、デジタル回路の被分析信号補助分析ステップにおいて波形品質分析、通信プロトコル分析、メモリデータ分析を行い、使用者は表示装置（モニタ）に表示されるデータによりデータ分析を行い、分析後のデータはファイル形式で保存され、或いはプリンターを利用しレポートとして使用者に供されるデータ分析を行うことができることを特徴とするプログラム化可能なロジックアナライザーのデータ分析の方法である。 In order to solve the above problems, the present invention provides the following programmable logic analyzer data analysis method.
It is mainly that the analyzer control circuit retrieves the waveform data from the analyte and stores it in memory, and when the memory is full, it is transmitted to the computer by the transmission interface, which writes the waveform data into the buffer, Further, the data in the buffer is transmitted to and displayed on the monitor, and further, an analysis signal auxiliary analysis step of the digital circuit is performed, so that the user can analyze the error data by referring to the data displayed on the monitor in the computer. Perform comparative data analysis, search data analysis, etc., and the data after analysis can be saved in file format or data analysis provided to users as a report using a printer,
In addition, the control circuit of the analyzer extracts the waveform data from the analyte and stores it in the memory. When the memory is full, the data is written in the buffer, and the data in the buffer is displayed on the display device (monitor). The signal quality is analyzed, the communication protocol is analyzed, and the memory data is analyzed in the auxiliary analysis step of the signal to be analyzed in the digital circuit. The user performs the data analysis based on the data displayed on the display device (monitor). This is a programmable logic analyzer data analysis method characterized in that the later data can be stored in a file format or the data analysis provided to the user as a report can be performed using a printer.

上記のように、本発明の実施により、使用者はデジタル回路の被分析信号補助分析ステップを行い、コンピュータ中においてモニタ上に表示されるデータを参考に、エラーデータ分析、比較データ分析、サーチデータ分析などを行うことができる。さらに分析後のデータはファイル形式で保存され、或いはプリンターを利用しレポートとすることもできる。   As described above, by performing the present invention, the user performs the auxiliary signal analysis step of the digital circuit, referring to the data displayed on the monitor in the computer, error data analysis, comparative data analysis, search data Analysis can be performed. Furthermore, the analyzed data can be saved in a file format, or can be used as a report using a printer.

図１に示すように、本発明のアナライザー１０はコントロール回路１１、伝送インターフェース１２、メモリ１３を含む。該コントロール回路１１はジグ（図示なし）により被分析物１４と相互に接続される。該伝送インターフェース１２はコンピュータ１５と相互に接続し、これにより該コントロール回路１１は該被分析物１４の内部データを読み取り、該メモリ１３内に保存することができる。該メモリ１３がいっぱいになると、該メモリ１３に保存されていたデータは該コンピュータ１５に伝送され、該コンピュータ１５を通して表示される。
さらに、該コントロール回路１１は該被分析物１４が伝送して来る内部データを受信すると、先ず該内部データを圧縮装置１６を経由し圧縮処理し、該メモリ１３中に保存する。該メモリ１３がいっぱいになり、数値データの検査/測定を完璧とし該コンピュータ１５に伝送する時、該コンピュータ１５は該内部データを解凍処理し、表示する。 As shown in FIG. 1, the analyzer 10 of the present invention includes a control circuit 11, a transmission interface 12, and a memory 13. The control circuit 11 is connected to the analyte 14 by a jig (not shown). The transmission interface 12 is interconnected with a computer 15 so that the control circuit 11 can read internal data of the analyte 14 and store it in the memory 13. When the memory 13 is full, the data stored in the memory 13 is transmitted to the computer 15 and displayed through the computer 15.
Furthermore, when the control circuit 11 receives the internal data transmitted by the analyte 14, the control circuit 11 first compresses the internal data via the compression device 16 and stores it in the memory 13. When the memory 13 is full and the inspection / measurement of numerical data is complete and transmitted to the computer 15, the computer 15 decompresses and displays the internal data.

次に図２に示すように、本発明のアナライザー１０の該コントロール回路１１は該被分析物１４中から内部データを読み取った後、直接該メモリ１３中に保存する。該メモリ１３がいっぱいになると、該圧縮装置１６を通してデータを圧縮し、該メモリ１３が保存するデータを該コンピュータ１５に伝送する。該コンピュータ１５によりデータを解凍し表示する。
さらに、図１、２に示すように、該アナライザー１０は使用者がテストしようとする該被分析物１４のデータシートを入力する、或いは直接データベース中よりテストしようとする該被分析物１４の番号を選択すると、該アナライザー１０のコントロール回路１１は該被分析物１４から波形データを獲得し、該メモリ１３中に保存する。該メモリ１３がいっぱいになると、該伝送インターフェース１２により該コンピュータ１５に伝送し、該コンピュータ１５は波形データをそのバッファー内に入力し、該バッファー内のデータをモニタに送り表示する。
同時に図３に示すように、デジタル回路の被分析信号補助分析ステップ１００中において波形品質分析２０、通信プロトコル分析３０、メモリデータ分析４０を行う。こうして、使用者は該コンピュータ１５中においてモニタ上に表示されるデータを参考にしエラーディテクトデータ分析、データ分析比較、データ分析サーチなどを行う。また分析後のデータはファイル形式で保存され、或いはプリンターを利用しレポートとして使用者に提供される。 Next, as shown in FIG. 2, the control circuit 11 of the analyzer 10 of the present invention reads the internal data from the analyte 14 and stores it directly in the memory 13. When the memory 13 is full, the data is compressed through the compression device 16 and the data stored in the memory 13 is transmitted to the computer 15. The computer 15 decompresses and displays the data.
Further, as shown in FIGS. 1 and 2, the analyzer 10 inputs the data sheet of the analyte 14 to be tested by the user, or the number of the analyte 14 to be tested directly from the database. Is selected, the control circuit 11 of the analyzer 10 acquires waveform data from the analyte 14 and stores it in the memory 13. When the memory 13 is full, it is transmitted to the computer 15 by the transmission interface 12, and the computer 15 inputs the waveform data into the buffer and sends the data in the buffer to the monitor for display.
At the same time, as shown in FIG. 3, the waveform quality analysis 20, the communication protocol analysis 30, and the memory data analysis 40 are performed in the analysis target signal auxiliary analysis step 100 of the digital circuit. Thus, the user performs error detection data analysis, data analysis comparison, data analysis search, and the like with reference to the data displayed on the monitor in the computer 15. The analyzed data is stored in a file format or is provided to the user as a report using a printer.

続いて図３、４に示すように、使用者がデジタル回路の被分析信号補助分析ステップ１００において波形品質分析２０を行う時、本発明は以下のステップにより処理を開始する。
（２００）被分析信号を入力する。
（２０１）特性規格に符合するか否かをデータベースロジックと比較する
（２０２）出力ロジックを分析をする。この時、同時に図５に示すように、出力されたロジックの分析は先ずステップ（２０２A）を行い、出力された波形ロジックが特性規格に符合するか否かを判断する。符合するなら、分析を終了する。符合しないなら、ステップ（２０２B）に進む。ステップ（２０２B）では波形表示区（図２１参照）において別の色で標示後、分析動作を終了する。
（２０３）波形幅を分析する。この時、同時に図６に示すように、該波形幅の分析は先ずステップ（２０３A）を行い、波形幅が特性規格に符合するか否かを判断する。もし符合するなら、分析動作を終了する。もし符合しないなら、ステップ（２０３B）に進む。ステップ（２０３B）は波形表示区（図２１参照）において別の色で標示後、分析動作を終了する。
（２０４）比較データを分析する。この時、同時に図７に示すように、その比較データの分析は先ずステップ（２０４A）を行い、次に被分析信号を入力し、次にステップ（２０４B）により使用者は、どのデータと比較するかを選択し、ステップ（２０４C）により今回分析した波形データを波形表示区（図２１参照）において別の色で標示後、分析動作を終了する。
（２０５）禁止入力を分析する。この時、同時に図８に示すように、その禁止入力の分析は先ずステップ（２０５A）を行い、入力された波形ロジックが特性規格に符合するか否かを判断する。もし符合するなら、分析動作を終了する。もし符合しないなら、ステップ（２０５B）を継続する。ステップ（２０５B）で波形表示区（図２１参照）において別の色で標示後、分析動作を終了する。
（２０６）サーチデータを分析する。この時、同時に図９に示すように、そのサーチデータの分析は先ずステップ（２０６A）を行い、使用者は波形表示区（図２１参照）において波形を選択する。通信プロトコル表示ウインドウ（図１９参照）は該波形と相対する通信プロトコル内容に飛び、別の色で標示し、分析動作を終了する。
（２０７）分析後の波形データを該波形表示区（図２１参照）に表示する。
（２０８）ファイルを保存しますか？もし保存するなら、ステップ（２０９）を実行する。しないなら、分析動作を終了する。
（２０９）波形データをファイルとして保存後、分析動作を終了する。 Subsequently, as shown in FIGS. 3 and 4, when the user performs the waveform quality analysis 20 in the analysis target signal auxiliary analysis step 100 of the digital circuit, the present invention starts processing by the following steps.
(200) Input a signal to be analyzed.
(201) The database logic is compared with whether or not it conforms to the characteristic standard. (202) The output logic is analyzed. At the same time, as shown in FIG. 5, the analysis of the output logic first performs step (202A) to determine whether or not the output waveform logic meets the characteristic standard. If it matches, the analysis is terminated. If not, the process proceeds to step (202B). In step (202B), after displaying in a different color in the waveform display section (see FIG. 21), the analysis operation is terminated.
(203) The waveform width is analyzed. At the same time, as shown in FIG. 6, the analysis of the waveform width first performs step (203A) to determine whether or not the waveform width conforms to the characteristic standard. If it matches, the analysis operation is terminated. If not, the process proceeds to step (203B). Step (203B) ends the analysis operation after marking in another color in the waveform display section (see FIG. 21).
(204) Analyze the comparison data. At the same time, as shown in FIG. 7, the analysis of the comparison data first performs step (204A), then inputs the signal to be analyzed, and then in step (204B) the user compares with which data. After the waveform data analyzed this time in step (204C) is marked with another color in the waveform display section (see FIG. 21), the analysis operation is terminated.
(205) Analyze the prohibited input. At the same time, as shown in FIG. 8, the analysis of the prohibited input first performs step (205A) to determine whether or not the input waveform logic conforms to the characteristic standard. If it matches, the analysis operation is terminated. If not, the step (205B) is continued. In step (205B), after displaying in another color in the waveform display section (see FIG. 21), the analysis operation is terminated.
(206) The search data is analyzed. At the same time, as shown in FIG. 9, the analysis of the search data first performs step (206A), and the user selects a waveform in the waveform display area (see FIG. 21). The communication protocol display window (see FIG. 19) jumps to the content of the communication protocol opposite to the waveform, displays it in another color, and ends the analysis operation.
(207) The analyzed waveform data is displayed in the waveform display area (see FIG. 21).
(208) Do you want to save the file? If so, execute step (209). If not, the analysis operation is terminated.
(209) After saving the waveform data as a file, the analysis operation is terminated.

次に図３、１０に示すように、使用者がデジタル回路の被分析信号補助分析ステップ１００中において通信プロトコル分析３０を行う時、本発明は以下のステップにより処理を行う。
（３００）波形分析のデータを利用する。それを文字、数字、或いは符合などに転換し通信プロトコル内容を表示する。
（３０１）データベースロジックが特性規格と符合するか否か比較する。
（３０２）エラーデータを分析する。この時、同時に図１１に示すように、そのエラーディテクトデータの分析は先ずステップ（３０２A）を行い、波型幅が特性規格に符合するか否かを判断する。もし符合するなら、ステップ（３０２B）を行う。符合しないなら、ステップ（３０２D）に進む。ステップ（３０２B）では通信プロトコル内容に転換後、続いて（３０２C）において通信プロトコル内容が特性規格に符合するか否かを判断する。符合するなら、分析動作を終了する。しないなら、以下のステップ（３０２D）に進む。ステップ（３０２D）ではエラー信号フォーマットに転換後、分析動作を終了する。
（３０３）データ分析をサーチする。この時同時に図１２に示すように、データ分析のサーチは先ずステップ（３０３A）を行い、使用者は通信プロトコル表示ウィンドウ（図１９参照）より通信プロトコル内容を選択する。波形表示区（図２１参照）とメモリデータ表示ウィンドウ（図２０参照）は該通信プロトコル内容と相対する波形とメモリ内容に飛び、別の色で標示し、分析動作を終了する。
（３０４）分析後の通信プロトコル内容を該通信プロトコル表示ウィンドウ区（図１９参照）に表示し、ステップ（３０５）に進む。
（３０５）ファイルとして保存するなら、ステップ（３０６）に進む。保存しないなら分析動作を終了する。
（３０６）通信プロトコル内容をファイルとして保存後、分析動作を終了する。 Next, as shown in FIGS. 3 and 10, when the user performs the communication protocol analysis 30 during the analysis target signal auxiliary analysis step 100 of the digital circuit, the present invention performs the following steps.
(300) Use waveform analysis data. It is converted into letters, numbers, or signs to display the contents of the communication protocol.
(301) A comparison is made as to whether or not the database logic matches the characteristic standard.
(302) The error data is analyzed. At the same time, as shown in FIG. 11, the error detection data is analyzed by first performing step (302A) to determine whether or not the waveform width matches the characteristic standard. If they match, step (302B) is performed. If not, go to step (302D). In step (302B), after converting to the communication protocol content, it is subsequently determined in (302C) whether or not the communication protocol content conforms to the characteristic standard. If it matches, the analysis operation is terminated. If not, go to the following step (302D). In step (302D), after converting to the error signal format, the analysis operation is terminated.
(303) Search for data analysis. At the same time, as shown in FIG. 12, the data analysis search first performs step (303A), and the user selects the contents of the communication protocol from the communication protocol display window (see FIG. 19). The waveform display area (see FIG. 21) and the memory data display window (see FIG. 20) jump to the waveform and memory contents opposite to the contents of the communication protocol, label them with different colors, and terminate the analysis operation.
(304) Display the contents of the analyzed communication protocol in the communication protocol display window section (see FIG. 19), and proceed to step (305).
(305) If saved as a file, proceed to step (306). If not saved, the analysis operation is terminated.
(306) After saving the communication protocol contents as a file, the analysis operation is terminated.

次に図３、１３に示すように、使用者が使用者がデジタル回路の被分析信号補助分析ステップ１００中においてメモリデータ分析４０を行う時、本発明は以下のステップにより処理を行う。
（４００）通信プロトコル内容のデータを利用し、被分析物に同一のメモリ内容を複製する。
（４０１）データベースロジックが特性規格に符合するか否か比較する。
（４０２）アクセスデータを分析する。この時、同時に図１４に示すように、そのアクセスデータの分析は先ずステップ（４０２A）を行い、同じアドレスの書き込みと読み出しのデータと同一であるか否かを判断する。もし同一であるなら、分析動作を終了する。もし同一でないなら、ステップ（４０２B）を行う。ステップ（４０２B）はメモリデータ表示ウィンドウ（図２０参照）において別の色で標示し、分析動作を終了する。
（４０３）比較データを分析する。この時、同時に図１５に示すように、その比較データの分析は先ずステップ（４０３A）を行い、再度通信プロトコル内容を入力する。さらに、ステップ（４０３B）により、どのデータと比較するか使用者に選択させ、ステップ（４０３C）により今回分析するメモリ内容をメモリデータ表示ウィンドウ（図２０参照）において別の色で標示し、分析動作を終了する。
（４０４）サーチデータを分析する。先ずステップ（４０４A）を行うために、使用者はメモリデータ表示ウィンドウ（図２０参照）よりあるデータ或いはアドレスとデータ或いはアドレスを選択し、通信プロトコル表示ウィンドウ（図１９参照）は該データ或いはアドレスとデータ或いはアドレスと相対する通信プロトコル内容に飛び、別の色で標示し、分析動作を終了する。
（４０５）分析後のメモリデータをメモリデータ表示ウィンドウ（図２０参照）に標示する。
（４０６）ファイルとして保存するなら、ステップ（４０７）に進み、保存しないなら、分析動作を終了する。
（４０７）メモリデータをファイルに保存後、分析動作を終了する。 Next, as shown in FIGS. 3 and 13, when the user performs the memory data analysis 40 in the signal-analyzed signal auxiliary analysis step 100 of the digital circuit, the present invention performs processing according to the following steps.
(400) Using the data of the communication protocol content, the same memory content is copied to the analyte.
(401) A comparison is made as to whether or not the database logic conforms to the characteristic standard.
(402) The access data is analyzed. At the same time, as shown in FIG. 14, the analysis of the access data first performs step (402A), and determines whether or not the data at the same address is the same as the data written and read out. If they are the same, the analysis operation is terminated. If not, step (402B) is performed. In step (402B), a different color is displayed in the memory data display window (see FIG. 20), and the analysis operation is terminated.
(403) Analyze the comparison data. At the same time, as shown in FIG. 15, the comparison data is analyzed by first performing step (403A) and inputting the contents of the communication protocol again. Further, in step (403B), the user selects which data to compare, and in step (403C), the memory contents to be analyzed this time are displayed in another color in the memory data display window (see FIG. 20), and the analysis operation is performed. Exit.
(404) The search data is analyzed. First, in order to perform step (404A), the user selects a certain data or address and data or address from the memory data display window (see FIG. 20), and the communication protocol display window (see FIG. 19) displays the data or address. Jump to the contents of the communication protocol opposite to the data or address, mark it in another color, and finish the analysis operation.
(405) The memory data after analysis is displayed on the memory data display window (see FIG. 20).
(406) If the file is saved, the process proceeds to step (407); otherwise, the analysis operation is terminated.
(407) After the memory data is stored in the file, the analysis operation is terminated.

続いて図１７に示すように、本発明の別種のアナライザー１０はコントロール回路１１、メモリ１３、表示装置（モニタ）１７、バッファー１８を含む。
該コントロール回路１１はジグ（図示なし）により被分析物１４と接続され、該コントロール回路１１は該被分析物１４の内部データを読み取り、該メモリ１３に保存することができる。該メモリ１３がいっぱいになると、該メモリ１３が保存するデータを該バッファー１８に伝送し、該バッファー１８が保存するデータを該表示装置（モニタ）１７に伝送し表示する。
さらに、該アナライザー１０は使用者が入力する被分析物のデータシートを受信、或いは直接該アナライザー１０のデータベース中から分析しようとする被分析物１４の通り番号を選択する時、該アナライザー１０のコントロール回路１１は該被分析物１４より波形データを取り出し、該メモリ１３中に保存する。該メモリ１３がいっぱいになると、該メモリ１３に保存されたデータをバッファー１８に伝送され、該バッファー１８内のデータを該表示装置（モニタ）１７に伝送し表示する。さらに、デジタル回路の被分析信号補助分析ステップ１００中の波形品質分析２０、通信プロトコル分析３０、メモリデータ分析４０（図３参照）を行う。こうして、使用者は該表示装置（モニタ）１７に表示されるデータを参考にエラー探知データの分析、比較データの分析、サーチデータの分析などを行い、また分析後のデータをファイル形式として保存し、或いはプリンターを利用し印刷し使用者に提供する。
該アナライザー１０はさらに圧縮/解凍装置１９を含むため、該コントロール回路１１は該被分析物１４から読み取った内部データを先ず該圧縮/解凍装置１９を通して圧縮し、該メモリ１３中に保存する。該メモリ１３がいっぱいになると、該圧縮/解凍装置１９によりデータを解凍し、該表示装置（モニタ）１７は表示する。 Next, as shown in FIG. 17, another type of analyzer 10 of the present invention includes a control circuit 11, a memory 13, a display device (monitor) 17, and a buffer 18.
The control circuit 11 is connected to the analyte 14 by a jig (not shown), and the control circuit 11 can read the internal data of the analyte 14 and store it in the memory 13. When the memory 13 is full, the data stored in the memory 13 is transmitted to the buffer 18, and the data stored in the buffer 18 is transmitted to the display device (monitor) 17 for display.
Further, when the analyzer 10 receives the data sheet of the analyte input by the user or directly selects the number of the analyte 14 to be analyzed from the database of the analyzer 10, the analyzer 10 controls the analyzer 10. The circuit 11 extracts the waveform data from the analyte 14 and stores it in the memory 13. When the memory 13 is full, the data stored in the memory 13 is transmitted to the buffer 18, and the data in the buffer 18 is transmitted to the display device (monitor) 17 for display. Further, the waveform quality analysis 20, the communication protocol analysis 30, and the memory data analysis 40 (see FIG. 3) in the signal analysis target auxiliary analysis step 100 of the digital circuit are performed. Thus, the user performs analysis of error detection data, analysis of comparison data, analysis of search data, etc. with reference to data displayed on the display device (monitor) 17, and saves the analyzed data as a file format. Alternatively, print using a printer and provide it to the user.
Since the analyzer 10 further includes a compression / decompression device 19, the control circuit 11 first compresses the internal data read from the analyte 14 through the compression / decompression device 19 and stores it in the memory 13. When the memory 13 is full, the data is decompressed by the compression / decompression device 19 and displayed on the display device (monitor) 17.

さらに図１８に示すように、本発明の別種の実施例ではアナライザー１０の圧縮/解凍装置１９は該コントロール回路１１において該被分析物１４中より内部データを読み取った後、該内部データを直接該メモリ１３中に保存し、該メモリ１３がいっぱいになると、該圧縮/解凍装置１９を通して、該データを圧縮し、しかも該バッファー１８内に書き込み、該バッファー１８内のデータは該圧縮/解凍装置１９を経由し解凍され、該表示装置（モニタ）１７に伝送され、表示される。
上記２実施例中において、コンピュータ１５のバッファー（図示なし）或いはアナライザー１０のバッファー１８の容量は該被分析物１４の内部データの大きさに応じて変化し、該内部データと同様の容量となる。 Further, as shown in FIG. 18, in another embodiment of the present invention, the compression / decompression device 19 of the analyzer 10 reads the internal data from the analyte 14 in the control circuit 11 and then directly reads the internal data. When the data is stored in the memory 13 and the memory 13 is full, the data is compressed through the compression / decompression device 19 and written into the buffer 18. The data in the buffer 18 is stored in the compression / decompression device 19. The image data is decompressed via, transmitted to the display device (monitor) 17 and displayed.
In the above two embodiments, the capacity of the buffer (not shown) of the computer 15 or the buffer 18 of the analyzer 10 varies depending on the size of the internal data of the analyte 14, and has the same capacity as the internal data. .

本発明回路のブロックチャート１である。It is a block chart 1 of the circuit of the present invention. 本発明回路のブロックチャート２である。It is a block chart 2 of the circuit of the present invention. 本発明の作動フローチャートである。It is an operation | movement flowchart of this invention. 本発明デジタル回路波形品質分析の作動フローチャートである。3 is an operation flowchart of digital circuit waveform quality analysis of the present invention. 本発明デジタル回路波形品質分析の出力ロジック分析における作動フローチャートである。It is an operation | movement flowchart in the output logic analysis of digital circuit waveform quality analysis of this invention. 本発明デジタル回路波形品質分析の波形幅分析における作動フローチャートである。It is an operation | movement flowchart in the waveform width analysis of digital circuit waveform quality analysis of this invention. 本発明デジタル回路波形品質分析の比較データ分析における作動フローチャートである。It is an operation | movement flowchart in the comparative data analysis of digital circuit waveform quality analysis of this invention. 本発明デジタル回路波形品質分析の禁止入力分析における作動フローチャートである。It is an operation | movement flowchart in the prohibition input analysis of digital circuit waveform quality analysis of this invention. 本発明デジタル回路波形品質分析のサーチデータ分析における作動フローチャートである。It is an operation | movement flowchart in search data analysis of digital circuit waveform quality analysis of this invention. 本発明の通信プロトコル分析の作動フローチャートである。It is an operation | movement flowchart of the communication protocol analysis of this invention. 本発明通信プロトコル分析のエラーデータ分析における作動フローチャートである。It is an operation | movement flowchart in the error data analysis of this invention communication protocol analysis. 本発明通信プロトコル分析のサーチデータ分析における作動フローチャートである。It is an operation | movement flowchart in search data analysis of this invention communication protocol analysis. 本発明メモリデータ分析の作動フローチャートである。3 is an operation flowchart of memory data analysis of the present invention. 本発明メモリデータ分析のアクセスデータ分析における作動フローチャートである。It is an operation | movement flowchart in the access data analysis of this invention memory data analysis. 本発明メモリデータ分析の比較データ分析における作動フローチャートである。It is an operation | movement flowchart in the comparison data analysis of this invention memory data analysis. 本発明メモリデータ分析のサーチデータ分析における作動フローチャートである。It is an operation | movement flowchart in search data analysis of this invention memory data analysis. 本発明別種の実施例の回路ブロックチャート１である。1 is a circuit block chart 1 of another embodiment of the present invention. 本発明別種の実施例の回路ブロックチャート２である。6 is a circuit block chart 2 of another embodiment of the present invention. 本発明通信プロトコル表示ウィンドウの指示図である。It is an instruction diagram of the communication protocol display window of the present invention. 本発明メモリデータ表示ウィンドウの指示図である。FIG. 6 is an instruction diagram of a memory data display window of the present invention. 本発明ロジックアナライザーコントロール表示ウィンドウの指示図である。It is an instruction diagram of the logic analyzer control display window of the present invention.

符号の説明Explanation of symbols

１０ アナライザー
１１ コントロール回路
１２ 伝送インターフェース
１３ メモリ
１４ 被分析物
１５ コンピュータ
１６ 圧縮装置
１７ 表示装置
１８ バッファー
１９ 圧縮/解凍装置
DESCRIPTION OF SYMBOLS 10 Analyzer 11 Control circuit 12 Transmission interface 13 Memory 14 Analyte 15 Computer 16 Compression apparatus 17 Display apparatus 18 Buffer 19 Compression / decompression apparatus

Claims (28)

主にアナライザーのコントロール回路は被分析物より波形データを取り出し、メモリ内に保存し、該メモリがいっぱいになると、伝送インターフェースによりコンピュータに伝送され、該コンピュータは該波形データをバッファー内に書き込み、さらに該バッファー内のデータはモニタに伝送され表示され、さらにデジタル回路の被分析信号補助分析ステップを行い、こうして使用者はコンピュータ中において該モニタ上に表示されるデータを参考にデータ分析を行うことを特徴とするプログラム化可能なロジックアナライザーのデータ分析の方法。   Mainly, the analyzer control circuit retrieves the waveform data from the analyte and stores it in the memory. When the memory is full, it is transmitted to the computer by the transmission interface, and the computer writes the waveform data in the buffer. The data in the buffer is transmitted to and displayed on the monitor, and further the auxiliary analysis step of the signal to be analyzed in the digital circuit is performed, so that the user can analyze the data in the computer with reference to the data displayed on the monitor. Features a programmable logic analyzer data analysis method. 前記デジタル回路の被分析信号補助分析ステップ中には波形品質分析機能を具えることを特徴とする請求項１記載のプログラム化可能なロジックアナライザーのデータ分析の方法。   2. The programmable logic analyzer data analysis method of claim 1, further comprising a waveform quality analysis function during the auxiliary signal analysis step of the digital circuit. 前記デジタル回路の被分析信号補助分析ステップ中には通信プロトコル分析機能を具えることを特徴とする請求項１記載のプログラム化可能なロジックアナライザーのデータ分析の方法。   The programmable logic analyzer data analysis method of claim 1, further comprising a communication protocol analysis function during the auxiliary signal analysis step of the digital circuit. 前記デジタル回路の被分析信号補助分析ステップにはメモリデータ分析機能を具えることを特徴とする請求項１記載のプログラム化可能なロジックアナライザーのデータ分析の方法。   2. The method of programmable logic analyzer data analysis of claim 1, wherein the step of analyzing the auxiliary signal of the digital circuit comprises a memory data analysis function. 前記アナライザーのコントロール回路は被分析物より波形データを取り出す時、使用者が入力する分析しようとする被分析物のデータシートを通して関連する分析使用を行うことを特徴とする請求項１記載のプログラム化可能なロジックアナライザーのデータ分析の方法。   2. The program according to claim 1, wherein when the waveform data is extracted from the analyte, the control circuit of the analyzer performs the related analysis use through the data sheet of the analyte to be analyzed input by the user. Possible logic analyzer data analysis methods. 前記アナライザーのコントロール回路は被分析物より波形データを取り出す時、直接データベース中より分析しようとする被分析物の通り番号を選択し関連する分析使用を行うことを特徴とする請求項１記載のプログラム化可能なロジックアナライザーのデータ分析の方法。   2. The program according to claim 1, wherein when the waveform data is extracted from the analyte, the control circuit of the analyzer selects the number of the analyte to be analyzed directly from the database and performs the related analysis use. Logic analyzer data analysis method. 前記分析後のデータはファイル形式で保存されることを特徴とする請求項１記載のプログラム化可能なロジックアナライザーのデータ分析の方法。   The programmable logic analyzer data analysis method according to claim 1, wherein the analyzed data is stored in a file format. 前記分析後のデータはプリンターによりレポートとして印刷されることを特徴とする請求項１記載のプログラム化可能なロジックアナライザーのデータ分析の方法。   The programmable logic analyzer data analysis method according to claim 1, wherein the analyzed data is printed as a report by a printer. 前記コンピュータのバッファーの容量は前記被分析物内部データの大きさに応じて変化することを特徴とする請求項１記載のプログラム化可能なロジックアナライザーのデータ分析の方法。   The programmable logic analyzer data analysis method according to claim 1, wherein the buffer capacity of the computer varies according to the size of the internal data of the analyte. 前記デジタル回路の被分析信号補助分析ステップは前記被分析物のデータに対してエラーデータ分析を行うことを特徴とする請求項１記載のプログラム化可能なロジックアナライザーのデータ分析の方法。   2. The method of programmable logic analyzer data analysis according to claim 1, wherein the analysis signal auxiliary analysis step of the digital circuit performs error data analysis on the data of the analyte. 前記デジタル回路の被分析信号補助分析ステップは前記被分析物のデータに対して比較データ分析を行うことを特徴とする請求項１記載のプログラム化可能なロジックアナライザーのデータ分析の方法。   The method of programmable logic analyzer data analysis according to claim 1, wherein the analysis signal auxiliary analysis step of the digital circuit performs comparative data analysis on the data of the analyte. 前記デジタル回路の被分析信号補助分析ステップは前記被分析物のデータに対してサーチデータ分析を行うことを特徴とする請求項１記載のプログラム化可能なロジックアナライザーのデータ分析の方法。   2. The programmable logic analyzer data analysis method according to claim 1, wherein the analysis signal auxiliary analysis step of the digital circuit performs search data analysis on the data of the analyte. 前記アナライザーはさらに圧縮装置を設置し、前記コントロール回路は前記被分析物中より波形データを取り出し、該圧縮装置を通して該データを圧縮し、前記メモリ中に保存し、前記メモリがいっぱいになると、前記メモリが保存した波形データはコンピュータに伝送され、該コンピュータにより該データを解凍後、表示することを特徴とする請求項１記載のプログラム化可能なロジックアナライザーのデータ分析の方法。   The analyzer further includes a compression device, and the control circuit retrieves waveform data from the analyte, compresses the data through the compression device, stores the data in the memory, and when the memory is full, 2. The programmable logic analyzer data analysis method according to claim 1, wherein the waveform data stored in the memory is transmitted to a computer, and the data is decompressed by the computer and displayed. 前記アナライザーはさらに圧縮装置を設置し、前記コントロール回路は前記被分析物中より波形データを取り出し先ず前記メモリ中に保存し、前記メモリがいっぱいになると、該圧縮装置を通して前記波形データを圧縮しコンピュータに伝送し、該コンピュータにより該データを解凍後、表示することを特徴とする請求項１記載のプログラム化可能なロジックアナライザーのデータ分析の方法。   The analyzer further includes a compression device, and the control circuit extracts waveform data from the analyte and first stores it in the memory. When the memory is full, the waveform data is compressed through the compression device to compress the waveform data. The programmable logic analyzer data analysis method according to claim 1, wherein the data is decompressed by the computer and displayed after being decompressed by the computer. 主にアナライザーのコントロール回路は被分析物より波形データを取り出し、メモリ内に保存し、該メモリがいっぱいになると、バッファー内に書き込み、さらに該バッファー内のデータは表示装置（モニタ）に伝送され表示され、さらにデジタル回路の被分析信号補助分析ステップを行い、こうして使用者は該表示装置（モニタ）上において表示されるデータを参考にデータ分析を行うことを特徴とするプログラム化可能なロジックアナライザーのデータ分析の方法。   The analyzer control circuit mainly extracts the waveform data from the analyte and stores it in the memory. When the memory is full, the data is written into the buffer, and the data in the buffer is transmitted to the display device (monitor) for display. A programmable logic analyzer characterized in that it further performs an auxiliary signal analysis step of the digital circuit, and thus the user performs data analysis with reference to the data displayed on the display device (monitor). Data analysis method. 前記デジタル回路の被分析信号補助分析ステップ中には波形品質分析機能を具えることを特徴とする請求項１５記載のプログラム化可能なロジックアナライザーのデータ分析の方法。   16. The programmable logic analyzer data analysis method of claim 15, further comprising a waveform quality analysis function during the auxiliary signal analysis step of the digital circuit. 前記デジタル回路の被分析信号補助分析ステップ中には通信プロトコル分析機能を具えることを特徴とする請求項１５記載のプログラム化可能なロジックアナライザーのデータ分析の方法。   16. The programmable logic analyzer data analysis method of claim 15, further comprising a communication protocol analysis function during the auxiliary signal analysis step of the digital circuit. 前記デジタル回路の被分析信号補助分析ステップにはメモリデータ分析機能を具えることを特徴とする請求項１５記載のプログラム化可能なロジックアナライザーのデータ分析の方法。   16. The method of programmable logic analyzer data analysis of claim 15, wherein the step of analyzing the auxiliary signal of the digital circuit comprises a memory data analysis function. 前記アナライザーの前記コントロール回路は前記被分析物より前記波形データを取り出す時、使用者が入力する分析しようとする前記被分析物のデータシートを通して関連する分析使用を行うことを特徴とする請求項１５記載のプログラム化可能なロジックアナライザーのデータ分析の方法。   16. The control circuit of the analyzer, when taking out the waveform data from the analyte, performs a related analysis use through a data sheet of the analyte to be analyzed input by a user. Programmable logic analyzer data analysis method as described. 前記アナライザーの前記コントロール回路は前記被分析物より前記波形データを取り出す時、直接データベースより分析しようとする前記被分析物の通し番号を選択し関連する分析使用を行うことを特徴とする請求項１５記載のプログラム化可能なロジックアナライザーのデータ分析の方法。   16. The control circuit of the analyzer, when taking out the waveform data from the analyte, selects a serial number of the analyte to be analyzed directly from a database and performs a related analysis use. Programmable logic analyzer data analysis method. 前記分析後のデータはファイル形式で保存されることを特徴とする請求項１５記載のプログラム化可能なロジックアナライザーのデータ分析の方法。   The programmable logic analyzer data analysis method according to claim 15, wherein the analyzed data is stored in a file format. 前記分析後のデータはプリンターによりレポートとして印刷されることを特徴とする請求項１５記載のプログラム化可能なロジックアナライザーのデータ分析の方法。   16. The programmable logic analyzer data analysis method according to claim 15, wherein the analyzed data is printed as a report by a printer. 前記アナライザーの前記バッファーの容量は前記被分析物の内部データの大きさに応じて変化することを特徴とする請求項１５記載のプログラム化可能なロジックアナライザーのデータ分析の方法。   The programmable logic analyzer data analysis method of claim 15, wherein the buffer capacity of the analyzer varies according to the size of internal data of the analyte. 前記デジタル回路の被分析信号補助分析ステップは前記被分析物のデータに対してエラーデータの分析を行うことを特徴とする請求項１５記載のプログラム化可能なロジックアナライザーのデータ分析の方法。   16. The method of programmable logic analyzer data analysis according to claim 15, wherein the analyzing signal auxiliary analysis step of the digital circuit performs error data analysis on the analyte data. 前記デジタル回路の被分析信号補助分析ステップは前記被分析物のデータに対して比較データの分析を行うことを特徴とする請求項１５記載のプログラム化可能なロジックアナライザーのデータ分析の方法。   16. The programmable logic analyzer data analysis method according to claim 15, wherein the analysis signal auxiliary analysis step of the digital circuit analyzes the comparison data for the data of the analyte. 前記デジタル回路の被分析信号補助分析ステップは前記被分析物のデータに対してサーチデータの分析を行うことを特徴とする請求項１５記載のプログラム化可能なロジックアナライザーのデータ分析の方法。   16. The programmable logic analyzer data analysis method according to claim 15, wherein the analysis signal auxiliary analysis step of the digital circuit performs analysis of search data on the data of the analyte. 前記アナライザーはさらに圧縮/解凍装置を設置し、前記コントロール回路は前記被分析物中より波形データを取り出し、該圧縮/解凍装置を通して該データを圧縮し、前記メモリ中に保存し、前記メモリがいっぱいになると、該圧縮/解凍装置により該データを解凍後、前記バッファーに保存し、さらに前記表示装置（モニタ）を通して表示することを特徴とする請求項１５記載のプログラム化可能なロジックアナライザーのデータ分析の方法。   The analyzer further includes a compression / decompression device, and the control circuit extracts waveform data from the analyte, compresses the data through the compression / decompression device, stores the data in the memory, and the memory is full. 16. The programmable logic analyzer data analysis according to claim 15, wherein the data is decompressed by the compression / decompression device, stored in the buffer, and displayed through the display device (monitor). the method of. 前記アナライザーはさらに圧縮/解凍装置を設置し、前記コントロール回路は前記被分析物中より波形データを取り出し、前記メモリ中に保存し、前記メモリがいっぱいになると、該圧縮/解凍装置を通して該波形データを圧縮/解凍し、前記バッファー中に保存し、該圧縮/解凍装置により該データを解凍後、前記表示装置（モニタ）を通して表示することを特徴とする請求項１５記載のプログラム化可能なロジックアナライザーのデータ分析の方法。
The analyzer further includes a compression / decompression device, and the control circuit extracts waveform data from the analyte and stores it in the memory. When the memory is full, the waveform data is passed through the compression / decompression device. 16. A programmable logic analyzer according to claim 15, wherein the data is compressed / decompressed, stored in the buffer, the data is decompressed by the compression / decompression device, and then displayed through the display device (monitor). Data analysis methods.
JP2004563127A 2002-12-31 2002-12-31 Programmable logic analyzer data analysis method Pending JP2006515671A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2002/038991 WO2004059334A1 (en) 2002-12-31 2002-12-31 Programmable logic analyzer data analyzing method

Publications (1)

Publication Number Publication Date
JP2006515671A true JP2006515671A (en) 2006-06-01

Family

ID=32679920

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004563127A Pending JP2006515671A (en) 2002-12-31 2002-12-31 Programmable logic analyzer data analysis method

Country Status (7)

Country Link
JP (1) JP2006515671A (en)
CN (1) CN1788207A (en)
AU (1) AU2002364532A1 (en)
CA (1) CA2511394A1 (en)
DE (1) DE10297849T5 (en)
GB (1) GB2411965A (en)
WO (1) WO2004059334A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017009607A (en) * 2015-06-24 2017-01-12 ゼロプラス テクノロジー コーポレッド リミテッドＺｅｒｏｐｌｕｓ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏ．，Ｌｔｄ． Multiple analysis system and multiple analyzer thereof

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8502821B2 (en) * 2008-02-04 2013-08-06 C Speed, Llc System for three-dimensional rendering of electrical test and measurement signals
CN103730168A (en) * 2012-10-11 2014-04-16 孕龙科技股份有限公司 Method for detecting data storage apparatus
TWI554768B (en) * 2014-10-21 2016-10-21 Zeroplus Technology Co Ltd Logic analyzer calibration method

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4445192A (en) * 1980-11-25 1984-04-24 Hewlett-Packard Company Logic state analyzer with time and event count measurement between states
US4414638A (en) * 1981-04-30 1983-11-08 Dranetz Engineering Laboratories, Inc. Sampling network analyzer with stored correction of gain errors
US4507740A (en) * 1981-09-08 1985-03-26 Grumman Aerospace Corporation Programmable signal analyzer
HU184537B (en) * 1982-03-31 1984-09-28 Elektroakusztikai Gyar Fast fourier-analizator with multiprocessor
FR2529041A1 (en) * 1982-06-18 1983-12-23 Thomson Csf METHOD FOR ANALYZING DIFFUSE DATA, NETWORK ANALYZER USING SUCH A METHOD AND RECEPTION EQUIPMENT USING SUCH ANALYZER
US6247147B1 (en) * 1997-10-27 2001-06-12 Altera Corporation Enhanced embedded logic analyzer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017009607A (en) * 2015-06-24 2017-01-12 ゼロプラス テクノロジー コーポレッド リミテッドＺｅｒｏｐｌｕｓ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏ．，Ｌｔｄ． Multiple analysis system and multiple analyzer thereof

Also Published As

Publication number Publication date
WO2004059334A1 (en) 2004-07-15
CA2511394A1 (en) 2004-07-15
GB2411965A (en) 2005-09-14
DE10297849T5 (en) 2005-12-15
CN1788207A (en) 2006-06-14
WO2004059334A8 (en) 2004-09-30
AU2002364532A1 (en) 2004-07-22
GB0512636D0 (en) 2005-07-27

Similar Documents

Publication Publication Date Title
CN102981954B (en) The compatibility test method and electronic installation of a kind of input method
CN102334096A (en) Platform agnostic screen capture tool
JP2008102758A (en) Method for preparing fmea (failure mode effect analysis) sheet and automatic preparation apparatus of fmea sheet
CN109814868B (en) Network transmission simulation method and device, computer equipment and storage medium
JP2006515671A (en) Programmable logic analyzer data analysis method
CN103593282B (en) Product automation tests implementation method and product automation test aid
US20070055910A1 (en) Information processing apparatus, self-diagnosis method, and program
US20060075212A1 (en) Programmable logic analyzer data analyzing method
US20080262671A1 (en) Vehicle Quality Analyzing System and Plural Data Management Method
JP2003122751A (en) Translation device
JP2000124863A (en) Transmission quality diagnostic system and computer readable medium with program for computer for executing transmission quality diagnostic method recorded therein
JPH09305632A (en) Method for analyzing structure and its device
JPH04143830A (en) Development supporting system for software
JP2572526Y2 (en) Material testing machine
JP4239626B2 (en) Measuring instrument control system
JP2000088612A (en) Method of displaying data and measuring apparatus using the method
JPH09222465A (en) Pattern data adress retrieval-display device of test pattern for lsi tester
JPH11108996A (en) Deficiency analyzer for semiconductor tester
JPH0429015A (en) Analytic device for digital speed data
CN115474040A (en) Method and device for testing network video equipment, electronic equipment and storage medium
GB2400004A (en) Picture analyser with windows interface
JPH0535704A (en) Operating state analyzer for parallel computer
JP2002170396A (en) Fail analyzing device
JPH10122962A (en) Spectrophotometer
JPH07141437A (en) Process flow chart analysis device

Legal Events

Date Code Title Description
A072 Dismissal of procedure [no reply to invitation to correct request for examination]

Free format text: JAPANESE INTERMEDIATE CODE: A073

Effective date: 20060307

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081009

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081111

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090512