JP2006352014A - 整流素子およびその製造方法 - Google Patents
整流素子およびその製造方法 Download PDFInfo
- Publication number
- JP2006352014A JP2006352014A JP2005179380A JP2005179380A JP2006352014A JP 2006352014 A JP2006352014 A JP 2006352014A JP 2005179380 A JP2005179380 A JP 2005179380A JP 2005179380 A JP2005179380 A JP 2005179380A JP 2006352014 A JP2006352014 A JP 2006352014A
- Authority
- JP
- Japan
- Prior art keywords
- impurity region
- electrode
- semiconductor layer
- convex portion
- impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
【解決手段】 整流素子10は、ワイドバンドギャップ半導体よりなるn-半導体層2と、n-半導体層2内に形成され、かつn-半導体層2に取り囲まれるように形成されたn型半導体層5と、n-半導体層2にショットキー接触し、かつn型半導体層5に電気的に接続されたショットキー電極3と、ショットキー電極3とは異なる電位を印加可能であり、かつn-半導体層2に電気的に接続されたカソード電極4とを備えている。ショットキー電極3とカソード電極4との電位差が変化することにより、n型半導体層5とカソード電極4との間に電流を流す状態と、n型半導体層5とカソード電極4との間に存在するn-半導体層2を空乏層化することによってn型半導体層5とカソード電極4との間の電流経路を遮断する状態とを選択可能である。
【選択図】 図1
Description
(実施の形態1)
図1(a)は、本発明の実施の形態1における整流素子の構成を示す断面図である。図1(b)は、図1(a)のB−B線に沿う濃度プロファイルを模式的に示す図である。なお、図1(a)は、後述する図2および図3におけるI−I線に沿う断面図である。図1を参照して、整流素子10は、n+半導体基板20と、第1不純物領域としてのn-半導体層2と、第2不純物領域としてのn型半導体層5と、アノード電極8と、第2電極としてのカソード電極4とを備えている。アノード電極8は、第1電極としてのショットキー電極3とAl(アルミニウム)電極7とを有している。
図11は、本発明の実施の形態2における整流素子の構成を示す断面図である。図11を参照して、本実施の形態の整流素子10aにおいて、n-半導体層2はその主表面に凸部12を有している。凸部12は、凸部12以外の領域におけるn+半導体基板20上のn-半導体層2に溝(肩部)13を形成することによって形成されている。凸部12の上面12aにはn型半導体層5が形成されている。そして、凸部12の上面12aおよび側面12bと、溝13の底面とを覆うように、ショットキー電極3が形成されている。これにより、ショットキー電極3は、凸部12の上面12aにおいてn型半導体層5にショットキー接触し、凸部12の側面12bおよび溝13の底面においてn-半導体層2にショットキー接触している。ショットキー電極3の上にはAl電極7が形成されている。なお、凸部12におけるn-半導体層2の不純物濃度が凸部12以外のn-半導体層2の不純物濃度よりも低くなっていてもよい。
図19は、本発明の実施の形態3における整流素子の構成を示す断面図である。図19を参照して、本実施の形態の整流素子10bにおいては、凸部12の上面12aから側面12bへ延びるようにn型半導体層5が形成されている。また、凸部12の上面12aおよび側面12bと、溝13の底面とを覆うようにショットキー電極3が形成されている。これにより、ショットキー電極3は、凸部12の上面12aおよび側面12b上部においてn型半導体層5にショットキー接触し、凸部12の側面12b下部および溝13の底面においてn-半導体層2にショットキー接触している。
Claims (10)
- ワイドバンドギャップ半導体よりなる第1不純物領域と、
前記第1不純物領域内に形成され、かつ前記第1不純物領域に取り囲まれるように形成され、かつ前記第1不純物領域と同じ導電型であり、かつ前記第1不純物領域よりも不純物濃度が高い第2不純物領域と、
前記第1不純物領域にショットキー接触し、かつ前記第2不純物領域に電気的に接続された第1電極と、
前記第1電極とは異なる電位を印加可能であり、かつ前記第1不純物領域に電気的に接続された第2電極とを備え、
前記第1電極と前記第2電極との電位差が変化することにより、前記第2不純物領域と前記第2電極との間に電流を流す状態と、前記第2不純物領域と前記第2電極との間に存在する前記第1不純物領域を空乏層化することによって前記第2不純物領域と前記第2電極との間の電流経路を遮断する状態とを選択可能な、整流素子。 - 前記第1不純物領域は凸部を有し、かつ前記第2不純物領域は前記凸部の上面に形成されており、かつ前記凸部の上面において前記第2不純物領域と前記第1電極とが接触することを特徴とする、請求項1に記載の整流素子。
- 前記凸部における第1不純物領域の不純物濃度が前記凸部以外の前記第1不純物領域の不純物濃度よりも低いことを特徴とする、請求項2に記載の整流素子。
- 前記第2不純物領域は前記凸部の上面から側面へ延びるように形成されており、かつ前記凸部の上面および側面において前記第2不純物領域と前記第1電極とが接触することを特徴とする、請求項2または3に記載の整流素子。
- 請求項1〜4に記載の整流素子を複数備え、
複数の前記整流素子における前記第2不純物領域の各々は、平面的に見てマトリクス状あるいはストライプ状に形成されていることを特徴とする、整流素子。 - ワイドバンドギャップ半導体よりなる第1不純物領域の表面に、前記第1不純物領域と同じ導電型であり、かつ前記第1不純物領域よりも不純物濃度が高い第2不純物領域を形成する工程と、
前記第1不純物領域および前記第2不純物領域の表面上に、前記第1不純物領域にショットキー接触し、かつ前記第2不純物領域に電気的に接続された第1電極を形成する工程と、
前記第1電極とは異なる電位を印加可能であり、かつ前記第1不純物領域に電気的に接続するように、第2電極を形成する工程とを備え、
前記第1電極と前記第2電極との電位差が変化することにより、前記第2不純物領域と前記第2電極との間に電流を流す状態と、前記第2不純物領域と前記第2電極との間に存在する前記第1不純物領域を空乏層化することによって前記第2不純物領域と前記第2電極との間の電流経路を遮断する状態とを選択可能であるように、前記第1不純物領域の不純物濃度が調整される、整流素子の製造方法。 - 前記第1不純物領域に凸部を形成する工程をさらに備え、
前記第2不純物領域を形成する工程において、前記凸部の上面に前記第2不純物領域を形成することを特徴とする、請求項6に記載の整流素子の製造方法。 - 前記第2不純物領域を形成する工程において、前記凸部の上面から側面へ延びるように前記第2不純物領域を形成することを特徴とする、請求項7に記載の整流素子の製造方法。
- 前記第2不純物領域を形成する工程は、前記凸部の肩部にマスク層を形成する工程と、前記マスク層をマスクとして前記凸部の上面および側面にイオン注入することにより前記第2不純物領域を形成する工程とを有する、請求項8に記載の整流素子の製造方法。
- 前記第1不純物領域および前記第2不純物領域の表面を熱酸化することにより熱酸化膜を形成する工程と、
前記熱酸化膜を除去する工程とをさらに備える、請求項6〜9のいずれかに記載の整流素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005179380A JP4715324B2 (ja) | 2005-06-20 | 2005-06-20 | 整流素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005179380A JP4715324B2 (ja) | 2005-06-20 | 2005-06-20 | 整流素子 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010215295A Division JP2010283403A (ja) | 2010-09-27 | 2010-09-27 | 整流素子およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006352014A true JP2006352014A (ja) | 2006-12-28 |
JP4715324B2 JP4715324B2 (ja) | 2011-07-06 |
Family
ID=37647506
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005179380A Expired - Fee Related JP4715324B2 (ja) | 2005-06-20 | 2005-06-20 | 整流素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4715324B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010016065A (ja) * | 2008-07-01 | 2010-01-21 | Furukawa Electric Co Ltd:The | ショットキーバリアダイオードおよびその製造方法 |
US9786740B2 (en) | 2014-03-20 | 2017-10-10 | Kabushiki Kaisha Toshiba | Semiconductor device and method for producing the same |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08264811A (ja) * | 1995-03-27 | 1996-10-11 | Toshiba Corp | ショットキーバリアダイオード |
JP2000512075A (ja) * | 1996-05-13 | 2000-09-12 | ノース・キャロライナ・ステイト・ユニヴァーシティ | ショットキー障壁整流器およびその製造方法 |
JP2000252479A (ja) * | 1999-03-01 | 2000-09-14 | Fuji Electric Co Ltd | ショットキーバリアダイオードおよびその製造方法 |
JP2003504855A (ja) * | 1999-07-03 | 2003-02-04 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 金属半導体コンタクトを備えたダイオード、および金属半導体コンタクトを備えたダイオードの製造方法 |
JP2003506903A (ja) * | 1999-08-10 | 2003-02-18 | イノベイティブ・テクノロジー・ライセンシング・エルエルシー | ハイパワー整流器 |
-
2005
- 2005-06-20 JP JP2005179380A patent/JP4715324B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08264811A (ja) * | 1995-03-27 | 1996-10-11 | Toshiba Corp | ショットキーバリアダイオード |
JP2000512075A (ja) * | 1996-05-13 | 2000-09-12 | ノース・キャロライナ・ステイト・ユニヴァーシティ | ショットキー障壁整流器およびその製造方法 |
JP2000252479A (ja) * | 1999-03-01 | 2000-09-14 | Fuji Electric Co Ltd | ショットキーバリアダイオードおよびその製造方法 |
JP2003504855A (ja) * | 1999-07-03 | 2003-02-04 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 金属半導体コンタクトを備えたダイオード、および金属半導体コンタクトを備えたダイオードの製造方法 |
JP2003506903A (ja) * | 1999-08-10 | 2003-02-18 | イノベイティブ・テクノロジー・ライセンシング・エルエルシー | ハイパワー整流器 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010016065A (ja) * | 2008-07-01 | 2010-01-21 | Furukawa Electric Co Ltd:The | ショットキーバリアダイオードおよびその製造方法 |
US9786740B2 (en) | 2014-03-20 | 2017-10-10 | Kabushiki Kaisha Toshiba | Semiconductor device and method for producing the same |
Also Published As
Publication number | Publication date |
---|---|
JP4715324B2 (ja) | 2011-07-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100884077B1 (ko) | 트렌치 쇼트키 정류기 | |
US8946726B2 (en) | Grid-UMOSFET with electric field shielding of gate oxide | |
KR100937276B1 (ko) | 반도체 디바이스 및 그 제조 방법 | |
JP5303819B2 (ja) | 半導体装置およびその製造方法 | |
JP4683075B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
CN103606551B (zh) | 碳化硅沟槽型半导体器件及其制作方法 | |
JP2009194127A (ja) | 半導体装置およびその製造方法 | |
US9276075B2 (en) | Semiconductor device having vertical MOSFET structure that utilizes a trench-type gate electrode and method of producing the same | |
JP2010147399A (ja) | トレンチショットキバリアダイオード | |
CN111403486B (zh) | 一种沟槽型mosfet结构及其制作方法 | |
CN109755322B (zh) | 碳化硅mosfet器件及其制备方法 | |
JP2006352028A (ja) | 整流素子およびその製造方法 | |
JP5140998B2 (ja) | ワイドバンドギャップ半導体装置およびその製造方法 | |
JP4844125B2 (ja) | 半導体装置およびその製造方法 | |
JP2006352006A (ja) | 整流素子およびその製造方法 | |
JP2012004197A (ja) | 半導体装置及びその製造方法 | |
US20060071235A1 (en) | Lateral semiconductor diode and method for fabricating it | |
JP2006049455A (ja) | トレンチ型絶縁ゲート半導体装置 | |
JP2008160024A (ja) | 半導体装置 | |
US20150255629A1 (en) | Semiconductor device | |
JP6648852B1 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
CN104078493A (zh) | 半导体装置 | |
JP4715324B2 (ja) | 整流素子 | |
KR20180044110A (ko) | 실리콘 카바이드 트렌치 쇼트키 배리어 다이오드의 제조방법 | |
JP2011142355A (ja) | 整流素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080116 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100726 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100803 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100927 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110301 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110314 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140408 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |