JP2006349930A - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP2006349930A JP2006349930A JP2005175232A JP2005175232A JP2006349930A JP 2006349930 A JP2006349930 A JP 2006349930A JP 2005175232 A JP2005175232 A JP 2005175232A JP 2005175232 A JP2005175232 A JP 2005175232A JP 2006349930 A JP2006349930 A JP 2006349930A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal display
- signal
- synchronization signal
- display panel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 76
- 238000000034 method Methods 0.000 claims description 8
- 238000001514 detection method Methods 0.000 claims description 5
- 230000001360 synchronised effect Effects 0.000 claims description 5
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 abstract description 11
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 abstract description 11
- 239000000758 substrate Substances 0.000 description 17
- 239000007921 spray Substances 0.000 description 11
- 238000006243 chemical reaction Methods 0.000 description 10
- 239000003990 capacitor Substances 0.000 description 6
- 230000005684 electric field Effects 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 3
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000004043 responsiveness Effects 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
- G09G5/008—Clock recovery
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Crystallography & Structural Chemistry (AREA)
- Nonlinear Science (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Mathematical Physics (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Abstract
【課題】入力クロック信号に依存せずに駆動タイミングを生成し、表示上の不具合を解消して画質を向上させる。
【解決手段】液晶表示装置のコントローラ5において、クロック生成部50が常に一定のクロック信号CLK2を生成し、同期信号周期検出回路51は、このクロック信号CLK2と外部信号源から入力される水平同期信号とから同期信号周期を検出し、駆動タイミング生成回路52は、予め設定された時間FIXの値と検出された同期信号周期とに基づいてゲートドライバ信号とソースドライバ信号とを液晶表示パネルDPのゲートドライバYDとソースドライバXDとにそれぞれ出力する。
【選択図】図2
【解決手段】液晶表示装置のコントローラ5において、クロック生成部50が常に一定のクロック信号CLK2を生成し、同期信号周期検出回路51は、このクロック信号CLK2と外部信号源から入力される水平同期信号とから同期信号周期を検出し、駆動タイミング生成回路52は、予め設定された時間FIXの値と検出された同期信号周期とに基づいてゲートドライバ信号とソースドライバ信号とを液晶表示パネルDPのゲートドライバYDとソースドライバXDとにそれぞれ出力する。
【選択図】図2
Description
本発明は、例えばOCB(Optically Compensated Birefringence)モードの液晶表示パネルに適用される液晶表示装置に関する。
液晶表示装置に代表される平面表示装置は、コンピュータ、カーナビゲーションシステム、あるいはテレビ受信機等の表示装置として広く利用されている。
液晶表示装置は、一般に複数の液晶画素のマトリクスアレイを含む液晶表示パネル、およびこの表示パネルを制御する表示パネル制御回路を有する。液晶表示パネルはアレイ基板および対向基板間に液晶層を挟持した構造である。
アレイ基板は略マトリクス状に配置される複数の画素電極、複数の画素電極の行に沿って配置される複数のゲート線、複数の画素電極の列に沿って配置される複数のソース線、複数のゲート線および複数のソース線の交差位置近傍に配置される複数のスイッチング素子を有する。各スイッチング素子は例えば薄膜トランジスタ(TFT)からなり、1ゲート線が駆動されたときに導通して1ソース線の電位を1画素電極に印加する。対向基板には、アレイ基板に配置された複数の画素電極に対向するように共通電極が設けられる。一対の画素電極および共通電極は液晶層の画素領域と共に画素を構成し、画素領域において液晶分子配列を画素電極および共通電極間の電界によって制御する。表示パネル制御回路は複数のゲート線を駆動するゲートドライバ、複数のソース線を駆動するソースドライバ、およびこれらゲートドライバおよびソースドライバの動作タイミングを制御するコントローラ等を含む。
液晶表示装置が主に動画を表示するテレビ受信機用である場合、液晶分子が良好な応答性を示すOCBモードの液晶表示パネルが一般的に用いられている(特許文献1を参照)。この液晶表示パネルでは、OCB液晶が画素電極および共通電極上で互いに平行にラビングされた配向膜によって電源投入前においてほとんど寝ているスプレー配向になる。液晶表示パネルは、電源投入に伴う初期化処理で印加する比較的強い電界によりこれらOCB液晶をスプレー配向からベンド配向に転移させてから表示動作を行う。
OCB液晶が電源投入前にスプレー配向となる理由は、スプレー配向が液晶駆動電圧の無印加状態でエネルギー的にベンド配向よりも安定であるためである。このようなOCB液晶は一旦ベンド配向に転移しても、スプレー配向のエネルギーとベンド配向のエネルギーとが拮抗するレベル以下の電圧印加状態や電圧無印加状態が長期間続く場合に再びスプレー配向に逆転移してしまうという性質を有する。スプレー配向では、視野角特性がベンド配向に対して大きく異なることから表示異常となる。
従来、ベンド配向からスプレー配向への逆転移を防止するため、例えば1フレームの画像を表示するフレーム期間の一部で大きな電圧をOCB液晶に印加する駆動方式がとられている。ノーマリホワイトの液晶表示パネルでは、この電圧が黒表示となる画素電圧に相当するため、黒挿入駆動と呼ばれる。
特開2002−202491号公報
ところで、近年、大型化する液晶表示パネルにおいては、解像度アップと大型化による充電不足が課題となっている。また、駆動タイミングを入力クロック信号に同期させて生成する場合、ゲートとソースの位相差のように入力信号が変化しても不変にしたい時間を管理することが難しく、結果として表示上の不具合が発生して画質が低下するという問題があった。
本発明の目的は、入力クロック信号に依存せずに駆動タイミングを生成し、表示上の不具合を解消して画質を向上させた液晶表示装置を提供することである。
本発明によれば、外部から入力される画像データと水平同期信号とに応じて液晶表示パネルに当該画像を表示する液晶表示装置であって、常に周波数が一定である基準クロックを生成するクロック生成手段と、このクロック生成手段で生成された基準クロックと前記水平同期信号とから同期信号周期を検出する同期信号周期検出手段と、この同期信号周期検出手段で検出された周期に基づいて、前記液晶表示パネルに電圧を印加する時間を調整する時間調整手段とを特徴とする液晶表示装置が提供される。
この液晶表示装置によれば、入力クロック信号に依存しない不変のクロック信号に基づいて駆動タイミングを生成することにより、液晶表示パネルの表示上の不具合の発生を防ぐことが可能となる。それにより、画質を向上させることができる。
以下、本発明の一実施形態に係る液晶表示装置について添付図面を参照して説明する。
図1は、本発明に係る液晶表示装置11の回路構成を概略的に示す。液晶表示装置11は液晶表示パネルDP、表示パネルDPに接続される表示パネル制御回路CNTを備える。液晶表示パネルDPは一対の電極基板であるアレイ基板1および対向基板2間に液晶層3を挟持した構造である。液晶層3は例えばノーマリホワイトの表示動作のために予めスプレー配向からベンド配向に転移されベンド配向からスプレー配向への逆転移が周期的に印加される黒表示用電圧により阻止されるOCB液晶を液晶材料として含む。表示パネル制御回路CNTはアレイ基板1および対向基板2から液晶層3に印加される液晶駆動電圧により液晶表示パネルDPの透過率を制御する。スプレー配向からベンド配向への転移は電源投入時に表示パネル制御回路CNTにより行われる所定の初期化処理で比較的大きな電界をOCB液晶に印加することにより得られる。
アレイ基板1は、例えばガラス等の透明絶縁基板上に略マトリクス状に配置される複数の画素電極PE、複数の画素電極PEの行に沿って配置される複数のゲート線Y(Y0〜Ym)、複数の画素電極PEの列に沿って配置される複数のソース線X(X1〜Xn)、並びにこれらゲート線Yおよびソース線Xの交差位置近傍に配置され各々対応ゲート線Yを介して駆動されたときに対応ソース線Xおよび対応画素電極PE間で導通して複数の画素スイッチング素子Wを有する。各画素スイッチング素子Wは例えば薄膜トランジスタからなり、薄膜トランジスタのゲートがゲート線Yに接続され、ソース−ドレインパスがソース線Xおよび画素電極PE間に接続される。
対向基板2は例えばガラス等の透明絶縁基板上に配置されるカラーフィルタ、および複数の画素電極PEに対向してカラーフィルタ上に配置される共通電極CE等を含む。各画素電極PEおよび共通電極CEは例えばITO等の透明電極材料からなり、互いに平行にラビング処理される配向膜でそれぞれ覆われ、画素電極PEおよび共通電極CEからの電界に対応した液晶分子配列に制御される液晶層3の画素領域と共に画素PXを構成する。
また、複数の画素PXは各々画素電極PEおよび共通電極CE間に液晶容量CLCを有し、さらに複数の補助容量Csの一端に接続される。各補助容量Csは、この画素PXの画素電極PEとこの画素PXに一方側で隣接し画素PXの画素スイッチング素子Wを制御する前段のゲート線Yとの容量結合により形成され、この画素スイッチング素子Wの寄生容量に対して十分大きな容量値を有する。尚、図1は、表示画面を構成する複数の画素PXのマトリクスアレイに対して周囲に配置される複数のダミー画素を省略して描かれている。これらダミー画素は表示画面内の画素PXと同様に配線され、寄生容量等に関して表示画面内の全画素PXを同一条件にするために設けられものである。ゲート線Y0はこのようなダミー画素に対するゲート線である。
表示パネル制御回路CNTは、複数のスイッチング素子Wを行単位に導通させるように複数のゲート線Y0〜Ymを順次駆動するゲートドライバYD、各行のスイッチング素子Wが対応ゲート線Yの駆動によって導通する期間において画素電圧Vsを複数のソース線X1〜Xnにそれぞれ出力するソースドライバXD、複数の画素PXに対して1フレーム期間(垂直走査期間)毎に外部信号源SSから入力される複数の画素データからなる画像データに対して解像度および階調等の変換を行う画像データ変換回路4、およびこの画像データ変換回路4の変換結果として得られる画像データに対してゲートドライバYDおよびソースドライバXDの動作タイミング等を制御するコントローラ5を含む。画素電圧Vsは共通電極CEのコモン電圧Vcomを基準として画素電極PEに印加される電圧であり、例えばフレーム反転駆動およびライン反転駆動を行うようコモン電圧Vcomに対して極性反転される。
ゲートドライバYDおよびソースドライバXDは例えばアレイ基板1の外縁に沿って配置されるフレキシブル配線シートにマウントされた集積回路(IC)チップである。他方、画像データ変換回路4およびコントローラ5は外部のプリント配線板PCB上に配置される。コントローラ5は、上述のように順次複数のゲート線Yを駆動するための制御信号CTYおよび、画像データ変換回路4の変換結果として1行分の画素PX単位に得られ直列に出力される画素データDATAを複数のソース線Xにそれぞれ割り当てると共に出力極性を指定する制御信号CTX等を発生する。制御信号CTYはコントローラ5からゲートドライバYDに供給され、制御信号CTXは画像データ変換回路4から変換結果として得られる画素データDATAと共にコントローラ5からソースドライバXDに供給される。
表示パネル制御回路CNTはさらに1行分のスイッチング素子Wが非導通となるときにこれらスイッチング素子Wに接続されるゲート線Yに一方側で隣接する前段の隣接ゲート線YにゲートドライバYDを介して印加されこれらスイッチング素子Wの寄生容量によって1行分の画素PXに生じる画素電圧Vsの変動を補償する補償電圧Veを発生する補償電圧発生回路6、および画像データDATAを画素電圧Vsに変換するために用いられる所定数の階調基準電圧VREFを発生する階調基準電圧発生回路7を含む。
ゲートドライバYDは制御信号CTYの制御により1フレーム期間において複数のゲート線Y1〜Ymを順次選択し、各行の画素スイッチング素子Wを1水平走査期間だけ導通させるオン電圧を選択ゲート線Yに供給する。画像データ変換回路4は1行分の画素PXに対する画素データDATAからなる変換結果を1水平走査期間毎に出力し、ソースドライバXDは上述の階調基準電圧発生回路7から供給される所定数の階調基準電圧VREFを参照してこれら画素データDATAをそれぞれ画素電圧Vsに変換し、複数のソース線X1〜Xnに並列的に出力する。
ゲートドライバYDが例えばゲート線Y1をオン電圧により駆動してこのゲート線Y1に接続された全ての画素スイッチング素子Wを導通させると、ソース線X1〜Xn上の画素電圧Vsがこれら画素スイッチング素子Wをそれぞれ介して対応画素電極PEおよび補助容量Csの一端に供給される。また、ゲートドライバYDはこのゲート線Y1に隣接した前段のゲート線Y0に補償電圧発生回路6からの補償電圧Veを出力し、ゲート線Y1に接続された全ての画素スイッチング素子Wを1水平走査期間だけ導通させた直後にこれら画素スイッチング素子Wを非導通にするオフ電圧をゲート線Y1に出力する。補償電圧Veはこれら画素スイッチング素子Wが非導通になったときにこれらの寄生容量によって画素電極PEから引き抜かれる電荷を低減して画素電圧Vsの変動、すなわち突き抜け電圧ΔVpを実質的にキャンセルする。
図2は、液晶表示装置11のコントローラ5における本発明に係る部分の構成を示すものである。なお、他の構成は本発明と関係がないので省略する。
本構成は、常に一定のクロック信号CLK2を生成するクロック生成部50、このクロック生成部50からのクロック信号CLK2と外部信号源SSから入力される水平同期信号とから同期信号周期を検出する同期信号周期検出回路51、及び駆動タイミング生成回路52とを有する。
駆動タイミング生成回路52は、予め、液晶表示パネルDPの光学特性に応じた電圧印加時間を生成するための時間FIXの値の項目設定がなされる。これは、例えば、制御部で設定、あるいはレジスタを用いて設定する等の既知の方法で行われる。
このような構成において、駆動タイミング生成回路52は、ゲートドライバYDにクロック信号CLK2に同期したゲートドライバ信号、ソースドライバXDにクロック信号CLK2に同期したソースドライバ信号を出力する。
ここで、本発明を説明するために比較として、従来のゲートドライバ信号、ソースドライバ信号について説明する。
図3は、従来のコントローラにおける駆動タイミング生成回路を示すものである。従来の駆動タイミング生成回路は、外部信号源SSから入力される水平同期信号とクロック信号CLK1とを用いて、クロック信号CLK1に同期したゲートドライバ信号、ソースドライバ信号を出力していた。
ところが、外部信号源SSから入力される水平同期信号の周期は、そのときの映像ソースによって変化する。
図4は、入力される水平同期信号に対する従来のソースドライバ信号、ゲートドライバ信号を示すものである。なお、時間tは、図上左から右へと流れる。
従来、入力される水平同期信号とクロック信号CLK1とにより駆動タイミング(ソースドライバ信号、ゲートドライバ信号)を生成しており、図4に示すように、ゲートオン(ON)時間、及び時間管理が必要とされる時間(以下、時間管理要とされる時間という)(例えば、ゲートドライバ信号が立下り後、ソースドライバ信号が立上り開始するまでの時間)は、ソースドライバ信号、ゲートドライバ信号により変化する。
例えば、ゲートオン時間は、入力されるクロック信号のaクロック分、時間管理要の時間は、入力されるクロック信号のbクロック分となる。
例えば、時間管理要のタイミングが短くなった場合、液晶表示パネルDPの内部遅延により、ゲートがオフ(OFF)になる前に、ソースドライバ信号が変化するため、液晶表示パネルDPに印加する電圧が変化する(所望の電圧とならない)。すなわち、液晶表示パネルの光学特性に対応して必要な時間だけ電圧印加する充電時間が確保できない。これによって、液晶表示パネルの表示上の不具合が発生して画質が低下することになる。
そこで、本発明では、クロック生成部50からの常に一定のクロック信号CLK2を用いて時間管理要の時間を管理する。
次に、図2に示す本発明の構成における動作について説明する。
図5は、外部信号源SSから入力される水平同期信号の1水平同期周期が短い場合を示すものである。なお、時間tは、図上左から右へと流れる。
図に示すような1水平同期周期が短い場合でも、時間管理要とされる時間は、同期信号周期検出回路51がクロック信号CLK2を用いて外部信号源SSから入力される水平同期信号から同期信号周期を検出し、駆動タイミング生成回路52が予め設定された時間FIXの値と検出された同期信号周期とに基づいてゲートドライバ信号とソースドライバ信号とをそれぞれ出力する。すなわち、駆動タイミング生成回路52は、時間調整手段として動作する。
図に示すように、ゲートドライバ信号のゲートオン時間は、時間管理要とされる時間を、1水平同期周期より減算した時間を割り当てることにより、可能な限り充分なゲートオン時間を確保することができる。
図上、例えば、クロック信号CLK2を基準クロックとしてnクロック分、あるいはmクロック分(すなわち、ソースドライバ信号が立下り開始後、ゲートドライバ信号が立上るまでの時間がmクロック分)である。
図6は、外部信号源SSから入力される水平同期信号の1水平同期周期が長い場合を示すものである。なお、時間tは、図上左から右へと流れる。
図に示すような1水平同期周期が長い場合でも、時間管理要とされる時間は、同期信号周期検出回路51がクロック信号CLK2を用いて外部信号源SSから入力される水平同期信号から同期信号周期を検出し、駆動タイミング生成回路52が予め設定された時間FIXの値と検出された同期信号周期とに基づいてゲートドライバ信号とソースドライバ信号とをそれぞれ出力する。すなわち、駆動タイミング生成回路52は、時間調整手段として動作する。
図に示すように、ゲートドライバ信号のゲートオン時間は、時間管理要とされる時間を、1水平同期周期より減算した時間を割り当てることにより、可能な限り充分なゲートオン時間を確保することができる。図上、例えば、クロック信号CLK2を基準クロックとしてnクロック分、あるいはmクロック分である。
以上説明したように上記発明の実施の形態によれば、入力される水平同期信号の1水平周期に関わらず、時間管理を必要とされる時間を基準クロックで計数して管理することにより、液晶表示パネルへの印加電圧の時間不足による充電不足を解消して画質を向上させることができる。
1…アレイ基板、2…対向基板、3…液晶層、4…画像処理回路、5…コントローラ、6…補償電圧発生回路、7…階調基準電圧発生回路、11…液晶表示装置、50…クロック生成部、51…同期信号周期検出回路、52…駆動タイミング生成回路、DP…液晶表示パネル、PE…画素電極、CE…共通電極、CLC…液晶容量、Cs…補助容量、PX…液晶画素、W…スイッチング素子、Y…ゲート線、X…ソース線、CNT…表示パネル制御回路、YD…ゲートドライバ、XD…ソースドライバ。
Claims (4)
- 外部から入力される画像データと水平同期信号とに応じて液晶表示パネルに当該画像を表示する液晶表示装置であって、
常に周波数が一定である基準クロックを生成するクロック生成手段と、
このクロック生成手段で生成された基準クロックと前記水平同期信号とから同期信号周期を検出する同期信号周期検出手段と、
この同期信号周期検出手段で検出された周期に基づいて、前記液晶表示パネルに電圧を印加する時間を調整する時間調整手段とを備えたことを特徴とする液晶表示装置。 - 前記時間調整手段は、前記液晶表示パネルを駆動するゲートドライバとソースドライバとに、前記基準クロックに同期したゲートドライバ信号とソースドライバ信号とをそれぞれ出力する。
- 外部から入力される画像データと水平同期信号とに応じて液晶表示パネルに当該画像を表示する液晶表示装置の表示方法であって、
常に周波数が一定である基準クロックを生成し、
この生成された基準クロックと前記水平同期信号とから同期信号周期を検出し、
この検出された周期に基づいて、前記液晶表示パネルに電圧を印加する時間を調整するようにしたことを特徴とする液晶表示装置の表示方法。 - 外部から入力される画像データと水平同期信号とに応じて、ゲートドライバとソースドライバとを有する液晶表示パネルに当該画像を表示する液晶表示装置の表示方法であって、
常に周波数が一定である基準クロックを生成し、
この生成された基準クロックと前記水平同期信号とから同期信号周期を検出し、
この検出された周期に基づいて、前記液晶表示パネルを駆動する前記基準クロックに同期したゲートドライバ信号とソースドライバ信号とを前記ゲートドライバとソースドライバとにそれぞれ出力するようにしたことを特徴とする液晶表示装置の表示方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005175232A JP2006349930A (ja) | 2005-06-15 | 2005-06-15 | 液晶表示装置 |
US11/423,545 US7525613B2 (en) | 2005-06-15 | 2006-06-12 | Liquid crystal display device and display control method thereof |
TW095121137A TW200705360A (en) | 2005-06-15 | 2006-06-14 | Liquid crystal display device and display control method thereof |
KR1020060053456A KR20060131650A (ko) | 2005-06-15 | 2006-06-14 | 액정 표시 장치 및 그 표시 제어 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005175232A JP2006349930A (ja) | 2005-06-15 | 2005-06-15 | 液晶表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006349930A true JP2006349930A (ja) | 2006-12-28 |
Family
ID=37572863
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005175232A Abandoned JP2006349930A (ja) | 2005-06-15 | 2005-06-15 | 液晶表示装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7525613B2 (ja) |
JP (1) | JP2006349930A (ja) |
KR (1) | KR20060131650A (ja) |
TW (1) | TW200705360A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8451208B2 (en) | 2008-03-03 | 2013-05-28 | Samsung Display Co., Ltd. | Organic light emitting display device and method of driving the same |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006349931A (ja) * | 2005-06-15 | 2006-12-28 | Toshiba Matsushita Display Technology Co Ltd | 液晶表示装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6353435B2 (en) * | 1997-04-15 | 2002-03-05 | Hitachi, Ltd | Liquid crystal display control apparatus and liquid crystal display apparatus |
JP3770360B2 (ja) | 1998-03-18 | 2006-04-26 | シャープ株式会社 | 液晶表示装置及びその制御回路並びに液晶表示パネル駆動方法 |
JP2002202491A (ja) | 2000-10-25 | 2002-07-19 | Matsushita Electric Ind Co Ltd | 液晶表示装置の駆動方法および液晶表示装置 |
TW554324B (en) * | 2000-10-25 | 2003-09-21 | Matsushita Electric Ind Co Ltd | Liquid crystal display drive method and liquid crystal display |
-
2005
- 2005-06-15 JP JP2005175232A patent/JP2006349930A/ja not_active Abandoned
-
2006
- 2006-06-12 US US11/423,545 patent/US7525613B2/en not_active Expired - Fee Related
- 2006-06-14 KR KR1020060053456A patent/KR20060131650A/ko not_active Application Discontinuation
- 2006-06-14 TW TW095121137A patent/TW200705360A/zh unknown
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8451208B2 (en) | 2008-03-03 | 2013-05-28 | Samsung Display Co., Ltd. | Organic light emitting display device and method of driving the same |
Also Published As
Publication number | Publication date |
---|---|
TW200705360A (en) | 2007-02-01 |
KR20060131650A (ko) | 2006-12-20 |
US7525613B2 (en) | 2009-04-28 |
US20060284817A1 (en) | 2006-12-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8416231B2 (en) | Liquid crystal display | |
US9910329B2 (en) | Liquid crystal display device for cancelling out ripples generated the common electrode | |
KR102371896B1 (ko) | 표시 패널의 구동 방법 및 이를 수행하는 표시 장치 | |
KR100859896B1 (ko) | 액정 표시 장치 | |
JP2006078974A (ja) | 光源装置 | |
KR101963389B1 (ko) | 내장형 게이트 드라이버를 갖는 표시장치와 그 구동방법 | |
JP4777050B2 (ja) | 表示パネル制御回路 | |
JP2006053428A (ja) | ゲート線駆動回路 | |
US9847065B2 (en) | Liquid crystal display apparatus | |
JP2006349931A (ja) | 液晶表示装置 | |
US20060092111A1 (en) | Liquid crystal display device | |
US9183800B2 (en) | Liquid crystal device and the driven method thereof | |
JP2008241828A (ja) | 表示装置 | |
US8564521B2 (en) | Data processing device, method of driving the same and display device having the same | |
KR20070025662A (ko) | 액정표시장치 및 그의 구동방법 | |
US10692462B2 (en) | Display device and method for adjusting common voltage of display device | |
JP2007187995A (ja) | 駆動制御回路 | |
JP4851782B2 (ja) | 液晶表示装置 | |
JP2006349930A (ja) | 液晶表示装置 | |
KR101183352B1 (ko) | 액정표시장치 | |
KR101785339B1 (ko) | 공통전압 드라이버 및 이를 포함하는 액정표시장치 | |
KR101202536B1 (ko) | 옵션 처리 장치 및 표시장치 | |
JP2006078975A (ja) | 表示パネル制御回路 | |
JP2006119447A (ja) | 表示パネル制御回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080609 |
|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20100726 |