JP2006340090A - Scanning circuit and its control method - Google Patents
Scanning circuit and its control method Download PDFInfo
- Publication number
- JP2006340090A JP2006340090A JP2005162912A JP2005162912A JP2006340090A JP 2006340090 A JP2006340090 A JP 2006340090A JP 2005162912 A JP2005162912 A JP 2005162912A JP 2005162912 A JP2005162912 A JP 2005162912A JP 2006340090 A JP2006340090 A JP 2006340090A
- Authority
- JP
- Japan
- Prior art keywords
- state
- register
- bypass
- scanning circuit
- state memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
Description
本発明は、走査回路及びその制御方法に関し、特に撮像系に用いるのに好適な走査回路及びその制御方法に関する。 The present invention relates to a scanning circuit and a control method thereof, and more particularly to a scanning circuit suitable for use in an imaging system and a control method thereof.
CMOSイメージセンサは、ランダムアクセスが可能であるという点で、CCDに対して優位性をもつ。たとえば、下記の特許文献1においては、行のアクセスにデコーダをもちいてランダムアクセスを実現する。
The CMOS image sensor has an advantage over the CCD in that random access is possible. For example, in the following
ただし、実際にランダムアクセスを可能にしようとすると、図1に示したように、アドレスデコーダ101を構成する必要がある。ただし、デコーダで構成するとすると、たとえば2000行、2000列のイメージセンサに対して、正方形で示した画素群一列もしくは一行を選択する際に、おのおの11ビットの信号をデコードする様なデコーダ回路102を用意する必要があり、回路規模として現実的ではない。また、デコーダを制御するためのカウンタ103、およびランダムアドレスのためのアドレスポインタ104など、周辺回路なども必要となり、チップ面積の増大につながる。
However, in order to actually enable random access, it is necessary to configure the
実使用上、イメージセンサがランダムアクセスを必要とする場面はほとんど無い。撮影という行為においては、上から下、右から左、のように、データを取得、出力する順番がほぼ決まっているので、ランダムアクセスではなく、「走査」という動作が好まれている。たとえば上記の特許文献2で述べられるような、図2のような構成を用いてシフトレジスタを用いて垂直方向、水平方向への走査を行う。 In actual use, there are almost no scenes where the image sensor requires random access. In the act of photographing, since the order of acquiring and outputting data is almost determined, such as from top to bottom and from right to left, the operation of “scanning” is preferred instead of random access. For example, as described in Patent Document 2 above, scanning in the vertical direction and the horizontal direction is performed using a shift register using the configuration shown in FIG.
シフトレジスタを用いているので、ある行・列にアクセスした後は、必ずその次の行、列にアクセスする必要がある。たとえば図2においては、シフトレジスタ2段目201でScan2を出力し、そのブロックにアクセスした後には、シフトパルス入力202にてシフトパルスを入力してシフトレジスタ3段目203からScan3を出力する。
Since a shift register is used, after accessing a certain row / column, it is necessary to access the next row / column. For example, in FIG. 2, Scan2 is output at the
ここで、たとえば1行おきにスキップしてアクセスしたい、1列スキップしたらつぎは2列スキップしたい。もしくは、画面の上4分の1と下4分の1を読みたい、というような要望があったとしても、すべての行、もしくは列にアクセスしなくてはならないという点が現状の課題である。 Here, for example, if you want to skip every other row and access, if you skip one column, you want to skip the next two columns. Or, even if there is a request to read the upper quarter and lower quarter, the current problem is that all rows or columns must be accessed. .
本発明は、その課題を鑑み、シフトレジスタの「走査」という撮像に好適な手段を取り入れつつも、任意の行、列をスキップすることが出来る走査回路及びその制御方法を提案することを目的とする。 SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and an object of the present invention is to propose a scanning circuit capable of skipping an arbitrary row and column and a control method thereof, while incorporating a means suitable for imaging called “scanning” of a shift register. To do.
本発明の走査回路は、シフトレジスタを構成するために直列に接続される複数のレジスタと、前記複数のレジスタのそれぞれに対応して状態を記憶する複数の状態メモリと、前記複数のレジスタをそれぞれバイパスするための複数のバイパス回路とを有し、前記各バイパス回路は、それに対応するレジスタの状態メモリの記憶状態に応じて、それに対応するレジスタをバイパスすることを特徴とする。 The scanning circuit of the present invention includes a plurality of registers connected in series to form a shift register, a plurality of state memories that store states corresponding to each of the plurality of registers, and the plurality of registers. A plurality of bypass circuits for bypassing, wherein each bypass circuit bypasses the corresponding register according to the storage state of the state memory of the corresponding register.
本発明の走査回路の制御方法は、シフトレジスタを構成するために直列に接続される複数のレジスタと、前記複数のレジスタのそれぞれに対応して状態を記憶する複数の状態メモリと、前記複数のレジスタをそれぞれバイパスするための複数のバイパス回路とを有する走査回路の制御方法であって、前記各バイパス回路は、それに対応するレジスタの状態メモリの記憶状態に応じて、それに対応するレジスタをバイパスするステップを有することを特徴とする。 The scanning circuit control method of the present invention includes a plurality of registers connected in series to form a shift register, a plurality of state memories storing states corresponding to each of the plurality of registers, and the plurality of the plurality of registers. A method of controlling a scanning circuit having a plurality of bypass circuits for bypassing each register, wherein each bypass circuit bypasses a corresponding register according to a storage state of a state memory of the corresponding register It has a step.
シフトレジスタの走査という撮像に好適な手段を取り入れつつも、任意の行又は列をスキップすることが出来る。 Arbitrary rows or columns can be skipped while adopting a means suitable for imaging called shift register scanning.
(第1の実施形態)
本発明の第1の実施形態を説明する。図3は、本実施形態の走査回路を構成する一例の、シフトレジスタのレジスタ一段分を抜き出した回路である。301は走査を司る、レジスタを構成するメインのフリップフロップである。302は、その段の状態、機能を記憶する状態記憶のためのフリップフロップである。303,304は経路を切り替えるための組み合わせ論理回路であり、それぞれ、回路309からの値を入力すると共に、論理回路305,306からの値を入力する。回路309は、1を入力するとフリップフロップ302の出力信号Qを出力し、0を入力すると1(ハイレベル)を出力する。フリップフロップ302は、自身の状態記憶素子の値を出力する。論理回路305,306は、隣接の状態記憶素子からの出力と自身の状態記憶素子の出力を受けて状態記憶素子のメモリ値の変化を検知する。ここで、303は、レジスタ301の入力を制御する回路であり、レジスタの入力をローレベルに固定するか、前段のシフトレジスタからの出力307を受けるか、前段のシフトレジスタをバイパスした出力308を受けるかを制御する。また、304は、次段のバイパス入力部に、前段のシフトレジスタからの出力307を接続するか、もしくは前段のバイパスからの値308を受けるかを選択する。
(First embodiment)
A first embodiment of the present invention will be described. FIG. 3 is a circuit in which one stage of the register of the shift register is extracted as an example constituting the scanning circuit of the present embodiment.
309は、状態記憶素子の内容を保持したまま、その出力をハイレベルで乗っ取るための回路である。本回路は状態記憶素子の出力がすべてハイレベルの場合、通常のシフトレジスタとして動作する。たとえば通常のシフトレジスタ動作に切り替えたい場合、状態メモリをクリアせずとも、309を制御し、あたかも状態記憶素子からハイレベルが出ているように扱うことで同等の機能が瞬時に実現できるようになる。
図3のシフトレジスタの1段分を複数接続すると、図4のシフトレジスタの走査回路が構成される。図3において、フリップフロップ302は、0を記憶するときにはシフトレジスタ301のシフトを無効にしてスキップすることを意味し、1を記憶するときにはシフトレジスタ301のシフトを有効にすることを意味する。回路309には、1を入力するとフリップフロップ302の記憶状態に応じたシフトレジスタ301のシフトを行い、0を入力するとフリップフロップ302の記憶状態に関係なく常にシフトレジスタ301のシフトを行う。すなわち、回路309に0を入力すると、図4のシフトレジスタは通常のシフトレジスタとして動作する。回路309は、1を入力するとフリップフロップ302の出力信号Qを出力し、0を入力すると1(ハイレベル)を出力する。10検出回路306は、図4に示すように前段の回路309の出力信号が1であり、かつ自己の段の回路309の出力信号が0であるときに、「10」を検出したとしてハイレベルを出力する。01検出回路305は、図4に示すように前段の回路309の出力信号が0であり、かつ自己の段の回路309の出力信号が1であるときに、「01」を検出したとしてハイレベルを出力する。信号307は、前段のフリップフロップ301の出力信号である。信号308は、前段の回路304の出力信号である。論理回路304は、10検出回路306からハイレベルを入力すると信号307を出力し、それ以外の時、回路309の出力信号が0のときには信号308を出力し、回路309の出力信号が1のときには出力をハイインピーダンス状態にする。論理回路303は、01検出回路305からハイレベルを入力すると信号308を出力し、それ以外の時、回路309の出力信号が1のときには信号307を出力し、回路309の出力信号が0のときには0(グランド:ローレベル)を出力する。フリップフロップ301は、クロックに同期して、入力信号Dをラッチして記憶し、その記憶した信号を出力信号Qとして出力する。
When a plurality of stages of the shift register in FIG. 3 are connected, the shift register scanning circuit in FIG. 4 is configured. In FIG. 3, the flip-
次に、具体的な動作の一例を図4を用いて説明する。401からシフトレジスタ開始信号を与えるが、そのとき、状態メモリ群402に「01101」のようなパターンが与えられているとする。ここでは0を「スキップ」、1を「シフトレジスタでシフト」としている。かつ、状態メモリ群402はシフトレジスタになっている。まず回路403では状態メモリ302からのゼロを検知し、バイパスを経由してデータが通過するようにする。そのときに回路404では、当該シフトレジスタ301の入力を非活性化させるためにローレベルがフリッププロップ301に入力されるようにする。そのフリップフロップ301の出力信号Qは0になる。
Next, an example of a specific operation will be described with reference to FIG. A shift register start signal is given from 401, and it is assumed that a pattern such as “01101” is given to the
次に、次段の回路405においては、前段の状態メモリ302の0及び自身の状態メモリ302の1を検知し、スキップの経路を本来の経路につなぎ代えるようにするために、出力をハイインピーダンスにする。回路406では、前段の状態メモリ302の0と自身の状態メモリの1を検知し、前段のバイパスからの信号308を出力する。
Next, in the next-
次の段のシフトレジスタの回路407においては、自身の状態メモリ302の1を検知し、バイパス経路を切断して出力をハイインピーダンスにする。回路408においては、自身の状態メモリ302の1を検知し、前段のシフトレジスタの信号307を出力するように接続を変更する。
In the next-stage
その次の段の回路409においては、前段の状態メモリ302の1と自己の状態メモリ302の0を検知し、シフトレジスタからバイパスへの経路を有効にするため、前段のシフトレジスタの信号307を出力する。併せて回路410においては、自己の状態メモリ302の0を検知し、もはやシフトレジスタ301は動作させないのでその出力をローレベルに固定している。そのシフトレジスタ301の出力信号Qは0(ローレベル)になる。
In the
最後の段においては、前段の状態メモリ302の0及び自身の状態メモリ302の1の検出であり、前述の動作と同様であるためにその説明は割愛する。格段のシフトレジスタ301の出力が走査回路の出力となる。
In the last stage, detection of 0 in the
図3の309は状態レジスタ302の出力を乗っ取る(無効にする)ための回路である。回路309に0が入力されると、全段の回路309は1を出力する。すると、全段の回路304は出力をハイインピーダンス状態にし、全段の回路303は前段のシフトレジスタの信号307を出力する。その結果、全段のシフトレジスタ301が有効となり、通常のシフトレジスタとして動作する。すなわち、シフトレジスタ301群は、クロックに同期して、出力を次段にシフトさせる。
309 in FIG. 3 is a circuit for taking over (invalidating) the output of the
以上のように、複数のレジスタ301は、シフトレジスタを構成するために直列に接続される。複数の状態メモリ302は、複数のレジスタ301のそれぞれに対応して状態を記憶する。回路303〜306は、バイパス回路を構成する。複数のバイパス回路303〜306は、複数のレジスタ301をそれぞれバイパスするための回路である。各バイパス回路303〜306は、それに対応するレジスタ301の状態メモリ302の記憶状態に応じて、それに対応するレジスタをバイパスする。
As described above, the plurality of
各バイパス回路303〜306は、それに対応するレジスタ301をバイパスするときには、それに対応するレジスタ301の状態メモリ302の記憶状態を保持したまま、それに対応するレジスタ301の出力Qを固定値(例えば0)にする。
When each
状態メモリ301は、それに対応するレジスタ301をバイパスするか否かの状態を記憶する。1はバイパスしない状態を示し、0はバイパスする状態を示す。各バイパス回路303〜306は、それに対応するレジスタ301の状態メモリ302がバイパスする状態を記憶するときには、それに対応するレジスタ301をバイパスし、それに対応するレジスタ301の出力を固定値にする。
The
各バイパス回路303〜306は、それに対応するレジスタ301の状態メモリ302がバイパスしない状態を記憶し、かつその前段のレジスタ301の状態メモリ302がバイパスしない状態を記憶するときには、それに対応するレジスタ301にその前段のレジスタ301の出力307を入力する。
Each of the
各バイパス回路303〜306は、それに対応するレジスタ301の状態メモリ302がバイパスしない状態を記憶し、かつその前段のレジスタ301の状態メモリ302がバイパスする状態を記憶するときには、それに対応するレジスタ301にその前段のレジスタ301をバイパスした信号308を入力する。
Each of the
複数の状態メモリ302は、それぞれが直列に接続されたシフトレジスタ構成であり、1走査周期に同期して状態を設定し、非走査期間に状態を設定する。
Each of the plurality of
本実施形態の効果は明らかであり、バイパスと本来のパスを並列に並べ、データがどちらのパスを通るかを自由に設定できるような回路を用い、その指示を状態記憶素子302に行わせることにより、今まで不可能だった、シフトレジスタを用いた任意のパターンでのスキップや切り出しが可能になった。
The effect of the present embodiment is obvious, and a circuit that can freely set which path the data passes through by arranging the bypass and the original path in parallel, and instructing the
ここで、本回路例においては、段数を5段とした例を説明したが、本例には限らず、何段あっても良い。 Here, in this circuit example, the example in which the number of stages is five has been described, but the present invention is not limited to this example, and any number of stages may be provided.
また、本回路例においては、状態記憶素子302をシフトレジスタで構成している。そのシフトレジスタに値を書き込むのは、たとえばシフトレジスタの初期化時や、もしくは一度走査を終えたタイミングなど、ユーザーの望むタイミングで行うことが出来る。また、シフトレジスタの特徴である、値のシフト、という機能を用いて、選択されるウインドウやスキップのパターンをシフトすることも可能である。本回路例では一方向のシフトしか出来ないが、世の中に存在する両方向シフト可能なシフトレジスタを用いてもよい。
In the present circuit example, the
また、状態記憶素子へ割り当てられる面積が少ない場合や、状態記憶素子の書き換えの頻度が少なくてもよい場合などは、シフトレジスタの変わりにSRAMや不揮発性メモリを用いればよい。SRAMや不揮発性メモリへ書き込み制御信号を伝える手段は多々あるが、本発明においては、走査動作に用いるシフトレジスタに、SRAMや不揮発性メモリに書き込みたい値を記憶させ、その後に記憶させたデータをSRAMや不揮発性メモリに記憶させることによって、状態記憶素子専用のデコーダを省略することができ、省面積化が可能となる。 In addition, when the area allocated to the state memory element is small, or when the frequency of rewriting the state memory element may be small, an SRAM or a nonvolatile memory may be used instead of the shift register. There are many means for transmitting the write control signal to the SRAM or the nonvolatile memory. However, in the present invention, the value to be written to the SRAM or the nonvolatile memory is stored in the shift register used for the scanning operation, and then the stored data is stored. By storing the data in the SRAM or the nonvolatile memory, a decoder dedicated to the state storage element can be omitted, and the area can be saved.
また、状態記憶素子の書き換えが不要な場合、つまりは、全行スキャンと、ある決まったパターンの切り替えしか行わない場合は、状態記憶素子をROM化することで回路の省面積化が可能となる。また、前述の決まったパターンが複数存在する場合、ROMをシフトレジスタの一段あたり複数もたせて、どのROMによってシフトレジスタのスキップ動作を制御するかを外部からコントロールすることで、複数の決まったパターンの走査を実現することができる。 In addition, when it is not necessary to rewrite the state memory element, that is, when only the entire row scan and switching of a certain pattern are performed, the area of the circuit can be reduced by making the state memory element ROM. . In addition, when there are a plurality of the aforementioned predetermined patterns, a plurality of ROMs are provided for each stage of the shift register, and by controlling from the outside which ROM controls the skip operation of the shift register, a plurality of the predetermined patterns can be obtained. Scanning can be realized.
また、シフトレジスタやSRAM、不揮発性メモリなど、書き換え可能な状態記憶素子を用いた場合でも、一段のシフトレジスタあたりに複数の状態記憶素子を持たせ、どの素子で動作をけっていするかを外部から制御することによって、瞬時にスキップのパターンが変更でき、スキップのパターンの書き換え時間が無い場合においてもパターン変更が可能となる。 Even when a rewritable state memory element such as a shift register, SRAM, or non-volatile memory is used, a plurality of state memory elements are provided for each stage of the shift register to determine which element operates. By controlling, the skip pattern can be changed instantaneously, and the pattern can be changed even when there is no rewriting time of the skip pattern.
また、回路309は、状態レジスタ302の出力を乗っ取るような動作をしなくても良い場合、省略可能である。
Further, the
またここで注目したいのは、状態記憶素子群402に蓄えられた「01101」という情報自身が、スキップする、しないの情報になっている点である。ゆえに、たとえば状態レジスタのゼロという値をデコードしてその値を制御に使うことで、スキップしているブロックたちに限定した特別の処理を行うことが出来る。
It should also be noted here that the information “01101” stored in the state
(第2の実施形態)
本発明の第2の実施形態を図5を用いて説明する。複数の状態メモリ302で構成されるフリップフロップ群402は、複数の選択スイッチ501を介して共通のバス線に接続されている。第1の実施形態においてはシフトレジスタ構成となっており、初期化に所定のシフトが必要であった。本実施形態では、選択スイッチ501を介してフリップフロップ群402にランダムアクセスが可能なため、ある一部を一気に書き換えたりすることが可能となる。
(Second Embodiment)
A second embodiment of the present invention will be described with reference to FIG. A flip-
本実施形態により、任意のスキップが可能、という効果に加え、状態レジスタの初期化手法の自由度が増すという効果を得ることが出来る。 According to the present embodiment, in addition to the effect that arbitrary skipping is possible, the effect that the degree of freedom of the state register initialization method is increased can be obtained.
以上のように、第1及び第2の実施形態によれば、シフトレジスタにてその走査を制御する走査回路において、前記シフトレジスタを構成する各レジスタはおのおの状態メモリと、各レジスタをバイパスする回路を有し、前記状態メモリの内容と、隣接するレジスタの有する状態メモリの内容に応じ、前記各レジスタの入出力とバイパスの入出力を変更する回路を有することを特徴とする。 As described above, according to the first and second embodiments, in the scanning circuit that controls the scanning by the shift register, each register constituting the shift register is a state memory and a circuit that bypasses each register. And a circuit for changing the input / output of each register and the input / output of the bypass according to the contents of the state memory and the contents of the state memory of an adjacent register.
シフトレジスタの「走査」という撮像に好適な手段を取り入れつつも、任意の行、列をスキップすることが出来る走査回路を実現する。すなわち、シフトレジスタの任意の位置での経路バイパス、およびバイパス解除が可能となり、ユーザーの求めるいかなるスキップも可能な走査回路が実現できる。 A scanning circuit capable of skipping an arbitrary row and column while incorporating a means suitable for imaging called “scanning” of a shift register is realized. In other words, the path bypass at any position of the shift register and the bypass release can be performed, and a scanning circuit capable of any skipping requested by the user can be realized.
また、上記走査回路によれば、状態メモリの内容は保持したまま、その出力をある規定値に変更する回路を有することを特徴とする。このような走査回路によれば、たとえばスキップを一瞬解除し、その後すぐまたスキップを行いたいような場合において、状態メモリをクリアする必要がないので、高速な状態変化、また状態復帰が可能となる。 The scanning circuit is characterized in that it has a circuit that changes the output to a specified value while retaining the contents of the state memory. According to such a scanning circuit, for example, when the skip is canceled for a moment and it is desired to perform the skip immediately thereafter, it is not necessary to clear the state memory, so that a high-speed state change and a state return are possible.
また、上記走査回路によれば、前記シフトレジスタの各レジスタは、おのおのデコーダ回路に接続されており、かつ前記状態メモリの出力が前記デコーダ回路に接続されていることを特徴とする。このような走査回路によれば、シフト信号のみならず、状態メモリの値を用いて走査信号を生成することが出来、たとえばスキップされる行・列、されない行・列に特有の制御を行う回路が実現できる。 Further, according to the scanning circuit, each register of the shift register is connected to a decoder circuit, and an output of the state memory is connected to the decoder circuit. According to such a scanning circuit, a scanning signal can be generated using not only the shift signal but also the value of the state memory. For example, a circuit that performs control peculiar to a row / column to be skipped and a row / column to be skipped Can be realized.
また、上記走査回路によれば、前記各レジスタを構成する状態メモリはシフトレジスタ構成であることを特徴とする。このような走査回路によれば、状態メモリの初期化に必要な回路が劇的に軽減でき、チップ面積の減少につながる。 Further, according to the scanning circuit, the state memory constituting each register has a shift register configuration. According to such a scanning circuit, the circuit required for initializing the state memory can be drastically reduced, leading to a reduction in chip area.
また、上記走査回路によれば、前記状態メモリを構成するシフトレジスタを、走査回路の一走査周期に同期して制御することを特徴とする。このような走査回路の駆動方法によれば、一走査おきにスキップのパターンを変更することが出来、たとえば走査ウインドウの移動などに用いることが出来る。 According to the scanning circuit, the shift register constituting the state memory is controlled in synchronization with one scanning cycle of the scanning circuit. According to such a scanning circuit driving method, the skip pattern can be changed every other scan, and can be used, for example, for moving the scanning window.
また、上記走査回路によれば、前記各レジスタを構成する状態メモリの入力は共通のバス線に接続されることを特徴とする。このような走査回路によれば、任意の状態メモリを任意の順番で変更でき、柔軟な設定が可能となる。 Further, according to the above scanning circuit, the input of the state memory constituting each of the registers is connected to a common bus line. According to such a scanning circuit, an arbitrary state memory can be changed in an arbitrary order, and flexible setting becomes possible.
また、上記走査回路の駆動方法によれば、前記状態メモリを構成するシフトレジスタを、非走査期間に初期設定することを特徴とする。このような走査回路の駆動方法によれば、撮像など、本動作に影響なく状態メモリを初期化することが出来る。 According to the scanning circuit driving method, the shift register constituting the state memory is initially set in a non-scanning period. According to such a driving method of the scanning circuit, the state memory can be initialized without affecting the present operation such as imaging.
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。 The above-described embodiments are merely examples of implementation in carrying out the present invention, and the technical scope of the present invention should not be construed in a limited manner. That is, the present invention can be implemented in various forms without departing from the technical idea or the main features thereof.
301 レジスタ
302 状態メモリ
303,304,309 スイッチング回路
305 01検出回路
306 10検出回路
307 レジスタ出力信号
308 バイパス信号
401 シフトレジスタ開始信号端子
402 状態メモリ群
403〜410 バイパス回路
Claims (15)
前記複数のレジスタのそれぞれに対応して状態を記憶する複数の状態メモリと、
前記複数のレジスタをそれぞれバイパスするための複数のバイパス回路とを有し、
前記各バイパス回路は、それに対応するレジスタの状態メモリの記憶状態に応じて、それに対応するレジスタをバイパスすることを特徴とする走査回路。 A plurality of registers connected in series to form a shift register;
A plurality of state memories for storing states corresponding to each of the plurality of registers;
A plurality of bypass circuits for bypassing each of the plurality of registers,
Each of the bypass circuits bypasses a corresponding register according to a storage state of a corresponding state memory of the register.
前記各バイパス回路は、それに対応するレジスタの状態メモリがバイパスする状態を記憶するときには、それに対応するレジスタをバイパスし、それに対応するレジスタの出力を固定値にすることを特徴とする請求項2記載の走査回路。 The state memory stores a state whether or not to bypass the corresponding register,
3. The bypass circuit according to claim 2, wherein when the state memory of the corresponding register stores a state to be bypassed, the bypass circuit bypasses the corresponding register and sets the output of the corresponding register to a fixed value. Scanning circuit.
前記各バイパス回路は、それに対応するレジスタの状態メモリの記憶状態に応じて、それに対応するレジスタをバイパスするステップを有することを特徴とする走査回路の制御方法。 A plurality of registers connected in series to form a shift register, a plurality of state memories for storing states corresponding to each of the plurality of registers, and a plurality of bypasses for bypassing each of the plurality of registers A scanning circuit control method comprising: a circuit;
Each of the bypass circuits includes a step of bypassing a corresponding register according to a storage state of a corresponding state memory of the register.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005162912A JP4455409B2 (en) | 2005-06-02 | 2005-06-02 | Scanning circuit and control method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005162912A JP4455409B2 (en) | 2005-06-02 | 2005-06-02 | Scanning circuit and control method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006340090A true JP2006340090A (en) | 2006-12-14 |
JP4455409B2 JP4455409B2 (en) | 2010-04-21 |
Family
ID=37560225
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005162912A Expired - Fee Related JP4455409B2 (en) | 2005-06-02 | 2005-06-02 | Scanning circuit and control method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4455409B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009065585A (en) * | 2007-09-10 | 2009-03-26 | Sony Corp | Image sensor |
JP2010130364A (en) * | 2008-11-27 | 2010-06-10 | Sony Corp | Timing adjustment circuit, solid state image pickup device, and camera system |
JP2015015608A (en) * | 2013-07-05 | 2015-01-22 | キヤノン株式会社 | Scanning circuit, photoelectric conversion apparatus, and image pickup system |
-
2005
- 2005-06-02 JP JP2005162912A patent/JP4455409B2/en not_active Expired - Fee Related
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009065585A (en) * | 2007-09-10 | 2009-03-26 | Sony Corp | Image sensor |
US9111837B2 (en) | 2007-09-10 | 2015-08-18 | Sony Corporation | Image sensor |
JP2010130364A (en) * | 2008-11-27 | 2010-06-10 | Sony Corp | Timing adjustment circuit, solid state image pickup device, and camera system |
US8471615B2 (en) | 2008-11-27 | 2013-06-25 | Sony Corporation | Timing adjustment circuit, solid-state image pickup element, and camera system |
US8502578B2 (en) | 2008-11-27 | 2013-08-06 | Sony Corporation | Timing adjustment circuit, solid-state image pickup element, and camera system |
JP2015015608A (en) * | 2013-07-05 | 2015-01-22 | キヤノン株式会社 | Scanning circuit, photoelectric conversion apparatus, and image pickup system |
EP2822268A3 (en) * | 2013-07-05 | 2015-06-03 | Canon Kabushiki Kaisha | Scanning circuit, photoelectric conversion apparatus, and image pickup system |
US9392202B2 (en) | 2013-07-05 | 2016-07-12 | Canon Kabushiki Kaisha | Scanning circuit, photoelectric conversion apparatus, and image pickup system for specifying a register where scanning is skipped among a plurality of registers |
Also Published As
Publication number | Publication date |
---|---|
JP4455409B2 (en) | 2010-04-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5328020B2 (en) | Memory device and memory access method | |
JP2696026B2 (en) | Semiconductor storage device | |
JP3898152B2 (en) | Storage device with operation function and operation storage method | |
JP4148507B2 (en) | Field programmable gate array | |
US20020085419A1 (en) | Nonvolatile semiconductor memory device and data input/output control method thereof | |
US7227782B2 (en) | NAND flash memory device capable of improving read speed | |
JP4889961B2 (en) | Semiconductor integrated circuit and burn-in test method thereof | |
JP4455409B2 (en) | Scanning circuit and control method thereof | |
JPH11261894A (en) | Solid state image pickup device | |
WO2016073178A2 (en) | Shared repair register for memory redundancy | |
JP2002222084A (en) | Semiconductor storage device, sector address conversion circuit, address conversion method, and method for using semiconductor storage device | |
US20080117710A1 (en) | Look-up table cascade circuit, look-up table cascade array circuit and a pipeline control method thereof | |
US20180277213A1 (en) | Semiconductor integrated circuit | |
JP2010147765A (en) | Solid state imaging element, and driving method thereof | |
JP3836109B2 (en) | Programmable logic circuit control device, programmable logic circuit control method, and program | |
JP3382997B2 (en) | Solid-state imaging device | |
WO2005004103A1 (en) | Video signal processing circuit, control method of video signal processing circuit, and integrated circuit | |
JP2006222714A (en) | Test pattern generator | |
US20080052482A1 (en) | Semiconductor memory device and method for controlling clock latency according to reordering of burst data | |
US20030140218A1 (en) | General purpose state machine | |
US20050172070A1 (en) | Programmable logic devices | |
JP2003324734A5 (en) | ||
JP2005032375A (en) | Semiconductor memory and its testing method | |
JP2003125265A (en) | Circuit for setting operating state of imaging apparatus | |
JP2005346668A (en) | Image rotation processing circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080530 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090918 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091020 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091216 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100126 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100203 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130212 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140212 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |