JP2006332980A - トリプレクサ回路 - Google Patents

トリプレクサ回路 Download PDF

Info

Publication number
JP2006332980A
JP2006332980A JP2005152656A JP2005152656A JP2006332980A JP 2006332980 A JP2006332980 A JP 2006332980A JP 2005152656 A JP2005152656 A JP 2005152656A JP 2005152656 A JP2005152656 A JP 2005152656A JP 2006332980 A JP2006332980 A JP 2006332980A
Authority
JP
Japan
Prior art keywords
frequency band
pass filter
signal
frequency
band signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005152656A
Other languages
English (en)
Inventor
Hiroyuki Ishiwata
宏行 石綿
Kazuhiko Ueda
和彦 植田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2005152656A priority Critical patent/JP2006332980A/ja
Publication of JP2006332980A publication Critical patent/JP2006332980A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Filters And Equalizers (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)

Abstract

【課題】 一部または全部の素子を分布定数回路素子で構成した急峻な通過−減衰特性を持つフィルタを用い、第2及び第3周波数帯域信号の分離を可能にしたトリプレクサ回路を提供する。
【解決手段】 LPF1、BPF2、HPF3により受信信号を3つの周波数帯域信号として選択出力するトリプレクサ回路で、BPF2は、相互結合した2つのストリップライン(SL)2(1)、2(2)と複数のコンデンサ2(3)〜2(7)とからなり、HPF3は、コ字型の第1及び第2のSL9、10を、多層基板の異なる層間に各SL9、10の接続部分9(3)、10(3)を逆方向にして配置し、各SL9、10の一方及び他方の平行部分9(1)−10(2)、9(2)−10(1)を対向配置し、SL9の一方の平行部分9(1)に信号入力端20を、SL10の一方の平行部分10(1)に信号出力端21を形成し、SL9の他方の平行部分9(2)と接地間及びSL10の他方の平行部分10(2)と接地間に接地導体11、12を接続した。
【選択図】 図1

Description

本発明は、トリプレクサ回路に係り、特に、受信信号の中の中間周波数帯の第2周波数帯域信号を選択するバンドパスフィルタと高い周波数帯の第3周波数帯域信号を選択するハイパスフィルタとに分布定数回路素子を用い、カットオフ周波数近傍の通過−減衰特性を表面弾性波(SAW)フィルタのように急峻にしたトリプレクサ回路に関する。
従来、携帯電話等の移動通信端末装置においては、端末装置のアンテナで受信した総合周波数帯域の信号を、例えば、824〜894MHzの範囲の低い周波数帯(第1周波数帯域)であるセルラー帯信号、1574.42〜1576.42MHzの範囲の中間周波数帯(第2周波数帯域)であるGPS帯信号、1850〜1990MHzの範囲の高い周波数帯(第3周波数帯域)であるPCS帯信号に分離するための手段として、複数のハイパスフィルタやローパスフィルタを組み合わせて構成したトリプレクサ回路、または、ハイパスフィルタ、バンドパスフィルタ、ローパスフィルタを用いて構成したトリプレクサ回路が知られている。
ここで、図4は、前記既知のトリプレクサ回路の第1構成例を示すブロック図であって、複数のハイパスフィルタ及びローパスフィルタを組み合わせて構成したものであり、一例として特開2003−198309号公報に開示されているものである。
図4に示されるように、第1構成例によるトリプレクサ回路は、第1ローパスフィルタ51と、第1ハイパスフィルタ52と、第2ローパスフィルタ53と、第2ハイパスフィルタ54と、総合周波数帯域の受信信号が供給される入力端子55と、第1周波数帯域の信号が出力される第1出力端子56と、第2周波数帯域の信号が出力される第2出力端子57と、第3周波数帯域の信号が出力される第3出力端子58とからなっている。そして、第1ローパスフィルタ51は、入力端が入力端子55に、出力端が第1出力端子56にそれぞれ接続され、第1ハイパスフィルタ52は、入力端が入力端子55に、出力端が第2ローパスフィルタ53の入力端と第2ハイパスフィルタ54の入力端にそれぞれ接続される。また、第2ローパスフィルタ53は、出力端が第2出力端子57に接続され、第2ハイパスフィルタ54は、出力端が第3出力端子58に接続される。
前記構成を有するトリプレクサ回路は、次のように動作する。
入力端子55に総合周波数帯域の受信信号が供給されると、その中の第1周波数帯域の信号が第1ローパスフィルタ51において選択され、選択された第1周波数帯域の信号が第1出力端子56に供給され、残りの第2周波数帯域の信号及び第3周波数帯域の信号が第1ハイパスフィルタ52において選択され、選択された第2周波数帯域の信号及び第3周波数帯域の信号が第2ローパスフィルタ53及び第2ハイパスフィルタ54に供給される。このとき、第2ローパスフィルタ53は、その中から第2周波数帯域の信号を選択し、選択された第2周波数帯域の信号が第2出力端子57に供給され、第2ハイパスフィルタ54は、その中から第3周波数帯域の信号を選択し、選択された第3周波数帯域の信号が第3出力端子57に供給される。
また、図5は、前記既知のトリプレクサ回路の第2構成例を示すブロック図であって、ハイパスフィルタ、バンドパスフィルタ、ローパスフィルタを用いて構成したものであり、一例として特開2004−266361号公報に開示されているものである。
図5に示されるように、第2構成例のトリプレクサ回路は、ローパスフィルタ61と、バンドパスフィルタ62と、ハイパスフィルタ63と、総合周波数帯域の受信信号が供給される入力端子64と、第1周波数帯域信号が出力される第1出力端子65と、第2周波数帯域信号が出力される第2出力端子66と、第3周波数帯域信号が出力される第3出力端子67とからなっている。そして、ローパスフィルタ61は、入力端が入力端子65に、出力端が第1出力端子65にそれぞれ接続され、バンドパスフィルタ63は、入力端が入力端子55に、出力端が第2出力端子66に接続され、ハイパスフィルタ63は、入力端が入力端子55に、出力端が第3出力端子67に接続される。
前記構成を有するトリプレクサ回路は、次のように動作する。
入力端子55に総合周波数帯域の受信信号が供給されると、その中の第1周波数帯域信号がローパスフィルタ61において選択され、選択された第1周波数帯域信号が第1出力端子65に供給され、その中の第2周波数帯域信号がバンドパスフィルタ62において選択され、選択された第2周波数帯域信号が第2出力端子66に供給され、その中の第3周波数帯域信号がハイパスフィルタ63において選択され、選択された第3周波数帯域信号が第3出力端子67に供給される。
特開2003−198309号公報 特開2004−266361号公報
前記既知のトリプレクサ回路の第1構成例は、第1ローパスフィルタ51と第1ハイパスフィルタ52と第2ローパスフィルタ53と第2ハイパスフィルタ54とを用いることにより、また、前記既知のトリプレクサ回路の第2構成例は、ローパスフィルタ61とバンドパスフィルタ62とハイパスフィルタ63とを用いることにより、総合周波数帯域の受信信号を第1周波数帯域、第2周波数帯域及び第3周波数帯域の各信号にそれぞれ分離することができるものであるが、第1周波数帯域、第2周波数帯域及び第3周波数帯域は、いずれも周波数帯域が狭帯域であるので、それぞれのフィルタ51〜54、61〜63は、その通過−減衰特性として急峻なものが要求されることになる。
その中でも、とりわけ、第2周波数帯域は超狭帯域であるため、第1構成例による第2周波数帯域と第3周波数帯域とを分離する第2ローパスフィルタ53と第2ハイパスフィルタ54、また、第2構成例によるバンドパスフィルタ62とハイパスフィルタ63については、その通過帯域内の挿入損失を小さくし、かつ、通過帯域に近接した減衰帯域内の減衰量を大きくする必要があり、このような通過−減衰特性の急峻な各種のフィルタを得ることは、表面弾性波(SAW)フィルタを用いないで実現することはかなり難しいことである。
本発明は、このような技術的背景に鑑みてなされたもので、その目的は、一部または全部の素子を分布定数回路素子で構成した表面弾性波フィルタに近い急峻な通過−減衰特性を有するフィルタを用い、第2及び第3周波数帯域の信号の分離を可能にしたトリプレクサ回路を提供することにある。
前記目的を達成するために、本発明によるトリプレクサ回路は、受信信号を、ローパスフィルタを通して低い周波数の第1周波数帯域信号を選択し、バンドパスフィルタを通して中間の周波数の第2周波数帯域信号を選択し、ハイパスフィルタを通して高い周波数の第3周波数帯域信号を選択するものであって、バンドパスフィルタは、相互結合した2つのストリップラインと複数のコンデンサとからなり、ハイパスフィルタは、それぞれ一方及び他方の平行部分と一方及び他方の平行部分の各他端部を連結する接続部分とを備えた平板状のコ字型の第1及び第2のストリップラインを、多層基板の異なる誘電体層に、第1及び第2のストリップラインの接続部分が互いに逆方向になるように配置され、かつ、第1及び第2のストリップラインの対応する一方及び他方の平行部分を対向配置させ、第1のストリップラインの一方の平行部分の一端に信号入力端を形成し、第2ストリップラインの一方の平行部分の一端に信号出力端を形成するとともに、第1のストリップラインの他方の平行部分の他端及び第2ストリップラインの他方の平行部分の他端を多層基板に設けたスルーホールを通して接地導体に導電接続した手段を具備する。
前記手段において、ハイパスフィルタの入力端に直列に移相線路が接続され、第1周波数帯域信号及び第2周波数帯域信号に対して移相線路の入力インピーダンスが開放状態にした構成にすることができる。
以上のように、本発明のトリプレクサ回路によれば、バンドパスフィルタとして相互結合した2つのストリップラインと複数のコンデンサとからなる分布定数回路素子と集中定数回路素子との組み合わせ回路を用い、ハイパスフィルタとして多層基板内に組み込まれた相互結合した2つの平板状のコ字型の第1及び第2のストリップラインとそれらに接続された接地導体とを有する分布定数型回路素子を用いた構成にしているので、バンドパスフィルタ及びハイパスフィルタのそれぞれに対して比較的急峻な減衰−通過特性の設定をすることが可能になるとともに、ハイパスフィルタ内に形成された複数のトラップ回路により、中間周波数帯の第2周波数帯域信号を大幅に減衰させ、高域カットオフ周波数近傍の高い周波数帯の第3周波数帯域信号の挿入損失を低減させることができ、それによりハイパスフィルタの高域カットオフ特性の立上り部を表面弾性波フィルタに匹敵する急峻な通過−減衰特性を形成させ、第3周波数帯域信号に対する良好な選択特性を得ることができるという効果がある。
以下、本発明の実施の形態を図面を参照して説明する。
図1は、本発明によるトリプレクサ回路の一つの実施の形態に係わるもので、その要部構成を示す回路図であり、総合周波数帯域の受信信号を、824〜894MHzの範囲の低い周波数帯(第1周波数帯域)であるセルラー帯信号、1574.42〜1576.42MHzの範囲の中間周波数帯(第2周波数帯域)であるGPS帯信号、1850〜1990MHzの範囲の高い周波数帯(第3周波数帯域)であるPCS帯信号に分離する例を示すものである。
図1に示されるように、この実施の形態によるトリプレクサ回路は、第1周波数帯域信号を選択するローパスフィルタ(LPF)1と、第2周波数帯域信号を選択するバンドパスフィルタ(BPF)2と、第3周波数帯域信号を選択するハイパスフィルタ(HPF)3と、入力インピーダンス調整用移相線路4と、受信信号入力端子5と、第1周波数帯域信号が供給される第1信号出力端子6と、第2周波数帯域信号が供給される第2信号出力端子7と、第1周波数帯域信号が供給される第3信号出力端子8とからなる。そして、ローパスフィルタ1は、入力端が受信信号入力端子5に接続され、出力端が第1出力端子6に接続される。バンドパスフィルタ2は、入力端が受信信号入力端子5に接続され、出力端が第2出力端子7に接続される。ハイパスフィルタ3は、入力端が移相線路4を通して受信信号入力端子5に接続され、出力端が第3出力端子8に接続される。
この場合、ローパスフィルタ1は、4個の集中回路素子をT型に組み合わせた構成のもので、一方の直列分岐素子を構成する第1インダクタ1(1)と、分路分岐素子を構成する第1キャパシタ1(2)と、他方の直列分岐素子を構成する第2インダクタ1(3)と第2キャパシタ1(4)の並列回路とからなり、この並列回路は、第2周波数帯域信号の周波数あるいは第2周波数帯域信号の周波数乃至第3周波数帯域信号の周波数に対する並列共振型トラップ回路を構成している。
また、バンドパスフィルタ2は、相互結合された2つのストリップラインからなる分布定数回路素子と5個の集中回路素子とをブリッジT型に組み合わせた構成のもので、分路分岐素子を構成する相互結合された第1ストリップライン2(1)及び第2ストリップライン2(2)と、第1ストリップライン2(1)に並列接続された第1キャパシタ2(3)と、第2ストリップライン2(2)に並列接続された第2キャパシタ2(4)とからなり、一方の直列分岐素子を構成する第3キャパシタ2(5)と、他方の直列分岐素子を構成する第4キャパシタ2(6)と、ブリッジ素子を構成する第5キャパシタ2(7)とからなっている。そして、バンドパスフィルタ2は、その入力インピーダンスが第1周波数帯域信号及び第3周波数帯域信号に対して開放状態になるように構成されている。
さらに、ハイパスフィルタ3は、多層基板内に組み込まれた相互結合した2つの平板状のコ字型の第1及び第2のストリップラインを含む分布定数回路素子を組み合わせた構成のもので、その具体的構成については後述するが、平板状のコ字型の第1ストリップライン9及び第2ストリップライン10を備え、相互結合した第1ストリップライン9の第1平行部分9(1)及び第2ストリップライン10の第2平行部分10(2)と、相互結合した第2ストリップライン10の第1平行部分10(1)及び第1ストリップライン9の第2平行部分9(2)と、第1平行部分9(1)と第2平行部分9(2)の他端間を連結する接続部分9(3)と、第1平行部分10(1)と第2平行部分10(2)の他端間を連結する接続部分10(3)と、第2平行部分9(2)の一端を接地接続する第1接続導体11と第2平行部分10(2)の一端を接地接続する第2接続導体12とを有しており、このような構成によって、ハイパスフィルタ3の内部には、後述するように、各種の周波数信号に対するトラップが形成されるように構成されている。
また、ハイパスフィルタ3の入力端と受信信号入力端子5との間に接続された移相線路4は、第3周波数帯域信号に対して特性インピーダンスが50オームになるように構成され、さらに、移相線路4の線路長さを調整することにより、移相線路4の入力インピーダンスが第1周波数帯域信号及び第2周波数帯域信号に対して開放状態になるように構成されている。
次に、図2は、図1に図示されたハイパスフィルタ3の具体的構成を示すもので、その構成における一部の内部構成を透視状態で表した斜視図である。
図2に示されるように、このハイパスフィルタ3は、上下方向に積層された第1乃至第3の誘電体層13、14、15と、第1及び第2誘電体層13、14間に配置され、第1及び第2平行部分9(1)、9(2)と第1及び第2平行部分9(1)、9(2)の他端間を連結する接続部分9(3)とを有する平板状のコ字型の第1ストリップライン9と、第2及び第3誘電体層14、15間に配置され、第1及び第2平行部分10(1)、10(2)と第1及び第2平行部分10(1)、10(2)の他端間を連結する接続部分10(3)とを有する平板状のコ字型の第2ストリップライン10と、第1誘電体層13の上面に形成された第1接地導体16と、第3誘電体層15の下面に形成された第2接地導体17とを備えている。
また、このハイパスフィルタ3は、第1誘電体層13に設けた第1のスルーホール18を通して第1ストリップライン9の第2平行部分9(2)の一端と第1接地導体16との間に接続された第1接続導体11と、第3誘電体層15に設けた第2のスルーホール19を通して第2ストリップライン10の第2平行部分10(2)の一端と第2接地導体17との間に接続された第2接続導体12と、第1ストリップライン9の第1平行部分9(1)の一端に接続された信号入力端20と、第2ストリップライン10の第1平行部分10(1)の一端に接続された信号出力端21と、第1乃至第3誘電体層13、14、15の4隅部分にそれぞれ設けた第3乃至第6のスルーホール22、23、24、25を通して第1接地導体16と第2接地導体17間に接続された第3乃至第6接続導体26、27、28、29とを備えている。
この場合、第1乃至第3誘電体層13、14、15内に配置された平板状のコ字型の第1ストリップライン9と平板状のコ字型の第2ストリップライン10の配置形態は、第1ストリップライン9の第1平行部分9(1)と第2ストリップライン10の第2平行部分10(2)とが対向配置され、第1ストリップライン9の第2平行部分9(2)と第2ストリップライン10の第1平行部分10(1)とが対向配置されており、第1ストリップライン9の接続部分9(3)と第2ストリップライン10の接続部分10(3)とは、コ字型の第1ストリップライン9とコ字型の第2ストリップライン10において互いに逆側に配置されている。
さらに、第1接地導体16と第2接地導体17は、その4隅部分に、第1誘電体層13、第2誘電体層14、第3誘電体層15のそれぞれを貫通するように設けた第3のスルーホール22、第4のスルーホール23、第5のスルーホール24、第6のスルーホール25が形成されている。そして、第3のスルーホール22内には第1接地導体16と第2接地導体17を導電接続する第3接続導体26が、第4のスルーホール23内には第1接地導体16と第2接地導体17を導電接続する第4接続導体27が、第5のスルーホール24内には第1接地導体16と第2接地導体17を導電接続する第5接続導体28が、第6のスルーホール25内には第1接地導体16と第2接地導体17を導電接続する第6接続導体29がそれぞれ配置され、このような構成により、第1接地導体16と第2接地導体17とが同じ接地電位になるように設定されている。
前記構成によるハイパスフィルタ3は、図1に図示されたハイパスフィルタ3の内部構成に示されるような等価回路になる。
すなわち、ハイパスフィルタ3は、第1ストリップライン9の第1平行部分9(1)と第2ストリップライン10の第2平行部分10(2)とが相互結合され、第1平行部分9(1)の一端が信号入力端20に接続され、第2平行部分10(2)の一端が第2接続導体12を通して接地接続される。また、第1ストリップライン9の第2平行部分9(2)と第2ストリップライン10の第1平行部分10(1)とが相互結合され、第2平行部分9(2)の一端が第1接続導体11を通して接地接続され、第1平行部分10(1)の一端が信号出力端21に接続される。この他に、第1平行部分9(1)と第2平行部分9(2)の各他端が接続部分9(3)によって互いに接続され、第2平行部分10(2)と第1平行部分10(1)とが接続部分10(3)によって互いに接続されている。
また、図3は、図1に図示されたハイパスフィルタ3が呈するフィルタ特性の一例を示す特性図である。図3において、横軸はGHzで表した信号周波数であり、縦軸はdBで表した信号減衰度である。
ここで、この実施の形態によるトリプレクサ回路の動作を図1乃至図3を用いて説明する。
このトリプレクサ回路の基本的回路の動作は、既知のトリプレクサ回路の第2構成例の動作と殆んど同じであって、ローパスフィルタ1は、受信信号の中にある第1周波数帯域信号だけを選択し、選択した第1周波数帯域信号を第1出力端子6に供給し、また、バンドパスフィルタ2は、受信信号の中にある第2周波数帯域信号だけを選択し、選択した第2周波数帯域信号を第2出力端子7に供給し、さらに、ハイパスフィルタ3は、受信信号を移相線路4を通して受け、その受信信号の中にある第3周波数帯域信号だけを選択し、選択した第3周波数帯域信号を第3出力端子8に供給する。
この場合、ローパスフィルタ1は、一方及び他方の直列分岐素子と1つの分路素子からなるT型回路を構成している。そして、このT型回路における他方の直列分岐素子である第2インダクタ1(3)と第2キャパシタ1(4)の並列回路は、第2周波数帯域信号の周波数あるいは第2周波数帯域信号の周波数乃至第3周波数帯域信号の周波数に対する並列共振型トラップ回路を構成し、そのトラップ周波数信号を阻止するが、それより周波数の低い第1周波数帯域信号に対しては、インダクタとして働くものである。
次に、図1に図示されているバンドパスフィルタ2は一方及び他方の直列分岐素子と1つの分路分岐素子と1つのブリッジ素子からなるブリッジT型回路を構成するものであって、かかるブリッジT型回路の分路分岐素子に相互結合された第1及び第2のストリップライン2(1)、2(2)からなる分布定数回路素子を含んだ2つの並列共振回路を用いているものである。そして、このブリッジT型回路の分路分岐素子である2つの並列共振回路は、第2周波数帯域信号の周波数に対する並列共振型トラップ回路を構成し、そのそのトラップ周波数信号に対して高い対接地インピーダンスを呈するが、それ以外の周波数信号に対して低い対接地インピーダンスを呈するので、結果的に、バンドパスフィルタ2は、第2周波数帯域信号だけを選択するように動作する。また、この第2周波数帯域信号の選択時に、2つの並列共振回路における第1及び第2のストリップライン2(1)、2(2)の相互結合の度合いを調整することにより、第2周波数帯域信号の立上り特性及び立下り特性を急峻にすることが可能になる。
さらに、図1に図示され、図2にその具体的構成が示されているハイパスフィルタ3の動作は、次の通りである。
第1ストリップライン9の第1平行部分9(1)の一端側の信号入力端20に受信信号が供給されると、その受信信号は、相互結合された第1ストリップライン9の第1平行部分9(1)と第2ストリップライン10の第2平行部分10(2)とを介して第1平行部分9(1)から第2平行部分10(2)に逆極性で伝送結合される。また、受信信号は、第1ストリップライン9の第1平行部分9(1)の他端側から接続部分9(3)を通して第1ストリップライン9の第2平行部分9(2)の他端側に伝送され、同時に、第2ストリップライン10の第2平行部分10(2)の他端側から第2ストリップライン10の第1平行部分10(1)の他端側に伝送され、これらの受信信号が相互結合された第1ストリップライン9の第2平行部分9(2)と第2ストリップライン10の第1平行部分10(1)に供給される。この後、第2平行部分9(2)に伝送された受信信号は、第2平行部分9(2)から第2平行部分10(2)に逆極性で伝送結合される受信信号に加算され、加算された受信信号が第1平行部分10(1)の一端側の信号出力端21から第3信号出力端子8に供給される。
このとき、第1ストリップライン9の第2平行部分9(2)によって形成される分布キャパシタ成分と第2平行部分9(2)の一端側と接地点間に接続されているスルーホール18内の第1接続導体11により形成されるインダクタ成分とは、高域カットオフ周波数近傍にある第1周波数、例えば、図3に図示されている第3周波数帯域内の周波数f1(1800MHz)において共振する第1トラップ回路を構成しており、また、第2ストリップライン10の第2平行部分10(2)によって形成される分布キャパシタ成分と第2平行部分10(2)の一端側と接地点間に接続されているスルーホール19内の第2接続導体12により形成されるインダクタ成分とは、同じく高域カットオフ周波数近傍にある第2周波数、例えば、図3に図示されている第3周波数帯域内の周波数f2(1850MHz)において共振する第2トラップ回路を構成している。そして、これら第1及び第2トラップ回路は、図3に図示の特性図から明らかなように、ハイパスフィルタ3の高域カットオフ周波数近傍の通過帯域内の2つの周波数f1、f2における挿入損失を大幅に減少させることができ、それにより高域カットオフ周波数近傍の立上り特性を急峻にすることができる。
また、相互結合された第1ストリップライン9の第1平行部分9(1)と第2ストリップライン10の第2平行部分10(2)と、同じく相互結合された第2ストリップライン10の第1平行部分10(1)と第1ストリップライン9の第2平行部分9(2)とは、それぞれ第2周波数帯域信号(周波数1574.42〜1576.42MHz)に対するトラップ回路を構成しており、それにより、ハイパスフィルタ3は、図3に図示の特性図から明らかなように、この第2周波数帯域信号の部分に深い信号減衰域を有している。
このように、ハイパスフィルタ3は、内部に形成された複数のトラップ回路により、中間周波数帯の第2周波数帯域信号を大幅に減衰させ、高域カットオフ周波数近傍の高い周波数帯の第3周波数帯域信号の挿入損失を低減させることができ、それによってその高域カットオフ特性の立上り部を表面弾性波フィルタに匹敵する急峻な通過−減衰特性にすることができ、第3周波数帯域信号に対する良好な周波数選択特性が得られる。
この場合、ハイパスフィルタ3の入力端と受信信号入力端子5との間に接続された移相線路4は、特性インピーダンスが第3周波数帯域信号に対して外部回路と整合するように、例えば50オームに構成設定し、その線路長を移相線路4の入力インピーダンスが第1周波数帯域信号及び第2周波数帯域信号に対してほぼ開放状態になるように構成しているので、第3周波数帯域信号だけが移相線路4を通してハイパスフィルタ3に供給され、第3周波数帯域信号に対する良好な周波数選択特性を最大限発揮させることができる。
前記実施の形態においては、第1周波数帯域信号が周波数824〜894MHzの範囲のセルラー帯信号、第2周波数帯域帯域信号が周波数1574.42〜1576.42MHzの範囲のGPS帯信号、第3周波数帯域信号が周波数1850〜1990MHzの範囲のPCS帯信号である例を挙げて説明したが、本発明による第1乃至第3周波数帯域信号は、かかるセルラー帯信号、GPS帯信号、PCS帯信号である場合に限られるものではなく、それぞれそれらの周波数帯域の近傍の他の周波数帯域信号を対象にしたものでも同様に適用可能である。
本発明によるトリプレクサ回路の一つの実施の形態に係わるもので、その要部構成を示す回路図である。 図1に図示されたハイパスフィルタの具体的構成を示すもので、その構成における一部の内部構成を透視状態で表した斜視図である。 図1に図示されたハイパスフィルタが呈するフィルタ特性の一例を示す特性図である。 既知のトリプレクサ回路の第1構成例を示すブロック図で、複数のハイパスフィルタ及びローパスフィルタを組み合わせて構成したものである。 既知のトリプレクサ回路の第2構成例を示すブロック図で、ハイパスフィルタ、バンドパスフィルタ、ローパスフィルタを用いて構成したものである。
符号の説明
1 ローパスフィルタ(LPF)
2 バンドパスフィルタ(BPF)
3 ハイパスフィルタ(HPF)
4 移相線路
5 受信信号入力端子
6 第1信号出力端子
7 第2信号出力端子
8 第3信号出力端子
9 第1ストリップライン
9(1) 第1平行部分
9(2) 第2平行部分
9(3) 接続部分
10 第2ストリップライン
10(1) 第1平行部分
10(2) 第2平行部分
10(3) 接続部分
11 第1接続導体
12 第2接続導体
13 第1誘電体層
14 第2誘電体層
15 第3誘電体層
16 第1接地導体
17 第2接地導体
18 第1のスルーホール
19 第2のスルーホール
20 信号入力端
21 信号出力端
22 第3のスルーホール
23 第4のスルーホール
24 第5のスルーホール
25 第6のスルーホール
26 第3接続導体
27 第4接続導体
28 第5接続導体
29 第6接続導体

Claims (3)

  1. 受信信号を、ローパスフィルタを通して低い周波数の第1周波数帯域信号を選択し、バンドパスフィルタを通して中間の周波数の第2周波数帯域信号を選択し、ハイパスフィルタを通して高い周波数の第3周波数帯域信号を選択するトリプレクサ回路であって、前記バンドパスフィルタは、相互結合した2つのストリップラインと複数のコンデンサとからなり、前記ハイパスフィルタは、それぞれ一方及び他方の平行部分と前記一方及び他方の平行部分の各他端部を連結する接続部分とを備えた平板状のコ字型の第1及び第2のストリップラインを、多層基板の異なる誘電体層に、前記第1及び第2のストリップラインの接続部分が互いに逆方向になるように配置され、かつ、前記第1及び第2のストリップラインの対応する前記一方及び他方の平行部分を対向配置させ、前記第1のストリップラインの一方の平行部分の一端に信号入力端を形成し、前記第2ストリップラインの一方の平行部分の一端に信号出力端を形成するとともに、前記第1のストリップラインの他方の平行部分の他端及び前記第2ストリップラインの他方の平行部分の他端を前記多層基板に設けたスルーホールを通して接地導体に導電接続したものであることを特徴とするトリプレクサ回路。
  2. 前記ハイパスフィルタの入力端に直列に移相線路が接続され、第1周波数帯域信号及び第2周波数帯域信号に対して移相線路の入力インピーダンスが開放状態にするようにしたことを特徴とする請求項1に記載のトリプレクサ回路。
  3. 前記第1周波数帯域信号は周波数が824〜894MHzの範囲内にあるセルラー帯の信号であり、前記第2周波数帯域信号は周波数が1574.42〜1576.42MHzの範囲内にあるGPS帯の信号であり、前記第3周波数帯域信号は周波数が1850〜1990MHzの範囲内にあるPCS帯の信号であることを特徴とする請求項1もしくは2に記載のトリプレクサ回路。
JP2005152656A 2005-05-25 2005-05-25 トリプレクサ回路 Withdrawn JP2006332980A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005152656A JP2006332980A (ja) 2005-05-25 2005-05-25 トリプレクサ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005152656A JP2006332980A (ja) 2005-05-25 2005-05-25 トリプレクサ回路

Publications (1)

Publication Number Publication Date
JP2006332980A true JP2006332980A (ja) 2006-12-07

Family

ID=37554204

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005152656A Withdrawn JP2006332980A (ja) 2005-05-25 2005-05-25 トリプレクサ回路

Country Status (1)

Country Link
JP (1) JP2006332980A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008075691A1 (ja) * 2006-12-19 2008-06-26 Hitachi Metals, Ltd. 高周波回路、高周波部品、及び通信装置
JP2008182340A (ja) * 2007-01-23 2008-08-07 Ngk Spark Plug Co Ltd ダイプレクサ及びそれを用いたマルチプレクサ
JP2009159328A (ja) * 2007-12-26 2009-07-16 Ngk Spark Plug Co Ltd マルチプレクサ、トリプレクサ及びダイプレクサ
JP2010187291A (ja) * 2009-02-13 2010-08-26 Mitsubishi Electric Corp フィルタバンク構造
US20120256701A1 (en) * 2011-04-06 2012-10-11 Solski Piotr M Novel triplexer topology
JP2015023520A (ja) * 2013-07-23 2015-02-02 Tdk株式会社 ダイプレクサ
US9007145B2 (en) 2010-06-07 2015-04-14 Murata Manufacturing Co., Ltd. High-frequency signal balancing multiplexer
WO2017110723A1 (ja) * 2015-12-25 2017-06-29 株式会社村田製作所 ダイプレクサ回路およびダイプレクサ回路モジュール
US10432237B2 (en) 2017-10-20 2019-10-01 Taiyo Yuden Co., Ltd. Multiplexer

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8582547B2 (en) 2006-12-19 2013-11-12 Hitachi Metals, Ltd. High frequency circuit, high frequency component and communication device
JPWO2008075691A1 (ja) * 2006-12-19 2010-04-15 日立金属株式会社 高周波回路、高周波部品、及び通信装置
JP4710977B2 (ja) * 2006-12-19 2011-06-29 日立金属株式会社 高周波回路、高周波部品、及び通信装置
WO2008075691A1 (ja) * 2006-12-19 2008-06-26 Hitachi Metals, Ltd. 高周波回路、高周波部品、及び通信装置
JP2008182340A (ja) * 2007-01-23 2008-08-07 Ngk Spark Plug Co Ltd ダイプレクサ及びそれを用いたマルチプレクサ
EP1953914A3 (en) * 2007-01-23 2008-09-17 Ngk Spark Plug Co., Ltd. Diplexer and multiplexer using the same
US7924116B2 (en) 2007-01-23 2011-04-12 Ngk Spark Plug Co., Ltd. Diplexer and multiplexer using the same
JP2009159328A (ja) * 2007-12-26 2009-07-16 Ngk Spark Plug Co Ltd マルチプレクサ、トリプレクサ及びダイプレクサ
JP2010187291A (ja) * 2009-02-13 2010-08-26 Mitsubishi Electric Corp フィルタバンク構造
US9007145B2 (en) 2010-06-07 2015-04-14 Murata Manufacturing Co., Ltd. High-frequency signal balancing multiplexer
US8736399B2 (en) * 2011-04-06 2014-05-27 M/A-Com Technology Solutions Holdings, Inc. Triplexer topology
US20120256701A1 (en) * 2011-04-06 2012-10-11 Solski Piotr M Novel triplexer topology
JP2015023520A (ja) * 2013-07-23 2015-02-02 Tdk株式会社 ダイプレクサ
US9413328B2 (en) 2013-07-23 2016-08-09 Tdk Corporation Diplexer including two bandpass filters
WO2017110723A1 (ja) * 2015-12-25 2017-06-29 株式会社村田製作所 ダイプレクサ回路およびダイプレクサ回路モジュール
US10432237B2 (en) 2017-10-20 2019-10-01 Taiyo Yuden Co., Ltd. Multiplexer

Similar Documents

Publication Publication Date Title
JP2006332980A (ja) トリプレクサ回路
JP5794365B2 (ja) ケーブルおよび通信装置
US7339445B2 (en) BAW duplexer without phase shifter
JP6822764B2 (ja) 分波器
KR101922574B1 (ko) 멀티플렉서
JP2010141859A (ja) ダイプレクサ及びマルチプレクサ
WO2002052724A1 (fr) Multiplexeur
US9941859B2 (en) Ladder-type filter, duplexer, and module
US9007145B2 (en) High-frequency signal balancing multiplexer
JP2003008385A (ja) 複合型lcフィルタ回路及び複合型lcフィルタ部品
JP3223848B2 (ja) 高周波部品
JP2008271187A (ja) 分波回路
JP2013243600A (ja) トリプレクサ
JP2002353775A (ja) フィルタユニット及び該フィルタユニットを用いたデュプレクサ
JP2010154138A (ja) 積層型マルチプレクサ
JP2006128881A (ja) ダイプレクサ
JP2007097113A (ja) バンドパスフィルタ及び高周波モジュール、並びにこれを用いた無線通信機器
US11146229B2 (en) Filter and multiplexer
US7782157B2 (en) Resonant circuit, filter circuit, and multilayered substrate
JP4842245B2 (ja) トリプレクサ回路
JPH11266133A (ja) 分波器
JP2006211272A (ja) ダイプレクサ
US10659007B2 (en) Tunable filter, radio frequency front-end circuit, and communication apparatus
CN110071351A (zh) 一种基于横跨耦合线的可调频带通滤波器
JP6080538B2 (ja) フィルタ回路

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080805