JP2006331378A - フラッシュメモリ保存システム - Google Patents
フラッシュメモリ保存システム Download PDFInfo
- Publication number
- JP2006331378A JP2006331378A JP2005205210A JP2005205210A JP2006331378A JP 2006331378 A JP2006331378 A JP 2006331378A JP 2005205210 A JP2005205210 A JP 2005205210A JP 2005205210 A JP2005205210 A JP 2005205210A JP 2006331378 A JP2006331378 A JP 2006331378A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- flash memory
- microcontroller
- storage system
- entity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Memory System (AREA)
- Read Only Memory (AREA)
Abstract
【解決手段】 フラッシュメモリ中の全ての実体メモリブロックが複数のセグメントに分けられ実体メモリブロック内に複数の実体セクタが設けられ、各実体セクタ内にユーザーデータフィールド及び論理アドレス指向フィールドが少なくとも設けられ、ユーザーデータフィールド内に実体データが書き込まれる時、マイクロコントローラーの制御により同一実体セクタの論理アドレス指向フィールド内に合わせて書き込まれ、また、同一セグメント内の論理アドレス指向データが整理されバックアップセグメントアドレスマッピングテーブルとなし、並びに実体メモリブロック中に保存する。
【選択図】 図4
Description
1.実体メモリブロックの代替えデータはデータアクセス動作完成後でなければ書き込めず、もしこの時停電等の不正常な反応が発生すると、実体メモリブロックと代替えデータが対応不能となる情況が発生し、アクセスデータの毀損を形成する。
2.リンク対照テーブルは全体のフラッシュメモリの実体アドレスと論理アドレス間の対応関係を記録し、フラッシュメモリ中の実体メモリブロックの数量の増加に伴い、リンク対照テーブルのサイズも急速に大きくなり、このため、レジスタメモリの容量もまた増加する。
3.マイクロコントローラーはそのメモリプログラムユニット中に既に登録されているメモリアクセスプログラム及びフラッシュメモリ種類しか実行できず、リンクされたフラッシュメモリ種類或いは類別がメモリプログラムユニット中に未登録であると、マイクロコントローラーにより受け入れ或いは実行不能である。
4.マイクロコントローラーのデータアクセス信号はシステムクロックの上昇縁部分でなければ変化できず、データアクセス動作実行時に、適時にその内部周波を調整できず、これにより電気エネルギーを有効に節約できない。
該フラッシュメモリ保存システムは、マイクロコントローラー、少なくとも一つのフラッシュメモリ、及びレジスタメモリを包含し、
該少なくとも一つのフラッシュメモリは該マイクロコントローラーに接続され、各フラッシュメモリ内に複数の実体メモリブロックが設けられ、各実体メモリブロック内に実体アドレスと複数の実体セクタが設けられ、各実体セクタがユーザーデータフィールドと論理アドレス指向フィールドを少なくとも包含し、ユーザーデータフィールド内に実体データが書き込まれる時に各論理アドレス指向フィールド内に論理アドレス指向データが書き込まれ、該論理アドレス指向データが該実体メモリブロックと対応する論理メモリブロックの論理アドレスを記録し、
該レジスタメモリは、該マイクロコントローラーに接続されてリンク対照テーブルを保存し、該リンク対照テーブルは各実体メモリブロックの実体アドレスとそれに対応する論理メモリブロックの論理アドレスを記録することを特徴とする、フラッシュメモリ保存システムとしている。
請求項2の発明は、請求項1記載のフラッシュメモリ保存システムにおいて、フラッシュメモリ内がホストアクセス可能領域とシステムコントロール領域に区分され、ホストアクセス可能領域内に位置する実体メモリブロックがデータメモリブロックと定義され、システムコントロール領域に位置する実体メモリブロックがコントロールメモリブロックと定義され、少なくとも一つのコントロールメモリブロックがリンク対照テーブルのロードと保存に用いられ、ロードされたリンク対照テーブルがバックアップリンク対照テーブルとされ、該リンク対照テーブルがマイクロコントローラー起動時に直接バックアップリンク対照テーブルをロードして構築されることを特徴とする、フラッシュメモリ保存システムとしている。
請求項3の発明は、フラッシュメモリ保存システムにおいて、
該フラッシュメモリ保存システムは、マイクロコントローラー、少なくとも一つのフラッシュメモリ、及びレジスタメモリを包含し、
該少なくとも一つのフラッシュメモリは該マイクロコントローラーに接続され、各フラッシュメモリ内に複数の実体メモリブロックが設けられ、各実体メモリブロック内に実体アドレスと論理アドレス指向データが包含され、該論理アドレス指向データが該実体メモリブロックと対応する論理メモリブロックの論理アドレスを記録し、
該レジスタメモリはマイクロコントローラーに接続され、リンク対照テーブルを保存し、該リンク対照テーブルは各実体メモリブロックの実体アドレスとそれに対応する論理メモリブロックの論理アドレスを記録することを特徴とする、フラッシュメモリ保存システムとしている。
請求項4の発明は、フラッシュメモリ保存システムにおいて、
該フラッシュメモリ保存システムは、マイクロコントローラー、少なくとも一つのフラッシュメモリ、及びレジスタメモリを包含し、
該少なくとも一つのフラッシュメモリは該マイクロコントローラーに接続され、各フラッシュメモリ内に複数の実体メモリブロックと少なくとも一つのコントロールメモリブロックが包含され、各実体メモリブロック内に実体アドレスと論理アドレス指向データが包含され、該論理アドレス指向データが該実体メモリブロックと対応する論理メモリブロックの論理アドレスを記録し、該コントロールメモリブロックはバックアップリンク対照テーブルを保存するのに用いられ、
該レジスタメモリはマイクロコントローラーに接続され、バックアップリンク対照テーブルと対応するリンク対照テーブルを保存し、該リンク対照テーブルは各実体メモリブロックの実体アドレスとそれに対応するそのうち一つの論理メモリブロックの論理アドレスを記録することを特徴とする、フラッシュメモリ保存システムとしている。
請求項5の発明は、フラッシュメモリ保存システムにおいて、
該フラッシュメモリ保存システムは、マイクロコントローラー、少なくとも一つのフラッシュメモリ、及びレジスタメモリを包含し、
該少なくとも一つのフラッシュメモリは該マイクロコントローラーに接続され、各フラッシュメモリ内が複数のセグメントに区分され、各セグメント内に複数の実体メモリブロックが包含され、各実体メモリブロック内に実体アドレスと論理アドレス指向データが包含され、該論理アドレス指向データが該実体メモリブロックと対応する論理メモリブロックの論理アドレスを記録し、且つ同一セグメント内の各論理アドレス指向データが共同でセグメントアドレスマッピングテーブルを構成し、
該レジスタメモリはマイクロコントローラーに接続され、セグメントアドレスマッピングテーブルを保存するのに用いられることを特徴とする、フラッシュメモリ保存システムとしている。
請求項6の発明は、フラッシュメモリ保存システムにおいて、
該フラッシュメモリ保存システムは、マイクロコントローラー、複数のフラッシュメモリ、及びレジスタメモリを包含し、
該複数のフラッシュメモリは直列、並列、及び直列/並列複合のいずれかの形態で該マイクロコントローラーに接続され、各フラッシュメモリ内に複数の実体メモリブロックが包含され、各フラッシュメモリ中の少なくとも一つの実体メモリブロックがその他のフラッシュメモリ中の対応する少なくとも一つの実体メモリブロックと共同でセグメントを構成し、各実体メモリブロック内に実体アドレスと論理アドレス指向データが包含され、該論理アドレス指向データが該実体メモリブロックと対応する論理メモリブロックの論理アドレスを記録し、また同一セグメント内の各論理アドレス指向データが共同でセグメントアドレスマッピングテーブルを構成し、
該レジスタメモリはマイクロコントローラーに接続され、セグメントアドレスマッピングテーブルを保存するのに用いられることを特徴とする、フラッシュメモリ保存システムとしている。
請求項7の発明は、フラッシュメモリ保存システムにおいて、
該フラッシュメモリ保存システムは、マイクロコントローラー、少なくとも一つのフラッシュメモリを包含し、
該少なくとも一つのフラッシュメモリは該マイクロコントローラーに接続され、各フラッシュメモリ内に複数の実体メモリブロックが包含され、そのうち一つの実体メモリブロックがメモリ類別ブロックと定義されてメモリアクセスプログラムを保存するのに用いられ、該マイクロコントローラーが起動される時に直接該メモリアクセスプログラムをロードし、並びにこれによりフラッシュメモリに対するデータアクセス動作を実行することを特徴とする、フラッシュメモリ保存システムとしている。
請求項8の発明は、フラッシュメモリ保存システムにおいて、
該フラッシュメモリ保存システムは、マイクロコントローラー、少なくとも一つのフラッシュメモリを包含し、
該少なくとも一つのフラッシュメモリは該マイクロコントローラーに接続され、該フラッシュメモリ保存システム内にシステムクロックが包含され、該システムクロックは複数の上昇縁と複数の下降縁を包含し、各上昇縁と各下降縁がいずれも該マイクロコントローラーのデータアクセスの根拠として選択可能とされたことを特徴とする、フラッシュメモリ保存システムとしている。
請求項9の発明は、フラッシュメモリ保存システムにおいて、
該フラッシュメモリ保存システムは、マイクロコントローラー、少なくとも一つのフラッシュメモリを包含し、
該少なくとも一つのフラッシュメモリはマイクロコントローラーに接続され、該フラッシュメモリは複数の保存体を包含し、各保存体内の相互に対応する少なくとも一つの実体メモリブロックが共同でメモリページを構成し、同一メモリページ中の全ての実体メモリブロックがいずれも無欠陥の無欠陥実体メモリブロックとされる時、正常メモリページと定義され、同一メモリページ中に欠陥のある少なくとも一つの欠陥実体メモリブロックが存在する時、不正常メモリページと定義され、正常メモリページがマイクロコントローラーの作用により該フラッシュメモリの前段領域中にレイアウトされ、不正常メモリページが該フラッシュメモリの後段領域中にレイアウトされることを特徴とする、フラッシュメモリ保存システムとしている。
111 論理メモリブロックアドレス領域 112 論理メモリブロック
1125 論理アドレス 113 メモリプログラムユニット
115 メモリアクセスプログラム 117 メモリIDデータ
13 フラッシュメモリ 131 実体メモリブロック
1312 実体メモリブロック 1313 実体メモリブロック
133 メモリ類別ブロック 135 実体アドレス
1352 実体アドレス 1353 実体アドレス
137 メモリIDデータ 139 代替えデータ
15 レジスタメモリ 151 リンク対照テーブル
153 論理アドレスフィールド 155 実体アドレスフィールド
17 アプリケーションシステム 191 上昇縁
195 下降縁 20 フラッシュメモリ保存システム
21 マイクロコントローラー 211 論理メモリブロックアドレス領域
212 論理メモリブロック 2125 論理アドレス
213 メモリプログラムユニット 215 メモリアクセスプログラム
22 実体セクタ 221 ユーザーデータフィールド
222 実体データ 223 コントロールデータ
225 論理アドレス指向フィールド 226 論理アドレス指向データ
227 エラー検査コード 23 フラッシュメモリ
231 実体メモリブロック 233 メモリ類別ブロック
235 実体アドレス 239 メモリアクセスプログラム
24 ホストアクセス可能領域 245 データメモリブロック
25 レジスタメモリ 251 リンク対照テーブル
2511 バックアップリンク対照テーブル
2515 バックアップリンク対照テーブル
253 論理アドレスフィールド 255 実体アドレスフィールド
26 システムコントロール領域 261 第1コントロールメモリブロック
262 第2コントロールメモリブロック 263 第3コントロールメモリブロック
265 コントロールメモリブロック 27 アプリケーションシステム
31 セグメント 32 セグメント
336 論理アドレス指向データ 34 ホストアクセス可能領域
35 レジスタメモリ
351 セグメントアドレスマッピングテーブル
36 システムコントロール領域 365 コントロールメモリブロック
367 バックアップセグメントアドレスマッピングテーブル
39 セグメント
51、52、53 セグメント 55 フラッシュメモリ
57 フラッシュメモリ 59 フラッシュメモリ
691 上昇縁 695 下降縁
71 保存体 72 保存体
73 メモリページ又は正常メモリページ 731 無欠陥実体メモリブロック
75 不正常メモリページ 751 欠陥実体メモリブロック
76 失効メモリメージ 78 保存体
79 保存体
Claims (9)
- フラッシュメモリ保存システムにおいて、
該フラッシュメモリ保存システムは、マイクロコントローラー、少なくとも一つのフラッシュメモリ、及びレジスタメモリを包含し、
該少なくとも一つのフラッシュメモリは該マイクロコントローラーに接続され、各フラッシュメモリ内に複数の実体メモリブロックが設けられ、各実体メモリブロック内に実体アドレスと複数の実体セクタが設けられ、各実体セクタがユーザーデータフィールドと論理アドレス指向フィールドを少なくとも包含し、ユーザーデータフィールド内に実体データが書き込まれる時に各論理アドレス指向フィールド内に論理アドレス指向データが書き込まれ、該論理アドレス指向データが該実体メモリブロックと対応する論理メモリブロックの論理アドレスを記録し、
該レジスタメモリは、該マイクロコントローラーに接続されてリンク対照テーブルを保存し、該リンク対照テーブルは各実体メモリブロックの実体アドレスとそれに対応する論理メモリブロックの論理アドレスを記録することを特徴とする、フラッシュメモリ保存システム。 - 請求項1記載のフラッシュメモリ保存システムにおいて、フラッシュメモリ内がホストアクセス可能領域とシステムコントロール領域に区分され、ホストアクセス可能領域内に位置する実体メモリブロックがデータメモリブロックと定義され、システムコントロール領域に位置する実体メモリブロックがコントロールメモリブロックと定義され、少なくとも一つのコントロールメモリブロックがリンク対照テーブルのロードと保存に用いられ、ロードされたリンク対照テーブルがバックアップリンク対照テーブルとされ、該リンク対照テーブルがマイクロコントローラー起動時に直接バックアップリンク対照テーブルをロードして構築されることを特徴とする、フラッシュメモリ保存システム。
- フラッシュメモリ保存システムにおいて、
該フラッシュメモリ保存システムは、マイクロコントローラー、少なくとも一つのフラッシュメモリ、及びレジスタメモリを包含し、
該少なくとも一つのフラッシュメモリは該マイクロコントローラーに接続され、各フラッシュメモリ内に複数の実体メモリブロックが設けられ、各実体メモリブロック内に実体アドレスと論理アドレス指向データが包含され、該論理アドレス指向データが該実体メモリブロックと対応する論理メモリブロックの論理アドレスを記録し、
該レジスタメモリはマイクロコントローラーに接続され、リンク対照テーブルを保存し、該リンク対照テーブルは各実体メモリブロックの実体アドレスとそれに対応する論理メモリブロックの論理アドレスを記録することを特徴とする、フラッシュメモリ保存システム。 - フラッシュメモリ保存システムにおいて、
該フラッシュメモリ保存システムは、マイクロコントローラー、少なくとも一つのフラッシュメモリ、及びレジスタメモリを包含し、
該少なくとも一つのフラッシュメモリは該マイクロコントローラーに接続され、各フラッシュメモリ内に複数の実体メモリブロックと少なくとも一つのコントロールメモリブロックが包含され、各実体メモリブロック内に実体アドレスと論理アドレス指向データが包含され、該論理アドレス指向データが該実体メモリブロックと対応する論理メモリブロックの論理アドレスを記録し、該コントロールメモリブロックはバックアップリンク対照テーブルを保存するのに用いられ、
該レジスタメモリはマイクロコントローラーに接続され、バックアップリンク対照テーブルと対応するリンク対照テーブルを保存し、該リンク対照テーブルは各実体メモリブロックの実体アドレスとそれに対応するそのうち一つの論理メモリブロックの論理アドレスを記録することを特徴とする、フラッシュメモリ保存システム。 - フラッシュメモリ保存システムにおいて、
該フラッシュメモリ保存システムは、マイクロコントローラー、少なくとも一つのフラッシュメモリ、及びレジスタメモリを包含し、
該少なくとも一つのフラッシュメモリは該マイクロコントローラーに接続され、各フラッシュメモリ内が複数のセグメントに区分され、各セグメント内に複数の実体メモリブロックが包含され、各実体メモリブロック内に実体アドレスと論理アドレス指向データが包含され、該論理アドレス指向データが該実体メモリブロックと対応する論理メモリブロックの論理アドレスを記録し、且つ同一セグメント内の各論理アドレス指向データが共同でセグメントアドレスマッピングテーブルを構成し、
該レジスタメモリはマイクロコントローラーに接続され、セグメントアドレスマッピングテーブルを保存するのに用いられることを特徴とする、フラッシュメモリ保存システム。 - フラッシュメモリ保存システムにおいて、
該フラッシュメモリ保存システムは、マイクロコントローラー、複数のフラッシュメモリ、及びレジスタメモリを包含し、
該複数のフラッシュメモリは直列、並列、及び直列/並列複合のいずれかの形態で該マイクロコントローラーに接続され、各フラッシュメモリ内に複数の実体メモリブロックが包含され、各フラッシュメモリ中の少なくとも一つの実体メモリブロックがその他のフラッシュメモリ中の対応する少なくとも一つの実体メモリブロックと共同でセグメントを構成し、各実体メモリブロック内に実体アドレスと論理アドレス指向データが包含され、該論理アドレス指向データが該実体メモリブロックと対応する論理メモリブロックの論理アドレスを記録し、また同一セグメント内の各論理アドレス指向データが共同でセグメントアドレスマッピングテーブルを構成し、
該レジスタメモリはマイクロコントローラーに接続され、セグメントアドレスマッピングテーブルを保存するのに用いられることを特徴とする、フラッシュメモリ保存システム。 - フラッシュメモリ保存システムにおいて、
該フラッシュメモリ保存システムは、マイクロコントローラー、少なくとも一つのフラッシュメモリを包含し、
該少なくとも一つのフラッシュメモリは該マイクロコントローラーに接続され、各フラッシュメモリ内に複数の実体メモリブロックが包含され、そのうち一つの実体メモリブロックがメモリ類別ブロックと定義されてメモリアクセスプログラムを保存するのに用いられ、該マイクロコントローラーが起動される時に直接該メモリアクセスプログラムをロードし、並びにこれによりフラッシュメモリに対するデータアクセス動作を実行することを特徴とする、フラッシュメモリ保存システム。 - フラッシュメモリ保存システムにおいて、
該フラッシュメモリ保存システムは、マイクロコントローラー、少なくとも一つのフラッシュメモリを包含し、
該少なくとも一つのフラッシュメモリは該マイクロコントローラーに接続され、該フラッシュメモリ保存システム内にシステムクロックが包含され、該システムクロックは複数の上昇縁と複数の下降縁を包含し、各上昇縁と各下降縁がいずれも該マイクロコントローラーのデータアクセスの根拠として選択可能とされたことを特徴とする、フラッシュメモリ保存システム。 - フラッシュメモリ保存システムにおいて、
該フラッシュメモリ保存システムは、マイクロコントローラー、少なくとも一つのフラッシュメモリを包含し、
該少なくとも一つのフラッシュメモリはマイクロコントローラーに接続され、該フラッシュメモリは複数の保存体を包含し、各保存体内の相互に対応する少なくとも一つの実体メモリブロックが共同でメモリページを構成し、同一メモリページ中の全ての実体メモリブロックがいずれも無欠陥の無欠陥実体メモリブロックとされる時、正常メモリページと定義され、同一メモリページ中に欠陥のある少なくとも一つの欠陥実体メモリブロックが存在する時、不正常メモリページと定義され、正常メモリページがマイクロコントローラーの作用により該フラッシュメモリの前段領域中にレイアウトされ、不正常メモリページが該フラッシュメモリの後段領域中にレイアウトされることを特徴とする、フラッシュメモリ保存システム。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW094116964A TWI275101B (en) | 2005-05-24 | 2005-05-24 | Flash memory storage system |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006331378A true JP2006331378A (ja) | 2006-12-07 |
Family
ID=37464806
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005205210A Pending JP2006331378A (ja) | 2005-05-24 | 2005-07-14 | フラッシュメモリ保存システム |
Country Status (3)
Country | Link |
---|---|
US (1) | US7596655B2 (ja) |
JP (1) | JP2006331378A (ja) |
TW (1) | TWI275101B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101826778B1 (ko) | 2016-09-28 | 2018-03-22 | 현대오트론 주식회사 | 플래쉬 라이프 사이클 및 성능 개선을 고려한 eeprom 에뮬레이션 구현 방법 |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8225022B2 (en) * | 2006-08-08 | 2012-07-17 | Dataram, Inc. | Methods for eliminating intermediate bussing and bridging requirements between a solid state memory device with PCI controller and a main system bus |
WO2008077285A1 (en) * | 2006-12-27 | 2008-07-03 | Intel Corporation | Method of managing data on a non-volatile memory |
CN100458736C (zh) * | 2006-12-30 | 2009-02-04 | 北京中星微电子有限公司 | Nand闪存信息提取方法和nand闪存自动识别方法 |
CN100462944C (zh) * | 2007-03-07 | 2009-02-18 | 北京飞天诚信科技有限公司 | 基于非易失性存储器两个以上连续逻辑块的掉电保护方法 |
TWM347614U (en) * | 2008-07-30 | 2008-12-21 | Portwell Inc | Device of information backup |
US8099571B1 (en) * | 2008-08-06 | 2012-01-17 | Netapp, Inc. | Logical block replication with deduplication |
TWI419165B (en) * | 2009-02-23 | 2013-12-11 | System and method for memory management and dynamic data backup | |
US8655848B1 (en) | 2009-04-30 | 2014-02-18 | Netapp, Inc. | Unordered idempotent logical replication operations |
US8321380B1 (en) | 2009-04-30 | 2012-11-27 | Netapp, Inc. | Unordered idempotent replication operations |
US8756391B2 (en) * | 2009-05-22 | 2014-06-17 | Raytheon Company | Multi-level security computing system |
TWI431627B (zh) * | 2009-07-31 | 2014-03-21 | Silicon Motion Inc | 快閃記憶體裝置及快閃記憶體裝置之運作方法 |
TWI453747B (zh) * | 2009-09-02 | 2014-09-21 | Silicon Motion Inc | 用來管理一快閃記憶體的複數個區塊之方法以及相關之記憶裝置及其控制器 |
US8671072B1 (en) | 2009-09-14 | 2014-03-11 | Netapp, Inc. | System and method for hijacking inodes based on replication operations received in an arbitrary order |
US8775719B2 (en) * | 2009-09-21 | 2014-07-08 | Aplus Flash Technology, Inc. | NAND-based hybrid NVM design that integrates NAND and NOR in 1-die with parallel interface |
US8996785B2 (en) * | 2009-09-21 | 2015-03-31 | Aplus Flash Technology, Inc. | NAND-based hybrid NVM design that integrates NAND and NOR in 1-die with serial interface |
US8473690B1 (en) | 2009-10-30 | 2013-06-25 | Netapp, Inc. | Using logical block addresses with generation numbers as data fingerprints to provide cache coherency |
US8799367B1 (en) | 2009-10-30 | 2014-08-05 | Netapp, Inc. | Using logical block addresses with generation numbers as data fingerprints for network deduplication |
US8285920B2 (en) | 2010-07-09 | 2012-10-09 | Nokia Corporation | Memory device with dynamic controllable physical logical mapping table loading |
US8793429B1 (en) * | 2011-06-03 | 2014-07-29 | Western Digital Technologies, Inc. | Solid-state drive with reduced power up time |
US8843805B1 (en) * | 2012-03-16 | 2014-09-23 | Juniper Networks, Inc. | Memory error protection using addressable dynamic ram data locations |
FR3072476A1 (fr) * | 2017-10-13 | 2019-04-19 | Proton World International N.V. | Unite logique de memoire pour memoire flash |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1173379A (ja) * | 1997-06-20 | 1999-03-16 | Sony Corp | データ管理装置及びデータ管理方法並びに記憶媒体 |
JPH11110283A (ja) * | 1997-08-08 | 1999-04-23 | Toshiba Corp | 不揮発性半導体メモリシステムの制御方法 |
JP2000284996A (ja) * | 1999-03-31 | 2000-10-13 | Toshiba Corp | メモリ管理装置及びメモリ管理方法 |
JP2004103032A (ja) * | 2003-10-14 | 2004-04-02 | Sony Corp | データ管理装置、データ管理方法、不揮発性メモリ、不揮発性メモリを有する記憶装置及びデータ処理システム |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6839826B2 (en) * | 2002-02-06 | 2005-01-04 | Sandisk Corporation | Memory device with pointer structure to map logical to physical addresses |
US7509474B2 (en) * | 2005-06-08 | 2009-03-24 | Micron Technology, Inc. | Robust index storage for non-volatile memory |
-
2005
- 2005-05-24 TW TW094116964A patent/TWI275101B/zh not_active IP Right Cessation
- 2005-07-14 JP JP2005205210A patent/JP2006331378A/ja active Pending
-
2006
- 2006-03-07 US US11/368,488 patent/US7596655B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1173379A (ja) * | 1997-06-20 | 1999-03-16 | Sony Corp | データ管理装置及びデータ管理方法並びに記憶媒体 |
JPH11110283A (ja) * | 1997-08-08 | 1999-04-23 | Toshiba Corp | 不揮発性半導体メモリシステムの制御方法 |
JP2000284996A (ja) * | 1999-03-31 | 2000-10-13 | Toshiba Corp | メモリ管理装置及びメモリ管理方法 |
JP2004103032A (ja) * | 2003-10-14 | 2004-04-02 | Sony Corp | データ管理装置、データ管理方法、不揮発性メモリ、不揮発性メモリを有する記憶装置及びデータ処理システム |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101826778B1 (ko) | 2016-09-28 | 2018-03-22 | 현대오트론 주식회사 | 플래쉬 라이프 사이클 및 성능 개선을 고려한 eeprom 에뮬레이션 구현 방법 |
Also Published As
Publication number | Publication date |
---|---|
TW200641910A (en) | 2006-12-01 |
TWI275101B (en) | 2007-03-01 |
US7596655B2 (en) | 2009-09-29 |
US20060271727A1 (en) | 2006-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006331378A (ja) | フラッシュメモリ保存システム | |
US5742934A (en) | Flash solid state disk card with selective use of an address conversion table depending on logical and physical sector numbers | |
US8762661B2 (en) | System and method of managing metadata | |
CN100353337C (zh) | 闪存储存*** | |
US20090150588A1 (en) | Hard Disk Drive Cache Memory and Playback Device | |
JP2005011317A5 (ja) | ||
US8332575B2 (en) | Data management systems, methods and computer program products using a phase-change random access memory for selective data maintenance | |
TWI403897B (zh) | 記憶裝置及其資料管理方法 | |
JP2006120082A (ja) | メモリカード、半導体装置、及びメモリカードの制御方法 | |
JP4460967B2 (ja) | メモリカード、不揮発性半導体メモリ、及び半導体メモリの制御方法 | |
US7447853B2 (en) | Data copy device | |
TWI493340B (zh) | 資料儲存系統與方法 | |
CN113555057A (zh) | 一种扩大固态硬盘映射表单元的实现方法 | |
CN101364205A (zh) | 闪存储存*** | |
JPH11272569A (ja) | フラッシュメモリを使用した外部記憶装置のデータ回復方式 | |
JP4471947B2 (ja) | データ処理装置及びデータ処理方法 | |
JP5025670B2 (ja) | 情報処理装置およびデータ記憶装置 | |
JP2003216506A (ja) | フラッシュメモリを搭載した記憶装置及び計算機 | |
JP2015158902A (ja) | メモリおよびコントローラを備える装置およびデータ記憶装置を備える装置 | |
JP7457248B2 (ja) | 記憶装置 | |
JP7219813B2 (ja) | 演算処理装置、車両制御装置及び更新方法 | |
JP3498028B2 (ja) | ブートプログラム書き換えシステム | |
JP4800701B2 (ja) | コンピュータシステム | |
JP2009288914A (ja) | フラッシュメモリおよび電子機器 | |
JPH0816471A (ja) | メモリ装置及びキャッシュメモリ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080603 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080826 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080924 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20080924 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080924 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080904 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090602 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091110 |