JP2006326474A - Laminated chip - Google Patents
Laminated chip Download PDFInfo
- Publication number
- JP2006326474A JP2006326474A JP2005152798A JP2005152798A JP2006326474A JP 2006326474 A JP2006326474 A JP 2006326474A JP 2005152798 A JP2005152798 A JP 2005152798A JP 2005152798 A JP2005152798 A JP 2005152798A JP 2006326474 A JP2006326474 A JP 2006326474A
- Authority
- JP
- Japan
- Prior art keywords
- laminated
- silicon substrate
- plate
- flow path
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
本発明は、シリコン基板上に化学物質を通す流路が１ｍｍ以下のμｍレベルの幅で形成されるマイクロチップ等のチップ技術に関し、特に、精度の高い温度制御が必要とされる酵素活性等の評価に適用して有効な技術である。 The present invention relates to a chip technology such as a microchip in which a flow path for passing a chemical substance on a silicon substrate is formed with a width of μm level of 1 mm or less, and in particular, an enzyme activity that requires high-precision temperature control This technology is effective when applied to evaluation.
以下に説明する技術は、本発明を完成するに際し、本発明者によって検討されたものであり、その概要は次のとおりである。 The technology described below has been studied by the present inventors in completing the present invention, and the outline thereof is as follows.
近年、基板上に幅１ｍｍ以下のμｍオーターの流路を形成し、かかる流路に化学物質を流すことで、マクロスケールで行う場合とは異なり、微量試料で、多種類の反応を、同時並行で、短時間で効率的に行う技術が提案されている。 In recent years, by forming a micrometer-order channel with a width of 1 mm or less on a substrate and flowing a chemical substance through the channel, many types of reactions can be performed simultaneously in a small amount of sample, unlike when performing on a macro scale. Therefore, a technique for efficiently performing in a short time has been proposed.
かかる技術の中には、化学物質を通す流路が形成された基板を複数枚積層し、各層の流路を連絡することで、３次元的に流路の拡大を行う技術も提案されている。非特許文献１には、複数枚の積層構成とすることで、流路内で生成する化学反応物質の収量拡大も容易に行えることが示されている。 Among such techniques, a technique has also been proposed in which a plurality of substrates on which a flow path for passing a chemical substance is stacked and the flow paths of each layer are connected to expand the flow path in a three-dimensional manner. . Non-Patent Document 1 shows that the yield of the chemical reactant generated in the flow path can be easily increased by adopting a laminated structure of a plurality of sheets.
かかるマイクロチップを用いた反応でも当然に温度制御が求められ、従来の一般的な温度制御は、恒温槽内にマイクロチップごと所要時間放置して、マイクロチップ自体の温度が恒温槽内の温度と平衡して設定温度になるのを待つ方法であった。しかし、かかる手法では、反応温度を制御するのに時間と手間がかかり、反応状況に応じて温度を適宜に変更してその状況確認をするという温度制御は実質的に不可能に近かった。 Naturally, temperature control is also required in the reaction using such a microchip. Conventional general temperature control is performed by leaving the microchip in the thermostat for a required time, and the temperature of the microchip itself is equal to the temperature in the thermostat. This was a method of waiting for the set temperature to reach equilibrium. However, in such a method, it takes time and effort to control the reaction temperature, and temperature control in which the temperature is appropriately changed according to the reaction situation and the situation is confirmed is almost impossible.
温度制御に関しては、特許文献１に、ＩＴＯ膜をパターニングして加熱手段を形成し、さらに、別途蛇行線状にＩＴＯ膜をパターニングして温度センサとして構成する技術も提案されている。
上記の如く、マイクロチップの温度制御はとして恒温槽に所定時間放置したり、あるいはガラス基板上にＩＴＯ膜を成膜して加熱手段、センサ手段として構成する等、種々の提案がなされている。しかし、いまだ十分に温度制御が行えないのが現状である。特に、生体内の酵素反応を調べるような場合には、酵素反応が極めて温度に鋭敏であるためより精度の高い温度制御が求められ、これまでの提案技術では十分とは言えなかった。 As described above, various proposals have been made to control the temperature of the microchip, such as leaving it in a constant temperature bath for a predetermined time, or forming an ITO film on a glass substrate to constitute a heating means and a sensor means. However, the current situation is that the temperature cannot be sufficiently controlled. In particular, in the case of examining an enzyme reaction in a living body, since the enzyme reaction is extremely sensitive to temperature, more accurate temperature control is required, and the conventional proposed techniques have not been sufficient.
本発明者は、生体内の酵素反応が、環境汚染物質でどのような影響を受けるか試験を行うに当たって、微量試料で、多数の環境物質の影響を、同時並行的に短時間で調査すべく、複数積層型のマイクロチップの使用を考えた。しかし、これまでの提案の技術ではかかる複数積層型の構成では十分に精緻な温度制御が行えないことに気づいた。 The present inventor should investigate the influence of a large number of environmental substances simultaneously and in parallel in a short time in conducting a test on how the enzyme reaction in a living body is affected by environmental pollutants. The use of a multi-layered microchip was considered. However, it has been noticed that the proposed technology so far cannot perform sufficiently precise temperature control with such a multi-layered configuration.
本発明の目的は、積層型のマイクロチップを用いて化学反応を行わせるに際して、その温度制御を精度高く行うことにある。 An object of the present invention is to perform temperature control with high accuracy when a chemical reaction is performed using a stacked microchip.
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。 The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。 Of the inventions disclosed in the present application, the outline of typical ones will be briefly described as follows.
すなわち、本発明は、その表裏両面に、化学物質を通す１ｍｍ以下の幅の流路が形成された基板であって、前記流路は、前記基板を貫通する孔により連絡されている基板と、前記基板の表裏両面に接合して積層された第１および第２の板状体とからなり、前記第１および第２の板状体の少なくとも一方には、加熱手段と、温度検知手段とが設けられていることを特徴とする。 That is, the present invention is a substrate in which a channel having a width of 1 mm or less through which a chemical substance passes is formed on both the front and back surfaces, and the channel is in communication with a hole penetrating the substrate; The first and second plate-like bodies are bonded and laminated on both the front and back surfaces of the substrate, and at least one of the first and second plate-like bodies has a heating means and a temperature detection means. It is provided.
かかる構成において、前記加熱手段は、前記表裏両面の一方の面に積層される前記ガラス板にのみ設けられ、前記温度検知手段は、前記表裏両面の他方の面に積層される前記ガラス板に設けられていることを特徴とする。以上いずれかの構成において、前記加熱手段は、前記ガラス板に成膜された発熱体と電極とで構成され、前記電極を介して前記発熱体に電流を流すことで前記発熱体を温度調節可能に発熱させる手段であることを特徴とする。以上いずれかの構成において、前記加熱手段が設けられた前記ガラス板は、その板厚が、積層する前記シリコン基板、前記加熱手段を設けない前記ガラス板よりも薄く形成されていることを特徴とする。 In such a configuration, the heating means is provided only on the glass plate laminated on one surface of the front and back surfaces, and the temperature detecting means is provided on the glass plate laminated on the other surface of the front and back surfaces. It is characterized by being. In any one of the configurations described above, the heating means includes a heating element formed on the glass plate and an electrode, and the temperature of the heating element can be adjusted by passing a current through the heating element through the electrode. It is a means for generating heat. In any one of the configurations described above, the thickness of the glass plate provided with the heating means is smaller than the thickness of the silicon substrate to be laminated and the glass plate without the heating means. To do.
また、本発明では、以上いずれかの構成において、前記流路は、ＩＣＰ加工により形成されていることを特徴とする。マイクロチップ等のチップにおける流路形成に際しては、上記の如く、流路形成基板材料としてシリコン基板を用い、誘導結合プラズマ（ＩＣＰ）を用いて加工することで、マイクロチップ内の流路構造の均一性を確保するようにした。 In the present invention, in any one of the configurations described above, the flow path is formed by ICP processing. When forming a flow path in a chip such as a microchip, as described above, a silicon substrate is used as the flow path forming substrate material, and processing is performed using inductively coupled plasma (ICP), so that the flow path structure in the microchip is uniform. I tried to ensure sex.
かかる加工方法を特に採用することで、複数形成される流路間の構造の欣一成が確保でき、さらに、チップ間の流路構成に関しての均一性を確保して、積層チップを用いた実験等における再現性の向上を図ることができる。 By adopting such a processing method in particular, it is possible to ensure the formation of a structure between a plurality of formed flow paths, and to ensure uniformity with respect to the flow path configuration between chips, and to perform an experiment using a laminated chip The reproducibility can be improved.
尚、本明細書では、流路の幅、深さがともに１ｍｍ以下のものを、特にマイクロチップと呼ぶこととし、単にチップと言う場合には、かかるマイクロチップをも含めて、マイクロチップサイズよりも大きなサイズのものも包含するものとする。 In the present specification, a channel whose width and depth are both 1 mm or less is particularly referred to as a microchip, and when simply referred to as a chip, including such microchip, And large sizes are also included.
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。 Among the inventions disclosed in the present application, effects obtained by typical ones will be briefly described as follows.
本発明により、化学物質を通す１ｍｍ以下の幅の流路が形成されたシリコン基板を有する積層チップでの温度制御を精緻に行うことができるようになった。 According to the present invention, it has become possible to precisely control the temperature of a laminated chip having a silicon substrate on which a flow path having a width of 1 mm or less for passing a chemical substance is formed.
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する場合がある。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Note that components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiment, and the repetitive description thereof may be omitted.
本発明は、反応の温度制御が精緻に行える積層チップに関する技術で、特に流路を熱伝導性の良好なシリコン等の材料よりなる基板に着目し、かかるシリコン等の基板にホウ珪酸ガラス等のガラス板よりなるガラス材を貼り合わせ、貼り合わせ手段を陽極接合や熱融着等の接合に着目し、このガラス板上に加熱手段と温度検知手段とを設けることで、精緻な温度制御を可能としたものである。 The present invention relates to a laminated chip that can precisely control the temperature of the reaction. In particular, the flow path is focused on a substrate made of a material such as silicon having good thermal conductivity, and the substrate such as silicon is made of borosilicate glass or the like. A glass material made of a glass plate is bonded, focusing attention on bonding such as anodic bonding and heat fusion as the bonding method, and precise temperature control is possible by providing heating means and temperature detection means on this glass plate. It is what.
図１は、本発明にかかる積層チップの積層構造を示す説明図である。図１に示すように、本発明の積層チップ１００は、シリコン基板１０を間に挟んで、上にガラス板２０、下にガラス板３０を積層した構成を有している。図１に示す場合には、ガラス板２０と、シリコン基板１０とは同じ厚さに形成され、例えば１ｍｍに形成されている。ガラス板３０は、シリコン基板１０、ガラス板２０よりもかなり薄く形成され、図１に示す場合には、０．２ｍｍに形成されている。積層チップ自体の大きさも、例えば、３０ｍｍ×２４ｍｍ四方のマイクロチップサイズに形成されている。 FIG. 1 is an explanatory view showing a laminated structure of a laminated chip according to the present invention. As shown in FIG. 1, a laminated chip 100 of the present invention has a configuration in which a glass plate 20 is laminated on top and a glass plate 30 is laminated on the bottom with a silicon substrate 10 interposed therebetween. In the case shown in FIG. 1, the glass plate 20 and the silicon substrate 10 are formed to have the same thickness, for example, 1 mm. The glass plate 30 is formed to be considerably thinner than the silicon substrate 10 and the glass plate 20, and is formed to 0.2 mm in the case shown in FIG. The size of the laminated chip itself is also formed in a microchip size of 30 mm × 24 mm square, for example.
ガラス板２０および３０の材料としては、たとえばホウ珪酸ガラスや石英ガラスを利用することができ、具体的には、一般にパイレックス（登録商標）という商品名で市販されているものを使用することができる。 As the material of the glass plates 20 and 30, for example, borosilicate glass or quartz glass can be used, and specifically, a material commercially available under the trade name of Pyrex (registered trademark) can be used. .
シリコン基板１０とその表面１０ａ側に設けられるガラス板２０とは、陽極接合により高強度に接合されている。同様に、シリコン基板１０とその裏面１０ｂ側に設けられるガラス板３０とは、陽極接合により高強度に接合されている。接合方法として種々の手段が提案されているが、本発明者は実験で、温度制御を精緻に行うとの観点から、現行の種々の貼り合わせ手段の中では、この陽極接合が最適であることを見出した。 The silicon substrate 10 and the glass plate 20 provided on the surface 10a side are bonded with high strength by anodic bonding. Similarly, the silicon substrate 10 and the glass plate 30 provided on the back surface 10b side are bonded with high strength by anodic bonding. Various means have been proposed as a bonding method, but the present inventor has shown that the anodic bonding is optimal among various current bonding means from the viewpoint of precise temperature control through experiments. I found.
シリコン基板１０では、図２（ａ）、（ｂ）に示すように、その表面１０ａ側、裏面１０ｂ側の両面に、流路１１が形成されている。かかる流路１１は、シリコン基板１０に対してＩＣＰ加工を適用することで、高精度に形成されている。かかる表裏両面に形成された流路１１は、シリコン基板１０を上下に貫通する孔ｈ（図６参照）で連絡されている。 In the silicon substrate 10, as shown in FIGS. 2A and 2B, flow paths 11 are formed on both the front surface 10 a side and the back surface 10 b side. The flow path 11 is formed with high accuracy by applying ICP processing to the silicon substrate 10. The flow paths 11 formed on both the front and back surfaces are connected by a hole h (see FIG. 6) penetrating the silicon substrate 10 vertically.
かかるシリコン基板１０への流路形成は、加工精度を重視した加工方法を採用して行った。例えば、図３に示すような作業手順で行われる。図３（ａ）は流路の形成手順を示しフロー図であり、（ｂ）〜（ｆ）は（ａ）に示す各ステップの内容を模式的に示す説明図である。 The flow path formation on the silicon substrate 10 was performed by adopting a processing method that emphasizes processing accuracy. For example, the operation procedure is performed as shown in FIG. FIG. 3A is a flowchart showing a flow path forming procedure, and FIGS. 3B to 5F are explanatory diagrams schematically showing the contents of each step shown in FIG.
シリコン基板１０には、図３（ａ）のステップＳ１００で、図３（ｂ）に示すように、シリコン基板１０上に、スパッタリング等の手段で所定層厚にＣｒを堆積させてＣｒ膜４１を形成する。その後、Ｃｒ膜４１上に、感光性物質であるフォトレジストを所定層厚で塗布してフォトレジスト膜４２を形成する。 In step S100 of FIG. 3A, Cr is deposited on the silicon substrate 10 to a predetermined thickness by sputtering or the like, as shown in FIG. Form. Thereafter, a photoresist, which is a photosensitive material, is applied on the Cr film 41 with a predetermined layer thickness to form a photoresist film 42.
ステップＳ２００で、フォトリソグラフィーにより、シリコン基板１０上に流路１１のパターンを形成するマスクを作成する。すなわち、先ず、流路形成用のマスクを用意し、ステップＳ１００で形成したフォトレジスト膜４２上に、所定波長の光を露光する。その後、現像処理してフォトレジスト膜４２のパターニングを行う。かかるパターニングされたフォトレジスト膜４２をマスクとして、Ｃｒ膜４１をパターニングする。このようにして、図３（ｃ）に示すように、シリコン基板１０用のマスクを形成する。 In step S200, a mask for forming the pattern of the flow path 11 on the silicon substrate 10 is created by photolithography. That is, first, a mask for forming a flow path is prepared, and light having a predetermined wavelength is exposed on the photoresist film 42 formed in step S100. Thereafter, development processing is performed to pattern the photoresist film 42. Using the patterned photoresist film 42 as a mask, the Cr film 41 is patterned. In this way, a mask for the silicon substrate 10 is formed as shown in FIG.
ステップＳ３００で、ＩＣＰマルチビーム加工装置等を用いて、プラズマガスとしてＳＦ６を照射し、パターニングされたＣｒ膜４１を直接のマスクとして、シリコン基板１０をドライエッチングし、図３（ｄ）に示すように、流路１１に相当する溝を形成する。 In step S300, using an ICP multi-beam processing apparatus or the like, SF 6 is irradiated as a plasma gas, and the silicon substrate 10 is dry-etched using the patterned Cr film 41 as a direct mask, as shown in FIG. Thus, a groove corresponding to the flow path 11 is formed.
ステップＳ４００で、図３（ｅ）に示すように、流路１１のマスクとして使用したフォトレジスト膜４２、Ｃｒ膜４１を除去する。このようにして、シリコン基板１０上に、流路間における実質的な不均一成がない流路を形成する。 In step S400, as shown in FIG. 3E, the photoresist film 42 and the Cr film 41 used as the mask of the flow path 11 are removed. In this way, a flow path without substantial nonuniformity between the flow paths is formed on the silicon substrate 10.
流路形成用の基板としてシリコン基板１０を選択し、かかるシリコン基板１０にＩＣＰ加工で流路１１を形成することで、高精度で、アスペクト比の高い流路１１を、流路毎の不均一性が十分に抑制された状態で作成することが可能となった。ガラス基板にＩＣＰ加工を適用する場合よりも、あるいはシリコン基板１０に薬液でウエットエッチングする場合よりも、高精度に流路１１が形成される。 By selecting the silicon substrate 10 as the substrate for forming the flow path and forming the flow path 11 on the silicon substrate 10 by ICP processing, the flow path 11 with high accuracy and high aspect ratio is non-uniform for each flow path. It became possible to make it in a state where the sex was sufficiently suppressed. The flow path 11 is formed with higher accuracy than when the ICP processing is applied to the glass substrate or when the silicon substrate 10 is wet-etched with a chemical solution.
かかるステップＳ１００からステップＳ４００までの工程を、シリコン基板１０の表面１０ａ側、裏面１０ｂ側にそれぞれ適用することで、図２（ａ）、（ｂ）に示すように、シリコン基板１０の表裏両面にパターンの異なる流路１１が形成されることとなる。 By applying the processes from step S100 to step S400 to the front surface 10a side and the back surface 10b side of the silicon substrate 10, respectively, as shown in FIGS. The flow paths 11 having different patterns are formed.
このようにしてシリコン基板１０の表裏両面に形成された流路１１は、図２（ａ）、（ｂ）に示すように、蛇行状に曲がりくねったパターンに形成されている流路部分を有するが、かかる流路部分が、流路１１内に供給された化学物質が反応する反応部（図中、分かりやすいように実線の枠で囲って示した）である。かかる蛇行した反応部の流路長は、予め想定される化学反応に要する時間を、別途バッチ処理等により事前調査しておき、それに基づき設定すればよい。 The flow paths 11 formed on the front and back surfaces of the silicon substrate 10 in this way have flow path portions formed in a meandering and winding pattern as shown in FIGS. 2 (a) and 2 (b). Such a flow path portion is a reaction section (shown by being surrounded by a solid frame for easy understanding) in which a chemical substance supplied into the flow path 11 reacts. The flow path length of the meandering reaction section may be set based on a preliminarily investigated time required for a chemical reaction that is preliminarily determined by batch processing or the like.
流路１１の一部の端部には、図２（ａ）に示すように、円形部１２（１２ａ、１２ｂ、１２ｃ、１２ｄ）が形成され、かかる円形部１２が後記する送液口に接続され、試料等が供給されることとなる。 As shown in FIG. 2 (a), a circular portion 12 (12a, 12b, 12c, 12d) is formed at a part of the end of the channel 11, and the circular portion 12 is connected to a liquid feeding port described later. Then, a sample or the like is supplied.
また、流路１１とは独立して、孔１３（１３ａ、１３ｂ、１３ｃ、１３ｄ）が設けられている。孔１３は、後記する裏面の流路１１に試料等を供給するための送液口との連絡孔として機能することとなる。円形部１２が設けられない流路１１の端は流路端１４（１４ａ、１４ｂ、１４ｃ、１４ｄ、１４ｅ、１４ｆ）として、シリコン基板１０の裏面１０ｂ側の他の流路端１４と接続するようになっている。 Independent of the channel 11, holes 13 (13a, 13b, 13c, 13d) are provided. The hole 13 functions as a communication hole with a liquid feeding port for supplying a sample or the like to the channel 11 on the back surface described later. The end of the channel 11 where the circular portion 12 is not provided is connected to the other channel end 14 on the back surface 10b side of the silicon substrate 10 as a channel end 14 (14a, 14b, 14c, 14d, 14e, 14f). It has become.
シリコン基板１０の裏面１０ｂ側にも、図２（ｂ）に示すように、流路１１が所定のパターンで形成され、流路端１２ａａ、１２ｂｂ、１２ｃｃ、１２ｄｄ、１３ａａ、１３ｂｂ、１３ｃｃ、１３ｄｄ、１４ｃｃ、１４ｄｄ、１４ｅｅ、１４ｆｆが形成されている。 As shown in FIG. 2B, the flow path 11 is also formed in a predetermined pattern on the back surface 10b side of the silicon substrate 10, and the flow path ends 12aa, 12bb, 12cc, 12dd, 13aa, 13bb, 13cc, 13dd, 14cc, 14dd, 14ee, and 14ff are formed.
このように表裏両面に流路１１等が形成されたシリコン基板１０には、図１に示すように、その表面１０ａ側には、ガラス板２０が陽極接合で高強度に接合される。かかるガラス板２０は、陽極接合する前に、図４に示すように、その表面２０ａに所定パターンで白金（Ｐｔ）２１が成膜され、併せて、かかる白金成膜にかかるように電極２２が成膜される。かかる白金２１、電極２２とで、温度検知手段としての温度センサが形成されることとなる。 As shown in FIG. 1, a glass plate 20 is bonded to the surface 10a side of the silicon substrate 10 having the flow paths 11 and the like on both the front and back surfaces with high strength by anodic bonding. Prior to anodic bonding, the glass plate 20 is formed with platinum (Pt) 21 in a predetermined pattern on the surface 20a as shown in FIG. A film is formed. The platinum 21 and the electrode 22 form a temperature sensor as temperature detecting means.
かかる白金２１、電極２２の成膜は、シリコン基板１０の流路パターンの反応部として示した範囲上に位置するように設けられ、流路１１内の反応時の温度がより精緻に検出できるように構成されている。かかる成膜後、さらに、ガラス板２０の表面２０ａに、シリコン基板１０の表面１０ａ側の孔１３、及び流路端１４にそれぞれ符合した個所に、所定口径の孔２３、２４が設けられる。かかる孔２３、２４が開口された状態で、図３（ａ）のステップＳ５００、（ｆ）に示すように、ガラス板２０は、シリコン基板１０の表面１０ａ側に陽極接合されることとなる。 The film formation of the platinum 21 and the electrode 22 is provided so as to be positioned on the range shown as the reaction portion of the flow path pattern of the silicon substrate 10 so that the temperature during the reaction in the flow path 11 can be detected more precisely. It is configured. After the film formation, holes 23 and 24 having a predetermined diameter are further provided on the surface 20a of the glass plate 20 at locations corresponding to the holes 13 and the flow path ends 14 on the surface 10a side of the silicon substrate 10, respectively. With the holes 23 and 24 opened, the glass plate 20 is anodically bonded to the surface 10a side of the silicon substrate 10 as shown in steps S500 and Sf of FIG.
一方、ガラス板３０には、図５に示すように、その表面３０ａ側に、白金３１、電極３２用金属がそれぞれ成膜される。さらに、図５に示すように、発熱体としてのＩＴＯ（Indium Tin Oxide）膜３３が成膜される。かかるＩＴＯ膜３３は、シリコン基板１０の裏面１０ｂ側に形成された流路１１の図２（ｂ）に示す反応部に対応した個所に積層時に位置するように符合させて成膜されている。ＩＴＯ膜３３には、図５に示すように、互い違いに所定間隔離してスリット３３ａが設けられている。また、白金３１と電極３２とで温度センサが形成されることとなる。 On the other hand, as shown in FIG. 5, the platinum 31 and the metal for the electrode 32 are respectively formed on the glass plate 30 on the surface 30 a side. Furthermore, as shown in FIG. 5, an ITO (Indium Tin Oxide) film 33 as a heating element is formed. The ITO film 33 is formed so as to coincide with a position corresponding to the reaction portion shown in FIG. 2B of the flow path 11 formed on the back surface 10b side of the silicon substrate 10 so as to be positioned at the time of lamination. As shown in FIG. 5, the ITO film 33 is provided with slits 33a that are alternately separated by a predetermined distance. Further, a temperature sensor is formed by the platinum 31 and the electrode 32.
かかる構成のガラス板３０は、シリコン基板１０の裏面１０ｂ側に、図１に示すように、表面３０ａが外面側となるようにして陽極接合される。陽極接合後、電極３２にそれぞれリード線３４が半田接続される。かかるリード線３４、電極３２を介してＩＴＯ膜３３に電流を流すと、ＩＴＯ膜３３が発熱して、かかるＩＴＯ膜３３に対応して設けられているシリコン基板１０の裏面１０ｂ側の反応部が加熱され、流路１１が所定温度に温められることとなる。 The glass plate 30 having such a configuration is anodically bonded to the back surface 10b side of the silicon substrate 10 so that the front surface 30a is on the outer surface side as shown in FIG. After the anodic bonding, lead wires 34 are soldered to the electrodes 32, respectively. When a current is passed through the ITO film 33 through the lead wire 34 and the electrode 32, the ITO film 33 generates heat, and a reaction part on the back surface 10b side of the silicon substrate 10 provided corresponding to the ITO film 33 is generated. As a result, the channel 11 is heated to a predetermined temperature.
一方、白金３１、電極３２とで構成された温度センサで、ＩＴＯ膜３３の発熱による加熱温度がリアルタイムに検知され、リード線３４で図示はしない温度制御盤に温度状況が電流値として送られ、予め設定した電流値を超えると、自動的にＩＴＯ膜３３への電流を低下させて温度制御を自動的に行うように構成されている。 On the other hand, the heating temperature due to the heat generation of the ITO film 33 is detected in real time by a temperature sensor composed of the platinum 31 and the electrode 32, and the temperature state is sent as a current value to a temperature control panel (not shown) by the lead wire 34, If a preset current value is exceeded, the current to the ITO film 33 is automatically reduced to automatically control the temperature.
ガラス板３０の上記構成のＩＴＯ膜３３による加熱手段でシリコン基板１０は温められるが、シリコン基板１０はガラス等に比べて比較的に熱伝導が良好で、ガラス板３０により裏面１０ｂ側が温められると、まもなくシリコン基板１０の表面１０ａ側も同様に温められることとなる。かかるシリコン基板１０の表面１０ａ側の温度は、ガラス板２０の表面２０ａ側に形成した前述の白金２１、電極２２とからなる温度センサによりリアルタイムに検知される。 Although the silicon substrate 10 is heated by the heating means by the ITO film 33 having the above-described configuration of the glass plate 30, the silicon substrate 10 has relatively good heat conduction compared to glass or the like, and the back surface 10 b side is heated by the glass plate 30. Soon, the surface 10a side of the silicon substrate 10 will be similarly heated. The temperature on the surface 10a side of the silicon substrate 10 is detected in real time by a temperature sensor including the platinum 21 and the electrode 22 formed on the surface 20a side of the glass plate 20.
検知されたシリコン基板１０の表面１０ａ側の温度は、電極２２に半田接続されたリード線２５で、図示はしない温度制御盤に温度状況が電流値として送られ、予め設定した電流値を超えると、自動的にＩＴＯ膜３３への電流を低下させて温度制御を自動的に行うように構成されている。 The detected temperature on the surface 10a side of the silicon substrate 10 is sent as a current value to a temperature control panel (not shown) by a lead wire 25 solder-connected to the electrode 22, and exceeds a preset current value. The temperature control is automatically performed by automatically reducing the current to the ITO film 33.
このようにして、本発明に係る積層チップ１００のシリコン基板１０の表裏両面に形成された流路１１の精緻な温度制御が、ガラス板３０に設けたＩＴＯ膜３３等からなる加熱手段、白金２１−電極２２の組合せからなる温度検知手段等により、行われることとなる。 In this way, precise temperature control of the flow path 11 formed on both the front and back surfaces of the silicon substrate 10 of the multilayer chip 100 according to the present invention is a heating means comprising the ITO film 33 provided on the glass plate 30, platinum 21 -It will be carried out by a temperature detection means or the like comprising a combination of electrodes 22.
次にシリコン基板１０の表裏に形成された流路１１の接続関係について、図２（ａ）、（ｂ）、図４、６を参照して説明する。尚、図６では、流路１１の立体的関係が分かりやすいように、ガラス板３０の構成は省いてある。また、シリコン基板１０と、ガラス板２０との相対的厚みも図における流路関係の分かりやすさを優先しており正確な比率を示すものではない。 Next, the connection relationship of the flow paths 11 formed on the front and back sides of the silicon substrate 10 will be described with reference to FIGS. 2 (a), 2 (b), 4 and 6. FIG. In FIG. 6, the configuration of the glass plate 30 is omitted so that the three-dimensional relationship of the flow paths 11 can be easily understood. Further, the relative thickness between the silicon substrate 10 and the glass plate 20 also prioritizes easy understanding of the flow path relationship in the figure and does not indicate an accurate ratio.
図２（ａ）に示すシリコン基板１０の表面１０ａ側に形成された流路１１の円形部１２ａ、１２ｂ、１２ｃ、１２ｄは、図６に示すように、シリコン基板１０内を貫通する孔ｈにより裏面１０ｂ側の流路端１２ａａ、１２ｂｂ、１２ｃｃ、１２ｄｄにそれぞれ連絡されている。 The circular portions 12a, 12b, 12c, and 12d of the flow path 11 formed on the surface 10a side of the silicon substrate 10 shown in FIG. 2A are formed by holes h penetrating the silicon substrate 10 as shown in FIG. The flow path ends 12aa, 12bb, 12cc, and 12dd on the back surface 10b side are respectively connected.
図２（ａ）に示す表面１０ａ側に形成された孔１３ａ、１３ｂ、１３ｃ、１３ｄは、図６に示すように、シリコン基板１０内を貫通する孔ｈにより裏面１０ｂ側の流路端１３ａａ、１３ｂｂ、１３ｃｃ、１３ｄｄにそれぞれ連絡されている。一方、図２（ａ）に示す孔１３ａ、１３ｂ、１３ｃ、１３ｄ、及び流路端１４ａ、１４ｂは、図４に示すように、ガラス板２０に設けた孔２３ａ、２３ｂ、２３ｃ、２３ｄ、２４ａ、２４ｂに位置が符合し、孔２３ａ、２３ｂ、２３ｃ、２３ｄ、２４ａ、２４ｂに設けるガラス管で形成される送液口に接続されることとなる。 The holes 13a, 13b, 13c, and 13d formed on the front surface 10a side shown in FIG. 2A are, as shown in FIG. 6, the flow path ends 13aa on the back surface 10b side by the holes h penetrating the inside of the silicon substrate 10. 13bb, 13cc, and 13dd are respectively communicated. On the other hand, the holes 13a, 13b, 13c, 13d and the flow path ends 14a, 14b shown in FIG. 2A are formed in the holes 23a, 23b, 23c, 23d, 24a provided in the glass plate 20, as shown in FIG. , 24b coincide with each other and are connected to a liquid feeding port formed by a glass tube provided in the holes 23a, 23b, 23c, 23d, 24a, 24b.
図２（ａ）に示す流路端１４ｃ、１４ｄ、１４ｅ、１４ｆは、図６に示すように、裏面１０ｂ側の流路端１４ｃｃ、１４ｄｄ、１４ｅｅ、１４ｆｆに、シリコン基板１０内を貫通する孔ｈによりそれぞれ連絡されている。図２（ａ）に示す流路端１４ｇ、１４ｈ、１４ｉ、１４ｊは、図４に示すガラス板２０に設けた孔２４ｃ、２４ｄ、２４ｅ、２４ｆに位置が符合し、孔２４ｃ、２４ｄ、２４ｅ、２４ｆに設けるガラス管で形成される排出口に接続されることとなる。 The flow path ends 14c, 14d, 14e, and 14f shown in FIG. 2A are holes that penetrate the silicon substrate 10 into the flow path ends 14cc, 14dd, 14ee, and 14ff on the back surface 10b side, as shown in FIG. h to contact each other. The flow path ends 14g, 14h, 14i, and 14j shown in FIG. 2A are aligned with the holes 24c, 24d, 24e, and 24f provided in the glass plate 20 shown in FIG. 4, and the holes 24c, 24d, 24e, and It will be connected to the discharge port formed with the glass tube provided in 24f.
このようにシリコン基板１０の表裏に形成した流路１１は、シリコン基板１０内を貫通する孔ｈにより３次元的に接続され、流路１１のネットワークが形成されている。ガラス板２０に形成された孔２３ａ、２３ｂ、２３ｃ、２３ｄ、２４ａ、２４ｂには、ガラス管５１が挿入接続されて、図１に示すように、送液口として試料供給口５２が形成されることとなる。一方、孔２４ｃ、２４ｄ、２４ｅ、２４ｆには、ガラス管５３が挿入接続され、流路１１内を流れて反応した反応生成物が排出される排出口５４が形成されることとなる。 Thus, the flow paths 11 formed on the front and back of the silicon substrate 10 are three-dimensionally connected by the holes h penetrating the silicon substrate 10 to form a network of the flow paths 11. A glass tube 51 is inserted and connected to the holes 23a, 23b, 23c, 23d, 24a, and 24b formed in the glass plate 20, and a sample supply port 52 is formed as a liquid feeding port as shown in FIG. It will be. On the other hand, the glass tube 53 is inserted and connected to the holes 24c, 24d, 24e, and 24f, and a discharge port 54 through which the reaction product that has flowed and reacted in the flow path 11 is discharged is formed.
このように、本発明に係る積層チップ１００では、シリコン基板１０に、流路１１が立体的にネットワークを構成することで複数の反応チャンネルが形成されることとなり、複数の反応を一度に同時並行的に行わせることができる。かかる複数のチャンネルでの同時並行的な反応は、前述の如き精緻な温度制御により、所望の反応温度が保証された状態で行うことができる。さらに、ＩＣＰ加工を使用することで、流路１１間の構造上の不均一成が解消されて、流路１１間での実験誤差等が実質的に十分に抑えられた状態で反応が行われるようになっている。 As described above, in the multilayer chip 100 according to the present invention, a plurality of reaction channels are formed in the silicon substrate 10 because the flow paths 11 form a three-dimensional network, and a plurality of reactions are simultaneously performed in parallel. Can be done automatically. Such parallel reactions in a plurality of channels can be performed in a state in which a desired reaction temperature is guaranteed by the precise temperature control as described above. Further, by using ICP processing, structural heterogeneity between the flow paths 11 is eliminated, and the reaction is performed in a state where experimental errors between the flow paths 11 are substantially suppressed. It is like that.
本発明者は、生体内の酵素反応が、環境汚染物質によりどの程度の影響を受けるかを、本発明に係る積層チップ１００を用いて検証した。 The present inventor has verified how much the enzyme reaction in the living body is affected by environmental pollutants using the multilayer chip 100 according to the present invention.
酵素として、生化学工業株式会社から入手したキチナーゼｓｐＨ−８（２０００Ｕ／ｇ）を使用し、基質として、図７に示す構造の構造多糖キチンであるｐ−ニトロロフェニル トリ−Ｎアセチル−β−キトトリオシド（生化学工業株式会社から入手）を用いた。キチナーゼが正常に働く場合には、上記基質が加水分解される。しかし、環境汚染物質の影響で酵素活性が低下すると、かかる加水分解効率が低下することとなる。かかる酵素の反応は、反応温度に極めて敏感であり、精緻な温度制御が必要となる。 As the enzyme, chitinase spH-8 (2000 U / g) obtained from Seikagaku Corporation was used, and p-nitrophenyl tri-Nacetyl-β-, which is a structural polysaccharide chitin having the structure shown in FIG. 7, as a substrate. Chitotrioside (obtained from Seikagaku Corporation) was used. When the chitinase works normally, the substrate is hydrolyzed. However, when the enzyme activity decreases due to the influence of environmental pollutants, the hydrolysis efficiency decreases. Such enzyme reactions are extremely sensitive to the reaction temperature and require precise temperature control.
キチナーゼは、図８に模式的に示すように、植物やヒトを含む様々な生物が持っている酵素で、真菌類、昆虫等の主要な構造多糖であるキチンを加水分解する。そこで、キチナーゼが、体内に侵入した細菌等の細胞膜を溶解することで、細菌を殺し、感染防御ができることとなる。しかし、環境物質によりキチナーゼの酵素反応が阻害されると、かかる感染防御機能が十分に発揮できず、様々な疾病にかかる可能性が高くなる。 As schematically shown in FIG. 8, chitinase is an enzyme possessed by various organisms including plants and humans, and hydrolyzes chitin which is a main structural polysaccharide such as fungi and insects. Thus, the chitinase dissolves cell membranes of bacteria and the like that have entered the body, thereby killing the bacteria and preventing infection. However, when the enzyme reaction of chitinase is inhibited by an environmental substance, such an infection defense function cannot be sufficiently exerted, and the possibility of suffering from various diseases increases.
そこで、本発明者は、上記基質に対してのキチナーゼの酵素反応が、環境物質の一つである多環芳香族炭化水素（例えばアントラセン、ベンゾ[a]ピレンなど）で、どのような影響を受けるか調べた。かかる実験に際しては、キチナーゼ酵素阻害剤ＣＩ−４、アロサミジン、及び環境物質として多環芳香族炭化水素を同時並行的に調べた。 Therefore, the present inventor has an influence on the enzymatic reaction of chitinase to the substrate with polycyclic aromatic hydrocarbons (for example, anthracene, benzo [a] pyrene, etc.) which are one of environmental substances. I checked if I received it. In this experiment, chitinase enzyme inhibitor CI-4, allosamidine, and polycyclic aromatic hydrocarbons as environmental substances were examined simultaneously.
例えば、前記基質を試薬Ａとし、酵素キチナーゼを試薬Ｂとし、サンプル１としてキチナーゼ阻害剤、サンプル２としてアロサミジン、サンプル３としてＣＩ−４、サンプル４として多環芳香族炭化水素（ベンゾ[a]ピレン）を環境物質として、本発明に係る積層チップでその影響を調べた。 For example, the substrate is reagent A, the enzyme chitinase is reagent B, sample 1 is a chitinase inhibitor, sample 2 is allosamidin, sample 3 is CI-4, sample 4 is a polycyclic aromatic hydrocarbon (benzo [a] pyrene ) As an environmental substance, and the influence was examined with the multilayer chip according to the present invention.
すなわち、図６に示す流路構成で、図示はしない供給口を介してガラス板２０の孔２３ａ、２３ｂ、２３ｃ、２３ｄからそれぞれ、サンプル１、２、３、４を供給した。併せて、図示はいない供給口を介して孔２４ａ、２４ｂから、試薬Ａ、試薬Ｂをそれぞれ供給した。実験条件としては、反応温度を３７±２℃に制御し、反応後、炭酸ナトリウムで反応を完了させた。この条件下で、キチナーゼの酵素反応を行わせた。 That is, samples 1, 2, 3, and 4 were supplied from the holes 23a, 23b, 23c, and 23d of the glass plate 20 through a supply port (not shown) in the flow path configuration shown in FIG. In addition, the reagent A and the reagent B were supplied from the holes 24a and 24b through supply ports (not shown), respectively. As experimental conditions, the reaction temperature was controlled at 37 ± 2 ° C., and after the reaction, the reaction was completed with sodium carbonate. Under these conditions, an enzymatic reaction of chitinase was performed.
ガラス板２０の排出口に対応する孔２４ｃからはサンプル１と試薬Ａと試薬Ｂとの反応生成物が採取した。併せて、孔２４ｄからはサンプル２と試薬Ａと試薬Ｂとの反応生成物を採取した。孔２４ｅからはサンプル３と試薬Ａと試薬Ｂとの反応生成物を採取した。孔２４ｆからはサンプル４と試薬Ａと試薬Ｂとの反応生成物を採取した。このようにして、同時並行的に、複数の反応生成物が得られ、かかる反応生成物を質量分析することによって、サンプル１−４が試薬Ａと試薬Ｂの反応をどれだけ阻害しているかが分かる。 A reaction product of sample 1, reagent A, and reagent B was collected from hole 24c corresponding to the discharge port of glass plate 20. In addition, a reaction product of sample 2, reagent A, and reagent B was collected from the hole 24d. The reaction product of sample 3, reagent A, and reagent B was collected from the hole 24e. The reaction product of sample 4, reagent A, and reagent B was collected from the hole 24f. In this manner, a plurality of reaction products are obtained in parallel, and how much the sample 1-4 inhibits the reaction between the reagent A and the reagent B by mass spectrometry of the reaction products. I understand.
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。 As mentioned above, the invention made by the present inventor has been specifically described based on the embodiment. However, the present invention is not limited to the embodiment, and various modifications can be made without departing from the scope of the invention. Needless to say.
例えば、前記実施の形態の説明では、シリコン基板の両面に積層したガラス板の一方の面に加熱手段として発熱体を設けたが、両方の面に加熱手段を設けても構わない。 For example, in the description of the above embodiment, a heating element is provided as a heating unit on one surface of a glass plate laminated on both surfaces of a silicon substrate, but a heating unit may be provided on both surfaces.
本発明に係るチップは、前記実施の形態では、数センチ角の微小サイズのマイクロチップに構成した場合を例に挙げて説明したが、しかし、積層チップの大きさはかかるサイズにこだわることなく、大きなサイズの基板面に１ｍｍ以下の幅を有する本発明に係る構成を形成しても一向に構わない。 In the above embodiment, the chip according to the present invention has been described as an example of a microchip having a small size of several centimeters, but the size of the laminated chip is not limited to such a size. Even if the structure according to the present invention having a width of 1 mm or less is formed on a large-sized substrate surface, it does not matter.
また、上記説明では、本発明に係る積層チップを、キチナーゼの生体内での環境物質の影響に関する実験を例に挙げて説明したが、本発明の適用はかかる生体内の酵素反応に限定されるものではなく、精緻な温度制御が必要とされる反応であれば、例えば、合成反応等にも当然に適用しても構わない。 Further, in the above description, the laminated chip according to the present invention has been described by taking an experiment related to the influence of chitinase on the environmental substance in the living body as an example, but the application of the present invention is limited to the in vivo enzyme reaction. The reaction may be applied to, for example, a synthesis reaction as long as it is a reaction that requires precise temperature control.
本発明は、温度制御を精緻に行う必要がある酵素反応等の反応分野で有効に利用することができる。 INDUSTRIAL APPLICABILITY The present invention can be effectively used in reaction fields such as enzyme reactions that require precise temperature control.
１０ シリコン基板
１０ａ 表面
１０ｂ 裏面
１１ 流路
１２（１２ａ、１２ｂ、１２ｃ、１２ｄ） 円形部
１３（１３ａ、１３ｂ、１３ｃ、１３ｄ） 孔
１４ａ、１４ｂ、１４ｃ、１４ｄ、１４ｅ、１４ｆ 流路端
１４ｃｃ、１４ｄｄ、１４ｅｅ、１４ｆｆ 流路端
２０ ガラス板
２０ａ 表面
２１ 白金
２２ 電極
２３ 孔
２４ 孔
３０ ガラス板
３１ 白金
３２ 電極
３３ ＩＴＯ膜
４１ Ｃｒ膜
４２ フォトレジスト膜
１００ 積層チップ
ｈ 孔
10 Silicon substrate 10a Front surface 10b Back surface 11 Channel 12 (12a, 12b, 12c, 12d) Circular portion 13 (13a, 13b, 13c, 13d) Hole 14a, 14b, 14c, 14d, 14e, 14f Channel end 14cc, 14dd , 14ee, 14ff Channel end 20 Glass plate 20a Surface 21 Platinum 22 Electrode 23 Hole 24 Hole 30 Glass plate 31 Platinum 32 Electrode 33 ITO film 41 Cr film 42 Photoresist film 100 Multilayer chip h Hole
Claims (8)
前記基板の表裏両面に接合して積層された第１および第２の板状体とからなり、
前記第１および第２の板状体の少なくとも一方には、加熱手段と、温度検知手段とが設けられていることを特徴とする積層チップ。 A substrate having a channel having a width of 1 mm or less through which a chemical substance is passed on both front and back surfaces, the channel being in communication with a hole penetrating the substrate;
It consists of first and second plate-like bodies laminated by being bonded to both the front and back surfaces of the substrate,
A laminated chip, wherein at least one of the first and second plate-like bodies is provided with a heating means and a temperature detection means.
前記基板は、シリコン基板よりなることを特徴とする積層チップ。 The multilayer chip according to claim 1,
The multilayer chip is characterized in that the substrate is made of a silicon substrate.
前記第１および第２の板状体は、ホウ珪酸ガラスよりなることを特徴とする積層チップ。 The laminated chip according to claim 1 or 2,
The first and second plate-like bodies are made of borosilicate glass.
前記第１および第２の板状体は、陽極接合により前記基板に接合して積層されていることを特徴とする積層チップ。 In the multilayer chip according to any one of claims 1 to 3,
The first and second plate-like bodies are laminated and bonded to the substrate by anodic bonding.
前記加熱手段は、前記表裏両面の一方の面に積層される前記板状体にのみ設けられ、
前記温度検知手段は、前記表裏両面の他方の面に積層される前記板状体に設けられていることを特徴とする積層チップ。 In the multilayer chip according to any one of claims 1 to 4,
The heating means is provided only on the plate-like body laminated on one side of the front and back surfaces,
The laminated chip, wherein the temperature detecting means is provided on the plate-like body laminated on the other surface of the front and back surfaces.
前記加熱手段は、前記板状体に成膜された発熱体と電極とで構成され、前記電極を介して前記発熱体に電流を流すことで前記発熱体を温度調節可能に発熱させる手段であることを特徴とする積層チップ。 In the multilayer chip according to any one of claims 1 to 5,
The heating means is configured by a heating element formed on the plate-like body and an electrode, and causes the heating element to generate heat in a temperature-adjustable manner by passing an electric current through the electrode to the heating element. A laminated chip characterized by that.
前記加熱手段が設けられた前記板状体は、その板厚が、積層する前記基板、前記加熱手段を設けない前記板状体よりも薄く形成されていることを特徴とする積層チップ。 In the laminated chip according to any one of claims 1 to 6,
The plate-like body provided with the heating means is formed to have a plate thickness thinner than that of the board to be laminated and the plate-like body not provided with the heating means.
前記流路は、ＩＣＰ加工により形成されていることを特徴とする積層チップ。 In the multilayer chip according to any one of claims 1 to 7,
The multilayer chip, wherein the flow path is formed by ICP processing.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005152798A JP2006326474A (en) | 2005-05-25 | 2005-05-25 | Laminated chip |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005152798A JP2006326474A (en) | 2005-05-25 | 2005-05-25 | Laminated chip |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006326474A true JP2006326474A (en) | 2006-12-07 |
Family
ID=37548763
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005152798A Pending JP2006326474A (en) | 2005-05-25 | 2005-05-25 | Laminated chip |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2006326474A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009063462A (en) * | 2007-09-07 | 2009-03-26 | Sony Corp | Optical measuring instrument and particulate analyzer |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002085961A (en) * | 2000-09-13 | 2002-03-26 | Inst Of Physical & Chemical Res | Reactor and production method thereof |
| JP2003130883A (en) * | 2001-04-16 | 2003-05-08 | Tosoh Corp | Microchannel structure, method of manufacturing the same, and use of the same |
| JP2003290651A (en) * | 2002-03-29 | 2003-10-14 | Casio Comput Co Ltd | Chemical reactor and fuel battery system |
| JP2004501665A (en) * | 2000-07-03 | 2004-01-22 | ゼオトロン コーポレイション | Device and method for performing a chemical reaction using a light generating reagent |
| US20040025784A1 (en) * | 2002-08-07 | 2004-02-12 | Casio Computer Co., Ltd. | Compact chemical reactor and chemical reaction system |
| JP2004066388A (en) * | 2002-08-06 | 2004-03-04 | Nippon Sheet Glass Co Ltd | Chip member for microchemistry systems and its manufacturing method |
| JP2004141794A (en) * | 2002-10-25 | 2004-05-20 | Casio Comput Co Ltd | Small-sized chemical reaction apparatus |
| JP2004283749A (en) * | 2003-03-24 | 2004-10-14 | Casio Comput Co Ltd | Reaction apparatus |
| JP2005513441A (en) * | 2001-02-07 | 2005-05-12 | バイオマイクロ システムズ インコーポレイテッド | Three-dimensional microfluidics incorporating passive fluid control structures |
| JP2006061835A (en) * | 2004-08-27 | 2006-03-09 | Hitachi Industries Co Ltd | Micro-fluid chip device |
| JP2006255583A (en) * | 2005-03-17 | 2006-09-28 | Dainippon Screen Mfg Co Ltd | Micro reactor |
-
2005
- 2005-05-25 JP JP2005152798A patent/JP2006326474A/en active Pending
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004501665A (en) * | 2000-07-03 | 2004-01-22 | ゼオトロン コーポレイション | Device and method for performing a chemical reaction using a light generating reagent |
| JP2002085961A (en) * | 2000-09-13 | 2002-03-26 | Inst Of Physical & Chemical Res | Reactor and production method thereof |
| JP2005513441A (en) * | 2001-02-07 | 2005-05-12 | バイオマイクロ システムズ インコーポレイテッド | Three-dimensional microfluidics incorporating passive fluid control structures |
| JP2003130883A (en) * | 2001-04-16 | 2003-05-08 | Tosoh Corp | Microchannel structure, method of manufacturing the same, and use of the same |
| JP2003290651A (en) * | 2002-03-29 | 2003-10-14 | Casio Comput Co Ltd | Chemical reactor and fuel battery system |
| JP2004066388A (en) * | 2002-08-06 | 2004-03-04 | Nippon Sheet Glass Co Ltd | Chip member for microchemistry systems and its manufacturing method |
| US20040025784A1 (en) * | 2002-08-07 | 2004-02-12 | Casio Computer Co., Ltd. | Compact chemical reactor and chemical reaction system |
| JP2004066113A (en) * | 2002-08-07 | 2004-03-04 | Casio Comput Co Ltd | Small-sized chemical reaction apparatus |
| JP2004141794A (en) * | 2002-10-25 | 2004-05-20 | Casio Comput Co Ltd | Small-sized chemical reaction apparatus |
| JP2004283749A (en) * | 2003-03-24 | 2004-10-14 | Casio Comput Co Ltd | Reaction apparatus |
| JP2006061835A (en) * | 2004-08-27 | 2006-03-09 | Hitachi Industries Co Ltd | Micro-fluid chip device |
| JP2006255583A (en) * | 2005-03-17 | 2006-09-28 | Dainippon Screen Mfg Co Ltd | Micro reactor |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009063462A (en) * | 2007-09-07 | 2009-03-26 | Sony Corp | Optical measuring instrument and particulate analyzer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Yang et al. | based microfluidic devices: Emerging themes and applications | |
| Olkkonen et al. | Flexographically printed fluidic structures in paper | |
| Coltro et al. | Toner and paper‐based fabrication techniques for microfluidic applications | |
| Cate et al. | Recent developments in paper-based microfluidic devices | |
| JP5437575B2 (en) | Device for moving and processing droplets | |
| Schilling et al. | Fully enclosed microfluidic paper-based analytical devices | |
| US6827906B1 (en) | Continuous form microstructure assay array | |
| Nie et al. | Low-cost fabrication of paper-based microfluidic devices by one-step plotting | |
| US6699384B1 (en) | Compact electrochemical sensor system and method for field testing for metals in saliva or other fluids | |
| Zhang et al. | Equipment-free quantitative measurement for microfluidic paper-based analytical devices fabricated using the principles of movable-type printing | |
| Anderson et al. | A 3D printed fluidic device that enables integrated features | |
| Wang et al. | Single-channel microchip for fast screening and detailed identification of nitroaromatic explosives or organophosphate nerve agents | |
| JP4440020B2 (en) | Microreactor and manufacturing method thereof | |
| Kao et al. | Battery-operated, portable, and flexible air microplasma generation device for fabrication of microfluidic paper-based analytical devices on demand | |
| Chang et al. | Design and operation of microelectrochemical gates and integrated circuits | |
| US9506870B2 (en) | Flow-channel device for detecting light emission | |
| Mora et al. | Patterning and modeling three-dimensional microfluidic devices fabricated on a single sheet of paper | |
| Yuan et al. | Electrokinetic biomolecule preconcentration using xurography-based micro-nano-micro fluidic devices | |
| JP2007075950A (en) | Micro fluid device and process of manufacture thereof | |
| US9234791B2 (en) | Light emission detection device having a flow path formed by a depression of a detection side substrate and method of manufacturing the same | |
| JP2006326474A (en) | Laminated chip | |
| Al Lawati et al. | Analysis of fexofenadine in pharmaceutical formulations using tris (1, 10‐phenanthroline)–ruthenium (II) peroxydisulphate chemiluminescence system in a multichip device | |
| Ruige et al. | Microfluidic chip-capillary electrophoresis device for the determination of urinary metabolites and proteins | |
| JP2005030905A (en) | Analytical chip | |
| Couceiro et al. | Microfabrication of monolithic microfluidic platforms using low temperature Co-fired ceramics suitable for fluorescence imaging |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20080304 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Effective date: 20090417 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A711 | Notification of change in applicant |
Effective date: 20110422 Free format text: JAPANESE INTERMEDIATE CODE: A712 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20110531 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111025 |