JP2006324447A - 不揮発性記憶素子及びその製造方法 - Google Patents

Abstract

【課題】 下部電極と金属酸化物と上部電極の積層構造を有する可変抵抗型の不揮発性記憶素子において、電荷が界面トラップからデトラップする確率を低減してデータ保持特性の改善を図る。
【解決手段】 下部電極２、金属酸化物３、絶縁膜５、及び、上部電極４を順次積層した構造を有する。下部電極２と上部電極４の間に電気的ストレスを印加することで、下部電極２と上部電極４の間の電気抵抗特性が可逆的に変化する。金属酸化物３の界面トラップに保持された電荷が、トラップバリアとして機能する絶縁膜５によりデトラップする確率が低減する。
【選択図】 図１

Description

本発明は、不揮発性記憶素子に関し、より具体的には、下部電極と金属酸化物と上部電極を備え、下部電極と上部電極の間に電気的ストレスを印加することで下部電極と上部電極間の電気抵抗特性が可逆的に変化する可変抵抗型の不揮発性記憶素子に関する。

近年、情報を何時でも、何処でも入手して、自由に携帯する時代になりつつある。携帯電話やＰＤＡ（個人向け携帯型情報通信機器）に代表されるモバイル機器の普及により、場所や時間を気にせず様々な情報にアクセスすることが可能になっている。しかしながら、モバイル機器の電池寿命、情報へのアクセススピード等、モバイル機器の性能はまだ充分とは言えず、その性能向上への要求は際限がない。特に、電池寿命はモバイル機器の使い勝手を決める主要な性能の一つであり、そのためにモバイル機器の構成要素に対する低消費電力化が強く求められている。

そのキーデバイスの一つとして、不揮発性半導体メモリが益々重要になっている。モバイル機器は、アクティブな動作状態では論理機能を実行する論理回路の消費電力が支配的であるが、スタンバイ状態ではメモリデバイスの消費電力が支配的となる。このスタンバイ状態での消費電力がモバイル機器の電池駆動時間の長時間化において重要になってきている。不揮発性半導体メモリを用いることで、スタンバイ状態においてメモリデバイスへ電力を供給する必要がなくなるため、スタンバイ状態での消費電力を極限まで小さくすることが可能である。

不揮発性半導体メモリには、フラッシュメモリ、ＦｅＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等、既に実用化されているものが多いが、これらは高速性、書き換え耐性、消費電力等の点に関して、各特性がトレードオフの関係を有しており、全ての要求仕様を満たす理想的な不揮発性半導体メモリに対する研究開発が行われている。

既に新しい材料を用いた不揮発性半導体メモリが幾つか提案されており、下部電極と金属酸化物と上部電極の積層構造を有し、下部電極と上部電極の間に電気的ストレスを印加することで下部電極と上部電極間の電気抵抗特性が可逆的に変化する可変抵抗型の不揮発性記憶素子（可変抵抗素子）を備えてなるＲＲＡＭ（Ｒｅｓｉｓｔａｎｃｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ、シャープ株式会社の登録商標）はその有望な候補の一つである。ＲＲＡＭは、高速性、大容量性、低消費電力性等、そのポテンシャルの高さから、その将来性が期待されている。

下記の非特許文献１に、ＲＲＡＭに用いられる可変抵抗素子として、Ｐｒ_１−ＸＣａ_ＸＭｎＯ_３（０＜ｘ＜１、 以下「ＰＣＭＯ」と略称する）等のマンガンを含有する酸化物からなるペロブスカイト型結晶構造を有する超巨大磁気抵抗（ＣＭＲ：ｃｏｌｏｓｓａｌ ｍａｇｎｅｔｏｒｅｓｉｓｔａｎｃｅ）や高温超伝導（ＨＴＳＣ：ｈｉｇｈ ｔｅｍｐｅｒａｔｕｒｅ ｓｕｐｅｒｃｏｎｄｕｃｔｉｖｉｔｙ）を示す材料に電圧パルスを印加することで抵抗値の変化することが詳述されている。

上記可変抵抗素子の具体的な抵抗変化特性として、縦軸に抵抗値、横軸にパルス印加回数をとり、膜厚１００ｎｍのＰＣＭＯに±５Ｖの電圧を１００ナノ秒のパルスを印加したときの抵抗値の変化を図６に示す。パルス印加により、抵抗値が１ｋΩと１ＭΩの間で変化し、３桁に及ぶ大きな抵抗値の変化が１００回以上可逆的に起こる。更に、上記可変抵抗素子は、縦軸に抵抗値、横軸に４Ｖ、５ナノ秒のパルス印加回数を取ると、パルス印加回数に応じて抵抗値が段階的に変化することが図７に示されおり、低抵抗状態（例えば１ｋΩ以下）と高抵抗状態（例えば１００ｋΩ以上）の２つの状態だけでなく、その間で任意の抵抗状態にすることが可能である。そのため、例えば１０ｋΩから１ＭΩの間で、例えば、図８に示すような範囲で抵抗値を４つの状態に分けることで多値化が可能であり、ビットコストの低減が可能となる。このような可変抵抗素子をメモリセルとして用いてメモリセルアレイを構成することで、理想的な高速で大容量の不揮発性半導体メモリが実現できると期待されている。

図４に模式的に示すように、従来の可変抵抗素子１１は、例えば層間絶縁膜１上に、下部電極２と金属酸化物３と上部電極４が順次積層された３層構造を有し、下部電極２として例えばＰｔ、金属酸化物３として例えばＰｒ_０．７Ｃａ_０．３ＭｎＯ_３、Ｐｒ_０．５Ｃａ_０．５ＭｎＯ_３、Ｎｂ−ＳｒＴｉＯ_３、または、ＰｂＴｉＯ_３等、上部電極４として例えばＰｔ、Ｔｉ等を夫々成膜して形成される。

また、下記の非特許文献２では、図４に示すような下部電極／金属酸化物／上部電極の３層構造の可変抵抗素子１１の可逆的な抵抗変化に対する動作原理の説明が、金属酸化物３がＰＣＭＯの場合についてなされており、上部電極４とＰＣＭＯ３の界面に形成されるショットキー接合とＰＣＭＯ３の界面近傍での電荷トラップにより、抵抗値のスイッチング動作を説明している。つまり、下部電極２と上部電極４間に印加される電気的ストレスによって上記界面トラップに電荷が保持されることで、Ｉ−Ｖ（電流−電圧）特性にヒステリシスを伴う金属酸化物・上部電極界面での抵抗変化が生じメモリ効果を発揮する。

非特許文献２において、上部電極として仕事関数の異なるＰｔ，Ａｕ，Ａｇ，Ｔｉを用いて、Ｔｉを上部電極材料とするサンプルのみが整流特性を示し、他のサンプルはオーミックなＩ−Ｖ特性を示している。ＡｇとＴｉでは仕事関数がほぼ同じであるが、異なるＩ−Ｖ特性を示すのは、Ｔｉが界面近傍におけるＰＣＭＯの酸素を奪い、酸素欠損により界面におけるバンド構造が変化したためであると説明されている。上記４つのサンプルに電圧を印加してスイッチング特性を評価した結果、抵抗変化比が最も大きいのが整流作用を示すＴｉ／ＰＣＭＯ界面のサンプルであり、当該界面での電荷トラップがスイッチング特性に大きく寄与していることを示唆している。

Ｚｈｕａｎｇ，Ｈ．Ｈ．他、"Ｎｏｖｅｌ Ｃｏｌｏｓｓａｌ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ（ＲＲＡＭ）"，ＩＥＤＭ，論文番号７．５，２００２年１２月 Ａ．Ｓａｗａ他、"Ｈｙｓｔｅｒｅｔｉｃ ｃｕｒｒｅｎｔ−ｖｏｌｔａｇｅ ｃｈａｒａｃｔｅｒｉｓｔｉｃ ａｎｄ ｒｅｓｉｓｔａｎｃｅ ｓｗｉｔｃｈｉｎｇ ａｔ ａ ｒｅｃｔｉｆｙｉｎｇ Ｔｉ／Ｐｒ０．７Ｃａ０．３ＭｎＯ３ ｉｎｔｅｒｆａｃｅ"，Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒ，ｖｏｌ．８５ ｐｐ．４０７３−４０７５，２００４年１１月

しかし、上記可変抵抗素子の可逆的な抵抗変化に対する動作原理として、非特許文献２で説明された界面トラップのモデルを用いた場合、ＳｉＮやＳｉナノクリスタルを用いた電荷トラップ型の不揮発性メモリと比較すると、図４に示すような下部電極／金属酸化物／上部電極の３層構造の可変抵抗素子は、電荷トラップ型の不揮発性メモリにおいてトンネル酸化膜がない構造に類似しているため、つまり、界面トラップに保持された電荷に対するトラップバリアが存在しないため、不揮発性メモリとして重要な要素である保持特性に問題があることが予想される。

そこで、図５に、図４に示す３層構造の可変抵抗素子のデータ保持特性の評価結果を示す。尚、図５において、金属酸化物はＰＣＭＯで、下部電極及び上部電極はＰｔである。図５の縦軸は対数表示されたデータ保持時間ｔであり、横軸は１／（ｋ_ＢＴ）である。尚、ｋ_Ｂはボルツマン定数で、Ｔは絶対温度である。図５より、データ保持時間ｔは下記数１に示す近似式で表される。

（数１）
ｔ＝τ_０×ｅｘｐ｛Ｅａ／（ｋ_ＢＴ）｝

データ保持特性の評価結果において、数１中の活性化エネルギＥａが約１．２ｅＶであり、温度依存性は悪くないが、τ_０の値が小さ過ぎるため、データ保持特性が不揮発性メモリとして一般に要求される８５℃で１０年間保持の目標条件を満たさないことが分かる。τ_０の値が小さい要因の一つとして、界面トラップからデトラップする確率が非常に大きいことが考えられる。

本発明は、上記の問題点に鑑みてなされたものであり、下部電極と金属酸化物と上部電極の積層構造を有する可変抵抗型の不揮発性記憶素子において、電荷が界面トラップからデトラップする確率を低減してデータ保持特性の改善を図ることを目的とする。

上記目的を達成するための本発明に係る不揮発性記憶素子は、下部電極、金属酸化物、絶縁膜、及び、上部電極を順次積層した構造を有してなり、前記下部電極と前記上部電極の間に電気的ストレスを印加することで、前記下部電極と前記上部電極の間の電気抵抗特性が可逆的に変化することを特徴とする。

尚、本発明において、電気抵抗特性が可逆的に変化するとは、電気抵抗特性が第１の抵抗状態から第２の抵抗状態へ、ある電気抵抗特性の変化過程を経て変化する場合に、第２の抵抗状態へ変化した後に、元の第１の抵抗状態へ戻る変化が可能なことを意味し、第２の抵抗状態から第１の抵抗状態へ戻る際の電気抵抗特性の変化過程は、必ずしも、第１の抵抗状態から第２の抵抗状態へ変化する際の電気抵抗特性の変化過程を逆に辿る必要はない。つまり、第１の抵抗状態と第２の抵抗状態間の電気抵抗特性の変化過程にヒステリシスが存在しても構わない。また、電気抵抗特性が可逆的に変化するとは、電気抵抗特性が第１の抵抗状態から第２の抵抗状態へ変化した後に、必ずしも元の第１の抵抗状態に戻らなければならない必然性を意味するものではない。

更に、本発明に係る不揮発性記憶素子は、前記金属酸化物がペロブスカイト型結晶構造を有することを特徴とする。

更に、本発明に係る不揮発性記憶素子は、前記金属酸化物が導電性金属酸化物であることを特徴とする。

更に、本発明に係る不揮発性記憶素子は、前記金属酸化物が多結晶構造であることを特徴とする。

更に、本発明に係る不揮発性記憶素子は、前記金属酸化物が、Ｐｒ_０．７Ｃａ_０．３ＭｎＯ_３、Ｐｒ_０．５Ｃａ_０．５ＭｎＯ_３、Ｎｂ−ＳｒＴｉＯ_３、及び、ＰｂＴｉＯ_３の何れか１つであることを特徴とする。

更に、本発明に係る不揮発性記憶素子は、前記絶縁膜の膜厚が１０ｎｍ以下であることを特徴とする。

更に、本発明に係る不揮発性記憶素子は、前記絶縁膜が、ＡｌＯ、ＳｉＯ_２、ＳｉＮ、ＴｉＯ_２、及び、Ｔａ_２Ｏ_５の何れか１つであることを特徴とする。

更に、本発明に係る不揮発性記憶素子は、前記上部電極が遷移金属またはその化合物で構成されていることを特徴とする。

更に、本発明に係る不揮発性記憶素子は、前記遷移金属がＰｔまたはＴｉであることを特徴とする。

更に、本発明に係る不揮発性記憶素子は、前記絶縁膜と前記上部電極が同じ金属元素を含むことを特徴とする。

上記何れか特徴の不揮発性記憶素子によれば、可変抵抗型の不揮発性記憶素子が実現できるとともに、絶縁膜が金属酸化物中の界面トラップから電荷がデトラップするのを抑制する障壁として機能するため、当該デトラップの確率が低減してデータ保持特性が改善される。特に、前記絶縁膜の膜厚が１０ｎｍ以下であることにより、不揮発性記憶素子へのデータ書き込み時に必要な書き込み電流を、絶縁膜を介して金属酸化物中に流すことができ、金属酸化物中の界面トラップでの電荷のトラップによる書き込みが可能となる。

上記目的を達成するための本発明に係る不揮発性記憶素子の製造方法は、前記上部電極として水素還元触媒作用を有する金属を用い、前記下部電極、前記金属酸化物、前記絶縁膜、及び、前記上部電極を順次成膜して、成膜した各層をパターン加工した後、水素アニールを行うことを特徴とする。

更に、本発明に係る不揮発性記憶素子の製造方法は、前記金属酸化物の前記下部電極側の一部膜厚部分を第１酸素分圧で成膜し、前記金属酸化物の前記絶縁膜側の残部膜厚部分を前記第１酸素分圧より低い第２酸素分圧で成膜することを特徴とする。

上記何れかの特徴の不揮発性記憶素子の製造方法によれば、金属酸化物中の絶縁膜側の界面近傍において、酸素欠損が積極的に誘発される。当該酸素欠損は界面トラップとして機能し、電気的ストレス印加による当該界面トラップへの電荷のトラップ及びデトラップが可逆的な抵抗変化のスイッチング動作として出現するため、不揮発性記憶素子のメモリ機能が効果的に実現される。

更に、本発明に係る不揮発性記憶素子の製造方法は、前記絶縁膜をＡＬＤ法（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ法）により成膜することを特徴とする。

上記特徴の不揮発性記憶素子の製造方法によれば、絶縁膜を極薄膜厚の３ｎｍ以下に成膜することで、ダイレクトトンネルにより書き込み及び読み出しが行える。

以下、本発明に係る不揮発性記憶素子及びその製造方法（以下、適宜「本発明素子」及び「本発明方法」と略称する）の実施形態を図面に基づいて説明する。尚、従来の可変抵抗型の不揮発性記憶素子と同じ構成要素には同じ符号を付して説明する。

図１に、本発明素子１０の素子構造を模式的に示す。本発明素子１０は、下部電極２と金属酸化物３と絶縁膜５と上部電極４が順次積層された４層構造を有し、図４に示す従来の可変抵抗素子１１の３層構造に対し、金属酸化物３と上部電極４の間に絶縁膜５が挿入された構造となっている。尚、本実施形態では、本発明素子１０は層間絶縁膜１上に形成されている。これにより、半導体集積回路の通常のロジック回路が形成された上部に層間絶縁膜１を介して不揮発性メモリを形成でき、ロジック回路とメモリ回路の３次元的構成が可能となる。

下部電極２としては、その上に金属絶縁膜３の多結晶膜がエピタキシャル成長可能な金属材料を用いるのが望ましい。下部電極２は、金属絶縁膜３がペロブスカイト型結晶の場合、下部電極２と金属絶縁膜３間で格子整合し易い、Ｐｔ、Ｉｒ、Ｒｕ等の貴金属や、ＩｒＯ等の酸化物導電体が用いられる。

金属酸化物３としては、絶縁膜５との界面に酸素欠損を誘起し易い多結晶構造が望ましい。多結晶構造の場合、粒界が多数存在し、粒界によるダングリングボンドによりバウンダリ近傍の結合の弱い酸素が多数存在し酸素欠損が生じ易いためである。また、金属酸化物３は下部電極２上においてエピタキシャルに成膜していることが望ましい。その理由は、エピタキシャルに成膜すると、金属酸化物３のバルク抵抗が低くなり、界面でのポテンシャル変化による抵抗変化が、当該バルク抵抗に対して相対的に大きくなり、可変抵抗素子としての抵抗変化率を大きくできるためである。金属酸化物３としては、例えば、ペロブスカイト型結晶構造を有するＰｒ_０．７Ｃａ_０．３ＭｎＯ_３、Ｐｒ_０．５Ｃａ_０．５ＭｎＯ_３、Ｎｂ−ＳｒＴｉＯ_３、または、ＰｂＴｉＯ_３の何れかの材料を用いるのが好ましい。

絶縁膜５として、例えば、ＡｌＯ、ＳｉＮ、ＳｉＯ_２、ＴｉＯ_２、Ｔａ_２Ｏ_５等の膜を、金属酸化物３と上部電極４の間に挿入することで、絶縁膜５がトラップバリアとして機能し、データ保持特性が向上すると考えられる。絶縁膜５は、トラップバリアとして有効に機能するためには、バンドギャップが大きいこと、上部電極４と金属酸化物３のコンダクションバンドや金属酸化物３のバレンスバンドに対して十分なオフセット（１ｅＶ程度）を有していること等が望まれ、絶縁膜５中にトラップが形成され難くするためには、安定な結晶構造であること等が望まれる。また、絶縁膜５は、ＣＭＯＳ製造プロセスで一般に用いられている材料が望ましい。書き込み及び読み出し動作時に、絶縁膜５を介してマイクロアンペアオーダーの電流を流す必要があるため、低電圧でトンネル電流を流すためには、絶縁膜５の膜厚は１０ｎｍ以下であるのが望ましい。

上部電極４としては、金属酸化物３の絶縁膜５側の界面近傍でトラップを誘起させるような金属材料を用いるのが望ましい。上部電極材料として、例えば、Ｔｉ（電気陰性度１．５４）のような電気陰性度の小さい金属は、電気陰性度の大きい酸素（電気陰性度３．５）と反応し易いため、金属酸化物３の界面近傍で酸素欠損が誘起される。上部電極材料としてＰｔを用いた場合は、Ｐｔの触媒作用により、水素原子が水素ラジカルに変化し、水素ラジカルが金属酸化物３の界面近傍の酸素と反応して、酸素欠損を誘起することができる。より好ましくは、絶縁膜５と上部電極４には同じ金属元素が含まれていることが望ましい。より具体的には、絶縁膜５と上部電極４の組み合わせとして、ＴｉＯ_２とＴｉ、Ｔａ_２Ｏ_５とＴａ、ＡｌＯとＡｌ等が考えられる。

また、図４に示す従来の可変抵抗素子１１の上部電極／金属酸化物の界面と、本発明素子１０の絶縁膜／金属酸化物の界面ではトラップの形態が異なることが予想されるが、非特許文献２に説明があるように、トラップは金属酸化物の界面近傍での酸素欠損に起因するため、界面近傍に酸素欠損が誘起されれば、同様のＩ−Ｖ特性におけるヒステリシス、並びに、メモリ効果が期待できる。

次に、本発明素子１０を実現するための製造プロセスと金属酸化物３の界面近傍に酸素欠損を誘起させて本発明素子１０のメモリ効果を実現するための方法（本発明方法）について、図２及び図３を参照して説明する。

先ず、層間絶縁膜１上に下部電極２を成膜する（図２（Ａ））。下部電極２としては、金属酸化物としてペロブスカイト型結晶構造を有している材料を有しているため、ペロブスカイト型結晶構造と格子整合し易いＰｔ、Ｉｒ、Ｒu、ＩｒＯ、ＲｕＯ等を用いる。

次に、金属酸化物３を下部電極２上に成膜する（図２（Ｂ））。ここで、金属酸化物３は、下部電極２に対してエピタキシャルに成膜していることが望ましく、また、多結晶構造が望ましい。金属酸化物としては、ペロブスカイト型結晶構造を有するＰｒ_０．７Ｃａ_０．３ＭｎＯ_３、Ｐｒ_０．５Ｃａ_０．５ＭｎＯ_３、Ｎｂ−ＳｒＴｉＯ_３、または、ＰｂＴｉＯ_３の何れかの材料を用いる。

次に、絶縁膜５として、ＡｌＯ、ＳｉＮ、ＳｉＯ_２、ＴｉＯ_２、Ｔａ_２Ｏ_５の何れか１つを１０ｎｍ以下の膜厚で成膜する（図２（Ｃ））。より好ましくは、ＡＬＤ法（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ法）により、絶縁膜５を極薄膜厚の３ｎｍ以下に成膜することで、ダイレクトトンネルにより書き込み及び読み出しが行える膜厚が望ましい。

次に、上部電極４として、例えば、Ｐｔ等の水素還元触媒作用を有する金属材料を成膜する（図２（Ｄ））。

次に、フォト工程と異方性エッチングにより、上部電極４、絶縁膜５、金属酸化物３を同時に加工する（図３（Ａ））。更に、フォト工程と異方性エッチングにより、下部電極２を加工する（図３（Ｂ））。その後、水素アニールを例えば４００℃前後のアニール温度で行う。水素アニールにより、上部電極４であるＰｔの触媒作用により、水素が水素ラジカルに変化し、金属酸化物３の絶縁膜５側の界面近傍における酸素を奪い、酸素欠損を導入することができる。

引き続き、層間絶縁膜６を、例えば水素による影響が少ないＯ_３−ＴＥＯＳ（オゾンテオス）を用いて成膜後、ＣＭＰ法で平坦化した後、上部電極４と下部電極２のコンタクトホール７を形成した後、配線層８を形成する（図３（Ｃ））。

本発明方法により製造された本発明素子１０は、金属酸化物３の絶縁膜５側の界面近傍に酸素欠損が積極的に導入され、界面近傍にトラップが生成され、当該トラップでの電荷の保持状態に応じて抵抗変化が生じメモリ機能を発揮する。また、金属酸化物３と上部電極４間にトラップバリアとして機能する絶縁膜５が設けられているため、データ保持特性の大幅な改善が期待される。

次に、本発明素子及び本発明方法の別実施形態について説明する。

〈１〉図２及び図３を用いて説明した本発明方法による金属酸化物３の界面近傍に酸素欠損を誘起させる方法の別実施形態として、以下の要領で、成膜時の酸素分圧を変化させて、金属酸化物３を成膜するのも好ましい。

具体的には、例えば、金属酸化物３をスパッタ法等のＰＶＤ法で１００ｎｍの膜厚に成膜する場合、初めの５０ｎｍは、通常の第１酸素分圧で成膜し、残りの５０ｎｍを第１酸素分圧より低い第２酸素分圧で成膜することにより、金属酸化物３の上部と下部での酸素欠損は、上部の方が多いことが予想される。また、第２酸素分圧をゼロにすることで、酸素欠損を更に多く導入することが可能である。

成膜時の酸素分圧を変化させて金属酸化物３を成膜させた場合は、上部電極４として、Ｐｔ等の水素還元触媒作用を有する金属材料を用い、水素アニールを行わなくても構わない。また、成膜時の酸素分圧を変化させて金属酸化物３を成膜させた場合であっても、上部電極４として、Ｐｔ等の水素還元触媒作用を有する金属材料を用い、水素アニールを行うようにしてもよい。

〈２〉上記実施形態において、下部電極２、金属酸化物３、絶縁膜５、及び、上部電極４に用いた材料は、上記実施形態の材料に限定されるものではない。

〈３〉本発明方法により製造された本発明素子１０の構造は、図３（Ｃ）に示すような配線構成に限定されるものではない。例えば、本発明素子１０をメモリセルとして行方向及び列方向にマトリクス状に複数配列してクロスポイント型のメモリセルアレイを構成する場合は、例えば、同一行の下部電極同士を共通に接続して行方向に延伸するワード線とし、同一列の上部電極同士を共通に接続して列方向に延伸するビット線とするのも好ましい実施形態である。

〈４〉上記実施形態では、本発明素子１０は層間絶縁膜１上に形成される場合を説明したが、本発明素子１０は半導体基板上に形成するようにしても構わない。

本発明に係る不揮発性記憶素子及びその製造方法は、可変抵抗型の不揮発性記憶素子を備えた不揮発性半導体記憶装置及びその製造方法に利用可能である。

本発明に係る不揮発性記憶素子の構造を模式的に示す素子断面図 本発明に係る不揮発性記憶素子の製造方法の工程を模式的に示す工程断面図 本発明に係る不揮発性記憶素子の製造方法の工程を模式的に示す工程断面図 従来の可変抵抗型の不揮発性記憶素子の構造を模式的に示す素子断面図 従来の可変抵抗型の不揮発性記憶素子のデータ保持特性を示す特性図 従来の可変抵抗型の不揮発性記憶素子のスイッチング特性を示す特性図 従来の可変抵抗型の不揮発性記憶素子のスイッチング特性を示す特性図 従来の可変抵抗型の不揮発性記憶素子を多値メモリに応用した場合の多値レベルの範囲を示す説明図

符号の説明

１： 層間絶縁膜
２： 下部電極
３： 金属酸化物
４： 絶縁膜
５： 上部電極
６： 層間絶縁膜
７： コンタクトホール
８： 配線層
１０： 本発明に係る不揮発性記憶素子
１１： 従来の可変抵抗型の不揮発性記憶素子

Claims (14)

1. 下部電極、金属酸化物、絶縁膜、及び、上部電極を順次積層した構造を有してなり、
   前記下部電極と前記上部電極の間に電気的ストレスを印加することで、前記下部電極と前記上部電極の間の電気抵抗特性が可逆的に変化することを特徴とする不揮発性記憶素子。
2. 前記金属酸化物がペロブスカイト型結晶構造を有することを特徴とする請求項１に記載の不揮発性記憶素子。
3. 前記金属酸化物が導電性金属酸化物であることを特徴とする請求項１または２に記載の不揮発性記憶素子。
4. 前記金属酸化物が多結晶構造であることを特徴とする請求項１〜３の何れか１項に記載の不揮発性記憶素子。
5. 前記金属酸化物が、Ｐｒ_０．７Ｃａ_０．３ＭｎＯ_３、Ｐｒ_０．５Ｃａ_０．５ＭｎＯ_３、Ｎｂ−ＳｒＴｉＯ_３、及び、ＰｂＴｉＯ_３の何れか１つであることを特徴とする請求項１〜４の何れか１項に記載の不揮発性記憶素子。
6. 前記絶縁膜の膜厚が１０ｎｍ以下であることを特徴とする請求項１〜５の何れか１項に記載の不揮発性記憶素子。
7. 前記絶縁膜が、ＡｌＯ、ＳｉＯ_２、ＳｉＮ、ＴｉＯ_２、及び、Ｔａ_２Ｏ_５の何れか１つであることを特徴とする請求項１〜６の何れか１項に記載の不揮発性記憶素子。
8. 前記上部電極が遷移金属またはその化合物で構成されていることを特徴とする請求項１〜７の何れか１項に記載の不揮発性記憶素子。
9. 前記遷移金属がＰｔまたはＴｉであることを特徴とする請求項８に記載の半導体不揮発性記憶素子。
10. 前記絶縁膜と前記上部電極が同じ金属元素を含む請求項１〜９の何れか１項に記載の不揮発性記憶素子。
11. 請求項１〜８の何れか１項に記載の不揮発性記憶素子の製造方法であって、
    前記上部電極として水素還元触媒作用を有する金属を用い、
    前記下部電極、前記金属酸化物、前記絶縁膜、及び、前記上部電極を順次成膜して、成膜した各層をパターン加工した後、水素アニールを行うことを特徴とする不揮発性記憶素子の製造方法。
12. 請求項１〜１０の何れか１項に記載の不揮発性記憶素子の製造方法であって、
    前記金属酸化物の前記下部電極側の一部膜厚部分を第１酸素分圧で成膜し、
    前記金属酸化物の前記絶縁膜側の残部膜厚部分を前記第１酸素分圧より低い第２酸素分圧で成膜することを特徴とする不揮発性記憶素子の製造方法。
13. 前記金属酸化物の前記下部電極側の一部膜厚部分を第１酸素分圧で成膜し、
    前記金属酸化物の前記絶縁膜側の残部膜厚部分を前記第１酸素分圧より低い第２酸素分圧で成膜することを特徴とする請求項１１に記載の不揮発性記憶素子の製造方法。
14. 前記絶縁膜をＡＬＤ法により成膜することを特徴とする請求項１１〜１３の何れか１項に記載の不揮発性記憶素子の製造方法。