JP2006314047A - 原子発振器 - Google Patents
原子発振器 Download PDFInfo
- Publication number
- JP2006314047A JP2006314047A JP2005136475A JP2005136475A JP2006314047A JP 2006314047 A JP2006314047 A JP 2006314047A JP 2005136475 A JP2005136475 A JP 2005136475A JP 2005136475 A JP2005136475 A JP 2005136475A JP 2006314047 A JP2006314047 A JP 2006314047A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- atomic oscillator
- output
- oscillator
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
【課題】原子発振器200の出力周波数702の位相雑音を改善する際に、原子発振器自体の超小型化を維持すると共に、電源投入後又は原子発振器自身の異常で出力周波数702が不安定状態である場合においても安定した出力周波数800を出力し、位相雑音特性の優れた原子発振器を実現する。
【解決手段】原子発振器200の出力側に恒温槽タイプ電圧制御発振器及び比較器を備えた位相雑音改善回路100を接続し、比較器が、原子発振器の出力周波数702と恒温槽タイプ電圧制御発振器の出力周波数(クロック信号)800とを比較し、この比較結果に基づき、該恒温槽タイプ電圧制御発振器の出力周波数を原子発振器200の出力周波数702に追従するように該恒温槽タイプ電圧制御発振器を制御し、原子発振器200の出力周波数702が与えられないとき該恒温槽タイプ電圧制御発振器が自走周波数を出力するように制御する。
【選択図】 図1
【解決手段】原子発振器200の出力側に恒温槽タイプ電圧制御発振器及び比較器を備えた位相雑音改善回路100を接続し、比較器が、原子発振器の出力周波数702と恒温槽タイプ電圧制御発振器の出力周波数(クロック信号)800とを比較し、この比較結果に基づき、該恒温槽タイプ電圧制御発振器の出力周波数を原子発振器200の出力周波数702に追従するように該恒温槽タイプ電圧制御発振器を制御し、原子発振器200の出力周波数702が与えられないとき該恒温槽タイプ電圧制御発振器が自走周波数を出力するように制御する。
【選択図】 図1
Description
本発明は、原子発振器に関し、特に、その発振出力信号に位相雑音を含む原子発振器に関する。
近年、電子システムの大容量化及び高性能化に伴い、電子システムを構成する各装置のユニット基板上に直接搭載できる超小型原子発振器のニーズがあり、超小型のものが開発されている。このような原子発振器においては、周波数安定度のみならず、厳しい位相雑音性能が要求される。
原子共鳴周波数等を利用した従来の原子発振器として、制御電圧Vcにより周波数foutが可変な電圧制御発振器(VCXO)1と、このVCXO1の出力(周波数fout)と基準となる周波数(原子共鳴周波数等)foとの比較に基づきその周波数差に応じた信号RESを出力する比較器2と、信号RESに基づき周波数差を零とする様な制御電圧Veを生成するサーボ回路3と、信号RESに基づきサーボ回路3のロック/アンロック状態を検出する検出手段4と、ロック検出時の制御電圧値Vcを記憶する不揮発性のメモリ5と、通常はサーボ回路3の出力の制御電圧をVCXO1に供給すると共に、検出手段4がアンロック状態を検出している場合はメモリ5の制御電圧値Vc'をVCXO1に供給する切替手段6とを備えているものがある(例えば、特許文献1)。
特開2000-209087号公報(1頁、図1)
原子発振器の位相雑音は、内蔵する水晶発振器の位相雑音性能と、制御ループのカットオフ周波数により決まる。上述した原子発振器のVCXO1は水晶発振器であるが、高性能タイプ原子発振器では、位相雑音を良くするために、恒温槽タイプの水晶発振器(OCXO)を使用するのが一般的であるが、このOCXOは大型である。したがって、超小型の原子発振器にOCXOを採用した場合、ユニット基板に直接搭載できる程度に原子発振器を超小型化するのは困難である。
また、原子発振器がVCXOを使用するかOCXOを使用するかに拘わらず、原子発振器は電源投入後、安定動作を開始するまでの数分間程度は出力周波数がスイープ動作を行うものがある。その場合、周波数が大きくずれるため周囲のシステムは原子発振器の出力周波数が安定状態になるまで待機しなければならない。
さらに、原子発振器はシステムの基準周波数源として使われるが、安定状態から不安定状態となり、この不安定状態が継続した場合、システムに与える影響が大きい。
したがって、本発明は、原子発振器の出力周波数の位相雑音を改善することを目的とする。
また、原子発振器自体の超小型化を維持することを目的とする。
また、電源投入後又は原子発振器自身の異常で出力周波数が不安定状態である場合においても安定した出力周波数を出力することを目的とする。
上記の課題を解決するため本発明の原子発振器は、恒温槽タイプ電圧制御発振器と、原子発振器の出力周波数と該恒温槽タイプ電圧制御発振器の出力周波数とを比較し、比較結果に基づき、該恒温槽タイプ電圧制御発振器の出力周波数が該原子発振器の出力周波数に追従するように該恒温槽タイプ電圧制御発振器を制御する比較器とを備えたことを特徴としている。
図1は、本発明に係る原子発振器200の基本的な原理を示している。この原子発振器200には、出力側に位相雑音改善回路100が接続され、この位相雑音改善回路100は原子発振器200からの発振信号(出力周波数)702と信号(出力周波数702が安定状態/不安定状態を示す信号)700を入力している。そして、位相雑音改善回路100は、発振信号702と信号700に基づきクロック信号800を出力する。
位相雑音改善回路100は、恒温槽タイプ電圧制御発振器、及び比較器(共に図示せず。)を備えている。 比較器は、原子発振器200の出力周波数702と恒温槽タイプ電圧制御発振器の出力周波数(=クロック信号)800とを比較し、この比較結果に基づき、該恒温槽タイプ電圧制御発振器の出力周波数800を原子発振器200の出力周波数702に追従するように恒温槽タイプ電圧制御発振器を制御する。
このように、大型の位相雑音特性の良い高温槽タイプ電圧制御発振器を、原子発振器に内蔵する代わりに、外付けの位相雑音改善回路内に配置することにより、原子発振器を超小型化に維持したまま、位相雑音特性を良くすることが可能になる。なお、原子発振器200の出力周波数が安定状態であるとき、クロック信号(出力周波数)800の安定度は、原子発振器200の出力周波数702の安定度に対応し、クロック信号(出力周波数)800の位相雑音特性は、恒温槽タイプ電圧制御発振器の位相雑音性能を有する。
また、本発明は、上記の本発明において、該原子発振器の出力周波数が安定状態であることを示す信号を受信したとき、該比較器に該原子発振器の出力周波数を与え、不安定状態であることを示す信号を受信したとき、該比較器に該原子発振器の出力周波数を与えず、該恒温槽タイプ電圧制御発振器を自走させる比較器制御部を含むことができる。
すなわち、位相雑音改善回路100は、比較器制御部(図示せず。)を含み、この比較器制御部は、信号700が原子発振器200の出力周波数702の安定状態を示すとき、比較器に原子発振器の出力周波数702を与え、不安定状態を示すとき、比較器に出力周波数702を与えない。これに応答して比較器は、出力周波数702が与えられたとき、該恒温槽タイプ電圧制御発振器の出力周波数800が原子発振器200の出力周波数702に追従するように恒温槽タイプ電圧制御発振器を制御し、原子発振器200の出力周波数702が与えられないとき恒温槽タイプ電圧制御発振器を自走させるように制御する。
これにより、原子発振器200の出力周波数が安定状態/不安定状態を示す信号に基づき、電源投入後又は原子発振器自身の異常で出力周波数が不安定状態である場合においても安定した出力周波数800を出力することが可能になる。
さらに、本発明は、上記の本発明において、該比較器が、該恒温槽タイプ電圧制御発振器の出力周波数を分周する第1分周器と、該第1分周器の出力信号を入力するフリップフロップ回路と、該フリップフロップ回路の出力信号をフィルタリングした信号を該恒温槽タイプ電圧制御発振器に与えその出力周波数を制御するローパスフィルタと、該原子発振器の出力周波数を分周する第2分周器と、該第2分周器の出力信号の1周期毎に該フリップフロップ回路をクリアする第1クリア回路とを備え、該比較器制御部が、該原子発振器の安定状態を示す信号を受信したとき、該原子発振器の出力周波数を該第2分周器に与え、該原子発振器の不安定状態を示す信号を受信したとき、該原子発振器の出力周波数を該第2分周器に与えないようにしてもよい。
原子発振器の出力周波数の位相雑音特性を改善することができる。
また、原子発振器の出力側に位相雑音改善回路を接続することにより、原子発振器の小型化を維持することができる。また、電源投入後又は原子発振器自身の異常で出力周波数が不安定状である場合においても安定した出力周波数を出力することが可能になる。
例えば、ユニット基板に搭載した位相雑音特性の優れていない超小型の原子発振器の後段に本発明の位相雑音改善回路を接続することにより容易に且つ安価に位相雑音を改善することが可能になる。例えば、位相雑音特性の優れていない汎用レベルの原子発振器と、OCXOモジュール搭載した位相雑音改善回路とを組み合わせた本発明に係る原子発振器は、位相雑音特性の優れた原子発振器と比較してその半分以下の価格で実現可能である。
また、位相雑音特性の優れたOCXO本体は大型であるとともにかなりの熱を発生する。したがって、既存の位相雑音特性の優れていない原子発振器内部の水晶発振器を、位相雑音特性の優れたOCXOに置き換えることは、そのスペースを確保するため、及び内部熱分布を見直すために原子発振器全体の構造を変更するための長期開発期間を必要とするが、本発明の位相雑音改善回路を用いればその必要はない。
実施例(1)
図2は、本発明に係る原子発振器の構成実施例(1)を示しており、この原子発振器は原子発振器200及び位相雑音改善回路100xで構成されている。位相雑音改善回路100xは、原子発振器200の出力発振信号702及び信号700を入力している。位相雑音改善回路100xは、比較器制御部28、比較器27、及び恒温槽タイプ電圧制御発振器23で構成されている。比較器制御部28は、バッファ回路12及びモノマルチ回路11で構成されている。比較器27は、分周器13、反転回路14、微分回路15、フリップフロップ回路21、LPF(ローパスフィルタ)22及び分周器24で構成されている。
図2は、本発明に係る原子発振器の構成実施例(1)を示しており、この原子発振器は原子発振器200及び位相雑音改善回路100xで構成されている。位相雑音改善回路100xは、原子発振器200の出力発振信号702及び信号700を入力している。位相雑音改善回路100xは、比較器制御部28、比較器27、及び恒温槽タイプ電圧制御発振器23で構成されている。比較器制御部28は、バッファ回路12及びモノマルチ回路11で構成されている。比較器27は、分周器13、反転回路14、微分回路15、フリップフロップ回路21、LPF(ローパスフィルタ)22及び分周器24で構成されている。
図3は、図2に示した位相雑音改善回路100xの動作実施例を示している。同図に基づき位相雑音改善回路100xの動作を以下に説明する。
同図(1)は、原子発振器200の状態を示しており、この状態には、周波数不安定状態ST1、周波数安定状態ST2及び周波数不安定状態ST3がある。この内の周波数不安定状態ST1は、原子発振器200の電源が“on(同図(2)のタイミングT0参照。)”した直後で周波数が不安定な状態であり安定するまでの数分間継続する。周波数安定状態ST2は、原子発振器200の発振信号702の周波数が安定した状態であり、周波数不安定状態ST3は、なんらかの原因で原子発振器200の発振信号702の周波数が不安定になった状態である。
同図(2)は、原子発振器200が出力する信号700を示しており、同図(2)に示したタイミングT0は、原子発振器200の電源を“on”したタイミングであり、タイミングT1は、原子発振器200がアラームを解除したタイミングを示し、タイミングT2は、アラームが発生したタイミングを示している。原子発振器200は周波数不安定状態ST1,ST3では信号700=“0”、周波数安定状態ST2では信号700=“1”を出力する。
同図(3)は、モノマルチ回路11から出力されるクリア信号701を示している。モノマルチ回路11は、信号700(同図(2)参照。)を入力し、この信号700の立ち上がり、すなわち、周波数不安定状態ST1から安定状態ST2になったとき、1つのパルス信号(クリア信号701)を出力する。
同図(4)は、分周器13の出力信号704を示している。ここで、分周器13の前段のバッファ回路12(図2参照。)の動作を説明する。バッファ回路12は、発振信号702のバッファとして動作すると共に、発振信号702を信号700でゲートする。すなわち、バッファ回路12は、信号700=“0”のとき、出力端子をハイインピーダンスに保ち、信号700=“1”のとき、“出力信号703”=“発振信号702”、すなわち、発振信号702をそのまま出力する。バッファ回路12が出力信号703の出力を開始するとき(同図(2)のタイミングT1参照。)、モノマルチ回路11からのクリア信号701が出力され、このクリア信号701で分周器13は初期状態にクリアされ、その後、分周器13は信号703を分周した出力信号704を出力する(同図(4)参照。)。
同図(5)は、反転回路14の出力信号705を示しており、この信号705は、同図(4)に示した信号704を反転したものである。
図4は、分周器13の出力信号704の立ち下がり(すなわち、反転回路14の出力信号705の立ち上がり)を検出するための微分回路15(図2参照。)の例を示しており、同図(1)は、微分回路15の構成例を示しており、この微分回路15は抵抗31、コンデンサ32、反転回路33、及びNANDゲート回路34で構成されている。
同図(2)は、微分回路15の動作例を示しており、この動作を以下に説明する。微分回路15の入力信号705(同図(2)(a)参照。)は、抵抗31及びNANDゲート回路34の一方の入力端子に入力される。そして、反転回路33の入力端子には、入力信号705を抵抗31及びコンデンサ32で微小時間t1だけ遅延した信号711(同図(2)(b)参照。)が入力される。NANDゲート回路34の他方の入力端子には、信号711を反転回路33で反転した信号712(同図(2)(c)参照。)が入力される。この結果、NANDゲート回路34(すなわち、微分回路15)は、同図(2)(d)に示した出力信号706を出力する。この出力信号706は、入力信号705の立ち上がりから微小時間t1だけ継続したパルス信号、すなわち、入力信号705の立ち上がり(すなわち、分周器13の出力信号704の立ち下がり)のみを微分した信号である。なお、微分回路15は、図4に示した方式の回路に限定されず、他の方式のディジタル回路で実現することも可能である。
図3(6)には、上記の微分回路15の出力信号706が示されており、この出力信号706は、同図(5)に示した反転回路14の出力信号705の立ち上がりを検出したパルス信号であり、分周器13が分周動作を行う周波数安定状態ST2のみで発生する。
同図(7)〜(9)は、それぞれ、分周器24の出力信号709、フリップフロップ回路21の出力信号707、及びLPF22の出力信号708を示している。同図(7)〜(9)では、OCXO23の制御端子に1/2Vcc(すなわち、LPF22の出力信号708=1/2Vcc)を与えたときのOCXO23の出力信号(クロック信号)800の周波数が、原子発振器200の発振信号702の周波数より低い(位相が遅れている)場合の周波数不安定状態ST1、周波数安定状態ST2、及び周波数不安定状態ST3におけるクロック信号800の制御動作を示している。
周波数不安定状態ST1では、微分回路15の出力信号706が“1(High)”に固定されているため、フリップフロップ回路21はクリアされない。この結果、フリップフロップ回路21は2分周器として動作し、その出力信号707は丁度duty50%となる。したがって、信号707を入力したLPF22の出力信号707=1/2Vcc(Vccは電源電圧。)である(後述する図5参照。)。OCXO23は、制御電圧入力端子に電源電圧の1/2Vccを与えると中心周波数、すなわち公称周波数(中心周波数)に近い周波数f1のクロック信号800を出力する。この周波数f1は原子発振器200の発振周波数f0とは無関係である。
周波数安定状態ST2では、OCXO23の発振周波数が、原子発振器200の発振周波数f0と同一周波数で動作するようにLPF22の出力信号707が1/2Vcc+α方向に制御される。周波数不安定状態ST3では、周波数不安定状態ST1と同様にOCXO23は、原子発振器200の発振周波数f0とは無関係に、LPF22の出力信号707=1/2Vccで指定される発振周波数f1で動作している。
同図(10)〜(12)は、それぞれ、同図(7)〜(9)と同様に、分周器24の出力信号709、フリップフロップ回路21の出力信号707、及びLPF22の出力信号708を示している。同図(10)〜(12)では、同図(7)〜(9)とは逆に、LPF22の出力信号708=1/2Vccにしたとき、OCXO23の出力信号(クロック信号)800の周波数f2が、原子発振器200の発振信号702の周波数f0より高い(位相が進んでいる)場合の周波数不安定状態ST1、周波数安定状態ST2、及び周波数不安定状態ST3におけるクロック信号800の制御動作を示している。周波数不安定状態ST1及びST3の動作は、同図(7)〜(9)の動作と同様であり、OCXO23は、原子発振器200の発振周波数f0とは無関係に、LPF22の出力信号707=1/2Vccで指定される発振周波数f2で動作する。周波数安定状態ST2では、OCXO23の発振周波数が、原子発振器200の発振周波数f0と同一周波数で動作するようにLPF22の出力信号707が1/2Vcc−β方向に制御される。
図5は、図2に示したLPF22をアナログのアクティブフィルタで構成した例を示しており、このLPF22は、OPアンプ41と、直列接続された抵抗42,43、及びコンデンサ44で構成され、OPアンプ41の+入力端子には、抵抗42及び43の接続点が接続され、OPアンプ41の出力端子には、コンデンサ44の他方の端子が接続され、この他方の端子がLPF22の出力端子でもある。OPアンプ41の−入力端子には、OCXO23の中心電圧(1/2Vcc)が入力されている。抵抗42の未接続端子がLPF22の入力端子である。
図6は、周波数安定状態ST2(図3(1)参照。)における位相雑音改善回路の詳細動作実施例(1)を示している。図6(3),(4),(6)〜(8)にそれぞれ示した、クリア信号701、出力信号704、出力信号706、出力信号709、及び出力信号707は、図3(3)、(4)、(6)〜(8)と同じである。この詳細動作実施例(1)では、周波数不安定状態ST1において“OCXO23の出力周波数”<“原子発振器200の出力周波数”であった場合を示している。原子発振器200が周波数不安定状態ST1から安定状態ST2になったとき、クリア信号701で分周器13及び分周器24をクリアし両分周器の初期位相を合わせる。この初期位相合わせにより引き込み時間が短くなる。
分周器24と分周器13の分周比が同じあるので、“分周器24の出力信号709の周波数”<“分周器13の出力信号704の周波数”であるため、出力信号709の位相は、出力信号704の位相より遅れている。フリップフロップ回路21の出力信号707=“1”となる時間は、分周器24の出力信号709の立ち上がりから、分周器13の出力信号704の立ち下がり(=微分回路15の出力信号706の発生時点)であり、この時間は、出力信号707=“0”となる時間より短くなる(duty<50%、なお、クリア信号701の長さは無視できる程度に短いものとする。)。
このように制御された出力信号707を、図5に示したLPF22の入力端子に与えた場合、LPF22の出力信号は、入出力信号が反転するため、1/2Vcc+αの方向に上昇し、すなわち、OCXO23の周波数を高める方向に上昇し、この上昇は、“OCXO23の出力周波数”=“原子発振器200の周波数”になるまで継続する(図3(9)参照。)。その際、OCXO23の制御電圧はその中心値からスタートするので、それまでの自走状態における制御電圧と差が小さく、スムーズに追従状態に乗り変わる。
図7は、周波数安定状態ST2(図3(1)参照。)における位相雑音改善回路の詳細動作実施例(2)に示している。図7(3),(4),(6),(10),(11)は、それぞれ、図6(3),(4),(6),(7),(8)と同じであるが、“分周器24の出力信号709の周波数”>“分周器13の出力信号704の周波数”(“OCXO23の出力周波数”>“原子発振器200の出力周波数”)である点が異なっている。したがって、出力信号709の位相は、出力信号704の位相より進んでいる。この結果、フリップフロップ回路21の出力信号707=“1”となる時間は、分周器24の出力信号709の立ち上がりから、分周器13の出力信号704の立ち下がり(=微分回路15の出力信号706の発生時点)であり、この時間は、出力信号707=“0”となる時間より長くなる(duty>50%、なお、クリア信号701の長さは無視できる程度に短いものとする。)。
このように制御された出力信号707を、図5に示したLPF22の入力端子に与えた場合、LPF22の出力信号は、1/2Vcc−βの方向に下降し、すなわち、OCXO23の周波数を低くする方向に下降し、この降下は、“OCXO23の出力周波数”=“原子発振器200の出力周波数”になるまで継続する図3(12)参照。)。
図3(7)及び(10)は、分周器24の出力信号709を示しており、この出力信号709は不安定状態ST1、ST2、及びST3ともにOCXO23のクロック信号(出力信号)800を分周しているが、分周器13の出力信号704と位相合わせを行うためクリア信号701でクリアされた後、分周(カウント)を開始する。
図3(8)は、フリップフロップ回路21のQ出力端子の出力信号707を示しており、この出力信号707は、周波数不安定状態ST1のとき、フリップフロップ回路21の出力信号707は、クリア端子CLR=“1”であるため、信号709を1/2に分周する2進回路として動作する。
周波数不安定状態ST1から周波数安定状態ST2に遷移するタイミングT1(原子発振器200のアラーム解除のタイミング、同図(2)参照。)において、分周器13及び分周器24は、クリア信号701=“0”でクリアされ初期状態に設定される(オール“0”)。クリア信号701=“1”に戻ったときから、分周器13及び分周器24は、それぞれ、発振信号702(=信号703)及びクロック信号800を分周した出力信号704及び出力信号709を出力する。以後の詳細動作は、図6の詳細動作例で示した。周波数不安定状態ST3(図3(1)参照。)では、周波数不安定状態ST1と同様の動作を行う。
同図(9)は、LPF22の出力信号708を示しており、周波数不安定状態ST1では、出力信号708=“1/2Vcc”を示し、周波数安定状態ST2では、出力信号708=“1/2Vcc+α”になるように制御され、周波数不安定状態ST3では、出力信号708=“1/2Vcc”なる。
同図(10)〜(12)では、PLL回路は、同図(7)〜(9)と同様に制御され、同図(12)では、LPF22の出力信号708は、周波数不安定状態ST1では、出力信号708=“1/2Vcc”を示し、周波数安定状態ST2では、出力信号708=“1/2Vcc−β”になるように制御され、周波数不安定状態ST3では、出力信号708=“1/2Vcc”なる。
状態ST1〜ST3における出力周波数、その安定度、及び位相雑音をまとめると、同図(1)に示したように、周波数不安定状態ST1、及びST3において、OCXO23は中心周波数で自走し、位相雑音改善回路100xの出力周波数はOCXO23の安定度であり、位相雑音は、OCXO23の位相雑音性能である。周波数安定状態ST2において、位相雑音改善回路100xの出力周波数は原子発振器200の安定度であり、位相雑音特性は、OCXO23の位相雑音特性である。
実施例(2)
図8は、本発明の原子発振器の構成実施例(2)を示している。この原子発振器が構成実施例(1)の原子発振器(図2参照。)と異なる点は、位相雑音改良回路100yがフリップフロップ回路21とOCXO23との間のアナログのLPF22の代わりにディジタル型ループフィルタであるDLPF25及びD/A(Digital to Analog)変換器26が挿入されていることである。動作において、DLPF25は、フリップフロップ回路21の出力信号707をディジタルでローパスフィルタ処理してディジタル信号710を出力する。D/A変換器26は、ディジタル信号710をディジタル/アナログ変換したアナログ出力信号708をOCXO23に与える。すなわち、回路100yは、単に、回路100xのアナログのローパスフィルタ処理をディジタル処理にしたことが異なっている。これにより、アナログローパスフィルタより小型化可能なディジタルフィルタを用いて、カットオフ周波数を低くすることが可能になる。
図8は、本発明の原子発振器の構成実施例(2)を示している。この原子発振器が構成実施例(1)の原子発振器(図2参照。)と異なる点は、位相雑音改良回路100yがフリップフロップ回路21とOCXO23との間のアナログのLPF22の代わりにディジタル型ループフィルタであるDLPF25及びD/A(Digital to Analog)変換器26が挿入されていることである。動作において、DLPF25は、フリップフロップ回路21の出力信号707をディジタルでローパスフィルタ処理してディジタル信号710を出力する。D/A変換器26は、ディジタル信号710をディジタル/アナログ変換したアナログ出力信号708をOCXO23に与える。すなわち、回路100yは、単に、回路100xのアナログのローパスフィルタ処理をディジタル処理にしたことが異なっている。これにより、アナログローパスフィルタより小型化可能なディジタルフィルタを用いて、カットオフ周波数を低くすることが可能になる。
100,100x,100y 位相雑音改善回路 11 モノマルチ回路
12 バッファ回路 13 分周器
14 反転回路 15 微分回路
21 フリップフロップ回路 22 ローパスフィルタ(LPF)
23 電圧制御発振器、恒温槽タイプ電圧制御発振器(OCXO)、電圧制御水晶発振器(VCXO)
24 分周器 25 ディジタル・ローパスフィルタ(DLPF)
26 D/A変換器 27 比較器
28 比較器制御部 31 抵抗
32 コンデンサ 33 反転回路
34 NANDゲート回路 41 OPアンプ
42,43 抵抗 44 コンデンサ
200 原子発振器 700 信号
701 クリア信号(モノマルチ出力信号) 702 発振信号、出力周波数
703 バッファ回路出力信号 704 分周器出力信号
705 反転回路出力信号 706 微分回路出力信号
707 フリップフロップ回路出力信号
708 OCXO入力信号、LPF出力信号、D/A変換器出力信号、
709 分周器出力信号 710 DLPF出力信号
711 反転回路入力信号 712 NANDゲート回路入力信号
800 クロック信号 ST1,ST3 周波数不安定状態
ST2 周波数安定状態 T0〜T2 タイミング
図中、同一符号は同一又は相当部分を示す。
12 バッファ回路 13 分周器
14 反転回路 15 微分回路
21 フリップフロップ回路 22 ローパスフィルタ(LPF)
23 電圧制御発振器、恒温槽タイプ電圧制御発振器(OCXO)、電圧制御水晶発振器(VCXO)
24 分周器 25 ディジタル・ローパスフィルタ(DLPF)
26 D/A変換器 27 比較器
28 比較器制御部 31 抵抗
32 コンデンサ 33 反転回路
34 NANDゲート回路 41 OPアンプ
42,43 抵抗 44 コンデンサ
200 原子発振器 700 信号
701 クリア信号(モノマルチ出力信号) 702 発振信号、出力周波数
703 バッファ回路出力信号 704 分周器出力信号
705 反転回路出力信号 706 微分回路出力信号
707 フリップフロップ回路出力信号
708 OCXO入力信号、LPF出力信号、D/A変換器出力信号、
709 分周器出力信号 710 DLPF出力信号
711 反転回路入力信号 712 NANDゲート回路入力信号
800 クロック信号 ST1,ST3 周波数不安定状態
ST2 周波数安定状態 T0〜T2 タイミング
図中、同一符号は同一又は相当部分を示す。
Claims (3)
- 恒温槽タイプ電圧制御発振器と、
原子発振器の出力周波数と該恒温槽タイプ電圧制御発振器の出力周波数とを比較し、該比較の結果に基づき、該恒温槽タイプ電圧制御発振器の出力周波数が該原子発振器の出力周波数に追従するように該恒温槽タイプ電圧制御発振器を制御する比較器と、
を備えたことを特徴とする原子発振器。 - 請求項1において、
該原子発振器の出力周波数が安定状態であることを示す信号を受信したとき、該比較器に該原子発振器の出力周波数を与え、不安定状態であることを示す信号を受信したとき、該比較器に該原子発振器の出力周波数を与えず、該恒温槽タイプ電圧制御発振器を自走させる比較器制御部を
含むことを特徴とする原子発振器。 - 請求項2において、
該比較器が、該恒温槽タイプ電圧制御発振器の出力周波数を分周する第1分周器と、該第1分周器の出力信号を入力するフリップフロップ回路と、該フリップフロップ回路の出力信号をフィルタリングした信号を該恒温槽タイプ電圧制御発振器に与えその出力周波数を制御するローパスフィルタと、該原子発振器の出力周波数を分周する第2分周器と、該第2分周器の出力信号の1周期毎に該フリップフロップ回路をクリアするクリア回路とを備え、
該比較器制御部が、該原子発振器の安定状態を示す信号を受信したとき、該原子発振器の出力周波数を該第2分周器に与え、該原子発振器の不安定状態を示す信号を受信したとき、該原子発振器の出力周波数を該第2分周器に与えないことを特徴とした原子発振器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005136475A JP2006314047A (ja) | 2005-05-09 | 2005-05-09 | 原子発振器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005136475A JP2006314047A (ja) | 2005-05-09 | 2005-05-09 | 原子発振器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006314047A true JP2006314047A (ja) | 2006-11-16 |
Family
ID=37535356
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005136475A Withdrawn JP2006314047A (ja) | 2005-05-09 | 2005-05-09 | 原子発振器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006314047A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013236268A (ja) * | 2012-05-09 | 2013-11-21 | Seiko Epson Corp | 発振装置および電子装置 |
JP2017118371A (ja) * | 2015-12-25 | 2017-06-29 | セイコーエプソン株式会社 | タイミング信号生成装置、電子機器および移動体 |
-
2005
- 2005-05-09 JP JP2005136475A patent/JP2006314047A/ja not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013236268A (ja) * | 2012-05-09 | 2013-11-21 | Seiko Epson Corp | 発振装置および電子装置 |
US8947169B2 (en) | 2012-05-09 | 2015-02-03 | Seiko Epson Corporation | Oscillating device and electronic apparatus |
JP2017118371A (ja) * | 2015-12-25 | 2017-06-29 | セイコーエプソン株式会社 | タイミング信号生成装置、電子機器および移動体 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7053666B2 (en) | Phase frequency detector | |
US7809345B2 (en) | Digital PLL and applications thereof | |
US5357204A (en) | One-shot clock generator circuit | |
US7538591B2 (en) | Fast locking phase locked loop for synchronization with an input signal | |
JP2011040943A (ja) | 位相ロックループ回路 | |
US6774679B2 (en) | Semiconductor integrated circuit | |
US20080122544A1 (en) | Jitter smoothing filter | |
US20070008040A1 (en) | Digital phase locked loop, method for controlling a digital phase locked loop and method for generating an oscillator signal | |
US7215166B2 (en) | DLL circuit with delay equal to one clock cycle | |
CN117223223A (zh) | 具有分段延迟电路的延迟锁定环 | |
JP3995552B2 (ja) | クロック逓倍回路 | |
US20050265505A1 (en) | Digital phase-locked loop | |
JP2006314047A (ja) | 原子発振器 | |
JP2001136059A (ja) | プリスケーラ及びpll回路 | |
JP2005252447A (ja) | ロック検出回路、ロック検出方法 | |
US7825709B2 (en) | Tri-state delay-typed phase lock loop | |
KR100672033B1 (ko) | 두 개의 입력 기준 클럭을 가지는 지연동기루프회로, 이를포함하는 클럭 신호 발생 회로 및 클럭 신호 발생 방법 | |
US20050057314A1 (en) | Device and method for detecting phase difference and PLL using the same | |
JP2010124102A (ja) | デッドロック検出回路およびデッドロック復帰回路 | |
EP3687070B1 (en) | Clock and data recovery and associated signal processing method | |
US20030214330A1 (en) | Phase-locked loop circuit | |
US8289058B2 (en) | Multi-output PLL output shift | |
US20070237277A1 (en) | Method and Integrated Circuit for Controlling an Oscillator Signal | |
KR20080077515A (ko) | 위상 록킹 검출 방법 및 이를 수행하기 위한 위상 고정루프 회로 | |
JP2008118522A (ja) | Fm受信機 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080805 |