JP2006311748A - Power supply unit and equipment - Google Patents
Power supply unit and equipment Download PDFInfo
- Publication number
- JP2006311748A JP2006311748A JP2005133316A JP2005133316A JP2006311748A JP 2006311748 A JP2006311748 A JP 2006311748A JP 2005133316 A JP2005133316 A JP 2005133316A JP 2005133316 A JP2005133316 A JP 2005133316A JP 2006311748 A JP2006311748 A JP 2006311748A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- control
- time
- supply voltage
- supply voltages
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
Description
本発明は、複数の電源電圧を供給する電源装置およびそれを搭載する機器に関する。 The present invention relates to a power supply device that supplies a plurality of power supply voltages and a device on which the power supply device is mounted.
従来、デジタルカメラとして、スイッチングレギュレータコントローラを用いた各種のものが提案されている。この種のデジタルカメラについて図21〜図23を参照しながら説明する。図21は従来のデジタルカメラの電源部の構成を示すブロック図、図22は図21の電源部における立ち上げおよび立ち下げシーケンスの動作タイミングを示す図、図23は図21の電源部における立ち下げシーケンス途中時に電源電圧の立ち上げが要求された場合の動作タイミングを示す図である。 Conventionally, various digital cameras using a switching regulator controller have been proposed. This type of digital camera will be described with reference to FIGS. FIG. 21 is a block diagram showing the configuration of the power supply unit of the conventional digital camera, FIG. 22 is a diagram showing the operation timing of the startup and shutdown sequence in the power supply unit of FIG. 21, and FIG. 23 is the shutdown in the power supply unit of FIG. It is a figure which shows the operation timing when the rise of a power supply voltage is requested | required in the middle of a sequence.
従来のデジタルカメラの電源部13は、図21に示すように、メインスイッチ14がオンされると、デジタルカメラの各ブロックに電源を供給する。電源部13は、所定本数の乾電池からなる電源101から供給される電源電圧から複数の電源電圧VCC1,VCC2,VCC3を所定の順番で生成し、出力する。ここでは、各電源電圧VCC1,VCC2,VCC3が、電源電圧VCC1、電源電圧VCC2、電源電圧VCC3の順に出力されるものとする。
As shown in FIG. 21, the
電源部13は、論理回路102と、複数のスイッチングレギュレータ104,105,106を制御するためのコントローラ201とを備える。論理回路102は、メインスイッチ14またはデジタルカメラを制御するためのシステム制御部10から出力される電源ICラッチパルス(以下、ラッチパルスという)のいずれか「HI」であるときに、「HI」の信号Contを後述する各ドライバ201a,201b,201cへ出力する。システム制御部10は、スイッチ14からの信号を入力し、スイッチ14の状態を監視する。また、システム制御部10は、リセット回路(RESET)107からリセット信号が入力されると、自身をリセットする。リセット回路107は、電源電圧VCC3を動作電圧として動作する。
The
コントローラ201は、複数のドライバ201a,201b,201c、および複数のコンパレータ201d,201e,201f,201gを含む。ドライバ201aは、スイッチングレギュレータ104を制御する。スイッチングレギュレータ104は、ドライバ201aの制御下で、電源101から供給される電源電圧から電源電圧VCC1を生成し、出力する。ドライバ201bは、スイッチングレギュレータ105を制御する。スイッチングレギュレータ105は、ドライバ201bの制御下で、電源101から供給される電源電圧から電源電圧VCC2を生成し、出力する。ドライバ201cは、スイッチングレギュレータ106を制御する。スイッチングレギュレータ106は、ドライバ201cの制御下で、電源101から供給される電源電圧から電源電圧VCC3を生成し、出力する。
The
ここで、スイッチングレギュレータ104から出力された電源電圧VCC1は、ドライバ201aへ戻されて入力されるとともに、コンパレータ201dへ入力される。コンパレータ103dは、入力された電源電圧VCC1と所定電圧Vdとを比較し、その比較結果に応じた信号をドライバ201bへ出力する。
Here, the power supply voltage VCC1 output from the
スイッチングレギュレータ105から出力された電源電圧VCC2は、ドライバ201bへ戻されて入力されるとともに、コンパレータ201eおよびコンパレータ201fへ入力される。コンパレータ201eは、入力された電源電圧VCC2と所定電圧Veとを比較し、その比較結果に応じた信号をドライバ201cへ出力する。コンパレータ201fは、入力された電源電圧VCC2と所定電圧Vfとを比較し、その比較結果に応じた信号をドライバ201aへ出力する。
The power supply voltage VCC2 output from the
スイッチングレギュレータ106から出力された電源電圧VCC3は、ドライバ201cへ戻されて入力されるとともに、コンパレータ201gへ入力される。コンパレータ201gは、入力された電源電圧VCC3と所定電圧Vgとを比較し、その比較結果に応じた信号をドライバ201bへ出力する。
The power supply voltage VCC3 output from the
このようにして、ドライバ201aには、論理回路102からの信号Cont、コンパレータ201fの出力信号および電源電圧VCC1が入力され、ドライバ201aは、上記各入力に基づいてスイッチングレギュレータ104を制御する。ドライバ201bには、論理回路102からの信号Cont、各コンパレータ201d,201gの出力信号および電源電圧VCC2が入力され、ライバ201bは、上記各入力に基づいてスイッチングレギュレータ105を制御する。ドライバ201cには、論理回路102からの信号Cont、コンパレータ201eの出力信号および電源電圧VCC3が入力され、ドライバ201cは、上記各入力に基づいて、スイッチングレギュレータ106を制御する。すなわち、各ドライバ201a,201b,201cにより、対応する他の電源電圧VCC1,VCC2,VCC3を監視しながら、対応する電源電圧VCC1,VCC2,VCC3を所定の順番で立ち上げ、また所定の順番で立ち下げるように、電源オン、電源オフのタイミングが制御される。
In this way, the signal Cont from the
次に、上記電源部13の動作について図22を参照しながら説明する。
Next, the operation of the
例えば図22に示すように、メインスイッチ14がオンされると(時間t91)、信号Contが「HI」になり、コントローラ201は、スイッチングレギュレータ104,105,106に対する制御を開始する。まず、ドライバ201aがスイッチングレギュレータ104の制御を開始し、スイッチングレギュレータ104は、電源電圧VCC1を生成する。この際、電源電圧VCC1は、スロースタート制御により徐々に所定電圧まで立ち上げられる。
For example, as shown in FIG. 22, when the
電源電圧VCC1が所定電圧に達すると(時間t92)、コンパレータ201dの出力信号が「HI」になり、ドライバ201bがスイッチングレギュレータ105の制御を開始する。スイッチングレギュレータ105は、スロースタート制御により、電源電圧VCC2を徐々に所定電圧まで立ち上げる。
When the power supply voltage VCC1 reaches a predetermined voltage (time t92), the output signal of the
電源電圧VCC2が所定電圧に達すると(時間t93)、コンパレータ201eの出力信号が「HI」になり、ドライバ201cがスイッチングレギュレータ106の制御を開始する。スイッチングレギュレータ106は、スロースタート制御により、電源電圧VCC3を徐々に所定電圧まで立ち上げる。
When the power supply voltage VCC2 reaches a predetermined voltage (time t93), the output signal of the
電源電圧VCC3が所定電圧に達すると(時間t94)、各電源電圧VCC1,VCC2,VCC3を所定の順番で立ち上げる立ち上げシーケンスが終了する。 When the power supply voltage VCC3 reaches a predetermined voltage (time t94), the startup sequence for starting up the power supply voltages VCC1, VCC2, and VCC3 in a predetermined order is completed.
立ち上げシーケンスが終了した後に、メインスイッチ14がオフされると(時間t95)、コントローラ201は、各電源電圧CC1,VCC2,VCC3を所定の順番で立ち下げる立ち下げシーケンスを開始する。まず、ドライバ201cがスイッチングレギュレータ106をオフするように制御する。これにより、電源電圧VCC3は、徐々に下がる。
When the
VCC3が基準電圧まで下がると(時間t96)、コンパレータ201gの出力信号が「LOW」になり、ドライバ201bはスイッチングレギュレータ105をオフするように制御する。これにより、電源電圧VCC2は、徐々に下がる。
When VCC3 drops to the reference voltage (time t96), the output signal of the
電源電圧VCC2が基準電圧まで下がると(時間t97)、コンパレータ201fの出力信号が「LOW」になり、ドライバ201aは、スイッチングレギュレータ104をオフするように制御する。これにより、電源電圧VCC1は、徐々に下がる。
When the power supply voltage VCC2 drops to the reference voltage (time t97), the output signal of the comparator 201f becomes “LOW”, and the
そして、電源電圧VCC1が基準電圧まで下がると(時間t98)、立ち下がりシーケンスが終了する。
しかしながら、従来の場合、対応する電源電圧をオフする制御中において、当該電源電圧の立ち下がりが遅いと、その制御が終了するまでに長い時間が掛かる。このような電源電圧の立ち下がりが遅い場合において、その制御中に電源の再投入が行われると、その時点から直ちに電源オンの制御へ開始されることになる。その結果、各電源電圧を所定の順番で立ち下げることができない場合がある。また、各電源電圧を所定の順番で立ち上げることができない場合がある。 However, in the conventional case, during the control for turning off the corresponding power supply voltage, if the power supply voltage falls slowly, it takes a long time to complete the control. In such a case where the fall of the power supply voltage is slow, if the power is turned on again during the control, the power-on control is started immediately from that point. As a result, each power supply voltage may not be lowered in a predetermined order. Further, there are cases where the power supply voltages cannot be raised in a predetermined order.
例えば図22に示すように、立ち下げシーケンス時において、電源電圧VCC3が基準電圧まで下がるのに要する時間T1(t95からt96までの時間)が非常に長くなると、電源電圧VCC2を立ち下げる制御へ移行することができない。また、基準電圧の設定が適切でない場合には、電源101が抜かれるまで、上記状態が持続される可能性がある。これは、電源電圧VCC2,VCC1の立ち下げ時にも同様に起こり得る。
For example, as shown in FIG. 22, when the time T1 (time from t95 to t96) required for the power supply voltage VCC3 to fall to the reference voltage becomes very long in the fall sequence, the control shifts to the control to lower the power supply voltage VCC2. Can not do it. If the reference voltage is not properly set, the above state may be maintained until the
また、図23に示すように、立ち下げシーケンスが開始されると(時間t98)、上述したように、まず電源電圧VCC3の立ち下げが行われる。この途中で電源を再度立ち上げる場合(時間t98)、その時点から直ちに立ち上げシーケンスが開始されるので、各電源電圧を所定の順番で立ち下げることも、所定の順番で立ち上げることもできなくなる。 As shown in FIG. 23, when the falling sequence is started (time t98), the power supply voltage VCC3 is first lowered as described above. When the power is turned on again during this time (time t98), the power-up sequence is started immediately from that point, so that it is impossible to lower each power supply voltage in a predetermined order or to start up in a predetermined order. .
また、各電源電圧を所定の順番で立ち下げ、また所定の順序で立ち上げることが行われない場合に対しては、所定の順番で生成された電源電圧VCC3がリセット回路107に供給されないので、リセット回路107が正しく動作することができず、その結果、システム制御部10がラッチアップなどの状態に陥る可能性がある。
Further, when the power supply voltages are lowered in a predetermined order and are not raised in the predetermined order, the power supply voltage VCC3 generated in the predetermined order is not supplied to the
本発明の目的は、複数の電源電圧を所定の順番で確実に立ち下げることができる電源装置および機器を提供することにある。 An object of the present invention is to provide a power supply device and a device capable of reliably dropping a plurality of power supply voltages in a predetermined order.
本発明は、上記目的を達成するため、電源電圧をそれぞれ生成する複数の電源電圧生成手段と、前記電源電圧生成手段のそれぞれにより生成された複数の電源電圧を監視しながら、前記複数の電源電圧を所定の順序で立ち上げ動作を行う立ち上げ制御および前記複数の電源電圧を所定の順序で立ち下げ動作を行う立ち下げ制御を実行する制御手段とを備える電源装置であって、少なくとも前記立ち下げ動作の開始時点からの時間の計測を行う時間計測手段を有し、前記制御手段は、前記立ち下げ動作時に、前記複数の電源電圧のうち、立ち下げ動作を行っている1つの電源電圧が所定電圧より低くなるまでに前記時間計測手段により計測された時間が所定時間を超えると、次の電源電圧の立ち下げ動作を行うように制御することを特徴とする電源装置を提供する。 In order to achieve the above object, the present invention provides a plurality of power supply voltage generation means for generating power supply voltages, and a plurality of power supply voltages while monitoring the plurality of power supply voltages generated by each of the power supply voltage generation means. And a control means for executing a start-up control for performing a start-up operation in a predetermined order and a control for performing a start-up control for performing the start-down operation of the plurality of power supply voltages in a predetermined order, at least the start-up A time measuring unit that measures a time from the start time of the operation, and the control unit has a predetermined one of the plurality of power supply voltages performing the falling operation during the falling operation; When the time measured by the time measuring means before the voltage becomes lower than a predetermined time exceeds a predetermined time, control is performed so as to perform the next power supply voltage falling operation. It provides a source apparatus.
本発明は、上記目的を達成するため、電源電圧をそれぞれ生成する複数の電源電圧生成手段と、前記電源電圧生成手段のそれぞれにより生成された複数の電源電圧を監視しながら、前記複数の電源電圧を所定の順序で立ち上げ動作を行う立ち上げ制御および前記複数の電源電圧を所定の順序で立ち下げ動作を行う立ち下げ制御を実行する制御手段とを備える電源装置であって、少なくとも前記立ち下げ動作の開始時点からの時間の計測を行う時間計測手段と、前記電源電圧生成手段のそれぞれにより生成された複数の電源電圧をそれぞれ放電するための放電手段とを有し、前記制御手段は、前記立ち下げ動作時に、前記複数の電源電圧のうち、立ち下げ動作を行っている1つの電源電圧が所定電圧より低くなるまでに前記時間計測手段により計測された時間が所定時間を超えると、前記放電手段により前記立ち下げ動作を行っている1つの電源電圧を放電させた後に、次の電源電圧の立ち下げ動作を行うように制御することを特徴とする電源装置を提供する。 In order to achieve the above object, the present invention provides a plurality of power supply voltage generation means for generating power supply voltages, and a plurality of power supply voltages while monitoring the plurality of power supply voltages generated by each of the power supply voltage generation means. And a control means for executing a start-up control for performing a start-up operation in a predetermined order and a control for performing a start-up control for performing the start-down operation of the plurality of power supply voltages in a predetermined order, at least the start-up A time measuring means for measuring time from the start time of the operation, and a discharging means for discharging each of the plurality of power supply voltages generated by each of the power supply voltage generating means, the control means, By the time measuring means until one of the plurality of power supply voltages performing the falling operation becomes lower than a predetermined voltage during the falling operation. When the measured time exceeds a predetermined time, control is performed so as to perform the next operation of lowering the power supply voltage after discharging one power supply voltage performing the lowering operation by the discharging means. A power supply device is provided.
本発明は、上記目的を達成するため、電源電圧をそれぞれ生成する複数の電源電圧生成手段と、前記電源電圧生成手段のそれぞれにより生成された複数の電源電圧を監視しながら、前記複数の電源電圧を所定の順序で立ち上げ動作を行う立ち上げ制御および前記複数の電源電圧を所定の順序で立ち下げ動作を行う立ち下げ制御を実行する制御手段とを備える電源装置であって、前記制御手段は、前記立ち下げ制御時に前記立ち上げ制御が要求された場合、システム側をリセットするためのリセット信号を発生することを特徴とする電源装置を提供する。 In order to achieve the above object, the present invention provides a plurality of power supply voltage generation means for generating power supply voltages, and a plurality of power supply voltages while monitoring the plurality of power supply voltages generated by each of the power supply voltage generation means. A control unit that executes a start-up control that performs a start-up operation in a predetermined order and a control unit that performs a start-up control that performs the start-up operation of the plurality of power supply voltages in a predetermined order, wherein the control means includes: A power supply apparatus is provided that generates a reset signal for resetting the system when the start-up control is requested during the turn-off control.
本発明は、上記目的を達成するため、上記電源装置を搭載することを特徴とする機器を提供する。 In order to achieve the above object, the present invention provides an apparatus equipped with the above power supply device.
本発明によれば、複数の電源電圧を所定の順番で確実に立ち下げることができる。また、複数の電源電圧を所定の順番で立ち下げる立ち下げ制御途中で、複数の電源電圧の立ち上げが要求された場合でも、各電源電圧を所定の順番で立ち下げた後に、各電源電圧を所定の順番で立ち上げることができる。 According to the present invention, a plurality of power supply voltages can be reliably lowered in a predetermined order. In addition, even when a plurality of power supply voltages are requested to rise in the middle of the shutdown control for lowering a plurality of power supply voltages in a predetermined order, after each power supply voltage is lowered in a predetermined order, It can be launched in a predetermined order.
また、本発明によれば、複数の電源電圧を所定の順番で立ち下げる立ち下げ制御途中で、複数の電源電圧の立ち上げが要求された場合でも、リセット信号の発生により、電源電圧の供給先を安定に動作させることができる。 Further, according to the present invention, even when a plurality of power supply voltages are requested to rise in the middle of the shutdown control for dropping the plurality of power supply voltages in a predetermined order, the supply destination of the power supply voltage is generated by the generation of the reset signal. Can be operated stably.
以下、本発明の実施の形態について図面を参照しながら説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
(第1の実施の形態)
図1は本発明の第1の実施の形態に係る電源装置を搭載するデジタルカメラの構成を示すブロック図、図2は図1の電源部の構成を示すブロック図である。
(First embodiment)
FIG. 1 is a block diagram showing a configuration of a digital camera equipped with a power supply apparatus according to the first embodiment of the present invention, and FIG. 2 is a block diagram showing a configuration of a power supply unit in FIG.
デジタルカメラは、図1に示すように、被写体の光学像を固体撮像素子3に結像させるためのレンズ1、レンズ1を通過した光量を制御するための絞り機能およびシャッタ機能を有する絞り・シャッタ2を備える。固体撮像素子3は、レンズ1で結像された被写体光を電気信号に変換して出力する。固体撮像素子3から出力される電気信号はCDS部4へ入力される。CDS部4は、固体撮像素子3からの電気信号に対して、クロックの除去、ノイズを軽減するための相関二重サンプリングなどの処理を施し、処理後の信号を出力する。CDS部4から出力される信号は、クランプ回路部5へ入力される。クランプ回路部5は、入力されたCDS部4からの信号を、後述のタイミングパルス発生部8から供給されるクランプパルスのタイミングで所定の基準電源電圧にクランプする。クランプ回路部5から出力される信号は、A/D変換部6でデジタル信号に変換された後に、信号処理回路部7へ入力される。信号処理回路部7は、入力されたデジタル信号の表示や記録などを行うために、入力されたデジタル信号に対して各種の信号処理、変換処理などを施す。信号処理回路部7で処理された信号は、必要に応じて、表示部11に表示され、また記録媒体12へ記録される。表示部11は、液晶表示装置などからなる。記録媒体12は、データの記録または読み出しを行うことが可能な半導体メモリなどから構成される。
As shown in FIG. 1, the digital camera has a
固体撮像素子3、CDS部4、A/D変換部6は、クランプ回路部5と同様に、タイミングパルス発生部8から供給されるパルスに基づいて動作する。また、レンズ1、絞り・シャッタ2は、光学系駆動部9により駆動される。
The solid-state imaging device 3, the CDS unit 4, and the A /
上述したCDS部4、信号処理部7、タイミングパルス発生部8、光学系駆動部9、表示部11、記録媒体12、後述する電源部13などの各ブロックは、システム制御部10により制御される。システム制御部10は、CPU、ROM、RAMなどから構成される。
Each block such as the CDS unit 4, the signal processing unit 7, the timing
電源部13は、メインスイッチ14がオンされると、デジタルカメラの各ブロックに電源を供給する。電源部13は、図2に示すように、所定本数の乾電池からなる電源101から供給される電源電圧から複数の電源電圧VCC1,VCC2,VCC3を所定の順番で生成し、出力する。ここで、各電源電圧VCC1,VCC2,VCC3は、システム制御部10へ供給されるものであり、このシステム制御部10に対しては、その動作を保証しまた破壊されることを回避するために、各電源電圧VCC1,VCC2,VCC3の投入順番およびその切断順番が予め規定されているものとする。本実施の形態においては、上記規程に従って、各電源電圧VCC1,VCC2,VCC3が、電源電圧VCC1、電源電圧VCC2、電源電圧VCC3の順に立ち上げられ、電源電圧VCC3、電源電圧VCC2、電源電圧VCC1の順に立ち下げられる。また、実際には、上記電源電圧VCC1,VCC2,VCC3以外の他の電源電圧も出力されるが、ここでは、説明を簡単にするために、他の電源電圧については省略する。
When the
電源部13は、論理回路102と、複数のスイッチングレギュレータ104,105,106を制御するためのコントローラ103とを備える。論理回路102は、メインスイッチ14から出力される信号またはシステム制御部10から出力されるラッチパルスのいずれか「HI」であるときに、「HI」の信号Contを出力する。システム制御部10は、スイッチ14からの信号を入力し、スイッチ14の状態を監視する。また、システム制御部10は、リセット回路(RESET)107からリセット信号が入力されると、電源部13の動作をリセットする。リセット回路107は、電源電圧V3を動作電源として動作する。
The
コントローラ103は、複数のドライバ103a,103b,103c、ロジック制御部103d、カウンタ103e、および複数のコンパレータ103f,103g,103hを含む。ドライバ103aは、スイッチングレギュレータ104を制御する。スイッチングレギュレータ104は、ドライバ103aの制御下で、電源101から供給される電源電圧から電源電圧VCC1を生成し、出力する。ドライバ103bは、スイッチングレギュレータ105を制御する。スイッチングレギュレータ105は、ドライバ103bの制御下で、電源101から供給される電源電圧から電源電圧VCC2を生成し、出力する。ドライバ103cは、スイッチングレギュレータ106を制御する。スイッチングレギュレータ106は、ドライバ103cの制御下で、電源101から供給される電源電圧から電源電圧VCC3を生成し、出力する。
The
ここで、スイッチングレギュレータ104から出力された電源電圧VCC1は、ドライバ103aへ戻されて入力されるとともに、コンパレータ103fへ入力される。コンパレータ103fは、入力された電源電圧VCC1と所定電圧V1refとを比較し、その比較結果に応じた信号を出力する。コンパレータ103fの出力信号は、ロジック制御部103dへ入力される。
Here, the power supply voltage VCC1 output from the
同様に、スイッチングレギュレータ105から出力された電源電圧VCC2は、ドライバ103bへ戻されて入力されるとともに、コンパレータ103gへ入力される。コンパレータ103gは、入力された電源電圧VCC2と所定電圧V2refとを比較し、その比較結果に応じた信号を出力する。コンパレータ103gの出力信号は、ロジック制御部103dへ入力される。
Similarly, the power supply voltage VCC2 output from the
また、同様に、スイッチングレギュレータ106から出力された電源電圧VCC3は、ドライバ103cへ戻されて入力されるとともに、コンパレータ103hへ入力される。コンパレータ103hは、入力された電源電圧VCC3と所定電圧V3refとを比較し、その比較結果に応じた信号を出力する。コンパレータ103hの出力信号は、ロジック制御部103dへ入力される。
Similarly, the power supply voltage VCC3 output from the
ロジック制御部103dは、論理回路102からの信号Contが「HI」になると、動作を開始し、各コンパレータ103f,103g,103hからの出力信号とカウンタ103eからのカウント値とに基づいて各ドライバ103a,103b,103cに対して、電源電圧の立ち上げシーケンスおよび立ち下げシーケンスを実行するための動作指示を与える。
When the signal Cont from the
このような構成により、各ドライバ103a,103b,103cは、対応するスイッチングレギュレータ104,105,106が生成する電源電圧VCC1,VCC2,VCC3を監視しながら、ロジック制御部103dからの動作指示に基づいて、対応するスイッチングレギュレータ104,105,106を制御する。そして、各ドライバ103a,103b,103cによる対応するスイッチングレギュレータ104,105,106に対する制御により、各電源電圧VCC1,VCC2,VCC3が所定の順番で立ち上げられ、また所定の順番で立ち下げられる。
With such a configuration, the
次に、本実施の形態のデジタルカメラの基本動作について図3および図4を参照しながら説明する。図3および図4は図1のデジタルカメラの基本動作の手順を示すフローチャートである。図3および図4のフローチャートに示す手順は、システム制御部10により実行されるものである。
Next, the basic operation of the digital camera according to the present embodiment will be described with reference to FIGS. 3 and 4 are flowcharts showing the basic operation procedure of the digital camera shown in FIG. The procedure shown in the flowcharts of FIGS. 3 and 4 is executed by the
システム制御部10は、図3に示すように、まず、メインスイッチ14がオンされるのを待ち(ステップS301)、メインスイッチ14がオンされると、電源部13は動作を開始し、システム制御部10および撮像系回路15に対して電源電圧VCC1,VCC2,VCC3,VCC4を供給する。これにより、システム制御部10は制御動作を開始し、撮像系回路15(固体撮像素子3、タイミングパルス発生部7など)は、動作可能な状態になる。
As shown in FIG. 3, the
次いで、システム制御部10は、動作モードが撮影モードであるか否かを判定する(ステップS302)。ここで、動作モードが撮影モードである場合、システム制御部10は、撮影シーケンスを開始する。そして、システム制御部10は、光学系駆動部9を介して、レンズ1を駆動制御する(ステップS303)。ここでは、レンズ1をリセット位置まで駆動するなどの制御が行われる。
Next, the
次いで、システム制御部10は、光学系駆動部9を介して、絞り・シャッタ2を駆動制御する(ステップS304)。ここでは、絞り・シャッタ2が開放される。続いて、システム制御部10は、露光制御値を求めるための第1の測光を実行する(ステップS305)。この第1の測光においては、固体撮像素子3、CDS部4、クランプ回路部、A/D変換部6を経て信号処理部7に入力されたデジタル信号に対して対応する信号処理が施され、処理後のデジタル信号はシステム制御10に入力される。システム制御部10は、入力されたデジタル信号から測光値を取得し、取得された測光値に基づいて露出制御値を算出する。
Next, the
次いで、システム制御部10は、プログラム線図を参照して、上記第1の測光により求められた露出制御値に応じた絞り値およびシャッタスピードを決定し、決定された絞り値およびシャッタスピードを絞り・シャッタ2に設定する(ステップS306)。そして、システム制御部10は、レンズ1により捕らえられている現在の画像を表示部11に表示する表示モードが設定されているか否かを判定する(ステップS307)。ここで、表示モードが設定されている場合、システム制御部10は、現在の画像を表示部11に表示するように制御し(ステップS308)、レリーズスイッチの第1のスイッチがオンされるのを待つ(ステップS309)。これに対し、表示モードが設定されていない場合、システム制御部10は、現在の画像の表示(ステップS308)を行うことなく、レリーズスイッチの第1のスイッチがオンされるのを待つ(ステップS309)。
Next, the
上記ステップS309において第1のスイッチがオンされたと判定されると、システム制御部10は、第2の測光を実行する(ステップS310)。この第2の測光は、上記第1の測光と同様の手順で行われる。そして、システム制御部10は、プログラム線図を参照して、上記第2の測光により求められた露出制御値に応じた絞り値およびシャッタスピードを決定し、決定された絞り値およびシャッタスピードを絞り・シャッタ2に設定する(ステップS311)。
If it is determined in step S309 that the first switch is turned on, the
次いで、システム制御部10は、被写体までの距離を求めるための測距を行う(ステップS312)。この測距においては、信号処理部7により、固体撮像素子3、CDS部4、クランプ部5、A/D変換部6を経て入力されたデジタル信号から高周波成分が取り出され、この高周波成分はシステム制御部10に入力される。システム制御部10は、入力された高周波成分に基づいて被写体までの距離を算出する。そして、システム制御部10は、上記測距により求められた距離に対応する位置へレンズ1を駆動し、レンズ1の焦点位置が合焦位置にあるか否かを判定する(ステップS313)。ここで、レンズ1の焦点位置が合焦位置になければ、システム制御部10は、再びレンズ1を駆動し、測距を行う(ステップS312)。
Next, the
レンズ1の焦点位置が合焦位置に合うと、図4に示すように、システム制御部10は、レリーズスイッチの第2のスイッチがオンされるのを待ち(ステップS314)。上記第2のスイッチがオンされると、システム制御部10は、本露光を行う(ステップS315)。ここでは、上記第2の測光により求められた露出制御値に応じた絞り値およびシャッタスピードで露光が行われる。露光が終了すると、固体撮像素子3、CDS部4、クランプ部5、A/D変換部6を経て信号処理部7に入力されたデジタル信号に対して対応する信号処理が施され、処理後のデジタル信号は、システム制御部10の制御により、画像データとして記録媒体12に記録される。
When the focal position of the
次いで、システム制御部10は、上記第2のスイッチがオンされている状態にあるか否かを判定する(ステップS316)。ここで、上記第2のスイッチがオンされている状態にあれば、すなわち上記第2のスイッチが押され続けられている状態にあれば、システム制御部10は、撮影中の画像を表示部11に表示するように制御する(ステップS317)。この表示は、第2のスイッチがオフされるまで続けられる。そして、画像の表示中に、上記第2のスイッチがオフされると、システム制御部10は、上記画像の表示を停止し、撮影を終了する。これに対し、上記第2のスイッチが既にオフされている状態にあれば、システム制御部10は、上記画像の表示を行うことなく、撮影を終了する。
Next, the
次いで、システム制御部10は、メインスイッチ14がオフされたか否かを判定する(ステップS318)。ここで、メインスイッチ14がオフされていなければ、システム制御部10は、上記ステップS303へ戻る。これに対し、メインスイッチ14がオフされると、システム制御部10は、レンズ1などの駆動部品を初期位置に戻すように制御し、動作を終了する。これに合わせて、電源部13は、動作を停止する。
Next, the
上記ステップS302において動作モードが再生モードであると判定された場合、システム制御部10は、再生シーケンスを開始する。そして、システム制御部10は、図4に示すように、記録媒体12から画像データを読み出し、読み出された画像データを信号処理部7に取り込むように制御する(ステップS319)。この際、信号処理部7においては、読み出された画像データを表示するための処理が行われる。次いで、システム制御部10は、読み出された画像データを表示部11に表示するように制御する(ステップS320)。そして、システム制御部10は、メインスイッチ14がオフされたか否かを判定する(ステップS319)。ここで、メインスイッチ14がオフされていなければ、システム制御部10は、上記ステップS318へ戻り、画像データの表示を続行する。これに対し、メインスイッチ14がオフされると、システム制御部10は、画像データの表示を停止し、動作を終了する。これに合わせて、電源部13は、動作を停止する。
When it is determined in step S302 that the operation mode is the playback mode, the
次に、電源電圧の立ち上げシーケンスと立ち上げシーケンスについて図5〜図12を参照しながら説明する。図5は図2の電源部13の通常の立ち上げシーケンス時における動作タイミングを示す図、図6は図2の電源部13の通常の立ち下げシーケンス時における動作タイミングを示す図、図7は通常の立ち下げシーケンス途中で再立ち上げが要求された場合の動作タイミングの一例を示す図、図8は通常の立ち下げシーケンス途中で再立ち上げが要求された場合の動作タイミングの他の例を示す図、図9は図2の電源部13の立ち上げシーケンスの手順を示すフローチャート、図10および図11は図2の電源部13の立ち下げシーケンスの手順を示すフローチャート、図12は図11の全てオフ後の立ち上げシーケンスの手順を示すフローチャートである。
Next, a power supply voltage rising sequence and a rising sequence will be described with reference to FIGS. 5 is a diagram illustrating the operation timing of the
まず、電源電圧の立ち上げシーケンスについて図5および図9を参照しながら説明する。ここで、図9に示す手順は、ロジック制御部103dにより実行されるものである。
First, the sequence for raising the power supply voltage will be described with reference to FIGS. Here, the procedure shown in FIG. 9 is executed by the
ロジック制御部103dは、図9に示すように、論理回路102から出力される信号Contが「HI」となるのを待つ(ステップS501)。ここでは、メインスイッチ14がオンされたことにより、論理回路102から出力される信号Contが「HI」となる。上記信号Contが「HI」となると、ロジック制御部103dは、ドライバ103aに対してスイッチングレギュレータ104の制御開始を指示する(ステップS502)。この指示を受けたドライバ103aによりスイッチングレギュレータ104は制御され、スイッチングレギュレータ104により電源電圧VCC1が生成される。この際、電源電圧VCC1は、スロースタート制御により徐々に上昇する。そして、電源電圧VCC1は、ドライバ103aおよびコンパレータ103fに入力される。
As illustrated in FIG. 9, the
次いで、ロジック制御部103dは、コンパレータ103fの出力信号に基づいて電源電圧VCC1の値が所定値V1aより大きくなるのを待つ(ステップS503)。ここで、電源電圧VCC1の値が所定値V1aより大きくなると、ロジック制御部103dはドライバ103bに対してスイッチングレギュレータ105の制御開始を指示する(ステップS504)。これにより、電源電圧VCC2が生成される。この際、電源電圧VCC2は、電源電圧VCC1と同様に、スロースタート制御により徐々に上昇する。そして、電源電圧VCC2は、ドライバ103bおよびコンパレータ103gに入力される。
Next, the
次いで、ロジック制御部103dは、コンパレータ103gの出力信号に基づいて電源電圧VCC2の値が所定値V2aより大きくなるのを待つ(ステップS504)。電源電圧VCC2の値が所定値V2aより大きくなると、ロジック制御部103dは、ドライバ103cに対してスイッチングレギュレータ106の制御開始を指示する(ステップS506)。これにより、電源電圧VCC3が生成される。この際、電源電圧VCC3は、電源電圧VCC1と同様に、スロースタート制御により徐々に上昇する。そして、電源電圧VCC3は、ドライバ103cおよびコンパレータ103hに入力される。
Next, the
次いで、ロジック制御部103dは、コンパレータ103hの出力信号に基づいて電源電圧VCC3の値が所定値V3aより大きくなるのを待つ(ステップS507)。電源電圧VCC3の値が所定値V3aより大きくなると、ロジック制御部103dは、立ち上がりシーケンスを終了する。
Next, the
例えば図5に示すように、メインスイッチ14がオンされると(時間t41)、スイッチングレギュレータ104の制御が開始され、電源電圧VCC1が徐々に上昇するようにして生成される。次いで、電源電圧VCC1の値が所定値V1aより大きくなると(時間t42)、スイッチングレギュレータ105に対する制御が開始され、電源電圧VCC2が徐々に上昇するようにして生成される。次いで、電源電圧VCC2の値が所定値V2aより大きくなると(時間t43)、スイッチングレギュレータ106に対する制御が開始され、電源電圧VCC3が徐々に上昇するようにして生成される。そして、電源電圧VCC3の値が所定値V3aより大きくなると、立ち上がりシーケンスは終了する。
For example, as shown in FIG. 5, when the
このようにして、各電源電圧VCC1,VCC2,VCC3が所定の順番で立ち上げられる。 In this way, the power supply voltages VCC1, VCC2, and VCC3 are raised in a predetermined order.
次に、立ち下げシーケンスについて図10および図11を参照しながら説明する。図10および図11に示す手順は、ロジック制御部103dにより実行されるものである。
Next, the falling sequence will be described with reference to FIGS. The procedure shown in FIGS. 10 and 11 is executed by the
メインスイッチ14がオフされると、論理回路102からの信号Contが「LOW」となる。ロジック制御部103dは、信号Contが「LOW」となると、ドライバ103cに対してスイッチングレギュレータ106の制御停止を指示する(ステップSS511)。この指示を受けたドライバ103cは、スイッチングレギュレータ106の動作を停止するように制御する。これにより、電源電圧VCC3は徐々に下がる。この電源電圧VCC3は、ドライバ103cおよびコンパレータ103hに入力される。
When the
次いで、ロジック制御部103dは、コンパレータ103hの出力信号に基づいて電源電圧VCC3の値が所定値V3bより小さいか否かを判定する(ステップS512)。ここで、電源電圧VCC3の値が所定値V3bより小さくない場合、ロジック制御部103dは、信号Contが「HI」であるか否かを判定する(ステップS513)。これは、電源電圧VCC3の立ち下げ途中において、立ち上げ制御の割り込みがされたか否かを判定するために行われるものである。ここで、信号Contが「HI」でなければ、ロジック制御部103dは、カウンタ103eの出力に基づいてVCC3のオフ開始からの時間T1が所定値T(V3)を超えたか否かを判定する(ステップS514)。ここで、上記時間T1が所定値T(V3)を超えていない場合、ロジック制御部103dは、上記ステップS512へ戻る。
Next, the
これに対し、上記ステップS514において上記時間T1が所定値T(V3)を超えたと判定された場合、ロジック制御部103dは、電源電圧VCC2を立ち下げるために、ドライバ103bに対してスイッチングレギュレータ105の制御停止を指示する(ステップS516)。この指示を受けたドライバ103bは、スイッチングレギュレータ105の動作を停止するように制御する。これにより、電源電圧VCC2は徐々に下がる。この電源電圧VCC2は、ドライバ103bおよびコンパレータ103gに入力される。
On the other hand, when it is determined in step S514 that the time T1 has exceeded the predetermined value T (V3), the
上記ステップS512において電源電圧VCC3の値が所定値V3bより小さいと判定された場合、ロジック制御部103dは、上記ステップS516へ進む。
If it is determined in step S512 that the value of the power supply voltage VCC3 is smaller than the predetermined value V3b, the
上記ステップS513において信号Contが「HI」であると判定された場合、ロジック制御部103dは、カウンタ103eの出力に基づいて、立ち下げシーケンス開始(「LOW」信号Contの入力時間)から「HI」の信号Contの入力までの時間T4が所定値Tonを超えたか否かを判定する(ステップS515)。ここで、時間T4が所定値Tonを超えた場合、ロジック制御部103dは、後述する全てオフ後の立ち上げシーケンスへ移行する。これに対し、時間T4が所定値Tonを超えていない場合、ロジック制御部103dは、上記ステップS514へ進む。
When it is determined in step S513 that the signal Cont is “HI”, the
ドライバ103bに対してスイッチングレギュレータ105の制御停止が指示された後(ステップS516)、ロジック制御部103dは、コンパレータ103gの出力信号に基づいて電源電圧VCC2の値が所定値V2bより小さいか否かを判定する(ステップS517)。ここで、電源電圧VCC2の値が所定値V2bより小さくない場合、ロジック制御部103dは、立ち上げ制御の割り込みがされたか否かを判定するために、信号Contが「HI」であるか否かを判定する(ステップS518)。ここで、信号Contが「HI」でなければ、ロジック制御部103dは、カウンタ103eの出力に基づいてVCC2のオフ開始からの時間T2が所定値T(V2)を超えたか否かを判定する(ステップS519)。ここで、上記時間T2が所定値T(V2)を超えていない場合、ロジック制御部103dは、上記ステップS517へ戻る。
After the
これに対し、上記ステップS519において上記時間T2が所定値T(V2)を超えたと判定された場合、図11に示すように、ロジック制御部103dは、電源電圧VCC1を立ち下げるために、ドライバ103aに対してスイッチングレギュレータ104の制御停止を指示する(ステップS521)。この指示を受けたドライバ103aは、スイッチングレギュレータ104の動作を停止するように制御する。これにより、電源電圧VCC1は徐々に下がる。この電源電圧VCC1は、ドライバ103aおよびコンパレータ103fに入力される。
On the other hand, when it is determined in step S519 that the time T2 has exceeded the predetermined value T (V2), as shown in FIG. 11, the
上記ステップS517において電源電圧VCC2の値が所定値V2bより小さいと判定された場合、ロジック制御部103dは、上記ステップS521へ進む。
When it is determined in step S517 that the value of the power supply voltage VCC2 is smaller than the predetermined value V2b, the
上記ステップS518において信号Contが「HI」であると判定された場合、ロジック制御部103dは、カウンタ103eの出力に基づいて、上記時間T4が所定値Tonを超えたか否かを判定する(ステップS520)。ここで、上記時間T4が所定値Tonを超えた場合、ロッジク制御部103dは、後述する全てオフ後の立ち上げシーケンスへ移行する。これに対し、上記時間T4が所定値Tonを超えていない場合、ロジック制御部103dは、上記ステップS519へ進む。
When it is determined in step S518 that the signal Cont is “HI”, the
ドライバ103aに対してスイッチングレギュレータ104の制御停止が指示された後(ステップS521)、ロジック制御部103dは、コンパレータ103fの出力信号に基づいて電源電圧VCC1の値が所定値V1bより小さいか否かを判定する(ステップS522)。ここで、電源電圧VCC1の値が所定値V1bより小さくない場合、ロジック制御部103dは、立ち上げ制御の割り込みがされたか否かを判定するために、信号Contが「HI」であるか否かを判定する(ステップS523)。ここで、信号Contが「HI」でなければ、ロジック制御部103dは、カウンタ103eの出力に基づいてVCC1のオフ開始からの時間T3が所定値T(V1)を超えたか否かを判定する(ステップS519)。ここで、上記時間T3が所定値T(V1)を超えていない場合、ロジック制御部103dは、上記ステップS522へ戻る。
After the
これに対し、上記ステップS519において上記時間T3が所定値T(V1)を超えたと判定された場合、ロジック制御部103dは、本立ち下げシーケンスを終了する。
On the other hand, when it is determined in step S519 that the time T3 has exceeded the predetermined value T (V1), the
上記ステップS522において電源電圧VCC1の値が所定値V1bより小さいと判定された場合、ロジック制御部103dは、本立ち下げシーケンスを終了する。
When it is determined in step S522 that the value of the power supply voltage VCC1 is smaller than the predetermined value V1b, the
上記ステップS523において信号Contが「HI」であると判定された場合、ロジック制御部103dは、カウンタ103eの出力に基づいて、上記時間T4が所定値Tonを超えたか否かを判定する(ステップS525)。ここで、上記時間T4が所定値Tonを超えた場合、ロッジク制御部103dは、後述する全てオフ後の立ち上げシーケンスへ移行する。これに対し、上記時間T4が所定値Tonを超えていない場合、ロジック制御部103dは、上記ステップS524へ進む。
When it is determined in step S523 that the signal Cont is “HI”, the
ここで、所定値T(V1)、T(V2)、T(V3)は同じ値でもよいし、それぞれの異なる値にしてもよい。また、所定値T(V1)、T(V2)、T(V3)は、各電源電圧の供給先の負荷容量、供給先のデバイスの電気的特性などに応じて決定されるようにしてもよい。また、上述した所定値V1aとV2aとV3a、およびV1bとV2bとV3bの大小関係には特に制限はない。 Here, the predetermined values T (V1), T (V2), and T (V3) may be the same value or different values. Further, the predetermined values T (V1), T (V2), and T (V3) may be determined according to the load capacity of the supply destination of each power supply voltage, the electrical characteristics of the device of the supply destination, and the like. . Moreover, there is no restriction | limiting in particular in the magnitude relationship of predetermined value V1a, V2a, and V3a mentioned above, and V1b, V2b, and V3b.
通常に各電源電圧を立ち下げる場合、例えば図6に示すように、メインスイッチ14がオフされ、論理回路102からの信号Contが「LOW」となると(時間t44)、スイッチングレギュレータ106を停止させるための制御が開始され、電源電圧VCC3が徐々に下げられる。
When each power supply voltage is normally lowered, as shown in FIG. 6, for example, when the
次いで、電源電圧VCC3の値が所定値V3bより小さくなるか、または電源電圧VCC3の値が所定値V3bより小さくないが電源電圧VCC3のオフ開始からの時間T1が所定値T(V3)を超えると(時間t45)、スイッチングレギュレータ105を停止させるための制御が開始され、電源電圧VCC2は徐々に下がる。
Next, when the value of the power supply voltage VCC3 is smaller than the predetermined value V3b or when the value of the power supply voltage VCC3 is not smaller than the predetermined value V3b but the time T1 from the start of turning off the power supply voltage VCC3 exceeds the predetermined value T (V3). (Time t45), control for stopping the
次いで、電源電圧VCC2の値が所定値V2bより小さくなるか、または電源電圧VCC2の値が所定値V2bより小さくないが電源電圧VCC2のオフ開始からの時間T2が所定値T(V2)を超えると(時間t46)、スイッチングレギュレータ104を停止させるための制御が開始され、電源電圧VCC1は徐々に下がる。
Next, when the value of the power supply voltage VCC2 is smaller than the predetermined value V2b, or when the value of the power supply voltage VCC2 is not smaller than the predetermined value V2b but the time T2 from the start of turning off the power supply voltage VCC2 exceeds the predetermined value T (V2). (Time t46), control for stopping the
このようにして、通常時は、各電源電圧VCC1,VCC2,VCC3が所定の順番で立ち下げられる。 In this way, during normal times, the power supply voltages VCC1, VCC2, and VCC3 are lowered in a predetermined order.
次に、全てオフ後の立ち上げシーケンスについて図12を参照しながら説明する。 Next, the start-up sequence after all are turned off will be described with reference to FIG.
立ち下げシーケンス実行中に立ち上げが要求された場合、上述したように、ロジック制御部103dは、カウンタ103eの出力に基づいて、立ち下げシーケンス開始(「LOW」信号Contの入力時間)から「HI」の信号Contの入力までの時間T4が所定値Tonを超えたか否かを判定する(ステップS515,S520,S525)。上記時間T4が所定値Tonを超えていなければ、ロジック制御部103dは、通常の立ち下げ制御を続行する。これに対し、上記時間T4が所定値Tonを超えると、ロジック制御部103dは、全てオフ後の立ち上げシーケンスを開始する。ここでは、電源電圧VCC3の立ち下げ途中において、立ち上げ要求がされたものとして、以下の全てのオフ後の立ち上げシーケンスについて説明する。
When the rise is requested during the execution of the fall sequence, as described above, the
全てのオフ後の立ち上げシーケンスが開始されると、図12に示すように、ロジック制御部103dは、電源電圧VCC1,VCC2,VCC3のうち、オフされていない電源電圧の全てすなわち電源電圧VCC2,VCC1をオフするように対応するドライバ103a,103bcに対して指示を与える(ステップS531)。
When the start-up sequence after all off is started, as shown in FIG. 12, the
次いで、ロジック制御部103dは、各電源電圧VCC3,VCC2,VCC1がそれぞれ対応する所定値V3b,V2b,V1bより小さくなったか否かを判定する(ステップS532)。ここで、各電源電圧VCC3,VCC2,VCC1の全てがそれぞれ対応する所定値V3b,V2b,V1bより小さくなると、ロジック制御部103dは、図10に示す立ち上げシーケンスへ移行し、当該立ち上げシーケンスを実行する。これに対し、各電源電圧VCC3,VCC2,VCC1のいずれかがそれぞれ対応する所定値V3b,V2b,V1bより小さくない場合、ロジック制御部103dは、カウンタ103eの出力に基づいて、立ち上げ要求時点からの時間T5が各電源電圧VCC3,VCC2,VCC1のそれぞれに対応する所定値t(V1B),t(V2B),t(V3B)を超えたか否かを判定する(ステップS533)。ここで、上記時間T5が対応する所定値t(V1B),t(V2B),t(V3B)を超えていない場合、ロジック制御部103dは、上記ステップS532へ戻る。これに対し、上記時間T5が対応する所定値t(V1B),t(V2B),t(V3B)を超えている場合、ロジック制御部103dは、図10に示す立ち上げシーケンスへ移行し、当該立ち上げシーケンスを実行する。
Next, the
例えば図7または図8に示すように、立ち下げシーケンスにより電源電圧VCC3の立ち下げが実行されている最中に立ち上げが要求された場合、立ち下げシーケンス開始から「HI」の信号Contの入力(時間t49または時間t50)までの時間T4が所定値Tonを超えたか否かが判定され、時間T4が所定値Tonを超えている場合、全てのオフ後の立ち上げシーケンスが開始される。図7または図8に示す例の場合、電源電圧VCC3が立ち下げ中にあるので、他の電源電圧VCC1,VCC2の立ち下げが開始されるそして、全ての電源電圧VCC3,VCC2,VCC1の値がそれぞれ所定値V3b,V2b,V1bより小さくなるのを待って、立ち上げシーケンスへの移行が行われる。 For example, as shown in FIG. 7 or FIG. 8, when the rise is requested during the fall of the power supply voltage VCC3 by the fall sequence, the input of the signal Cont of “HI” from the start of the fall sequence It is determined whether or not the time T4 up to (time t49 or time t50) exceeds the predetermined value Ton. If the time T4 exceeds the predetermined value Ton, all the startup sequences after being turned off are started. In the case of the example shown in FIG. 7 or FIG. 8, since the power supply voltage VCC3 is being lowered, the fall of the other power supply voltages VCC1, VCC2 is started, and the values of all the power supply voltages VCC3, VCC2, VCC1 are After waiting for the respective values to become smaller than the predetermined values V3b, V2b, V1b, the transition to the startup sequence is performed.
また、図8に示すように、全ての電源電圧VCC3,VCC2,VCC1がそれぞれ所定値V3b,V2b,V1bより小さくないと判定された後(ステップS532)において、電源電圧VCC1,VCC2の立ち下げ開始からの時間T5が対応する所定値t(V1B),t(V2B),t(V3B)を超えると、立ち上げシーケンスへの移行が行われる。 Further, as shown in FIG. 8, after it is determined that all the power supply voltages VCC3, VCC2, and VCC1 are not smaller than the predetermined values V3b, V2b, and V1b, respectively (step S532), the power supply voltages VCC1 and VCC2 start falling. When the time T5 from the start exceeds the corresponding predetermined values t (V1B), t (V2B), t (V3B), the transition to the start-up sequence is performed.
このように本実施の形態によれば、負荷条件により電源電圧が所定電圧まで下がるのに長い時間を要するような場合でも、確実に各電源電圧を所定の順番で立ち下げることが可能となる。また、立ち下がりシーケンスの実行中に立ち上げ要求が割り込まれた場合でも、各電源電圧を所定の順番で立ち下げ、かつ所定の順番で立ち上げることが可能となる。 As described above, according to the present embodiment, even when a long time is required for the power supply voltage to drop to the predetermined voltage due to the load condition, each power supply voltage can be reliably lowered in a predetermined order. Further, even when a startup request is interrupted during the execution of the falling sequence, it is possible to lower each power supply voltage in a predetermined order and start it in a predetermined order.
(第2の実施の形態)
次に、本発明の第2の実施の形態について図13〜図18を参照しながら説明する。図13は本発明の第2の実施の形態に係る電源装置の構成を示すブロック図、図14は図13の電源部13の通常の立ち下げシーケンス時における動作タイミングを示す図、図15は図13の電源部13の通常の立ち下げシーケンス途中で再立ち上げが要求された場合の動作タイミングの一例を示す図、図16は図13の電源部13の通常の立ち下げシーケンス途中で再立ち上げが要求された場合の動作タイミングの他の例を示す図、図17は図13の電源部13の立ち上げシーケンスの手順を示すフローチャート、図18は図17の全てオフ後の立ち上げシーケンスの手順を示すフローチャートである。
(Second Embodiment)
Next, a second embodiment of the present invention will be described with reference to FIGS. FIG. 13 is a block diagram showing the configuration of the power supply apparatus according to the second embodiment of the present invention, FIG. 14 is a diagram showing the operation timing of the
本実施の形態の電源部13は、上記第1の実施の形態と同様に、デジタルカメラに搭載されており、上記第1の実施の形態と同一の素子、回路などには、同一の符号を付し、その説明は省略する。
The
本実施の形態は、図13に示すように、上記第1の実施の形態に対し、複数の放電回路601,602,603が設けられている点で異なる。ここで、放電回路601は、ドライバ103aの制御により電源電圧VCC1がオフされた際に、負荷容量に残る電圧を放電するための回路である。同様に、各放電回路602,603は、それぞれ、電圧電源VCC2,VCC3に対応付けて設けられている回路である。ロジック制御部103dは、各ドライバ103a,103b,103cに対して対応する放電回路601,602,603を動作させるように指示する。この指示を受けた各ドライバ103a,103b,103cは、それぞれ、対応する放電回路601,602,603を動作させる。
As shown in FIG. 13, the present embodiment is different from the first embodiment in that a plurality of
まず、本実施の形態における電源の立ち下げシーケンスについて図17を参照しながら説明する。図17に示す手順は、ロジック制御部103dにより実行されるものである。図17中、図10のステップと同一のステップには同一の符号を付し、その説明は省略する。
First, the power-down sequence in this embodiment will be described with reference to FIG. The procedure shown in FIG. 17 is executed by the
本立ち上げシーケンスにおいては、図17に示すように、まず、スイッチングレギュレータ106を停止させるための制御が開始され、電源電圧VCC3が徐々に下げられる(ステップS511)。そして、電源電圧VCC3の値は所定値V3bより小さくないが(ステップS512)、電源電圧VCC3のオフ開始からの時間T1が所定値T(V3)を超えると(ステップS514)、ロジック制御部103dは、ドライバ103cに対して放電回路603を動作させるように指示する(ステップS801)。これにより、ドライバ103cは放電回路603を動作させ、放電回路603は、負荷容量に残る電圧を放電する。
In the start-up sequence, as shown in FIG. 17, first, control for stopping the
次いで、ロジック制御部103dは、電源電圧VCC3の値が所定値V3bより小さくなったか否かを判定する(ステップS802)。ここで、電源電圧VCC3の値が所定値V3bより小さくないと、ロジック制御部103dは、上記ステップS801へ戻り、ドライバ103cを介して、放電回路603を動作させる。そして、電源電圧VCC3の値が所定値V3bより小さくなると、ロジック制御部103dは、電源電圧VCC3をオフする手順と同じ手順で、電源電圧VCC2をオフするための制御を行う。次いで、電源電圧VCC2の値が所定値V2bより小さくなると、ロジック制御部103dは、電源電圧VCC3をオフする手順と同じ手順で、電源電圧VCC1をオフするための制御を行う。
Next, the
次に、全てのオフ後の立ち上げシーケンスについて図18を参照しながら説明する。ここでは、電源電圧VCC3の立ち下げ途中において、立ち上げ要求がされたものとして、以下の全てのオフ後の立ち上げシーケンスについて説明する。 Next, all the startup sequences after being turned off will be described with reference to FIG. Here, all the following startup sequences after OFF will be described on the assumption that a startup request has been issued during the fall of power supply voltage VCC3.
立ち下げシーケンス実行中に立ち上げが要求されて、全てオフ後の立ち上げシーケンスが開始されると、図18に示すように、ロジック制御部103dは、電源電圧VCC3,VCC2,VCC1のうち、電源電圧VCC2,VCC1をオフするように対応するドライバ103b,103aに対して指示を与える(ステップS531)。
When startup is requested during the execution of the shutdown sequence and the startup sequence is started after all are turned off, as shown in FIG. 18, the
次いで、各電源電圧VCC3,VCC2,VCC1のいずれかは対応する所定値V3b,V2b,V1bより小さくないが(ステップS532)、各電源電圧VCC3,VCC2,VCC1の立ち下げ開始からの時間T5が対応する所定値t(V3b),t(V2b),t(V1b)を超えると(ステップS533)、ロジック制御部103dは、各電源電圧VCC3,VCC2,VCC1のうち、対応する所定値V3b,V2b,V1bより小さくない電源電圧に対応するドライバ103a,103b,103cに対して放電回路601,602,603を動作させるように指示する(ステップS811)。これにより、各電源電圧VCC3,VCC2,VCC1のうち、対応する所定値V3b,V2b,V1bより小さくない電源電圧に対応する放電回路601,602,603が動作され、対応する負荷容量に残る電圧が放電される。
Next, any one of the power supply voltages VCC3, VCC2, VCC1 is not smaller than the corresponding predetermined value V3b, V2b, V1b (step S532), but the time T5 from the start of the fall of each power supply voltage VCC3, VCC2, VCC1 corresponds. When the predetermined values t (V3b), t (V2b), t (V1b) to be exceeded are exceeded (step S533), the
次いで、ロジック制御部103dは、各電源電圧VCC3,VCC2,VCC1の値が対応する所定値V3b,V2b,V1bより小さくなったか否かを判定する(ステップS812)。ここで、いずれかの電源電圧VCC3,VCC2,VCC1の値が対応する所定値V3b,V2b,V1bより小さくないと、ロジック制御部103dは、上記ステップS811へ戻り、対応するドライバ103a,103b,103cを介して、対応する放電回路601,602,603を動作させる。そして、各電源電圧VCC3,VCC2,VCC1の値が対応する所定値V3b,V2b,V1bより小さくなると、ロジック制御部103dは、図10に示す立ち上げシーケンスへ移行し、当該立ち上げシーケンスを実行する。
Next, the
通常に電源が立ち下げられる場合において、例えば図14に示すように、電源電圧VCC3の値は所定値V3bより小さくないが(ステップS512)、電源電圧VCC3のオフ開始からの時間T1が所定値T(V3)を超えると(ステップS514)、放電回路603が動作され、負荷容量に残る電圧が放電される。電源電圧VCC2,VCC1に関しても、電源電圧VCC2,VCC1の値は所定値V2b,V1bより小さくないが、電源電圧VCC2,VCC1のオフ開始からの時間T2,T3が所定値T(V2),T(V1)を超えると、放電回路602,601が動作され、負荷容量に残る電圧が放電される。
When the power supply is normally turned off, for example, as shown in FIG. 14, the value of the power supply voltage VCC3 is not smaller than the predetermined value V3b (step S512), but the time T1 from the start of turning off the power supply voltage VCC3 is a predetermined value T When (V3) is exceeded (step S514), the
立ち下げシーケンス中に立ち上げ要求が行われた場合において、例えば図15に示すように、立ち下げシーケンス開始からt49までの時間T4が所定値Tonを超えると、全てオフ後の立ち上げシーケンスが開始される。この場合、図15に示すように、ロジック制御部103dは、電源電圧VCC3,VCC2,VCC1のうち、所定値より小さくない電源電圧の全てをオフするように対応するドライバ103a,103b,103cに対して指示を与える(ステップS531)。
When a startup request is made during the shutdown sequence, for example, as shown in FIG. 15, if the time T4 from the start of the shutdown sequence to t49 exceeds a predetermined value Ton, the startup sequence after all OFF is started. Is done. In this case, as shown in FIG. 15, the
次いで、今回オフされた電源電圧はそれぞれの所定値V3b,V2b,V1bより小さくなっていないが(ステップS532)、立ち上げ要求からの時間T5が対応する所定値t(V3b),t(V2b),t(V1b)を超えると(ステップS533)、ロジック制御部103dは、今回オフされた電源電圧に対応するドライバ103a,103b,103cに対して放電回路601,602,603を動作させるように指示する(ステップS811)。これにより、オフされていない電源電圧に対応する放電回路601,602,603が動作され、対応する負荷容量に残る電圧が放電される。
Next, the power supply voltage turned off this time is not smaller than the respective predetermined values V3b, V2b, V1b (step S532), but the predetermined values t (V3b), t (V2b) corresponding to the time T5 from the start request. , T (V1b) (step S533), the
(第3の実施の形態)
次に、本発明の第3の実施の形態について図19および図20を参照しながら説明する。図19は本発明の第3の実施の形態に係る電源装置の構成を示すブロック図、図20は図19の電源装置の動作タイミングを示す図である。
(Third embodiment)
Next, a third embodiment of the present invention will be described with reference to FIGS. FIG. 19 is a block diagram showing the configuration of the power supply device according to the third embodiment of the present invention, and FIG. 20 is a diagram showing the operation timing of the power supply device of FIG.
本実施の形態の電源部13は、上記第1の実施の形態と同様に、デジタルカメラに搭載されており、上記第1の実施の形態と同一の素子、回路などには、同一の符号を付し、その説明は省略する。
The
本実施の形態は、図19に示すように、上記第1の実施の形態に対し、ロジック制御部103dが立ち下げシーケンスを終了した際に所定期間「HI」または「LOW」の信号を出力するように構成されている点で異なる。また、本実施の形態は、上記第1の実施の形態に対し、論理回路108が設けられている点で異なる。この論回路108は、ロジック制御部103dから出力されたリセット信号とリセット回路107からのリセット信号とを入力し、それらの信号に対してOR演算を行う。この演算結果は、システム制御部10へ入力される。
As shown in FIG. 19, this embodiment outputs a signal of “HI” or “LOW” for a predetermined period when the
本実施の形態において、立ち下げシーケンス実行中に立ち上げが要求されると、図10に示すように、全てオフ後の立ち上げシーケンスが開始される。そして、電源電圧VCC3,VCC2が立ち下げられた後に、電源電圧VCC1が立ち下げられる。ここで、電源電圧VCC1の値が所定値V1bより小さくなると(時間t51)、ロジック制御部103dは「HI」の信号を出力し、図9に示す立ち上がりシーケンスへ移行する。
In this embodiment, when a startup is requested during the execution of the shutdown sequence, the startup sequence after all off is started as shown in FIG. Then, after the power supply voltages VCC3 and VCC2 are lowered, the power supply voltage VCC1 is lowered. Here, when the value of the power supply voltage VCC1 becomes smaller than the predetermined value V1b (time t51), the
この立ち上がりシーケンスにおいては、各電源電圧が所定の順番で立ち上げられ、最後の電源電圧VCC3の値が所定値に達すると(時間t52)、ロジック制御部103dは、「LOW」のリセット信号を出力する。
In this rising sequence, each power supply voltage is raised in a predetermined order, and when the last power supply voltage VCC3 reaches a predetermined value (time t52), the
論回路108には、ロジック制御部103dとリセット回路107とのそれぞれから「LOW」のリセット信号とが入力されるので、その出力は「LOW」のリセット信号として、システム制御部10へ入力されることになる。
Since the logic circuit 108d receives the “LOW” reset signal from each of the
よって、これらの電源電圧VCC1,VCC2,VCC3が供給されるシステム制御部10のリセットを確実に行うことが可能となり、安定した動作を行うことができるデジタルカメラを提供することが可能となる。
Therefore, it is possible to reliably reset the
上記各実施の形態は、本発明の電源装置が搭載されているデジタルカメラについて説明したが、デジタルカメラに限定されることはなく、電池で駆動される携帯機器などの機器に適用することができる。この場合も、同様の効果が得られる。 In each of the above embodiments, the digital camera equipped with the power supply device of the present invention has been described. However, the present invention is not limited to the digital camera, and can be applied to a device such as a portable device driven by a battery. . In this case, the same effect can be obtained.
10 システム制御部
13 電源部
14 メインスイッチ
101 電源
102,108 論理回路
103a,103b,103c ドライバ
103d ロジック制御部
103e カウンタ
103f,103g,103h コンパレータ
104,105,106 スイッチングレギュレータ
601,602,603 放電回路
DESCRIPTION OF
Claims (11)
少なくとも前記立ち下げ動作の開始時点からの時間の計測を行う時間計測手段を有し、
前記制御手段は、前記立ち下げ動作時に、前記複数の電源電圧のうち、立ち下げ動作を行っている1つの電源電圧が所定電圧より低くなるまでに前記時間計測手段により計測された時間が所定時間を超えると、次の電源電圧の立ち下げ動作を行うように制御することを特徴とする電源装置。 A plurality of power supply voltage generating means for generating power supply voltages, and a plurality of power supply voltages generated by each of the power supply voltage generating means are monitored while the plurality of power supply voltages are raised in a predetermined order. A power supply apparatus comprising: a control means for executing a turn-off control and a turn-off control for performing a turn-down operation in a predetermined order for the plurality of power supply voltages;
At least time measuring means for measuring the time from the start of the falling operation;
The control means is configured such that, during the falling operation, the time measured by the time measuring means until one of the plurality of power supply voltages performing the falling operation becomes lower than a predetermined voltage. A power supply device that performs control so as to perform the next power supply voltage falling operation.
少なくとも前記立ち下げ動作の開始時点からの時間の計測を行う時間計測手段と、
前記電源電圧生成手段のそれぞれにより生成された複数の電源電圧をそれぞれ放電するための放電手段とを有し、
前記制御手段は、前記立ち下げ制御時に、前記複数の電源電圧のうち、立ち下げ動作を行っている1つの電源電圧が所定電圧より低くなるまでに前記時間計測手段により計測された時間が所定時間を超えると、前記放電手段により前記立ち下げ動作を行っている1つの電源電圧を放電させた後に、次の電源電圧の立ち下げ動作を行うように制御することを特徴とする電源装置。 A plurality of power supply voltage generating means for generating power supply voltages, and a plurality of power supply voltages generated by each of the power supply voltage generating means are monitored while the plurality of power supply voltages are raised in a predetermined order. A power supply apparatus comprising: a control means for executing a turn-off control and a turn-off control for performing a turn-down operation in a predetermined order for the plurality of power supply voltages;
At least time measuring means for measuring the time from the start of the falling operation;
Discharge means for discharging each of the plurality of power supply voltages generated by each of the power supply voltage generation means,
The control means is configured to control the time measured by the time measurement means until one power supply voltage performing a power-down operation becomes lower than a predetermined voltage among the plurality of power supply voltages during the power-down control. The power supply apparatus is controlled to perform the next operation of lowering the power supply voltage after discharging the one power supply voltage performing the lowering operation by the discharging means.
前記制御手段は、前記立ち下げ動作時に前記立ち上げ制御が要求された場合、システム側をリセットするためのリセット信号を発生することを特徴とする電源装置。 A plurality of power supply voltage generating means for generating power supply voltages, and a plurality of power supply voltages generated by each of the power supply voltage generating means are monitored while the plurality of power supply voltages are raised in a predetermined order. A power supply apparatus comprising: a control means for executing a turn-off control and a turn-off control for performing a turn-down operation in a predetermined order for the plurality of power supply voltages;
The control unit generates a reset signal for resetting the system side when the startup control is requested during the shutdown operation.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005133316A JP4789503B2 (en) | 2005-04-28 | 2005-04-28 | Power supply and equipment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005133316A JP4789503B2 (en) | 2005-04-28 | 2005-04-28 | Power supply and equipment |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006311748A true JP2006311748A (en) | 2006-11-09 |
JP4789503B2 JP4789503B2 (en) | 2011-10-12 |
Family
ID=37477928
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005133316A Expired - Fee Related JP4789503B2 (en) | 2005-04-28 | 2005-04-28 | Power supply and equipment |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4789503B2 (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009296852A (en) * | 2008-06-09 | 2009-12-17 | Canon Inc | Power supply unit |
JP2012157151A (en) * | 2011-01-26 | 2012-08-16 | Rohm Co Ltd | Power supply unit and electronic apparatus using the same |
JP2013074672A (en) * | 2011-09-27 | 2013-04-22 | Denso Corp | Multiple output power supply device |
US9417592B2 (en) | 2012-03-30 | 2016-08-16 | Brother Kogyo Kabushiki Kaisha | Image forming apparatus |
CN106100318A (en) * | 2016-07-26 | 2016-11-09 | 中国船舶重工集团公司第七二四研究所 | A kind of radar power supply Time-sharing control method based on Vicor power module |
JP2019134500A (en) * | 2018-01-29 | 2019-08-08 | ファナック株式会社 | Power supply controller and control method of the same |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08211458A (en) * | 1995-02-01 | 1996-08-20 | Konica Corp | Automatic charge type flash device |
JP2001339852A (en) * | 2000-05-26 | 2001-12-07 | Nec Yonezawa Ltd | Power supply on/off sequence circuit system |
JP2002165437A (en) * | 2000-11-24 | 2002-06-07 | Nec Eng Ltd | Power supply monitor and control circuit |
-
2005
- 2005-04-28 JP JP2005133316A patent/JP4789503B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08211458A (en) * | 1995-02-01 | 1996-08-20 | Konica Corp | Automatic charge type flash device |
JP2001339852A (en) * | 2000-05-26 | 2001-12-07 | Nec Yonezawa Ltd | Power supply on/off sequence circuit system |
JP2002165437A (en) * | 2000-11-24 | 2002-06-07 | Nec Eng Ltd | Power supply monitor and control circuit |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009296852A (en) * | 2008-06-09 | 2009-12-17 | Canon Inc | Power supply unit |
JP2012157151A (en) * | 2011-01-26 | 2012-08-16 | Rohm Co Ltd | Power supply unit and electronic apparatus using the same |
JP2013074672A (en) * | 2011-09-27 | 2013-04-22 | Denso Corp | Multiple output power supply device |
US9417592B2 (en) | 2012-03-30 | 2016-08-16 | Brother Kogyo Kabushiki Kaisha | Image forming apparatus |
CN106100318A (en) * | 2016-07-26 | 2016-11-09 | 中国船舶重工集团公司第七二四研究所 | A kind of radar power supply Time-sharing control method based on Vicor power module |
JP2019134500A (en) * | 2018-01-29 | 2019-08-08 | ファナック株式会社 | Power supply controller and control method of the same |
US10720844B2 (en) | 2018-01-29 | 2020-07-21 | Fanuc Corporation | Power supply control device and control method for power supply control device |
Also Published As
Publication number | Publication date |
---|---|
JP4789503B2 (en) | 2011-10-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8176305B2 (en) | Information processing apparatus, activation method, and program | |
JP4789503B2 (en) | Power supply and equipment | |
US9563245B2 (en) | Electronic device and computer readable medium | |
US10511770B2 (en) | Accessory apparatus and recording medium storing control program for accessory apparatus | |
JP2007288532A (en) | Electronic apparatus, control method of peripheral apparatus by the electronic apparatus, program and storage medium | |
US20110063462A1 (en) | Image pickup apparatus and control method and program of the same | |
US9247135B2 (en) | Electronic device and imaging apparatus | |
US20120079300A1 (en) | Electronic apparatus | |
US20170324902A1 (en) | Interchangeable lens operable in reduced power modes, image capturing apparatus and storage medium storing control program | |
JPH11331682A (en) | Electronic image pickup device | |
US9503601B2 (en) | Printing apparatus having plurality of power states and control method therefor | |
US10652463B2 (en) | Imaging device having a charge controller for regulating battery charging during interval shooting | |
US10225470B2 (en) | Imaging apparatus and control method thereof | |
JP5293037B2 (en) | Continuous shooting drive controller | |
JP5173215B2 (en) | Optical equipment | |
JP2007124051A (en) | Correction apparatus and method | |
JP2006115656A (en) | Power supply control method of electronic apparatus | |
JP4700675B2 (en) | Imaging device | |
JP4136528B2 (en) | Imaging device | |
JP5149606B2 (en) | Power supply control circuit and imaging apparatus | |
JP2006325310A (en) | Power circuit and digital camera equipped with same | |
JP5857546B2 (en) | Lens barrel, camera and camera system | |
JP6349625B2 (en) | Image recording apparatus and method | |
JP2020036247A (en) | Imaging apparatus | |
JP2006311747A (en) | Power supply unit and equipment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20070626 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080411 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101207 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110127 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110712 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110719 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140729 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4789503 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |