JP2006295208A - 半導体集積回路 - Google Patents

半導体集積回路 Download PDF

Info

Publication number
JP2006295208A
JP2006295208A JP2006174056A JP2006174056A JP2006295208A JP 2006295208 A JP2006295208 A JP 2006295208A JP 2006174056 A JP2006174056 A JP 2006174056A JP 2006174056 A JP2006174056 A JP 2006174056A JP 2006295208 A JP2006295208 A JP 2006295208A
Authority
JP
Japan
Prior art keywords
connection
integrated circuit
semiconductor integrated
semiconductor chip
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006174056A
Other languages
English (en)
Inventor
Hiroyuki Nakanishi
宏之 中西
Toshiya Ishio
俊也 石尾
Katsunobu Mori
勝信 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2006174056A priority Critical patent/JP2006295208A/ja
Publication of JP2006295208A publication Critical patent/JP2006295208A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】半導体チップ上にディスクリート電子部品を複数個搭載して、プリント配線板上の部品点数を削減する。
【解決手段】複数の接続電極が設けられた半導体チップの表面を、接続電極が露出されるように下部絶縁膜で被覆し、下部絶縁膜上に一端が接続電極に接続されるとともに他端に部品用接続部が設けられた複数の配線パターンを形成し、部品用接続部が露出されるように配線パターンを上部絶縁膜で被覆し、異なる部品用接続部間にディスクリート電子部品を接続した構成とする。
【選択図】図１

Description

本発明は、半導体集積回路に関し、さらに詳しくは、電子機器に搭載、内蔵される半導体集積回路に関する。
近年、携帯電話のような小型電子機器の分野では、内部に搭載される電子部品の小型化、高機能化、高密度化、高密度実装化が図られている。また、機器の小型化を図るため、できるだけ少ない電子部品で機器を構成することも研究されており、これに応じて、従来では別々のパッケージに収納していた複数の半導体集積回路（以下「ＩＣ」ともいう）を、一個のパッケージに収納することも行われている。
この一例として、特許文献１に記載のような構造の半導体装置が知られている。この半導体装置では、半導体チップに並設した導電板上にディスクリート電子部品を接着固定することで、半導体チップとディスクリート電子部品とを一個のパッケージに収納した構造となっている。この構造を図９（ａ）および図９（ｂ）に示す。図９（ｂ）は図９（ａ）のＤ−Ｄ断面を示している。
この半導体装置は、半導体チップ８１上に絶縁層８２を設け、その上に２枚の導電板８３，８４を並設し、この上に導電性接着剤８６によりディスクリート電子部品８５を接着固定している。そして、各部の電極等をリード端子８７に電気的に接続し、その周囲を樹脂封止部８８で覆うことで、基板への実装密着の優れた半導体パッケージを形成した構造となっている。
また、小型半導体装置の代表例として、図１０（ａ）および図１０（ｂ）に示すような、パッケージのサイズが半導体チップと同じサイズとなっているＣＳＰ（Chip Size Package：チップ・サイズ・パッケージ）の一種の半導体装置が知られている。図１０（ｂ）は図１０（ａ）のＥ−Ｅ断面である。
この半導体装置９１は、複数の電極パッド９３が設けられた半導体チップ９２の表面を、電極パッド９３が露出されるように第１絶縁層９４で被覆し、第１絶縁層９４上に、一端が電極パッド９３に接続されるとともに他端に外部端子用電極パッド９７が設けられた複数の配線パターン９５を形成し、配線パターン９５を、外部端子用電極パッド９７が露出されるように第２絶縁層９６で被覆し、外部端子用電極パッド９７上にハンダバンプからなる外部接続用端子９９を形成した構造となっている。
特開平５−２１６９８号公報
しかしながら、図９（ａ）および図９（ｂ）で示した半導体装置では、導電板８３，８４を半導体チップ８１に取り付けるために、接着剤としてのポリイミド等からなる絶縁性シート８２を半導体チップ８１に貼り付け、それにＣｕからなる導電板８３，８４を貼り付ける工程が必要であり、この作業が難しいという問題がある。すなわち、機械的動作で、接着剤を介して０．５ｍｍ角以下の板状の物体を貼り付ける作業は難しく、特に複数枚の導電板を密な状態で貼り付けるのは極めて困難である。
小型電子機器に使用されている０．５×０．８ｍｍサイズのディスクリート電子部品を実装するには、理論的には、０．７×１．０ｍｍの領域に実装用導電部が２箇所あれば十分である。しかし、図９では、２枚の導電板８３，８４が半導体チップ８１の７〜８割を占めている。これは、導電板８３，８４の取り扱いを容易にし、接地電極または電源電極に接続する際のワイヤーを短くするために、導電板８３，８４を大きくしているものと思われる。
本発明は、このような事情を考慮してなされたもので、半導体チップ上にディスクリート電子部品を複数個搭載して、プリント配線板上の部品点数を削減するようにした半導体集積回路を提供するものである。
本発明は、複数の接続電極が表面に設けられた半導体チップと、接続電極が露出されるように半導体チップの表面を被覆する下部絶縁層と、下部絶縁層上に形成され一端が接続電極に接続されるとともに他端に部品用接続部が設けられた複数の配線部と、部品用接続部が露出されるように配線部を被覆する上部絶縁層と、異なる部品用接続部間に接続された電子部品とを備えてなる半導体集積回路である。
本発明によれば、半導体チップの表面に、部品用接続部を設けた配線部を形成し、異なる部品用接続部間に電子部品を接続した構成としたので、半導体チップの表面に電子部品を搭載したものを一つの半導体集積回路としてパッケージ化することができる。
別の観点によれば、本発明は、複数の接続電極が表面に設けられた半導体チップと、接続電極が露出されるように半導体チップの表面を被覆する下部絶縁層と、下部絶縁層上に形成され、一端が接続電極に接続されるとともに、他端もしくは一端と他端の途中に部品用接続部または／および外部端子用接続部が設けられた複数の配線部と、部品用接続部および外部端子用接続部が露出されるように配線部を被覆する上部絶縁層と、異なる部品用接続部間に接続された電子部品と、電子部品が接続された半導体チップ面と同一面に存在する外部端子用接続部に形成された外部接続端子とを備え、半導体チップに接続された電子部品は、その接続後の高さが外部接続端子よりも低いことを特徴とする半導体集積回路である。
本発明において、半導体チップは、複数の接続電極が表面に設けられたものであればよい。接続電極とは、ワイヤーでリード端子とボンディグ接合される、通常電極パッドと呼ばれる部分を意味する。半導体チップは、どのような半導体チップであってもよく、例えば、Ｓｉ等の１４族（旧ＩＶ族・日本式）半導体あるいは化合物半導体などの各種の半導体基板（ウェーハ）に集積回路を形成してダイシングした、一般に半導体チップと呼ばれるものであればよい。
下部絶縁層および上部絶縁層は、形成作業の容易性、およびコストの点から、有機系のポリマーを用いて形成することが望ましい。このポリマーとしては、例えばポリイミドなどが挙げられる。接続電極が露出されるようにするためには、パターニングが必要であるが、そのためには感光性のポリマーを用いてもよい。また非感光性のポリマーを形成し、それを感光性のレジストでパターニングしてもよい。
配線部は、一般に配線パターンと呼ばれるものであり、各種のエッチングや電解メッキで形成した各種の配線パターンを含むものである。
電子部品は、一般にディスクリート電子部品と呼ばれるものであり、異なる部品用接続部間に接続される。部品用接続部は、通常表面に金メッキが施されていることが多く、ディスクリート電子部品を異なる部品用接続部間に接続するには、部品用接続部にハンダペーストを載せてその上にディスクリート電子部品を置き、リフロー炉などを通してリフローすることにより接続することができる。
本発明によれば、小さなディスクリート電子部品を半導体チップ上に複数個搭載することができるので、プリント配線板上の部品点数削減に寄与できる。
以下、本発明の実施の形態を図１〜図８に基づき説明する。なお、これによって本発明が限定されるものではない。
実施形態１
図１（ａ）および図１（ｂ）は本発明の半導体集積回路の実施形態１を示す説明図である。図１（ｂ）は図１（ａ）のＡ−Ａ断面を示している。
半導体集積回路１は、電極パッド（第１の接続部）３が設けられた半導体チップ（「ＩＣチップ」ともいう）２、下部絶縁膜（下部絶縁層）４、配線（配線部）５、上部絶縁膜（上部絶縁層）６、部品接続端子（第２の接続部）７、ディスクリート電子部品８から構成されている。
半導体チップ２の表面の端部には、複数の電極パッド３が設けられている。半導体チップ２の表面は、電極パッド３の部分を除いて、下部絶縁膜４により被覆されている。下部絶縁膜４の上には複数の配線５が形成されている。配線５の一端は電極パッド３に接続され、他端には接続用パッドが設けられ、接続用パッドの上にハンダからなる部品接続端子７が形成されている。
配線５は、部品接続端子７の形成された接続用パッドの部分を除いて、上部絶縁膜６により被覆されている。ディスクリート電子部品８は、異なる配線５の部品接続端子７間に接続されている。
図２（ａ）〜図２（ｅ）は本実施形態の半導体集積回路の製造プロセスを示す説明図である。これらの図に基づいて製造プロセスを説明する。
半導体チップ２は、シリコン（Ｓｉ）をベースとし、内部に集積回路が形成されたものである。この半導体チップ２には、金属でできたワイヤーがボンディング接合される電極パッド３が設けられている。
まず、半導体チップ２の表面を、電極パッド３の部分を除いて、厚さ５μｍのポリイミドの下部絶縁膜４で覆う（図２（ａ）参照）。下部絶縁膜４の下には、図示していないが、ＳｉＯ2やＳｉＮ等の絶縁膜が存在する。
次に、下部絶縁膜４の上に、配線５をメッキで形成する。この配線５は、電極パッド３からディスクリート電子部品８が搭載される部分にかけて、電気的に導通のとれるパターンを形成している（図２（ｂ）参照）。
この配線５の具体的形成方法を説明する。まず、電極パッド３と下部絶縁膜４の上、つまり半導体チップ２の全面に、チタンタングステン（ＴｉＷ）と銅（Ｃｕ）を順に、各々約０．１μｍの厚みになるようスパッター処理にて形成する。次に、銅の上に感光性レジストを１０μｍの厚さで塗布し、マスクを介して露光し、現像を行うことにより、配線５を形成する部分の溝を形成する（図示せず）。その溝に電解メッキにより、厚さ５μｍの銅を析出させ、先の感光性レジストを化学的に剥離し、表面に露出した銅とチタンタングステンのスパッター膜を除去することで、独立した銅の配線５を形成する。
次に、配線５と下部絶縁膜４の上、つまり半導体チップ２の全面に、感光性ポリマーを１０μｍの厚さで塗布し、ディスクリート電子部品８が搭載される部分、つまり接続用パッドの部分が露出されるように、マスクを介して露光し、現像を行うことで、上部絶縁膜６を形成する（図２（ｃ）参照）。
なお、感光性ポリマーを使用せず、非感光性のポリマーと感光性レジストを使用してもよい。すなわち、非感光性のポリマーを塗布し、その上に感光性レジストを塗布し、マスクを介して露光し、現像を行うことで、感光性レジストと非感光性ポリマーに対して同時に、ディスクリート電子部品接続用の開口（接続用パッド）を形成してもよい。この方法でも同一の構造が得られる。
次に、ディスクリート電子部品８が搭載できるように露出させた銅の配線５の部分、つまり接続用パッドの部分に、無電解メッキによりニッケル（Ｎｉ）を３μｍ、その上に金（Ａｕ）を０．１μｍ形成する（図示していない）。
次に、その金の上にハンダペーストを印刷することで部品接続端子７を形成し（図２（ｄ）参照）、その部品接続端子７の上にディスクリート電子部品８を載せ、リフロー処理によりディスクリート電子部品８を固定する（図２（ｅ）参照）。
工程の最後に、タイシング位置９にて個片化（ダイシング）を行い、半導体集積回路１が完成する。このように、ウェーハ状態で半導体チップ２の組み立てを行った後、ディスクリート電子部品８を搭載し、その後ダイシングを行う。
図３（ａ）および図３（ｂ）は上述した製造プロセスにより完成した半導体集積回路１をパッケージ化した状態を示す説明図である。図３（ａ）はＴＳＯＰ（Thin Small Outline Package：シン・スモール・アウトライン・パッケージ）とよばれる半導体パッケージの内部構造を示し、図３（ｂ）はＣＳＰとよばれる半導体パッケージの内部構造を示している。
上述した製造プロセスにより完成した半導体集積回路１を樹脂モールドすることにより、従来のパッケージと全く同じ外観の、例えば半導体パッケージ７０や半導体パッケージ７１を製造する。
図３（ａ）に示す半導体パッケージ７０では、ディスクリート電子部品８が搭載された半導体チップ２を、ダイパッド１４とよばれる領域に、銀ペースト等のダイアタッチ材１１で固定し、全体をエポキシ系樹脂１６で封止し、電極パッドとリード端子１７をワイヤー１２で電気的に接続した構造となっている。
図３（ｂ）に示す半導体パッケージ７１は、半導体チップのサイズに極めて近いパッケージである。この半導体パッケージ７１では、絶縁部１５ａと導電部１５ｂを有するプリント回路基板１５の上に、ディスクリート電子部品８が搭載された半導体チップ２を、ポリイミド系の絶縁シート等のダイアタッチ材１１で固定し、全体をエポキシ系樹脂１６で封止し、電極パッドと導電部１５ｂをワイヤー１２で電気的に接続し、プリント回路基板１５の半導体チップ２を搭載していない面に、外部接続端子１９を設けた構造となっている。
実施形態２
図４（ａ）および図４（ｂ）は本発明の半導体集積回路の実施形態２を示す説明図である。図４（ｂ）は図４（ａ）のＢ−Ｂ断面を示している。本実施形態の半導体集積回路は、実施形態１で示した半導体集積回路を発展させた構造となっている。
本半導体集積回路７２では、半導体チップ２２の電極パッド２３形成面を下向きにし、この下向き面に、下部絶縁膜２４、配線２５、上部絶縁膜２６、部品接続端子２７、外部接続端子２９を形成した構造となっている。すなわち、配線２５上に、接続用パッドと外部接続端子用パッドを形成している。そして、接続用パッドの上に部品接続端子２７を形成し、部品接続端子２７にディスクリート電子部品２８を搭載している。また、外部接続端子用パッドの上にハンダバンプからなる外部接続端子２９を形成している。
ディスクリート電子部品２８は、電極パッド２３から外部接続端子２９まで配置した配線２５の途中または分岐した部分に設けてもよいし、外部接続端子２９から延長した配線２５の部分に設けてもよい。
部品接続端子２７と外部接続端子２９以外の領域は、厚さ１０μｍの感光性ポリマーからなる上部絶縁膜２６で覆われている。
図５（ａ）〜図５（ｅ）は本実施形態の半導体集積回路の製造プロセスを示す説明図である。これらの図に基づいて製造プロセスを説明する。
半導体チップ２２は実施形態１のものと同じであり、まず、実施形態１と同様に、半導体チップ２の表面を下部絶縁膜４で覆う（図５（ａ）参照）。
次に、下部絶縁膜４の上に配線５を形成し（図５（ｂ）参照）、次に、接続用パッドと外部接続端子用パッドの部分を除く半導体チップ２の全面に、上部絶縁膜６を形成する（図５（ｃ）参照）。
次に、接続用パッドの部分と外部接続端子用パッドの部分に、ハンダペーストを印刷することで、ディスクリート電子部品８搭載用の部品接続端子２７と外部接続端子形成用の接続部２７ａを形成する（図５（ｄ）参照）。
次に、部品接続端子７の上にディスクリート電子部品８を載せるとともに、接続部２７ａの上にハンダーボールを載せ、リフロー処理を行うことにより、部品接続端子７にディスクリート電子部品８を固定するとともに、接続部２７ａの上にハンダバンプからなる外部接続端子２９を形成する（図５（ｅ）参照）。このように、外部接続端子２９の取り付けは、ディスクリート電子部品８の取り付けと同時に行う。そして、最後にダイシングを行う。
本製造プロセスが図２の製造プロセスと異なる点は、ワイヤー１２が接続される電極パッド２３上の配線２５が上部絶縁膜２６で覆われていることと、外部接続端子２９を取り付けていることである。
実施形態３
図６（ａ）および図６（ｂ）は本発明の半導体集積回路の実施形態３を示す説明図である。図６（ｂ）は図６（ａ）のＣ−Ｃ断面を示している。本実施形態の半導体集積回路も、実施形態１で示した半導体集積回路を発展させた構造となっている。
本半導体集積回路４１は、電極パッド４３形成面を上に向けた半導体チップ４２と電極パッド５３形成面を下に向けた半導体チップ５２とをフリップチップで接続した構造となっている。
上向きの半導体チップ４２の電極パッド４３形成面には、下部絶縁膜４４、配線４５、上部絶縁膜４６が順次形成されている。配線４５は、一端が電極パッド４３に接続され、他端にはディスクリート電子部品４８が搭載される部品接続端子４７と、ハンダバンプからなる接続部５９に接続するための円形パッドが形成されている。この円形パッドは、配線４５の端または途中に形成されている。上向きの半導体チップ４２の上面は、それらの円形パッドの一部が露出するように、厚さ１０μｍの感光性ポリマーからなる上部絶縁膜４６で覆われている。
下向きの半導体チップ５２の電極パッド５３形成面には、下部絶縁膜５４、配線５５、上部絶縁膜５６が順次形成されている。配線５５は、一端が電極パッド５３に接続され、他端には接続部５９に接続するための円形パッドが形成されている。下向きの半導体チップ５２の下面は、それらの円形パッドの一部が露出するように、厚さ１０μｍの感光性ポリマーからなる上部絶縁膜５６で覆われている。
そして、上向きの半導体チップ４２の円形パッドと下向きの半導体チップ５２の円形パッドが接続部５９を介して接合されている。
図６（ａ）および図６（ｂ）で示した半導体集積回路４１では、配線４５、配線５５、接続部５９を介して、半導体チップ４２、半導体チップ５２、ディスクリート電子部品４８が必要な箇所に応じて相互に電気的接続がなされていることになる。
図６（ａ）および図６（ｂ）では、半導体チップ５２の電極パッド５３は全て半導体チップ４２の電極パッド４３と電気的に接続しているが、半導体チップ５２専用の接続パッドを半導体チップ４２上に配線４５の一部として設けるようにしてもよい。
図７は上述した半導体集積回路４１をパッケージ化した状態を示す説明図であり、上述した半導体集積回路４１は、この図に示すようなパッケージ７３に組み立てられる。
図８（ａ）および図８（ｂ）はウェーハ状態の半導体集積回路を示す説明図であり、この図に示すように、上述した半導体集積回路は、ウェーハ１００の状態で終始一貫して組み立て、最後にダイシングを行うことで個片化する。
このようにして、複数の電極パッドが設けられた半導体チップの表面を、電極パッドが露出されるように下部絶縁膜で被覆し、その上に複数の配線を形成して、配線の一端を電極パッド接続するとともに、配線の他端に部品接続端子を設け、部品接続端子が露出されるように配線部を上部絶縁膜で被覆し、異なる配線の部品接続端子間にディスクリート電子部品を接続することにより、半導体チップ上に、小さなディスクリート電子部品を複数個搭載することができ、これによりプリント配線板上の部品点数を削減することができる。
本発明の半導体集積回路の実施形態１を示す説明図である。 実施形態１の半導体集積回路の製造プロセスを示す説明図である。 実施形態１の製造プロセスにより完成した半導体集積回路をパッケージ化した状態を示す説明図である。 本発明の半導体集積回路の実施形態２を示す説明図である。 実施形態２の半導体集積回路の製造プロセスを示す説明図である。 本発明の半導体集積回路の実施形態３を示す説明図である。 実施形態３の半導体集積回路をパッケージ化した状態を示す説明図である。 ウェーハ状態の半導体集積回路を示す説明図である。 従来の半導体チップとディスクリート電子部品とを一個のパッケージに収納した構造を示す説明図である。 従来のチップサイズパッケージと呼ばれる半導体装置を示す説明図である。
符号の説明
１，４１，７２ 半導体集積回路
２，２２，４２，５２ 半導体チップ
３，２３，４３，５３ 電極パッド
４，２４，４４，５４ 下部絶縁膜
５，２５，４５，５５ 配線
６，２６，４６，５６ 上部絶縁膜
７，２７，４７ 部品接続端子
８，２８，４８ ディスクリート電子部品
９ タイシング位置
１１ ダイアタッチ材
１２ ワイヤー
１４ ダイパッド
１５ プリント回路基板
１５ａ 絶縁部
１５ｂ 導電部
１６ エポキシ系樹脂
１７ リード端子
１９，２９ 外部接続端子
２７ａ 外部接続端子形成用の接続部
５９ 接続部
７０，７１，７３ 半導体パッケージ

Claims (5)

  1. 複数の接続電極が表面に設けられた半導体チップと、
    接続電極が露出されるように半導体チップの表面を被覆する下部絶縁層と、
    下部絶縁層上に形成され、一端が接続電極に接続されるとともに、他端もしくは一端と他端の途中に部品用接続部または／および外部端子用接続部が設けられた複数の配線部と、
    部品用接続部および外部端子用接続部が露出されるように配線部を被覆する上部絶縁層と、
    異なる部品用接続部間に接続された電子部品と、
    電子部品が接続された半導体チップ面と同一面に存在する外部端子用接続部に形成された外部接続端子とを備え、
    半導体チップに接続された電子部品は、その接続後の高さが外部接続端子よりも低いことを特徴とする半導体集積回路。
  2. 前記配線部の一部分は、一端に外部端子用接続部が設けられ、他端に部品用接続部が設けられている配線部であることを特徴とする請求項１記載の半導体集積回路。
  3. 請求項１または２記載の半導体集積回路の外部接続端子に、他の半導体集積回路をフリップチップ接続してなる半導体集積回路。
  4. 請求項１または２記載の半導体集積回路をダイパットに搭載し、接続電極とリード端子とをワイヤーで接続し、半導体集積回路、ダイパットおよびワイヤーを樹脂により封止し、リード端子の一部を露出させてなる半導体集積回路装置。
  5. 請求項１または２記載の半導体集積回路を、絶縁基板と導電部からなるプリント回路基板の一方面に搭載し、接続電極とプリント回路基板の導電部とをワイヤーで接続し、半導体集積回路およびワイヤーを樹脂により封止し、プリント回路基板の他方面に導電部と電気的に接続された外部接続用端子を形成してなる半導体集積回路装置。
JP2006174056A 2006-06-23 2006-06-23 半導体集積回路 Pending JP2006295208A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006174056A JP2006295208A (ja) 2006-06-23 2006-06-23 半導体集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006174056A JP2006295208A (ja) 2006-06-23 2006-06-23 半導体集積回路

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2001040302A Division JP3888854B2 (ja) 2001-02-16 2001-02-16 半導体集積回路の製造方法

Publications (1)

Publication Number Publication Date
JP2006295208A true JP2006295208A (ja) 2006-10-26

Family

ID=37415347

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006174056A Pending JP2006295208A (ja) 2006-06-23 2006-06-23 半導体集積回路

Country Status (1)

Country Link
JP (1) JP2006295208A (ja)

Similar Documents

Publication Publication Date Title
JP3888854B2 (ja) 半導体集積回路の製造方法
US7750467B2 (en) Chip scale package structure with metal pads exposed from an encapsulant
US20150228594A1 (en) Via under the interconnect structures for semiconductor devices
JP2005045268A (ja) 再配線バンプ形成方法及びそれを利用した半導体チップと実装構造
JP2001110831A (ja) 外部接続突起およびその形成方法、半導体チップ、回路基板ならびに電子機器
JP2005294451A (ja) 半導体集積回路の製造方法および半導体集積回路ならびに半導体集積回路装置
JP3927783B2 (ja) 半導体部品
US6664176B2 (en) Method of making pad-rerouting for integrated circuit chips
JP2007027381A (ja) 半導体装置及び電子装置
KR20240017393A (ko) 반도체 장치 및 이의 제조 방법
US20040127011A1 (en) [method of assembling passive component]
JP3618212B2 (ja) 半導体装置及びその製造方法
JP3823636B2 (ja) 半導体チップモジュール及びその製造方法
US10276465B2 (en) Semiconductor package assembly
JP2001250876A (ja) 半導体装置及びその製造方法
JP2004235420A (ja) 電子素子、電子素子の製造方法、回路基板、回路基板の製造方法、電子装置及び電子装置の製造方法
JPH11204560A (ja) 半導体装置及びその製造方法
JP3084648B2 (ja) 半導体装置
JP3949077B2 (ja) 半導体装置、基板、半導体装置の製造方法、及び半導体装置の実装方法
JP3943037B2 (ja) 半導体装置の製造方法
JP2006295208A (ja) 半導体集積回路
JP2004072043A (ja) 半導体ウェハ及び半導体チップ並びに半導体装置とその製造方法
JP2001148393A (ja) バンプの形成方法、半導体装置及びその製造方法、回路基板並びに電子機器
JP2002261192A (ja) ウエハレベルｃｓｐ
TWI575619B (zh) 半導體封裝結構及其製作方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080618

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080624

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081021