JP2006294891A - Method of manufacturing electronic part - Google Patents
Method of manufacturing electronic part Download PDFInfo
- Publication number
- JP2006294891A JP2006294891A JP2005114223A JP2005114223A JP2006294891A JP 2006294891 A JP2006294891 A JP 2006294891A JP 2005114223 A JP2005114223 A JP 2005114223A JP 2005114223 A JP2005114223 A JP 2005114223A JP 2006294891 A JP2006294891 A JP 2006294891A
- Authority
- JP
- Japan
- Prior art keywords
- plating
- film
- melting point
- dummy
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
Description
本発明は、めっき法により作製される電子部品の製造方法、例えば、めっきバンプを有する電子部品、めっき膜をコイルとして用いるインダクタ、あるいはめっき配線板等の製造方法に関する。 The present invention relates to a method for manufacturing an electronic component manufactured by a plating method, for example, an electronic component having a plating bump, an inductor using a plating film as a coil, or a method for manufacturing a plated wiring board.
めっき法は安価な設備で高速成膜が可能なことから多くの電子部品の製造に活用されている。例えば、半導体その他の電子素子の引き出し電極と外部端子とを電気的に接続するためのバンプ接合は、半導体電極と位置的に整列した外部端子を直接接合する方法であり、めっき法により作製されることが多い。 The plating method is used in the manufacture of many electronic components because it allows high-speed film formation with inexpensive equipment. For example, bump bonding for electrically connecting a lead electrode of a semiconductor or other electronic element and an external terminal is a method of directly bonding an external terminal that is aligned with the semiconductor electrode, and is produced by a plating method. There are many cases.
素子の実装密度向上のためには、バンプ高とバンプ幅の比であるアスペクト比をより大きくすることが望まれている。また素子検査用のプローブ素子の接点部も高アスペクト比のめっきバンプが必要である。 In order to improve the packaging density of the element, it is desired to increase the aspect ratio, which is the ratio between the bump height and the bump width. Also, the contact portion of the probe element for element inspection needs to have a high aspect ratio plating bump.
このような要求に応えるべく、本出願に係る発明者は、すでに日本国特許第３３４９６５６号として、めっき膜の異方性成長を利用しためっきバンプおよびその製造方法を提案している。すなわち、パターニングされた下地導電体上に電気めっき法によりめっき形成されるバンプの側面をフォトレジストにより制限しないで作製された微細バンプにおいて、下地導電体から水平方向のめっき厚をＬ１、垂直方向のめっき厚をＬ２とした時にＬ２／Ｌ１＞２であることを特徴とする電気めっき法により作製されたすず、鉛、ニッケル、金、銅のいずれかを主成分とするバンプに関する発明を提示している。 In order to meet such a demand, the inventors of the present application have already proposed a plating bump using anisotropic growth of a plating film and a method for manufacturing the same as Japanese Patent No. 3349656. That is, in a fine bump manufactured without limiting the side surface of the bump formed by electroplating on the patterned base conductor by a photoresist, the horizontal plating thickness from the base conductor is L1, and the vertical direction is Presenting an invention related to a bump mainly composed of tin, lead, nickel, gold, or copper produced by an electroplating method, wherein L2 / L1> 2 when the plating thickness is L2. Yes.
しかしながら、上記提案の方法によると、バンプ群の最外周に位置するバンプは、バンプ群の内部のバンプとは電流密度分布、液の流れによる金属イオンの拡散速度等が異なるため、外側に大きく張り出した形状となってしまう。このため、ＢＧＡ(Ball Grid Array)等のバンプマトリックス群の場合には、バンプ群の最外周に位置するバンプのさらに外側に、また、孤立バンプでは、その周囲にいわゆるダミーパターンを設けることが必要となる。 However, according to the proposed method, the bump located on the outermost periphery of the bump group has a current density distribution different from the bump inside the bump group, the diffusion rate of metal ions due to the flow of liquid, etc. It will become the shape. Therefore, in the case of a bump matrix group such as BGA (Ball Grid Array), it is necessary to provide a so-called dummy pattern on the outer side of the bump located on the outermost periphery of the bump group and on the periphery of the isolated bump. It becomes.
このダミーパターン上に形成されためっき膜は、本来の素子機能上は不要な物であるため、最終的には除去する必要がある。不要なめっき膜を除去する方法としては、必要なバンプをフォトレジスト等でカバーした後にエッチング処理する方法が一般的である。しかしながら、フォトレジスト等のカバーの作製は工程が複雑であり、かつ、めっき膜厚が厚い場合には十分にカバーできないことがあった。特に、前述の方法による、高アスペクト比バンプではバンプ間の間隔が短いことから特に困難であった。さらに厚いめっき膜の除去には長時間を要していた。 Since the plating film formed on the dummy pattern is unnecessary for the original element function, it is necessary to finally remove it. As a method of removing an unnecessary plating film, a method of etching after covering a necessary bump with a photoresist or the like is common. However, the production of a cover such as a photoresist has a complicated process, and when the plating film thickness is large, the cover may not be sufficiently covered. In particular, high aspect ratio bumps by the above-described method are particularly difficult because the distance between the bumps is short. Furthermore, it took a long time to remove the thick plating film.
ところで、高アスペクト比のめっき膜をコイルとして用いる方法も知られているが（例えば、特開平１１−２０４３６１号公報）、やはり上記と同様にダミーパターンを設けた場合には、その除去が問題であった。 By the way, a method using a plating film having a high aspect ratio as a coil is also known (for example, Japanese Patent Laid-Open No. 11-204361). However, when a dummy pattern is provided in the same manner as described above, the removal is a problem. there were.
このような実状のもとに本発明は創案されたものであって、その目的は、必要なめっき膜と隣接する厚いダミーめっき膜であっても、短時間に確実に除去可能な電子部品の製造方法を提供することにある。 The present invention has been devised under such circumstances, and its purpose is to provide an electronic component that can be reliably removed in a short time even if it is a thick dummy plating film adjacent to a necessary plating film. It is to provide a manufacturing method.
このような課題を解決するために、本発明は、めっき用電極パターンの周囲にダミーめっき用電極パターンを設け、これらの電極パターンの上にめっきを行った後に、ダミーめっき用電極パターンの上に形成されたダミーめっき膜を除去してなる、めっき膜を有する電子部品の製造方法であって、前記ダミーめっき用電極パターンの電極として低融点金属膜を用い、めっきをした後に前記低融点金属膜の融点以上に加熱した状態でダミーめっき用電極パターン上に形成されたダミーめっき膜を除去するように構成される。 In order to solve such a problem, the present invention provides a dummy plating electrode pattern around the plating electrode pattern, and after plating on these electrode patterns, on the dummy plating electrode pattern. A method of manufacturing an electronic component having a plating film by removing a formed dummy plating film, wherein a low melting point metal film is used as an electrode of the dummy plating electrode pattern, and after plating, the low melting point metal film The dummy plating film formed on the dummy plating electrode pattern is removed while being heated to a melting point or higher.
また、本発明の好ましい態様として、前記低融点金属膜は、その融点が４００℃以下であるように構成される。 As a preferred embodiment of the present invention, the low melting point metal film is configured such that the melting point is 400 ° C. or less.
また、本発明の好ましい態様として、前記低融点金属膜が、Ｓｎ、Ｐｂ、Ｂｉ、Ｉｎ、Ｃｄのいずれかの金属、あるいはいずれかを主成分とする合金からなるように構成される。 As a preferred embodiment of the present invention, the low-melting-point metal film is made of any one of Sn, Pb, Bi, In, and Cd, or an alloy containing any of them as a main component.
また、本発明の好ましい態様として、前記形成されるめっき膜は、下地である導電体膜から水平方向のめっき膜厚をＬ１、垂直方向のめっき膜厚をＬ２とした時に、Ｌ２／Ｌ１＞２となるように構成される。 As a preferred embodiment of the present invention, the formed plating film is L2 / L1> 2 when the horizontal plating film thickness is L1 and the vertical plating film thickness is L2 from the underlying conductor film. It is comprised so that.
また、本発明の好ましい態様として、前記めっき膜によりバンプまたはコイルが形成されるように構成される。 Moreover, as a preferable aspect of the present invention, a bump or a coil is formed by the plating film.
また、本発明の好ましい態様として、前記ダミーめっき用電極パターンである低融点金属膜と、めっき膜との融点の差は、１００℃以上となるように構成される。 As a preferred embodiment of the present invention, the difference in melting point between the low melting point metal film, which is the dummy plating electrode pattern, and the plating film is 100 ° C. or more.
本発明のめっき膜を有する電子部品の製造方法は、ダミーめっき用電極パターンの電極として低融点金属膜を用い、めっきをした後に前記低融点金属膜の融点以上に加熱した状態でダミーめっき用電極パターン上に形成されたダミーめっき膜を除去するように構成しているので、必要なめっき膜と隣接する厚いダミーめっき膜であっても、短時間に確実に除去することが可能である。 The method for manufacturing an electronic component having a plating film according to the present invention uses a low melting point metal film as an electrode of an electrode pattern for dummy plating, and after plating, the electrode for dummy plating is heated above the melting point of the low melting point metal film Since the dummy plating film formed on the pattern is configured to be removed, even a thick dummy plating film adjacent to a necessary plating film can be reliably removed in a short time.
以下、本発明の具体的構成について詳細に説明する。 Hereinafter, a specific configuration of the present invention will be described in detail.
本発明の電子部品の製造方法は、めっき用電極パターンの周囲にダミーめっき用電極パターンを設け、これらの電極パターンの上にめっきを行った後に、ダミーめっき用電極パターンの上に形成されたダミーめっき膜を除去してなる、めっき膜を有する電子部品の製造方法であって、特に、本発明の要部は、ダミーめっき用電極パターンの電極に低融点の材料を用い、めっき形成後に融点以上に加熱した状態でダミーめっき用電極上のめっき膜を除去するようにしている点にある。 In the method for manufacturing an electronic component according to the present invention, a dummy plating electrode pattern is provided around a plating electrode pattern, and after plating is performed on these electrode patterns, a dummy formed on the dummy plating electrode pattern is formed. A method of manufacturing an electronic component having a plating film, which is obtained by removing the plating film, and in particular, the main part of the present invention uses a low melting point material for the electrode of the electrode pattern for dummy plating, and has a melting point or higher after the plating is formed. In this state, the plating film on the dummy plating electrode is removed in the state of being heated.
以下、具体的な構成について詳細に説明する。 Hereinafter, a specific configuration will be described in detail.
本発明のめっき用電極パターンの周囲には、ダミーパターン（ダミーめっき用電極パターン）が設けられる。ダミーパターンとは、機能上必要なめっきパターン（本来形成しようとしているめっき形成パターンであり、「本パターン」ともいう）の周囲に設けられ、ダミーパターン上にもめっき膜が成長することで、本パターン上のめっき成長速度、形状等を改善することを目的として形成されたパターンである。このようなダミーパターンの形状、配置は、個々の本パターン、めっき条件により決定される。例えば、本パターンがマトリックス状のバンプ群の場合には、最外周のバンプのさらに外側にバンプ列を設ける。バンプ列の替わりにバンプ群を取り囲む矩形形状等も可能である。 A dummy pattern (dummy plating electrode pattern) is provided around the plating electrode pattern of the present invention. A dummy pattern is provided around a plating pattern that is functionally necessary (which is a plating formation pattern that is originally intended to be formed, also referred to as “this pattern”), and the plating film grows on the dummy pattern. It is a pattern formed for the purpose of improving the plating growth rate, shape, etc. on the pattern. The shape and arrangement of such dummy patterns are determined by the individual main patterns and plating conditions. For example, when this pattern is a matrix-like bump group, a bump row is provided on the outer side of the outermost bump. Instead of the bump row, a rectangular shape surrounding the bump group is also possible.
本発明においては、ダミーパターンの膜（ダミーめっき用電極パターンの膜）として融点が４００℃以下、好ましくは、安価なＰｂの融点（３２７℃）以下の低融点金属膜が用いられる。具体的には、Ｓｎ、Ｐｂ、Ｂｉ、Ｉｎ、Ｃｄのいずれかの金属、あるいはこれらのいずれかを主成分とする合金や、ニュートン合金、オニオン合金、ウッド合金およびリポウィッツ合金が特に好ましい。上記の金属や合金の融点は、例えばＳｎ（２３２℃）、Ｐｂ（３２７℃）、ＳｎＰｂ（１８２℃）、Ｂｉ（２７１℃）、Ｃｄ（３２１℃）、Ｉｎ（１５６℃）、ニュートン合金（５０％Ｂｉ ３１％Ｐｂ １９％Ｓｎ ９５℃）、オニオン合金（５０％Ｂｉ ３０％Ｐｂ ２０％Ｓｎ ９５℃）、ウッド合金（５０％Ｂｉ ２４％Ｐｂ １４％Ｓｎ １２％Ｃｄ ７０℃）、リポウィッツ合金（５０％Ｂｉ ２７％Ｐｂ １３％Ｓｎ １０％Ｃｄ ７０℃）である。
In the present invention, a low melting point metal film having a melting point of 400 ° C. or lower, preferably an inexpensive Pb melting point (327 ° C.) or lower is used as the dummy pattern film (dummy plating electrode pattern film). Specifically, any one of Sn, Pb, Bi, In, and Cd, or an alloy containing any of these metals as a main component, Newton alloy, onion alloy, wood alloy, and Lipowitz alloy are particularly preferable. The melting points of the above metals and alloys are, for example, Sn (232 ° C.), Pb (327 ° C.), SnPb (182 ° C.), Bi (271 ° C.), Cd (321 ° C.), In (156 ° C.), Newton alloy (50 % Bi 31% Pb 19% Sn 95 ° C.), onion alloy (50%
また、ダミーパターン膜の膜厚は、０．０１〜５００μｍ、好ましくは０．０５〜５０μｍ、特に好ましくは０．０５〜１０μｍである。この膜厚が０．０１μｍ未満となると、その膜上に形成されためっき膜の除去が困難となり、また、５００μｍを超えると低融点金属が必要なめっき膜に付着してしまい短絡等の問題が発生することがある。 The film thickness of the dummy pattern film is 0.01 to 500 μm, preferably 0.05 to 50 μm, particularly preferably 0.05 to 10 μm. If this film thickness is less than 0.01 μm, it is difficult to remove the plating film formed on the film, and if it exceeds 500 μm, a low melting point metal adheres to the necessary plating film, causing problems such as a short circuit. May occur.
また、前記金属から選ばれる１種を主成分とし、副成分として前記金属から選ばれる１種以上の金属を含むようにした合金や、Ａｇ、Ｃｕ、Ｚｎ、Ｎｉ等の高融点金属やＰ、Ｃ、Ｓ等の非金属をさらに１０ｗｔ％以下含有するよう合金組成であっても、その合金としての融点が上記温度以下、すなわち４００℃以下であれば問題はない。なお、融点の下限は実用上利用可能な低融点合金の下限であるが、特に好ましくは、安価なＳｎＰｂ共晶合金の融点（１８２℃）以上である。 Further, an alloy containing one or more metals selected from the metals as a main component and one or more metals selected from the metals as subcomponents, refractory metals such as Ag, Cu, Zn, Ni, P, Even if the alloy composition further contains 10 wt% or less of nonmetal such as C and S, there is no problem if the melting point of the alloy is not more than the above temperature, that is, 400 ° C. or less. The lower limit of the melting point is the lower limit of practically usable low melting point alloys, and particularly preferably, the melting point (182 ° C.) or higher of an inexpensive SnPb eutectic alloy.
また、上記低融点の金属膜として、価格、安全性の観点からＳｎが好ましく、ＳｎまたはＳｎ合金めっき膜とする場合には、公知の各種のめっき浴、めっき条件を使用することが可能である。 In addition, as the low melting point metal film, Sn is preferable from the viewpoint of cost and safety. When the Sn or Sn alloy plating film is used, various known plating baths and plating conditions can be used. .
また、ダミーパターン膜（ダミーめっき用電極パターンの膜）は、低融点金属の単層膜である必要はなく、下地電極膜として少なくとも低融点金属膜を１層有する多層膜であっても差し支えない。すなわち、密着層としてＴｉ膜を用い、その上に低融点金属層としてＳｎＢｉ膜を成膜し、さらにＣｕ膜、そしてＡｕ膜を用いた４層多層膜等も好ましく用いることが可能である。この場合には実質的なダミーパターンとしての機能、すなわちめっき下地導体としての機能は主としてＣｕ膜がはたす。Ａｕ膜はＣｕ膜の酸化防止のためである。さらには、本パターンの下地導体電極膜と共通の膜に加えて、ダミーパターンのみに低融点金属膜を積層する構成も好ましく用いることができる。 The dummy pattern film (dummy plating electrode pattern film) need not be a single layer film of a low melting point metal, and may be a multilayer film having at least one low melting point metal film as a base electrode film. . That is, it is possible to preferably use a four-layer multilayer film using a Ti film as an adhesion layer and a SnBi film as a low melting point metal layer thereon, and further using a Cu film and an Au film. In this case, the Cu film mainly functions as a substantial dummy pattern, that is, as a plating base conductor. The Au film is for preventing oxidation of the Cu film. Furthermore, in addition to the film common to the underlying conductor electrode film of this pattern, a configuration in which a low melting point metal film is laminated only on the dummy pattern can also be preferably used.
なお、ダミーめっき用電極パターンである低融点金属膜と、めっき膜（低融点金属膜の上や、本パターンの上に形成されるめっき膜）との融点の差は、１００℃以上、好ましくは２００℃以上であり、めっき膜は、ニッケル、金、銅いずれかの金属、あるいはいずれかを主成分とする合金からなることが好ましい。融点の差が１００℃未満であると、低融点金属膜の融点以上の温度でダミーパターン膜上のめっき膜を除去する際に、めっき膜も軟質化して、傷が付き易くなるからである。 The difference in melting point between the low melting point metal film as the dummy plating electrode pattern and the plating film (the low melting point metal film or the plating film formed on this pattern) is 100 ° C. or more, preferably It is preferably 200 ° C. or higher, and the plating film is preferably made of any metal of nickel, gold, or copper, or an alloy containing either of them as a main component. This is because if the difference in melting point is less than 100 ° C., when the plating film on the dummy pattern film is removed at a temperature equal to or higher than the melting point of the low melting point metal film, the plating film is also softened and easily damaged.
本発明においては、めっきを行った後に低融点金属膜の融点以上、好ましくは融点より１０〜５０℃高い温度に加熱しダミーパターン上に形成されためっき膜を除去する。１０℃未満では除去が困難であり、５０℃を超えると加熱のためのコストが高くなる傾向にある。 In the present invention, after plating, the plating film formed on the dummy pattern is removed by heating to a temperature equal to or higher than the melting point of the low melting point metal film, preferably 10 to 50 ° C. higher than the melting point. If it is less than 10 degreeC, removal is difficult, and when it exceeds 50 degreeC, it exists in the tendency for the cost for a heating to become high.
以下、図１（ａ），（ｂ）〜図７（ａ），（ｂ）を用いて、本発明の電子部品の製造方法、特に、本発明の電気めっき法によりバンプ群を作製する過程を経時的に説明する。これら各図面において、（ａ）は本発明の電子部品の製造方法を説明するためのめっき対象物の平面図を模式的に示したものであり、（ｂ）は（ａ）の断面図を模式的に示したものである。なお、図は説明のために下地導電膜、低融点金属膜等を厚く表現する等デフォルメや簡略化されたものであり、基体１０の表面、内部に設けられている回路は表示していない。
1A, 1B to 7A, 7B, a process for producing a bump group by the electronic component manufacturing method of the present invention, particularly by the electroplating method of the present invention. Explain over time. In each of these drawings, (a) schematically shows a plan view of a plating object for explaining the method of manufacturing an electronic component of the present invention, and (b) schematically shows a cross-sectional view of (a). It is shown as an example. For the sake of illustration, the figure is deformed or simplified, such as a thick representation of a base conductive film, a low-melting point metal film, etc., and the circuit provided on the surface and inside of the
図１に示されるように、基体１０上に導電体膜２０が形成される。
As shown in FIG. 1, a
次いで、図２に示されるように、ダミーパターン形成部周辺のみに、さらに低融点金属膜パターン２２が形成される。なお図では簡略化のため、低融点金属膜パターン２２が導電体膜２０の中に埋め込まれたように表現されている。
Next, as shown in FIG. 2, a low melting point
次いで、図３に示されるようにフォトレジスト３０でパターニングを行いフォトレジスト３０に開口部を形成する。この開口部がめっき用電極パターン３６、およびダミーめっき用電極パターン３５となる。すなわち、導電体膜２０の上にパターン化された開口部がめっき用電極パターン３６を構成し、低融点金属膜パターン２２の上にパターン化された開口部がダミーめっき用電極パターン３５を構成する。図３（ａ）の最外周位置を取り巻く開口部はダミーめっき用電極パターン３５を構成している。
Next, as shown in FIG. 3, patterning is performed with the
ここで、導電体膜２０はめっき法として電気めっきを用いる場合には通電のために不可欠であり、金、銅等の金属をスパッタ等の真空成膜法や無電解めっき法で成膜することが好ましい。通電を確保するのが目的のため膜厚は０．０５〜５μｍ程度の薄膜で十分である。パターニングはフォトレジストを塗布し、マスクを通じて露光、現像することで行う。本発明においてはフォトレジストの厚さは薄くて構わないため、０．１〜５μｍ程度で十分である。このため汎用の安価なフォトレジストを使用し、露光、現像等のプロセス時間も短い。
Here, the
このように、ダミーめっき用電極パターン３５は、レジストパターンにより形成することが好ましいが、低融点金属膜パターン２２形成時に作製しておくことも可能である。
As described above, the dummy plating
次いで、図４に示されるように、めっきにより、バンプを形成する。 Next, as shown in FIG. 4, bumps are formed by plating.
本発明では、めっき成膜時の撹拌速度ｖが０．０１〜０．１ｍ／ｓ、電流密度ｉが５〜１０Ａ／ｄｍ2、金属イオン濃度Ｍが０．０１〜０．４モル／リットルであることが好ましい。上記の条件は、本来は水平方向も垂直方向も同じ速度で成膜されるめっき膜を、垂直方向に異方性成長させるために必要となる。撹拌速度ｖが０．０１ｍ／ｓ未満では金属イオンの析出面への拡散が不十分でヤケを起こし、撹拌速度ｖが０．１ｍ／ｓを超えると水平方向への成長が早くなってしまう。また電流密度ｉが５Ａ／ｄｍ2未満では水平方向への成長が早くなってしまい、電流密度ｉが１０Ａ／ｄｍ2を超えるとヤケ現象が起こる。金属イオン濃度Ｍが０．０１モル／リットル未満では金属イオンの析出面への拡散が不十分でヤケを起こし、金属イオン濃度Ｍが０．４モル／リットルを超えると水平方向への成長が早くなってしまう。すなわち、この３つの条件は異方性成長のために同じように寄与する。この３つの条件が全て前記範囲になければならない。特に注意すべきは、必要上ある条件が上限、または下限に近い場合には、他の条件が、それを補うようにやはり上限または下限に近い条件に設定する必要があることである。 In the present invention, the stirring speed v during plating film formation is 0.01 to 0.1 m / s, the current density i is 5 to 10 A / dm 2 , and the metal ion concentration M is 0.01 to 0.4 mol / liter. Preferably there is. The above conditions are necessary for anisotropically growing a plating film originally formed at the same speed in the horizontal direction and the vertical direction. If the stirring speed v is less than 0.01 m / s, the diffusion of metal ions to the precipitation surface is insufficient, causing burns, and if the stirring speed v exceeds 0.1 m / s, the growth in the horizontal direction is accelerated. Further, when the current density i is less than 5 A / dm 2 , the growth in the horizontal direction is accelerated, and when the current density i exceeds 10 A / dm 2 , a burn phenomenon occurs. If the metal ion concentration M is less than 0.01 mol / liter, the diffusion of metal ions to the precipitation surface is insufficient and causes burns, and if the metal ion concentration M exceeds 0.4 mol / liter, the horizontal growth is rapid. turn into. That is, these three conditions contribute equally to anisotropic growth. All three conditions must be within the above range. It should be particularly noted that when a necessary condition is close to the upper limit or the lower limit, the other condition needs to be set to a condition that is also close to the upper limit or the lower limit so as to compensate for it.
図４に示されるように、めっき用電極パターン３６の上に成長したバンプ４６は、バンプ高とバンプ幅の比であるアスペクト比が大きく、しかも、形状も揃っている。これに対して、ダミーめっき用電極パターン３５上に成長したダミーバンプ４５は、バンプ群の内部のバンプとは電流密度分布、液の流れによる金属イオンの拡散速度等が異なるため、外側に大きく張り出した形状となる。
As shown in FIG. 4, the
次いで、図５に示されるようにパターニングされたフォトレジスト３０をめっき成膜後に剥離する。
Next, as shown in FIG. 5, the patterned
次いで、図６に示されるように、低融点金属膜パターン２２である低融点金属膜の融点以上に加熱した状態で、ダミーめっき用電極パターン３５（低融点金属膜パターン２２）上に形成されためっき膜（ダミーバンプ４５）を除去する。めっき膜（ダミーバンプ４５）の除去は加圧した窒素を吹き付けたり、全体を振動させる等の物理的な刺激を与えることで容易に行える。ダミーめっき用電極パターン３５（低融点金属膜パターン２２）上のめっき膜を除去する際に、多くの低融点金属膜は共に除去されるが、一部は残留する（例えば、図６（ｂ）の符号２２ａ）。
Next, as shown in FIG. 6, the dummy plating electrode pattern 35 (low melting point metal film pattern 22) was formed in a state of being heated to the melting point or more of the low melting point
次いで、残留している低融点金属膜および不要なめっき用電極パターンは、エッチング、イオンミリング等の公知の手法で除去され、図７の状態に至る。図７（ａ），（ｂ）は、本発明の一例であるめっき法により作製されたバンプ群の平面図、および断面図である。 Next, the remaining low melting point metal film and unnecessary plating electrode pattern are removed by a known method such as etching and ion milling, and the state shown in FIG. 7 is reached. 7A and 7B are a plan view and a cross-sectional view of a bump group produced by a plating method which is an example of the present invention.
なお、本発明の方法で形成されるめっき膜は、下地である導電体膜から水平方向のめっき膜厚をＬ１、垂直方向のめっき膜厚をＬ２とした時に、Ｌ２／Ｌ１＞２となるように構成されることが望ましい。 The plating film formed by the method of the present invention is such that L2 / L1> 2 when the horizontal plating film thickness is L1 and the vertical plating film thickness is L2 from the underlying conductor film. It is desirable to be configured.
また、上記の説明では、めっき膜によりバンプを形成する製造例を示したが、コイルを形成する製造例も好ましい態様である。コイル形成については、下記の具体的実施例を参照されたい。 In the above description, a manufacturing example in which bumps are formed by a plating film has been shown. However, a manufacturing example in which a coil is formed is also a preferable aspect. See the specific examples below for coil formation.
以下、本発明の具体的実施例挙げて本発明をさらに詳細に説明する。 Hereinafter, the present invention will be described in more detail with reference to specific examples of the present invention.
〔実施例１〕
ＢＧＡ用マトリックスバンプの形成例
図７に示されるような構造のＢＧＡ用マトリックスバンプを製作した。
[Example 1]
Example of BGA matrix bump formation A BGA matrix bump having a structure as shown in FIG. 7 was produced.
すなわち、基体を構成するシリコンウエハー１０上に、アルミニウム（１０ｎｍ）、クロム（１０ｎｍ）、金（２００ｎｍ）の順に下地の導電体膜２０として全面にスパッタ成膜した。
That is, on the
さらに、メタルマスクを用いて、スズ（５００ｎｍ）を下地導電膜の一部に所定パターンで形成した（低融点金属膜の形成）。 Further, using a metal mask, tin (500 nm) was formed in a predetermined pattern on a part of the base conductive film (formation of a low melting point metal film).
その後、フォトレジストをスピンコートし、膜厚１μｍのフォトレジスト３０を設けた。そして、バンプ形成のために、直径Ｗ１＝４０μｍの円形バンプパターンが中心距離１００μｍの間隔で多数配置されているフォトマスクを用いてパターニングを行った。このパターンの内、最外周のバンプには、下地膜としてスズが形成されており、ダミーパターンである。
Thereafter, a photoresist was spin-coated to provide a
このウエハーをパドル攪拌を行いながら電気めっきを行い、めっき厚５０μｍの金バンプを作製した。使用した金めっき液は日本エレクトロプレーティングエンジニアーズ社製テンペレックス７０７であり、撹拌速度は０．０３ｍ／ｓ、電流密度は７．５Ａ／ｄｍ2、金イオン濃度は０．１モル／Ｌとした。 The wafer was electroplated while being paddle stirred to produce a gold bump with a plating thickness of 50 μm. The gold plating solution used was Tempelex 707 manufactured by Nippon Electroplating Engineers Co., Ltd., the stirring speed was 0.03 m / s, the current density was 7.5 A / dm 2 , and the gold ion concentration was 0.1 mol / L. did.
めっき後に、酸素プラズマアッシング処理を行い、フォトレジストを剥離した。そして、アルゴン雰囲気下、バンプ形成面を下側にしランプ加熱により２６０℃に加熱し軽く揺動したところ、ダミーめっき膜は全て剥落し、所望のめっきバンプのみが基板上に残った。そして、イオンミリングにより下地電極膜を除去することで、所望のバンプ群を有する基板を完成させた。 After the plating, an oxygen plasma ashing process was performed to remove the photoresist. Then, in an argon atmosphere, with the bump formation surface facing down and heated to 260 ° C. by lamp heating and rocked lightly, all the dummy plating film was peeled off and only the desired plating bumps remained on the substrate. Then, the substrate having the desired bump group was completed by removing the base electrode film by ion milling.
〔実施例２〕
コイルの形成例
図８（ａ），（ｂ）〜図１１（ａ），（ｂ）に示される手順にて、コイルを作製した。
これら各図面において、（ａ）はめっき対象物の平面図を模式的に示したものであり、（ｂ）は（ａ）の断面図を模式的に示したものである。
[Example 2]
Example of Coil Formation A coil was produced according to the procedure shown in FIGS. 8 (a), 8 (b) to 11 (a), 11 (b).
In each of these drawings, (a) schematically shows a plan view of a plating object, and (b) schematically shows a cross-sectional view of (a).
図８に示されるように３インチ径のフェライト基板１０（厚さ５００μｍ）の片面にメタルマスクを用いて、低融点金属膜２２であるインジウム膜を、２００ｎｍの厚さに成膜した。
As shown in FIG. 8, an indium film as a low melting
低融点金属膜２２の成膜パターンは図８に示されるように、ダミーめっき膜が成膜される部分とその周囲である。
As shown in FIG. 8, the low melting
次に、図９に示されるようにチタンを１０ｎｍ、銅を２００ｎｍを全面に成膜し、下地導電体膜２０とした。そして、ポジ型ホトレジスト（東京応化工業社製、商品名「ＰＭＥＲ Ｐ−ＡＲ９００」）を乾燥膜厚５μｍになるようにスピンコートし、常法に従って露光及び現像処理することによりパターン幅９０μｍ、パターン間隔２０μｍのレジストパターン３０を形成させた。このようにして得たレジストパターン３０はその除去された部分がスパイラル状である。
Next, as shown in FIG. 9, 10 nm of titanium and 200 nm of copper were formed on the entire surface to form a
次いで、このパターンに、硫酸銅濃度７０グラム／リットルのめっき液を用い、小孔を有するパイプをカソード近傍に配置し、２５℃において、これからめっき液を２０ｍｍ／秒の割合で噴出させることによって、カソード近傍での攪拌速度を０．０７ｍ／ｓとし、電流密度６Ａ／ｄｍ2の条件下で光沢硫酸銅めっきを行い膜厚１５０μｍの断面マッシュルーム状のコイル導体めっき層５５，５６を形成させた。符号５５がダミーのめっき部分である。
Next, a plating solution having a copper sulfate concentration of 70 g / liter is used in this pattern, and a pipe having small holes is arranged in the vicinity of the cathode, and at 25 ° C., the plating solution is ejected at a rate of 20 mm / second. Bright copper sulfate plating was performed under the conditions of a stirring speed in the vicinity of the cathode of 0.07 m / s and a current density of 6 A / dm 2 to form coil conductor plating layers 55 and 56 having a film thickness of 150 μm in cross section.
その後、全面をイオンミリングにて処理し（基板角度８０度）、めっき下地膜として成膜した銅、チタン膜を除去した。しかる後、窒素置換下、２００℃ホットプレートにて基板下面から加熱し、その直後に基板を上下反転したところ、図１１に示されるようにダミーパターン上のめっき膜５５は基板から脱落分離した。なお、インジウムは大部分が脱離した銅ダミーパターンに付着したため、基板面にはわずかのインジウムが残存したのみであった。その後、コイルの両端部に別途、準備した細線を接続し、平面コイル５６を製造した。
Thereafter, the entire surface was treated by ion milling (substrate angle 80 degrees), and the copper and titanium films formed as the plating base film were removed. Thereafter, the substrate was heated from the lower surface of the substrate with a 200 ° C. hot plate under nitrogen substitution, and immediately after that, the substrate was turned upside down. As shown in FIG. 11, the
以上の実施例からもわかるように、本発明によれば、高密度実装に適した高アスペクト比のめっき膜を均一に形成するために、不可欠なダミーめっき膜部分を容易に除去することができる。 As can be seen from the above embodiments, according to the present invention, an indispensable dummy plating film portion can be easily removed in order to uniformly form a high aspect ratio plating film suitable for high-density mounting. .
１０…基体
２０…導電体膜
２２…低融点金属膜
３０…パターニングされたフォトレジスト
DESCRIPTION OF
Claims (6)
前記ダミーめっき用電極パターンの電極として低融点金属膜を用い、めっきをした後に前記低融点金属膜の融点以上に加熱した状態でダミーめっき用電極パターン上に形成されたダミーめっき膜を除去することを特徴とする電子部品の製造方法。 A plating film in which a dummy plating electrode pattern is provided around the plating electrode pattern, plating is performed on these electrode patterns, and then the dummy plating film formed on the dummy plating electrode pattern is removed. A method of manufacturing an electronic component having
A low melting point metal film is used as an electrode of the dummy plating electrode pattern, and after plating, the dummy plating film formed on the dummy plating electrode pattern is removed while being heated to the melting point of the low melting point metal film or higher. A method of manufacturing an electronic component characterized by the above.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005114223A JP2006294891A (en) | 2005-04-12 | 2005-04-12 | Method of manufacturing electronic part |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005114223A JP2006294891A (en) | 2005-04-12 | 2005-04-12 | Method of manufacturing electronic part |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006294891A true JP2006294891A (en) | 2006-10-26 |
Family
ID=37415132
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005114223A Withdrawn JP2006294891A (en) | 2005-04-12 | 2005-04-12 | Method of manufacturing electronic part |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2006294891A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011014747A (en) * | 2009-07-02 | 2011-01-20 | Tdk Corp | Coil component, and method of manufacturing the same |
| JP2016189404A (en) * | 2015-03-30 | 2016-11-04 | 富士通株式会社 | Terminal manufacturing method |
| JP6774699B1 (en) * | 2019-03-04 | 2020-10-28 | 株式会社プリケン | Coil device and manufacturing method |
| CN114908390A (en) * | 2022-05-11 | 2022-08-16 | 甬矽半导体(宁波)有限公司 | Wiring layer manufacturing method and semiconductor device |
-
2005
- 2005-04-12 JP JP2005114223A patent/JP2006294891A/en not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011014747A (en) * | 2009-07-02 | 2011-01-20 | Tdk Corp | Coil component, and method of manufacturing the same |
| JP2016189404A (en) * | 2015-03-30 | 2016-11-04 | 富士通株式会社 | Terminal manufacturing method |
| JP6774699B1 (en) * | 2019-03-04 | 2020-10-28 | 株式会社プリケン | Coil device and manufacturing method |
| KR20200125730A (en) * | 2019-03-04 | 2020-11-04 | 가부시키가이샤 프리켄 | Coil device and manufacturing method |
| KR102389151B1 (en) | 2019-03-04 | 2022-04-20 | 가부시키가이샤 프리켄 | Coil device and manufacturing method |
| CN114908390A (en) * | 2022-05-11 | 2022-08-16 | 甬矽半导体(宁波)有限公司 | Wiring layer manufacturing method and semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3378259B2 (en) | How to create a contact structure | |
| CN100392725C (en) | Suspension board with circuit and procuding method thereof | |
| TWI286372B (en) | Semiconductor package substrate with protective metal layer on pads formed thereon and method for fabricating the same | |
| TWI286454B (en) | Electrical connector structure of circuit board and method for fabricating the same | |
| JP2003007755A5 (en) | ||
| US20100132998A1 (en) | Substrate having metal post and method of manufacturing the same | |
| TW200806121A (en) | Printed circuit board, its methods for manufacture and use | |
| JP4607390B2 (en) | Solder ball suction mask and manufacturing method thereof | |
| TW200906260A (en) | Circuit board structure and fabrication method thereof | |
| JP2007067031A (en) | Method of manufacturing wiring board | |
| JP2006294891A (en) | Method of manufacturing electronic part | |
| TWI242253B (en) | Bumping process and structure thereof | |
| TW201025529A (en) | Substrate structure and manufacturing method thereof | |
| JP4352294B2 (en) | Manufacturing method of semiconductor device | |
| JP6099370B2 (en) | Semiconductor device mounting substrate and manufacturing method thereof | |
| JP2005057264A (en) | Packaged electric structure and its manufacturing method | |
| JP4512772B2 (en) | Method for manufacturing conductive ball mounting mask | |
| JP3349656B2 (en) | Bump and manufacturing method thereof | |
| JP2007048802A (en) | Wiring board | |
| CN103124475A (en) | Printed circuit board and method for manufacturing the same | |
| JP2002111185A (en) | Wiring circuit board with bumps and method of manufacturing the same | |
| JPH1117315A (en) | Manufacture of flexible circuit board | |
| JP2005243723A (en) | Mask for settling conductive ball | |
| TWI296908B (en) | Electrical contact structure of circuit board and method for fabricating the same | |
| JP5860584B2 (en) | Suspension board, suspension, suspension with element, and hard disk drive |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080701 |