JP2006293516A - バスアクセス制御装置 - Google Patents
バスアクセス制御装置 Download PDFInfo
- Publication number
- JP2006293516A JP2006293516A JP2005110609A JP2005110609A JP2006293516A JP 2006293516 A JP2006293516 A JP 2006293516A JP 2005110609 A JP2005110609 A JP 2005110609A JP 2005110609 A JP2005110609 A JP 2005110609A JP 2006293516 A JP2006293516 A JP 2006293516A
- Authority
- JP
- Japan
- Prior art keywords
- access
- bus
- area
- bus master
- master
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Storage Device Security (AREA)
Abstract
【解決手段】複数のアプリケーションを実行するバスマスタがメモリへアクセスする場合、各アプリケーションに対応した領域へのアクセスであることを示すアクセス領域番号を出力し、アクセス可否判定部にて、アクセス領域番号やアクセス要求に含まれるアクセス先アドレス、アクセス可否情報を基に、バスマスタが要求するアクセス先へアクセス可能か否かを判定する。
【選択図】図1
Description
本発明の実施の形態1であるバスアクセス制御装置の動作を、図1と図2を用いて説明する。
本発明の実施の形態2であるバスアクセス制御装置の動作を、図4と図5を用いて説明する。
本発明の実施の形態3であるバスアクセス制御装置の動作を、図7を用いて説明する。ここでは、実施の形態1、2であるバスアクセス制御装置の動作と異なる点を中心に説明する。
本発明の実施の形態4であるバスアクセス制御装置の動作を、図8と図9を用いて説明する。
本発明の第5の実施の形態であるバスアクセス制御装置の動作を、図11を用いて説明する。
101 バスマスタ1
105 アクセス要求
106 アクセス領域番号
108 アクセス制御部
109 アクセス可否判定部
110 アクセス可否情報保持部
111 アクセス可否判定結果
112 メモリIF部
113 メモリ
404 マスタ識別部
407 マスタ識別情報
715 処理内容識別部
814 Flashメモリ
815 領域番号生成回路
816 DMA制御回路
817 復号回路
1118 内蔵メモリ1
1119 内蔵メモリ2
1120 フェッチ先判定回路
1121 プロセッサコア
Claims (8)
- メモリやレジスタなどのLSI内外の資源へアクセスするバスマスタと、前記バスマスタから前記資源へのアクセスを制御するアクセス制御部を含んだバスアクセス制御装置であって、
前記バスマスタから前記資源へアクセス可能な領域と不可能な領域とを示すアクセス可否情報を複数保持するアクセス可否情報保持部を有し、
前記バスマスタは、前記アクセス可否情報保持部にて保持されるアクセス可否情報が示す各領域にアクセスする際、アクセス要求と共に前記各領域と1対1に対応したアクセス領域番号を出力し、
前記アクセス可否情報保持部のアクセス可否情報と前記アクセス領域番号と前記アクセス要求に含まれるアクセス先のアドレス情報に基づいて、前記バスマスタが前記アクセス要求先の領域にアクセス可能か否かを判定するアクセス可否判定部をアクセス制御部に含むことを特徴とするバスアクセス制御装置。 - 前記アクセス可否情報は、前記バスマスタがアクセスする各領域の領域番号と、前記領域番号に対応した領域を示すための領域開始アドレス、領域終了アドレスを含むことを特徴とする請求項1記載のバスアクセス制御装置。
- 請求項2記載のバスアクセス制御装置であって、
複数のバスを有し、
前記アクセス要求を行ったバスマスタを識別し、識別したバスマスタをマスタ識別情報として出力するマスタ識別部をさらに含み、
前記アクセス可否情報に、領域番号と前記領域番号に対応した領域へのアクセスを許可するマスタ識別情報を含み、
前記アクセス可否判定部にて、前記マスタ識別情報と前記アクセス領域番号と前記アクセス可否情報に基づいて、前記バスマスタが前記アクセス要求先の領域にアクセス可能か否かを判定することを特徴とするバスアクセス制御装置。 - 請求項3記載のバスアクセス制御装置であって、
前記バスマスタが複数種類の処理を行い、前記アクセス領域番号として、それぞれの処理実行時に実行中の処理と1対1に対応した番号を出力する処理内容識別部を有することを特徴とするバスアクセス制御装置。 - 請求項4記載のバスアクセス制御装置であって、
前記バスマスタが暗号・復号機能を有した暗復号DMAコントローラであり、
前記暗復号DMAコントローラは暗号、復号に使用する鍵を設定するためのレジスタ(復号鍵設定レジスタ)と、DMA転送元を指定するためのレジスタ(転送元指定レジスタ)と、DMA転送先を指定するためのレジスタ(転送先設定レジスタ)を有し、更に暗号化データもしくは暗号化プログラムを復号して前記転送先設定レジスタに示されたアドレスに転送するためのアクセス要求を発行する際、前記処理内容識別部にて、前記復号鍵設定レジスタにより指定された復号鍵と1対1に対応したアクセス領域番号を出力することを特徴とするバスアクセス制御装置。 - 請求項5記載のバスアクセス制御装置であって、
前記復号鍵の予め定められた箇所に前記アクセス領域番号を含み、
前記処理内容識別部は、前記復号鍵設定レジスタに設定された復号鍵から、予め定められた位置の前記アクセス領域番号をハードウェアにより抜き出し、アクセス要求と同時に出力することを特徴とするバスアクセス制御装置。 - 請求項2記載のバスアクセス制御装置であって、
前記バスマスタがプロセッサであり、
前記プロセッサは実行するコードのフェッチ先を判定するフェッチ先判定回路を有し、前記フェッチ先判定回路の判定結果を基にハードウェアにより前記アクセス領域番号を生成することを特徴とするバスアクセス制御装置。 - 請求項3〜7のいずれか1項に記載のバスアクセス制御装置であって、
前記アクセス可否情報に、前記アクセスを許可するマスタ識別情報により指定されたバスマスタに対し許可するアクセス種別(書込みのみ、または読出しのみ、または書込み、読出しの両方)の情報をさらに含み、
前記アクセス可否判定部にて、前記バスマスタからのアクセス要求がアクセス先に対する書込み要求なのか、読出し要求なのかを判定し、その判定結果と前記アクセス可否情報と前記マスタ識別情報と前記アクセス領域番号と前記アクセス要求に含まれるアクセス先アドレス情報に基づいて、前記バスマスタが前記アクセス要求先の領域にアクセス可能か否かを判定することを特徴とするバスアクセス制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005110609A JP4591163B2 (ja) | 2005-04-07 | 2005-04-07 | バスアクセス制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005110609A JP4591163B2 (ja) | 2005-04-07 | 2005-04-07 | バスアクセス制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006293516A true JP2006293516A (ja) | 2006-10-26 |
JP4591163B2 JP4591163B2 (ja) | 2010-12-01 |
Family
ID=37414055
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005110609A Expired - Fee Related JP4591163B2 (ja) | 2005-04-07 | 2005-04-07 | バスアクセス制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4591163B2 (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008152846A1 (ja) * | 2007-06-13 | 2008-12-18 | Renesas Technology Corp. | 制御回路および処理装置 |
JP2010009490A (ja) * | 2008-06-30 | 2010-01-14 | Internatl Business Mach Corp <Ibm> | コンピュータプログラム、共有オブジェクト制御装置及び共有オブジェクト制御方法 |
JP2012164253A (ja) * | 2011-02-09 | 2012-08-30 | Denso Corp | マイクロコンピュータ |
JP2014048904A (ja) * | 2012-08-31 | 2014-03-17 | Fuji Electric Co Ltd | 制御装置、そのデータ保護方法およびデータ保護解除方法 |
JP2016167275A (ja) * | 2016-03-24 | 2016-09-15 | インテル・コーポレーション | 安全なダイレクトメモリアクセス |
CN106462361A (zh) * | 2014-05-09 | 2017-02-22 | 美光科技有限公司 | 用于可重新配置存储器***的虚拟化物理地址 |
US9792234B2 (en) | 2011-12-21 | 2017-10-17 | Intel Corporation | Secure direct memory access |
CN114721493A (zh) * | 2022-06-10 | 2022-07-08 | 深圳市航顺芯片技术研发有限公司 | 芯片启动方法、计算机设备及可读存储介质 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59121561A (ja) * | 1982-12-28 | 1984-07-13 | Fuji Facom Corp | マルチプロセサシステムにおける共有資源アクセス保護方式 |
JPH01277993A (ja) * | 1988-04-28 | 1989-11-08 | Toshiba Corp | 携帯可能電子装置 |
JPH03212749A (ja) * | 1990-01-17 | 1991-09-18 | Fuji Xerox Co Ltd | マルチプロセッサシステム |
JPH05334266A (ja) * | 1992-06-01 | 1993-12-17 | Fujitsu Ltd | サーバ・クライアントモデルの処理装置 |
JPH0652054A (ja) * | 1992-03-31 | 1994-02-25 | Toshiba Corp | 仮想記憶制御装置 |
JP2005050320A (ja) * | 2003-07-16 | 2005-02-24 | Matsushita Electric Ind Co Ltd | アクセス方法 |
-
2005
- 2005-04-07 JP JP2005110609A patent/JP4591163B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59121561A (ja) * | 1982-12-28 | 1984-07-13 | Fuji Facom Corp | マルチプロセサシステムにおける共有資源アクセス保護方式 |
JPH01277993A (ja) * | 1988-04-28 | 1989-11-08 | Toshiba Corp | 携帯可能電子装置 |
JPH03212749A (ja) * | 1990-01-17 | 1991-09-18 | Fuji Xerox Co Ltd | マルチプロセッサシステム |
JPH0652054A (ja) * | 1992-03-31 | 1994-02-25 | Toshiba Corp | 仮想記憶制御装置 |
JPH05334266A (ja) * | 1992-06-01 | 1993-12-17 | Fujitsu Ltd | サーバ・クライアントモデルの処理装置 |
JP2005050320A (ja) * | 2003-07-16 | 2005-02-24 | Matsushita Electric Ind Co Ltd | アクセス方法 |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008152846A1 (ja) * | 2007-06-13 | 2008-12-18 | Renesas Technology Corp. | 制御回路および処理装置 |
JP2008310460A (ja) * | 2007-06-13 | 2008-12-25 | Renesas Technology Corp | 制御回路、記憶媒体、処理装置、組込みシステムならびに領域管理方法 |
JP2010009490A (ja) * | 2008-06-30 | 2010-01-14 | Internatl Business Mach Corp <Ibm> | コンピュータプログラム、共有オブジェクト制御装置及び共有オブジェクト制御方法 |
JP2012164253A (ja) * | 2011-02-09 | 2012-08-30 | Denso Corp | マイクロコンピュータ |
US9792234B2 (en) | 2011-12-21 | 2017-10-17 | Intel Corporation | Secure direct memory access |
JP2014048904A (ja) * | 2012-08-31 | 2014-03-17 | Fuji Electric Co Ltd | 制御装置、そのデータ保護方法およびデータ保護解除方法 |
CN106462361A (zh) * | 2014-05-09 | 2017-02-22 | 美光科技有限公司 | 用于可重新配置存储器***的虚拟化物理地址 |
JP2017515238A (ja) * | 2014-05-09 | 2017-06-08 | マイクロン テクノロジー, インク. | 再構成可能なメモリシステムのための仮想化された物理アドレス |
CN106462361B (zh) * | 2014-05-09 | 2018-06-08 | 美光科技公司 | 用于可重新配置存储器***的虚拟化物理地址 |
JP2016167275A (ja) * | 2016-03-24 | 2016-09-15 | インテル・コーポレーション | 安全なダイレクトメモリアクセス |
CN114721493A (zh) * | 2022-06-10 | 2022-07-08 | 深圳市航顺芯片技术研发有限公司 | 芯片启动方法、计算机设备及可读存储介质 |
Also Published As
Publication number | Publication date |
---|---|
JP4591163B2 (ja) | 2010-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7590869B2 (en) | On-chip multi-core type tamper resistant microprocessor | |
JP4591163B2 (ja) | バスアクセス制御装置 | |
US7444668B2 (en) | Method and apparatus for determining access permission | |
JP4872001B2 (ja) | メモリ・アクセス安全性管理 | |
JP3880933B2 (ja) | 耐タンパマイクロプロセッサ及びキャッシュメモリ搭載プロセッサによるデータアクセス制御方法 | |
JP5114617B2 (ja) | 秘密鍵を保護する、セキュア端末、プログラム、および方法 | |
CN107729758B (zh) | 用于多租户云工作量的安全处理器 | |
US20070180271A1 (en) | Apparatus and method for providing key security in a secure processor | |
CN102171704A (zh) | 用硬件加密存储设备进行外部加密和恢复管理 | |
JP2006350782A (ja) | プロセッサ及びシステム | |
US20030172214A1 (en) | Data processing system with peripheral access protection and method therefor | |
JP4945053B2 (ja) | 半導体装置、バスインターフェース装置、およびコンピュータシステム | |
JP2010267135A (ja) | メモリコントローラ | |
US11748493B2 (en) | Secure asset management system | |
CN107832589A (zh) | 软件版权保护方法及其*** | |
JP2007109053A (ja) | バスアクセス制御装置 | |
WO2005121979A1 (ja) | アクセス制御装置及びアクセス制御方法 | |
JP4972692B2 (ja) | Dma制御装置およびデータ転送方法 | |
JP2002244757A (ja) | 半導体回路 | |
JP5494389B2 (ja) | 電子制御装置 | |
JP2011150457A (ja) | 情報処理装置およびメモリアクセス制御方法 | |
JP2010134572A (ja) | セキュリティを実現する装置、および方法 | |
JP2011150495A (ja) | 記憶装置 | |
US20050210274A1 (en) | Apparatus and method for intellectual property protection using the microprocessor serial number | |
JP5942612B2 (ja) | 情報記憶装置及びそのアクセス判定方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080111 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20080213 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100511 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100628 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100817 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100830 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130924 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130924 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |