JP2006287989A - Ripple filter circuit - Google Patents

Ripple filter circuit Download PDF

Info

Publication number
JP2006287989A
JP2006287989A JP2005100322A JP2005100322A JP2006287989A JP 2006287989 A JP2006287989 A JP 2006287989A JP 2005100322 A JP2005100322 A JP 2005100322A JP 2005100322 A JP2005100322 A JP 2005100322A JP 2006287989 A JP2006287989 A JP 2006287989A
Authority
JP
Japan
Prior art keywords
voltage
ripple
mos transistor
reference voltage
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005100322A
Other languages
Japanese (ja)
Inventor
Makoto Komatsu
誠 小松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2005100322A priority Critical patent/JP2006287989A/en
Publication of JP2006287989A publication Critical patent/JP2006287989A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E40/00—Technologies for an efficient electrical power generation, transmission or distribution
    • Y02E40/40—Arrangements for reducing harmonics

Landscapes

  • Supply And Distribution Of Alternating Current (AREA)
  • Direct Current Feeding And Distribution (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a ripple filter circuit for setting voltage drop at the lower limit of ripple. <P>SOLUTION: The ripple filter circuit comprises a power MOS transistor 111 and can regulate the filter output by the lower limit of ripple. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は直流電源ライン上に発生したリップル成分を低減するために使用されるリップルフィルタ回路に関する。   The present invention relates to a ripple filter circuit used for reducing a ripple component generated on a DC power supply line.

（特許文献１）などに記載された従来のリップルフィルタ回路は、図４に示すように構成されている。
ＤＣ／ＤＣコンバータ３０１の出力電圧で第１の負荷３０３を駆動することによって、電源ラインＡに図５（ａ）に示したように入力電圧Ｖｉｎの直流成分の上に±Ｖｒのリップルが発生する場合がある。 The conventional ripple filter circuit described in (Patent Document 1) is configured as shown in FIG.
By driving the first load 303 with the output voltage of the DC / DC converter 301, a ripple of ± Vr is generated on the DC component of the input voltage Vin as shown in FIG. There is a case.

このような場合に、電源仕様の規格範囲が厳しい第２の負荷回路３０７にさらに給電する場合には、直列制御用のＰＮＰトランジスタ３１１と誤差増幅器３１５およびリップル電圧検出回路３０２などで構成されているリップルフィルタ回路を介して、供給電圧に含まれるリップルを低減して、図５（ｂ）のように処理した供給電圧を給電している。   In such a case, when further power is supplied to the second load circuit 307 having a strict standard range of the power supply specification, it is composed of a PNP transistor 311 for series control, an error amplifier 315, a ripple voltage detection circuit 302, and the like. The ripple included in the supply voltage is reduced through the ripple filter circuit, and the supply voltage processed as shown in FIG. 5B is supplied.

このリップルフィルタ回路は次のように構成されている。
誤差増幅器３１５の非反転入力端子（＋）には、入力電圧としての前記電源ラインＡの電圧を抵抗３１８と抵抗３１９で分圧し、コンデンサ３２０により平均化された電圧が印加されている。 This ripple filter circuit is configured as follows.
To the non-inverting input terminal (+) of the error amplifier 315, the voltage of the power supply line A as an input voltage is divided by a resistor 318 and a resistor 319, and a voltage averaged by the capacitor 320 is applied.

誤差増幅器３１５の反転入力端子（−）には、ＰＮＰトランジスタ３１１のコレクタの電圧（出力電圧（Ｖｏ））が抵抗３１６を通して印加されるとともに、この誤差増幅器３１５の反転入力端子（−）には、前記入力電圧からリップル電圧検出回路３０２が検出したリップル電圧のピーク値Ｖｒが抵抗３１７を通して印加されている。   The voltage (output voltage (Vo)) of the collector of the PNP transistor 311 is applied to the inverting input terminal (−) of the error amplifier 315 through the resistor 316, and the inverting input terminal (−) of the error amplifier 315 is connected to the inverting input terminal (−). The peak value Vr of the ripple voltage detected by the ripple voltage detection circuit 302 from the input voltage is applied through the resistor 317.

抵抗３１８と抵抗３１９を同じ値に、また、抵抗３１６と抵抗３１７を同じ値にすれば、非反転入力端子（＋）にはＶｉｎ／２が、反転入力端子（−）には（Ｖｏ＋Ｖｒ）／２がそれぞれ印加される。このとき誤差増幅器３１５、抵抗３１４、トランジスタ３１３、抵抗３１２およびＰＮＰトランジスタ３１１から構成される負帰還回路により、非反転入力端子（＋）と反転入力端子（−）が同電位となるように動作する。   If the resistors 318 and 319 are set to the same value, and the resistors 316 and 317 are set to the same value, Vin / 2 is applied to the non-inverting input terminal (+), and (Vo + Vr) / is applied to the inverting input terminal (−). 2 are applied respectively. At this time, the negative feedback circuit including the error amplifier 315, the resistor 314, the transistor 313, the resistor 312 and the PNP transistor 311 operates so that the non-inverting input terminal (+) and the inverting input terminal (−) have the same potential. .

つまり、Ｖｉｎ／２＝（Ｖｏ＋Ｖｒ）／２より、Ｖｏ＝Ｖｉｎ−Ｖｒ
となり、出力電圧（Ｖｏ）は入力電圧（Ｖｉｎ）よりリップル電圧の負の半サイクルのピーク値だけ低い値となる。 That is, from Vin / 2 = (Vo + Vr) / 2, Vo = Vin−Vr
Thus, the output voltage (Vo) is lower than the input voltage (Vin) by the peak value of the negative half cycle of the ripple voltage.

出力電圧（Ｖｏ）が入力電圧（Ｖｉｎ）のリップルの谷の電圧になるように制御する構成であるので、入力電圧（Ｖｉｎ）にリップル分がほとんど無い場合は、出力パワーＰＮＰトランジスタ３１１により生じる電圧降下分だけ低い電圧値が出力電圧（Ｖｏ）となり、入出力電圧差は少なくなる。   Since the output voltage (Vo) is controlled to be a voltage at the ripple valley of the input voltage (Vin), the voltage generated by the output power PNP transistor 311 when there is almost no ripple in the input voltage (Vin). The voltage value that is lower by the drop is the output voltage (Vo), and the input / output voltage difference is reduced.

また、入力電圧（Ｖｉｎ）にリップル分がある場合は、出力電圧（Ｖｏ）は入力電圧のリップル分の谷の電圧となる。
特公平６−９５８０９号公報 When the input voltage (Vin) has a ripple, the output voltage (Vo) is a valley voltage corresponding to the ripple of the input voltage.
Japanese Examined Patent Publication No. 6-95809

しかしながら、入力電圧（Ｖｉｎ）と出力電圧（Ｖｏ）との電位差を小さくして使用したい場合には、バイポーラＰＮＰトランジスタ３１１のエミッタ−コレクタ間電圧ＶＣＥが小さくなってしまう。図６（ａ）はＰＮＰトランジスタ３１１のコレクタ−エミッタ間電圧ＶＣＥ対コレクタ電流ＩＣ特性を示し、コレクタ−エミッタ間電圧ＶＣＥを小さくすると、トランジスタの増幅作用が正常に機能しない飽和領域に入ってしまい、リップルフィルタ回路のフィルタ機能が十分に機能しなくなる。少なくとも、トランジスタのコレクタ−エミッタ間電圧ＶＣＥが飽和電圧ＶＣＥＳＡＴ 以下に電圧では、出力電流を取り出すことはできず、入力電圧（Ｖｉｎ）と出力電圧（Ｖｏ）の電位差を小さくするには限界がある。 However, when it is desired potential difference smaller and using the input voltage (Vin) and, the output voltage (Vo) is the emitter of the bipolar PNP transistor 311 - collector voltage V CE is reduced. FIG. 6A shows the collector-emitter voltage V CE vs. collector current I C characteristics of the PNP transistor 311. When the collector-emitter voltage V CE is reduced, the transistor enters the saturation region where the amplification function does not function normally. As a result, the filter function of the ripple filter circuit does not function sufficiently. At least, if the collector-emitter voltage V CE of the transistor is equal to or lower than the saturation voltage V CESAT , the output current cannot be taken out, and there is a limit to reducing the potential difference between the input voltage (Vin) and the output voltage (Vo). is there.

また、リップル電圧検出回路３０２からの入力に対してはリップル値ごとに抵抗による合わせ込みが必要となり、その調整が困難である。
ＰＮＰトランジスタ３１１の電圧降下を低減するには、トランジスタの占有面積を大きくしたり、誤差増幅器からＰＮＰトランジスタ３１１のベースに過大な電流を供給したりして、トランジスタの出力電流能力を設定する必要がある。 Further, the input from the ripple voltage detection circuit 302 needs to be adjusted by resistance for each ripple value, and adjustment thereof is difficult.
In order to reduce the voltage drop of the PNP transistor 311, it is necessary to set the output current capability of the transistor by increasing the occupied area of the transistor or supplying an excessive current from the error amplifier to the base of the PNP transistor 311. is there.

本発明は、バイポーラトランジスタのような飽和領域によらず、電圧降下をリップル下限値に設定できるリップルフィルタ回路を提供することを目的とする。   An object of the present invention is to provide a ripple filter circuit capable of setting a voltage drop to a ripple lower limit value regardless of a saturation region like a bipolar transistor.

本発明の請求項１記載のリップルフィルタ回路は、リップル成分を含む入力電圧がソース電極側に印加されドレイン電極側をリップル処理出力とした直列制御用ＰチャネルパワーＭＯＳトランジスタと、前記入力電圧のリップル下限値以下の基準電圧を生成して出力する基準電圧発生部と、前記基準電圧発生部の出力の基準電圧と前記ＰチャネルパワーＭＯＳトランジスタのドレイン電圧との差が小さくなる方向に前記ＰチャネルパワーＭＯＳトランジスタのゲート電圧を制御する誤差増幅器とを設けたことを特徴とする。   The ripple filter circuit according to claim 1 of the present invention is a series control P-channel power MOS transistor in which an input voltage including a ripple component is applied to the source electrode side and the drain electrode side is a ripple processing output, and the ripple of the input voltage A reference voltage generating unit that generates and outputs a reference voltage equal to or lower than a lower limit; and the P-channel power in a direction in which a difference between a reference voltage output from the reference voltage generating unit and a drain voltage of the P-channel power MOS transistor decreases. An error amplifier for controlling the gate voltage of the MOS transistor is provided.

本発明の請求項２記載のリップルフィルタ回路は、リップル成分を含む入力電圧がドレイン電極側に印加されゲート電極に前記入力電圧よりも高い電圧が印加されソース電極側をリップル処理出力とした直列制御用ＮチャネルパワーＭＯＳトランジスタと、前記入力電圧のリップル下限値以下の基準電圧を生成して出力する基準電圧発生部と、前記基準電圧発生部の出力の基準電圧と前記ＮチャネルパワーＭＯＳトランジスタのソース電圧との差が小さくなる方向に前記ＮチャネルパワーＭＯＳトランジスタのゲート電圧を制御する誤差増幅器とを設けたことを特徴とする。   The ripple filter circuit according to claim 2 of the present invention is a serial control in which an input voltage including a ripple component is applied to the drain electrode side, a voltage higher than the input voltage is applied to the gate electrode, and the source electrode side is the ripple processing output. N-channel power MOS transistor, a reference voltage generation unit that generates and outputs a reference voltage equal to or lower than the ripple lower limit of the input voltage, a reference voltage output from the reference voltage generation unit, and a source of the N-channel power MOS transistor An error amplifier for controlling the gate voltage of the N-channel power MOS transistor is provided in a direction in which the difference from the voltage decreases.

本発明の請求項３記載のリップルフィルタ回路は、請求項１または請求項２において、基準電圧発生部を、抵抗と電流源の直列回路に前記入力電圧が印加され、前記電流源と並列に平滑コンデンサが接続され、平滑コンデンサの端子電圧を基準電圧としたことを特徴とする。   A ripple filter circuit according to a third aspect of the present invention is the ripple filter circuit according to the first or second aspect, wherein the input voltage is applied to a series circuit of a resistor and a current source and the reference voltage generator is smoothed in parallel with the current source. A capacitor is connected, and the terminal voltage of the smoothing capacitor is used as a reference voltage.

直列制御素子として使用するパワーＭＯＳトランジスタの特性は、図６（ｂ）に示すようにバイポーラトランジスタに見られたような飽和領域がなく、ドレイン−ソース間電圧ＶＤＳがゼロボルト付近の小信号の領域においても、ドレイン電流ＩＤが流れ、トランジスタサイズ（トランジスタの占有面積）を大きくすればその特性は、ゲート−ソース間電圧ＶＧＳごとの特性はそれぞれ図６（ｂ）に一例を仮想線Ｆで示すように傾きが大きくなり、僅かのＶＤＳの印加で大きなドレイン電流ＩＤが流れる。 As shown in FIG. 6B, the characteristics of the power MOS transistor used as the series control element are such that there is no saturation region as seen in the bipolar transistor, and the drain-source voltage V DS is a small signal region near zero volts. In FIG. 6B, if the drain current ID flows and the transistor size (occupied area of the transistor) is increased, the characteristics of the gate-source voltage V GS are shown in FIG. As shown, the slope increases, and a large drain current ID flows when a small amount of VDS is applied.

したがって、このパワーＭＯＳトランジスタの特性を積極的に活用したこの構成によると、入力電圧より僅かに低い基準電圧を生成して、その基準電圧と出力端子の電圧の誤差がゼロになるように負帰還制御することによって、リップル下限値でリップル成分が無い直流電圧を出力端子より出力できる。 Therefore, according to this configuration that actively utilizes the characteristics of this power MOS transistor, a negative reference voltage is generated so that a reference voltage slightly lower than the input voltage is generated and the error between the reference voltage and the output terminal voltage becomes zero. By controlling, a DC voltage having no ripple component at the ripple lower limit value can be output from the output terminal.

以下、本発明のリップルフィルタ回路を各実施の形態に基づいて説明する
（実施の形態１）
図１は本発明の（実施の形態１）のリップルフィルタ回路を備えたＣＤドライブ装置の電源回路を示している。 Hereinafter, a ripple filter circuit of the present invention will be described based on each embodiment (Embodiment 1).
FIG. 1 shows a power supply circuit of a CD drive device provided with a ripple filter circuit of (Embodiment 1) of the present invention.

ＣＤドライブ装置の負荷回路には、信号処理用ＬＳＩや光ピックアップのレーザ駆動用集積回路の他に、電源リップルや大きな出力電流能力と言ったより厳しい電源仕様の規格範囲が要求されるＭＡＳＨ（Multi Stage Noise Shaping）回路ＬＳＩなどが存在している。   In addition to signal processing LSIs and integrated circuits for laser drive of optical pickups, the load circuit of CD drive devices requires MASH (Multi Stage), which requires more strict power supply specification standards such as power supply ripple and large output current capability. Noise shaping) circuit LSIs exist.

電池駆動のＣＤドライブ装置では、電源電池１０１の出力電圧は、ＤＣ／ＤＣコンバータ３０１を介して昇圧され出力電圧Ｖ１に変換されて第１の負荷３０３に直接に給電している。出力電圧Ｖ１は、リップルフィルタ回路１０４を介して第２の負荷３０７に給電している。１０５，１０８は平滑コンデンサである。第１の負荷３０３とは信号処理用ＬＳＩや光ピックアップのレーザ駆動用集積回路であり、第２の負荷３０７はＭＡＳＨ（Multi Stage Noise Shaping）回路ＬＳＩである。   In the battery-driven CD drive device, the output voltage of the power supply battery 101 is boosted via the DC / DC converter 301 and converted into the output voltage V1 to supply power directly to the first load 303. The output voltage V <b> 1 supplies power to the second load 307 through the ripple filter circuit 104. Reference numerals 105 and 108 denote smoothing capacitors. The first load 303 is a signal processing LSI or an integrated circuit for driving a laser of an optical pickup, and the second load 307 is a MASH (Multi Stage Noise Shaping) circuit LSI.

ここでは、第１の負荷３０３を駆動することによって電源ラインＡに、図５（ａ）に示したように、入力電圧Ｖｉｎの直流成分（平均電圧）の上に±Ｖｒのリップル成分が重畳しているとして説明する。   Here, by driving the first load 303, a ripple component of ± Vr is superimposed on the DC component (average voltage) of the input voltage Vin, as shown in FIG. Explain that it is.

リップルフィルタ回路１０４は、誤差増幅器１１５と直列制御用のＰチャネルパワーＭＯＳトランジスタ１１１と基準電圧発生部１０９を有しており、入力端子１１０に印加された入力電圧は、ソース−ゲート間に抵抗１１２が接続されたトランジスタ１１１のソース−ドレインを介して出力端子１１３に接続されている。トランジスタ１１１のゲートに出力が接続された誤差増幅器１１５は、前記電源ラインＡを電源電圧として動作している。   The ripple filter circuit 104 includes an error amplifier 115, a P-channel power MOS transistor 111 for series control, and a reference voltage generator 109. An input voltage applied to the input terminal 110 is a resistor 112 between the source and gate. Is connected to the output terminal 113 via the source-drain of the transistor 111 connected to the. The error amplifier 115 whose output is connected to the gate of the transistor 111 operates with the power supply line A as a power supply voltage.

非反転入力端子（＋）に印加されたサンプル信号と反転入力端子（−）に印加された基準信号との誤差電圧に応じて出力端子の電位が変化する前記誤差増幅器１１５は、非反転入力端子（＋）にトランジスタ１１１のドレインの電圧がサンプル信号として印加され、前記基準電圧発生部１０９の発生した電圧が基準信号として反転入力端子（−）に印加されている。   The error amplifier 115 in which the potential of the output terminal changes according to the error voltage between the sample signal applied to the non-inverting input terminal (+) and the reference signal applied to the inverting input terminal (−) is the non-inverting input terminal. A voltage at the drain of the transistor 111 is applied as a sample signal to (+), and a voltage generated by the reference voltage generator 109 is applied as a reference signal to the inverting input terminal (−).

基準電圧発生部１０９は、前記入力端子１１０に印加された入力電圧を抵抗１１８と電流源１１９との直列回路に印加して、抵抗１１８と電流源１１９との接続点の端子電圧を平滑コンデンサ１２０で平均化して前記非反転入力端子（＊＋）に基準電圧として印加している。   The reference voltage generator 109 applies the input voltage applied to the input terminal 110 to the series circuit of the resistor 118 and the current source 119, and converts the terminal voltage at the connection point between the resistor 118 and the current source 119 to the smoothing capacitor 120. And applied as a reference voltage to the non-inverting input terminal (* +).

ここで前記入力端子１１０への入力電圧が図５（ａ）に示すように、入力電圧Ｖｉｎの直流成分の上に±Ｖｒのリップルが発生している場合、抵抗１１８の両端に電圧Ｖｒ以上の電圧、具体的には、その一例としてＶｒがドロップするように、電流源１１９による電流と抵抗１１８の抵抗値との積が設定されているとする。したがって、反転入力端子（−）にはリップル下限値（Ｖｉｎ−Ｖｒ）に相当する直流の基準電圧が印加されている。   Here, when the input voltage to the input terminal 110 has a ripple of ± Vr on the DC component of the input voltage Vin as shown in FIG. Assume that the product of the current from the current source 119 and the resistance value of the resistor 118 is set so that the voltage, specifically, Vr drops as an example. Therefore, a DC reference voltage corresponding to the ripple lower limit value (Vin−Vr) is applied to the inverting input terminal (−).

また、非反転入力端子（＋）に出力端子１１３を接続することで、吸い込み形として動作する誤差増幅器１１５は、その基準電圧と出力端子の電圧の誤差がゼロになるように負帰還制御して、リップル成分が無い直流電圧を出力端子より出力できる。しかも、その直流電圧は、リップル下限値とほぼ等しくすることができる。   Further, by connecting the output terminal 113 to the non-inverting input terminal (+), the error amplifier 115 operating as a suction type performs negative feedback control so that the error between the reference voltage and the output terminal voltage becomes zero. DC voltage without ripple component can be output from the output terminal. Moreover, the DC voltage can be made substantially equal to the ripple lower limit value.

また、ＰチャネルパワーＭＯＳトランジスタ１１１を直列制御素子として用いており、バイポーラトランジスタに見られたような飽和領域がなく、ドレイン−ソース間電圧ＶＤＳがゼロボルト付近の小信号の領域においても、ドレイン電流ＩＤが流れ、ソース−ドレイン間の電圧降下が０．２ボルト程度と非常に少ない状態で直流電圧を出力端子１１３より出力できる。 Moreover, by using a P-channel power MOS transistor 111 as a serial control device, there is no saturation region as seen in the bipolar transistor, the drain - even in a region of small signal near zero volts source voltage V DS is the drain current ID flows and a DC voltage can be output from the output terminal 113 in a state where the voltage drop between the source and the drain is as low as about 0.2 volts.

このように、リップルの大小に係らずフィルタ出力電圧の設定が容易となる。また、非反転入力端子（＋）を出力端子１１３に直接に接続することで回路構成が単純化でき、また、電流源１１９の電流値または抵抗１１８の抵抗値の調整により基準電圧を容易に設定できる。   Thus, the filter output voltage can be easily set regardless of the magnitude of the ripple. Further, the circuit configuration can be simplified by directly connecting the non-inverting input terminal (+) to the output terminal 113, and the reference voltage can be easily set by adjusting the current value of the current source 119 or the resistance value of the resistor 118. it can.

なお、増幅器１１５内の出力回路部がプッシュプル出力回路で構成される場合、抵抗１１２は必ずしも必要としない。
（実施の形態２）
（実施の形態１）を示す図１では直列制御素子としてＰチャネルパワーＭＯＳトランジスタ１１１を使用していたのに対して、この（実施の形態２）ではＮチャネルパワーＭＯＳトランジスタ２１１が使用されている点が異なっている。 Note that the resistor 112 is not necessarily required when the output circuit portion in the amplifier 115 is configured by a push-pull output circuit.
(Embodiment 2)
In FIG. 1 showing (Embodiment 1), a P-channel power MOS transistor 111 is used as a series control element, whereas in this (Embodiment 2), an N-channel power MOS transistor 211 is used. The point is different.

電池駆動のこのＣＤドライブ装置では、電源電池１０１の出力電圧は、ＤＣ／ＤＣコンバータ１０１を介して昇圧され出力電圧Ｖ１に変換されて第１の負荷３０３に直接に給電している。出力電圧Ｖ１は、入力端子１１０からリップルフィルタ回路１０４を介して出力端子１１３から第２の負荷３０７に給電している。１０５，１０８は平滑コンデンサである。第１の負荷３０３とは信号処理用ＬＳＩや光ピックアップのレーザ駆動用集積回路であり、第２の負荷３０７はＭＡＳＨ（Multi Stage Noise Shaping）回路ＬＳＩである。   In this battery-driven CD drive device, the output voltage of the power supply battery 101 is boosted via the DC / DC converter 101 and converted into the output voltage V1 to supply power directly to the first load 303. The output voltage V <b> 1 is fed from the input terminal 110 to the second load 307 from the output terminal 113 via the ripple filter circuit 104. Reference numerals 105 and 108 denote smoothing capacitors. The first load 303 is a signal processing LSI or an integrated circuit for driving a laser of an optical pickup, and the second load 307 is a MASH (Multi Stage Noise Shaping) circuit LSI.

リップルフィルタ回路１０４は、誤差増幅器１１５と直列制御用のＮチャネルパワーＭＯＳトランジスタ２１１と基準電圧発生部１０９を有しており、入力端子１１０に印加された入力電圧は、パワーＭＯＳトランジスタ２１１のドレインに印加され、パワーＭＯＳトランジスタ２１１のソースが出力端子１１３に接続されている。パワーＭＯＳトランジスタ２１１のゲートは抵抗２１２を介して昇圧回路２０２の出力に接続されている。昇圧回路２０２の出力電圧は、入力端子１１０の入力電圧よりも高い。   The ripple filter circuit 104 includes an error amplifier 115, an N-channel power MOS transistor 211 for series control, and a reference voltage generation unit 109, and an input voltage applied to the input terminal 110 is applied to the drain of the power MOS transistor 211. Applied, the source of the power MOS transistor 211 is connected to the output terminal 113. The gate of the power MOS transistor 211 is connected to the output of the booster circuit 202 via a resistor 212. The output voltage of the booster circuit 202 is higher than the input voltage of the input terminal 110.

非反転入力端子（＋）に印加されたサンプル信号と反転入力端子（−）に印加された基準信号との誤差電圧に応じて出力端子の電位が変化する吐出型として動作する誤差増幅器１１５は、非反転入力端子（＋）にパワーＭＯＳトランジスタ２１１のソースの電圧がサンプル信号として印加され、前記基準電圧発生部１０９の出力信号が基準信号として印加されている。   An error amplifier 115 that operates as a discharge type in which the potential of the output terminal changes according to the error voltage between the sample signal applied to the non-inverting input terminal (+) and the reference signal applied to the inverting input terminal (−), The voltage of the source of the power MOS transistor 211 is applied as a sample signal to the non-inverting input terminal (+), and the output signal of the reference voltage generator 109 is applied as a reference signal.

基準電圧発生部１０９は、前記入力端子１１０に印加された入力電圧を抵抗１１８と電流源１１９との直列回路に印加して、抵抗１１８と電流源１１９との接続点の端子電圧を平滑コンデンサ１２０で平滑して前記反転入力端子（−）に基準電圧として印加している。   The reference voltage generator 109 applies the input voltage applied to the input terminal 110 to the series circuit of the resistor 118 and the current source 119, and converts the terminal voltage at the connection point between the resistor 118 and the current source 119 to the smoothing capacitor 120. And is applied as a reference voltage to the inverting input terminal (−).

前記電源ラインＡを電源電圧として動作している誤差増幅器１１５の出力は、ＮＰＮトランジスタ２１３のベース−エミッタを駆動している。ＮＰＮトランジスタ２１３のコレクタはパワーＭＯＳトランジスタ２１１のゲートに接続されている。   The output of the error amplifier 115 operating with the power supply line A as the power supply voltage drives the base-emitter of the NPN transistor 213. The collector of the NPN transistor 213 is connected to the gate of the power MOS transistor 211.

基準電圧発生部１０９は（実施の形態１）と同様に抵抗１１８の両端にＶｒ以上の電圧降下が生じるように、具体的には電流源１１９の電流値と抵抗１１８の抵抗値との積によって設定されている。   The reference voltage generation unit 109, like (Embodiment 1), specifically depends on the product of the current value of the current source 119 and the resistance value of the resistor 118 so that a voltage drop of Vr or more occurs across the resistor 118. Is set.

このように構成したため、誤差増幅器１１５はＮＰＮトランジスタ２１３を介してＮチャネルパワーＭＯＳトランジスタ２１１のゲート電圧を、基準電圧発生部１０９の出力の基準電圧（Ｖｉｎ−Ｖｒ）と前記ＮチャネルパワーＭＯＳトランジスタ２１１のソース電位との差が小さくなる方向に制御するので、（実施の形態１）と同様の効果が得られる。さらに、ＮチャネルパワーＭＯＳトランジスタ２１１を使用した場合の方が、単位面積当たりの電流能力が大きいため、ＰチャネルパワーＭＯＳトランジスタ１１１の場合に比べて集積回路全体の面積が小さくて済む。   With this configuration, the error amplifier 115 uses the NPN transistor 213 for the gate voltage of the N-channel power MOS transistor 211, the reference voltage (Vin−Vr) of the output of the reference voltage generator 109, and the N-channel power MOS transistor 211. Therefore, the same effect as in Embodiment 1 can be obtained. Further, when the N-channel power MOS transistor 211 is used, the current capacity per unit area is larger, so that the area of the integrated circuit can be smaller than that of the P-channel power MOS transistor 111.

なお、上記の各実施の形態におけるＰチャネルパワーＭＯＳトランジスタ１１１，ＮチャネルパワーＭＯＳトランジスタ２１１の構造としては、図３に示すように格子状に形成されたゲート領域Ｇの中に多数のソース領域Ｓとドレイン領域Ｄとを配置して、各ソース領域Ｓの同士を並列接続し、各ドレイン領域Ｄの同士を並列接続した構造をしているワッフル型パワーＭＯＳトランジスタが好ましい。例えば、ワッフル型パワーＭＯＳトランジスタは、半導体基板の表面にソース／ドレイン領域を一方向に平行に配置する一般のＭＯＳトランジスタと比べて単位面積当たりの電流能力が約５倍であり、ＯＮ抵抗は約１／５になる。平滑コンデンサ１２０としては、寄生抵抗成分が小さい特徴を持つＭＩＭ(金属：容量絶縁膜：金属)構造のコンデンサを使用するのが好ましい。   The structure of the P-channel power MOS transistor 111 and the N-channel power MOS transistor 211 in each of the above embodiments is such that a large number of source regions S are included in the gate region G formed in a lattice shape as shown in FIG. And a drain region D, a waffle type power MOS transistor having a structure in which the source regions S are connected in parallel and the drain regions D are connected in parallel is preferable. For example, a waffle type power MOS transistor has a current capability per unit area of about five times that of a general MOS transistor in which source / drain regions are arranged in parallel in one direction on the surface of a semiconductor substrate, and an ON resistance is about 1/5. As the smoothing capacitor 120, it is preferable to use a capacitor having an MIM (metal: capacitance insulating film: metal) structure having a characteristic of a small parasitic resistance component.

また、上記の各実施の形態ではＣＤドライブ装置への使用を例に挙げて説明したが、使用例としてはこの他に、マイクロコンピュータ用ＩＣチップに内蔵された電源回路に使用するなど、各種の電源回路に使用することができる。   In each of the above-described embodiments, the use for a CD drive device has been described as an example. However, there are various other uses such as a power supply circuit built in an IC chip for a microcomputer. Can be used for power supply circuit.

本発明のリップルフィルタ回路は、各種の電源回路に発生したリップルを低減することができ、電源回路の電源仕様の改善に寄与できる。   The ripple filter circuit of the present invention can reduce ripples generated in various power supply circuits, and can contribute to improvement of power supply specifications of the power supply circuit.

本発明の（実施の形態１）のリップルフィルタ回路を備えた電源回路の構成図Configuration diagram of a power supply circuit including a ripple filter circuit of (Embodiment 1) of the present invention 本発明の（実施の形態２）のリップルフィルタ回路を備えた電源回路の構成図Configuration diagram of a power supply circuit including a ripple filter circuit according to (Embodiment 2) of the present invention 本発明で使用したパワーＭＯＳトランジスタの構造を示す拡大平面図An enlarged plan view showing the structure of a power MOS transistor used in the present invention 従来のリップルフィルタ回路を備えた電源回路の構成図Configuration diagram of power supply circuit with conventional ripple filter circuit 同従来例の入出力波形図Input / output waveform diagram of the conventional example 一般的なバイポーラトランジスタとパワーＭＯＳトランジスタの特性図Typical bipolar transistor and power MOS transistor characteristics

符号の説明Explanation of symbols

１０４ リップルフィルタ回路
１０５，１０８ 平滑コンデンサ
１０９ 基準電圧発生部
１１０ 入力端子
１１１ 直列制御用のＰチャネルパワーＭＯＳトランジスタ
１１３ 出力端子
１１５ 誤差増幅器
１１８ 抵抗
１１９ 電流源
１２０ 平滑コンデンサ
２１１ ＮチャネルパワーＭＯＳトランジスタ
３０１ ＤＣ／ＤＣコンバータ
３０３ 第１の負荷
３０７ 第２の負荷
Ａ 電源ライン 104 Ripple filter circuits 105 and 108 Smoothing capacitor 109 Reference voltage generator 110 Input terminal 111 P-channel power MOS transistor 113 for series control 113 Output terminal 115 Error amplifier 118 Resistance 119 Current source 120 Smoothing capacitor 211 N-channel power MOS transistor 301 DC / DC converter 303 First load 307 Second load A Power line

Claims (3)

リップル成分を含む入力電圧がソース電極側に印加されドレイン電極側をリップル処理出力とした直列制御用ＰチャネルパワーＭＯＳトランジスタと、
前記入力電圧のリップル下限値以下の基準電圧を生成して出力する基準電圧発生部と、
前記基準電圧発生部の出力の基準電圧と前記ＰチャネルパワーＭＯＳトランジスタのドレイン電圧との差が小さくなる方向に前記ＰチャネルパワーＭＯＳトランジスタのゲート電圧を制御する誤差増幅器と
を設けたリップルフィルタ回路。 A P-channel power MOS transistor for series control in which an input voltage including a ripple component is applied to the source electrode side and the drain electrode side is a ripple processing output;
A reference voltage generator that generates and outputs a reference voltage equal to or lower than the ripple lower limit of the input voltage;
A ripple filter circuit provided with an error amplifier for controlling the gate voltage of the P-channel power MOS transistor in a direction in which the difference between the reference voltage of the output of the reference voltage generator and the drain voltage of the P-channel power MOS transistor is reduced. リップル成分を含む入力電圧がドレイン電極側に印加されゲート電極に前記入力電圧よりも高い電圧が印加されソース電極側をリップル処理出力とした直列制御用ＮチャネルパワーＭＯＳトランジスタと、
前記入力電圧のリップル下限値以下の基準電圧を生成して出力する基準電圧発生部と、
前記基準電圧発生部の出力の基準電圧と前記ＮチャネルパワーＭＯＳトランジスタのソース電圧との差が小さくなる方向に前記ＮチャネルパワーＭＯＳトランジスタのゲート電圧を制御する誤差増幅器と
を設けたリップルフィルタ回路。 An N-channel power MOS transistor for series control in which an input voltage including a ripple component is applied to the drain electrode side, a voltage higher than the input voltage is applied to the gate electrode, and the source electrode side is a ripple processing output;
A reference voltage generator that generates and outputs a reference voltage equal to or lower than the ripple lower limit of the input voltage;
A ripple filter circuit provided with an error amplifier for controlling the gate voltage of the N-channel power MOS transistor in a direction in which the difference between the reference voltage of the output of the reference voltage generator and the source voltage of the N-channel power MOS transistor is reduced. 基準電圧発生部を、抵抗と電流源の直列回路に前記入力電圧が印加され、前記電流源と並列に平滑コンデンサが接続され、平滑コンデンサの端子電圧を基準電圧としたことを特徴とする
請求項１または請求項２記載のリップルフィルタ回路。 The reference voltage generating unit is characterized in that the input voltage is applied to a series circuit of a resistor and a current source, a smoothing capacitor is connected in parallel with the current source, and a terminal voltage of the smoothing capacitor is used as a reference voltage. The ripple filter circuit according to claim 1 or 2.
JP2005100322A 2005-03-31 2005-03-31 Ripple filter circuit Pending JP2006287989A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005100322A JP2006287989A (en) 2005-03-31 2005-03-31 Ripple filter circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005100322A JP2006287989A (en) 2005-03-31 2005-03-31 Ripple filter circuit

Publications (1)

Publication Number Publication Date
JP2006287989A true JP2006287989A (en) 2006-10-19

Family

ID=37409326

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005100322A Pending JP2006287989A (en) 2005-03-31 2005-03-31 Ripple filter circuit

Country Status (1)

Country Link
JP (1) JP2006287989A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012010332A (en) * 2010-06-25 2012-01-12 Micrel Inc Load switch
CN112803736A (en) * 2021-03-08 2021-05-14 江苏硅国微电子有限公司 Circuit and method for reducing output ripple of DC-DC converter

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012010332A (en) * 2010-06-25 2012-01-12 Micrel Inc Load switch
CN112803736A (en) * 2021-03-08 2021-05-14 江苏硅国微电子有限公司 Circuit and method for reducing output ripple of DC-DC converter

Similar Documents

Publication Publication Date Title
JP5118940B2 (en) Power supply
US6229350B1 (en) Accurate, fast, and user programmable hysteretic comparator
US20050231177A1 (en) Power supply device and switching power supply device
US7453251B1 (en) Voltage tracking reference for a power regulator
JP4721274B2 (en) DC / DC converter
JP2007252137A (en) Non-insulated step-down type dc-dc converter
JP2009207242A (en) Power supply device
JP2008172905A (en) Semiconductor device
TWI774467B (en) Amplifier circuit and method for reducing output voltage overshoot in amplifier circuit
JP5857680B2 (en) Phase compensation circuit and semiconductor integrated circuit
JP4328290B2 (en) Power supply circuit, semiconductor integrated circuit device, electronic apparatus, and control method for power supply circuit
JP2009153278A (en) Switching power circuit
JP2006287989A (en) Ripple filter circuit
JP2007538475A (en) Gate driver output stage with bias circuit for high and wide operating voltage range
US20070009110A1 (en) Muting circuit and semiconductor integrated circuit
JP2005018311A (en) Power circuit
JP2001333571A (en) Drive signal supply circuit
JP2007252197A (en) Non-insulated step-down type dc-dc converter
JP2007219901A (en) Reference current source circuit
JP3542022B2 (en) regulator
JP7100477B2 (en) Audio amplifiers, audio output devices and electronic devices using them
KR101375549B1 (en) Method of forming a voltage regulator and structure therefor
JP5062188B2 (en) POWER CIRCUIT, ELECTRONIC DEVICE, SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE, AND POWER CIRCUIT CONTROL METHOD
JP3453039B2 (en) DC stabilized power supply
JP2002315317A (en) Dc/dc converter and switching noise reduction method thereof