JP2006286943A - サブマウント基板及びその製造方法 - Google Patents
サブマウント基板及びその製造方法 Download PDFInfo
- Publication number
- JP2006286943A JP2006286943A JP2005105044A JP2005105044A JP2006286943A JP 2006286943 A JP2006286943 A JP 2006286943A JP 2005105044 A JP2005105044 A JP 2005105044A JP 2005105044 A JP2005105044 A JP 2005105044A JP 2006286943 A JP2006286943 A JP 2006286943A
- Authority
- JP
- Japan
- Prior art keywords
- solder layer
- submount
- temperature
- composition
- differential thermal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0103—Zinc [Zn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01042—Molybdenum [Mo]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01049—Indium [In]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
Landscapes
- Die Bonding (AREA)
- Led Device Packages (AREA)
Abstract
【解決手段】 半導体素子が搭載されるサブマウント1において、サブマウント基板2の表面に形成され、半導体素子を接合する半田層4を含み、半田層4は、その構成元素の共晶組成ではない組成である。この場合、半田層4の溶解開始温度と完全溶解温度との間にとくに10℃以上の温度差があることが好ましい。このため、半導体素子を搭載する接合工程において、従来の共晶組成の半田よりも幅の広い温度範囲で接合でき、かつ、より低い温度での接合ができる。
【選択図】 図1
Description
このように、サブマウントはダイボンドされる際のハンダ材的な作用と共に、ダイボンド中の放熱用金属ブロックの熱膨張による光半導体素子の歪を緩和するために非常に重要な部品である。
しかしながら、局所的急加熱方法を用いて加熱を行なった場合、サブマウントや半導体素子の材料の違い、あるいは、加熱装置の性能などのためにしばしば加熱温度にバラツキが起こる。そして、加熱装置の温度が目標とする接合温度に対して低い場合には、未溶融接合や半田の濡れ低下などの不良が発生し易かった。逆に、加熱装置の温度が目標とする接合温度に対して高い場合には、半導体素子チップの破壊などによる不良が発生することがあった。
上記構成において、好ましくは、前記半田層の溶解開始温度と完全溶解温度との間に温度差がある。好ましくは、この温度差は、10℃以上である。
また、好ましくは、半田層を加熱するときの示差熱挙動において、最初に示差熱変動を示す温度と、完全溶解を示す示差熱変動終了を示す温度との差が10℃よりも大きい。
半田層を加熱するときの示差熱挙動において、最初に示差熱変動を示す温度と、完全溶解を示す示差熱変動終了を示す温度との間には、示差熱ピーク点を2点以上有することが好ましい。
半田層を構成する材料は、Au,Ag,Cu,Zn,In,Bi,Fe,Pb,Ti,Al,Sb,Niを少なくとも1種以上含む金属材料とSnとの合金であってよい。好ましくは、サブマウント基板を構成する材料は、窒化アルミニウム、炭化珪素、シリコンの何れかである。
したがって、半導体素子を搭載したときに接合バラツキの小さいサブマウントを得ることができる。
本発明の実施形態に係るサブマウントの構造について、図を参照しながら説明する。
図1は本発明のサブマウントの構造を模式的に示す断面図である。図1に示すように、本発明のサブマウント1は、サブマウント基板2と、サブマウント基板2の上面にサブマウント基板2の一部又は全部を覆うようにした電極層3と、この電極層3の表面に半田層4を形成している。
一方、サブマウント1の素子を搭載する上面と反対の面、すなわち、金属放熱体を被着するサブマウント基板2の裏面の一部あるいは全部を覆うように電極層5及び半田層6を形成する。
ここで、サブマウント基板2の上面において、電極層3の半田層4を形成する箇所は、素子が発光ダイオードなどの場合には全面でもよいし、電極パターンであってもよい。また、電極層3の一部には、外部端子との接続のために金線やアルミニウム線を接続し、電気回路を形成してもよい。電極層3及び電極層5は同じ材料であり、また、半田層4及び半田層6も同じ材料とすることができる。
この場合、半田層4の加熱時、最初の吸収示差熱温度のピークで、半田接合に十分な液相を得ることができる。次に、さらに加熱すると高温側で吸収示差熱温度のピークを示す温度に達し、さらに十分な液相が得られる。したがって、半田層4を加熱するときの示差熱挙動において、最初に示差熱変動を示す温度と、完全溶解を示す示差熱変動終了を示す温度との、差が10℃よりも大きくすることが望ましい。この温度差が10℃以下では、半田層4の溶解温度幅十分に広くできないので好ましくない。
また、前記半田層を加熱するときの示差熱挙動において、最初に示差熱変動を示す温度と、完全溶解を示す示差熱変動終了を示す温度との間には、示差熱ピーク点を2点以上有していてもよい。
図2は、本発明のサブマウントに半導体素子を搭載した構造を模式的に示す断面図である。図2に示すように本発明のサブマウント1において、半導体素子7は半田層4により半田接合される。
ここで、半導体素子とは、レーザーダイオード又は発光ダイオードのような発光素子、ダイオード、高周波増幅やスイッチングに使用されるトランジスタやサイリスタのような能動素子、集積回路などが含まれる。
このように半田層4の組成を共晶組成から外れた組成にすることにより、半田層4の溶融温度幅を、共晶組成では共晶点温度1点に限られるのに対して、固相線温度で示される溶融開始温度から、液相線温度で示される溶融終了温度まで広くできる。このため、溶融開始温度以上であれば、半田層4中には、液相を含む状態になるため、半導体素子7を接合したときには、半導体素子7の電極との相互拡散が起こり、容易に接合ができると推定される。
最初に、サブマウント基板2を用意し、その両面をラッピング装置により研削する。さらに、ポリッシング装置などを用い、仕上げ研磨を実施する。
次に、研磨済みサブマウント基板2を洗浄し、表面清浄化を行い、サブマウント基板2の素子搭載側の面に電極層3を所定の回路パターンで形成するため、パターニング工程を行なう。パターニング工程はフォトリソグラフィ法を用い、電極層3の膜が形成されるべき領域以外のサブマウント基板2の表面にレジスト膜を形成する。
次に、電極層3となる金属層を、真空蒸着法などにより成膜する。真空蒸着としては、電子ビーム蒸着法、抵抗加熱法、スパッタ法などの方法を用いることができる。
続いて、リフトオフ工程によりサブマウント基板2の上面に電極層3の形成を行なう。具体的には、レジスト剥離液により上記パターニング工程において形成されたレジスト膜を、レジスト膜上に蒸着した金属層とともに、レジスト膜の膨潤を利用して除去する。これにより、サブマウント基板2上に所定のパターンを有する電極層3を形成することができる。レジスト剥離液としては、アセトン、イソプロピルアルコールやその他のレジスト剥離液を用いることができる。
次に、電極層3の表面を清浄化し、所定のパターンの半田層4を形成するためのパターニング工程を行う。パターニングには、フォトリソグラフィ法を用いることができる。ここで、電極層3の清浄化には、ウェット洗浄や、プラズマ又はUV照射中のオゾン分解のようなドライ洗浄を用いることができる。
ここで、半田層4の組成は、それぞれの原料の蒸発速度と膜生成速度から、所定の膜組成になるように設計し、それぞれの蒸発速度を制御することで、半田層4の深さ方向の組成が均一になるように蒸着すればよい。また、半田層4の面内の組成は、蒸着装置中の基板保持ドームの形状や原料の蒸発機構を適正化することで均一にすることが望ましい。
最後に、サブマウント基板2を所定の寸法で分割する。図3は、本発明のサブマウントの製造方法における分割前のダイシング工程を模式的に示す部分断面図である。
図3に示すように、上記の方法で製造した分割前のサブマウント基板21は、点線で示した位置22をダイヤモンドディスクを用いたダイシング法などにより切削し、分離することにより、所望の寸法のサブマウント1を得ることができる。このダイシング法は、レーザーを用いたスクライブ若しくは溶断する方法でもよい。
これにより、本発明のサブマウント1の製造方法によれば、半導体素子7との半田接合性のよいサブマウント1を、歩留まりよく製造することができる。
高熱伝導性(170〜270W/mK)の焼結窒化アルミニウム基板2の両面を平均粗さ(Ra)を0.2μm以下となるように、ラッピング装置によって研削し、ポリッシング装置を用いて仕上げ研磨を行なった。
研磨した窒化アルミニウム基板2をウェット洗浄法により表面清浄化した。
次に、素子を搭載する側の面に、フォトリソグラフィ法により電極層3を形成しない領域をレジスト膜で被覆した。サブマウント1の寸法を1mm×2mm角となるように、電極層3のパターンを形成した。
次に、真空蒸着装置によりAu層を、0.2〜0.4μmの厚さに堆積し、剥離液としてアセトンを用いてリフトオフ工程を行ない、電極層3を形成した。
続いて、電極層3と同様にフォトリソグラフィ法および真空蒸着法を用い、リフトオフにより半田層4を形成した。最初に、Au及びSnの蒸発源を備えた電子ビーム蒸着装置により、Au窒化アルミニウム基板2表面に形成した電極層3に半田層4を形成した。この半田層4の組成は、堆積した半田層4の組成をAu:Sn=20:80(元素比)となるように調整し、Au−Snの共晶組成比から外れるように調整した。これは、この組成の半田層4の液相線温度から定義される融点をAu−Snの共晶組成であるAu:Sn=70:30(元素比)の融点と同じくし、後述する比較例と比較する目的もある。
次に、剥離液としてアセトンを用いてリフトオフ工程を行ない、半田層4のパターンを形成した。
最後に、得られた窒化アルミニウム基板2を、ダイシング装置を用いて、1mm×2mm角に切断し、実施例のサブマウント1を製造した。
(比較例)
半田層4の組成を共晶組成であるAu:Sn=30:70(元素比)となるように調整した以外は、実施例と同じ工程でサブマウントを製造した。
最初に、実施例及び比較例で製造したサブマウント1に形成した半田層4の溶解温度幅を測定した。測定は、半田層4を加熱し、半田層4の溶解温度幅の測定を、高温顕微鏡を用いた溶解状態の目視観察と、示差走査熱量測定(DSC: Differential Scanning Calorimetry)により行った。具体的には、DSC測定において、加熱時に相変態の起こる温度すなわち示唆熱ピークを測定し、固相線に相当する最初のピークから、液相線に相当するピークまでを、溶解温度幅とした。
図4は、実施例におけるDSC測定の結果を示す図である。図において、横軸は温度(℃)を示し、縦軸は示差熱(μW)を示しており、−側が吸熱反応である。図4から明らかなように、実施例の場合には、219℃から半田層4の溶解が始まり(図4の矢印A参照)、完全溶解温度は285℃であることが分かる(図4の矢印B参照)。
表1から明らかなように、実施例の半田層4の溶解温度幅は66℃であり、一方、比較例の半田層は共晶組成であり溶解温度幅は10℃である。これから、実施例の半田層4の溶解開始温度幅が219℃と比較例よりも58℃低くなり、完全溶解温度までの溶解温度幅が66℃という広い温度幅となることが判明した。
半田接合強度を調べるために、加熱装置によりサブマウント1の半田層4を溶解させた後に、半導体素子7を上部から接合し、接合させたのちに冷却したサンプルを作製し、評価用テープによるテープ剥離テストと、剥離状態の観察を行った。テープ剥離テストは、一般に金属の密着強度測定に用いられる手法と同じであり、使用するテープは、一定の粘着力を持つものを使用した。接合した半導体素子7の電極のうち、テープ剥離テストにより剥離の起こったものを接合不良とし、不良個数の割合を持って接合状態とした。
ここで、半導体素子7としては、電極が300μm角の寸法を有する発光ダイオードを用い、サンプル数は、実施例及び比較例共に各100個とした。
一方、比較例では、240℃〜265℃ではテープ剥離率は100%となり、接合できず、285℃で15%となり、290℃でテープ剥離率は0%となった。このように、比較例では290℃まで温度を上げないと接合できなかった。
2 :サブマウント基板
3 :電極層(素子搭載側)
4 :半田層(素子搭載側)
4a:半田層が剥がれた領域
4b:剥がれた半田層
5 :電極層(金属放熱体側)
6 :半田層(金属放熱体側)
7:半導体素子(発光ダイオード)
21:分割前のサブマウント基板
22:ダイシングライン位置
Claims (8)
- 半導体素子が搭載されるサブマウントにおいて、
サブマウント基板の表面に形成され、半導体素子を接合する半田層を含んでおり、
上記半田層が、その構成元素の共晶組成以外の組成であることを特徴とする、記載のサブマウント。 - 前記半田層の溶解開始温度と完全溶解温度との間に温度差があることを特徴とする、請求項1に記載のサブマウント。
- 前記温度差は、10℃以上であることを特徴とする、請求項2に記載のサブマウント。
- 前記半田層を加熱するときの示差熱挙動において、最初に示差熱変動を示す温度と、完全溶解を示す示差熱変動終了を示す温度との差が10℃よりも大きいことを特徴とする、請求項1に記載のサブマウント。
- 前記半田層を加熱するときの示差熱挙動において、最初に示差熱変動を示す温度と、完全溶解を示す示差熱変動終了を示す温度との間には、示差熱ピーク点を2点以上有することを特徴とする、請求項1又は4に記載のサブマウント。
- 前記半田層を構成する材料が、Au,Ag,Cu,Zn,In,Bi,Fe,Pb,Ti,Al,Sb,Niを少なくとも1種以上含む金属材料とSnとの合金であることを特徴とする、請求項1に記載のサブマウント。
- 前記サブマウント基板を構成する材料が、窒化アルミニウム、炭化珪素、シリコンの何れかであることを特徴とする、請求項1に記載のサブマウント。
- サブマウント基板の表面に形成され半導体素子を接合する半田層を含む、サブマウントの製造方法であって、
上記半田層の組成をその構成元素の共晶組成以外の組成となるように、該構成元素毎の蒸着により成膜することを特徴とする、サブマウントの製造方法。
Priority Applications (15)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005105044A JP2006286943A (ja) | 2005-03-31 | 2005-03-31 | サブマウント基板及びその製造方法 |
TW095108527A TWI462236B (zh) | 2005-03-18 | 2006-03-14 | 副載置片及其製造方法 |
TW101142162A TWI514522B (zh) | 2005-03-18 | 2006-03-14 | 副載置片及其製造方法 |
EP12178601A EP2521174A2 (en) | 2005-03-18 | 2006-03-17 | Submount and method of manufacturing the same |
KR1020077021779A KR20070110889A (ko) | 2005-03-18 | 2006-03-17 | 서브 마운트 및 그 제조 방법 |
CN2009101680533A CN101916746B (zh) | 2005-03-18 | 2006-03-17 | 副安装座及其制造方法 |
US11/908,861 US8472208B2 (en) | 2005-03-18 | 2006-03-17 | Submount and method of manufacturing the same |
CN 200910168047 CN101656236B (zh) | 2005-03-18 | 2006-03-17 | 副安装座及其制造方法 |
KR1020107008351A KR20100059986A (ko) | 2005-03-18 | 2006-03-17 | 서브 마운트 및 그 제조 방법 |
KR1020107008352A KR20100059987A (ko) | 2005-03-18 | 2006-03-17 | 서브 마운트 및 그 제조 방법 |
CN200680012991.9A CN101194359B (zh) | 2005-03-18 | 2006-03-17 | 副安装座及其制造方法 |
EP06729450A EP1868241A4 (en) | 2005-03-18 | 2006-03-17 | AUXILIARY MOUNTING AND METHOD OF MANUFACTURING THE SAME |
PCT/JP2006/305461 WO2006098454A1 (ja) | 2005-03-18 | 2006-03-17 | サブマウントおよびその製造方法 |
EP12178594.3A EP2521173A3 (en) | 2005-03-18 | 2006-03-17 | Submount and method of manufacturing the same |
US13/206,389 US8581106B2 (en) | 2005-03-18 | 2011-08-09 | Submount |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005105044A JP2006286943A (ja) | 2005-03-31 | 2005-03-31 | サブマウント基板及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006286943A true JP2006286943A (ja) | 2006-10-19 |
Family
ID=37408510
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005105044A Pending JP2006286943A (ja) | 2005-03-18 | 2005-03-31 | サブマウント基板及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006286943A (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003258360A (ja) * | 2002-03-06 | 2003-09-12 | Sumitomo Electric Ind Ltd | サブマウントおよび半導体装置 |
-
2005
- 2005-03-31 JP JP2005105044A patent/JP2006286943A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003258360A (ja) * | 2002-03-06 | 2003-09-12 | Sumitomo Electric Ind Ltd | サブマウントおよび半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8472208B2 (en) | Submount and method of manufacturing the same | |
JP3982284B2 (ja) | サブマウントおよび半導体装置 | |
CN101194359B (zh) | 副安装座及其制造方法 | |
JP4979944B2 (ja) | 素子接合用基板、素子接合基板及びその製造方法 | |
JP2006278463A (ja) | サブマウント | |
JP3912130B2 (ja) | サブマウント | |
JP2007095715A (ja) | サブマウント及びその製造方法 | |
JP2008211101A (ja) | 半田層及びそれを用いたデバイス接合用基板並びにその製造方法 | |
JP3779218B2 (ja) | サブマウントおよび半導体装置 | |
JP2007134744A (ja) | サブマウントおよび半導体装置 | |
JPH04186688A (ja) | 半導体レーザ装置 | |
JP5062545B2 (ja) | サブマウント及びその製造方法 | |
JP2006286943A (ja) | サブマウント基板及びその製造方法 | |
JP2007251142A (ja) | 半田層及びそれを用いた電子デバイス接合用基板並びにその製造方法 | |
JPWO2016190205A1 (ja) | 半導体装置、半導体装置の製造方法、及び接合材料 | |
JP2006216766A (ja) | セラミックス配線基板とそれを用いた半導体装置 | |
JP2000216310A (ja) | ヒ―トシンクおよびその製造方法 | |
JPH04186689A (ja) | 半導体レーザ装置 | |
JPWO2020138278A1 (ja) | 電子部品の接合方法および接合構造体 | |
JPH01134983A (ja) | 光半導体素子用サブマウント | |
JP2003258356A (ja) | サブマウント | |
JPS63233586A (ja) | 半導体発光装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070911 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070911 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101214 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110419 |