JP2006286687A - Method and apparatus of adjusting emi noise and apparatus with emi noise reduction functionality - Google Patents
Method and apparatus of adjusting emi noise and apparatus with emi noise reduction functionality Download PDFInfo
- Publication number
- JP2006286687A JP2006286687A JP2005100712A JP2005100712A JP2006286687A JP 2006286687 A JP2006286687 A JP 2006286687A JP 2005100712 A JP2005100712 A JP 2005100712A JP 2005100712 A JP2005100712 A JP 2005100712A JP 2006286687 A JP2006286687 A JP 2006286687A
- Authority
- JP
- Japan
- Prior art keywords
- emi noise
- value
- bit
- measurement
- reference value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
Description
本発明は、ＬＳＩ等のＥＭＩ（Electromagnetic Interference）対策を要する装置のＥＭＩノイズ低減調整方法等に係り、特に、ＥＭＩノイズをノイズ基準に自動的に適合させるように調整するＥＭＩノイズ低減調整方法及びその装置並びにこのＥＭＩノイズ低減調整装置を備えるＥＭＩノイズ低減機能付き装置に関する。 The present invention relates to an EMI noise reduction adjustment method for an apparatus such as an LSI that requires EMI (Electromagnetic Interference) countermeasures, and more particularly to an EMI noise reduction adjustment method for adjusting EMI noise to automatically match a noise reference and the like. The present invention relates to an apparatus and an apparatus with an EMI noise reduction function including the EMI noise reduction adjustment apparatus.
ＬＳＩ等の半導体装置や携帯電話機等の電子機器は、動作周波数が高周波になる程、ＥＭＩノイズが周囲に放射されるため、ＥＭＩノイズが基準値以下となるように対策を施す必要がある。このため、下記特許文献１では、ＥＭＩノイズ対策が必要な装置のＥＭＩノイズをシミュレーションにより解析し、装置の設計段階で最適な設計ができるようにしている。
Semiconductor devices such as LSIs and electronic devices such as mobile phones radiate EMI noise to the surroundings as the operating frequency becomes higher. Therefore, it is necessary to take measures so that the EMI noise falls below a reference value. For this reason, in
しかしながら、実際に装置を組み立てる場合、ＥＭＩノイズを実際に測定し、基準に適合しない場合には装置を構成するボードを別のボードに交換したり、ボードの構成部品を交換したりして、ＥＭＩノイズが基準に適合するに改造する必要が生じる。斯かる改造は、従来は人手によって行われ、作業が面倒であると共に長時間の試行錯誤が必要となり、ＥＭＩノイズ対策装置の製造コストを増大させる要因になっている。 However, when actually assembling the device, EMI noise is actually measured, and if it does not meet the standards, the board constituting the device can be replaced with another board, or the components of the board can be replaced. The noise needs to be modified to meet the standards. Such remodeling is conventionally performed manually, which is troublesome and requires a long trial and error, which increases the manufacturing cost of the EMI noise countermeasure device.
本発明の目的は、ＥＭＩノイズの低減調整を自動で行うことが可能なＥＭＩノイズ低減調整方法及びその装置並びにこのＥＭＩノイズ低減調整装置を搭載したＥＭＩノイズ低減機能付き装置を提供することにある。 An object of the present invention is to provide an EMI noise reduction adjustment method and apparatus capable of automatically performing EMI noise reduction adjustment, and an apparatus with an EMI noise reduction function equipped with the EMI noise reduction adjustment apparatus.
本発明のＥＭＩノイズ低減調整方法及びその装置並びにこのＥＭＩノイズ低減調整装置を搭載したＥＭＩノイズ低減機能付き装置は、ＥＭＩノイズ対策を施す装置の複数の対策項目毎に夫々複数の調整値を用意しておき、前記複数の対策項目と夫々の前記調整値との組み合わせの１つで前記装置を動作させたときのＥＭＩノイズを測定すると共に該測定値とノイズ基準値とを比較し、該比較の結果、前記測定値が前記ノイズ基準値に適合しないときは前記組み合わせを自動的に変更して再び前記測定と前記比較を行い、前記測定値が前記ノイズ基準値に適合したときこのときの前記組み合わせを保持して前記装置内に設定することを特徴とする。 The EMI noise reduction adjustment method and apparatus of the present invention, and the apparatus with the EMI noise reduction function equipped with the EMI noise reduction adjustment apparatus, prepare a plurality of adjustment values for each of a plurality of countermeasure items of the apparatus that takes measures against EMI noise. In addition, EMI noise when the device is operated with one of the combinations of the plurality of countermeasure items and the respective adjustment values is measured, the measured value is compared with a noise reference value, and the comparison As a result, when the measured value does not match the noise reference value, the combination is automatically changed and the measurement and the comparison are performed again. When the measured value meets the noise reference value, the combination at this time And is set in the apparatus.
この構成により、ＥＭＩノイズ対策を施す装置が実際に放射するＥＭＩノイズを低減してノイズ基準値に適合するように行う調整を自動的に行うことが可能となり、調整作業の自動化と省力化を図ることができる。 With this configuration, it is possible to automatically perform adjustment to reduce the EMI noise actually radiated by the device that takes measures against EMI noise so as to meet the noise reference value, thereby achieving automation and labor saving of adjustment work. be able to.
本発明のＥＭＩノイズ低減調整方法及びその装置並びにこのＥＭＩノイズ低減調整装置を搭載したＥＭＩノイズ低減機能付き装置は、少なくとも、クロック周波数、電源電圧、出力インピーダンス、エンファシス設定値、スルーレート設定値を前記対策項目とすることを特徴とする。 The EMI noise reduction adjustment method and apparatus of the present invention and the apparatus with the EMI noise reduction function equipped with the EMI noise reduction adjustment apparatus include at least the clock frequency, the power supply voltage, the output impedance, the emphasis setting value, and the slew rate setting value. It is characterized as a countermeasure item.
この構成により、効果的なＥＭＩノイズ対策を施すことが可能となる。 With this configuration, it is possible to take effective EMI noise countermeasures.
本発明のＥＭＩノイズ低減調整方法及びその装置並びにこのＥＭＩノイズ低減調整装置を搭載したＥＭＩノイズ低減機能付き装置は、前記装置が正常動作しているか誤動作しているかを検出し、誤動作していることが検出されたときは前記測定値が前記ノイズ基準値に適合していても不可として次の前記組み合わせにより前記装置の動作させて前記測定と前記比較を行うことを特徴とする。 The EMI noise reduction adjustment method and apparatus of the present invention and the apparatus with the EMI noise reduction function equipped with the EMI noise reduction adjustment apparatus detect whether the apparatus is operating normally or malfunctioning, and malfunctioning. If the measurement value is matched with the noise reference value, the measurement and the comparison are performed by operating the apparatus according to the following combination.
この構成により、装置が誤動作する状態でのＥＭＩノイズ対策の設定が回避される。 With this configuration, setting for measures against EMI noise when the apparatus malfunctions is avoided.
本発明によれば、ＥＭＩノイズの低減調整を自動で行うことが可能となり、調整作業の省力化と低コスト化を図ることが可能となる。 According to the present invention, it is possible to automatically perform EMI noise reduction adjustment, and it is possible to save labor and reduce costs for adjustment work.
以下、本発明の一実施形態について、図面を参照して説明する。 Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
図１は、本発明の一実施形態に係るＥＭＩノイズ低減機能付き装置の構成図である。この図１には、ＥＭＩノイズ低減機能を実現する部分（ＥＭＩノイズ低減調整装置）のみの構成を図示し、ＥＭＩノイズ低減対策を施す装置本体部分の構成は図示を省略している。 FIG. 1 is a configuration diagram of an apparatus with an EMI noise reduction function according to an embodiment of the present invention. FIG. 1 shows the configuration of only the portion that realizes the EMI noise reduction function (EMI noise reduction adjustment device), and the configuration of the device main body portion that takes measures against EMI noise is omitted.
図１に示すＥＭＩノイズ低減機能付き装置１は、測定パターン生成部２と、パラメータ設定部３と、正常動作・誤動作検出部４と、ＥＭＩノイズ測定結果データ処理部５と、ＥＭＩノイズ基準データ入力部６とを備える。
1 includes a measurement
ＥＭＩノイズ測定結果データ処理部５の入力部には、外部に配置されたＥＭＩノイズ測定装置７の測定データ出力部と、正常動作・誤動作検出部４の検出結果出力部と、ＥＭＩノイズ基準データ入力部６とが接続され、ＥＭＩノイズ測定結果データ処理部５の出力部は、測定パターン生成部２の入力部に接続され、測定パターン生成部２の出力部が、パラメータ設定部３の各入力部に接続される。ＥＭＩノイズ基準データ入力部６は、例えば入力端子で構成され、入力端子で設定されたデータがＥＭＩノイズ基準データとなる。
The input unit of the EMI noise measurement result data processing unit 5 includes a measurement data output unit of the EMI noise measurement device 7 arranged outside, a detection result output unit of the normal operation / malfunction detection unit 4, and an EMI noise reference data input. The output unit of the EMI noise measurement result data processing unit 5 is connected to the input unit of the measurement
パラメータ設定部３は、クロック周波数設定回路３−１と、電源電圧設定回路３−２と、出力インピーダンス設定回路３−３と、エンファシス設定回路３−４と、スルーレート設定回路３−５と、スキュー調整回路３−６とを備え、また、ＥＭＩノイズ測定装置７は、ＥＭＩノイズ受信機７−１と、受信アンテナ７−２とを備える。
The
斯かる構成のＥＭＩノイズ低減機能付き装置１は、ＥＭＩノイズ低減対象となる図示しない装置本体から放射されるＥＭＩノイズをＥＭＩノイズ測定装置７で測定する。そして、その測定結果に基づいて、測定パターン生成部２からパラメータ設定部３に出力される各種調整値（後述の２ビット信号×９の計１８ビット信号）をＥＭＩノイズ測定結果データ処理部５が制御し、図示しない装置本体の「クロック周波数」「電源電圧」「出力インピーダンス」「エンファシス」「スルーレート」等を調整し、装置本体を含む装置１から放射されるＥＭＩノイズがＥＭＩノイズ基準に適合する様に各種調整値を決める。このとき、ＥＭＩノイズ測定結果データ処理部５は、装置１が正常動作しているか否か検出する正常動作・誤動作検出部４の検出結果を勘案して各種調整値の制御を行う。
The
図２は、図１に示すスキュー調整回路３−６の構成図である。図示しない装置本体内には、本実施形態では、４つのフリップフロップ（Ｆ／Ｆ）が設けられており、スキュー調整回路３−６には、各Ｆ／Ｆ毎の遅延設定回路、即ち、Ｆ／Ｆ（Ａ）用遅延設定回路３−６−１と、Ｆ／Ｆ（Ｂ）用遅延設定回路３−６−２と、Ｆ／Ｆ（Ｃ）用遅延設定回路３−６−３と、Ｆ／Ｆ（Ｄ）用遅延設定回路３−６−４とが設けられている。 FIG. 2 is a configuration diagram of the skew adjustment circuit 3-6 shown in FIG. In the present embodiment, four flip-flops (F / F) are provided in the apparatus main body (not shown), and the skew adjustment circuit 3-6 includes a delay setting circuit for each F / F, that is, F / F (A) delay setting circuit 3-6-1, F / F (B) delay setting circuit 3-6-2, F / F (C) delay setting circuit 3-6-3, An F / F (D) delay setting circuit 3-6-4 is provided.
図３は、ＥＭＩノイズ測定結果データ処理部５の構成図である。ＥＭＩノイズ測定結果データ処理部５は、基準・測定結果比較部５−１と、カウントアップ指示部５−２とを備える。 FIG. 3 is a configuration diagram of the EMI noise measurement result data processing unit 5. The EMI noise measurement result data processing unit 5 includes a reference / measurement result comparison unit 5-1 and a count-up instruction unit 5-2.
基準・測定結果比較部５−１は、ＥＭＩノイズの測定結果とＥＭＩノイズ基準とを比較することにより、装置本体を含む装置１から放射されるＥＭＩノイズの適合，不適合の判定を行い、適合，不適合の判定結果をカウントアップ指示部５−２へ送出する。
The reference / measurement result comparison unit 5-1 compares the EMI noise measurement result with the EMI noise reference to determine whether the EMI noise radiated from the
カウントアップ指示部５−２は、正常動作・誤動作検出部４より誤動作検出結果を受け取った場合には、または基準・測定結果比較部５−１より不適合判定結果を受け取った場合には、測定パターン生成部２の後述の１８ビットカウンタに対してカウントアップを指示する。また、カウントアップ指示部５−２は、正常動作の検出結果を受け取り且つ適合判定結果を受け取った場合には、測定パターン生成部２ヘカウントアップ中止を指示する。このカウントアップ中止の指示があった場合、測定パターン生成部２は、各パラメータの設定値（上記の調整値）を保持する。
When the count-up instruction unit 5-2 receives a malfunction detection result from the normal operation / malfunction detection unit 4 or receives a nonconformity determination result from the reference / measurement result comparison unit 5-1, A count-up instruction is given to a later-described 18-bit counter of the
図４は、クロック周波数設定回路３−１の構成図である。本実施形態のクロック周波数設定回路３−１は、ジェネレータＩＣにクロック周波数を設定する構成になっている。測定パターン生成部２より、ジェネレータＩＣに２ビットの信号（後述のビット16，ビット17の信号）が送出されると、ジェネレータＩＣにクロック周波数が設定される。
FIG. 4 is a configuration diagram of the clock frequency setting circuit 3-1. The clock frequency setting circuit 3-1 of the present embodiment is configured to set the clock frequency in the generator IC. When a 2-bit signal (bit 16 and bit 17 signals described later) is sent from the
図５は、電源電圧設定回路３−２の構成図である。電源電圧設定回路３−２は出力電源回路で構成され、この出力電源回路から、装置本体を構成する例えばＬＳＩに電源電圧を供給する。電源電圧設定回路３−２は、測定パターン生成部２から出力電源回路に２ビットの信号（後述のビット14，ビット15の信号）を送出することにより、この２ビット信号で指定される電源電圧がＬＳＩに供給される。
FIG. 5 is a configuration diagram of the power supply voltage setting circuit 3-2. The power supply voltage setting circuit 3-2 is constituted by an output power supply circuit, and supplies a power supply voltage from the output power supply circuit to, for example, an LSI constituting the apparatus main body. The power supply voltage setting circuit 3-2 sends a 2-bit signal (
図６は、図１に示す出力インピーダンス設定回路３−３と、エンファシス設定回路３−４と、スルーレート設定回路３−５の接続構成を例示し、これらは、装置本体内たとえばＬＳＩ内部に搭載される。図６に示す最終段のスルーレート設定回路３−５の出力がＦ／Ｆ（Ａ）の入力に接続され、Ｆ／Ｆ（Ａ）から、遅延調整された出力信号がＬＳＩ外部に出力される。 FIG. 6 illustrates a connection configuration of the output impedance setting circuit 3-3, the emphasis setting circuit 3-4, and the slew rate setting circuit 3-5 shown in FIG. 1, which are mounted in the device main body, for example, in the LSI. Is done. The output of the slew rate setting circuit 3-5 at the final stage shown in FIG. 6 is connected to the input of the F / F (A), and an output signal subjected to delay adjustment is output from the F / F (A) to the outside of the LSI. .
出力インピーダンス設定回路３−３は、出力信号の出力インピーダンスを設定する回路であり、測定パターン生成部２から出力インピーダンス設定回路３−３に２ビットの信号（後述のビット12，ビット13の信号）を送出することにより、ＬＳＩ内部に２ビット信号で指定された出力インピーダンスが設定される。
The output impedance setting circuit 3-3 is a circuit for setting the output impedance of the output signal, and a 2-bit signal (bit 12 and
エンファシス設定回路３−４は、出力信号のエンファシス値を設定する回路であり、測定パターン生成部２からエンファシス設定回路３−４に２ビットの信号（後述のビット10，ビット11の信号）を送出することにより、ＬＳＩ内部に２ビット信号で指定されたエンファシス値が設定される。
The emphasis setting circuit 3-4 is a circuit for setting an emphasis value of the output signal, and sends a 2-bit signal (
スルーレート設定回路３−５は、出力信号のスルーレート値を設定する回路であり、測定パターン生成部２からスルーレート設定回路３−５に２ビットの信号（後述のビット８，ビット９の信号）を送出することにより、ＬＳＩ内部に２ビット信号で指定されるスルーレート値が設定される。
The slew rate setting circuit 3-5 is a circuit for setting the slew rate value of the output signal. The slew rate setting circuit 3-5 sends a 2-bit signal (bit 8 and
図７は、Ｆ／Ｆ（Ａ）用遅延設定回路３−６−１の構成図である。このＦ／Ｆ（Ａ）用遅延設定回路３−６−１は、０ｐｓ用遅延設定回路１０と、１００ｐｓ用遅延設定回路１１と、２００ｐｓ用遅延設定回路１２と、３００ｐｓ用遅延設定回路１３と、セレクタ回路１４とを備える。
FIG. 7 is a configuration diagram of the delay setting circuit 3-6-1 for F / F (A). The F / F (A) delay setting circuit 3-6-1 includes a 0ps
各遅延設定回路１０，１１，１２，１３にはクロック信号が入力され、夫々の遅延設定回路１０，１１，１２，１３からは夫々の遅延時間だけ遅延されたクロック信号がセレクタ回路１４に出力される。セレクタ回路１４は、測定パターン生成部２から２ビットの信号（後述のビット６，ビット７の信号）が送出されたとき、この２ビット信号で指定される遅延設定回路を選択し、選択した遅延設定回路から出力されるクロック信号をＦ／Ｆ（Ａ）に与える。
A clock signal is input to each of the
図２に示す他のＦ／Ｆ（Ｂ）、Ｆ／Ｆ（Ｃ）、Ｆ／Ｆ（Ｄ）用の遅延設定回路３―６―２，−３，−４の構成は、図７に示すＦ／Ｆ（Ａ）用遅延設定回路３−６−１と同じであり、各遅延設定回路にも後述の２ビット信号が測定パターン生成部２から送出される。
The configuration of the delay setting circuits 3-6-2, -3, and -4 for the other F / F (B), F / F (C), and F / F (D) shown in FIG. 2 is shown in FIG. This is the same as the delay setting circuit 3-6-1 for F / F (A), and a 2-bit signal described later is sent from the measurement
測定パターン生成部２は、「クロック周波数」「電源電圧」「出力インピーダンス」「エンファシス設定値」「スルーレート値」「遅延値」の各パラメータを、１８ビットカウンタによって、パラメータ設定部３の各設定回路３−１〜３−６に送出する。
The measurement
図８は、測定パターン生成部２の１８ビットカウンタによって生成される測定パターンの一例を示す図である。１８ビット測定パターンの内訳は、
「ビット０，ビット１」がＦ／Ｆ（Ｄ）用遅延値、
「ビット２，ビット３」がＦ／Ｆ（Ｃ）用遅延値、
「ビット４，ビット５」がＦ／Ｆ（Ｂ）用遅延値、
「ビット６，ビット７」がＦ／Ｆ（Ａ）用遅延値、
「ビット８，ビット９」がスルーレート設定値、
「ビット10，ビット11」がエンファシス設定値、
「ビット12，ビット13」が出力インピーダンス、
「ビット14，ビット15」が電源電圧、
「ビット16，ビット17」がクロック周波数
を示している。
FIG. 8 is a diagram illustrating an example of a measurement pattern generated by the 18-bit counter of the measurement
“Bit 0,
“
“Bit 4 and Bit 5” are delay values for F / F (B),
“Bit 6, Bit 7” is the delay value for F / F (A),
“Bit 8,
"
“Bit 12,
“
“Bit 16 and Bit 17” indicate the clock frequency.
測定パターンの各パラメータをカウンタでカウントアップする場合、ＥＭＩノイズが大きく且つ性能の高いデータから順番に、「００」，「０１」，「１０」，「１１」に置き換える様になっている。パラメータ毎にデータを送出する回路が装置に作り込んであり、各パラメータを１８ビットカウンタでカウントアップすることにより、パラメータ毎に回路が選択される。 When each parameter of the measurement pattern is counted up by the counter, “00”, “01”, “10”, and “11” are replaced in order from data with large EMI noise and high performance. A circuit for sending data for each parameter is built in the apparatus, and the circuit is selected for each parameter by counting up each parameter with an 18-bit counter.
次に、上述した構成のＥＭＩノイズ低減機能付き装置の動作を説明する。図１に示す測定パターン生成部２をリセットすることにより、ＥＭＩノイズ測定を開始し、測定パターン生成部２の１８ビットカウンタよりＥＭＩノイズ測定パターンがパラメータ設定部３に送出される。
Next, the operation of the apparatus with the EMI noise reduction function configured as described above will be described. By resetting the measurement
ＥＭＩノイズ測定パターンの１８ビットのうち、
「ビット０，ビット１」がスキュー調整回路３−６のＦ／Ｆ（Ｄ）用遅延設定回路３−６−４へ、
「ビット２，ビット３」がスキュー調整回路３−６のＦ／Ｆ（Ｃ）用遅延設定回路３−６−３へ、
「ビット４，ビット５」がスキュー調整回路３−６のＦ／Ｆ（Ｂ）用遅延設定回路３−６−２へ、
「ビット６，ビット７」がスキュー調整回路３−６のＦ／Ｆ（Ａ）用遅延設定回路３−６−１へ、
「ビット８，ビット９」がスルーレート設定回路３−５へ、
「ビット10，ビット11」がエンファシス設定回路３−４へ、
「ビット12，ビット13」が出力インピーダンス設定回路３−３へ、
「ビット14，ビット15」が電源電圧設定回路３−２へ、
「ビット16，ビット17」がクロック周波数設定回路３−１へ
夫々送出される。
Of the 18 bits of the EMI noise measurement pattern,
“Bit 0,
“
“Bit 4 and Bit 5” are transferred to the F / F (B) delay setting circuit 3-6-2 of the skew adjustment circuit 3-6.
“Bit 6 and Bit 7” are transferred to the F / F (A) delay setting circuit 3-6-1 of the skew adjustment circuit 3-6.
"Bit 8 and
"
“Bit 12 and
"
“Bit 16 and Bit 17” are respectively sent to the clock frequency setting circuit 3-1.
図４のクロック周波数設定回路３−１は、測定パターン生成部２より受け取った「ビット６，ビット７」が「０，０」の場合は５００ＭＨｚ、「０，１」の場合は４９９ＭＨｚ、「１，０」の場合は４９８ＭＨｚ、「１，１」の場合は４９７ＭＨｚのクロック周波数をジェネレータＩＣに設定する。
The clock frequency setting circuit 3-1 in FIG. 4 receives 500 MHz when “bit 6, bit 7” received from the measurement
図５の電源電圧設定回路３−２は、測定パターン生成部２より受け取った「ビット14，ビット15」が「０，０」の場合は１．８０Ｖ、「０，１」の場合は１．７５Ｖ、「１，０」の場合は１．７０Ｖ、「１，１」の場合は１．６５Ｖの電源電圧をＬＳＩに供給する。
The power supply voltage setting circuit 3-2 in FIG. 5 is 1.80 V when “
図６の出力インピーダンス設定回路３−３は、測定パターン生成部２から受け取った「ビット12，ビット13」が「０，０」の場合は４７Ω、「０，１」の場合は５１Ω、「１，０」の場合は５６Ω、「１，１」の場合は６２Ωを、出力インピーダンスとして設定する。
The output impedance setting circuit 3-3 in FIG. 6 is 47Ω when “bit 12,
図６のエンファシス設定回路３−４は、測定パターン生成部２から受け取った「ビット10，ビット11」が「０，０」の場合は１３９０ｍＶ、「０，１」の場合は１３００ｍＶ、「１，０」の場合は１２４０ｍＶ、「１，１」の場合は１１８０ｍＶを、エンファシスとして設定する。
The emphasis setting circuit 3-4 in FIG. 6 receives 1390 mV when “
図６のスルーレート設定回路３−５は、測定パターン生成部２から受け取った「ビット８，ビット９」が「０，０」の場合は１．６０ｍＶ／ｐｓ、「０，１」の場合は１．３３ｍＶ／ｐｓ、「１，０」の場合は１．１４ｍＶ／ｐｓ、「１，１」の場合は１．００ｍＶ／ｐｓを、スルーレートとして設定する。
The slew rate setting circuit 3-5 in FIG. 6 is 1.60 mV / ps when “bit 8,
図７のＦ／Ｆ（Ａ）用遅延設定回路３−６−１は、測定パターン生成部２から受け取った「ビット６，ビット７」が「０，０」の場合は０ｐｓ、「０，１」の場合は１００ｐｓ、「１，０」の場合は２００ｐｓ、「１，１」の場合は３００ｐｓの遅延を行う遅延設定回路をセレクタ回路１４で選択する。これにより、Ｆ／Ｆ（Ａ）にスキュー調整したクロックが供給される。
The F / F (A) delay setting circuit 3-6-1 in FIG. 7 receives 0 ps when “bit 6, bit 7” received from the measurement
同様に、Ｆ／Ｆ（Ｂ）用遅延設定回路３−６−２は、測定パターン生成部２から受け取った「ビット４，ビット５」が「０，０」の場合は０ｐｓ、「０，１」の場合は１００ｐｓ、「１，０」の場合は２００ｐｓ、「１，１」の場合は３００ｐｓの遅延クロックをＦ／Ｆ（Ｂ）に供給する。以下、Ｆ／Ｆ（Ｃ），Ｆ／Ｆ（Ｄ）にも同様に、測定パターン生成部２から受け取った２ビット信号に基づいた遅延量のクロック信号が供給される。
Similarly, the F / F (B) delay setting circuit 3-6-2 receives 0 ps when “bit 4, bit 5” received from the measurement
図１のＥＭＩノイズ基準データ入力部６よりＥＭＩノイズ基準値を入力すると、この基準値データは基準・測定結果比較部５−１へ送出される。パラメータ設定部３の各パラメータ設定回路３−１〜３−６の各々に上述の２ビット信号が設定された後、装置１が正常に動作している場合には、正常動作・誤動作検出部４からカウントアップ指示部５−２へ正常動作検出結果「０」が送出され、装置１が誤動作を検出した場合にはカウントアップ指示部５−２へ誤動作検出結果「１」が送出される。
When the EMI noise reference value is input from the EMI noise reference data input unit 6 in FIG. 1, this reference value data is sent to the reference / measurement result comparison unit 5-1. After the above-described 2-bit signal is set in each of the parameter setting circuits 3-1 to 3-6 of the
ＥＭＩノイズ測定装置７が装置本体を含む装置１から放射されるＥＭＩノイズを測定すると、このＥＭＩノイズ測定値が、基準・測定結果比較部５−１に入力される。基準・測定結果比較部５−１は、ＥＭＩノイズ測定値とＥＭＩノイズ基準値とを比較し、判定結果が適合の場合は「０」を、不適合の場合は「１」をカウントアップ指示部５−２へ送出する。
When the EMI noise measurement device 7 measures the EMI noise radiated from the
カウントアップ指示部５−２は、正常動作・誤動作検出部４から誤動作検出結果「１」を受け取り、または基準・測定結果比較部５−１から不適合判定結果「１」を受け取った場合には、測定パターン生成部２ヘカウントアップ指示「１」を送出する。
When the count-up instruction unit 5-2 receives the malfunction detection result “1” from the normal operation / malfunction detection unit 4 or the nonconformity determination result “1” from the reference / measurement result comparison unit 5-1, A count-up instruction “1” is sent to the measurement
カウントアップ指示部５−２が、正常動作検出結果「０」および適合判定結果「０」の両方を受け取った場合には、測定パターン生成部２ヘカウントアップ中止指示「０」を送出する。この場合、各パラメータ設定回路３−１〜３−６の各設定内容を保持することで、ＥＭＩノイズ基準に適合し且つ性能の高いパラメータの組み合わせが装置本体を含む装置１に組み込まれる。
When the count-up instruction unit 5-2 receives both the normal operation detection result “0” and the conformity determination result “0”, it outputs a count-up stop instruction “0” to the measurement
尚、上述した実施形態では、「クロック周波数」「電源電圧」「出力インピーダンス」「エンファシス設定値」「スルーレート値」「Ｆ／Ｆ（Ａ）用遅延値」「Ｆ／Ｆ（Ｂ）用遅延値」「Ｆ／Ｆ（Ｃ）用遅延値」「Ｆ／Ｆ（Ｄ）用遅延値」のパラメータ毎に４つのデータを用意し、測定パターン生成部２の１８ビットカウンタによって、１８ｂｉｔの測定パターンを送出する構成としているが、カウンタのビット数を変更することで、パラメータの数量やデータの数量の増減に容易に対処可能であることはいうまでもない。
In the above-described embodiment, “clock frequency” “power supply voltage” “output impedance” “emphasis setting value” “slew rate value” “delay value for F / F (A)” “delay for F / F (B)” Four data are prepared for each parameter of “value”, “delay value for F / F (C)”, and “delay value for F / F (D)”, and the 18-bit counter of the measurement
以上述べた実施形態によれば、クロック周波数、電源電圧、出力インピーダンス、エンファシス設定値、スルーレート設定値、遅延値の各パラメータの組み合わせの中から、自動的に、ＥＭＩノイズ基準に適合し、尚かつ性能の高い組み合わせを決定することが可能となる。 According to the above-described embodiment, the clock frequency, the power supply voltage, the output impedance, the emphasis setting value, the slew rate setting value, and the delay value parameter are automatically combined to meet the EMI noise standard. And it becomes possible to determine a combination with high performance.
本発明によれば、ＥＭＩノイズを自動的にＥＭＩノイズ基準に適合するように自動的に調整できるため、ＥＭＩノイズ対策が必要な装置に適用すると有用である。 According to the present invention, the EMI noise can be automatically adjusted so as to automatically meet the EMI noise standard. Therefore, the present invention is useful when applied to an apparatus that requires measures against EMI noise.
１ ＥＭＩノイズ低減機能付き装置
２ 測定パターン生成部
３ パラメータ設定部
３−１ クロック周波数設定回路
３−２ 電源電圧設定回路
３−３ 出力インピーダンス設定回路
３−４ エンファシス設定回路
３−５ スルーレート設定回路
３−６ スキュー調整回路
３−６−１ Ｆ／Ｆ（Ａ）用遅延設定回路
３−６−２ Ｆ／Ｆ（Ｂ）用遅延設定回路
３−６−３ Ｆ／Ｆ（Ｃ）用遅延設定回路
３−６−４ Ｆ／Ｆ（Ｄ）用遅延設定回路
４ 正常動作・誤動作検出部
５ ＥＭＩノイズ測定結果データ処理部
５−１ 基準・測定結果比較部
５−２ カウントアップ指示部
６ ＥＭＩノイズ基準データ入力部
７ ＥＭＩノイズ測定装置
DESCRIPTION OF
Claims (7)
An apparatus for taking measures against EMI noise, comprising the EMI noise reduction adjusting apparatus according to any one of claims 4 to 5, wherein the apparatus has an EMI noise reduction function.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005100712A JP4810856B2 (en) | 2005-03-31 | 2005-03-31 | EMI noise reduction adjustment method and apparatus, and apparatus with EMI noise reduction function |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005100712A JP4810856B2 (en) | 2005-03-31 | 2005-03-31 | EMI noise reduction adjustment method and apparatus, and apparatus with EMI noise reduction function |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006286687A true JP2006286687A (en) | 2006-10-19 |
| JP4810856B2 JP4810856B2 (en) | 2011-11-09 |
Family
ID=37408306
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005100712A Expired - Fee Related JP4810856B2 (en) | 2005-03-31 | 2005-03-31 | EMI noise reduction adjustment method and apparatus, and apparatus with EMI noise reduction function |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4810856B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011210980A (en) * | 2010-03-30 | 2011-10-20 | Kyocera Mita Corp | Semiconductor device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001175351A (en) * | 1999-12-17 | 2001-06-29 | Matsushita Electric Ind Co Ltd | Semiconductor integrated circuit device |
| JP2002252331A (en) * | 2001-02-26 | 2002-09-06 | Matsushita Electric Ind Co Ltd | One-chip microcomputer |
-
2005
- 2005-03-31 JP JP2005100712A patent/JP4810856B2/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001175351A (en) * | 1999-12-17 | 2001-06-29 | Matsushita Electric Ind Co Ltd | Semiconductor integrated circuit device |
| JP2002252331A (en) * | 2001-02-26 | 2002-09-06 | Matsushita Electric Ind Co Ltd | One-chip microcomputer |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011210980A (en) * | 2010-03-30 | 2011-10-20 | Kyocera Mita Corp | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4810856B2 (en) | 2011-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5116668B2 (en) | Method and apparatus for automatic control in interference cancellation devices | |
| JP4800322B2 (en) | Method and system for reducing signal interference | |
| US9124267B2 (en) | Digital transmitter and method for calibrating digital transmitter | |
| CN106464612B (en) | For providing the system and method for power saving and interference mitigation on physical transmission medium | |
| US8023438B2 (en) | Analog signal path modeling for self-interference cancellation | |
| US7085993B2 (en) | System and method for correcting timing signals in integrated circuits | |
| US20070060059A1 (en) | Method and system for automatic control in an interference cancellation device | |
| US20090016545A1 (en) | Pre-configuration and control of radio frequency noise cancellation | |
| US7590173B2 (en) | System and method for performing adaptive phase equalization | |
| US20140145703A1 (en) | Systems and Methods for Adjusting Signaling Properties Based on Cable Attributes | |
| US20100197233A1 (en) | Method and System for Automatic Control in an Interference Cancellation Device | |
| CN105939417A (en) | Mobile terminal and signal transmitting power adjusting method of mobile terminal | |
| US7949979B1 (en) | Predicting induced crosstalk for the pins of a programmable logic device | |
| Song et al. | A component-level radio-frequency interference evaluation method for mobile devices | |
| US7647034B2 (en) | Design support system and design method for circuit board, and noise analysis program | |
| JP4810856B2 (en) | EMI noise reduction adjustment method and apparatus, and apparatus with EMI noise reduction function | |
| CN112235073B (en) | Interference signal cancellation method, driving integrated circuit and electronic equipment | |
| CN111600346B (en) | Ripple wave eliminating device of power supply of communication system | |
| CN107526893A (en) | The wiring method and PCB of the isometric control algolithm of high speed signal, PCB | |
| US9497054B1 (en) | Electronic devices having interconnect radiation mitigation capabilities | |
| US9544012B2 (en) | Method and apparatus for controlling power source semiconductor | |
| US7284216B2 (en) | System and method for verifying signal propagation delays of circuit traces of a PCB layout | |
| JP4839490B2 (en) | Automatic data skew correction system | |
| JP2016178481A (en) | Communication module and communication control method | |
| US20140043097A1 (en) | Electronic device and noise reducing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080213 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110628 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110726 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110808 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140902 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |