JP2006278929A - フレキシブル回路基板の製造方法 - Google Patents

フレキシブル回路基板の製造方法 Download PDF

Info

Publication number
JP2006278929A
JP2006278929A JP2005098938A JP2005098938A JP2006278929A JP 2006278929 A JP2006278929 A JP 2006278929A JP 2005098938 A JP2005098938 A JP 2005098938A JP 2005098938 A JP2005098938 A JP 2005098938A JP 2006278929 A JP2006278929 A JP 2006278929A
Authority
JP
Japan
Prior art keywords
layer
thin plate
metal thin
forming
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005098938A
Other languages
English (en)
Inventor
Toshihiro Nomura
智弘 野村
Kazunori Abe
和則 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2005098938A priority Critical patent/JP2006278929A/ja
Priority to KR1020060027337A priority patent/KR20060106710A/ko
Priority to US11/392,308 priority patent/US20060223236A1/en
Priority to TW095111149A priority patent/TW200644202A/zh
Publication of JP2006278929A publication Critical patent/JP2006278929A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4635—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating flexible circuit boards using additional insulating adhesive materials between the boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4679—Aligning added circuit layers or via connections relative to previous circuit layers
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07D—HANDLING OF COINS OR VALUABLE PAPERS, e.g. TESTING, SORTING BY DENOMINATIONS, COUNTING, DISPENSING, CHANGING OR DEPOSITING
    • G07D2211/00—Paper-money handling devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09481—Via in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09918—Optically detected marks used for aligning tool relative to the PCB, e.g. for mounting of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0008—Apparatus or processes for manufacturing printed circuits for aligning or positioning of tools relative to the circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】 配線層のファインピッチ化や多層化に容易に対応できるフレキシブル回路基板の製造方法を提供する。
【解決手段】 長手方向に搬送される長尺状の金属薄板１０上に接続パッド１８及びアライメントマークＭ１を形成した後に、接続パッド１８を被覆する絶縁層２０を形成する。次いで、アライメントマークＭ１を利用して、接続パッド１８上に位置合わせされて配置されるビアホール２０ｘを絶縁層２０の部分に形成する。さらに、ビアホール２０ｘを介して接続パッド１８に接続されるｎ層（ｎは１以上の整数）のビルドアップ配線層を形成した後に、金属薄板１０を除去して接続パッド１８及び絶縁層２０を露出させる。
【選択図】 図６

Description

本発明はフレキシブル回路基板の製造方法に係り、さらに詳しくは、テープＢＧＡ、テープＣＳＰなどのテープパッケージに適用できるフレキシブル回路基板の製造方法に関する。
従来、ポリイミドテープを基板に使用したテープＢＧＡ(Ball Grid Array)やテープＣＳＰ(Chip Size Package)などのテープパッケージがある。従来のテープパッケージの製造方法の一例は、図１（ａ）に示すように、まず、両面側に銅（Ｃｕ）層１０２ａ，１０２ｂが設けられたポリイミドテープ１００を用意する。ポリイミドテープ１００はリールから引き出されていわゆるリールツーリール方式で搬送されて各種の製造装置で処理される。
そして、図１（ｂ）に示すように、ポリイミドテープ１００の下面側に保護テープ１０４を貼り付けてポリイミドテープ１００を補強する。続いて、レーザ加工により上面側のＣｕ層１０２ａ及びポリイミドテープ１００を加工することにより、ポリイミドテープ１００にそれを貫通するスルーホール１００ｘを形成する。
次いで、図１（ｃ）に示すように、ポリイミドテープ１００のスルーホール１００ｘ内及びＣｕ層１０２ａ上にシード層（不図示）を形成し、それをめっき給電層に利用する電解めっきによって、ポリイミドテープ１００のスルーホール１００ｘを埋め込むＣｕからなる金属層１０６をＣｕ層１０２ａ上に形成する。さらに、レジスト膜１０８を金属層１０６の上にパターニングした後に、そのレジスト膜１０８をマスクにして金属層１０６及びＣｕ層１０２ａをエッチングする。その後に、レジスト膜１０８が除去される。
これにより、図１（ｄ）に示すように、ポリイミドテープ１００のスルーホール１００ｘを介して下面側のＣｕ層１０２ｂに接続される配線層１１０ａがポリイミドテープ１００の上面に形成される。
次いで、図２（ａ）に示すように、ポリイミドテープ１００の下面側に貼着された保護テープ１０４を剥がし、新たな保護テープ１０４ａをポリイミドテープ１００の上面側に貼り付ける。さらに、ポリイミドテープ１００の下面側に露出したＣｕ層１０２ｂの上にレジスト膜１０８ａをパターニングし、それをマスクにしてＣｕ層１０２ｂをエッチングした後に、レジスト膜１０８ａを除去する。
これにより、図２（ｂ）に示すように、ポリイミドテープ１００の下面側にも配線層１１０ｂが形成され、ポリイミドテープ１００のスルーホール１００ｘを介して相互接続される配線層１１０ａ，１１０ｂがポリイミドテープ１００の両面側にそれぞれ形成される。その後に、図２（ｃ）に示すように、保護テープ１０４ａを除去してポリイミドテープ１００の上面側の配線層１１０ａを露出させる。
次いで、図３（ａ）に示すように、ポリイミドテープ１００の両面側に配線層１１０ａ，１１０ｂを被覆する絶縁層１１２ａ、１１２ｂをそれぞれ形成する。さらに、図３（ｂ）に示すように、ポリイミドテープ１００の両面側の絶縁層１１２ａ，１１２ｂをレーザでそれぞれ加工することにより、ポリイミドテープ１００の両面側の配線層１１０ａ，１１０ｂに到達する深さのビアホール１１２ｘ，１１２ｙをそれぞれ形成する。
その後に、図３（ｃ）に示すように、セミアディティブ法などにより、ポリイミドテープ１００の両面側に、絶縁層１１２ａ，１１２ｂのビアホール１１２ｘ，１１２ｙを介して１層目の配線層１１０ａ，１１０ｂに接続される２層目の配線層１１４ａ，１１４ｂをそれぞれ形成する。そして、絶縁層と配線層を同様な方法で繰り返して形成することにより、ポリイミドテープ１００の両面側にそのスルーホール１００ｘを介して相互接続される所要層数の多層配線をそれぞれ形成することができる。
特開平９−２８３９２５号公報 特開２００２−１９０５４３号公報 特開２００４−３６３１６９号公報 特開平１０−１７８２７１号公報
しかしながら、ポリイミドテープは元々剛性が弱いので、パッケージの薄型化のためにテープが薄膜化すると、リールツーリール搬送の際にテープが折れたり貼りついたりするなどして上手く搬送できなくなる場合がある。また、ポリイミドテープは、熱処理を伴う製造工程で伸縮するばかりではなく、搬送時にテンション（伸引処理）をかけるのでテープに伸びが発生しやすい。このため、配線層のさらなるファインピッチ化や多層化が進むと、ポリイミドテープの伸縮の影響によって層間（配線層とビアホール）を高精度に位置合わせして所望の多層配線層を形成することが困難になる。
以上のように、従来技術では、多層配線層を形成する際の位置合わせにおいてポリイミドテープの伸縮を考慮する必要があるので、配線層のさらなるファインピッチ化や多層化に容易に対応できないといった問題がある。
本発明は以上の課題を鑑みて創作されたものであり、配線層のファインピッチ化や多層化に容易に対応できるフレキシブル回路基板の製造方法を提供することを目的とする。
上記課題を解決するため、本発明はフレキジブル回路基板の製造方法に係り、長手方向に搬送される長尺状の金属薄板の上に接続パッド及びアライメントマークを形成する工程と、前記接続パッドを被覆する絶縁層を形成する工程と、前記アライメントマークを利用して、前記接続パッド上に位置合わせされて配置されるビアホールを前記絶縁層の部分に形成する工程と、前記ビアホールを介して前記接続パッドに接続されるｎ層（ｎは１以上の整数）のビルドアップ配線層を形成する工程と、前記金属薄板を除去して、前記接続パッド及び前記絶縁層を露出させる工程とを有することを特徴とする。
本発明では、リールから引き出されていわゆるリールツーリール方式で搬送される長尺状の金属薄板（銅薄板など）が仮の支持基板として使用される。金属薄板は可撓性とある程度の剛性を併せもつので、薄膜のポリイミテープをリールツーリール搬送で処理する場合と違って、製造工程で伸縮することがなく、しかも搬送時にトラブルが発生しにくい。
そして、金属薄板上に接続パッド及びアライメントマークが形成された後に、それらを被覆する絶縁層が形成される。続いて、金属薄板上のアライメントマークを利用する位置合わせによって接続パッド上の絶縁層の部分が特定され、その部分の絶縁層がレーザなどで加工されてビアホールが形成される。さらに、ビアホールを介して接続パッドに接続される所要のビルドアップ配線層が同様に位置合わせされて形成される。
金属薄板上に形成される接続パッドやアライメントマーク及び絶縁層は、伸縮などによって配置がずれるおそれがないので、ポリイミドテープを使用する場合よりも接続パッドやビアホールなどの位置合わせ精度を格段に向上させることができる。
その後に、仮の支持基板である金属薄板が除去されて、絶縁層をフレキシブル基板とするフレキシブル回路基板が得られる。
このように、本発明では、仮の支持基板である金属薄板上に形成されるアライメントマークを利用して、位置精度よくビルドアップ配線層を形成した後に、金属薄板を除去してフレキシブル回路基板を得るので、接続パッドや配線層のさらなるファインピッチ化や多層化に容易に対応できるようになる。
本発明のフレキシブル回路基板に半導体チップを実装するときの好適な態様では、ビルドアップ配線層の最上の配線層の接続部に半導体チップが実装され、下側に露出する接続パッドに外部接続端子が設けられる。半導体チップを実装する段階は、金属薄板を除去する前又は後のいずれであってもよい。
本発明の好適な態様では、接続パッド及びアライメントマークを形成する工程は、金属薄板の上に第１及び第２開口部を備えたレジスト膜を形成する工程と、第１及び第２開口部に露出する金属薄板の部分に電解めっきによって金属層を形成することにより、第１及び第２開口部に接続パッド及び前記アライメントマークをそれぞれ形成する工程と、レジスト膜を除去する工程とを含む。
また、レジスト膜の開口部内の金属薄板に凹部を設けておくことにより、外部接続端子を設けることなく、外側に突出する突起部を備えた接続パッドを得ることも可能である。
なお、特許文献１及び４には、金属板上に多層配線層を形成した後に、金属板を除去してフレキシブルな配線基板を製造する方法が記載されている。また、特許文献３には、金属テープ（アルミニウム）に多層配線層を形成した後に、金属テープを除去することが記載されている。
しかしながら、特許文献１、３及び４では、リールツーリール方式で搬送されるある程度の剛性をもつフレキシブルな金属薄板を仮の支持基板として使用し、その上に形成されるアライメントマークを利用して、最下に接続パッドを備えたビルドアップ配線層を高い位置合わせ精度で形成することに関しては何ら示唆されていない。
また、特許文献２には、長尺状の銅条の上に配線層を形成することが記載されているものの、最終的に銅条を基板として使用しており、絶縁層を基板とするフレキシブル回路基板を精度よく製造することに関しては何ら考慮されていない。このように、特許文献１〜４は本発明の構成を示唆するものではない。
以上説明したように、本発明では、フレキシブル回路基板の製造において、配線層のファインピッチ化や多層化に容易に対応できるようになる。
以下、本発明の実施の形態について、添付の図面を参照して説明する。
（第１の実施の形態）
図４〜図9は本発明の第１実施形態のフレキシブル回路基板の製造方法を示す断面図である。本発明の第１実施形態のフレキシブル回路基板の製造方法は、図４（ａ）に示すように、まず、リール（巻回体）５から引き出されて長手方向に搬送される長尺状の金属薄板１０を用意する。金属薄板１０としては、各種の金属材料を使用できるが、好適には可撓性を有する銅薄板が使用され、その厚みは０．１〜０．２ｍｍ程度である。
本実施形態では、上記したようなリールツーリール方式で搬送される長尺状の金属薄板１０が仮の支持基板として使用される。金属薄板１０はリール５から引き出されてロール６によってテンション（伸引処理）がかけられた状態で各種の製造装置７内に搬送され、金属薄板１０の上に配線層や絶縁層などが形成される。本実施形態の金属薄板１０は可撓性とある程度の剛性を併せもつので、薄膜のポリイミテープをリールツーリール搬送で処理する場合と違って、搬送時にテンションをかけるとしても伸びることはないし、熱処理を伴う製造工程で伸縮することもなく、しかも搬送時にトラブルが発生しにくい。従って、後で説明するようにフォトリソグラフィやレーザ加工での高精度な位置合わせが可能になる。
その後に、図４（ｂ）に示すように、金属薄板１０の上に第１、第２開口部１２ｘ，１２ｙが設けられたレジスト膜１２を形成する。続いて、図４（ｃ）に示すように、金属薄板１０をめっき給電経路に使用する電解めっきで、レジスト膜１２の第１、第２開口部１２ｘ、１２ｙ内に露出する金属薄板１０の部分にニッケル（Ｎｉ）／金（Ａｕ）めっきを施すことによりバリアコンタクト層１４を形成する。さらに、同様な方法により、バリアコンタクト層１４上にＣｕめっき層１６を形成して、バリアコンタクト層１４とＣｕめっき層１６とにより構成される接続パッド１８を得る。このとき、接続パッド１８の形成と同時に、レジスト膜１２の第２開口部１２ｙ内にもバリアコンタクト層１４とＣｕめっき層１６とが形成されて、第１アライメントマークM１となる。その後に、レジスト膜１２が除去される。なお、この工程では、接続パッド１８を形成するだけでなく、接続パッド１８に繋がる配線層を同時に形成するようにしてもよい。
本実施形態では、図５（ａ）に示すように、長尺状の金属薄板１０の搬送方向（長手方向）に複数の半導体チップ搭載領域Ｅが形成されていき、個々の半導体チップ搭載領域Ｅに接続パッド１８及び第１アライメントマークＭ１がそれぞれ形成される。そして、後述するように、金属薄板１０の接続パッド１８に接続されるビルドアップ配線層が形成され、半導体チップが搭載される後又は前に、金属薄板が除去され、露出した接続パッドに外部接続端子が設けられる。その後に、半導体チップ搭載領域Ｅの境界部分で切断されて個々の半導体装置が得られる。
また、図５（ｂ）に示すように、長尺状の金属薄板１０の幅方向に複数の半導体チップ搭載領域Ｅが設けられるようにしてもよい。
次いで、図４（ｄ）に示すように、接続パッド１８及び第１アライメントマークM１を被覆する第１絶縁層２０を形成する。第１絶縁層２０としては、硬化後にフレキシブル性を有する樹脂が使用され、例えば、エポキシ系樹脂、ポリイミド系樹脂、又はポリフェニレンエーテル系樹脂が使用される。そのような樹脂層の形成方法としては、接続パッド１８が形成された金属薄板１０の上に樹脂フィルムをラミネートした後、８０〜１４０℃の温度で熱プレスして硬化させる方法がある。あるいは、樹脂層をスピンコート法又は印刷によって形成するようにしてもよい。
次いで、図６（ａ）に示すように、接続パッド１８上の第１絶縁層２０の部分をレーザで加工することにより、接続パッド１８に到達する深さの第１ビアホール２０ｘを形成する。第１絶縁層２０のレーザ加工は、金属薄板１０上に設けられた第１アライメントマークM１を利用することによって行われる。このとき、支持基板としてある程度の剛性をもつ金属薄板１０が使用されることから、ポリイミドテープを基板とする場合と違って、金属薄板１０には伸縮がほんど発生しないので、第１アライメントマークM１の位置がずれたりする不具合は発生しない。また、第１絶縁層２０は金属薄板１０に貼り付いているので、第１絶縁層２０が伸縮することもない。従って、第１ビアホール２０ｘは接続パッド１８に高精度で位置合わせされて形成され、接続パッド１８の微細化に容易に対応することができる。
また、第１ビアホール２０ｘをレーザで形成する際に、第１アライメントマークM１上の第１絶縁層２０の部分にホールパターンを形成して第２アライメントマークM２を得る。
なお、フォトリソグラフィ及びエッチングによって第１ビアホール２０ｘを形成してもよい。この場合も、フォトリソグラフィ工程では第１アライメントマークＭ１を利用することにより、レジスト膜の開口部を接続パッド１８に高精度に位置合わせした状態で第１絶縁層２０上に形成することが可能になる。
続いて、図６（ｂ）に示すように、第１絶縁層２０の第１ビアホール２０ｘを介して接続パッド１８に接続される第１配線層２２と第３アライメントマークM３を第１絶縁層２０上に形成する。第１配線層２２は、例えばセミアディティブ法によって形成される。詳しく説明すると、まず、無電解めっき又はスパッタ法により、Ｃｕなどからなるシード層（不図示）をビアホール２０ｘ内及び第１絶縁層２０上に形成する。その後に、第１配線層２２が形成される部分に開口部が設けられたレジスト膜（不図示）をパターニングする。さらに、シード層をめっき給電層に利用する電解めっきによりレジスト膜の開口部内のシード層上に金属（Ｃｕ）層パターン（不図示）を形成する。続いて、レジスト膜を剥離した後に、金属層パターンをマスクにしてシード層をエッチングすることにより第１配線層２２を得る。第１配線層２２の形成においても、第２アライメントマークM２を利用して第１ビアホール２０ｘに対して高精度に位置合わせされて形成される。なお、第１ビアホール２０ｘをＣｕめっきで充填するようにしてもよい。
続いて、図６（ｃ）及び（ｄ）に示すように、第１配線層２２を被覆する第２絶縁層２４を形成した後に、第１配線層２２上の第２絶縁層２４の部分をレーザで加工することにより第２ビアホール２４ｘと第４アライメントマークM４を形成する。第２絶縁層２４は、上述した第１絶縁層２０と同様にフレキシブル性を有する樹脂が使用される。第２ビアホール２４ｘの形成においても、第３アライメントマークM３を使用するので、第２ビアホール２４ｘが第１配線層２２に対して高精度に位置合わせされて形成される。
次いで、図７（ａ）に示すように、第１配線層２２の形成方法と同様な方法により、第２ビアホール２４ｘを介して第１配線層２２に接続される第２配線層２６を第２絶縁層２４上に形成する。このとき、第４アライメントマークM４上に第５アライメントマークM５が同時に形成される。
第２配線層２６の形成においても、第４アライメントマークM４を使用するので、第２配線層２６が第２ビアホール２４ｘに対して高精度で位置合わせされて形成される。
続いて、図７（ｂ）に示すように、第２配線層２６の接続部になる部分に開口部２８ｘが設けられたソルダレジストなどからなるカバーコート層２８を形成する。カバーコート層２８の開口部２８ｘは第５アライメントマークM５によって第２配線層２６に位置合わせされて形成される。さらに、カバーコート層２８の開口部２８ｘに露出する第２配線層２６の部分にＮｉ／Ａｕめっきを施して接続部２６ａを形成する。
なお、上記した形態では、接続パッド１８の上方に２層のビルドアップ配線層を形成したが、ｎ層（ｎは１以上の整数）のビルドアップ配線層を形成してもよい。
さらに、図７（ｃ）に示すように、金属薄板１０を接続パッド１８のバリアコンタクト層１４及び第１絶縁層２０に対して選択的に除去することにより、接続パッド１８（バリアコンタクト層１４）及び第１絶縁層２０の下面を露出させる。金属薄板１０のエッチングは、金属薄板１０が銅からなる場合は、塩化第二鉄水溶液、塩化第二銅水溶液又は過硫酸アンモニウム水溶液などを用いたウェットエッチングが採用され、金属薄板１０がバリアコンタクト層１４（Ｎｉ／Ａｕ層）及び第１絶縁層２０に対して選択的にエッチングされる。
次いで、図８（ａ）に示すように、第２配線層２６の接続部２６ａに半導体チップ３０のバンプ３０ａをフリップチップ接続する。さらに、半導体チップ３０の下側の隙間を埋め込むと共に、半導体チップ３０を被覆するモールド樹脂３２を形成する。
さらに、図８（ｂ）に示すように、下面側に露出する接続パッド１８にはんだボールを搭載するなどして外部接続端子３４を設ける。その後に、前述した半導体チップ搭載領域Ｅ（図５（ａ）及び（ｂ））の境界部分で図８（ｂ）の構造体が切断されて個片化される。
以上により、半導体チップ３０が実装された本実施形態のフレキシブル回路基板１が得られる。
上記した形態では、金属薄板１０を除去した後に、半導体チップ３０を実装するようにしたが、半導体チップ３０を実装した後に、金属薄板１０を除去してもよい。すなわち、図９（ａ）及び（ｂ）に示すように、金属薄板１０除去する前に、金属薄板１０が残った剛性のある状態で、半導体チップ３０のバンプ３０ａを第２配線層２６の接続部２６ａにフリップチップ接続し、その後に、金属薄膜１０を除去し、下面側に露出した接続パッド１８に外部接続端子３４を設けてもよい。
また、図１０に示すように、半導体チップ３０をフリップチップ接続する代わりに、半導体チップ３０の接続部が上になるようにフェイスアップでカバーコート層２８上に接着層３４によって固着し、半導体チップ３０の上面の接続部と第２配線層２６の接続部２６ａとをワイヤボンディング法でのワイヤ３６で電気的に接続するようにしてもよい。そして、半導体チップ３０とワイヤ３６を封止するモールド樹脂３２が形成される。この形態の場合も、半導体チップ３０を実装する工程は金属薄板１０を除去する前又は後のいずれであってもよい。
以上、説明したように、本実施形態のフレキシブル回路基板の製造方法では、まず、リーツーリール方式で搬送される長尺状の金属薄板１０が仮の支持基板として用意され、金属薄板１０の上に最下に接続パッドを含む所望のビルドアップ配線層が高精度で形成される。その後に、金属薄板１０が除去されて、フレキシブル性を有する絶縁層がフレキシブル基板として機能するフレキシブル回路基板が得られる。半導体チップは、金属薄板が除去される前又は後のいずれかの段階で実装される。そして、金属薄板が除去されて露出する接続パッドに外部接続端子が設けられる。
本実施形態の製造方法では、リールツーリール搬送される、可撓性と剛性を併せもつ金属薄板１０の上にビルドアップ配線層を形成するので、ポリイミドテープを使用する場合と違って、熱処理を伴う製造工程で伸縮するおそれもないし、搬送時にテンションをかけるとしても伸びが発生することもなく、しかも搬送時にねじれたり貼りついたりすることもない。さらに、金属薄板１０上にアライメントマークを形成し、それを利用して各層の位置合わせを行うようにしている。金属薄板１０上に形成される配線層、アライメントマーク及び絶縁層は、伸縮などによって配置がずれることがないので、ポリイミドテープを使用する場合よりも接続パッドや配線層とビアホールとの位置合わせ精度を格段に向上させることができる。従って、フレキシブル回路基板の配線層のさらなるファインピッチ化や多層化に容易に対応できるようになる。
（第２の実施の形態）
図１１〜図１３は本発明の第２実施形態のフレキシブル回路基板の製造方法を示す断面図である。第２実施形態が第１実施形態と異なる点は、金属薄板の接続パッドが配置される部分に凹部を設けておき、接続パッドを形成する際にそれに繋がる突起部（外部接続端子）を同時に形成することにある。第２実施形態では、第１実施形態と同一工程についてはその詳しい説明を省略する。
第２実施形態のフレキシブル回路基板の製造方法は、図１１（ａ）に示すように、まず、第１実施形態と同様に、金属薄板１０の上に第１、第２開口部１２ｘ，１２ｙが設けられたレジスト膜１２を形成する。その後に、図１１（ｂ）に示すように、レジスト膜１２をマスクにして、その第１、第２開口部１２ｘ、１２ｙに露出する金属薄板１０の部分をエッチングすることにより、接続パッドの突起部を形成するための第１凹部１０ａとアライメントマークを形成するための第２凹部１０ｂを形成する。
あるいは、フォトリソフライフィ及びエッチングの代わりに、プレス加工によって金属薄板１０に凹部１０ａ、１０ｂを形成してもよい。詳しく説明すると、図１２（ａ）に示すように、凸部７ａ，７ｂを備えた上型７及び下型８を有する金型に金属薄板１０を搬送し、金型で金属薄板１０をプレス加工する。これにより、図１２（ｂ）に示すように、金属薄板１０に第１凹部１０ａ及び第２凹部１０ｂが形成される。その後に、図１２（ｃ）に示すように、金属薄板１０の第１、第２凹部１０ａ，１０ｂの上に開口部１２ｘ、１２ｙがそれぞれ設けられたレジスト膜１２を形成する。このように、金属薄板１０にプレス加工を行った後に、レジスト膜１２をパターニングしても、図１１（ｂ）と同様な構造体を得ることができる。
次いで、図１１（ｃ）の上図に示すように、金属薄板１０をめっき給電経路に使用する電解めっきで、レジスト膜１２の第１、第２開口部１２ｘ、１２ｙ内に露出する金属薄板１０の部分にＮｉ／Ａｕめっきを施すことによりバリアコンタクト層１４を形成する。さらに、同様な方法により、バリアコンタクト層１４上にＣｕめっき層１６を形成して金属薄板１０の凹部１０ａ，１０ｂ及びその上のレジスト膜１２の開口部１２ｘ、１２ｙを埋め込む。これにより、バリアコンタクト層１４とＣｕめっき層１６とにより接続パッド１８が構成され、接続パッド１８は金属薄板１０側に突起部Ｐが設けられた状態で形成される。また、このとき、接続パッド１８の形成と同時に、レジスト膜１２の第２開口部１２ｙ内にもバリアコンタクト層１４とＣｕめっき層１６とが形成されて、第１アライメントマークM１となる。その後に、レジスト膜１２が除去される。
あるいは、図１１（ｃ）の下図に示すように、金属薄板１０の第１、第２凹部１０ａ，１０ｂにはんだ層を充填してバリアコンタクト層１４とし、さらにレジスト膜の第１、第２開口部１２ｘ、１２ｙにニッケル層１１を介してＣｕめっき層１６を形成してもよい。バリアコンタクト層１４の他の材料としては、下から順に、金層／ニッケル層、金層／パラジウム層／ニッケル層、又はパラジウム層／ニッケル層、はんだ層／ニッケル層などの積層膜、もしくは、ニッケル層、金層、又はパラジウム層などの単層膜を使用してもよい。
続いて、図１３（ａ）に示すように、第１実施形態の図４（ｄ）及び図６（ａ）〜図７（ｂ）までの工程を遂行することにより、接続パッド１８に接続される第１、第２配線層２２，２６を含むビルドアップ配線層を高精度で位置合わせした状態で形成する。続いて、図１３（ｂ）に示すように、金属薄板１０を接続パッド１８及び第１絶縁層２０に対して選択的に除去する。これにより、金属薄板１０の第１凹部１０ａに埋め込まれた接続パッド１８の突起部Ｐが第１絶縁層２０の下面から突出した状態で露出して外部接続端子３４となる。
その後に、図１３（ｃ）に示すように、第２配線層２６の接続部２６ａに半導体チップ３０のバンプ３０ａをフリップチップ接続し、さらに半導体チップ３０を封止するモールド樹脂３２を形成する。その後に、前述した半導体チップ搭載領域Ｅ（図５（ａ）及び（ｂ））の境界部分で図１３（ｃ）の構造体が切断されて個片化される。
以上により、第２実施形態に係るフレキシブル回路基板１ａが得られる。
なお、第１実施形態で説明したように、金属薄板１０付きの剛性のある状態で半導体チップ３０を実装し、その後に金属薄板１０を除去してもよい。また、第１実施形態の図１０で説明したように、半導体チップ３０をフェイスアップで実装し、ワイヤ３６で半導体チップ３０と第２配線層２６の接続部２６ａを接続するようにしてもよい。
第２実施形態においても第１実施形態と同様な効果を奏する。これに加えて、第２実施形態では、レジスト膜１２の開口部１２ｘの金属薄板１０の部分に凹部１０ａを設けておくことにより、回路基板の下から突出する突起部Ｐを備えた接続パッド１８が外部接続端子３４となるため、特別に外部接続端子を形成する必要がない。バリアコンタクト層１４にはんだ層を用いる場合、はんだ層がはんだボールの代わりとなるため、外部接続端子としてはんだボールを接合する工程が不要になる。特に、前述した図１１（ｃ）の下図のように、金属薄板１０の凹部１０ａにはんだ層を充填する場合、第１絶縁層２０の下面から突出するはんだ層を形成することができ、外部接続端子として好適に使用できる。
（第３の実施の形態）
図１４〜図１６は本発明の第３実施形態のフレキシブル回路基板の製造方法を示す断面図である。第３実施形態が第２実施形態と異なる点は、金属薄板の凹部に金属層を埋め込まずに層状に形成し、残りの凹部に樹脂を埋め込むことにある。第３実施形態において、第１及び第２実施形態と同一工程においてはその詳しい説明を省略する。
まず、図１４（ａ）に示すように、第２実施形態と同様な方法で、図１１（ｂ）と同様に金属薄板１０上に第１、第２開口部１２ｘ、１２ｙが設けられたレジスト膜１２をパターニングした後に、金属薄板１０に第１、第２凹部１０ａ，１０ｂを形成する。その後に、金属薄板１０の第１、第２凹部１０ａ，１０ｂにバリアコンタクト層１４とＣｕめっき層１６を順次形成する。第３実施形態では、バリアコンタクト層１４とＣｕめっき層１６は金属薄板１０の凹部１０ａ，１０ｂに埋め込まれて形成されるのではなく、層状に形成される。このとき同時に、金属薄板１０の第２凹部１０ｂにバリアコンタクト層１４とＣｕめっき層１６よりなる第１アライメントマークＭ１が形成される。その後に、図１４（ｂ）に示すように、レジスト膜１２が除去される。
次いで、図１４（ｃ）に示すように、図１４（ｂ）の構造体の上面に樹脂フィルムを貼着するなどして第１絶縁層２０を形成する。このとき、金属薄板１０の第１、第２凹部１０ａ、１０ｂが第１絶縁層２０で埋め込まれて平坦化される。続いて、図１５（ａ）に示すように、第１アライメントマークＭ１を利用して位置合わせした状態で接続パッド１８上の第１絶縁層２０の部分をレーザなどで加工することにより、接続パッド１８に到達する深さの第１ビアホール２０ｘを形成する。このとき、第１アライメントマークＭ１上の第１絶縁層２０の部分に第２アライメントマークＭ２が形成される。続いて、図１５（ｂ）に示すように、第１ビアホール２０ｘを介して接続パッド１８に接続される第１配線層２２が第１絶縁層２０上に位置合わせされて形成される。このとき同時に、第２アライメントマークＭ２上に第３アライメントマークＭ３が形成される。
さらに、図１６（ａ）に示すように、第１実施形態の図６（ｃ）〜図７（ｂ）の工程を遂行することにより、第１配線層２２に接続される第２配線層２６を含むビルドアップ配線層を高精度で位置合わせした状態で形成する。続いて、図１６（ｂ）に示すように、金属薄板１０を接続パッド１８及び第１絶縁層２０に対して選択的に除去する。これにより、金属薄板１０の第１凹部１０ａの底部に形成された接続パッド１８が第１絶縁層２０の下面から突出した状態で露出して外部接続端子３４となる。このように、第３実施形態の外部接続端子３４は、第１絶縁層２０からなるバンプの表面に層状に接続パッド１８が形成されて構成される。
さらに、第２配線層２６の接続部２６ａに半導体チップ３０のバンプ３０ａをフリップチップ接続し、さらに半導体チップ３０を封止するモールド樹脂３２を形成する。その後に、前述した半導体チップ搭載領域Ｅ（図５（ａ）及び（ｂ））の境界部分で図１６（ｂ）の構造体が切断されて個片化される。以上により、第３実施形態に係るフレキシブル回路基板１ｂが得られる。
なお、第１実施形態で説明したように、金属薄板１０付きの剛性のある状態で半導体チップ３０を実装し、その後に金属薄板１０を除去してもよい。また、半導体チップ３０をフェイスアップで実装し、ワイヤ３６で半導体チップ３０と第２配線層２６の接続部２６ａを接続するようにしてもよい。
第３実施形態は、第２実施形態と同様に、特別の外部接続端子を設ける必要がない。それに加えて、第３実施形態では、金属薄板１０の凹部１０ａ，１０ｂ及びレジスト膜１２の開口部１２ｘ、１２ｙの全体にわたって金属層をめっきで埋め込む必要がないので、めっきを施す時間を短縮することができ、第２実施形態よりも製造コストの削減を図ることができる。
図１は従来技術のテープパッケージの製造方法を示す断面図（その１）である。 図２は従来技術のテープパッケージの製造方法を示す断面図（その２）である。 図３は従来技術のテープパッケージの製造方法を示す断面図（その３）である。 図４（ａ）〜（ｄ）は本発明の第１実施形態のフレキシブル回路基板の製造方法を示す断面図（その１）である。 図５は（ａ）及び（ｂ）は本発明の第１実施形態に係る長尺状の金属薄板上に接続パッド及びアライメントマークが形成された様子を示す平面図である。 図６（ａ）〜（ｄ）は本発明の第１実施形態のフレキシブル回路基板の製造方法を示す断面図（その２）である。 図７（ａ）〜（ｃ）は本発明の第１実施形態のフレキシブル回路基板の製造方法を示す断面図（その３）である 図８（ａ）及び（ｂ）は本発明の第１実施形態のフレキシブル回路基板の製造方法を示す断面図（その４）である。 図９（ａ）及び（ｂ）は本発明の第１実施形態のフレキシブル回路基板の製造方法を示す断面図（その５）である。 図１０は本発明の第１実施形態のフレキシブル回路基板に半導体チップがワイヤで接続された例を示す断面図である。 図１１（ａ）〜（ｃ）は本発明の第２実施形態のフレキシブル回路基板の製造方法を示す断面図（その１）である。 図１２（ａ）〜（ｃ）は本発明の第２実施形態のフレキシブル回路基板の製造方法を示す断面図（その２）である。 図１３は本発明の第２実施形態のフレキシブル回路基板の製造方法を示す断面図（その３）である。 図１４（ａ）〜（ｃ）は本発明の第３実施形態のフレキシブル回路基板の製造方法を示す断面図（その１）である。 図１５（ａ）及び（ｂ）は本発明の第３実施形態のフレキシブル回路基板の製造方法を示す断面図（その２）である。 図１６（ａ）及び（ｂ）は本発明の第３実施形態のフレキシブル回路基板の製造方法を示す断面図（その３）である。
符号の説明
１，１ａ…フレキシブル回路基板、５…リール、６…ロール、７…上型、７ａ，７ｂ…凸部、８…下型、１０…金属薄板、１０ａ，１０ｂ…凹部、１２…レジスト膜、１２ｘ、１２ｙ…開口部、１４…バリアコンタクト層、１６…Ｃｕめっき層、１８…接続パッド、２０…第１絶縁層、２０ｘ…第１ビアホール、２２…第１配線層、２４…第２絶縁層、２４ｘ…第２ビアホール、２６…第２配線層、２６ａ…接続部、２８…オーバーコート層、２８ｘ…開口部、３０…半導体チップ、３０ａ…バンプ、３２…モールド樹脂、３４…外部接続端子、３６…ワイヤ、Ｐ…突起部、M１〜M５…アライメントマーク。

Claims (12)

  1. 長手方向に搬送される長尺状の金属薄板の上に接続パッド及びアライメントマークを形成する工程と、
    前記接続パッドを被覆する絶縁層を形成する工程と、
    前記アライメントマークを利用して、前記接続パッド上に位置合わせされて配置されるビアホールを前記絶縁層の部分に形成する工程と、
    前記ビアホールを介して前記接続パッドに接続されるｎ層（ｎは１以上の整数）のビルドアップ配線層を形成する工程と、
    前記金属薄板を除去して、前記接続パッド及び前記絶縁層を露出させる工程とを有することを特徴とするフレキシブル回路基板の製造方法。
  2. 前記接続パッド及びアライメントマークを形成する工程は、
    前記金属薄板の上に第１及び第２開口部を備えたレジスト膜を形成する工程と、
    前記第１及び第２開口部に露出する前記金属薄板の部分に電解めっきによって金属層を形成することにより、前記第１及び第２開口部に前記接続パッド及び前記アライメントマークをそれぞれ形成する工程と、
    前記レジスト膜を除去する工程とを含むことを特徴とする請求項１に記載のフレキシブル回路基板の製造方法。
  3. 前記ビアホールを形成する工程は、レーザ加工によって行うことを特徴とする請求項１に記載のフレキシブル回路基板の製造方法。
  4. 前記接続パッド及び前記アライメントマークを形成する工程において、
    前記金属層の下に、前記金属薄板を除去する工程でエッチングストップ膜として機能するバリアコンタクト層を形成し、
    前記金属薄板を除去する工程で、前記金属薄板を前記バリアコンタクト層及び前記絶縁層に対して選択的に除去することを特徴とする請求項２に記載のフレキシブル回路基板の製造方法。
  5. 前記金属薄板を除去する工程の後に、露出する前記接続パッドに外側に突出する接続端子を設ける工程をさらに有することを特徴とする請求項１に記載のフレキシブル回路基板の製造方法。
  6. 前記金属薄板上に第１及び第２開口部を備えたレジスト膜を形成する工程の後に、前記開口部に露出する前記金属薄板をエッチングして凹部を形成する工程をさらに有し、
    前記金属薄板を除去することにより、前記接続パッドは接続端子となる突起部をもって形成されることを特徴とする請求項２に記載のフレキシブル回路基板の製造方法。
  7. 前記金属薄板には、前記レジスト膜の第１及び第２開口部に対応する部分にプレス加工によって形成された凹部が設けられており、
    前記第１及び第２開口部を備えたレジスト膜を形成する工程において、前記金属薄板の凹部に前記レジスト膜の開口部を形成し、
    前記金属薄板を除去することにより、前記接続パッドは、接続端子となる突起部をもって形成されることを特徴とする請求項２に記載のフレキシブル回路基板の製造方法。
  8. 前記金属薄板を除去する工程の前に、前記ビルドアップ配線層の最上の配線層の接続部に開口部が設けられたオーバーコート層を形成する工程をさらに有することを特徴とする請求項１に記載のフレキシブル回路基板の製造方法。
  9. 前記金属薄板を除去する工程の後に、前記ビルドアップ配線層の最上の配線層の接続部に半導体チップを接続する工程をさらに有することを特徴とする請求項８に記載のフレキシブル回路基板の製造方法。
  10. 前記金属薄板を除去する工程の前であって、オーバーコート層を形成する工程の後に、前記ビルドアップ配線層の最上の配線層の接続部に半導体チップを接続する工程をさらに有することを特徴とする請求項８に記載のフレキシブル回路基板の製造方法。
  11. 前記絶縁層はフレキシブル性を有することを特徴とする請求項１乃至１０のいずれか一項に記載のフレキシブル回路基板の製造方法。
  12. 前記金属薄板及び前記金属層は銅からなり、前記バリアコンタクト層は、ニッケル層／金層、金層／ニッケル層、金層／パラジウム層／ニッケル層、ニッケル層、金層、パラジウム層、及びはんだ層／ニッケル層の群から選択されるいずれかであることを特徴とする請求項４に記載のフレキシブル回路基板の製造方法。
JP2005098938A 2005-03-30 2005-03-30 フレキシブル回路基板の製造方法 Withdrawn JP2006278929A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005098938A JP2006278929A (ja) 2005-03-30 2005-03-30 フレキシブル回路基板の製造方法
KR1020060027337A KR20060106710A (ko) 2005-03-30 2006-03-27 가요성 회로 기판의 제조 방법
US11/392,308 US20060223236A1 (en) 2005-03-30 2006-03-29 Method of manufacturing flexible circuit substrate
TW095111149A TW200644202A (en) 2005-03-30 2006-03-30 Method of manufacturing flexible circuit substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005098938A JP2006278929A (ja) 2005-03-30 2005-03-30 フレキシブル回路基板の製造方法

Publications (1)

Publication Number Publication Date
JP2006278929A true JP2006278929A (ja) 2006-10-12

Family

ID=37071079

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005098938A Withdrawn JP2006278929A (ja) 2005-03-30 2005-03-30 フレキシブル回路基板の製造方法

Country Status (4)

Country Link
US (1) US20060223236A1 (ja)
JP (1) JP2006278929A (ja)
KR (1) KR20060106710A (ja)
TW (1) TW200644202A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009064973A (ja) * 2007-09-06 2009-03-26 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP2009065116A (ja) * 2008-05-12 2009-03-26 Shinko Electric Ind Co Ltd 配線基板の製造方法及び配線基板
JP2010123703A (ja) * 2008-11-19 2010-06-03 Furukawa Electric Co Ltd:The キャリア付きプリント配線基板およびその製造方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8180460B2 (en) * 2005-04-28 2012-05-15 Second Sight Medical Products, Inc. Flexible circuit electrode array
TWI294678B (en) * 2006-04-19 2008-03-11 Phoenix Prec Technology Corp A method for manufacturing a coreless package substrate
TWI296843B (en) * 2006-04-19 2008-05-11 Phoenix Prec Technology Corp A method for manufacturing a coreless package substrate
TWI295842B (en) * 2006-04-19 2008-04-11 Phoenix Prec Technology Corp A method for manufacturing a coreless package substrate
TWI324033B (en) * 2006-08-07 2010-04-21 Unimicron Technology Corp Method for fabricating a flip-chip substrate
KR100790899B1 (ko) * 2006-12-01 2008-01-03 삼성전자주식회사 얼라인 마크가 형성된 템플릿 및 그 제조 방법
KR20100043547A (ko) * 2008-10-20 2010-04-29 삼성전기주식회사 필드 비아 패드를 갖는 코어리스 기판 및 그 제조방법
JP5557439B2 (ja) * 2008-10-24 2014-07-23 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法
TWI416636B (zh) * 2009-10-22 2013-11-21 Unimicron Technology Corp 封裝結構之製法
JP5603600B2 (ja) * 2010-01-13 2014-10-08 新光電気工業株式会社 配線基板及びその製造方法、並びに半導体パッケージ
US20130168132A1 (en) * 2011-12-29 2013-07-04 Sumsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same
FI124325B (fi) * 2012-06-08 2014-06-30 Tecnomar Oy Laserprosessin kohdistuksen mittausmenetelmä
US20160172562A1 (en) * 2014-01-31 2016-06-16 Sharp Laboratories Of America, Inc. Method for forming Circuit-on-Wire
WO2017099795A1 (en) * 2015-12-11 2017-06-15 Intel Corporation Multi-layer flexible/stretchable electronic package for advanced wearable electronics
US10477688B2 (en) 2015-12-24 2019-11-12 Intel Corporation Stretchable electronic assembly
EP3454631B1 (de) * 2017-09-08 2020-03-25 voestalpine Stahl GmbH Verfahren zur herstellung eines elektrischen anschlusskontakts an einem beschichteten blech
CN109600938B (zh) * 2018-12-28 2021-04-02 郑州云海信息技术有限公司 一种pcb布局的自动控制方法及装置
CN114365584A (zh) * 2020-06-29 2022-04-15 庆鼎精密电子（淮安）有限公司 线路板及其制作方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009064973A (ja) * 2007-09-06 2009-03-26 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP2009065116A (ja) * 2008-05-12 2009-03-26 Shinko Electric Ind Co Ltd 配線基板の製造方法及び配線基板
JP2010123703A (ja) * 2008-11-19 2010-06-03 Furukawa Electric Co Ltd:The キャリア付きプリント配線基板およびその製造方法

Also Published As

Publication number Publication date
TW200644202A (en) 2006-12-16
US20060223236A1 (en) 2006-10-05
KR20060106710A (ko) 2006-10-12

Similar Documents

Publication Publication Date Title
JP2006278929A (ja) フレキシブル回路基板の製造方法
JP4897281B2 (ja) 配線基板の製造方法及び電子部品実装構造体の製造方法
JP4334005B2 (ja) 配線基板の製造方法及び電子部品実装構造体の製造方法
JP5339928B2 (ja) 配線基板及びその製造方法
US9258899B2 (en) Method of fabricating a wiring board
JP4251421B2 (ja) 半導体装置の製造方法
JP4866268B2 (ja) 配線基板の製造方法及び電子部品装置の製造方法
JP5410660B2 (ja) 配線基板及びその製造方法と電子部品装置及びその製造方法
JP5649490B2 (ja) 配線基板及びその製造方法
KR101011882B1 (ko) 회로 장치 및 회로 장치의 제조 방법
US8334461B2 (en) Wiring board and electronic component device
US20070141757A1 (en) Method of manufacturing flexible wiring substrate and method of manufacturing electronic component mounting structure
JP4635033B2 (ja) 配線基板の製造方法及び電子部品実装構造体の製造方法
US7329957B2 (en) Circuit device and manufacturing method thereof
US20090215231A1 (en) Method of manufacturing electronic component built-in substrate
JP2011096903A (ja) 半導体素子実装配線基板の製造方法
JP3917484B2 (ja) 半導体装置の製造方法および半導体装置
JP4398683B2 (ja) 多層配線基板の製造方法
US7964106B2 (en) Method for fabricating a packaging substrate
JP2010123632A (ja) 電子部品内蔵配線基板の製造方法
JP2006253253A (ja) フレキシブル回路基板の製造方法
JP4655917B2 (ja) 半導体パッケージ用多層基板及びその製造方法
JP2009206229A (ja) 半導体装置およびその製造方法
JP2009064879A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080603