JP2006270037A - Hybrid module, its manufacturing process and hybrid circuit device - Google Patents

Hybrid module, its manufacturing process and hybrid circuit device Download PDF

Info

Publication number
JP2006270037A
JP2006270037A JP2005296735A JP2005296735A JP2006270037A JP 2006270037 A JP2006270037 A JP 2006270037A JP 2005296735 A JP2005296735 A JP 2005296735A JP 2005296735 A JP2005296735 A JP 2005296735A JP 2006270037 A JP2006270037 A JP 2006270037A
Authority
JP
Japan
Prior art keywords
optical signal
optical
silicon substrate
hybrid module
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005296735A
Other languages
Japanese (ja)
Other versions
JP4810958B2 (en
Inventor
Takeshi Ogawa
剛 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2005296735A priority Critical patent/JP4810958B2/en
Publication of JP2006270037A publication Critical patent/JP2006270037A/en
Application granted granted Critical
Publication of JP4810958B2 publication Critical patent/JP4810958B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To mount a large number of packaging components while reducing a thickness and enhancing packaging precision, efficiency or reliability, and to attain high speed high capacity transmission of information signals, and the like, by an electric signal transmission function and an optical signal transmission function. <P>SOLUTION: The hybrid module comprises: a silicon substrate 3 having a plurality of opening 8 for loading components; packaging components 4 including an optical element 4D being loaded in the component loading openings 8 and secured by a sealing resin layer 9; and a wiring layer 5 formed on the silicon substrate 3. An optical signal transmission means 5B is provided oppositely to the optical signal I/O section 13 of the optical element 4D. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、シリコン基板上に複数個のＩＣ（Integrated Circuit）素子やＬＳＩ（LargeScalIntegration）素子或いはメモリ素子等の半導体回路素子や電子部品或いは光学素子等の実装部品を搭載するとともに配線層を有するハイブリットモジュール及びその製造方法並びに上述したハイブリットモジュールを配線基板に実装してなるハイブリット回路装置に関する。   The present invention mounts a semiconductor circuit element such as a plurality of IC (Integrated Circuit) elements, LSI (LargeScalIntegration) elements or memory elements, a mounting part such as an electronic component or an optical element on a silicon substrate, and has a wiring layer. The present invention relates to a module, a manufacturing method thereof, and a hybrid circuit device in which the above-described hybrid module is mounted on a wiring board.

例えば、パーソナルコンピュータ、携帯電話機、ビデオレコーダ或いはオーディオ機器等の各種の電子機器には、各種のＩＣ素子やＬＳＩ素子或いはメモリ素子等の半導体回路素子や電子部品が備えられている。電子機器においては、例えば同一機能を奏する上述した半導体回路素子や電子部品等を配線層を形成したベース基板に搭載することによってハイブリット化したいわゆるハイブリットモジュールが備えられている。   For example, various electronic devices such as personal computers, mobile phones, video recorders, and audio devices are provided with various IC elements, LSI circuit elements, semiconductor circuit elements such as memory elements, and electronic components. An electronic device includes a so-called hybrid module that is hybridized by mounting, for example, the above-described semiconductor circuit element or electronic component having the same function on a base substrate on which a wiring layer is formed.

ハイブリットモジュールは、電子機器の小型化や多機能化或いは高機能化の対応に基づいてシリコン基板等により多くの実装部品が搭載されるとともに、高密度実装化や小型軽量化等が図られている。例えば、特許文献１或いは特許文献２には、多数個の実装部品をそれぞれの入出力部形成面が互いに同一面を形成するようにして樹脂基体内に封装するとともに、この樹脂基体の主面上に配線層を形成したハイブリットモジュールが開示されている。かかるハイブリットモジュールおいては、各実装部品上にも配線層を介して他の部品実装を可能として薄型化を図りながら高密度実装化を実現する。   In the hybrid module, many mounting parts are mounted on a silicon substrate or the like based on the downsizing, multi-functionality, or high-functionality of electronic devices, and high-density mounting, miniaturization, lightening, and the like are achieved. . For example, in Patent Document 1 or Patent Document 2, a large number of mounting parts are sealed in a resin base so that the respective input / output part forming surfaces form the same surface, and the main surface of the resin base is A hybrid module in which a wiring layer is formed is disclosed. In such a hybrid module, other components can be mounted on each mounted component via a wiring layer, thereby realizing high-density mounting while reducing the thickness.

一方、電子機器等においては、一般にボード内に搭載された各実装部品間の信号伝送が配線層に形成された配線パターンによって行われる。電子機器等においては、さらなる高速処理化が求められているが、配線パターンによる電気的な信号伝送では配線パターンの微細化の限界、配線パターン内で発生するＣＲ（Capacitance-Resistance）時定数による信号伝送の遅延、ＥＭＩ（Electromagnetic Interference）やＥＭＣ（Electromagnetic Compability）或いは各配線パターン間のクロストーク等の問題によりその対応が極めて困難である。   On the other hand, in an electronic device or the like, signal transmission between each mounted component mounted on a board is generally performed by a wiring pattern formed on a wiring layer. In electronic devices and the like, higher speed processing is required, but electrical signal transmission by wiring patterns limits the miniaturization of wiring patterns and signals based on CR (Capacitance-Resistance) time constants generated in wiring patterns. It is extremely difficult to cope with problems such as transmission delay, EMI (Electromagnetic Interference), EMC (Electromagnetic Compability), or crosstalk between wiring patterns.

電子機器等においては、上述した電気信号の伝送構造による問題を解決してさらなる高速化や多機能、高機能化等を実現する対応として、光学信号伝送路（光学バス）や光学インターコネクション等の光学部品を備える光学信号伝送構造の採用が検討されている。光学信号伝送構造は、各機器間や各機器に搭載されたボード間、或いは各ボード内の実装部品間における比較的短距離の信号伝送を行う場合に好適である。光学信号伝送構造は、実装部品を実装した配線基板に光学信号伝送路を形成し、この光学信号伝送路を伝送路として光学信号を高速かつ大容量で伝送することを可能とする。光学素子混載ハイブリットモジュールについては、例えば特許文献３に開示されている。   In electronic devices, optical signal transmission paths (optical buses), optical interconnections, etc. can be used to solve the above-mentioned problems caused by the electrical signal transmission structure and realize higher speed, multi-function, higher functionality, etc. Adoption of an optical signal transmission structure provided with optical components is being studied. The optical signal transmission structure is suitable for signal transmission at a relatively short distance between devices, between boards mounted on each device, or between mounted components in each board. The optical signal transmission structure makes it possible to form an optical signal transmission path on a wiring board on which mounting components are mounted, and to transmit an optical signal at a high speed and a large capacity using the optical signal transmission path as a transmission path. An optical element mixed hybrid module is disclosed in Patent Document 3, for example.

特開平７−７１３４号公報Japanese Patent Laid-Open No. 7-7134 特開２０００−１０６４１７公報JP 2000-106417 A 特開２００４−１９３２２１公報JP 2004-193221 A

上述した特許文献１や特許文献２に開示されたハイブリットモジュールは、基部に支持された基部シート上に半導体チップや機能ディバイス等の複数個の実装部品を並べて搭載し、これら実装部品を封止するようにして基部シート上に樹脂によって基板体を形成して構成する。かかるハイブリットモジュールにおいては、各実装部品の接点パッドが略同一面を構成することで回路基板等に対して各実装部品を一括して接続することが可能であるとともに、基板体を最大外形寸法の実装部品に合わせて研磨されることによって全体として薄型化が図られるようになる。   The hybrid modules disclosed in Patent Document 1 and Patent Document 2 described above have a plurality of mounting components such as semiconductor chips and functional devices mounted side by side on a base sheet supported by the base, and these mounting components are sealed. In this manner, the substrate body is formed of the resin on the base sheet. In such a hybrid module, the contact pads of each mounting component constitute substantially the same surface, so that each mounting component can be connected to a circuit board or the like at the same time, and the board body can have a maximum external dimension. By thinning according to the mounting component, the overall thickness can be reduced.

しかしながら、かかるハイブリットモジュールにおいては、複数個の実装部品を樹脂によって形成した基板体によって封止した構造であることから、樹脂が硬化する際に硬化収縮が生じて基板体に大きな寸法変化が生じてしまう。ハイブリットモジュールにおいては、このために基板体に大きな反り等の現象が生じることによって、各実装部品の接続パッドが回路基板側の実装用ランドに対して位置がズレてしまったり接続部位において断線が発生する等により実装精度が悪くなるといった問題があった。また、ハイブリットモジュールにおいては、各実装部品の外周部に熱変形による応力によってクラックが生じることで、実装強度の低下や水分の滲入による内部ショートや錆発生等が生じて信頼性が低下するといった問題もあった。   However, since such a hybrid module has a structure in which a plurality of mounting components are sealed by a substrate body formed of resin, curing shrinkage occurs when the resin cures, resulting in a large dimensional change in the substrate body. End up. In a hybrid module, a phenomenon such as a large warp occurs in the board body, which causes the connection pads of each mounting component to be misaligned with respect to the mounting land on the circuit board side, and disconnection occurs at the connection site. There is a problem that mounting accuracy deteriorates due to such as. In addition, in the hybrid module, cracks are generated in the outer peripheral portion of each mounted component due to stress due to thermal deformation, resulting in a decrease in reliability due to a decrease in mounting strength, an internal short circuit or rust generation due to moisture penetration, etc. There was also.

一方、ハイブリットモジュールにおいては、上述した特許文献２に開示されるように光学信号伝送構造を備えることによってさらなる高速化や多機能、高機能化等が図られる。ハイブリットモジュールにおいては、高速処理化や高容量化が図られたＬＳＩ素子等から入出力される電気的信号を、半導体レーザや発光ダイオード或いはフォトディテクタ等の光学素子によって光学的信号に変換する。したがって、ハイブリットモジュールにおいては、電気的信号伝送構造とともに光学信号伝送構造を混載した電気・光信号混載型ハイブリットモジュールも提供されている。   On the other hand, in the hybrid module, by providing an optical signal transmission structure as disclosed in Patent Document 2 described above, higher speed, multiple functions, higher functions, and the like can be achieved. In the hybrid module, an electrical signal input / output from an LSI element or the like that has been increased in processing speed and capacity is converted into an optical signal by an optical element such as a semiconductor laser, a light emitting diode, or a photodetector. Therefore, in the hybrid module, there is also provided an electric / optical signal mixed type hybrid module in which an optical signal transmission structure is mixed with an electric signal transmission structure.

電気・光混載型ハイブリットモジュールにおいては、光学信号伝送構造を介することによる信号伝達の高速化に伴い、電気的信号伝送構造における上述したＣＲ時定数による信号伝送の遅延、ＥＭＩノイズやＥＭＣ等の低減による低寄生容量化の対応が極めて重要となる。また、電気・光混載型ハイブリットモジュールにおいては、光学部品が電気・光変換動作を行う際に熱を発生し、混載した電気部品の特性に影響を及ぼす虞もある。   In the hybrid module of electrical / optical hybrid type, signal transmission delay due to the above-mentioned CR time constant in the electrical signal transmission structure, reduction of EMI noise, EMC, etc., along with the speeding up of signal transmission through the optical signal transmission structure It is extremely important to reduce the parasitic capacitance due to the above. In the hybrid module for electric / light hybrid type, heat may be generated when the optical component performs an electric / optical conversion operation, which may affect the characteristics of the mixed electric component.

したがって、電気・光混載型ハイブリットモジュールにおいては、一般に光学部品や光学信号伝送路を配線層の主面上や回路基板等に対して別工程によって実装していた。電気・光混載型ハイブリットモジュールにおいては、電気部品と光学部品とを別工程によって実装することによって、実装工程が複雑かつ低効率となるとともに歩留まりも低下するといった問題があった。電気・光混載型ハイブリットモジュールにおいては、電気部品と光学部品との個別実装によってこれら部品間を接続する電気配線パターンも必要となり、その接続容量が低寄生容量化の実現を困難とさせる。   Therefore, in an electric / light hybrid type hybrid module, optical components and optical signal transmission paths are generally mounted on the main surface of a wiring layer, a circuit board, and the like in a separate process. In the hybrid module of electric / light hybrid type, there is a problem that the mounting process becomes complicated and low efficiency and the yield is lowered by mounting the electrical component and the optical component in separate processes. In an electric / light hybrid type hybrid module, an electric wiring pattern for connecting the electric component and the optical component to each other is also required, which makes it difficult to realize a low parasitic capacitance.

したがって、本発明は、多数個の実装部品を薄型化を図りかつ実装精度や実装効率或いは信頼性の向上を図って実装し、また電気的信号伝送機能と光学信号伝送機能とにより情報信号等の高速・高容量伝送化を図るハイブリットモジュール及びその製造方法並びにハイブリット回路装置を提供することを目的とする。   Therefore, the present invention mounts a large number of mounting parts with a reduced thickness and improved mounting accuracy, mounting efficiency, or reliability, and an information signal or the like by an electrical signal transmission function and an optical signal transmission function. It is an object of the present invention to provide a hybrid module, a method of manufacturing the same, and a hybrid circuit device that achieve high speed and high capacity transmission.

上述した目的を達成する本発明にかかるハイブリットモジュールは、貫通開口部からなる複数個の部品装填開口部を形成したシリコン基板と、各部品装填開口部内にそれぞれの入出力部形成面がシリコン基板の第１主面と略同一面を構成して装填され少なくとも１個が光学素子である複数個の実装部品と、各部品装填開口部にそれぞれ充填された封止材によって形成され各実装部品をそれぞれの入出力部形成面をシリコン基板の第１主面に露出させた状態で各部品装填開口部内に埋め込んで固定する封止層と、シリコン基板の第１主面上に形成されてこの第１主面から露出された各実装部品の各入出力部形成面に設けられた入出力部と接続される配線パターンを有する配線層とを備える。ハイブリットモジュールは、光学素子の光学信号入出力部と対向するシリコン基板の第１主面上と、配線層内と、配線層の表面上の少なくともいずれか１箇所に、光学信号を伝送する光学信号伝送路手段が設けられる。   A hybrid module according to the present invention that achieves the above-described object includes a silicon substrate having a plurality of component loading openings formed of through-openings, and each input / output portion forming surface in each component loading opening. Each mounting component is formed by a plurality of mounting components that are substantially the same surface as the first main surface and are loaded and at least one of which is an optical element, and a sealing material filled in each component loading opening. The input / output portion forming surface is exposed on the first main surface of the silicon substrate, and is embedded on each component loading opening and fixed, and the first main surface of the silicon substrate is formed on the first main surface. And a wiring layer having a wiring pattern connected to the input / output unit provided on each input / output unit forming surface of each mounting component exposed from the main surface. The hybrid module transmits an optical signal to at least one of the first main surface of the silicon substrate facing the optical signal input / output unit of the optical element, the wiring layer, and the surface of the wiring layer. Transmission path means is provided.

ハイブリットモジュールにおいては、シリコン基板をベース基板とすることによって高精度の部品装填開口部や配線層が比較的容易に形成されるとともに熱等の影響による寸法や形状変化の発生がほとんど生じないことから、各実装部品が精度よく位置決めされるとともに配線層等との接続状態が確実に保持されて実装されることにより信頼性の向上が図られるようになる。ハイブリットモジュールにおいては、シリコン基板が各実装部品や配線層のグランドとしても機能するとともに放熱作用も奏することから、安定した機能動作が奏されるようになる。ハイブリットモジュールにおいては、外形寸法を異にする各実装部品をそれぞれの入出力部形成面が互いに同一面を構成するようにしてシリコン基板に埋設した状態で実装することから、小型化と薄型化とが図られるとともに各実装部品と配線層とをバンプ等を介さずにビアによって最短で接続することで寄生容量を低減する。   In a hybrid module, a silicon substrate is used as a base substrate, so that high-precision component loading openings and wiring layers can be formed relatively easily and there is almost no change in size or shape due to the influence of heat or the like. The mounting components are positioned with high accuracy and the connection state with the wiring layer or the like is reliably held and mounted, whereby the reliability is improved. In the hybrid module, the silicon substrate functions as a ground for each mounted component and wiring layer and also has a heat dissipation function, so that a stable functional operation is achieved. In the hybrid module, each mounting component having a different external dimension is mounted in a state where the respective input / output part forming surfaces constitute the same surface and are embedded in the silicon substrate. In addition, the parasitic capacitance is reduced by connecting each mounting component and the wiring layer with vias in the shortest way without using bumps or the like.

ハイブリットモジュールにおいては、光学素子を搭載して光学信号伝送路手段によって光学信号を伝送する機能を有して、電気信号の伝送系と光学信号の伝送系とを適宜組み合わせて情報信号等を伝送する。ハイブリットモジュールにおいては、例えばＬＳＩ間のように比較的短距離での信号伝送系を光学信号伝送系によって構成することにより、高速・高容量化を図って信号伝送が行われるようにする。   The hybrid module is equipped with an optical element and has a function of transmitting an optical signal by optical signal transmission path means, and transmits an information signal or the like by appropriately combining an electric signal transmission system and an optical signal transmission system. . In the hybrid module, for example, a signal transmission system at a relatively short distance, such as between LSIs, is configured by an optical signal transmission system, so that signal transmission is performed with high speed and high capacity.

上述した目的を達成する本発明にかかるハイブリットモジュールの製造方法は、シリコン基板に第１主面と第２主面とに貫通する貫通開口部からなる複数個の部品装填開口部を形成する部品装填開口部形成工程と、各部品装填開口部内にそれぞれの入出力部形成面がシリコン基板の第１主面と略同一面を構成して実装部品をそれぞれ一体化する実装部品一体化工程と、シリコン基板の主面上に各実装部品を被覆して配線層を形成する配線層形成工程と、光学素子の光学信号入出力部と対向するシリコン基板の上記第１主面上と配線層内と配線層の表面上の少なくともいずれか１箇所に光学信号を伝送する光学信号伝送路手段を形成する光学信号伝送路手段形成工程とを有する。ハイブリットモジュールの製造方法は、各実装部品がそれぞれの入出力部形成面をシリコン基板の第１主面と略同一面を構成した状態で露出されて各部品装填開口部内に埋め込まれ、電気信号と光学信号とを処理するハイブリットモジュールを製造する。   A method for manufacturing a hybrid module according to the present invention that achieves the above-described object includes a component loading in which a plurality of component loading openings including through openings penetrating through a first main surface and a second main surface are formed in a silicon substrate. An opening forming step, a mounting component integrating step in which each input / output portion forming surface forms substantially the same surface as the first main surface of the silicon substrate in each component loading opening, and the mounting components are integrated respectively; A wiring layer forming step of forming a wiring layer by covering each mounting component on the main surface of the substrate; and on the first main surface of the silicon substrate facing the optical signal input / output portion of the optical element, in the wiring layer, and wiring An optical signal transmission path means forming step of forming an optical signal transmission path means for transmitting an optical signal to at least one location on the surface of the layer. In the hybrid module manufacturing method, each mounted component is exposed with its input / output portion forming surface substantially flush with the first main surface of the silicon substrate and embedded in each component loading opening. A hybrid module for processing optical signals is manufactured.

ハイブリットモジュールの製造方法は、実装部品一体化工程が、シリコン基板載置工程と、実装部品装填工程と、封止層形成工程と、剥離工程とを有する。ハイブリットモジュールの製造方法は、シリコン基板載置工程において、シリコン基板を第１主面を接合面としてダミー基板上に接合して各部品装填開口部の第１主面側の開口部が閉塞されるようにする。ハイブリットモジュールの製造方法は、実装部品装填工程において、シリコン基板に対して、各実装部品が、それぞれの入出力部形成面を装填側として第２主面側の開口部から各部品装填開口部内に装填されることによって、ダミー基板上においてそれぞれの入出力部形成面を互いに略同一面を構成して保持させる。ハイブリットモジュールの製造方法は、封止層形成工程において、各部品装填開口部内に接着樹脂等の封止材を充填した後にこの封止材に硬化処理を施して硬化させてそれぞれ封止層を形成し、これら封止層によって各実装部品を各部品装填開口部内に埋め込んで固定する。ハイブリットモジュールの製造方法は、剥離工程において、シリコン基板をダミー基板から剥離することで、それぞれの入出力部形成面を第１主面と略同一面を構成して各実装部品が各部品装填開口部内に埋め込まれた中間体を製造する。   In the method for manufacturing a hybrid module, the mounting component integration step includes a silicon substrate placing step, a mounting component loading step, a sealing layer forming step, and a peeling step. In the hybrid module manufacturing method, in the silicon substrate mounting step, the silicon substrate is bonded onto the dummy substrate with the first main surface as the bonding surface, and the opening on the first main surface side of each component loading opening is closed. Like that. In the method for manufacturing a hybrid module, in the mounting component loading step, each mounting component is placed on the silicon substrate from the opening on the second main surface side into each component loading opening with the input / output portion forming surface as the loading side. By being loaded, the input / output unit forming surfaces are formed on the dummy substrate so as to form substantially the same surface. In the sealing module forming process, the hybrid module manufacturing method fills each component loading opening with a sealing material such as an adhesive resin, and then cures the sealing material by curing it to form a sealing layer. Then, each mounting component is embedded and fixed in each component loading opening by these sealing layers. In the method of manufacturing the hybrid module, in the peeling process, the silicon substrate is peeled off from the dummy substrate, so that each input / output part forming surface is substantially the same as the first main surface, and each mounted component has its respective component loading opening. An intermediate embedded in the part is manufactured.

ハイブリットモジュールの製造方法においては、熱による形状や状態の変化がほとんど生じないシリコン基板をベース基板として例えばエッチング法等によってシリコン基板に高精度かつ効率よく形成した複数個の部品装填開口部内に、各実装部品が精度よく位置決めして一体化することが可能である。ハイブリットモジュールの製造方法においては、各実装部品と配線層等との接続状態が確実に保持され、断線等の発生が抑制されることにより信頼性の向上が図られたハイブリットモジュールを製造する。ハイブリットモジュールの製造方法においては、シリコン基板が各実装部品や配線層のグランドとしても機能するとともに良好な放熱作用も奏することから、安定した機能動作を奏するハイブリットモジュールを製造する。ハイブリットモジュールの製造方法においては、各実装部品をシリコン基板に埋設した状態で実装することから小型化と薄型化とが図られるとともに各実装部品と配線層とを最短で接続して寄生容量を低減し、高密度実装化による多機能化や高機能化が図られるハイブリットモジュールを効率よく製造する。   In the method of manufacturing a hybrid module, a silicon substrate that hardly changes in shape or state due to heat is used as a base substrate, and a plurality of component loading openings formed on a silicon substrate with high accuracy and efficiency by, for example, etching, etc. It is possible to accurately position and integrate the mounted components. In the method for manufacturing a hybrid module, a hybrid module is manufactured in which the connection state between each mounted component and a wiring layer or the like is reliably maintained, and the occurrence of disconnection or the like is suppressed, thereby improving the reliability. In the method for manufacturing a hybrid module, the silicon substrate functions as a ground for each mounted component and wiring layer and also has a good heat dissipation function, so that a hybrid module that exhibits stable functional operation is manufactured. In the hybrid module manufacturing method, each mounted component is mounted in a state of being embedded in a silicon substrate, so that the size and thickness can be reduced, and the parasitic capacitance is reduced by connecting each mounted component and the wiring layer in the shortest possible time. In addition, a hybrid module that can achieve multiple functions and high functions by high-density mounting is efficiently manufactured.

ハイブリットモジュールの製造方法においては、光学素子を搭載して光学信号伝送路手段によって光学信号を伝送する機能を有して、電気信号の伝送系と光学信号の伝送系とを適宜組み合わせて情報信号等を伝送するハイブリットモジュールを製造する。ハイブリットモジュールの製造方法においては、例えばＬＳＩ間のように比較的短距離での信号伝送系を光学信号伝送系によって構成することにより、高速・高容量化を図って信号伝送を行うことが可能なハイブリットモジュールを製造する。   In the method of manufacturing a hybrid module, an optical element is mounted and an optical signal is transmitted by means of an optical signal transmission path means, and an information signal or the like is appropriately combined with an electrical signal transmission system and an optical signal transmission system. Is manufactured. In the hybrid module manufacturing method, for example, a signal transmission system at a relatively short distance, such as between LSIs, is configured by an optical signal transmission system, so that signal transmission can be performed with high speed and high capacity. A hybrid module is manufactured.

上述した目的を達成する本発明にかかるハイブリット回路装置は、シリコン基板に形成した部品装填開口部内に少なくとも１個が光学素子である複数個の実装部品を封止層によって埋め込んで実装するとともにシリコン基板の第１主面上に配線層を形成したハイブリットモジュールと、このハイブリットモジュールを配線層の表面に形成したバンプを介して第１主面上に実装する配線基板とから構成される。ハイブリット回路装置は、ハイブリットモジュールが、シリコン基板と、複数個の実装部品と、封止層と、配線層と、光学信号伝送路手段とを備える。   The hybrid circuit device according to the present invention that achieves the above-described object is achieved by mounting and mounting a plurality of mounting components, at least one of which is an optical element, in a component loading opening formed in a silicon substrate with a sealing layer. A hybrid module having a wiring layer formed on the first main surface and a wiring board on which the hybrid module is mounted on the first main surface via bumps formed on the surface of the wiring layer. In the hybrid circuit device, the hybrid module includes a silicon substrate, a plurality of mounting parts, a sealing layer, a wiring layer, and optical signal transmission path means.

ハイブリットモジュールは、シリコン基板に、貫通開口部からなる複数個の部品装填開口部が形成される。ハイブリットモジュールは、シリコン基板の相対する部品装填開口部内に、少なくとも１個の光学素子を有する複数個の実装部品を、それぞれの入出力部形成面がシリコン基板の第１主面と略同一面を構成するようにして装填する。ハイブリットモジュールは、各部品装填開口部にそれぞれ充填した封止材によって封止層が形成され、各実装部品をそれぞれの入出力部形成面をシリコン基板の第１主面に露出させた状態で各部品装填開口部内に埋め込んで固定する。ハイブリットモジュールは、配線層が、シリコン基板の第１主面上に形成され、この第１主面に露出された各実装部品の各入出力部形成面に設けられた入出力部と接続される配線パターンを有する。ハイブリットモジュールは、光学信号を伝送する光学信号伝送路手段が、光学素子の光学信号入出力部と対向するシリコン基板の第１主面と、配線層内と、配線層の表面と、配線基板の少なくともいずれか１箇所に設けられる。   In the hybrid module, a plurality of component loading openings including through openings are formed in a silicon substrate. In the hybrid module, a plurality of mounting parts having at least one optical element are placed in the opposed component loading openings of the silicon substrate, and the input / output portion forming surface is substantially flush with the first main surface of the silicon substrate. Load as configured. In the hybrid module, a sealing layer is formed by a sealing material filled in each component loading opening, and each mounted component is exposed in a state where the input / output portion forming surface is exposed to the first main surface of the silicon substrate. It is embedded and fixed in the part loading opening. In the hybrid module, the wiring layer is formed on the first main surface of the silicon substrate, and is connected to the input / output unit provided on each input / output unit forming surface of each mounting component exposed on the first main surface. It has a wiring pattern. In the hybrid module, the optical signal transmission path means for transmitting the optical signal includes a first main surface of the silicon substrate facing the optical signal input / output portion of the optical element, the inside of the wiring layer, the surface of the wiring layer, and the wiring substrate. It is provided at least in any one place.

ハイブリット回路装置においては、シリコン基板をベース基板とすることによって高精度の部品装填開口部や配線層が比較的容易に形成されるとともに熱等の影響による寸法や形状変化の発生がほとんど生じないハイブリットモジュールを配線基板に実装することから、各実装部品が精度よく位置決めされるとともに配線層等との接続状態が確実に保持されて実装されることにより信頼性の向上が図られるようになる。ハイブリット回路装置においては、シリコン基板が各実装部品や配線層のグランドとしても機能するとともに放熱作用も奏することから、ハイブリットモジュール内において安定した機能動作が奏されるようになる。ハイブリット回路装置においては、外形寸法を異にする各実装部品をそれぞれの入出力部形成面が互いに同一面を構成するようにしてシリコン基板に埋設した状態で実装したハイブリットモジュールを有することから、小型化と薄型化とが図られるとともに各実装部品と配線層とをバンプ等を介さずにビアによって最短で接続することで寄生容量の低減が図られるようになる。   In a hybrid circuit device, a silicon substrate is used as a base substrate, so that a high-precision component loading opening and a wiring layer can be formed relatively easily, and at the same time, a change in size and shape due to the influence of heat or the like hardly occurs. Since the module is mounted on the wiring board, each mounted component is positioned with high accuracy, and the connection state with the wiring layer or the like is securely held and mounted, thereby improving the reliability. In the hybrid circuit device, the silicon substrate functions as a ground for each mounted component and wiring layer and also has a heat dissipation function, so that a stable functional operation is achieved in the hybrid module. The hybrid circuit device has a hybrid module in which each mounted component having a different external dimension is mounted in a state where each input / output portion forming surface is formed in the same surface and embedded in a silicon substrate. As a result, the parasitic capacitance can be reduced by connecting each mounted component and the wiring layer with vias in the shortest way without via bumps.

ハイブリット回路装置においては、光学素子を搭載して光学信号伝送路手段によって光学信号を伝送する機能を有して、電気信号の伝送系と光学信号の伝送系とを適宜組み合わせて情報信号等を伝送する。ハイブリット回路装置においては、例えばＬＳＩ間のように比較的短距離での信号伝送系を光学信号伝送系によって構成することにより、高速・高容量化を図って信号伝送が行われるようにする。   The hybrid circuit device is equipped with an optical element and has a function of transmitting an optical signal by means of an optical signal transmission path, and transmits an information signal or the like by appropriately combining an electric signal transmission system and an optical signal transmission system To do. In a hybrid circuit device, for example, a signal transmission system at a relatively short distance, such as between LSIs, is configured by an optical signal transmission system, so that signal transmission is performed with high speed and high capacity.

本発明によれば、シリコン基板に形成した部品装填開口部内に入出力部形成面が主面と略同一面を構成するようにして実装部品を封止層によって埋め込んだ状態で一体化するとともにシリコン基板の主面上に各実装部品と電気的に接続される配線層を形成してハイブリットモジュールを構成する。したがって、本発明によれば、小型化と薄型化とが図られるとともに各実装部品と配線層とを最短で接続して寄生容量を低減したハイブリットモジュールを得ることが可能となる。本発明によれば、熱等の影響による寸法や形状変化がほとんど生じないシリコン基板をベース基板とすることによって、各実装部品が高精度に位置決めされて一体化されるとともに配線層との間において断線等の発生を抑制した高精度のハイブリットモジュールを得ることが可能となる。本発明によれば、シリコン基板が各実装部品や配線層の電源部やグランド部としても機能するとともに良好な放熱作用も奏することから、安定した機能動作が奏されて信頼性の向上を図ったハイブリットモジュールを得ることが可能となる。本発明によれば、電気信号の伝送系と光学信号の伝送系とを混載することによって、情報信号等の高速・高容量化を図って伝送することが可能となる。   According to the present invention, the mounting component is integrated with the sealing layer embedded in the component loading opening formed in the silicon substrate so that the input / output portion forming surface is substantially flush with the main surface, and the silicon is integrated. A hybrid layer is formed by forming a wiring layer electrically connected to each mounting component on the main surface of the substrate. Therefore, according to the present invention, it is possible to obtain a hybrid module that is reduced in size and thickness, and has a reduced parasitic capacitance by connecting each mounted component and the wiring layer in the shortest distance. According to the present invention, each mounted component is positioned and integrated with high precision and is formed between the wiring layers by using a silicon substrate that is hardly changed in size or shape due to the influence of heat or the like as a base substrate. It is possible to obtain a highly accurate hybrid module that suppresses occurrence of disconnection or the like. According to the present invention, the silicon substrate functions as a power supply unit and a ground unit for each mounted component and wiring layer and also has a good heat dissipation function. Therefore, stable functional operation is achieved and reliability is improved. A hybrid module can be obtained. According to the present invention, an electric signal transmission system and an optical signal transmission system are mixedly mounted, whereby an information signal or the like can be transmitted with high speed and high capacity.

以下、本発明の実施の形態として図面に示したハイブリットモジュール１及びこのハイブリットモジュール１を搭載したハイブリット回路装置２について説明する。ハイブリットモジュール１は、図１に示すように、複数個の実装部品４Ａ、４Ｄ（以下、個別に説明する場合を除いて実装部品４と総称する。）を埋め込んだシリコン基板３を挟むようにして、第１主面３Ａに配線層５を形成するとともに第２主面３Ｂに放熱プレート６を接合した積層体によって構成される。ハイブリットモジュール１は、詳細を後述するように実装部品４の厚みよりもやや大きな厚みとなるまで研磨したシリコン基板３を用いることによって薄型化が図られる。   Hereinafter, a hybrid module 1 shown in the drawings and a hybrid circuit device 2 equipped with the hybrid module 1 will be described as embodiments of the present invention. As shown in FIG. 1, the hybrid module 1 includes a plurality of mounting components 4A and 4D (hereinafter collectively referred to as mounting components 4 unless otherwise described), and sandwiches a silicon substrate 3 between them. The wiring layer 5 is formed on the first main surface 3A and the heat dissipation plate 6 is joined to the second main surface 3B. As will be described in detail later, the hybrid module 1 can be thinned by using a silicon substrate 3 that has been polished to a thickness that is slightly larger than the thickness of the mounting component 4.

ハイブリットモジュール１は、図２に示すように配線層５を実装面として詳細を後述するベース基板部７上に搭載されることによってハイブリット回路装置２を構成する。ハイブリット回路装置２は、ベース基板部７がマザーボードやインタポーザ等に実装され、例えばパーソナルコンピュータや携帯電話機或いは各種の電子機器に備えられる。ハイブリット回路装置２は、ハイブリットモジュール１を備えることによって、電気的な制御信号やデータ信号の授受或いは電源供給を行う電気配線構造と光学的な制御信号やデータ信号の授受を行う光学配線構造とを備え、制御信号やデータ信号等を高速化かつ高容量化を図って処理する。   As shown in FIG. 2, the hybrid module 1 constitutes the hybrid circuit device 2 by being mounted on a base substrate portion 7 whose details will be described later with the wiring layer 5 as a mounting surface. In the hybrid circuit device 2, the base substrate portion 7 is mounted on a mother board, an interposer or the like, and is provided in, for example, a personal computer, a mobile phone, or various electronic devices. By providing the hybrid module 1, the hybrid circuit device 2 includes an electrical wiring structure that transmits and receives electrical control signals and data signals or power supply, and an optical wiring structure that transmits and receives optical control signals and data signals. In addition, control signals and data signals are processed at high speed and capacity.

ハイブリットモジュール１は、互いに関連動作を行う例えば第１ＬＳＩ４Ａや第２ＬＳＩ４Ｂ或いは半導体素子４Ｃ等の電子部品と光学素子４Ｄ等の実装部品４をシリコン基板３に実装する。第１ＬＳＩ４Ａや第２ＬＳＩ４Ｂは、詳細を省略するが高速処理化や高容量化が図られた多ピン構成のＬＳＩである。半導体素子４Ｃは、例えば半導体メモリや各種の半導体ディバイス或いはデカップリングコンデンサ等の電子部品である。光学素子４Ｄは、第１ＬＳＩ４Ａや第２ＬＳＩ４Ｂ或いは半導体素子４Ｃによって制御されて光学信号を出射する例えば半導体レーザや発光ダイオード等の発光素子或いはフォトディテクタ等の受光素子である。なお、光学素子４Ｄは、発光機能と受光機能とを備えた複合の光学素子であってもよいことは勿論である。   The hybrid module 1 mounts an electronic component such as the first LSI 4A, the second LSI 4B, or the semiconductor element 4C and a mounting component 4 such as the optical element 4D, which perform related operations, on the silicon substrate 3. The first LSI 4A and the second LSI 4B are LSIs with a multi-pin configuration that are not described in detail but have been increased in speed and capacity. The semiconductor element 4C is an electronic component such as a semiconductor memory, various semiconductor devices, or a decoupling capacitor. The optical element 4D is a light emitting element such as a semiconductor laser or a light emitting diode, or a light receiving element such as a photodetector, which emits an optical signal under the control of the first LSI 4A, the second LSI 4B, or the semiconductor element 4C. Needless to say, the optical element 4D may be a composite optical element having a light emitting function and a light receiving function.

ハイブリットモジュール１は、後述するようにこれら実装部品４がシリコン基板３に形成した第１部品装填開口部８Ａ乃至第４部品装填開口部８Ｄ（以下、個別に説明する場合を除いて部品装填開口部８と総称する。）内にそれぞれ装填され、第１封止樹脂層９Ａ乃至第４封止樹脂層９Ｄ（以下、個別に説明する場合を除いて封止樹脂層９と総称する。）に埋め込まれてシリコン基板３と一体化される。なお、ハイブリットモジュール１は、代表的な実装部品４をそれぞれ１個ずつ示したが、それぞれ所定の個数が備えられるようにしてもよいことは勿論である。   The hybrid module 1 includes a first component loading opening 8A to a fourth component loading opening 8D formed by the mounting component 4 in the silicon substrate 3 as will be described later (hereinafter, the component loading opening unless otherwise described). 8) and embedded in first sealing resin layer 9A to fourth sealing resin layer 9D (hereinafter collectively referred to as sealing resin layer 9 unless otherwise described). And integrated with the silicon substrate 3. In the hybrid module 1, one representative mounting component 4 is shown, but it goes without saying that a predetermined number may be provided.

実装部品４は、それぞれの第１主面１０Ａ〜１０Ｄ（以下、個別に説明する場合を除いて入出力部形成面１０と総称する。）に詳細を省略する電気信号を入出力する所定個数の入出力パッド１１Ａ〜１１Ｄ（以下、個別に説明する場合を除いて入出力パッド１１と総称する。）を形成して入出力部形成面１０を構成する。実装部品４は、上述したように異なる種類（異なる特性）の部品であることから、それぞれが大きさを異にするとともに仕様も異にしている。   The mounting component 4 has a predetermined number of input / output electric signals whose details are omitted from the first main surfaces 10A to 10D (hereinafter collectively referred to as the input / output portion forming surface 10 unless otherwise described). Input / output pads 11 </ b> A to 11 </ b> D (hereinafter collectively referred to as input / output pads 11 except when individually described) are formed to form the input / output portion forming surface 10. Since the mounting components 4 are different types (different characteristics) as described above, they have different sizes and different specifications.

実装部品４は、後述するようにそれぞれの入出力部形成面１０を装填面として相対する部品装填開口部８内に装填される。実装部品４は、入出力部形成面１０と対向する第２主面１２Ａ〜１２Ｄ（以下、個別に説明する場合を除いて底面１２と総称する。）側に放熱プレート６が積層される。なお、光学素子４Ｄには、入出力部形成面１０Ｄに、入出力パッド１１Ｄとともに光学信号を出射する出射部或いは光学信号を受光する受光部からなる光学信号入出力部１３が設けられている。   As will be described later, the mounting component 4 is loaded into the component loading opening 8 facing each other with the input / output portion forming surface 10 as a loading surface. The mounting component 4 has a heat radiation plate 6 laminated on the second main surfaces 12A to 12D (hereinafter collectively referred to as the bottom surface 12 unless otherwise described) facing the input / output portion forming surface 10. The optical element 4D is provided with an optical signal input / output unit 13 including an output unit for emitting an optical signal or a light receiving unit for receiving an optical signal together with the input / output pad 11D on the input / output unit forming surface 10D.

ハイブリットモジュール１は、例えば第１ＬＳＩ４Ａや第２ＬＳＩ４Ｂ或いは光学素子４Ｄのように熱を発生させる実装部品４が封止樹脂層９によってシリコン基板３に埋め込まれる。ハイブリットモジュール１は、これらの実装部品４からの発生熱を放熱プレート６に効率よく伝達して放熱を行うために、必要に応じて実装部品４にそれぞれ個別放熱プレート１４Ａ、１４Ｂ、１４Ｄ（以下、個別に説明する場合を除いて個別放熱プレート１４と総称する。）が設けられている。   In the hybrid module 1, a mounting component 4 that generates heat, such as the first LSI 4 </ b> A, the second LSI 4 </ b> B, or the optical element 4 </ b> D, is embedded in the silicon substrate 3 with a sealing resin layer 9. In order for the hybrid module 1 to efficiently transmit the heat generated from these mounting components 4 to the heat radiating plate 6 to perform heat dissipation, the individual heat radiating plates 14A, 14B, and 14D (hereinafter referred to as the heat radiating plates 14A, 14B, 14D) Except when individually described, it is generally referred to as an individual heat dissipating plate 14).

個別放熱プレート１４には、それぞれ相対する実装部品４（４Ａ、４Ｂ、４Ｄ）と同等若しくはやや大型であり軽量で熱伝導率が大きな金属プレート、例えば銅プレートやアルミプレート等の金属プレートやシリコンプレートが用いられる。個別放熱プレート１４は、それぞれ絶縁性接着材１５Ａ、１５Ｂ、１５Ｄによって相対する実装部品４の底面１２に接合される。個別放熱プレート１４は、実装部品４に接合された状態で部品装填開口部８の開口部から突出する厚みを有していてもよく、後述する研磨工程によってシリコン基板３の第２主面３Ｂと略同一面を構成するまで研磨されて薄厚化が図られる。なお、個別放熱プレート１４は、絶縁性接着材１５Ａ、１５Ｂ、１５Ｄによって実装部品４に接合するようにしたが、例えば陽極接合等の適宜の接合方法によって接合してもよい。   The individual heat dissipating plate 14 is a metal plate that is equal to or slightly larger than the mounting component 4 (4A, 4B, 4D), light weight, and high thermal conductivity, such as a metal plate such as a copper plate or an aluminum plate, or a silicon plate. Is used. The individual heat dissipating plate 14 is joined to the bottom surface 12 of the mounting component 4 facing each other by insulating adhesives 15A, 15B, and 15D. The individual heat radiating plate 14 may have a thickness protruding from the opening of the component loading opening 8 in a state of being joined to the mounting component 4, and the second heat radiating plate 14 and the second main surface 3 </ b> B of the silicon substrate 3 by a polishing process described later. It is polished and thinned until it forms substantially the same surface. The individual heat radiation plate 14 is joined to the mounting component 4 by the insulating adhesives 15A, 15B, and 15D, but may be joined by an appropriate joining method such as anodic joining.

シリコン基板３には、詳細を後述するエッチング処理を施して、それぞれ厚み方向に貫通して第１主面３Ａと第２主面３Ｂとに開口するとともに相対する実装部品４を内部に装填するに足る開口寸法を有する上述した部品装填開口部８が形成される。シリコン基板３は、上述したように予め所定の厚みまで研磨して薄型化されていることから、各部品装填開口部８を効率よくかつ高精度に形成することが可能である。なお、シリコン基板３は、第２主面３Ｂ側から所定の深さまで部品装填開口部８に対応した凹部を形成した状態で底面に研磨処理を施すことにより、部品装填開口部８を貫通させて第１主面３Ａを形成するようにしてもよい。   The silicon substrate 3 is subjected to an etching process, which will be described in detail later, and is loaded with mounting components 4 which are respectively opened in the first main surface 3A and the second main surface 3B while penetrating in the thickness direction. The above-described component loading opening 8 having a sufficient opening size is formed. Since the silicon substrate 3 is thinned by polishing to a predetermined thickness in advance as described above, each component loading opening 8 can be efficiently and accurately formed. The silicon substrate 3 is subjected to a polishing process on the bottom surface with a recess corresponding to the component loading opening 8 formed from the second main surface 3B side to a predetermined depth so as to penetrate the component loading opening 8. The first main surface 3A may be formed.

部品装填開口部８は、エッチング面となる第２主面３Ｂ側が大口径であり、第１主面側３Ａ側に向かって次第に小口径となる断面台形の開口部としてシリコン基板３に形成される。部品装填開口部８は、かかる形状によって第２主面３Ｂ側から充填されて封止樹脂層９を形成する封止樹脂材が、内部で実装部品４の外周部に良好に流れ込むようにする。   The component loading opening 8 is formed in the silicon substrate 3 as a trapezoidal opening having a large diameter on the second main surface 3B side serving as an etching surface and gradually becoming a small diameter toward the first main surface side 3A side. . The component loading opening 8 allows the sealing resin material, which is filled from the second main surface 3 </ b> B side and forms the sealing resin layer 9, to flow into the outer peripheral portion of the mounted component 4 inside.

封止樹脂層９は、例えばエポキシ系樹脂等の熱硬化型接着樹脂材が用いられ、部品装填開口部８内に充填した接着樹脂材に硬化処理を施すことによって形成されて部品装填開口部８内においてシリコン基板３に実装部品４を一体化させる。封止樹脂層９は、詳細を後述するようにシリコン基板３や個別放熱プレート１４を接合した実装部品４の全体を包み込む充分な厚みで形成された後に、第２主面３Ｂを露出させるまで個別放熱プレート１４とともに研磨される。   The sealing resin layer 9 is made of, for example, a thermosetting adhesive resin material such as an epoxy resin, and is formed by subjecting the adhesive resin material filled in the component loading opening 8 to a curing process. Inside, the mounting component 4 is integrated with the silicon substrate 3. As will be described in detail later, the sealing resin layer 9 is formed with a sufficient thickness so as to wrap the entire mounting component 4 to which the silicon substrate 3 and the individual heat dissipation plate 14 are joined, and then individually until the second main surface 3B is exposed. It is polished together with the heat radiating plate 14.

ハイブリットモジュール１は、実装部品４が、後述する実装部品一体化工程により図１に示すようにそれぞれの入出力部形成面１０が互いに同一面を構成するとともにシリコン基板３の第１主面３Ａに対しても同一面を構成して、部品装填開口部８内に封止樹脂層９によって埋め込まれて一体化される。ハイブリットモジュール１は、実装部品４が、第１主面３Ａ側においてそれぞれの入出力部形成面１０を封止樹脂層９から露出されて部品装填開口部８の開口部から外方に臨ませられており、シリコン基板３の第１主面３Ａ上に形成される後述する配線層５と直接接続される構造となっている。   In the hybrid module 1, the mounting component 4 is formed on the first main surface 3 </ b> A of the silicon substrate 3 while the input / output portion forming surfaces 10 constitute the same surface as shown in FIG. On the other hand, it forms the same surface and is embedded and integrated in the component loading opening 8 by the sealing resin layer 9. In the hybrid module 1, the mounting component 4 is exposed from the sealing resin layer 9 on the first main surface 3 </ b> A side so that the input / output portion forming surface 10 is exposed outward from the opening of the component loading opening 8. The structure is directly connected to a wiring layer 5 (described later) formed on the first main surface 3A of the silicon substrate 3.

シリコン基板３には、第１主面３Ａ上に、実装部品４の入出力パッド１１の高さとほぼ同等の厚みを有する導電層１６が形成されている。導電層１６は、例えば銅膜によって形成され、シリコン基板３と配線層５とを電気的に確実に接続してシリコン基板３が電源部やグランド部として効率よく作用するようにさせる。ハイブリットモジュール１は、詳細には入出力部形成面１０に設けた入出力パッド１１と第１主面３Ａに形成した導電層１６とが略同一面を構成するようにして、実装部品４がシリコン基板３の部品装填開口部８内に埋め込まれる。なお、ハイブリットモジュール１は、上述した導電層１６を特に形成する必要が無いことは勿論である。   In the silicon substrate 3, a conductive layer 16 having a thickness substantially equal to the height of the input / output pad 11 of the mounting component 4 is formed on the first main surface 3 </ b> A. The conductive layer 16 is formed of, for example, a copper film, and the silicon substrate 3 and the wiring layer 5 are electrically and reliably connected so that the silicon substrate 3 efficiently functions as a power supply unit or a ground unit. Specifically, in the hybrid module 1, the input / output pad 11 provided on the input / output portion forming surface 10 and the conductive layer 16 formed on the first main surface 3A constitute substantially the same surface, and the mounting component 4 is made of silicon. Embedded in the component loading opening 8 of the substrate 3. Of course, the hybrid module 1 does not need to form the conductive layer 16 described above.

ハイブリットモジュール１は、実装部品４を被覆するようにしてシリコン基板３の第１主面３Ａ上に配線層５が積層形成される。配線層５は、一般的な多層配線技術によって形成され、第１絶縁樹脂層１７Ａと第２絶縁樹脂層１７Ｂ（以下、個別に説明する場合を除いて絶縁樹脂層１７と総称する。）、第１配線パターン１８Ａと第２配線パターン１８Ｂ（以下、個別に説明する場合を除いて配線パターン１８と総称する。）、それぞれ多数個の第１ビア１９Ａと第２ビア１９Ｂ（以下、個別に説明する場合を除いてビア１９と総称する。）等によって構成される。配線層５は、配線パターン１８やビア１９が銅めっき処理を施した銅パターンによって形成される。配線層５には、ベース基板部７への実装面となる表面５Ａの適宜の位置に多数個のバンプ２０が設けられている。なお、配線層５は、絶縁樹脂層１７に２層の配線パターン１８を形成したが、１層若しくはさらに多層の配線パターン１８を形成するようにしてもよいことは勿論である。   In the hybrid module 1, the wiring layer 5 is laminated on the first main surface 3 </ b> A of the silicon substrate 3 so as to cover the mounting component 4. The wiring layer 5 is formed by a general multilayer wiring technique, and includes a first insulating resin layer 17A and a second insulating resin layer 17B (hereinafter collectively referred to as an insulating resin layer 17 unless otherwise described). One wiring pattern 18A and second wiring pattern 18B (hereinafter collectively referred to as wiring pattern 18 unless otherwise described), and a plurality of first vias 19A and second vias 19B (hereinafter individually described). Except for the case, it is generally referred to as via 19.) The wiring layer 5 is formed of a copper pattern in which the wiring pattern 18 and the via 19 are subjected to copper plating. The wiring layer 5 is provided with a large number of bumps 20 at appropriate positions on the surface 5 </ b> A serving as a mounting surface to the base substrate portion 7. In the wiring layer 5, the two-layer wiring pattern 18 is formed on the insulating resin layer 17, but it goes without saying that one or more multilayer wiring patterns 18 may be formed.

配線層５は、絶縁層１７が、絶縁樹脂材として感光性の光透過性を有する絶縁樹脂、例えばエポキシ系樹脂、ポリイミド樹脂、アクリル系樹脂、ポリオレフィン系樹脂或いはゴム系樹脂が用いられて形成される。絶縁層１７は、絶縁樹脂として高周波特性に優れた光透過性を有するベンゾシクロブテン樹脂を用いるようにしてもよい。   In the wiring layer 5, the insulating layer 17 is formed by using an insulating resin having a photosensitive light transmission as an insulating resin material, for example, an epoxy resin, a polyimide resin, an acrylic resin, a polyolefin resin, or a rubber resin. The The insulating layer 17 may be made of a benzocyclobutene resin having light transmittance with excellent high frequency characteristics as an insulating resin.

配線層５には、第１絶縁樹脂層１７Ａに第１ビア１９Ａと第１配線パターン１８Ａとが形成されるとともに、第２絶縁樹脂層１７Ｂに第２ビア１９Ｂと第２配線パターン１８Ｂとが形成される。配線層５は、後述するように第１絶縁樹脂層１７Ａ内に実装部品４の入出力パッド１１や導電層１６をそれぞれ外方に臨ませて形成した多数個の第１ビアホール２１Ａに導電処理を施して第１ビア１９Ａを形成し、これら第１ビア１９Ａを介して入出力パッド１１や導電層１６と第１配線パターン１８Ａとを直接接続させる。   In the wiring layer 5, the first via 19A and the first wiring pattern 18A are formed in the first insulating resin layer 17A, and the second via 19B and the second wiring pattern 18B are formed in the second insulating resin layer 17B. Is done. As will be described later, the wiring layer 5 conducts a conductive treatment on a large number of first via holes 21A formed in the first insulating resin layer 17A with the input / output pads 11 and the conductive layer 16 of the mounting component 4 facing outward. The first via 19A is formed, and the input / output pad 11 and the conductive layer 16 are directly connected to the first wiring pattern 18A through the first via 19A.

配線層５は、第１絶縁樹脂層１７Ａ上に第１配線パターン１８Ａを被覆して第２絶縁樹脂層１７Ｂが形成される。配線層５は、第２絶縁樹脂層１７Ｂ内に第１配線パターン１８Ａのランドをそれぞれ外方に臨ませて形成した多数個の第２ビアホール２１Ｂに導電処理を施して第２ビア１９Ｂが形成される。配線層５は、第２ビア１９Ｂを介して第１配線パターン１８Ａと第２配線パターン１８Ｂとを直接接続させる。   In the wiring layer 5, the first insulating resin layer 17B is formed on the first insulating resin layer 17A by covering the first wiring pattern 18A. In the wiring layer 5, the second via 19 </ b> B is formed by conducting a conductive process on the multiple second via holes 21 </ b> B formed in the second insulating resin layer 17 </ b> B with the lands of the first wiring pattern 18 </ b> A facing outward. The The wiring layer 5 directly connects the first wiring pattern 18A and the second wiring pattern 18B through the second via 19B.

ハイブリットモジュール１においては、上述したようにシリコン基板３に埋め込まれた実装部品４と配線層５の配線パターン１８とが、バンプ等を介することなくビア１９により直接接続した構造である。したがって、ハイブリットモジュール１においては、配線の短縮化が図られるとともに接続部における寄生容量が低減され、ＣＲ時定数による信号伝送の遅延やＥＭＩノイズ或いはＥＭＣ等の低減による特性向上が図られる。   As described above, the hybrid module 1 has a structure in which the mounting component 4 embedded in the silicon substrate 3 and the wiring pattern 18 of the wiring layer 5 are directly connected by the vias 19 without using bumps or the like. Therefore, in the hybrid module 1, the wiring is shortened and the parasitic capacitance in the connection portion is reduced, and the characteristics are improved by delay of signal transmission due to the CR time constant, reduction of EMI noise, EMC, and the like.

また、ハイブリットモジュール１においては、後述するように平坦化されたシリコン基板３の第１主面３Ａ上に配線層５を形成する。したがって、ハイブリットモジュール１においては、いわゆる半導体プロセスによって微細かつ高精度の配線層５を形成することが可能であり、層内にキャパシタ素子やレジスタ素子或いはインダクタ素子等の薄膜受動素子を作り込むことも可能である。ハイブリットモジュール１においては、従来チップ部品によって対応していたこれらの受動素子を配線層５内に作り込むことによって、さらに配線の短縮化や小型化或いは高密度実装化が図られるようになる。   Further, in the hybrid module 1, the wiring layer 5 is formed on the first main surface 3A of the flattened silicon substrate 3 as described later. Therefore, in the hybrid module 1, it is possible to form a fine and highly accurate wiring layer 5 by a so-called semiconductor process, and a thin film passive element such as a capacitor element, a resistor element or an inductor element can be formed in the layer. Is possible. In the hybrid module 1, these passive elements, which have been conventionally handled by chip components, are formed in the wiring layer 5, whereby the wiring can be further shortened, downsized, or mounted with high density.

配線層５は、上述したように光透過性を有する絶縁樹脂によって絶縁層１７を形成することにより、この絶縁層１７を光学素子４Ｄに対する光学信号伝送路として構成する。すなわち、配線層５は、光学素子４Ｄの光学信号入出力部１３と対向する部位が、絶縁層１７中に厚み方向の全域に亘って配線パターン１８が形成されない部位とされて光学信号伝送路５Ｂを構成する。   The wiring layer 5 is configured as an optical signal transmission path for the optical element 4D by forming the insulating layer 17 with an optically transparent insulating resin as described above. That is, in the wiring layer 5, the portion facing the optical signal input / output unit 13 of the optical element 4 </ b> D is a portion where the wiring pattern 18 is not formed over the entire thickness direction in the insulating layer 17, and the optical signal transmission path 5 </ b> B. Configure.

配線層５は、図１に矢印で示すように、光学素子４Ｄの光学信号入出力部１３から出射される光学信号が、この光学信号伝送路５Ｂを透過して表面５Ａから出射されるようにする。また、配線層５は、表面５Ａから入射される光学信号が、光学信号伝送路５Ｂを透過して光学素子４Ｄの光学信号入出力部１３で受光されるようにする。なお、ハイブリットモジュール１は、配線層５の一部を光学信号伝送路５Ｂとして構成したが、より効率的な光学信号の伝送を行うために、光学素子４Ｄの光学信号入出力部１３に対向して透明な樹脂材によって形成された導光部材を芯材としてクラッド材によって被覆した光導波路部材を設けるようにしてもよい。   As shown by arrows in FIG. 1, the wiring layer 5 is configured so that an optical signal emitted from the optical signal input / output unit 13 of the optical element 4D passes through the optical signal transmission path 5B and is emitted from the surface 5A. To do. The wiring layer 5 allows an optical signal incident from the surface 5A to pass through the optical signal transmission path 5B and be received by the optical signal input / output unit 13 of the optical element 4D. In the hybrid module 1, a part of the wiring layer 5 is configured as the optical signal transmission path 5B. However, in order to transmit the optical signal more efficiently, the hybrid module 1 faces the optical signal input / output unit 13 of the optical element 4D. An optical waveguide member covered with a clad material using a light guide member formed of a transparent resin material as a core material may be provided.

バンプ２０は、第２配線パターン１８Ｂのランド上に、例えば金めっき等により所定の高さを有して形成され、ハイブリットモジュール１がベース基板部７上にフリップチップ実装されることによって図２に示したハイブリット回路装置２を製造する。なお、バンプ２０は、ハイブリットモジュール１のベース基板部７に対する実装方法によって適宜の構造が採用され、第２配線パターン１８Ｂのランド上に設けられる例えば半田ボールや金属ボール等であってもよい。   The bumps 20 are formed on the lands of the second wiring pattern 18B to have a predetermined height, for example, by gold plating, and the hybrid module 1 is flip-chip mounted on the base substrate portion 7 to obtain the structure shown in FIG. The hybrid circuit device 2 shown is manufactured. The bump 20 may be an appropriate structure depending on the mounting method of the hybrid module 1 on the base substrate portion 7, and may be, for example, a solder ball or a metal ball provided on the land of the second wiring pattern 18B.

放熱プレート６は、軽量で熱伝導率が大きな金属プレート、例えば銅プレートやアルミプレート等の金属プレートやシリコンプレートによって形成され、シリコン基板３の第２主面３Ｂの全面に接着層２２によって接合される。放熱プレート６は、上述したようにシリコン基板３の第２主面３Ｂや実装部品４に接合した個別放熱プレート１４が研磨処理を施されて平坦化されていることから、全面に亘って密着した状態で接合されて効率的な熱伝導が行われるようになる。   The heat radiating plate 6 is formed of a light metal plate having a high thermal conductivity, such as a metal plate such as a copper plate or an aluminum plate, or a silicon plate, and is bonded to the entire surface of the second main surface 3B of the silicon substrate 3 by an adhesive layer 22. The As described above, the heat radiating plate 6 is flattened by polishing the individual heat radiating plate 14 bonded to the second main surface 3B of the silicon substrate 3 and the mounting component 4, so that the heat radiating plate 6 is in close contact with the entire surface. It joins in a state and efficient heat conduction comes to be performed.

ところで、部品装填開口部８は、上述したように第２主面３Ｂ側を大口径とした断面略台形に形成されるとともにシリコン基板３が薄厚とされるために、例えば封止樹脂が充分硬化していない等の原因によって封止樹脂層９とシリコン基板３との接合力が弱くなって研磨処理時に内部から封止樹脂層９とともに実装部品４を脱落させたりズレさせたりする虞もある。放熱プレート６は、第２主面３Ｂ側において部品装填開口部８を閉塞するようにしてシリコン基板３に接合されることによって、実装部品４や封止樹脂層９を部品装填開口部８内に確実に保持する。また、放熱プレート６は、薄厚とされたシリコン基板３を裏打ちして機械的剛性が保持されるようにする。   By the way, the component loading opening 8 is formed in a substantially trapezoidal cross section with the second main surface 3B side having a large diameter as described above, and the silicon substrate 3 is made thin. For example, the sealing resin is sufficiently cured. For example, the bonding force between the sealing resin layer 9 and the silicon substrate 3 may be weakened, and the mounting component 4 may be dropped or displaced together with the sealing resin layer 9 from the inside during the polishing process. The heat radiating plate 6 is bonded to the silicon substrate 3 so as to close the component loading opening 8 on the second main surface 3B side, whereby the mounting component 4 and the sealing resin layer 9 are placed in the component loading opening 8. Hold securely. Further, the heat radiation plate 6 is lined with a thin silicon substrate 3 so that the mechanical rigidity is maintained.

なお、ハイブリットモジュール１においては、実装部品４に個別放熱プレート１４を接合するとともにシリコン基板３に放熱プレート６を接合して実装部品４から発生する熱の放熱構造を構成したが、実装部品４からの発生熱がさほど大きくない場合には特に設ける必要も無い。また、ハイブリットモジュール１は、ベース基板部７に実装されてハイブリット回路装置２を構成した状態において、図２に示すように放熱プレート６にヒートスプレッダー２３を接合してさらに効率的な放熱が行われるようにしてもよい。   In the hybrid module 1, the individual heat radiating plate 14 is joined to the mounting component 4 and the heat radiating plate 6 is joined to the silicon substrate 3 to configure the heat radiating structure generated from the mounting component 4. If the generated heat is not so large, there is no need to provide it. Further, in the state where the hybrid module 1 is mounted on the base substrate portion 7 to constitute the hybrid circuit device 2, the heat spreader 23 is joined to the heat radiating plate 6 as shown in FIG. You may do it.

ハイブリットモジュール１においては、上述したように配線層５の配線パターン１８を介してシリコン基板３に埋め込まれた実装部品４を相互に電気的に接続する。ハイブリットモジュール１においては、発光素子４Ｄに配線層５を介して電源の供給が行われ、この発光素子４Ｄが第１ＬＳＩ４Ａや第２ＬＳＩ４Ｂから出力された電気信号を光学信号に変換したり、光学信号を電気信号に変換してこれら第１ＬＳＩ４Ａや第２ＬＳＩ４Ｂに供給する。ハイブリットモジュール１においては、第１ＬＳＩ４Ａや第２ＬＳＩ４Ｂ等の電子部品と光学素子４Ｄとを接近して配置するとともに、同一層内に形成されることによって短縮化した配線パターン１８により電気的に接続する。したがって、ハイブリットモジュール１においては、電気的接続部が低寄生容量化されてデータ信号や制御信号の高速かつ高容量処理が図られる。   In the hybrid module 1, the mounting components 4 embedded in the silicon substrate 3 are electrically connected to each other via the wiring pattern 18 of the wiring layer 5 as described above. In the hybrid module 1, power is supplied to the light emitting element 4D via the wiring layer 5, and the light emitting element 4D converts an electrical signal output from the first LSI 4A or the second LSI 4B into an optical signal, It is converted into an electric signal and supplied to the first LSI 4A and the second LSI 4B. In the hybrid module 1, the electronic components such as the first LSI 4A and the second LSI 4B and the optical element 4D are arranged close to each other and are electrically connected by the wiring pattern 18 shortened by being formed in the same layer. Therefore, in the hybrid module 1, the electrical connection portion has a low parasitic capacitance, and high-speed and high-capacity processing of data signals and control signals is achieved.

ハイブリットモジュール１においては、上述したように薄型化されたシリコン基板３に対して、部品装填開口部８内にそれぞれの入出力部形成面１０が相互にかつ第１主面３Ａと略同一面を構成するようにして実装部品４が埋め込まれて一体化されている。ハイブリットモジュール１においては、複数個の異なる大きさの実装部品４を備えているが、かかる構成によって小型化と薄型化とが図られるとともに、高密度実装化による多機能化や高機能化も図ることが可能となる。   In the hybrid module 1, the input / output unit forming surfaces 10 are formed in the component loading opening 8 so that the input / output unit forming surfaces 10 are substantially the same as the first main surface 3A. The mounting component 4 is embedded and integrated as configured. The hybrid module 1 includes a plurality of mounting parts 4 having different sizes. With this configuration, the hybrid module 1 can be reduced in size and thickness, and can be multi-functional and highly functional by high-density mounting. It becomes possible.

ハイブリットモジュール１においては、熱等の影響による寸法や形状変化がほとんど生じないシリコン基板３をベース基板として実装部品４を一体化したことで、これら実装部品４を高精度に位置決めして実装するとともに配線層５との間において断線等の発生が抑制されるようになる。ハイブリットモジュール１においては、シリコン基板３が実装部品４や配線層５のグランドとしても機能するとともに良好な放熱作用も奏することで、安定した機能動作が奏されて信頼性の向上が図られるようになる。   In the hybrid module 1, the mounting component 4 is integrated with the silicon substrate 3 that hardly changes in size and shape due to the influence of heat or the like as a base substrate, so that the mounting component 4 is positioned and mounted with high accuracy. Occurrence of disconnection or the like between the wiring layer 5 is suppressed. In the hybrid module 1, the silicon substrate 3 functions as a ground for the mounting component 4 and the wiring layer 5 and also has a good heat dissipation function, so that a stable functional operation is achieved and reliability is improved. Become.

以上のように構成されたハイブリットモジュール１は、図２に示すように配線層５の表面５Ａを実装面として、バンプ２０を相対するベース配線基板２５のランドと位置決めされて接合されることによって他の電子部品２４とともにベース基板部７上に実装されてハイブリット回路装置２を構成する。なお、ハイブリット回路装置２は、同図に示すようにベース基板部７に２個のハイブリットモジュール１Ａ、１Ｂを実装するとともにハイブリットモジュール１Ａ側にヒートスプレッダー２３を接合したものを示したが、ハイブリットモジュール１を１個或いはさらに多数個を実装しかつ多数個の電子部品２４を実装して構成するようにしてもよい。   As shown in FIG. 2, the hybrid module 1 configured as described above has the surface 5A of the wiring layer 5 as a mounting surface, and the bump 20 is positioned and bonded to the land of the base wiring board 25 facing the other. The hybrid circuit device 2 is configured by being mounted on the base substrate portion 7 together with the electronic component 24. The hybrid circuit device 2 is shown in which two hybrid modules 1A and 1B are mounted on the base substrate portion 7 and a heat spreader 23 is joined to the hybrid module 1A side as shown in FIG. One or more ones may be mounted and a large number of electronic components 24 may be mounted.

ハイブリット回路装置２は、ベース基板部７が、従来周知の多層配線基板技術によって製作したベース配線基板２５に光導波路部材２６を搭載して構成される。ベース配線基板２５は、例えばガラスエポキシ等の有機基板やセラミック等の無機基板等を基材として絶縁層を介してベース配線層を構成する多層の配線パターンを形成するとともに、各層の配線パターン間をビアによって層間接続して構成する。ベース配線基板２５は、例えばプリプレグを介して両面基板を接合する等の適宜の多層配線基板技術によって製作される。   The hybrid circuit device 2 is configured by mounting an optical waveguide member 26 on a base wiring board 25 manufactured by a conventionally known multilayer wiring board technique. The base wiring board 25 forms, for example, a multilayer wiring pattern constituting a base wiring layer through an insulating layer using an organic substrate such as glass epoxy or an inorganic substrate such as ceramic as a base material, and between the wiring patterns of each layer. Layers are connected by vias. The base wiring board 25 is manufactured by an appropriate multilayer wiring board technique such as bonding a double-sided board through a prepreg, for example.

ベース配線基板２５には、詳細を省略するが最上層の配線パターンにハイブリットモジュール１Ａ、１Ｂや電子部品２４を実装するランドが形成されており、これら実装部品を各層の配線パターンによって電気的に接続する。ベース配線基板２５には、ハイブリットモジュール１に対して電源を供給する比較的大きな面積を有する電源パターン或いはグランドパターンが形成され、ハイブリットモジュール１に対してレギュレーションの高い電源供給を行う。   The base wiring board 25 is formed with lands for mounting the hybrid modules 1A and 1B and the electronic component 24 on the uppermost wiring pattern, although details are omitted, and these mounting components are electrically connected by the wiring pattern of each layer. To do. A power supply pattern or a ground pattern having a relatively large area for supplying power to the hybrid module 1 is formed on the base wiring board 25, and highly regulated power supply is supplied to the hybrid module 1.

ハイブリット回路装置２は、例えば第１ハイブリットモジュール１Ａ側に光学素子４Ｄとして発光素子を備えるとともに、第２ハイブリットモジュール１Ｂ側に光学素子４Ｄとして受光素子を備える。ハイブリット回路装置２は、ベース配線基板２５の配線パターンによって第１ハイブリットモジュール１Ａと第２ハイブリットモジュール１Ｂとの間で電気信号の授受が行われるようにするとともに、第２ハイブリットモジュール１Ｂ側の光学素子４Ｄから出射された光学信号が第１ハイブリットモジュール１Ａ側の光学素子４Ｄによって受光されて授受が行われるようにする。なお、ハイブリット回路装置２は、ベース配線基板２５の底面側に多数個の電極パッドが形成されており、これら電極パッドにバンプを設けて図示しないマザーボード等に実装されるようにする。   The hybrid circuit device 2 includes, for example, a light emitting element as the optical element 4D on the first hybrid module 1A side and a light receiving element as the optical element 4D on the second hybrid module 1B side. The hybrid circuit device 2 allows an electrical signal to be exchanged between the first hybrid module 1A and the second hybrid module 1B by the wiring pattern of the base wiring board 25, and the optical element on the second hybrid module 1B side. The optical signal emitted from 4D is received by the optical element 4D on the first hybrid module 1A side to be exchanged. In the hybrid circuit device 2, a large number of electrode pads are formed on the bottom surface side of the base wiring board 25, and bumps are provided on these electrode pads so as to be mounted on a mother board or the like (not shown).

ベース配線基板２５には、ハイブリットモジュール１を実装する主面に絶縁保護層２７が形成されている。ベース配線基板２５は、ハイブリットモジュール１の上述したバンプ２０に対応して絶縁保護層２７に形成した開口部に臨んで配線パターンに多数のランドが形成される。ベース配線基板２５には、ハイブリットモジュール１が位置決めされて組み付けられ、バンプ２０が相対する開口部からランド上に接合される。なお、絶縁保護層２７は、後述するようにハイブリットモジュール１の光学素子４Ｄと光導波路部材２１とを光学的に接続することから、光透過性を有する絶縁樹脂材によって形成される。   An insulating protective layer 27 is formed on the main surface of the base wiring board 25 on which the hybrid module 1 is mounted. The base wiring board 25 has a large number of lands formed in the wiring pattern facing the opening formed in the insulating protective layer 27 corresponding to the above-described bump 20 of the hybrid module 1. The hybrid module 1 is positioned and assembled to the base wiring board 25, and the bumps 20 are bonded onto the lands from the opposed openings. The insulating protective layer 27 is formed of an insulating resin material having optical transparency because the optical element 4D of the hybrid module 1 and the optical waveguide member 21 are optically connected as will be described later.

ベース基板部７には、ベース配線基板２５の絶縁層内に、隣り合って実装されたハイブリットモジュール１Ａ、１Ｂとに跨って対向するようにして光導波路部材２６が設けられている。光導波路部材２６は、周知のようにポリイミド樹脂、エポキシ系樹脂、アクリル系樹脂、ポリオレフィン樹脂或いはゴム系樹脂等の光透過性を有する樹脂によって形成された導光材を、光屈折率を異にするクラッド層によって封装して構成される。光導波路部材２６は、光学信号を２次元的或いは３次元的に封じ込めた状態で伝送する光閉じ込め型光導波路を構成する。   In the base substrate portion 7, an optical waveguide member 26 is provided in the insulating layer of the base wiring substrate 25 so as to face the hybrid modules 1 </ b> A and 1 </ b> B mounted adjacent to each other. As is well known, the optical waveguide member 26 is made of a light guide material formed of a light-transmitting resin such as polyimide resin, epoxy resin, acrylic resin, polyolefin resin, or rubber resin, with a different optical refractive index. It is configured to be sealed by a clad layer. The optical waveguide member 26 constitutes an optical confinement optical waveguide that transmits an optical signal in a two-dimensional or three-dimensionally confined state.

光導波路部材２６は、詳細を省略するが入射部や出射部を構成する両端部がそれぞれ４５°にカットされたミラー面として構成され、内部を導光された光学信号の光路を９０°変換する。光導波路部材２６は、ベース基板部７にハイブリットモジュール１Ａ、１Ｂが実装された状態において、両端部がそれぞれの配線層５の光学信号伝送路５Ｂ、換言すれば光学素子４Ｄの光学信号入出力部１３と対向される。したがって、光導波路部材２６は、例えばハイブリットモジュール１Ａの光学素子（発光素子）４Ｄから出射された光学信号を一端部から入射させて内部を導光し、他端側から出射させてハイブリットモジュール１Ｂ側の光学素子（受光素子）４Ｄに受光させるようにする。   Although not described in detail, the optical waveguide member 26 is configured as a mirror surface in which both end portions constituting the incident portion and the emission portion are cut at 45 °, and converts the optical path of the optical signal guided inside by 90 °. . In the state where the hybrid modules 1A and 1B are mounted on the base substrate portion 7, the optical waveguide member 26 has both ends at the optical signal transmission paths 5B of the respective wiring layers 5, in other words, the optical signal input / output portion of the optical element 4D. 13 is opposed. Accordingly, the optical waveguide member 26, for example, allows an optical signal emitted from the optical element (light emitting element) 4D of the hybrid module 1A to enter from one end portion, guide the inside, and emit from the other end side to emit from the other end side. The optical element (light receiving element) 4D receives light.

以上のように構成されたハイブリット回路装置２は、上述したように小型かつ薄型であり高密度実装化による多機能化や高機能化を図ることが可能な高精度で安定した動作を行うハイブリットモジュール１をベース基板部７に搭載して構成される。ハイブリット回路装置２は、ハイブリットモジュール１がシリコン基板３をベース基板とすることによって熱等による変形の発生が抑制されることで、ベース基板部７との接続部位において断線やクラックの発生が抑制されて信頼性の向上が図られる。   The hybrid circuit device 2 configured as described above is a hybrid module that is small and thin as described above and performs highly accurate and stable operation that can achieve multiple functions and high functionality by high-density mounting. 1 is mounted on a base substrate portion 7. In the hybrid circuit device 2, the generation of deformation due to heat or the like is suppressed when the hybrid module 1 uses the silicon substrate 3 as the base substrate, so that the occurrence of disconnection or cracks at the connection portion with the base substrate portion 7 is suppressed. Therefore, the reliability is improved.

ハイブリット回路装置２は、ベース基板部７に搭載したハイブリットモジュール１Ａ、１Ｂが、それぞれ第１ＬＳＩ４Ａや第２ＬＳＩ４Ｂ或いは半導体素子４Ｃ等の電子部品と光学素子４Ｄとを配線層５を介して精密かつ最短で電気的に接続されることで全体として低寄生容量化が図られており、また各ハイブリットモジュール１Ａ、１Ｂとの間において光学素子４Ｄと光導波路部材２１とを介して光学信号を高速かつ高容量化をはかった伝送されるようにする。   In the hybrid circuit device 2, the hybrid modules 1 A and 1 B mounted on the base substrate unit 7 connect the electronic components such as the first LSI 4 A, the second LSI 4 B, or the semiconductor element 4 C and the optical element 4 D through the wiring layer 5 in a precise and shortest manner. As a whole, the parasitic capacitance is reduced by being electrically connected, and an optical signal is transmitted between the hybrid modules 1A and 1B via the optical element 4D and the optical waveguide member 21 at high speed and with a high capacity. So that it can be transmitted.

以上のように構成されたハイブリットモジュール１の製造工程について以下説明する。ハイブリットモジュール１の製造工程は、シリコン基板加工工程と、実装部品一体化工程と、配線層形成工程とを経てハイブリットモジュール１を製造する。シリコン基板加工工程は、工程に供給される一般的な半導体製造工程に用いられるシリコンウェハと同等品のシリコン基材２８に対して所定の加工を施してシリコン基板３を製作する工程であり、シリコン基材２８を所定の厚みに研磨する研磨工程と、部品装填開口部８を形成する部品装填開口部形成工程と、導電層１６を形成する導電層形成工程等を有する。   The manufacturing process of the hybrid module 1 configured as described above will be described below. The manufacturing process of the hybrid module 1 manufactures the hybrid module 1 through a silicon substrate processing process, a mounting component integration process, and a wiring layer formation process. The silicon substrate processing step is a step of manufacturing a silicon substrate 3 by performing a predetermined processing on a silicon base material 28 equivalent to a silicon wafer used in a general semiconductor manufacturing process supplied to the process. A polishing process for polishing the substrate 28 to a predetermined thickness, a component loading opening forming process for forming the component loading opening 8, a conductive layer forming process for forming the conductive layer 16, and the like.

実装部品一体化工程は、シリコン基板３に実装部品４を埋め込んで一体化する工程であり、シリコン基板３に剥離フィルム２９を介してダミー基板３０を接合するダミー基板接合工程と、実装部品４を部品装填開口部８内に装填する実装部品装填工程と、封止樹脂層９を形成する封止樹脂層形成工程と、封止樹脂層９を所定の厚みに研磨する封止樹脂層研磨工程と、放熱プレート６を接合する放熱プレート接合工程と、ダミー基板３０を剥離するダミー基板剥離工程等を経て中間体３１を製作する。ハイブリットモジュール１の製造工程は、この中間体３１に対して配線層５を形成する配線層形成工程を経てハイブリットモジュール１を完成させる。   The mounting component integration step is a step of embedding the mounting component 4 in the silicon substrate 3 and integrating the mounting components 4. The dummy substrate bonding step of bonding the dummy substrate 30 to the silicon substrate 3 via the release film 29, and the mounting component 4 A mounting component loading step for loading into the component loading opening 8, a sealing resin layer forming step for forming the sealing resin layer 9, and a sealing resin layer polishing step for polishing the sealing resin layer 9 to a predetermined thickness; The intermediate 31 is manufactured through a heat dissipating plate bonding step for bonding the heat dissipating plate 6 and a dummy substrate peeling step for peeling the dummy substrate 30. The manufacturing process of the hybrid module 1 completes the hybrid module 1 through a wiring layer forming process for forming the wiring layer 5 on the intermediate 31.

シリコン基板加工工程は、上述したように汎用のシリコン基材２８を用いることから、研磨工程によって図３に示すように比較的厚みのあるシリコン基材２８を実装部品４の高さよりもやや大きな厚みまで研磨してシリコン基板３を製作する。なお、研磨工程については、所定の厚みのシリコン基板３が工程に供給される場合には、特に実施する必要は無いことは勿論である。   Since the silicon substrate processing step uses the general-purpose silicon substrate 28 as described above, the silicon substrate 28 having a relatively large thickness is slightly larger than the height of the mounting component 4 as shown in FIG. The silicon substrate 3 is manufactured by polishing up to the above. Of course, it is not necessary to carry out the polishing process when the silicon substrate 3 having a predetermined thickness is supplied to the process.

シリコン基板加工工程は、部品装填開口部形成工程においてシリコン基板３に対してエッチング処理を施して複数個の部品装填開口部８を一括して形成する。部品装填開口部形成工程は、シリコン基板３の第２主面３Ｂにシリコンエッチング膜３２をパターン形成するシリコンエッチング膜形成工程と、第２主面２Ｂ側からエッチング処理を施すエッチング工程とを有する。ハイブリットモジュール１の製造工程は、エッチング工程の前工程において導電層形成工程が施されて、シリコン基板３の第１主面３Ａに導電膜１６が形成される。   In the silicon substrate processing step, the silicon substrate 3 is etched in the component loading opening forming step to form a plurality of component loading openings 8 at once. The component loading opening forming process includes a silicon etching film forming process for patterning the silicon etching film 32 on the second main surface 3B of the silicon substrate 3, and an etching process for performing an etching process from the second main surface 2B side. In the manufacturing process of the hybrid module 1, a conductive layer forming process is performed in a process preceding the etching process, and the conductive film 16 is formed on the first main surface 3 </ b> A of the silicon substrate 3.

シリコンエッチング膜形成工程は、シリコン基板３の第２主面３Ｂ上に各部品装填開口部８に対応する箇所をそれぞれマスキングした状態で、例えば二酸化シリコン（ＳｉＯ２）や窒化シリコン（ＳｉｘＮｙ）等のシリコンエッチング膜３２を形成する。なお、シリコンエッチング膜形成工程は、シリコン基板３に対してシリコン熱酸化処理によって二酸化シリコン膜を形成したり、化学蒸着法（CVD:Chemical Vapor Deposition）やスパッタ法等によって二酸化シリコン膜や窒化シリコン膜を成膜する。 In the silicon etching film forming step, the portions corresponding to the respective component loading openings 8 are masked on the second main surface 3B of the silicon substrate 3, and for example, silicon dioxide (SiO 2 ), silicon nitride (SixNy) or the like is used. A silicon etching film 32 is formed. In the silicon etching film forming step, a silicon dioxide film is formed on the silicon substrate 3 by a silicon thermal oxidation process, or a silicon dioxide film or a silicon nitride film is formed by a chemical vapor deposition (CVD) or sputtering method. Is deposited.

シリコンエッチング膜形成工程は、上述した処理によってシリコン基板３の第２主面３Ｂ上に図４に示すように各部品装填開口部８の形成箇所に対応して開口部３３Ａ〜３３Ｄが形成されたシリコンエッチング膜３２が成膜される。なお、シリコンエッチング膜形成工程は、例えばシリコン基板３の第２主面３Ｂ上にシリコンエッチング膜３２を全面に亘って形成した後に、各部品装填開口部８の形成箇所を除去して開口部３３を形成するようにしてもよい。また、シリコンエッチング膜形成工程は、その他のいわゆるパターン化技術によってシリコンエッチング膜３２を形成するようにしてもよい。   In the silicon etching film forming step, openings 33A to 33D were formed on the second main surface 3B of the silicon substrate 3 in accordance with the above-described processing, as shown in FIG. A silicon etching film 32 is formed. In the silicon etching film forming step, for example, after the silicon etching film 32 is formed over the entire surface of the second main surface 3B of the silicon substrate 3, the portions where the component loading openings 8 are formed are removed and the openings 33 are formed. May be formed. In the silicon etching film forming step, the silicon etching film 32 may be formed by other so-called patterning technology.

導電膜形成工程は、シリコンエッチング膜形成工程の後工程或いは前工程で実施され、シリコン基板３の第１主面３Ａ上に全面に亘って導電膜１６を形成する。導電層形成工程は、例えばスパッタ法や無電界めっき法等の適宜の方法によって上述した所定の厚みを有する銅薄膜層を第１主面３Ａに全面に形成する。導電層形成工程は、後述するシリコン基板３に施すエッチング処理によって除去されない耐エッチング特性を有する導電膜１６を形成する。なお、導電層形成工程は、エッチング処理の内容によって導電膜１６が耐エッチング特性が充分に確保できない場合に、エッチング工程の後工程で行うようにしてもよい。また、導電層形成工程は、上述したように導電膜１６を不要とする場合には実施されないことは勿論である。   The conductive film forming process is performed in a post-process or a pre-process of the silicon etching film forming process, and the conductive film 16 is formed over the entire surface of the first main surface 3A of the silicon substrate 3. In the conductive layer forming step, the copper thin film layer having the predetermined thickness described above is formed on the entire surface of the first main surface 3A by an appropriate method such as sputtering or electroless plating. In the conductive layer forming step, a conductive film 16 having etching resistance characteristics that is not removed by an etching process applied to the silicon substrate 3 described later is formed. Note that the conductive layer forming step may be performed after the etching step when the conductive film 16 cannot sufficiently secure the etching resistance characteristics depending on the content of the etching process. Of course, the conductive layer forming step is not performed when the conductive film 16 is unnecessary as described above.

エッチング工程は、シリコンエッチング膜３２の開口部３３Ａ〜３３Ｄに露出されたシリコン基板３を導電膜１６に達するまでエッチングすることにより、図５に示すように複数個の部品装填開口部８を一括して形成する。エッチング工程は、上述したようにシリコン基材２８として例えば面方位１００の基板を用いた場合に、ＫＯＨやＴＭＡＨ等のアルカリエッチング溶液を用いた異方性エッチング処理が施されて断面台形の部品装填開口部８を形成する。なお、エッチング工程は、シリコン材２８の方位が異なるものであれば等方性エッチングを行ったり、ドライエッチング法によって部品装填開口部８を形成するようにしてもよい。   In the etching process, the silicon substrate 3 exposed in the openings 33A to 33D of the silicon etching film 32 is etched until it reaches the conductive film 16, thereby collectively forming a plurality of component loading openings 8 as shown in FIG. Form. In the etching process, as described above, for example, when a substrate having a plane orientation of 100 is used as the silicon base material 28, an anisotropic etching process using an alkaline etching solution such as KOH or TMAH is performed, and a trapezoidal component is loaded. Opening 8 is formed. In the etching process, isotropic etching may be performed if the orientation of the silicon material 28 is different, or the component loading opening 8 may be formed by a dry etching method.

シリコン基板加工工程においては、シリコン基板３の第２主面３Ｂ上にシリコンエッチング膜３２が残留しているが、後述する研磨工程によってこのシリコンエッチング膜３２を除去する。なお、シリコン基板加工工程においては、研磨条件によってはシリコンエッチング膜３２までの研磨を行わずに、シリコンエッチング膜除去工程を施して予めシリコンエッチング膜３２を除去するようにしてもよい。   In the silicon substrate processing step, the silicon etching film 32 remains on the second main surface 3B of the silicon substrate 3, but the silicon etching film 32 is removed by a polishing step described later. In the silicon substrate processing step, depending on the polishing conditions, the silicon etching film 32 may be removed in advance by performing the silicon etching film removing step without polishing up to the silicon etching film 32.

シリコン基板加工工程においては、図５に示すようにシリコン基板３の第１主面３Ａ側に形成した導電層１６によって部品装填開口部８が閉塞されているため、この部分の導電層１６を除去する導電層加工工程が施される。導電層加工工程は、ウェットエッチング法やドライエッチング法等の適宜の方法によって導電層１６の一部を除去することにより、図６に示すように第１主面３Ａ側においても開口するシリコン基板３を貫通する部品装填開口部８を形成する。   In the silicon substrate processing step, as shown in FIG. 5, since the component loading opening 8 is closed by the conductive layer 16 formed on the first main surface 3A side of the silicon substrate 3, this portion of the conductive layer 16 is removed. A conductive layer processing step is performed. In the conductive layer processing step, by removing a part of the conductive layer 16 by an appropriate method such as a wet etching method or a dry etching method, the silicon substrate 3 that opens also on the first main surface 3A side as shown in FIG. A part loading opening 8 is formed.

実装部品一体化工程は、上述したシリコン基板加工工程を経て製作されたシリコン基板３に対して実装部品４を組み合わせて一体化する。実装部品一体化工程は、ダミー基板接合工程において図７に示すように剥離フィルム２９を設けたシリコン基板３にダミー基板３０を接合した第１中間体４０を製作する。ダミー基板接合工程には、例えば比較的大きな機械的剛性を有する厚みのガラス基板やシリコン基板等からなり平坦な主面を有するとともにシリコン基板３よりもやや大判のダミー基板３０が用いられる。ダミー基板接合工程には、後工程においてシリコン基板３からの剥離が可能な剥離フィルム、例えば加熱することにより粘着力が低下して剥離が可能となる熱剥離型フィルムや所定の溶液に浸すことにより粘着力が低下して剥離が可能となる剥離フィルム等の適宜の剥離フィルム２９が用いられる。   In the mounting component integration step, the mounting component 4 is combined and integrated with the silicon substrate 3 manufactured through the above-described silicon substrate processing step. In the mounting component integration step, a first intermediate body 40 is manufactured in which the dummy substrate 30 is bonded to the silicon substrate 3 provided with the release film 29 as shown in FIG. 7 in the dummy substrate bonding step. In the dummy substrate bonding step, for example, a dummy substrate 30 having a flat main surface and a slightly larger size than the silicon substrate 3 is used, which is made of a glass substrate or a silicon substrate having a relatively large mechanical rigidity. In the dummy substrate bonding step, a peeling film that can be peeled off from the silicon substrate 3 in a later step, for example, a heat peelable film that can be peeled off by heating to be peeled off or a predetermined solution is immersed in the dummy substrate bonding step. An appropriate release film 29 such as a release film that can be peeled off due to a decrease in adhesive strength is used.

第１中間体４０は、ダミー基板３０が、剥離フィルム２９を介してシリコン基板３の第１主面３Ａ、詳細には導電層１６上に接合されることによって、部品装填開口部８内に装填される実装部品４の基準面を構成する。第１中間体４０は、ダミー基板３０が薄厚とされたシリコン基板３に接合されることによって全体の機械的剛性を保持して、後工程におけるハンドリング性を向上させるとともに変形等を防止させる作用も奏する。第１中間体４０は、剥離フィルム２９が、シリコン基板３とダミー基板３０とを接合するとともに、部品装填開口部８の開口部を閉塞することで装填された実装部品４をそれぞれの入出力部形成面１０を接合して仮保持する作用も奏する。   The first intermediate 40 is loaded into the component loading opening 8 by bonding the dummy substrate 30 to the first main surface 3A of the silicon substrate 3, specifically the conductive layer 16, via the release film 29. The reference surface of the mounted component 4 is configured. The first intermediate body 40 has an action of maintaining the overall mechanical rigidity by bonding the dummy substrate 30 to the thin silicon substrate 3, improving the handling property in the subsequent process and preventing deformation and the like. Play. In the first intermediate 40, the release film 29 joins the silicon substrate 3 and the dummy substrate 30, and closes the opening of the component loading opening 8 so that the mounted component 4 is loaded into each input / output unit. The effect | action which joins and temporarily holds the formation surface 10 is also show | played.

実装部品一体化工程においては、実装部品装填工程によって、実装部品４が入出力部形成面１０を装填面として第２主面３Ｂ側から部品装填開口部８内に装填される。実装部品装填工程は、例えば適宜の部品実装装置によってシリコン基板３に対して実装部品４を位置決めして部品装填開口部９内に装填する。実装部品装填工程においては、装填された実装部品４が入出力部形成面１０をダミー基板３０（剥離フィルム２９）の主面上に突き当てられることによって、図８に示すように部品装填開口部８内において互いに入出力部形成面１０が同一面を構成するように位置合わせされた第２中間体４１を製作する。   In the mounting component integration step, the mounting component 4 is loaded into the component loading opening 8 from the second main surface 3B side with the input / output portion forming surface 10 as a loading surface in the mounting component loading step. In the mounting component loading step, for example, the mounting component 4 is positioned with respect to the silicon substrate 3 by an appropriate component mounting apparatus and loaded into the component loading opening 9. In the mounting component loading process, the mounted mounting component 4 is abutted against the main surface of the dummy substrate 30 (release film 29) with the input / output portion forming surface 10 as shown in FIG. 8, the second intermediate body 41 is manufactured so that the input / output portion forming surfaces 10 are aligned with each other.

実装部品装填工程においては、所定の実装部品４Ａ、４Ｂ、４Ｄが、上述したように予め絶縁性接着材１５Ａ、１５Ｂ、１５Ｄによって個別放熱プレート１４を接合された状態で装填される。実装部品４Ａ、４Ｂ、４Ｄは、それぞれの高さがシリコン基板３の厚みよりも大きく、図８に示すように個別放熱プレート１４が第２主面３Ｂから突出した状態で部品装填開口部８内に装填される。なお、実装部品装填工程においては、特に放熱を要しない実装部品４Ｃが、部品装填開口部８内に直接装填される。   In the mounting component loading step, predetermined mounting components 4A, 4B, and 4D are loaded in a state where the individual heat radiation plate 14 is bonded in advance by the insulating adhesive materials 15A, 15B, and 15D as described above. The mounting components 4A, 4B, and 4D each have a height greater than the thickness of the silicon substrate 3, and the individual heat dissipation plate 14 protrudes from the second main surface 3B as shown in FIG. Is loaded. In the mounting component loading process, the mounting component 4 </ b> C that does not require heat dissipation is directly loaded into the component loading opening 8.

実装部品一体化工程は、封止樹脂層形成工程において、シリコン基板３の第２主面３Ｂから突出した個別放熱プレート１４が埋設される充分な厚みを有する封止樹脂層９を形成する。封止樹脂層形成工程には、半導体製造工程等において一般的に用いられている例えば熱硬化型の液状エポキシ系樹脂材や液状ポリイミド樹脂材等の絶縁封止樹脂材が用いられて封止樹脂層９が形成される。封止樹脂層形成工程においては、シリコン基板３を例えば型枠等のキャビティ内に載置してこのキャビティ内に封止樹脂材を充填することによって、封止樹脂材が部品装填開口部８内に装填された実装部品４の外周部に流れ込むようにする。   In the mounting component integration step, in the sealing resin layer forming step, the sealing resin layer 9 having a sufficient thickness in which the individual heat dissipation plate 14 protruding from the second main surface 3B of the silicon substrate 3 is embedded is formed. In the sealing resin layer forming process, an insulating sealing resin material such as a thermosetting liquid epoxy resin material or a liquid polyimide resin material, which is generally used in a semiconductor manufacturing process, is used. Layer 9 is formed. In the sealing resin layer forming step, the sealing resin material is placed in the component loading opening 8 by placing the silicon substrate 3 in a cavity such as a mold and filling the cavity with the sealing resin material. It flows into the outer peripheral portion of the mounting component 4 loaded in.

封止樹脂層形成工程においては、例えば型枠を加熱する等の硬化処理を施して絶縁封止樹脂材を硬化させることにより、図９に示すようにダミー基板３０上においてシリコン基板３や実装部品４を封止樹脂層９に埋め込んだ第３中間体４２を製作する。第３中間体４２は、封止樹脂層９が部品装填開口部８内において実装部品４を埋め込んで硬化した封止樹脂材によって構成されることでシリコン基板３と一体化させる。第３中間体４２は、実装部品４が詳細には入出力パッド１１をダミー基板３０に突き当てられることから、このダミー基板３０の主面と入出力部形成面１０との間に構成された隙間に絶縁封止樹脂材が滲入して封止樹脂層９を形成して入出力部形成面１０の被覆膜も構成される。第３中間体４２は、この被覆膜によって実装部品４の入出力部形成面１０が保護されている。   In the sealing resin layer forming step, for example, the insulating sealing resin material is cured by performing a curing process such as heating the mold, so that the silicon substrate 3 and the mounted component are formed on the dummy substrate 30 as shown in FIG. A third intermediate 42 in which 4 is embedded in the sealing resin layer 9 is manufactured. The third intermediate body 42 is integrated with the silicon substrate 3 by being formed of a sealing resin material in which the sealing resin layer 9 is embedded and cured in the component loading opening 8. The third intermediate body 42 is configured between the main surface of the dummy substrate 30 and the input / output portion forming surface 10 because the mounting component 4 has the input / output pad 11 abutted against the dummy substrate 30 in detail. The insulating sealing resin material permeates into the gap to form the sealing resin layer 9, and the coating film on the input / output portion forming surface 10 is also configured. In the third intermediate 42, the input / output part forming surface 10 of the mounted component 4 is protected by this coating film.

第３中間体４２においては、充分な厚みを有する封止樹脂層９が形成されることによって、後工程の封止樹脂層研磨工程で実装部品４が損傷されたり、実装部品４に過大な負荷が直接かかって封止樹脂層９との剥離が生じて動いたりすることが防止される。封止樹脂層９は、少なくとも部品装填開口部８内に形成されて実装部品４を埋め込む程度に形成されるようにしてもよい。封止樹脂層形成工程は、例えば各種のチップ製造工程において採用される適宜の樹脂パッケージ形成法により封止樹脂層９を形成するようにしてもよい。   In the third intermediate 42, the sealing resin layer 9 having a sufficient thickness is formed, so that the mounting component 4 is damaged in the subsequent sealing resin layer polishing step or an excessive load is applied to the mounting component 4. Is prevented from directly moving and peeling off from the sealing resin layer 9 and moving. The sealing resin layer 9 may be formed at least to the extent that the mounting component 4 is embedded in the component loading opening 8. In the sealing resin layer forming step, for example, the sealing resin layer 9 may be formed by an appropriate resin package forming method employed in various chip manufacturing processes.

実装部品一体化工程は、封止樹脂層研磨工程によって、封止樹脂層９をシリコン基板３の第２主面３Ｂが露出するまで研磨処理を施して図１０に示すように全体が薄型化された第４中間体４３を製作する。すなわち、封止樹脂層研磨工程は、第３中間体４２に対して例えば機械・化学研磨法によって主面からシリコン基板３側に向かって封止樹脂層９を研磨する。封止樹脂層研磨工程においては、上述したようにダミー基板３０を接合して比較的大きな機械剛性を有する封止樹脂層９に対して研磨処理を施すことから、高精度でかつ効率的な研磨を行うことが可能である。   In the mounting component integration step, the sealing resin layer polishing step is performed to polish the sealing resin layer 9 until the second main surface 3B of the silicon substrate 3 is exposed, and the entire thickness is reduced as shown in FIG. The fourth intermediate 43 is manufactured. In other words, in the sealing resin layer polishing step, the sealing resin layer 9 is polished from the main surface toward the silicon substrate 3 side with respect to the third intermediate 42 by, for example, a mechanical / chemical polishing method. In the sealing resin layer polishing step, as described above, the dummy substrate 30 is bonded and the polishing process is performed on the sealing resin layer 9 having a relatively large mechanical rigidity. Can be done.

封止樹脂層研磨工程においては、上述したように実装部品４の底面１２に接合された個別放熱プレート１４がシリコン基板３の第２主面３Ｂから突出しており、これら個別放熱プレート１４も図１０に示すように第２主面３Ｂと同一面を構成するまで封止樹脂層９と同時に研磨されて薄厚とされる。封止樹脂層研磨工程は、シリコン基板３の第２主面３Ｂ上に残されたシリコンエッチング膜３２も同時に研磨して除去する。なお、封止樹脂層研磨工程は、ハイブリットモジュール１を薄型化するとともに放熱特性を向上させるために施されることから、少なくとも実装部品４に接合した個別放熱プレート１４が露出するまで封止樹脂層９に研磨処理を施す工程であってもよい。   In the sealing resin layer polishing step, as described above, the individual heat dissipation plate 14 bonded to the bottom surface 12 of the mounting component 4 protrudes from the second main surface 3B of the silicon substrate 3, and these individual heat dissipation plates 14 are also shown in FIG. As shown in FIG. 4, the sealing resin layer 9 is polished and made thin until it forms the same surface as the second main surface 3B. In the sealing resin layer polishing step, the silicon etching film 32 left on the second main surface 3B of the silicon substrate 3 is simultaneously polished and removed. Since the sealing resin layer polishing step is performed to reduce the thickness of the hybrid module 1 and improve the heat dissipation characteristics, at least until the individual heat dissipation plate 14 bonded to the mounting component 4 is exposed. 9 may be a step of performing a polishing process.

実装部品一体化工程は、放熱プレート接合工程によって、シリコン基板３の第２主面３Ｂ上に接着層２２を介して銅プレート等によって形成した放熱プレート６が全面に亘って接合されて、図１１に示すように第５中間体４４を製作する。第５中間体４４は、放熱プレート６が封止樹脂層研磨工程を経て平坦化された第２主面３Ｂ上に接合されることにより、実装部品４に接合した個別放熱プレート１４と全面に亘って密着して良好な熱伝導が行われるようになる。   In the mounting component integration process, the heat radiating plate 6 formed of a copper plate or the like is bonded to the entire surface of the second main surface 3B of the silicon substrate 3 via the adhesive layer 22 in the heat radiating plate bonding process. A fifth intermediate 44 is produced as shown in FIG. The fifth intermediate body 44 covers the entire surface of the individual heat radiating plate 14 bonded to the mounting component 4 by bonding the heat radiating plate 6 onto the second main surface 3B flattened through the sealing resin layer polishing step. And good heat conduction.

第５中間体４４は、薄厚とされた第４中間体４３を放熱プレート６によって補強することで後工程における取り扱いが簡易化される。第５中間体４４は、放熱プレート６によって第２主面３Ｂ側を大口径とした断面略台形に形成された部品装填開口部８内に封止樹脂層９によって固定された実装部品４の脱落や位置ズレが防止されるようになる。第５中間体４４は、放熱プレート６によって部品装填開口部８内において実装部品４や封止樹脂層９が確実に保持されるようになる。   The fifth intermediate body 44 is reinforced by the heat dissipation plate 6 to reduce the thickness of the fourth intermediate body 43 so that handling in the subsequent process is simplified. The fifth intermediate body 44 is removed from the mounting component 4 fixed by the sealing resin layer 9 in the component loading opening 8 formed in a substantially trapezoidal cross section having a large diameter on the second main surface 3B side by the heat radiating plate 6. And misalignment can be prevented. In the fifth intermediate 44, the mounted component 4 and the sealing resin layer 9 are securely held in the component loading opening 8 by the heat radiating plate 6.

実装部品一体化工程は、ダミー基板剥離工程によって図１２に示すように第４中間体４３から、薄型化されたシリコン基板３に接合することによって機械的剛性を保持して取り扱いの簡易化を図っていたダミー基板３０が剥離される。ダミー基板剥離工程は、例えば熱剥離型フィルムを用いて上述したようにシリコン基板３の第１主面３Ａに剥離フィルム２９を介してシリコン基板３に接合されたダミー基板３０が、第４中間体４３に加熱処理を施すことによって剥離フィルム２９とともに剥離されて図１３に示す中間体３１を製作する。   In the mounting component integration process, the dummy substrate peeling process is used to bond the fourth intermediate body 43 to the thinned silicon substrate 3 as shown in FIG. The dummy substrate 30 that has been removed is peeled off. In the dummy substrate peeling step, for example, the dummy substrate 30 bonded to the silicon substrate 3 via the peeling film 29 on the first main surface 3A of the silicon substrate 3 as described above using a heat peeling film is used as the fourth intermediate. The intermediate body 31 shown in FIG. 13 is manufactured by being peeled off together with the release film 29 by performing heat treatment on 43.

中間体３１は、前工程の放熱プレート接合工程によってシリコン基板３の第２主面３Ｂに放熱プレート６を接合したことによって、ダミー基板３０を剥離した後にも大きな機械的剛性が保持される。中間体３１は、図１３に示すように、実装部品４が第１主面３Ａに対してそれぞれの入出力部形成面１０が略同一面を構成して部品装填開口部８内に封止樹脂層９によって埋め込まれてシリコン基板３と一体化される。中間体３１は、ダミー基板３０が剥離されることによって、実装部品４の入出力部形成面１０に設けた入出力パッド１１及び光学素子３Ｄの光学入出力部１３が露出されるとともに部品装填開口部８が開口された第１主面３Ａに導電層１６が形成されて構成される。   The intermediate body 31 retains a large mechanical rigidity even after the dummy substrate 30 is peeled off by bonding the heat dissipation plate 6 to the second main surface 3B of the silicon substrate 3 in the heat dissipation plate bonding step of the previous process. As shown in FIG. 13, the intermediate body 31 includes a sealing resin in the component loading opening 8 in which the mounting component 4 constitutes substantially the same surface with respect to the first main surface 3 </ b> A. Embedded with the layer 9 and integrated with the silicon substrate 3. The intermediate body 31 is exposed to the input / output pad 11 provided on the input / output unit forming surface 10 of the mounting component 4 and the optical input / output unit 13 of the optical element 3D and the component loading opening when the dummy substrate 30 is peeled. A conductive layer 16 is formed on the first main surface 3A where the portion 8 is opened.

中間体３１には、シリコン基板３の第１主面３Ａ上に、一般的な多層配線技術による配線層形成工程が施されて図１４に示すように配線層５が形成される。配線層形成工程は、具体的には第１主面３Ａ上に第１絶縁樹脂層１７Ａを形成する第１絶縁樹脂層形成工程と、この第１絶縁樹脂層１７Ａ中に複数個の第１ビアホール２１Ａを形成する第１ビアホール形成工程と、第１絶縁樹脂層１７Ａ上に第１配線パターン１８Ａを形成する第１配線パターン形成工程と、第１ビアホール２１Ａに導通処理を施して第１ビア１９Ａを形成する第１ビア形成工程とを有する。   The intermediate body 31 is subjected to a wiring layer forming process by a general multilayer wiring technique on the first main surface 3A of the silicon substrate 3 to form the wiring layer 5 as shown in FIG. Specifically, the wiring layer forming step includes a first insulating resin layer forming step of forming the first insulating resin layer 17A on the first main surface 3A, and a plurality of first via holes in the first insulating resin layer 17A. A first via hole forming step for forming 21A, a first wiring pattern forming step for forming the first wiring pattern 18A on the first insulating resin layer 17A, and a first via 19A by conducting the first via hole 21A. Forming a first via.

また、配線層形成工程は、第１絶縁樹脂層１７Ａ上に第１配線パターン１８Ａを被覆して第２絶縁層１７Ｂを形成する第２絶縁層形成工程と、この第２絶縁層１７Ｂ中に複数個の第２ビアホール２１Ｂを形成する第２ビアホール形成工程と、第２絶縁層１７Ｂ上に第２配線パターン１８Ｂを形成する第２配線パターン形成工程と、第２ビアホール２１Ｂに導通処理を施して第２ビア１９Ｂを形成する第２ビア形成工程とを有して図１４に示す中間ハイブリットモジュール４５を製作する。なお、配線層形成工程は、上述した各工程を繰り返すことによって、多層の配線層５を形成するようにしてもよい。   The wiring layer forming step includes a second insulating layer forming step of forming the second insulating layer 17B by covering the first insulating resin layer 17A with the first wiring pattern 18A, and a plurality of the second insulating layers 17B. A second via hole forming step for forming the second via holes 21B, a second wiring pattern forming step for forming the second wiring pattern 18B on the second insulating layer 17B, and a conduction treatment is applied to the second via hole 21B. The intermediate hybrid module 45 shown in FIG. 14 is manufactured with a second via forming step for forming the two vias 19B. In the wiring layer formation step, the multilayer wiring layer 5 may be formed by repeating the above-described steps.

配線層形成工程は、第１絶縁樹脂層１７Ａや第２絶縁層１７Ｂをエポキシ系樹脂等の感光性の光透過性を有する絶縁樹脂によって形成する。第１絶縁樹脂層形成工程は、シリコン基板３の第１主面３Ａ上にスピンコート法やディップ法等によって絶縁樹脂を均一な厚みで塗布した後に加熱処理を施して硬化させて、第１絶縁樹脂層１７Ａを形成する。第１ビアホール形成工程は、第１絶縁樹脂層１７Ａ上に所定のマスキングを行って感光・現像処理を施し、絶縁樹脂をエッチング処理で除去することによって、導電層１６や実装部品４の入出力パッド１１を外方に臨ませる第１ビアホール２１Ａを形成する。なお、第１ビアホール形成工程は、非感光性の絶縁樹脂を用いて第１絶縁樹脂層１７Ａを形成する場合に、レーザ加工等のドライエッチング法によって第１ビアホール２１Ａを形成する。   In the wiring layer forming step, the first insulating resin layer 17A and the second insulating layer 17B are formed of an insulating resin having a photosensitive light transmission property such as an epoxy resin. In the first insulating resin layer forming step, an insulating resin is applied to the first main surface 3A of the silicon substrate 3 with a uniform thickness by a spin coat method, a dip method or the like, and then subjected to a heat treatment to be cured, whereby the first insulating resin layer is formed. A resin layer 17A is formed. In the first via hole forming step, predetermined masking is performed on the first insulating resin layer 17A to perform photosensitivity / development processing, and the insulating resin is removed by etching processing, whereby the input / output pads of the conductive layer 16 and the mounting component 4 are obtained. A first via hole 21A is formed to face 11 outward. In the first via hole forming step, when the first insulating resin layer 17A is formed using a non-photosensitive insulating resin, the first via hole 21A is formed by a dry etching method such as laser processing.

配線層形成工程は、第１ビアホール形成工程によって形成した第１ビアホール２１Ａに対して第１ビア形成工程を施して第１ビア１９Ａを形成する。第１ビア形成工程は、第１ビアホール２１Ａ内にデスミア処理を施すとともに、例えば無電解銅めっき処理等を施して内壁部の導通化を行う。第１ビア形成工程は、第１ビアホール２１Ａ内に導電ペースト等を充填し、さらに蓋形成処理等を行うことによって第１ビア１９Ａを形成する。   In the wiring layer forming step, the first via hole 21A formed by the first via hole forming step is subjected to the first via forming step to form the first via 19A. In the first via formation step, the desmear process is performed in the first via hole 21A and, for example, an electroless copper plating process is performed to make the inner wall portion conductive. In the first via forming step, the first via 19A is formed by filling the first via hole 21A with a conductive paste and performing a lid forming process or the like.

第１配線パターン形成工程は、詳細を省略するが例えば第１絶縁樹脂層１７Ａ上にめっきレジストによるパターニングを行った後に無電解銅めっき処理等を施して所定の厚みを有する銅めっき層を形成し、不要なめっきレジストを除去することによって所定の銅配線パターンからなる第１配線パターン１８Ａを形成する。なお、第１配線パターン形成工程は、上述したように光学素子４Ｄの光学信号入出力部１３に対向して光学信号が透過する光学信号伝送路５Ｂに第１絶縁樹脂層１７Ａ上に第１配線パターン１８Ａや第１ビア１９が形成されないように適宜パターン設計が行われる。   Although the details of the first wiring pattern forming step are omitted, for example, after patterning with a plating resist on the first insulating resin layer 17A, an electroless copper plating process or the like is performed to form a copper plating layer having a predetermined thickness. Then, by removing unnecessary plating resist, the first wiring pattern 18A made of a predetermined copper wiring pattern is formed. In the first wiring pattern forming step, as described above, the first wiring is formed on the first insulating resin layer 17A in the optical signal transmission path 5B through which the optical signal is transmitted facing the optical signal input / output unit 13 of the optical element 4D. Pattern design is appropriately performed so that the pattern 18A and the first via 19 are not formed.

第２絶縁樹脂層形成工程は、上述した第１絶縁樹脂層形成工程と同様の工程であり、第１配線パターン１８Ａを形成した第１絶縁樹脂層１７Ａ上に全面に亘って均一な厚みの第２絶縁樹脂層１７Ｂを形成する。第２絶縁樹脂層形成工程においても、第１絶縁樹脂層１７Ａを形成する絶縁樹脂材と同一の絶縁樹脂が用いられ、この絶縁樹脂をスピンコート法等によって第１絶縁樹脂層１７Ａ上に均一な厚みで塗布した後に加熱等の硬化処理を施して第２絶縁樹脂層１７Ｂを形成する。   The second insulating resin layer forming process is the same process as the first insulating resin layer forming process described above, and the first insulating resin layer 17A having the first wiring pattern 18A formed thereon has a uniform thickness over the entire surface. Two insulating resin layers 17B are formed. Also in the second insulating resin layer forming step, the same insulating resin as the insulating resin material forming the first insulating resin layer 17A is used, and this insulating resin is uniformly applied on the first insulating resin layer 17A by a spin coat method or the like. After coating with a thickness, a curing treatment such as heating is performed to form the second insulating resin layer 17B.

配線層形成工程は、第２絶縁樹脂層１７Ｂに対して上述した第１ビアホール形成工程と同様の第２ビアホール形成工程によって第１配線パターン１８Ａに形成したランドを外方に臨ませる第２ビアホール２１Ｂを形成する。配線層形成工程は、第２絶縁樹脂層１７Ｂ上に、上述した第１配線パターン形成工程と同様の第２配線パターン形成工程によって、第２配線パターン１８Ｂを形成する。第２配線パターン１８Ｂは、第２ビアホール２１Ｂを介して第１配線パターン１８Ａと層間接続されるとともに、詳細を省略するベース基板部７との接続用ランドが形成されている。   In the wiring layer forming step, the second via hole 21B is formed so that the land formed on the first wiring pattern 18A is exposed outward by the second via hole forming step similar to the first via hole forming step described above with respect to the second insulating resin layer 17B. Form. In the wiring layer forming step, the second wiring pattern 18B is formed on the second insulating resin layer 17B by the second wiring pattern forming step similar to the first wiring pattern forming step described above. The second wiring pattern 18B is interlayer-connected to the first wiring pattern 18A via the second via hole 21B, and a land for connection with the base substrate portion 7 is omitted.

配線層形成工程は、第２配線パターン１８Ｂのランド上にバンプ２０を形成するバンプ形成工程が施されて配線層５の表面５Ａ上に多数個のバンプ２０を形成することにより、図１に示したハイブリットモジュール１を完成する。バンプ形成工程は、例えば金めっき処理によってランド上に所定の高さを有するバンプ２０を形成する。バンプ形成工程は、上述したようにハイブリットモジュール１のベース基板部７に対する実装方法によってランド上に例えば半田ボールや金属ボール等を設ける工程であってもよい。   The wiring layer forming step is shown in FIG. 1 by forming a large number of bumps 20 on the surface 5A of the wiring layer 5 by performing a bump forming step of forming the bumps 20 on the lands of the second wiring pattern 18B. The completed hybrid module 1 is completed. In the bump formation step, bumps 20 having a predetermined height are formed on the lands by, for example, gold plating. As described above, the bump forming step may be a step of providing, for example, solder balls or metal balls on the lands by the mounting method for the base substrate portion 7 of the hybrid module 1.

ハイブリットモジュール製造工程は、上述したように外形形状を異にする多数個の実装部品４を備えているが、実装部品４をシリコン基板３に埋設した状態で実装することから小型化と薄型化とが図られるとともに実装部品４と配線層５とを最短で接続して寄生容量を低減して特性の向上を図ったハイブリットモジュール１を製造する。ハイブリットモジュール製造工程は、平坦化されたシリコン基板３の第１主面３Ａ上に多層構造の配線層５を形成することでいわゆる半導体製造工程において実施されているウエハ工程によって配線層５を形成することから、絶縁層１７に微細かつ高精度の配線パターン１８を形成することが可能となり、薄型化とともに高密度実装化や多機能化の対応が図られるハイブリットモジュール１を製造する。   The hybrid module manufacturing process includes a large number of mounting components 4 having different outer shapes as described above. However, since the mounting components 4 are mounted in a state of being embedded in the silicon substrate 3, the size and thickness can be reduced. Thus, the hybrid module 1 is manufactured in which the mounting component 4 and the wiring layer 5 are connected in the shortest time to reduce the parasitic capacitance and improve the characteristics. In the hybrid module manufacturing process, the wiring layer 5 is formed by a wafer process performed in a so-called semiconductor manufacturing process by forming the wiring layer 5 having a multilayer structure on the first main surface 3A of the planarized silicon substrate 3. Therefore, it is possible to form a fine and highly accurate wiring pattern 18 on the insulating layer 17, and the hybrid module 1 is manufactured that can be made thinner and capable of high-density mounting and multi-functionality.

ハイブリットモジュール製造工程は、熱による形状や状態の変化がほとんど生じないシリコン基板３をベース基板として部品装填開口部８内に実装部品４を封止樹脂層９によって埋め込んで固定したハイブリットモジュール１を製造する。ハイブリットモジュール製造工程は、工程中で施すエッチング処理或いはベース基板７に実装するリフロー半田工程等おける熱の影響によるシリコン基板３の変形が抑制されて実装部品４を高精度に位置決めして実装することから、実装部品４と配線層５との接続状態が確実に保持されて断線等の発生を抑制して信頼性の向上を図ったハイブリットモジュール１を製造する。   The hybrid module manufacturing process manufactures the hybrid module 1 in which the mounting component 4 is embedded and fixed in the component loading opening 8 by using the silicon substrate 3 that hardly changes in shape and state due to heat as a base substrate. To do. In the hybrid module manufacturing process, deformation of the silicon substrate 3 due to the influence of heat in an etching process performed in the process or a reflow soldering process mounted on the base substrate 7 is suppressed, and the mounting component 4 is positioned and mounted with high accuracy. Thus, the hybrid module 1 is manufactured in which the connection state between the mounting component 4 and the wiring layer 5 is reliably maintained and the occurrence of disconnection or the like is suppressed to improve the reliability.

ハイブリットモジュール製造工程は、シリコン基板３が実装部品４や配線層５のグランドとしても機能するとともに良好な放熱作用も奏することから、安定した機能動作を奏するハイブリットモジュール１を製造する。ハイブリットモジュール製造方法は、必要な実装部品４に個別放熱プレート１４を設けるとともに、大型の放熱プレート６も設けることによって放熱特性に優れたハイブリットモジュール１を製造する。   In the hybrid module manufacturing process, since the silicon substrate 3 functions as a ground for the mounting component 4 and the wiring layer 5 and also exhibits a good heat dissipation action, the hybrid module 1 that exhibits stable functional operation is manufactured. The hybrid module manufacturing method manufactures the hybrid module 1 having excellent heat dissipation characteristics by providing the individual heat dissipating plate 14 on the necessary mounting component 4 and also providing the large heat dissipating plate 6.

以上の工程を経て製造されたハイブリットモジュール１は、ハイブリットモジュール実装工程により、バンプ２０を介してフリップチップ実装法等の実装方法によって他の電子部品２４等とともにベース基板部７上に実装されて図２に示すハイブリット回路装置２を完成させる。ハイブリットモジュール実装工程は、上述したようにベース基板部７上に２個のハイブリットモジュール１Ａ、１Ｂを実装してハイブリット回路装置２を完成させたが、１個或いはさらに多数個を実装するとともに多数個の電子部品２４を実装して構成するようにしてもよいことは勿論である。   The hybrid module 1 manufactured through the above steps is mounted on the base substrate portion 7 together with other electronic components 24 and the like by a mounting method such as a flip chip mounting method via the bumps 20 in the hybrid module mounting step. 2 is completed. In the hybrid module mounting process, the hybrid circuit device 2 is completed by mounting the two hybrid modules 1A and 1B on the base substrate portion 7 as described above. Of course, the electronic component 24 may be mounted and configured.

ハイブリットモジュール実装工程は、ハイブリットモジュール１が配線層５の表面５Ａを実装面として電子部品２４等とともにベース基板部７上に実装する。ハイブリットモジュール実装工程は、バンプ２０をベース基板部７の相対するランドに位置合わせした状態で超音波溶着等の処理を施してハイブリットモジュール１を実装する。   In the hybrid module mounting step, the hybrid module 1 is mounted on the base substrate portion 7 together with the electronic components 24 and the like with the surface 5A of the wiring layer 5 as a mounting surface. In the hybrid module mounting step, the hybrid module 1 is mounted by performing processing such as ultrasonic welding in a state where the bumps 20 are aligned with the opposing lands of the base substrate portion 7.

ベース基板部７は、従来周知の多層配線基板技術によって製作したベース配線基板２５に光導波路部材２６が搭載されており、最上層の配線パターンにハイブリットモジュール１や電子部品２４を電気的に接続して固定するためのランドが形成されている。ベース基板部７には、絶縁保護層２７や光導波路部材２６が設けられており、光学素子４Ｄと光導波路部材２１の入出射端部と位置合わせしてハイブリットモジュール１が実装される。ハイブリット回路装置２は、ハイブリットモジュール１の放熱プレート６上にヒートスプレッダー２３が接合される。   The base substrate unit 7 includes an optical waveguide member 26 mounted on a base wiring substrate 25 manufactured by a conventionally known multilayer wiring substrate technology, and electrically connects the hybrid module 1 and the electronic component 24 to the uppermost wiring pattern. Lands are formed for fixing. The base substrate portion 7 is provided with an insulating protective layer 27 and an optical waveguide member 26, and the hybrid module 1 is mounted in alignment with the optical element 4D and the incident / exit end portions of the optical waveguide member 21. In the hybrid circuit device 2, a heat spreader 23 is joined on the heat dissipation plate 6 of the hybrid module 1.

以上の工程を経てベース基板部７にハイブリットモジュール１を実装したハイブリット回路装置２は、ベース配線基板２５の底面側に形成された電極パッドを介してマザーボード等に実装される。なお、ハイブリット回路装置２は、ハイブリットモジュール１側にバンプ２０を形成したが、ベース基板部７側にバンプを形成するようにしてもよい。バンプについては、例えば銅めっき法によって銅バンプを形成し、この銅バンプにニッケル−金めっきや半田めっきを施して形成する等の適宜の方法によって形成される。ベース基板部７については、いわゆるリジット型多層配線基板が用いられたが、例えばポリイミドフィルムを用いたフレキシブル配線基板であってもよい。   The hybrid circuit device 2 in which the hybrid module 1 is mounted on the base substrate portion 7 through the above steps is mounted on a mother board or the like via electrode pads formed on the bottom surface side of the base wiring substrate 25. In the hybrid circuit device 2, the bump 20 is formed on the hybrid module 1 side, but the bump may be formed on the base substrate portion 7 side. The bump is formed by an appropriate method such as forming a copper bump by a copper plating method and performing nickel-gold plating or solder plating on the copper bump. For the base substrate portion 7, a so-called rigid-type multilayer wiring board is used, but a flexible wiring board using a polyimide film, for example, may be used.

上述した第１の実施の形態として示したハイブリットモジュール１においては、配線層５が絶縁層１７を透明な絶縁樹脂材によって形成するとともに光学素子４Ｄと対向して層内に光学信号伝送路５Ｂを構成して光学信号を表面５Ａに透過させるようにしたが、本発明はかかる構成に限定されるものでは無い。第２の実施の形態として図１５に示したハイブリットモジュール５０は、シリコン基板３の第１主面３Ａ上に光導波路部材５１を直接接合した構成に特徴を有している。ハイブリットモジュール５０は、基本的な構成をハイブリットモジュール１と同等とすることから、同等の部位について同一符号を付すことによって説明を省略する。   In the hybrid module 1 shown as the first embodiment described above, the wiring layer 5 forms the insulating layer 17 with a transparent insulating resin material, and the optical signal transmission path 5B is formed in the layer facing the optical element 4D. Although configured to transmit the optical signal to the surface 5A, the present invention is not limited to such a configuration. The hybrid module 50 shown in FIG. 15 as the second embodiment is characterized in that the optical waveguide member 51 is directly bonded onto the first main surface 3A of the silicon substrate 3. Since the hybrid module 50 has the same basic configuration as that of the hybrid module 1, description thereof is omitted by assigning the same reference numerals to equivalent parts.

ハイブリットモジュール５０も、部品装填開口部８内に実装部品４を装填して封止樹脂層９によって封止、固定するとともに研磨処理を施して薄型化したシリコン基板３の第１主面３Ａ上に配線層５２が積層形成される。ハイブリットモジュール５０においては、配線層５２の形成工程の前工程として、シリコン基板３の第１主面３Ａ上に光導波路部材５１が接合される。光導波路部材５１も、上述した光導波路部材２６と同様に、光透過性を有する樹脂によって形成された導光材を光屈折率を異にするクラッド層によって封装して構成され、光学信号を内部に封じ込めた状態で伝送する。光導波路部材５１は、４５°にカットしてミラー面を形成した光学信号の入出射部を光学素子４Ｄの光学信号入出力部１３と対向させて、シリコン基板３の第１主面３Ａ上に適宜の接着剤によって接合する。光導波路部材５１は、他端部が側方へと引き出され、図示しない光コネクタが結合される。   The hybrid module 50 is also mounted on the first main surface 3A of the silicon substrate 3 thinned by loading the mounting component 4 into the component loading opening 8, sealing and fixing with the sealing resin layer 9, and applying a polishing process. A wiring layer 52 is laminated. In the hybrid module 50, the optical waveguide member 51 is bonded onto the first main surface 3 </ b> A of the silicon substrate 3 as a pre-process of the process of forming the wiring layer 52. Similarly to the optical waveguide member 26 described above, the optical waveguide member 51 is also configured by sealing a light guide material formed of a light-transmitting resin with a clad layer having a different optical refractive index, and transmitting an optical signal inside. Transmit in a sealed state. The optical waveguide member 51 is formed on the first main surface 3A of the silicon substrate 3 so that the optical signal input / output portion, which is cut at 45 ° to form a mirror surface, faces the optical signal input / output portion 13 of the optical element 4D. Joining with an appropriate adhesive. The other end of the optical waveguide member 51 is pulled out to the side, and an optical connector (not shown) is coupled.

ハイブリットモジュール５０は、光導波路部材５１を接合したシリコン基板３の第１主面３Ａ上に、上述した配線層形成工程と同様の工程を経て配線層５２が形成される。ハイブリットモジュール５０においては、上述した構成によって配線層５２内に光学信号を透過させる光学信号伝送路を構成する必要は無い。したがって、ハイブリットモジュール５０においては、配線層５２を構成する絶縁層が特に光透過性の絶縁樹脂材によって形成される必要は無い。   In the hybrid module 50, the wiring layer 52 is formed on the first main surface 3 </ b> A of the silicon substrate 3 to which the optical waveguide member 51 is bonded through the same process as the wiring layer forming process described above. In the hybrid module 50, it is not necessary to configure an optical signal transmission path that transmits an optical signal into the wiring layer 52 with the above-described configuration. Therefore, in the hybrid module 50, the insulating layer constituting the wiring layer 52 does not have to be formed of a light transmissive insulating resin material.

以上のように構成されたハイブリットモジュール５０においては、例えば発光素子からなる光学素子４Ｄの光学信号入出力部（出射部）１３から出射された光学信号が、光導波路部材５１の一端部から入射されてその内部を導光され、他端側の光コネクタへと導光されるようにする。ハイブリットモジュール５０においては、配線層５２を形成する際に絶縁樹脂材の自由度が大きくなり、コストや工程に合わせて最適な材料選択を行うことが可能となる。なお、ハイブリットモジュール５０は、上述したハイブリット回路装置２のようにベース配線基板２５上に隣り合って実装される場合に、光導波路部材５１がそれぞれの光学素子４Ｄ間の光学伝送路を構成する。   In the hybrid module 50 configured as described above, for example, an optical signal emitted from the optical signal input / output unit (emission unit) 13 of the optical element 4D made of a light emitting element is incident from one end of the optical waveguide member 51. Then, the inside is guided and guided to the optical connector on the other end side. In the hybrid module 50, the degree of freedom of the insulating resin material is increased when forming the wiring layer 52, and it is possible to select an optimum material in accordance with the cost and the process. When the hybrid module 50 is mounted adjacent to the base wiring board 25 as in the hybrid circuit device 2 described above, the optical waveguide member 51 constitutes an optical transmission path between the optical elements 4D.

第３の実施の形態として図１６に示したハイブリットモジュール５５は、ハイブリットモジュール５０と同様に、シリコン基板３の第１主面３Ａ上に絶縁層が特に光透過性の絶縁樹脂材によって形成されることに限定されない配線層５６が形成される。ハイブリットモジュール５５は、配線層５６を光学素子４Ｄの光学信号入出力部１３を外方に臨ませる光学スルーホール５７が形成されるとともに、この光学スルーホール５７の開口部に一端部を対向させて配線層５６の表面に光導波路部材５８が接合されて構成される。なお、ハイブリットモジュール５５は、その他の構成をハイブリットモジュール１と同等とすることから、同等の部位について同一符号を付すことによって説明を省略する。   In the hybrid module 55 shown in FIG. 16 as the third embodiment, as in the hybrid module 50, the insulating layer is formed on the first main surface 3 </ b> A of the silicon substrate 3 with a particularly light-transmissive insulating resin material. A wiring layer 56 that is not particularly limited is formed. In the hybrid module 55, an optical through hole 57 is formed so that the wiring layer 56 faces the optical signal input / output unit 13 of the optical element 4D outward, and one end of the optical module 55 is opposed to the opening of the optical through hole 57. An optical waveguide member 58 is bonded to the surface of the wiring layer 56. Since the hybrid module 55 has the other configuration equivalent to that of the hybrid module 1, description thereof will be omitted by assigning the same reference numerals to equivalent parts.

ハイブリットモジュール５５は、上述した配線層５の形成工程と同様に、第１絶縁層形成工程と、第１ビアホール形成工程と、第１配線パターン形成工程と、第１ビア形成工程と、第２絶縁層形成工程と、第２ビアホール形成工程と、第２配線パターン形成工程と、第２ビア形成工程等を経て配線層５６が形成される。ハイブリットモジュール５５においても、配線層５６が光学素子４Ｄの光学信号入出力部１３に対向する厚み方向の部位を非配線パターン形成領域として構成し、この部位に貫通して光学スルーホール５７が形成される。光学スルーホール５７は、例えば第２ビアホール形成工程と同時、或いは別工程によって適宜のエッチング処理が施されて形成される。   The hybrid module 55 includes a first insulating layer forming step, a first via hole forming step, a first wiring pattern forming step, a first via forming step, and a second insulating layer, as in the wiring layer 5 forming step described above. The wiring layer 56 is formed through a layer forming process, a second via hole forming process, a second wiring pattern forming process, a second via forming process, and the like. Also in the hybrid module 55, a portion in the thickness direction where the wiring layer 56 faces the optical signal input / output unit 13 of the optical element 4D is configured as a non-wiring pattern forming region, and an optical through hole 57 is formed through the portion. The The optical through hole 57 is formed, for example, by performing an appropriate etching process at the same time as the second via hole forming step or by a separate step.

ハイブリットモジュール５５には、配線層５６の表面上に光導波路部材５８が接合される。光導波路部材５８も、上述した各光導波路部材と同様に、光透過性を有する絶縁樹脂によって形成された導光材を光屈折率を異にするクラッド層によって封装して構成され、光学信号を内部に封じ込めた状態で伝送する。光導波路部材５８は、４５°にカットしてミラー面を形成した光学信号の入出射部を光学スルーホール５７と対向させて、配線層５６の表面上に適宜の接着剤によって接合する。光導波路部材５１は、他端部が側方へと引き出され、図示しない光コネクタが結合される。なお、光導波路部材５８は、開口部からの光漏れを抑制して光効率の向上が図られるように、端部が光学スルーホール５７の開口寸法よりも大きな形状に形成されることが好ましい。   An optical waveguide member 58 is bonded to the hybrid module 55 on the surface of the wiring layer 56. Similarly to each of the optical waveguide members described above, the optical waveguide member 58 is configured by sealing a light guide material formed of a light-transmitting insulating resin with a clad layer having a different optical refractive index, and transmitting an optical signal. Transmit in a sealed state. The optical waveguide member 58 is bonded to the surface of the wiring layer 56 with an appropriate adhesive, with the optical signal input / output portion having a mirror surface cut to 45 ° facing the optical through hole 57. The other end of the optical waveguide member 51 is pulled out to the side, and an optical connector (not shown) is coupled. The optical waveguide member 58 is preferably formed to have a shape whose end is larger than the opening size of the optical through hole 57 so as to improve light efficiency by suppressing light leakage from the opening.

以上のように構成されたハイブリットモジュール５５においては、例えば発光素子からなる光学素子４Ｄの光学信号入出力部（出射部）１３から出射された光学信号が、光学スルーホール５７内を配線層５６の表面側へと導かれる。ハイブリットモジュール５５においては、光学信号が光学スルーホール５７の開口部に端部を対向させた光導波路部材５８に入射されてその内部を導光され、他端側の光コネクタへと導光されるようにする。ハイブリットモジュール５５においても、配線層５２を形成する際に絶縁樹脂材の自由度が大きくなり、コストや工程に合わせて最適な材料選択を行うことが可能となる。   In the hybrid module 55 configured as described above, for example, an optical signal emitted from the optical signal input / output unit (emission unit) 13 of the optical element 4D made of a light emitting element is transmitted through the optical through hole 57 in the wiring layer 56. Guided to the surface side. In the hybrid module 55, an optical signal is incident on the optical waveguide member 58 whose end is opposed to the opening of the optical through hole 57, guided inside thereof, and guided to the optical connector on the other end side. Like that. Also in the hybrid module 55, the degree of freedom of the insulating resin material is increased when the wiring layer 52 is formed, and it becomes possible to select an optimal material in accordance with the cost and the process.

第４の実施の形態として図１７に示したハイブリットモジュール６０は、上述したハイブリットモジュール５５と同様に、光学素子４Ｄの光学信号入出力部１３と対向して配線層５６に光学スルーホール５７が形成されるが、この光学スルーホール５７にレンズ６１を組み付けた構造に特徴を有している。レンズ６１は、光学スルーホール５７の内径とほぼ同径の外径を有する円柱状のプラスチックレンズからなり、光学スルーホール５７内に嵌め込まれる。レンズ６１は、光学スルーホール５７に対してきつく嵌め込まれるとともに、光導波路部材５８によって抜け止めされる。   In the hybrid module 60 shown in FIG. 17 as the fourth embodiment, an optical through hole 57 is formed in the wiring layer 56 so as to face the optical signal input / output unit 13 of the optical element 4D, similarly to the hybrid module 55 described above. However, the optical through hole 57 is characterized by a structure in which a lens 61 is assembled. The lens 61 is made of a cylindrical plastic lens having an outer diameter substantially the same as the inner diameter of the optical through hole 57 and is fitted into the optical through hole 57. The lens 61 is tightly fitted into the optical through hole 57 and is prevented from coming off by the optical waveguide member 58.

ハイブリットモジュール６０においては、例えば発光素子からなる光学素子４Ｄの光学信号入出力部（出射部）１３から出射された光学信号が、レンズ６１によって光導波路部材５８のミラー面に集光されるようにする。したがって、ハイブリットモジュール６０においては、光学信号の伝送効率の向上が図られるとともに、外乱光の影響を低減して高精度の伝送が行われるようになる。なお、ハイブリットモジュール６０は、光学信号をレンズ６１によって導光することから、配線層５６が光透光性を有する絶縁樹脂材によって絶縁層を形成されるようにしてよい。また、ハイブリットモジュール６０は、特に大きな衝撃や振動を受ける機器に搭載される場合を除いて、レンズ６１を光学スルーホール５７に対して接着剤等によって固定する必要は無く、簡易に取り付けることが可能である。   In the hybrid module 60, for example, an optical signal emitted from the optical signal input / output unit (emission unit) 13 of the optical element 4 </ b> D made of a light emitting element is condensed on the mirror surface of the optical waveguide member 58 by the lens 61. To do. Therefore, in the hybrid module 60, the transmission efficiency of the optical signal can be improved, and the influence of ambient light can be reduced and high-accuracy transmission can be performed. In the hybrid module 60, since the optical signal is guided by the lens 61, the wiring layer 56 may be formed of an insulating resin material having light transmissivity. In addition, the hybrid module 60 does not need to be fixed to the optical through hole 57 with an adhesive or the like, and can be easily attached, except when mounted on a device that receives a particularly large impact or vibration. It is.

第５の実施の形態として図１８に示したハイブリットモジュール６５は、大判のシリコン基板６６が用いられ、このシリコン基板６６の中央領域６６Ａを挟んで第１ハイブリットモジュールユニット部６７Ａと第２ハイブリットモジュールユニット部６７Ｂとが隣り合って一体に形成された構成に特徴を有している。ハイブリットモジュール６５は、第１ハイブリットモジュールユニット部６７Ａと第２ハイブリットモジュールユニット部６７Ｂとが個々の構成を上述したハイブリットモジュール１とほぼ同等とすることから、同等の部位に同一符号を付すことによって説明を省略する。   The hybrid module 65 shown in FIG. 18 as the fifth embodiment uses a large-sized silicon substrate 66. The first hybrid module unit 67A and the second hybrid module unit sandwich the central region 66A of the silicon substrate 66. The part 67B is characterized by a configuration in which the part 67B is formed adjacent to the unit. The hybrid module 65 is described by attaching the same reference numerals to the same parts since the first hybrid module unit 67A and the second hybrid module unit 67B have the same configuration as the hybrid module 1 described above. Is omitted.

ハイブリットモジュール６５は、第１ハイブリットモジュールユニット部６７Ａと第２ハイブリットモジュールユニット部６７Ｂとが、それぞれの光学素子６８Ａ、６８Ｂが隣り合って配置されるように左右の領域に各実装部品４を左右対象に配列してシリコン基板６６に形成される。ハイブリットモジュール６５は、例えば第１ハイブリットモジュールユニット部６７Ａ側の光学素子６８Ａが発光素子であり、第２ハイブリットモジュールユニット部６７Ｂ側の光学素子６８Ｂが受光素子である。   In the hybrid module 65, the first hybrid module unit 67A and the second hybrid module unit 67B are arranged in the left and right areas so that the respective optical elements 68A and 68B are arranged adjacent to each other. Are formed on the silicon substrate 66. In the hybrid module 65, for example, the optical element 68A on the first hybrid module unit 67A side is a light emitting element, and the optical element 68B on the second hybrid module unit 67B side is a light receiving element.

ハイブリットモジュール６５は、第１ハイブリットモジュールユニット部６７Ａと第２ハイブリットモジュールユニット部６７Ｂの各実装部品を実装したシリコン基板６６の主面上に全面に亘って配線層６９が形成される。ハイブリットモジュール６５は、第１ハイブリットモジュールユニット部６７Ａと第２ハイブリットモジュールユニット部６７Ｂとの中央領域６６Ａ上に、配線層５の一部として接続配線層部６９Ａが形成され、この接続配線層部６９Ａの詳細を省略する配線パターンを介して電気信号の授受が行われるようにする。また、ハイブリットモジュール６５は、第１ハイブリットモジュールユニット部６７Ａと第２ハイブリットモジュールユニット部６７Ｂとが、接続配線層部６９Ａ上に設けられた光導波路部材７０を介して光学信号の授受が行われるようにする。   In the hybrid module 65, a wiring layer 69 is formed over the entire main surface of the silicon substrate 66 on which the mounting components of the first hybrid module unit portion 67A and the second hybrid module unit portion 67B are mounted. In the hybrid module 65, a connection wiring layer portion 69A is formed as a part of the wiring layer 5 on the central region 66A of the first hybrid module unit portion 67A and the second hybrid module unit portion 67B, and this connection wiring layer portion 69A. The electrical signal is exchanged via a wiring pattern that omits the details. Further, in the hybrid module 65, the first hybrid module unit portion 67A and the second hybrid module unit portion 67B exchange optical signals through the optical waveguide member 70 provided on the connection wiring layer portion 69A. To.

ハイブリットモジュール６５においても、配線層６９が光透過性の絶縁樹脂材によって絶縁層を形成し、この配線層６９の発光素子６８Ａと受光素子６８Ｂとの対向部位が厚み方向の全域に亘って非配線パターン形成領域とされることにより第１光学信号伝送路７１Ａと第２光学信号伝送路７１Ｂとを構成してなる。ハイブリットモジュール６５は、光導波路部材７０が、一端部を第１ハイブリットモジュールユニット部６７Ａ側の第１光学信号伝送路７１Ａと対向されるとともに他端部を第２ハイブリットモジュールユニット部６７Ｂ側の第２光学信号伝送路７１Ｂと対向されて接続配線層部６９Ａ上に設けられる。   Also in the hybrid module 65, the wiring layer 69 forms an insulating layer with a light-transmitting insulating resin material, and the facing portion of the wiring layer 69 between the light emitting element 68A and the light receiving element 68B is non-wiring over the entire region in the thickness direction. The first optical signal transmission path 71A and the second optical signal transmission path 71B are configured by being a pattern formation region. In the hybrid module 65, the optical waveguide member 70 has one end opposed to the first optical signal transmission path 71A on the first hybrid module unit 67A side and the other end on the second hybrid module unit 67B side. Opposite to the optical signal transmission path 71B, it is provided on the connection wiring layer portion 69A.

以上のように構成されたハイブリットモジュール６５は、例えば第１ハイブリットモジュールユニット部６７Ａ側のＬＳＩ４Ａ１、４Ｂ１と第２ハイブリットモジュールユニット部６７Ｂ側のＬＳＩ４Ａ２、４Ｂ２との信号授受が、発光素子６８Ａと受光素子６８Ｂ及び光導波路部材７０とによって構成される光学系伝送路を介して行われるようにする。ハイブリットモジュール６５は、同一モジュール内においてもかかる光学系伝送路を介して信号授受を行うことで、高速・高容量化が図られる。   The hybrid module 65 configured as described above includes, for example, a signal exchange between the LSIs 4A1 and 4B1 on the first hybrid module unit portion 67A side and the LSIs 4A2 and 4B2 on the second hybrid module unit portion 67B side. 68B and the optical waveguide member 70 are used. The hybrid module 65 performs high-speed and high-capacity by transmitting and receiving signals through the optical transmission line even within the same module.

ところで、第１の実施の形態として図２に示したハイブリット回路装置２は、配線層５に設けたバンプ２０を介してハイブリットモジュール１をベース配線基板２５上にフリップチップ実装して構成したが、本発明はかかる構成に限定されるものでは無い。第２の実施の形態として図１９に示したハイブリット回路装置７５は、例えば光フロントエンドモジュールを構成し、光導波路部材２６がハイブリットモジュール１の配線層５の表面５Ａに設けられ、このハイブリットモジュール１をベース配線基板７６上のモジュール実装面７６Ａ上にフリップチップ実装した構成に特徴を有している。   The hybrid circuit device 2 shown in FIG. 2 as the first embodiment is configured by flip-chip mounting the hybrid module 1 on the base wiring board 25 via the bumps 20 provided on the wiring layer 5. The present invention is not limited to such a configuration. The hybrid circuit device 75 shown in FIG. 19 as the second embodiment constitutes, for example, an optical front-end module, and the optical waveguide member 26 is provided on the surface 5A of the wiring layer 5 of the hybrid module 1, and this hybrid module 1 Is characterized by the flip-chip mounting on the module mounting surface 76A on the base wiring board 76.

ハイブリット回路装置７５は、光導波路部材２６が配線層５の表面５Ａとベース配線基板７６のモジュール実装面７６Ａとの間に沿ってベース配線基板７６の側端部まで引き出されるとともに、ベース配線基板７６に実装した光コネクタ７７と接続される。ハイブリット回路装置７５においては、ハイブリットモジュール１内の光学素子４Ｄから出射された光学信号が配線層５の光学信号伝送路５Ｂを透過して光導波路部材２６に入射され、この光導波路部材２６内を導光されて光コネクタ７７を介して光ファイバー７８に出力されるようにする。なお、ハイブリット回路装置７５においては、光コネクタ７７側から入力された光学信号が光導波路部材２６内を導光され、光学信号伝送路５Ｂを透過して光学素子４Ｄに入力される。   In the hybrid circuit device 75, the optical waveguide member 26 is drawn out to the side end portion of the base wiring board 76 along the space 5 </ b> A between the wiring layer 5 and the module mounting surface 76 </ b> A of the base wiring board 76. Are connected to the optical connector 77 mounted on the board. In the hybrid circuit device 75, the optical signal emitted from the optical element 4D in the hybrid module 1 passes through the optical signal transmission path 5B of the wiring layer 5 and enters the optical waveguide member 26, and passes through the optical waveguide member 26. The light is guided and output to the optical fiber 78 through the optical connector 77. In the hybrid circuit device 75, an optical signal input from the optical connector 77 side is guided through the optical waveguide member 26, passes through the optical signal transmission path 5B, and is input to the optical element 4D.

第３の実施の形態として図２０に示したハイブリット回路装置８０は、ベース配線基板８１のモジュール実装面８１Ａ上に上述したハイブリットモジュール１をフリップチップ実装した基本的な構成を上述したハイブリット回路装置７５と同様とするが、ベース配線基板８１のモジュール実装面８１Ａと対向する底面８１Ｂ側に光導波路部材２６を設けた構成に特徴がある。ハイブリット回路装置８０においては、モジュール実装面８１Ａ上にハイブリットモジュール１を実装したベース配線基板８１の光学信号伝送路５Ｂに対向部位に、モジュール実装面８１Ａと底面８１Ｂとに貫通して光学スルーホール８２が形成される。   The hybrid circuit device 80 shown in FIG. 20 as the third embodiment has a basic configuration in which the above-described hybrid module 1 is flip-chip mounted on the module mounting surface 81A of the base wiring board 81. However, there is a feature in the configuration in which the optical waveguide member 26 is provided on the bottom surface 81B side facing the module mounting surface 81A of the base wiring board 81. In the hybrid circuit device 80, an optical through hole 82 penetrates through the module mounting surface 81A and the bottom surface 81B at a portion facing the optical signal transmission path 5B of the base wiring board 81 on which the hybrid module 1 is mounted on the module mounting surface 81A. Is formed.

ハイブリット回路装置８０は、ベース配線基板８１の底面８１Ｂ側に、光導波路部材２６が一端部によって光学スルーホール８２の開口部を閉塞するようにして設けられる。ハイブリット回路装置８０は、光導波路部材２６の他端部がベース配線基板８１の側方へと引き出され、図示しない光コネクタと接続される。なお、ハイブリット回路装置８０は、光学スルーホール８２内に上述したハイブリットモジュール６０と同様にレンズを嵌め込むようにしてもよい。   The hybrid circuit device 80 is provided on the bottom surface 81 </ b> B side of the base wiring substrate 81 so that the optical waveguide member 26 closes the opening of the optical through hole 82 at one end. In the hybrid circuit device 80, the other end portion of the optical waveguide member 26 is pulled out to the side of the base wiring board 81 and connected to an optical connector (not shown). In the hybrid circuit device 80, a lens may be fitted into the optical through hole 82 in the same manner as the hybrid module 60 described above.

第４の実施の形態として図２１に示したハイブリット回路装置８５は、大型のベース配線基板８６のモジュール実装面８６Ａ上にそれぞれ実装部品４を実装した第１ハイブリットモジュール１Ａと実装部品４を実装した第２ハイブリットモジュール１Ｂとを実装するとともに、ベース配線基板８６側に複数個の光導波路部材２６Ａ〜２６Ｃを設けた基本的な構成を上述したハイブリット回路装置２と同様とする。なお、ハイブリット回路装置８５においては、第１ハイブリットモジュール１Ａと第２ハイブリットモジュール１Ｂとが第１ＬＳＩ４Ａに代えて第２光学素子４Ｅを搭載したものが用いられている。   In the hybrid circuit device 85 shown in FIG. 21 as the fourth embodiment, the first hybrid module 1A and the mounting component 4 are mounted on the module mounting surface 86A of the large base wiring board 86, respectively. A basic configuration in which the second hybrid module 1B is mounted and a plurality of optical waveguide members 26A to 26C are provided on the base wiring board 86 side is the same as the hybrid circuit device 2 described above. In the hybrid circuit device 85, the first hybrid module 1A and the second hybrid module 1B in which the second optical element 4E is mounted instead of the first LSI 4A is used.

第１ハイブリットモジュール１Ａと第２ハイブリットモジュール１Ｂは、それぞれの配線層５に、光学素子４Ｄ２対向して構成された光学信号伝送路５Ｂとともに、第２光学素子４Ｅと対向する部位に第２光学信号伝送路５Ｃが構成されている。なお、図２１においては、第１ハイブリットモジュール１Ａ側の部材や部位について例えば「４Ｂ１」のように末尾に「１」の符号を付すとともに、第２ハイブリットモジュール１Ｂ側の部材や部位について例えば「４Ｂ２」のように末尾に「２」の符号を付して区分する。   The first hybrid module 1A and the second hybrid module 1B are provided with a second optical signal at a position facing the second optical element 4E together with the optical signal transmission path 5B configured to face the optical element 4D2 on the respective wiring layers 5. A transmission path 5C is configured. In FIG. 21, members and parts on the first hybrid module 1 </ b> A side are suffixed with “1”, such as “4B1”, and members and parts on the second hybrid module 1 </ b> B side are, for example, “4B2”. "Is added to the end with a symbol" 2 ".

ハイブリット回路装置８５には、第１光導波路部材２６Ａ乃至第３光導波路部材２６Ｃがそれぞれベース配線基板８６の内層に設けられる。ベース配線基板８６には、第１ハイブリットモジュール１Ａの実装領域において、光学素子４Ｄ１と対向する部位に第１レンズ８８Ａを嵌め込んだ有底の第１光学スルーホール８７Ａが形成されるとともに、光学素子４Ｅ１と対向する部位に第２レンズ８８Ｂを嵌め込んだ有底の第２光学スルーホール８７Ｂが形成される。ベース配線基板８６には、第２ハイブリットモジュール１Ｂの実装領域において、光学素子４Ｄ２と対向する部位に第３レンズ８８Ｃを嵌め込んだ有底の第３光学スルーホール８７Ｃが形成されるとともに、光学素子４Ｅ２と対向する部位に第４レンズ８８Ｄを嵌め込んだ有底の第４光学スルーホール８７Ｄが形成される。   In the hybrid circuit device 85, the first optical waveguide member 26A to the third optical waveguide member 26C are provided in the inner layer of the base wiring board 86, respectively. The base wiring board 86 is formed with a bottomed first optical through hole 87A in which the first lens 88A is fitted in a portion facing the optical element 4D1 in the mounting region of the first hybrid module 1A. A bottomed second optical through hole 87B in which the second lens 88B is fitted is formed in a portion facing 4E1. The base wiring board 86 is provided with a bottomed third optical through hole 87C in which a third lens 88C is fitted in a portion facing the optical element 4D2 in the mounting region of the second hybrid module 1B. A bottomed fourth optical through hole 87D in which the fourth lens 88D is fitted is formed in a portion facing 4E2.

ハイブリット回路装置８５は、例えばベース配線基板８６が一対の銅張基板をプリプレグを介して積層して形成する場合に、第１の銅張基板側にそれぞれレンズ８８を嵌め込んだスルーホール８７を形成した後に第１の銅張基板に対して光導波路部材２６が位置合わせして組み合わされる。ハイブリット回路装置８５は、プリプレグを介して第１の銅張基板に対して第２の銅張基板を積層することによって、層内に各光導波路部材２６を封装したベース配線基板８６を形成する。ハイブリット回路装置８５は、かかる方法に限定されず、種々の多層配線基板技術によって層内に各光導波路部材２６を封装したベース配線基板８６を形成することが可能である。   In the hybrid circuit device 85, for example, when the base wiring board 86 is formed by laminating a pair of copper-clad substrates via prepregs, the through-holes 87 in which the lenses 88 are respectively fitted are formed on the first copper-clad substrate side. After that, the optical waveguide member 26 is aligned and combined with the first copper-clad substrate. The hybrid circuit device 85 forms the base wiring board 86 in which the optical waveguide members 26 are sealed in the layers by laminating the second copper clad board on the first copper clad board via the prepreg. The hybrid circuit device 85 is not limited to such a method, and it is possible to form the base wiring board 86 in which each optical waveguide member 26 is sealed in a layer by various multilayer wiring board technologies.

ハイブリット回路装置８５には、図示しない一端側をベース配線基板８６の側方へと引き出された第１光導波路部材２６Ａが、端部を第２光学スルーホール８７Ｂに対向されてベース配線基板８６の内層に設けられる。ハイブリット回路装置８５には、第２光導波路部材２６Ｂが、一端部を第１光学スルーホール８７Ａと対向されるとともに他端部を第４光学スルーホール８７Ｄと対向されてベース配線基板８６の内層に設けられる。ハイブリット回路装置８５には、第３光導波路部材２６Ｃが、一端部を第３光学スルーホール８７Ｃと対向されるとともに他端部を側方へと引き出されてベース配線基板８６の内層に設けられる。   In the hybrid circuit device 85, the first optical waveguide member 26A with one end (not shown) pulled out to the side of the base wiring board 86 has an end opposed to the second optical through hole 87B and Provided in the inner layer. In the hybrid circuit device 85, the second optical waveguide member 26B has one end opposed to the first optical through hole 87A and the other end opposed to the fourth optical through hole 87D. Provided. In the hybrid circuit device 85, the third optical waveguide member 26C is provided in the inner layer of the base wiring board 86 with one end facing the third optical through hole 87C and the other end pulled out sideways.

以上のように構成されたハイブリット回路装置８５においては、矢印で示すように第１光導波路部材２６Ａを介して外部から光学信号が入力され、第１光学スルーホール８７Ａの第１レンズ８８Ａによって集光されて第２光学信号伝送路５Ｃ１を介して第１ハイブリットモジュール１Ａの光学素子４Ｅ１に入力される。ハイブリット回路装置８５においては、第１ハイブリットモジュール１Ａにおいて所定の信号処理が行われて生成された光学信号が、光学素子４Ｄ１から第１光学信号伝送路５Ｂ１を介して出射される。ハイブリット回路装置８５においては、光学信号が第２光学スルーホール８７Ｂの第２レンズ８８Ｂによって集光されて第２光導波路部材２６Ｂに入射される。   In the hybrid circuit device 85 configured as described above, an optical signal is input from the outside via the first optical waveguide member 26A as indicated by an arrow, and is condensed by the first lens 88A of the first optical through hole 87A. And input to the optical element 4E1 of the first hybrid module 1A via the second optical signal transmission line 5C1. In the hybrid circuit device 85, an optical signal generated by performing predetermined signal processing in the first hybrid module 1A is emitted from the optical element 4D1 via the first optical signal transmission path 5B1. In the hybrid circuit device 85, the optical signal is collected by the second lens 88B of the second optical through hole 87B and is incident on the second optical waveguide member 26B.

ハイブリット回路装置８５においては、光学信号が第２光導波路部材２６Ｂ内を導光されて第４光学スルーホール８７Ｃの第４レンズ８８Ｃによって集光されて第２光学信号伝送路５Ｃ２を介して第２ハイブリットモジュール１Ｂの光学素子４Ｅ２に入力される。ハイブリット回路装置８５においては、第２ハイブリットモジュール１Ｂにおいて所定の信号処理が行われて生成された光学信号が、光学素子４Ｄ２から第１光学信号伝送路５Ｂ２を介して出射される。ハイブリット回路装置８５においては、光学信号が第３光学スルーホール８７Ｃの第３レンズ８８Ｃによって集光されて第３光導波路部材２６Ｃに入射される。ハイブリット回路装置８５においては、光学信号が第３光導波路部材２６Ｃを介して外部機器等へと出力される。   In the hybrid circuit device 85, the optical signal is guided through the second optical waveguide member 26B, and is condensed by the fourth lens 88C of the fourth optical through hole 87C, and the second optical signal is transmitted through the second optical signal transmission path 5C2. Input to the optical element 4E2 of the hybrid module 1B. In the hybrid circuit device 85, an optical signal generated by performing predetermined signal processing in the second hybrid module 1B is emitted from the optical element 4D2 via the first optical signal transmission path 5B2. In the hybrid circuit device 85, the optical signal is collected by the third lens 88C of the third optical through hole 87C and is incident on the third optical waveguide member 26C. In the hybrid circuit device 85, an optical signal is output to an external device or the like via the third optical waveguide member 26C.

ハイブリット回路装置８５においては、外部機器等から入力された光学信号を各ハイブリットモジュール１Ａ、１Ｂ間において光学信号伝送系を構成して授受が行われるようにするとともに、所定の処理を行って外部機器等へと出力する。ハイブリット回路装置８５においては、かかる光学系伝送路を介して例えばハイブリットモジュール１Ａ、１ＢのＬＳＩ４Ｃ１、４Ｃ２間における情報信号等の授受を行うようにすることで、高速・高容量化が図られる。なお、ハイブリット回路装置８５においては、外部機器等との信号の授受について、電気信号伝送系を構成して授受を行うようにしてもよいことは勿論である。   In the hybrid circuit device 85, an optical signal input from an external device or the like constitutes an optical signal transmission system between the hybrid modules 1A and 1B so as to be exchanged, and a predetermined process is performed for the external device. And so on. In the hybrid circuit device 85, for example, information signals and the like are transmitted and received between the LSIs 4C1 and 4C2 of the hybrid modules 1A and 1B through such an optical transmission line, thereby achieving high speed and high capacity. Of course, in the hybrid circuit device 85, the transmission / reception of signals with an external device or the like may be performed by configuring an electric signal transmission system.

第５の実施の形態として図２２に示したハイブリット回路装置９０は、上述したハイブリット回路装置８５と同等の機能を奏するが、ベース配線基板９１の各ハイブリットモジュール１Ａ、１Ｂを実装したモジュール実装面９１Ａと対向する底面９１Ｂ側に第１光導波路部材２６Ａ乃至第３光導波路部材２６Ｃを設けた構成に特徴を有している。ハイブリット回路装置９０は、ベース配線基板９１の所定位置にそれぞれレンズ９３を嵌め込んだ光学スルーホール９２が形成されるが、これら光学スルーホール９２がベース配線基板９１を厚み方向に貫通する貫通孔として形成される。なお、ハイブリット回路装置９０においては、ベース配線基板９１が比較的大きな厚みを有する場合に、レンズ９３に代えて導光部材を嵌め込んだり、貫通孔のままで各光学スルーホール９２を構成するようにしてもよい。   The hybrid circuit device 90 shown in FIG. 22 as the fifth embodiment has the same function as the hybrid circuit device 85 described above, but the module mounting surface 91A on which the hybrid modules 1A and 1B of the base wiring board 91 are mounted. The first optical waveguide member 26A to the third optical waveguide member 26C are provided on the side of the bottom surface 91B facing each other. The hybrid circuit device 90 is formed with optical through holes 92 into which lenses 93 are respectively fitted at predetermined positions of the base wiring board 91. These optical through holes 92 serve as through holes that penetrate the base wiring board 91 in the thickness direction. It is formed. In the hybrid circuit device 90, when the base wiring board 91 has a relatively large thickness, a light guide member is fitted in place of the lens 93, or each optical through hole 92 is configured as a through hole. It may be.

ハイブリット回路装置９０においても、外部機器等から入力された光学信号を各ハイブリットモジュール１Ａ、１Ｂ間において光学信号伝送系を構成して授受が行われるようにするとともに、所定の処理を行って外部機器等へと出力する。ハイブリット回路装置９０においては、各光導波路部材２６をベース配線基板９１に対して表面実装部材として底面９１Ｂ側に設けることによって、工程の簡易化と精密な実装が可能となる。   Also in the hybrid circuit device 90, an optical signal input from an external device or the like constitutes an optical signal transmission system between the hybrid modules 1A and 1B so as to be exchanged, and a predetermined process is performed for the external device. And so on. In the hybrid circuit device 90, by providing each optical waveguide member 26 on the bottom surface 91B side as a surface mounting member with respect to the base wiring board 91, simplification of the process and precise mounting are possible.

実施の形態として示すハイブリットモジュールの断面図である。It is sectional drawing of the hybrid module shown as embodiment. ハイブリットモジュールを搭載したハイブリット回路装置の断面図である。It is sectional drawing of the hybrid circuit apparatus carrying a hybrid module. ハイブリットモジュールの製造工程図であり、シリコン基材に研磨処理を施したシリコン基板の断面図である。It is a manufacturing process figure of a hybrid module, and is sectional drawing of the silicon substrate which performed the grinding process to the silicon base material. シリコンエッチング膜を形成したシリコン基板の断面図である。It is sectional drawing of the silicon substrate in which the silicon etching film was formed. 部品装填開口部と導電層を形成したシリコン基板の断面図である。It is sectional drawing of the silicon substrate in which the component loading opening part and the conductive layer were formed. 導電層に開口部を形成したシリコン基板の断面図である。It is sectional drawing of the silicon substrate which formed the opening part in the conductive layer. ダミー基板を接合した第１中間体の断面図である。It is sectional drawing of the 1st intermediate body which joined the dummy substrate. 部品装填開口部に実装部品を装填した第２中間体の断面図である。It is sectional drawing of the 2nd intermediate body which loaded mounting components in the component loading opening part. 封止樹脂層を形成した第３中間体の断面図である。It is sectional drawing of the 3rd intermediate body in which the sealing resin layer was formed. 封止樹脂層に研磨処理を施して薄型化した第４中間体の断面図である。It is sectional drawing of the 4th intermediate body which thinned by giving the sealing process to the sealing resin layer. 放熱プレートを接合した第５中間体の断面図である。It is sectional drawing of the 5th intermediate body which joined the heat sink. シリコン基板からダミー基板を剥離する工程の説明図である。It is explanatory drawing of the process of peeling a dummy substrate from a silicon substrate. ダミー基板を剥離した中間体の断面図である。It is sectional drawing of the intermediate body which peeled the dummy substrate. 中間体に配線層を形成した中間モジュールの断面図である。It is sectional drawing of the intermediate module which formed the wiring layer in the intermediate body. 第２の実施の形態として示すハイブリットモジュールの断面図である。It is sectional drawing of the hybrid module shown as 2nd Embodiment. 第３の実施の形態として示すハイブリットモジュールの断面図である。It is sectional drawing of the hybrid module shown as 3rd Embodiment. 第４の実施の形態として示すハイブリットモジュールの断面図である。It is sectional drawing of the hybrid module shown as 4th Embodiment. 第５の実施の形態として示すハイブリットモジュールの断面図である。It is sectional drawing of the hybrid module shown as 5th Embodiment. 第２の実施の形態として示すハイブリット回路装置の断面図である。It is sectional drawing of the hybrid circuit apparatus shown as 2nd Embodiment. 第３の実施の形態として示すハイブリット回路装置の断面図である。It is sectional drawing of the hybrid circuit apparatus shown as 3rd Embodiment. 第４の実施の形態として示すハイブリット回路装置の断面図である。It is sectional drawing of the hybrid circuit apparatus shown as 4th Embodiment. 第５の実施の形態として示すハイブリット回路装置の断面図である。It is sectional drawing of the hybrid circuit apparatus shown as 5th Embodiment.

符号の説明Explanation of symbols

１ ハイブリットモジュール、２ ハイブリット回路装置、３ シリコン基板、４ 実装部品、４Ｄ 光学素子、５ 配線層、５Ｂ 光学信号伝送路、６ 放熱プレート、７ ベース基板部、８ 部品装填開口部、９ 封止樹脂層、１０ 入出力部形成面、１１ 入出力パッド、１３ 光学入出力部、１４ 個別放熱プレート、１６ 導電層、１７ 絶縁層、１８ 配線パターン、１９ ビア、２０ バンプ、２３ ヒートスプレッダー、２４ 電子部品、２５ ベース配線基板、２６ 光導波路部材、２９ 剥離フィルム、３０ ダミー基板、３１ 中間体、３２ シリコンエッチング膜、３３ 開口部、５０ ハイブリットモジュール、５１ 光導波路部材、５２ 配線層、５５ ハイブリットモジュール、５６ 配線層、５７ 光学スルーホール、５８ 光導波路部材、６０ ハイブリットモジュール、６１ レンズ、６５ ハイブリットモジュール、６６ シリコン基板、６７ ハイブリットモジュール部、６８ 光学素子、６９ 配線層、７０ 光導波路部材、７１ 光学信号伝送路、７５ ハイブリット回路装置、７６ ベース配線基板、７７ 光コネクタ、７８ 光ファイバー、８０ ハイブリット回路装置、８１ ベース配線基板、８２ 光学スルーホール、８５ ハイブリット回路装置、８６ ベース配線基板、８７ 光学スルーホール、８８ レンズ、９０ ハイブリット回路装置、９１ ベース配線基板、９２ 光学スルーホール、９３ レンズ   DESCRIPTION OF SYMBOLS 1 Hybrid module, 2 Hybrid circuit apparatus, 3 Silicon substrate, 4 Mounting components, 4D optical element, 5 Wiring layer, 5B Optical signal transmission path, 6 Heat radiation plate, 7 Base board part, 8 Component loading opening part, 9 Sealing resin Layer, 10 Input / output section forming surface, 11 Input / output pad, 13 Optical input / output section, 14 Individual heat dissipation plate, 16 Conductive layer, 17 Insulating layer, 18 Wiring pattern, 19 Via, 20 Bump, 23 Heat spreader, 24 Electronic component 25 Base wiring board, 26 Optical waveguide member, 29 Release film, 30 Dummy substrate, 31 Intermediate, 32 Silicon etching film, 33 Opening, 50 Hybrid module, 51 Optical waveguide member, 52 Wiring layer, 55 Hybrid module, 56 Wiring layer, 57 Optical through hole, 58 Optical waveguide Member, 60 hybrid module, 61 lens, 65 hybrid module, 66 silicon substrate, 67 hybrid module section, 68 optical element, 69 wiring layer, 70 optical waveguide member, 71 optical signal transmission path, 75 hybrid circuit device, 76 base wiring board , 77 optical connector, 78 optical fiber, 80 hybrid circuit device, 81 base wiring substrate, 82 optical through hole, 85 hybrid circuit device, 86 base wiring substrate, 87 optical through hole, 88 lens, 90 hybrid circuit device, 91 base wiring substrate , 92 Optical through hole, 93 lenses

Claims (13)

貫通開口部からなる複数個の部品装填開口部を形成したシリコン基板と、
上記各部品装填開口部内に、それぞれの入出力部形成面が上記シリコン基板の第１主面と略同一面を構成して装填され、少なくとも１個が光学素子である複数個の実装部品と、
上記各部品装填開口部にそれぞれ充填された封止材によって形成され、上記各実装部品をそれぞれの上記入出力部形成面を上記シリコン基板の第１主面に露出させた状態で上記各部品装填開口部内に埋め込んで固定する封止層と、
上記シリコン基板の上記第１主面上に形成され、この第１主面に露出された上記各実装部品の上記各入出力部形成面に設けられた入出力部と接続される配線パターンを有する配線層とから構成され、
上記光学素子の光学信号入出力部と対向する上記シリコン基板の上記第１主面上と、上記配線層内と、上記配線層の表面上の少なくともいずれか１箇所に、光学信号を伝送する光学信号伝送路手段が設けられることを特徴とするハイブリットモジュール。 A silicon substrate having a plurality of component loading openings formed of through openings;
In each of the component loading openings, each input / output portion forming surface is loaded so as to constitute substantially the same surface as the first main surface of the silicon substrate, and a plurality of mounting components, at least one of which is an optical element,
Each component loading opening is formed by a sealing material filled in each component loading portion, and each mounting component is loaded with each component in a state where the input / output portion forming surface is exposed to the first main surface of the silicon substrate. A sealing layer embedded and fixed in the opening;
A wiring pattern formed on the first main surface of the silicon substrate and connected to input / output portions provided on the input / output portion forming surfaces of the mounting components exposed on the first main surface. A wiring layer,
Optical that transmits an optical signal to at least one of the first main surface of the silicon substrate facing the optical signal input / output unit of the optical element, the wiring layer, and the surface of the wiring layer. A hybrid module comprising signal transmission path means. 上記配線層が、上記シリコン基板の上記第１主面上に形成した少なくとも１層以上の絶縁層と、各絶縁層上に形成した銅めっき層にパターニング処理を施して形成した銅配線パターンとからなり、最上層に上記配線パターンと上記各実装部品の入出力部とを接続するビアや多数個の外部接続用パッドとが形成されることを特徴とする請求項１に記載のハイブリットモジュール。   The wiring layer includes at least one insulating layer formed on the first main surface of the silicon substrate, and a copper wiring pattern formed by patterning a copper plating layer formed on each insulating layer. 2. The hybrid module according to claim 1, wherein a via and a plurality of external connection pads for connecting the wiring pattern and the input / output portion of each mounted component are formed on the uppermost layer. 上記光学信号伝送路手段が、
光透過性を有する絶縁樹脂によって絶縁層を形成するとともに、上記光学素子の光学信号入出力部と対向する部位を厚み方向の全域に亘って上記配線パターンの非形成領域として上記配線層内に設けられて光学信号を透過する光学信号伝送路と、
上記配線層の表面側に、一端部を上記光学信号伝送路と対向されるとともに他端部を側方側に引き出されて設けられた光導波路部材と
によって構成されることを特徴とする請求項１に記載のハイブリットモジュール。 The optical signal transmission path means is
An insulating layer is formed of an optically transparent insulating resin, and a portion facing the optical signal input / output portion of the optical element is provided in the wiring layer as a non-formation region of the wiring pattern over the entire thickness direction. An optical signal transmission path through which the optical signal is transmitted,
An optical waveguide member provided on the surface side of the wiring layer with one end portion opposed to the optical signal transmission path and the other end portion pulled out to the side. 2. The hybrid module according to 1. 上記シリコン基板に実装された上記光学素子が、少なくとも一対の発光素子と受光素子であり、
上記配線層内に、上記発光素子の光学信号出力部と対向する第１光学信号伝送路と、上記受光素子の光学信号入力部と対向する第２光学信号伝送路とが構成され、
上記配線層の表面上に、一端部を上記第１光学信号伝送路と対向されるとともに他端部を上記第２光学信号伝送路と対向されて上記光導波路部材が設けられることを特徴とする請求項３に記載のハイブリットモジュール。 The optical element mounted on the silicon substrate is at least a pair of a light emitting element and a light receiving element;
In the wiring layer, a first optical signal transmission path facing the optical signal output section of the light emitting element and a second optical signal transmission path facing the optical signal input section of the light receiving element are configured,
The optical waveguide member is provided on the surface of the wiring layer, with one end facing the first optical signal transmission path and the other end facing the second optical signal transmission path. The hybrid module according to claim 3. 上記光学信号伝送路手段が、
上記配線層の上記光学素子の光学信号入出力部と対向する部位に厚み方向に貫通して形成されて光学信号を透過させる光学信号伝送路を構成するスルーホールと、
上記配線層の表面側に、一端部を上記スルーホールと対向されるとともに他端部を側方側に引き出されて設けられた光導波路部材と
によって構成されることを特徴とする請求項１に記載のハイブリットモジュール。 The optical signal transmission path means is
A through hole forming an optical signal transmission path that penetrates in the thickness direction in a portion facing the optical signal input / output portion of the optical element of the wiring layer and transmits an optical signal;
2. The optical waveguide member according to claim 1, wherein one end portion is opposed to the through-hole and the other end portion is pulled out sideward on the surface side of the wiring layer. The described hybrid module. 上記光学信号伝送路手段が、
上記シリコン基板の上記第１主面上に、一端部を上記光学素子の光学信号入出力部と対向されるとともに他端部を側方側に引き出されて設けられた光導波路部材によって構成されることを特徴とする請求項１に記載のハイブリットモジュール。 The optical signal transmission path means is
An optical waveguide member provided on the first main surface of the silicon substrate with one end opposed to the optical signal input / output unit of the optical element and the other end pulled out to the side. The hybrid module according to claim 1. 上記シリコン基板の第２主面に、上記各部品装填開口部の開口部を閉塞して高熱伝導率特性を有する金属板からなる補強板部材を接合し、この補強板部材が補強機能と上記各実装部品から発生した熱を放熱する放熱機能とを奏することを特徴とする請求項１に記載のハイブリットモジュール。   A reinforcing plate member made of a metal plate having high thermal conductivity characteristics is bonded to the second main surface of the silicon substrate by closing the opening of each of the component loading openings. The hybrid module according to claim 1, wherein the hybrid module has a heat radiating function for radiating heat generated from the mounted component. シリコン基板に第１主面と第２主面とに貫通する貫通開口部からなる複数個の部品装填開口部を形成する部品装填開口部形成工程と、上記各部品装填開口部内にそれぞれの入出力部形成面が上記シリコン基板の第１主面と略同一面を構成し少なくとも１個が光学素子である実装部品をそれぞれ一体化する実装部品一体化工程と、上記シリコン基板の主面上に光透過性を有する絶縁樹脂によって絶縁層を形成するとともに上記光学素子の光学信号入出力部と対向する部位を厚み方向の全域に亘って配線パターンの非形成領域とすることによって光学信号を透過する光学信号伝送路として構成した上記各実装部品を被覆する配線層を形成する配線層形成工程と、
上記光学素子の光学信号入出力部と対向する上記シリコン基板の上記第１主面上と、上記配線層内と、上記配線層の表面上の少なくともいずれか１箇所に、光学信号を伝送する光学信号伝送路手段を形成する光学信号伝送路手段形成工程とを有し、
上記実装部品一体化工程が、
上記シリコン基板を、上記第１主面を接合面としてダミー基板上に接合して上記各部品装填開口部の上記第１主面側の開口部が閉塞されるようにするシリコン基板載置工程と、
上記シリコン基板に対して上記各実装部品を、それぞれの入出力部形成面を装填側として上記第２主面側の開口部から上記各部品装填開口部内に装填することによって、上記ダミー基板上においてそれぞれの上記入出力部形成面を互いに略同一面を構成して保持させる実装部品装填工程と、
上記各部品装填開口部内に充填した封止材を固化させてそれぞれ封止層を形成し、これら封止層によって上記各実装部品を上記各部品装填開口部内に埋め込んで固定する封止層形成工程と、
上記シリコン基板を上記ダミー基板から剥離する剥離工程とからなり、
上記各実装部品が、それぞれの上記入出力部形成面を上記シリコン基板の上記第１主面と略同一面を構成した状態で露出されて上記各部品装填開口部内に埋め込まれ、電気信号と光学信号とを処理するハイブリットモジュールを製造することを特徴とするハイブリットモジュールの製造方法。 A component loading opening forming step for forming a plurality of component loading openings formed of through openings penetrating the first principal surface and the second principal surface in the silicon substrate, and each input / output in each of the component loading openings. A mounting component integration step in which a part forming surface forms substantially the same surface as the first main surface of the silicon substrate and at least one of the mounting components is an optical element; and a light is formed on the main surface of the silicon substrate. Optical that transmits an optical signal by forming an insulating layer with an insulating resin having transparency and forming a portion facing the optical signal input / output portion of the optical element as a non-formation area of the wiring pattern over the entire thickness direction. A wiring layer forming step of forming a wiring layer covering each of the mounted components configured as a signal transmission path;
Optical that transmits an optical signal to at least one of the first main surface of the silicon substrate facing the optical signal input / output unit of the optical element, the wiring layer, and the surface of the wiring layer. An optical signal transmission path means forming step for forming a signal transmission path means,
The mounting component integration process
A silicon substrate mounting step in which the silicon substrate is bonded onto a dummy substrate with the first main surface as a bonding surface so that the opening on the first main surface side of each of the component loading openings is closed; ,
By loading each mounting component on the silicon substrate into the component loading opening from the opening on the second main surface side with the input / output portion forming surface as the loading side, on the dummy substrate A mounting component loading step for configuring each of the input / output unit forming surfaces to hold substantially the same surface, and
A sealing layer forming step of solidifying the sealing material filled in each of the component loading openings to form a sealing layer, and embedding and fixing the mounting components in the component loading openings by these sealing layers. When,
A peeling step of peeling the silicon substrate from the dummy substrate,
Each of the mounted components is exposed in a state in which the input / output portion forming surface thereof is substantially the same surface as the first main surface of the silicon substrate, and is embedded in each of the component loading openings. A method of manufacturing a hybrid module, comprising: manufacturing a hybrid module that processes signals. シリコン基板に形成した部品装填開口部内に少なくとも１個が光学素子である複数個の実装部品を封止層によって埋め込んで実装するとともに、上記シリコン基板の第１主面上に配線層を形成したハイブリットモジュールと、
上記ハイブリットモジュールを、上記配線層の表面に形成したバンプを介して第１主面上に実装する配線基板とを備え、
上記ハイブリットモジュールが、
貫通開口部からなる複数個の部品装填開口部を形成したシリコン基板と、
上記各部品装填開口部内に、それぞれの入出力部形成面が上記シリコン基板の第１主面と略同一面を構成して装填され、少なくとも１個が光学素子である複数個の実装部品と、
上記各部品装填開口部にそれぞれ充填された封止材によって形成され、上記各実装部品をそれぞれの上記入出力部形成面を上記シリコン基板の第１主面に露出させた状態で上記各部品装填開口部内に埋め込んで固定する封止層と、
上記シリコン基板の上記第１主面上に形成され、この第１主面に露出された上記各実装部品の上記各入出力部形成面に設けられた入出力部と接続される配線パターンを有する配線層とから構成され、
上記光学素子の光学信号入出力部と対向する上記シリコン基板の上記第１主面と、上記配線層内と、上記配線層の表面と、上記配線基板の少なくともいずれか１箇所に、光学信号を伝送する光学信号伝送路手段が設けられることを特徴とするハイブリット回路装置。 A hybrid in which a plurality of mounting components, at least one of which is an optical element, is embedded and mounted in a component loading opening formed in a silicon substrate, and a wiring layer is formed on the first main surface of the silicon substrate. Module,
A wiring board for mounting the hybrid module on the first main surface via bumps formed on the surface of the wiring layer;
The hybrid module is
A silicon substrate having a plurality of component loading openings formed of through openings;
In each of the component loading openings, each input / output portion forming surface is loaded so as to constitute substantially the same surface as the first main surface of the silicon substrate, and a plurality of mounting components, at least one of which is an optical element,
Each component loading opening is formed by a sealing material filled in each component loading portion, and each mounting component is loaded with each component in a state where the input / output portion forming surface is exposed to the first main surface of the silicon substrate. A sealing layer embedded and fixed in the opening;
A wiring pattern formed on the first main surface of the silicon substrate and connected to input / output portions provided on the input / output portion forming surfaces of the mounting components exposed on the first main surface. A wiring layer,
An optical signal is applied to at least one of the first main surface of the silicon substrate facing the optical signal input / output unit of the optical element, the wiring layer, the surface of the wiring layer, and the wiring substrate. A hybrid circuit device comprising optical signal transmission path means for transmission. 上記光学信号伝送路手段が、
光透過性を有する絶縁樹脂によって絶縁層を形成した上記ハイブリットモジュールの上記配線層に、上記光学素子の光学信号入出力部と対向する部位を厚み方向の全域に亘って上記配線パターンの非形成領域とすることによって構成された光学信号を透過する光学信号伝送路と、
上記配線層の表面又は上記配線基板の第１主面のいずれか１箇所に、一端部を上記光学信号伝送路と対向されるとともに他端部を側方側に引き出された光導波路部材と
によって構成されることを特徴とする請求項９に記載のハイブリット回路装置。 The optical signal transmission path means is
A region where the wiring pattern is not formed in the wiring layer of the hybrid module in which an insulating layer is formed of a light-transmitting insulating resin across the entire thickness direction of the portion facing the optical signal input / output portion of the optical element. An optical signal transmission path that transmits an optical signal configured by:
An optical waveguide member having one end opposed to the optical signal transmission path and the other end pulled out sideways at any one of the surface of the wiring layer or the first main surface of the wiring board. The hybrid circuit device according to claim 9, wherein the hybrid circuit device is configured. 上記光学信号伝送路手段が、
光透過性を有する絶縁樹脂によって絶縁層を形成した上記ハイブリットモジュールの上記配線層に、上記光学素子の光学信号入出力部と対向する部位を厚み方向の全域に亘って上記配線パターンの非形成領域とすることによって構成された光学信号を透過する光学信号伝送路と、
上記配線基板の上記光学素子の光学信号入出力部と対向する部位に厚み方向に貫通して形成されて光学信号を透過させる光学信号伝送路を構成するスルーホールと、
上記配線基板の第２主面に、一端部を上記スルーホールに対向されるとともに他端部を側方側に引き出された光導波路部材と
によって構成されることを特徴とする請求項９に記載のハイブリット回路装置。 The optical signal transmission path means is
A region where the wiring pattern is not formed in the wiring layer of the hybrid module in which an insulating layer is formed of a light-transmitting insulating resin across the entire thickness direction of the portion facing the optical signal input / output unit of the optical element An optical signal transmission path that transmits an optical signal configured by:
A through hole forming an optical signal transmission path that is formed through the thickness direction in a portion facing the optical signal input / output unit of the optical element of the wiring board and transmits an optical signal;
10. The optical waveguide member having one end portion opposed to the through hole and the other end portion pulled out to the side side on the second main surface of the wiring board. Hybrid circuit device. 上記配線基板に形成した上記スルーホールに光学レンズが嵌め込まれることを特徴とする請求項１１に記載のハイブリット回路装置。   The hybrid circuit device according to claim 11, wherein an optical lens is fitted into the through hole formed in the wiring board. 上記配線基板に、上記光学素子として発光素子を実装した第１ハイブリットモジュールと上記光学素子として受光素子を実装した第２ハイブリットモジュールとが実装されるとともに、上記第１ハイブリットモジュールの上記発光素子の光学信号出力部と対向する光学信号伝送路と上記第２ハイブリットモジュールの上記受光素子の光学信号入力部と対向する光学信号伝送路とに相対する端部が対向されて光導波路部材が設けられることを特徴とする請求項９に記載のハイブリット回路装置。   A first hybrid module in which a light emitting element is mounted as the optical element and a second hybrid module in which a light receiving element is mounted as the optical element are mounted on the wiring board, and the optical of the light emitting element of the first hybrid module is mounted. An optical waveguide member is provided with an optical signal transmission path facing the signal output section and an end facing the optical signal transmission path facing the optical signal input section of the light receiving element of the second hybrid module facing each other. The hybrid circuit device according to claim 9, wherein:
JP2005296735A 2005-02-28 2005-10-11 Hybrid circuit device Expired - Fee Related JP4810958B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005296735A JP4810958B2 (en) 2005-02-28 2005-10-11 Hybrid circuit device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005054848 2005-02-28
JP2005054848 2005-02-28
JP2005296735A JP4810958B2 (en) 2005-02-28 2005-10-11 Hybrid circuit device

Publications (2)

Publication Number Publication Date
JP2006270037A true JP2006270037A (en) 2006-10-05
JP4810958B2 JP4810958B2 (en) 2011-11-09

Family

ID=37205614

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005296735A Expired - Fee Related JP4810958B2 (en) 2005-02-28 2005-10-11 Hybrid circuit device

Country Status (1)

Country Link
JP (1) JP4810958B2 (en)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009139758A (en) * 2007-12-07 2009-06-25 Ngk Spark Plug Co Ltd Opto-electric hybrid package and opto-electric hybrid module
JP2009276489A (en) * 2008-05-14 2009-11-26 Toppan Printing Co Ltd Optical substrate and manufacturing method thereof
JP2010211179A (en) * 2009-02-13 2010-09-24 Hitachi Ltd Photoelectric composite wiring module and method for manufacturing the same
JP2013131601A (en) * 2011-12-21 2013-07-04 Kyocera Corp Light receiving/emitting element module and sensor device using the same
US8766101B2 (en) 2011-09-07 2014-07-01 Shinko Electric Industries Co., Ltd. Wiring substrate, method for manufacturing wiring substrate, and semiconductor package including wiring substrate
JP2016207802A (en) * 2015-04-21 2016-12-08 富士通株式会社 Semiconductor device manufacturing method and semiconductor device
WO2018101098A1 (en) * 2016-11-30 2018-06-07 日東電工株式会社 Opto-electronic printed wiring board
WO2019117035A1 (en) * 2017-12-12 2019-06-20 日東電工株式会社 Photoelectric mixed substrate
WO2019188131A1 (en) * 2018-03-30 2019-10-03 ソニーセミコンダクタソリューションズ株式会社 Semiconductor device and method for manufacturing semiconductor device
WO2021162108A1 (en) * 2020-02-12 2021-08-19 日東電工株式会社 Opto-electric hybrid board
CN114512589A (en) * 2022-04-21 2022-05-17 威海三维曲板智能装备有限公司 Photoelectric hybrid packaging structure and manufacturing method thereof

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61502294A (en) * 1984-05-30 1986-10-09 モトロ−ラ・インコ−ポレ−テッド High density IC module assembly
JP2002006161A (en) * 2000-06-19 2002-01-09 Sony Corp Optical wiring substrate and optical wiring module and their manufacturing method
JP2002329891A (en) * 2000-12-22 2002-11-15 Ibiden Co Ltd Ic chip mounting substrate, manufacturing method for the same, and optical communication device
JP2003110121A (en) * 2001-09-28 2003-04-11 Ibiden Co Ltd Method for manufacturing substrate for mounting optical element and substrate for mounting optical element
JP2004079736A (en) * 2002-08-15 2004-03-11 Sony Corp Substrate device with built-in chip and manufacturing method therefor
JP2004193221A (en) * 2002-12-09 2004-07-08 Sony Corp Semiconductor circuit elements/optical element mixed hybrid module and method of manufacturing the same
JP2004327516A (en) * 2003-04-22 2004-11-18 Toppan Printing Co Ltd Multilayered substrate effective for optical and electrical utility and its manufacturing method
WO2004112134A1 (en) * 2003-06-12 2004-12-23 Koninklijke Philips Electronics N.V. Package for a high-frequency electronic device

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61502294A (en) * 1984-05-30 1986-10-09 モトロ−ラ・インコ−ポレ−テッド High density IC module assembly
JP2002006161A (en) * 2000-06-19 2002-01-09 Sony Corp Optical wiring substrate and optical wiring module and their manufacturing method
JP2002329891A (en) * 2000-12-22 2002-11-15 Ibiden Co Ltd Ic chip mounting substrate, manufacturing method for the same, and optical communication device
JP2003110121A (en) * 2001-09-28 2003-04-11 Ibiden Co Ltd Method for manufacturing substrate for mounting optical element and substrate for mounting optical element
JP2004079736A (en) * 2002-08-15 2004-03-11 Sony Corp Substrate device with built-in chip and manufacturing method therefor
JP2004193221A (en) * 2002-12-09 2004-07-08 Sony Corp Semiconductor circuit elements/optical element mixed hybrid module and method of manufacturing the same
JP2004327516A (en) * 2003-04-22 2004-11-18 Toppan Printing Co Ltd Multilayered substrate effective for optical and electrical utility and its manufacturing method
WO2004112134A1 (en) * 2003-06-12 2004-12-23 Koninklijke Philips Electronics N.V. Package for a high-frequency electronic device
JP2006527499A (en) * 2003-06-12 2006-11-30 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ Package for high frequency electronic equipment

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009139758A (en) * 2007-12-07 2009-06-25 Ngk Spark Plug Co Ltd Opto-electric hybrid package and opto-electric hybrid module
JP2009276489A (en) * 2008-05-14 2009-11-26 Toppan Printing Co Ltd Optical substrate and manufacturing method thereof
JP2010211179A (en) * 2009-02-13 2010-09-24 Hitachi Ltd Photoelectric composite wiring module and method for manufacturing the same
US8766101B2 (en) 2011-09-07 2014-07-01 Shinko Electric Industries Co., Ltd. Wiring substrate, method for manufacturing wiring substrate, and semiconductor package including wiring substrate
JP2013131601A (en) * 2011-12-21 2013-07-04 Kyocera Corp Light receiving/emitting element module and sensor device using the same
JP2016207802A (en) * 2015-04-21 2016-12-08 富士通株式会社 Semiconductor device manufacturing method and semiconductor device
US10845554B2 (en) 2016-11-30 2020-11-24 Nitto Denko Corporation Opto-electric hybrid board
WO2018101098A1 (en) * 2016-11-30 2018-06-07 日東電工株式会社 Opto-electronic printed wiring board
JP2018091890A (en) * 2016-11-30 2018-06-14 日東電工株式会社 Photo-electric hybrid substrate
WO2019117035A1 (en) * 2017-12-12 2019-06-20 日東電工株式会社 Photoelectric mixed substrate
JP2019105718A (en) * 2017-12-12 2019-06-27 日東電工株式会社 Photoelectric mixed substrate
JP7176842B2 (en) 2017-12-12 2022-11-22 日東電工株式会社 opto-electric hybrid board
WO2019188131A1 (en) * 2018-03-30 2019-10-03 ソニーセミコンダクタソリューションズ株式会社 Semiconductor device and method for manufacturing semiconductor device
WO2021162108A1 (en) * 2020-02-12 2021-08-19 日東電工株式会社 Opto-electric hybrid board
CN114512589A (en) * 2022-04-21 2022-05-17 威海三维曲板智能装备有限公司 Photoelectric hybrid packaging structure and manufacturing method thereof
CN114512589B (en) * 2022-04-21 2022-06-17 威海三维曲板智能装备有限公司 Photoelectric hybrid packaging structure and manufacturing method thereof

Also Published As

Publication number Publication date
JP4810958B2 (en) 2011-11-09

Similar Documents

Publication Publication Date Title
JP4810958B2 (en) Hybrid circuit device
US7915076B2 (en) Hybrid module and method of manufacturing the same
JP3882738B2 (en) Composite chip module and manufacturing method thereof, and composite chip unit and manufacturing method thereof
JP2006245057A (en) Hybrid module, its manufacturing method, and hybrid circuit apparatus
JP4023285B2 (en) Optical / electrical wiring mixed hybrid circuit board and manufacturing method thereof, and optical / electrical wiring mixed hybrid circuit module and manufacturing method thereof
KR100909155B1 (en) Multichip Circuit Module and Manufacturing Method Thereof
US9490240B2 (en) Film interposer for integrated circuit devices
JP2007287801A (en) Electrical-optical hybrid three-dimensional semiconductor module, hybrid circuit device and portable telephone
US11682661B2 (en) Hermetic optical component package having organic portion and inorganic portion
WO2005045925A1 (en) Electronic device and process for manufacturing same
JP4810957B2 (en) Hybrid module and manufacturing method thereof
JP2006270036A5 (en)
CN112216672A (en) Hybrid carrier plate, manufacturing method thereof, assembly and optical module
JP2013507656A (en) Optical printed circuit board and manufacturing method thereof
CN114695144A (en) Board-level system-in-package method and package structure
JP2007220792A (en) Manufacturing method of hybrid module
JP4042555B2 (en) Semiconductor circuit element / optical element mixed hybrid module and manufacturing method thereof
CN114823384A (en) Board-level system-in-package method and package structure
CN114823387A (en) Board-level system-in-package method and package structure
CN114823373A (en) Board-level system-in-package method and package structure
CN114823375A (en) Board-level system-in-package method and package structure
CN114823374A (en) Board-level system-in-package method and package structure
WO2023213662A1 (en) Component carrier and method of manufacturing the same
CN115707168A (en) Component carrier and method for producing a component carrier
CN118020154A (en) Package having organic integrated circuit substrate embedded in inorganic carrier body and redistribution structure extending along inorganic carrier body and organic integrated circuit substrate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081009

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090326

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110517

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110707

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110726

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110808

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140902

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees