JP2006269654A - Multilayer ntc thermistor - Google Patents
Multilayer ntc thermistor Download PDFInfo
- Publication number
- JP2006269654A JP2006269654A JP2005084355A JP2005084355A JP2006269654A JP 2006269654 A JP2006269654 A JP 2006269654A JP 2005084355 A JP2005084355 A JP 2005084355A JP 2005084355 A JP2005084355 A JP 2005084355A JP 2006269654 A JP2006269654 A JP 2006269654A
- Authority
- JP
- Japan
- Prior art keywords
- thermistor
- layer
- thermistor layer
- constant
- ntc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、積層型ＮＴＣサーミスタに関する。 The present invention relates to a stacked NTC thermistor.
一般的に、所定のＢ定数を有するＮＴＣサーミスタにおいては、温度に対して出力電圧が曲線的に変化するので、その出力電圧を処理するためにはマイクロコンピュータが必要になるなど、回路が複雑化するという問題があった。 In general, in an NTC thermistor having a predetermined B constant, the output voltage changes in a curve with respect to temperature, so that a microcomputer is required to process the output voltage, and the circuit becomes complicated. There was a problem to do.
このような問題を解決するために、第１のＢ定数を有するＮＴＣサーミスタと、第１のＢ定数と異なる第２のＢ定数を有するＮＴＣサーミスタとが並列又は直列に接続されて構成された複合型ＮＴＣサーミスタが提案されている（例えば、特許文献１参照）。このような複合型ＮＴＣサーミスタによれば、温度に対して出力電圧が直線的に変化するので、回路を単純化することが可能になる。
ところで、近時、上述したような複合型ＮＴＣサーミスタを一素子で具現化することが要請されていた。 By the way, recently, it has been required to implement the composite NTC thermistor as described above with a single element.
そこで、本発明は、このような事情に鑑みてなされたものであり、温度に対して直線的に変化する出力電圧を得ることができる積層型ＮＴＣサーミスタを提供することを目的とする。 Therefore, the present invention has been made in view of such circumstances, and an object of the present invention is to provide a stacked NTC thermistor capable of obtaining an output voltage that changes linearly with respect to temperature.
上記目的を達成するために、本発明に係る積層型ＮＴＣサーミスタは、複数のサーミスタ層が積層されてなる積層型ＮＴＣサーミスタであって、第１のＢ定数を有する第１のサーミスタ層と、第１のＢ定数と異なる第２のＢ定数を有する第２のサーミスタ層とを備え、第２のサーミスタ層は、第１のサーミスタ層の両側に配置されていることを特徴とする。 In order to achieve the above object, a stacked NTC thermistor according to the present invention is a stacked NTC thermistor in which a plurality of thermistor layers are stacked, and includes a first thermistor layer having a first B constant, And a second thermistor layer having a second B constant different from the first B constant, and the second thermistor layer is disposed on both sides of the first thermistor layer.
この積層型ＮＴＣサーミスタは、第１のＢ定数を有する第１のサーミスタ層と、第１のＢ定数と異なる第２のＢ定数を有する第２のサーミスタ層とが積層されて一素子として構成されている。そのため、この積層型ＮＴＣサーミスタによれば、温度に対して出力電圧を直線的に変化させることが可能になる。しかも、第２のサーミスタ層が第１のサーミスタ層の両側に配置されているため、焼成による変形の抑制が可能になる。 The stacked NTC thermistor is configured as a single element in which a first thermistor layer having a first B constant and a second thermistor layer having a second B constant different from the first B constant are stacked. ing. Therefore, according to this multilayer NTC thermistor, the output voltage can be linearly changed with respect to the temperature. In addition, since the second thermistor layer is disposed on both sides of the first thermistor layer, deformation due to firing can be suppressed.
また、第１のサーミスタ層と第２のサーミスタ層とが並列に接続されるように一対の外部電極が形成されていてもよいし、或いは第１のサーミスタ層と第２のサーミスタ層とが直列に接続されるように一対の外部電極が形成されていてもよい。 In addition, a pair of external electrodes may be formed so that the first thermistor layer and the second thermistor layer are connected in parallel, or the first thermistor layer and the second thermistor layer are in series. A pair of external electrodes may be formed so as to be connected to each other.
また、第２のサーミスタ層は、第１のサーミスタ層の中心を基準として点対称となるように、第１のサーミスタ層の両側に配置されていることが好ましい。これにより、焼成による変形のより一層の抑制が可能になる。 The second thermistor layer is preferably arranged on both sides of the first thermistor layer so as to be point-symmetric with respect to the center of the first thermistor layer. Thereby, the deformation | transformation by baking can be suppressed further.
本発明に係る積層型ＮＴＣサーミスタによれば、温度に対して直線的に変化する出力電圧を得ることができる。 According to the multilayer NTC thermistor according to the present invention, an output voltage that changes linearly with respect to temperature can be obtained.
以下、本発明に係る積層型ＮＴＣサーミスタの好適な実施形態について、図面を参照して詳細に説明する。なお、図面の説明において同一又は相当部分には同一符号を付し、重複する説明を省略する。
［第１実施形態］
Hereinafter, preferred embodiments of a multilayer NTC thermistor according to the present invention will be described in detail with reference to the drawings. In the description of the drawings, the same or corresponding parts are denoted by the same reference numerals, and redundant description is omitted.
[First Embodiment]
図１に示されるように、積層型ＮＴＣサーミスタ１Ａは、複数のセラミック層が積層されてなる直方体状のサーミスタ素体２を具備している。このサーミスタ素体２は、Ｂ定数（第１のＢ定数）Ｂ１を有する複数のセラミック層が積層されてなるサーミスタ層（第１のサーミスタ層）３と、Ｂ定数Ｂ１より高いＢ定数（第２のＢ定数）Ｂ２を有する複数のセラミック層が積層されてなるサーミスタ層（第２のサーミスタ層）４とを備えている。なお、サーミスタ層３を構成するセラミック層は、例えば、Ｍｎ、Ｃａを主成分とし、更に、Ｚｎ、Ｃｏ、Ｔｉ、Ｓｍ、Ｍｇ、Ａｌ、Ｎｉ、Ｚｒ、Ｎｂ、Ｓｎ、Ｌａ、Ｔａの少なくとも１種以上を含有するペロブスカイト型金属酸化物により形成されており、サーミスタ層４を構成するセラミック層は、例えば、Ｍｎ、Ｃｏを主成分とし、更に、Ｎｉ、Ｃａ、Ｚｒ、Ａｌ、Ｃｕ、Ｆｅの少なくとも１種以上を含有するペロブスカイト型金属酸化物により形成されている。
As shown in FIG. 1, the stacked NTC thermistor 1 </ b> A includes a rectangular parallelepiped
サーミスタ層４は、サーミスタ層３の中心を基準として点対称となるように、サーミスタ層３の両側に積層されている。つまり、サーミスタ層３，４の積層方向（以下、単に「積層方向」という）におけるサーミスタ層４の厚さは、サーミスタ層３の両側で略同一となっている。また、積層方向におけるサーミスタ層３の厚さは、積層方向におけるサーミスタ層４の厚さより薄くなっている。
The
積層方向と直交する方向において対向するサーミスタ素体２の側面２ａ，２ｂには、端子電極として機能する一対の外部電極５，５が形成されている。これにより、一対の外部電極５，５間では、サーミスタ層３とサーミスタ層４とが並列に接続されることになる。なお、外部電極５は、例えば、Ａｇ、Ｐｄ又はＡｇ−Ｐｄ合金により形成されている。
A pair of
次に、積層型ＮＴＣサーミスタ１Ａの製造方法について説明する。
Next, a manufacturing method of the stacked
まず、金属元素比率でＭｎ、Ｃａ、Ｃｏがそれぞれ４５モル％、４５モル％、１０モル％となるように、酸化物又は炭酸塩の原料を湿式混合し、均一に混合されたセラミック材料を乾燥させ、更に仮焼成して仮焼成粉とする。この仮焼成粉を湿式粉砕し、粉砕された仮焼成粉末にバインダを加えてスラリーとする。そして、このスラリーをドクターブレード法又はスクリーン印刷法等によってシート状に成形した後、乾燥させて、サーミスタ層３を構成するセラミック層となるグリーンシートを得る。同様に、金属元素比率でＭｎ、Ｃｏ、Ｎｉをそれぞれ４５モル％、４５モル％、１０モル％含有する材料を用いて、サーミスタ層４を構成するセラミック層となるグリーンシートを得る。
First, the oxide or carbonate raw materials are wet mixed so that the metal element ratios of Mn, Ca, and Co are 45 mol%, 45 mol%, and 10 mol%, respectively, and the uniformly mixed ceramic material is dried. And further calcined to obtain a calcined powder. The calcined powder is wet pulverized, and a binder is added to the pulverized calcined powder to form a slurry. Then, the slurry is formed into a sheet shape by a doctor blade method or a screen printing method, and then dried to obtain a green sheet that becomes a ceramic layer constituting the
このようにして得られたグリーンシートを所定の順序で積層し、圧力を加えて各グリーンシートを互いに圧着させてグリーンシート積層体とする。このグリーンシート積層体を乾燥させた後、ダイシングソー等によって所定の寸法に切断して積層体チップとする。そして、この積層体チップを１１００℃〜１２００℃の温度で焼成してサーミスタ素体２を得る。続いて、積層方向と直交する方向において対向するサーミスタ素体２の側面２ａ，２ｂに、Ａｇを主成分とする導電ペーストを転写法により塗布し、焼付けて外部電極５を形成し、積層型ＮＴＣサーミスタ１Ａを完成させる。
The green sheets thus obtained are laminated in a predetermined order, and pressure is applied to press the green sheets together to form a green sheet laminate. After the green sheet laminate is dried, it is cut into a predetermined size by a dicing saw or the like to obtain a laminate chip. And this laminated body chip | tip is baked at the temperature of 1100 degreeC-1200 degreeC, and the
以上説明したように、積層型ＮＴＣサーミスタ１Ａは、Ｂ定数Ｂ１を有するサーミスタ層３と、Ｂ定数Ｂ１より高いＢ定数Ｂ２を有するサーミスタ層４とが積層されて一素子として構成されている。そのため、積層型ＮＴＣサーミスタ１Ａによれば、一対の外部電極５，５間の出力電圧を温度に対して直線的に変化させることが可能になる。
As described above, the
また、サーミスタ層４は、サーミスタ層３の中心を基準として点対称となるように、サーミスタ層３の両側に積層されている。そのため、焼成による変形の抑制が可能になる。
The
なお、積層型ＮＴＣサーミスタ１Ａは上述した実施形態に限定されない。
The stacked
例えば、サーミスタ層４のＢ定数Ｂ２は、サーミスタ層３の両側で完全同一ではなく、サーミスタ層３の両側で略同一であってもよい。また、サーミスタ層３のＢ定数Ｂ１よりサーミスタ層４のＢ定数Ｂ２が低くてもよい。
For example, the B constant B2 of the
また、積層方向におけるサーミスタ層４の厚さは、サーミスタ層３の両側で互いに異なっていてもよい。この場合にも、サーミスタ層３の片側のみにサーミスタ層４を積層する場合に比べれば、焼成による変形の抑制が可能になる。また、各サーミスタ層３，４は、一層のセラミック層からなるものであってもよい。
Further, the thickness of the
更に、図２に示されるように、複数のサーミスタ層３の両側にサーミスタ層４が積層されていてもよい。
［第２実施形態］
Further, as shown in FIG. 2, the
[Second Embodiment]
図３に示されるように、積層型ＮＴＣサーミスタ１Ｂは、複数のセラミック層が積層されてなる直方体状のサーミスタ素体６を具備している。このサーミスタ素体６は、Ｂ定数（第１のＢ定数）Ｂ３を有する複数のセラミック層が積層されてなるサーミスタ層（第１のサーミスタ層）７と、Ｂ定数Ｂ３より低いＢ定数（第２のＢ定数）Ｂ４を有する複数のセラミック層が積層されてなるサーミスタ層（第２のサーミスタ層）８とを備えている。なお、サーミスタ層７を構成するセラミック層は、例えば、Ｍｎ、Ｃｏを主成分とし、更に、Ｎｉ、Ｃａ、Ｚｒ、Ａｌ、Ｃｕ、Ｆｅの少なくとも１種以上を含有するペロブスカイト型金属酸化物により形成されており、サーミスタ層８を構成するセラミック層は、例えば、Ｍｎ、Ｃａを主成分とし、更に、Ｚｎ、Ｃｏ、Ｔｉ、Ｓｍ、Ｍｇ、Ａｌ、Ｎｉ、Ｚｒ、Ｎｂ、Ｓｎ、Ｌａ、Ｔａの少なくとも１種以上を含有するペロブスカイト型金属酸化物により形成されている。
As shown in FIG. 3, the stacked NTC thermistor 1 </ b> B includes a rectangular parallelepiped thermistor body 6 in which a plurality of ceramic layers are stacked. The thermistor body 6 includes a thermistor layer (first thermistor layer) 7 formed by laminating a plurality of ceramic layers having a B constant (first B constant) B3, and a B constant (second second) lower than the B constant B3. A thermistor layer (second thermistor layer) 8 formed by laminating a plurality of ceramic layers having B4. The ceramic layer constituting the
サーミスタ層８は、サーミスタ層７の中心を基準として点対称となるように、サーミスタ層７の両側に積層されている。つまり、サーミスタ層７，８の積層方向（以下、単に「積層方向」という）におけるサーミスタ層８の厚さは、サーミスタ層７の両側で略同一となっている。また、積層方向におけるサーミスタ層８の厚さは、積層方向におけるサーミスタ層７の厚さより厚くなっている。
The
積層方向において対向するサーミスタ素体６の側面６ａ，６ｂには、端子電極として機能する一対の外部電極５，５が形成されている。これにより、一対の外部電極５，５間では、サーミスタ層７とサーミスタ層８とが直列に接続されることになる。
A pair of
次に、積層型ＮＴＣサーミスタ１Ｂの製造方法について説明する。
Next, a manufacturing method of the
まず、上述した積層型ＮＴＣサーミスタ１Ａの製造方法と同様にして、サーミスタ素体６を得る。続いて、積層方向において対向するサーミスタ素体６の側面６ａ，６ｂに、Ａｇを主成分とする導電ペーストを転写法により塗布し、焼付けて外部電極５を形成し、積層型ＮＴＣサーミスタ１Ｂを完成させる。
First, the thermistor body 6 is obtained in the same manner as in the manufacturing method of the
以上説明したように、積層型ＮＴＣサーミスタ１Ｂは、Ｂ定数Ｂ３を有するサーミスタ層７と、Ｂ定数Ｂ３より低いＢ定数Ｂ４を有するサーミスタ層８とが積層されて一素子として構成されている。そのため、積層型ＮＴＣサーミスタ１Ｂによれば、一対の外部電極５，５間の出力電圧を温度に対して直線的に変化させることが可能になる。
As described above, the
また、サーミスタ層８は、サーミスタ層７の中心を基準として点対称となるように、サーミスタ層７の両側に積層されている。そのため、焼成による変形の抑制が可能になる。
The
なお、積層型ＮＴＣサーミスタ１Ｂは上述した実施形態に限定されない。
The
例えば、サーミスタ層８のＢ定数Ｂ４は、サーミスタ層７の両側で完全同一ではなく、サーミスタ層７の両側で略同一であってもよい。また、サーミスタ層７のＢ定数Ｂ３よりサーミスタ層８のＢ定数Ｂ４が高くてもよい。
For example, the B constant B4 of the
また、積層方向におけるサーミスタ層８の厚さは、サーミスタ層７の両側で互いに異なっていてもよい。この場合にも、サーミスタ層７の片側のみにサーミスタ層８を積層する場合に比べれば、焼成による変形の抑制が可能になる。また、各サーミスタ層７，８は、一層のセラミック層からなるものであってもよい。
Further, the thickness of the
更に、図４に示されるように、複数のサーミスタ層７の両側にサーミスタ層８が積層されていてもよい。 Further, as shown in FIG. 4, the thermistor layers 8 may be laminated on both sides of the plurality of thermistor layers 7.
１Ａ，１Ｂ…積層型ＮＴＣサーミスタ、３，７…サーミスタ層（第１のサーミスタ層）、４，８…サーミスタ層（第２のサーミスタ層）、５…外部電極。 1A, 1B ... stacked NTC thermistor, 3, 7 ... thermistor layer (first thermistor layer), 4, 8 ... thermistor layer (second thermistor layer), 5 ... external electrodes.
Claims (4)
第１のＢ定数を有する第１のサーミスタ層と、
前記第１のＢ定数と異なる第２のＢ定数を有する第２のサーミスタ層とを備え、
前記第２のサーミスタ層は、前記第１のサーミスタ層の両側に配置されていることを特徴とする積層型ＮＴＣサーミスタ。 A laminated NTC thermistor in which a plurality of thermistor layers are laminated,
A first thermistor layer having a first B constant;
A second thermistor layer having a second B constant different from the first B constant;
The stacked NTC thermistor, wherein the second thermistor layer is disposed on both sides of the first thermistor layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005084355A JP2006269654A (en) | 2005-03-23 | 2005-03-23 | Multilayer ntc thermistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005084355A JP2006269654A (en) | 2005-03-23 | 2005-03-23 | Multilayer ntc thermistor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006269654A true JP2006269654A (en) | 2006-10-05 |
Family
ID=37205311
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005084355A Pending JP2006269654A (en) | 2005-03-23 | 2005-03-23 | Multilayer ntc thermistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2006269654A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013183109A (en) * | 2012-03-03 | 2013-09-12 | Murata Mfg Co Ltd | Semiconductor porcelain composition for ntc thermistor |
| JP2014033241A (en) * | 2010-06-24 | 2014-02-20 | Tdk Corp | Chip thermister and manufacturing method therefor |
-
2005
- 2005-03-23 JP JP2005084355A patent/JP2006269654A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014033241A (en) * | 2010-06-24 | 2014-02-20 | Tdk Corp | Chip thermister and manufacturing method therefor |
| US9324483B2 (en) | 2010-06-24 | 2016-04-26 | Tdk Corporation | Chip thermistor and method of manufacturing same |
| JP2013183109A (en) * | 2012-03-03 | 2013-09-12 | Murata Mfg Co Ltd | Semiconductor porcelain composition for ntc thermistor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6835561B2 (en) | Multilayer ceramic capacitors and their manufacturing methods | |
| JP7241472B2 (en) | Multilayer ceramic capacitor and manufacturing method thereof | |
| JP2009242167A (en) | Piezoelectric ceramic and piezoelectric element using it | |
| JP6406022B2 (en) | Manufacturing method of NTC thermistor element | |
| JP2011238724A (en) | Electronic component | |
| JP2009242166A (en) | Piezoelectric ceramic, its producing method and piezoelectric element using the piezoelectric ceramic | |
| JP5345834B2 (en) | Lead-free piezoelectric ceramic, multilayer piezoelectric device, and lead-free piezoelectric ceramic manufacturing method | |
| JP2009246296A (en) | Thermoelectric module | |
| JP5007748B2 (en) | Thermoelectric conversion module and method for manufacturing thermoelectric conversion module | |
| JP5920537B2 (en) | Multilayer thermoelectric conversion element | |
| JP4296159B2 (en) | Multilayer NTC thermistor | |
| JP2006269654A (en) | Multilayer ntc thermistor | |
| JP4299260B2 (en) | Multilayer NTC thermistor | |
| JP2010527143A5 (en) | ||
| JP4287832B2 (en) | Multilayer NTC thermistor | |
| JP2006041393A (en) | Multilayer ceramic capacitor | |
| JP4461814B2 (en) | Manufacturing method of multilayer ceramic electronic component | |
| JPH05190373A (en) | Manufacture of laminated ceramic capacitor | |
| JP2009088494A (en) | Thermistor element and its manufacturing method | |
| JP5303823B2 (en) | Piezoelectric element | |
| JP2003203824A (en) | Manufacturing method for laminated ceramics electronic component | |
| JP5293471B2 (en) | Manufacturing method of electronic parts | |
| JP2005340589A (en) | Laminated positive characteristic thermistor | |
| JP5056544B2 (en) | Thermoelectric module | |
| JP6673090B2 (en) | Piezoelectric element |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Effective date: 20080530 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20080617 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080818 |
|
| A02 | Decision of refusal |
Effective date: 20090602 Free format text: JAPANESE INTERMEDIATE CODE: A02 |