JP2006261573A - Mounting method of surface mount components - Google Patents
Mounting method of surface mount components Download PDFInfo
- Publication number
- JP2006261573A JP2006261573A JP2005080035A JP2005080035A JP2006261573A JP 2006261573 A JP2006261573 A JP 2006261573A JP 2005080035 A JP2005080035 A JP 2005080035A JP 2005080035 A JP2005080035 A JP 2005080035A JP 2006261573 A JP2006261573 A JP 2006261573A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- surface mount
- chip
- soldering
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
Description
この発明は、はんだチップとはんだペーストを用いて、実装基板に表面実装部品を実装する方法に関する。 The present invention relates to a method for mounting a surface mounting component on a mounting board using a solder chip and a solder paste.
従来、実装基板に対して表面実装部品を実装する方法として、リフローはんだ法が用いられている。リフローはんだ法では、まず、実装基板のはんだ付け用のランドに、一様な厚さのはんだペーストの層を塗布する。そのために、はんだ付け用のランド部分に穴の開いたメタルマスクを用いてはんだペーストを印刷する。そして、表面実装部品の端子電極がはんだペーストと接するように、実装基板上に表面実装部品を載置する。そして、リフロー炉ではんだペーストを溶融させることで表面実装部品を実装する。 Conventionally, a reflow soldering method is used as a method for mounting surface-mounted components on a mounting substrate. In the reflow soldering method, a solder paste layer having a uniform thickness is first applied to a soldering land on a mounting board. For this purpose, a solder paste is printed using a metal mask having a hole in the land for soldering. Then, the surface mounting component is placed on the mounting substrate so that the terminal electrode of the surface mounting component is in contact with the solder paste. Then, the surface mount component is mounted by melting the solder paste in a reflow furnace.
この表面実装部品としては、チップコンデンサやチップ抵抗のようにサイズの小さいものから、水晶振動子やコネクタのようにサイズの大きいものまで、様々なサイズのものが用いられている。この様々なサイズの表面実装部品を1つの実装基板上に設ける場合、表面実装部品のサイズにより、それぞれの実装に必要なはんだの量は異なり、大きなサイズの表面実装部品では、実装に必要な量のはんだペーストを、単一のメタルマスクを用いた印刷では供給することができない場合があった。 As this surface mount component, various sizes are used from a small size such as a chip capacitor or a chip resistor to a large size such as a crystal resonator or a connector. When surface mount components of various sizes are provided on a single mounting board, the amount of solder required for each mount differs depending on the size of the surface mount component. For large surface mount components, the amount required for mounting In some cases, this solder paste cannot be supplied by printing using a single metal mask.
そこで従来、小型部品に合わせて薄いメタルマスクではんだペーストを薄く印刷しておき、はんだ量が不足する部分にはんだチップを載置することではんだ量を補い、実装に必要な量のはんだを供給することも行われている。このようにはんだチップを用いることで、サイズの異なる表面実装部品を、一枚の実装基板上に実装することを簡易な工程で実現している。 Therefore, conventionally, the solder paste is printed thinly with a thin metal mask in accordance with the small parts, and the solder amount is compensated by placing the solder chip on the part where the solder amount is insufficient, and the amount of solder necessary for mounting is supplied. It has also been done. By using a solder chip in this way, mounting of surface-mounted components of different sizes on a single mounting board is realized in a simple process.
またこのような構成では、はんだチップや表面実装部品などを載置する際には、はんだチップと表面実装部品とを実装基板上に固定するようにして、それらの位置がずれて所望の部分以外がはんだ付けされることを防ぐ必要があった。 Further, in such a configuration, when mounting a solder chip or a surface mount component, the solder chip and the surface mount component are fixed on the mounting board so that their positions are shifted and other than the desired portion. Needed to be prevented from being soldered.
特許文献1では、図1(a)のように、実装基板11上に予め形成されたはんだ付け用のランド12の面積を、表面実装部品14の端子電極が接する面積よりも充分大きく形成し、そのはんだ付け用のランド12上に同様なパターンではんだペースト13を印刷するとともに、そのはんだペースト13上に表面実装部品14とはんだチップ15とを並べる。このように、はんだペースト上に載置することではんだペースト13の接着力により表面実装部品14とはんだチップ15を実装基板上に接着して固定する。このようにして、リフロー炉での加熱前の接着構造(以下、これを接着構造体という。)19を形成している。
In Patent Document 1, as shown in FIG. 1A, the area of the soldering
また、特許文献2では、図1(b)のように、実装基板21上に予め形成されたはんだ付け用のランド22に、はんだペースト23を印刷しておき、はんだペースト23上に図1(c)に示すような穴の開いたはんだチップ25を載置している。そして、はんだチップ25の穴からはんだペースト23をはみ出させて、そのはみ出したはんだペースト23上に表面実装部品24を載置している。このようにして、このはみ出したはんだペースト23の接着力により表面実装部品24を実装基板上に固定して接着構造体29を構成する。
In Patent Document 2, as shown in FIG. 1B, a
このようにはんだチップによりはんだの量を調整し、また、はんだチップと表面実装部品とをはんだペーストの接着力により実装基板上に固定することで、サイズが異なる表面実装部品を一枚の実装基板に載置し、リフロー炉で過熱し、表面実装部品が実装されていた。
しかし、特許文献1のように、はんだチップ15をはんだペースト13上に表面実装部品14と並べて載置する場合、はんだペースト13及びはんだ付け用のランド12の面積を、表面実装部品14だけでなくはんだチップ15の配置に充分な大きさとする必要があり、実装基板の実装密度が高くできないという問題があった。
However, when the
また、特許文献2のように、特殊形状のはんだチップ25を用いて、はんだチップ25と表面実装部品24とを固定する場合、はんだチップ25の成型にコストを要し、また、はみ出した少量のはんだペースト23のみを用いて表面実装部品24を接着するため、表面実装部品24が、弱くしか接着できないという問題があった。また、逆にはんだペースト23のはみ出しを増やすために穴を大きくすると、はんだチップ25のサイズも大きくなり高密度実装の妨げになるという問題があった。さらに、はんだチップ25をはんだペースト23上に載置する工程の後で、表面実装部品24を載置する工程を行う必要があり、工程設計に制限が生じていた。
Further, as in Patent Document 2, when the
そしてリフロー炉での加熱条件などによっては、表面実装部品の端子電極の下面の部分にしかはんだが回りこまず、良好なフィレットを形成することが困難であった。 Depending on the heating conditions in the reflow furnace, the solder does not reach only the lower surface portion of the terminal electrode of the surface mount component, and it is difficult to form a good fillet.
このように従来の手法では様々な問題があり、特に、高い実装密度と確実な固定を両立できないという問題があった。 As described above, the conventional methods have various problems, and in particular, there is a problem that high mounting density and reliable fixing cannot be achieved at the same time.
そこで、本発明は、上述の問題を解決し、表面実装方式での回路面積の縮小化を図ることができるとともに、単純な形状のはんだチップを用いても、確実な固定を実現でき、また、はんだチップに関する設計とはんだの仕上げ調整の自由度を高くしながら容易に良好なフィレットが実現できる表面実装部品の実装方法を提供することを目的とする。 Therefore, the present invention solves the above-mentioned problems, can reduce the circuit area in the surface mounting method, can achieve secure fixing even with a simple shape solder chip, An object of the present invention is to provide a surface mounting component mounting method that can easily realize a good fillet while increasing the degree of freedom of solder tip design and solder finishing adjustment.
そこで本発明では、まず、表面実装部品接着工程で、表面実装部品の端子電極を、実装基板のはんだ付け用のランドに、はんだペーストを介して接着する。次に、はんだチップ接着工程で、端子電極のはんだペーストが接する面に対向する面又は近接する面に、フラックスではんだチップを接着する。そしてこれらの工程の後に、リフロー工程により、リフロー炉ではんだペースト及びはんだチップを溶融させて、実装基板のはんだ付け用のランドと端子電極面とをはんだ付けする。 Therefore, in the present invention, first, in the surface mounting component bonding step, the terminal electrode of the surface mounting component is bonded to the soldering land of the mounting board via the solder paste. Next, in the solder chip bonding step, the solder chip is bonded with a flux to the surface of the terminal electrode facing the surface where the solder paste contacts or adjacent to the surface. Then, after these steps, in the reflow step, the solder paste and the solder chip are melted in a reflow furnace, and the soldering lands of the mounting substrate and the terminal electrode surfaces are soldered.
このような工程により、本発明でははんだ付け用のランドに、はんだペースト、表面実装部品、はんだチップを搭載する。すると、はんだチップにより端子電極に適量のはんだを供給することができ、さらに、はんだチップのためにランドの面積を大きく確保する必要がなくなり、基板の実装密度を高めることができる。 By such a process, in the present invention, the solder paste, the surface-mounted component, and the solder chip are mounted on the soldering land. Then, an appropriate amount of solder can be supplied to the terminal electrode by the solder chip, and it is not necessary to secure a large land area for the solder chip, and the mounting density of the board can be increased.
さらに、フラックスを用いてはんだチップを接着するため、接着力の強いフラックスを用いることで、形状によらずにはんだチップを接着することができ、容易にはんだチップを接着した構成を実現できる。また、フラックスによりこのはんだチップの濡れ性も改善できる。 Further, since the solder chip is bonded using the flux, the solder chip can be bonded regardless of the shape by using the flux having a strong adhesive force, and a configuration in which the solder chip is bonded can be easily realized. Further, the wettability of the solder chip can be improved by the flux.
また、端子電極の上面にはんだチップを載置する場合には、はんだチップの形状を自由に形成してよく、形状の調整によりフィレット形状や不良率を改善することもできる。それとともに、はんだチップがはんだペーストよりも上に位置するため、リフロー工程によりはんだチップが溶融すると、その濡れ性と表面張力と重力とによりはんだが垂れることで、大きな面積で端子電極がカバーされる。そのために良好なフィレットを形成できる。 Further, when a solder chip is placed on the upper surface of the terminal electrode, the shape of the solder chip may be freely formed, and the fillet shape and the defect rate can be improved by adjusting the shape. At the same time, since the solder chip is located above the solder paste, when the solder chip is melted by the reflow process, the solder drips due to its wettability, surface tension and gravity, thereby covering the terminal electrode in a large area. . Therefore, a good fillet can be formed.
さらに本発明では、はんだチップ接着工程で、まず、はんだチップをフラックス容器に移送して浸してフラックスを塗布し、次に、はんだチップを表面実装部品上に移送して接着させることを望ましい態様としている。 Furthermore, in the present invention, in the solder chip bonding step, it is desirable to first transfer the solder chip to a flux container and immerse it to apply the flux, and then transfer the solder chip onto the surface mount component for bonding. Yes.
このようにしてはんだチップを表面実装部品上に接着することで、容易にはんだチップ接着工程を実現することができる。 In this way, the solder chip bonding process can be easily realized by bonding the solder chip onto the surface mount component.
このように本発明によれば、簡易な構成で回路面積の縮小化と、表面実装部品の確実な固定を図ることができる。さらに、はんだチップに関する設計とはんだの仕上げ調整の自由度を高くできる。さらに、良好なフィレットを容易に形成することができる。 As described above, according to the present invention, the circuit area can be reduced and the surface-mounted components can be securely fixed with a simple configuration. Furthermore, the degree of freedom in designing the solder tip and adjusting the solder finish can be increased. Furthermore, a good fillet can be easily formed.
以下に本発明の第1の実施形態を示す。図2は本実施形態により設けられるリフロー炉での加熱前の実装基板の構成を示す概念図である。また、図3は本実施形態による工程例を示すフローである。 The first embodiment of the present invention will be described below. FIG. 2 is a conceptual diagram showing the configuration of the mounting board before heating in the reflow furnace provided by the present embodiment. FIG. 3 is a flowchart showing an exemplary process according to the present embodiment.
本実施形態では図3に示すはんだペースト印刷工程(A)、表面実装部品接着工程(B)、はんだチップ接着工程(C)により、図2に示す接着構造体39を形成する。そして、接着構造体39をリフロー工程(D)により加熱する。このようにしてリフローはんだ法により表面実装を行う。
In this embodiment, the
接着構造体39で用いている実装基板31は、表面実装部品34の電極形状と類似したパターンで、はんだ付け用のランド32aが予め形成され、小型表面実装部品38の電極形状と類似したパターンで、はんだ付け用のランド32bが予め形成されたものである。そして、この接着構造体39に用いた実装基板31には、はんだ付け用のランド32a・32bに類似したパターンのはんだペースト33a・33bを印刷している。そして、はんだペースト33aに表面実装部品34の端子電極を接着している。また、はんだペースト33bに小型表面実装部品38を接着している。そして、表面実装部品34にフラックスを外面に塗布した球状のはんだチップ35を接着している。
The
このようにして構成した接着構造体39において、表面実装部品34にははんだチップ35を載置しているが、小型表面実装部品38にははんだチップを載置していない。これは、小型表面実装部品38は表面実装部品34よりもサイズが小さく、実装に必要なはんだ量も少ないためであり、はんだペースト33bのみで実装に充分な量のはんだ量を供給しているためである。
In the
このように、サイズの異なる表面実装部品34と小型表面実装部品38とを1枚の実装基板31に同時に載置しても、はんだチップ35により表面実装部品34のはんだ量を調整することで、表面実装部品34と小型表面実装部品38とをそれぞれ最適なはんだ量で実装できる。
Thus, even if the
この接着構造体39をリフロー工程により加熱することではんだペースト33a・33bは溶融し、はんだ付け用のランド32aと表面実装部品34の端子電極とが接している面とをはんだ付けし、さらにはんだ付け用のランド32bと小型表面実装部品38の端子電極とが接している面とをはんだ付けする。また、はんだチップ35も、表面実装部品34の端子電極の上面で溶融し、濡れ性と表面張力の影響で図における表面実装部品34の上側の端子電極面に広がるとともに端子電極の端辺から端子電極下部に回りこみはんだペースト33aによるはんだとともに、はんだ付け用のランド32aと表面実装部品34の端子電極とをはんだ付けする。
By heating the
このようにサイズの異なる表面実装部品を1枚の実装基板に載置する場合であても、はんだペースト33a・33bおよびはんだチップ35を使用することで、最適な量のはんだを供給する。また、リフロー炉での加熱では、実装基板31と表面実装部品34・小型表面実装部品38との隙間に、溶融したはんだが毛管現象により浸透するため、はんだペースト33a・33bの印刷やはんだチップ35の接着が所定位置から多少ずれていても、リフロー後のはんだの位置は自己修正される。
Thus, even when surface-mounted components having different sizes are placed on one mounting board, an optimal amount of solder is supplied by using the solder pastes 33a and 33b and the solder chip 35. Further, in the heating in the reflow furnace, the melted solder permeates into the gap between the mounting
なお、実装基板31に設けられているはんだ付け用のランド32a・32bのサイズは、用いる表面実装部品34の端子電極の大きさと、小型表面実装部品38の端子電極の大きさに従って予め設計されたものである。本実施形態のように接着構造体39を構成すると、はんだ付け用のランド32aのサイズは、はんだチップ35のサイズ分の面積を設ける必要が無いために、比較的小さな面積として設計することができる。
The sizes of the soldering lands 32a and 32b provided on the mounting
また、はんだペースト33a・33bの層の印刷に用いるメタルマスクは、実装基板31に実装される他の表面実装部品との兼ね合いで厚さが定められ、その開口面の面積ははんだ付け用のランド32a・32bと略同じ大きさに設計される。そのため、はんだペースト33a・33bのサイズはこのメタルマスクにより定まる。このはんだペースト33a・33bを、本実施形態のように端子電極と全面で接するように載置すると、はんだペーストの接着力により、表面実装部品34と小型表面実装部品38とは実装基板31に対して固定され、そのため以後の接着構造体39の移送による位置ずれを防止できる。
The thickness of the metal mask used for printing the layers of the solder pastes 33a and 33b is determined in consideration of other surface mount components mounted on the mounting
また、はんだチップ35のサイズは、表面実装部品34を所定の強度ではんだ付けするために必要な、充分な量となるように、予め設計されたものである。それ以外のはんだチップ35の形状などはある程度自由に設計でき、本実施形態のようにはんだチップ35を球状に形成した場合には、はんだチップ35自体の形成が容易であるとともに、溶融したはんだチップ35が表面実装部品34の端子電極を回りこみやすくなり良好なはんだフィレットを得ることができる。また、はんだチップ35を、外面にフラックスを塗布してから載置するため、フラックスの粘性により表面実装部品34に接着され、以後の接着構造体39の移送による位置ずれを防止することができる。
The size of the solder chip 35 is designed in advance so as to be a sufficient amount necessary for soldering the surface-mounted
また、良好なはんだのフィレットを得るためには、通常、はんだペースト33a・33bとはんだチップ35の組成、はんだペースト33a・33bの印刷の諸条件、はんだチップ35へのフラックスの塗布の諸条件、はんだチップ35の形状、リフロー炉での加熱の諸条件など多くの項目の適切な設定を要する。しかし本実施形態のようにはんだチップ35を表面実装部品34の上面に載置する場合には、特にはんだチップ35の形状が自由に設計でき、また、通常よりも図における上側の位置までフィレットが形成されやすく、そのため、端子電極の広い面積をはんだでカバーすることができ、良好なフィレットを得やすい。
In order to obtain a good solder fillet, usually, the composition of the solder pastes 33a and 33b and the solder chip 35, the various conditions for printing the solder pastes 33a and 33b, the various conditions for applying the flux to the solder chip 35, It is necessary to appropriately set many items such as the shape of the solder chip 35 and various conditions for heating in the reflow furnace. However, when the solder chip 35 is placed on the upper surface of the
次に、リフローはんだ法の各工程について説明する。本実施形態のリフローはんだ法では、まずはんだペースト33a・33bの層を印刷するためにはんだペースト印刷工程(A)を行う。そして、表面実装部品34と小型表面実装部品38とをはんだペースト33a・33b上に接着するため表面実装部品接着工程(B)を行う。そして、表面実装部品34にははんだチップ35を接着するためにはんだチップ接着工程(C)を行う。そして、最後にこれらの工程により得られた接着構造体39をリフロー炉で加熱して、はんだを溶融させるリフロー工程(D)を行う。
Next, each step of the reflow soldering method will be described. In the reflow soldering method of the present embodiment, first, a solder paste printing step (A) is performed in order to print the layers of the solder pastes 33a and 33b. Then, a surface mounting component bonding step (B) is performed to bond the
はんだペースト印刷工程(A)では、はんだ付け用のランド32a・32bと略同じパターンの開口部を設けたメタルマスクを実装基板31に載置する(A1)。次に、スキージなどによりはんだペーストをメタルマスク上で伸ばして塗布する(A2)。次に、メタルマスクを除去する(A3)。このようにして、メタルマスクの開口部の跡に、はんだペースト33a・33bのパターンを印刷する。 In the solder paste printing step (A), a metal mask provided with openings having substantially the same pattern as the soldering lands 32a and 32b is placed on the mounting substrate 31 (A1). Next, a solder paste is stretched on a metal mask with a squeegee or the like (A2). Next, the metal mask is removed (A3). In this way, the patterns of the solder pastes 33a and 33b are printed on the traces of the openings of the metal mask.
次に、表面実装部品接着工程(B)では、パレットに用意されていた表面実装部品34や小型表面実装部品38を、マウント装置によりはんだペースト33a・33bの上までそれぞれ移送し(B1)、それぞれを接着する(B2)。このようにして、はんだペースト33a・33bの接着力により、表面実装部品34と小型表面実装部品38とを実装基板31に対して固定する。
Next, in the surface mounting component bonding step (B), the
次に、本実施形態の特徴でもあるはんだチップ接着工程(C)を行う。はんだチップ接着工程(C)では、パレットなどに用意されたはんだチップ35をマウント装置により懸架し、フラックス容器まで移送する(C1)。そして、はんだチップ35をフラックス容器内においてフラックスを外面に塗布する(C2)。次に、再びマウント装置により懸架し、表面実装部品34上まで移送する(C3)。そして、表面実装部品34上に接着する(C4)。 Next, the solder chip bonding step (C), which is also a feature of this embodiment, is performed. In the solder chip bonding step (C), the solder chip 35 prepared on the pallet or the like is suspended by the mounting device and transferred to the flux container (C1). Then, the solder chip 35 is coated with flux on the outer surface in the flux container (C2). Next, it is suspended again by the mounting device and transferred to the surface mounting component 34 (C3). And it adhere | attaches on the surface mounting component 34 (C4).
最後にリフロー工程(D)では、リフロー炉に接着構造体39を移送し(D1)、リフロー炉での加熱によりはんだペースト33a・33bとはんだチップ35とを溶融させる(D2)。このようにしてこの本実施形態における実装方法を実現し、実装基板31上に表面実装部品34と小型表面実装部品38とをはんだ付けさせる。
Finally, in the reflow step (D), the
このような工程により本実施形態を実現することで、簡易な装置と手続きで、回路面積の縮小化と、表面実装部品の接着力の強化を図ることができる。また、はんだチップに関する設計とはんだの仕上げ調整の自由度を高くできる。また、良好なフィレットを容易に形成することができる。 By realizing the present embodiment through such processes, it is possible to reduce the circuit area and strengthen the adhesive force of the surface-mounted components with a simple apparatus and procedure. In addition, the degree of freedom in designing the solder tip and adjusting the solder finish can be increased. In addition, a good fillet can be easily formed.
以上に例示した各工程は、必ずしも同じ内容でなくとも良く、内容を問わない。
本発明の特徴でもあるハンダチップ接着工程(C)においても、特に例示と同じ内容で無くともよく、結果として、はんだチップと表面実装部品とをフラックスで接着できれば本発明を実施することができる。そのため例えば、実装基盤上に載置した表面実装部品の、はんだチップを載置する端子電極の部分に予めフラックスを塗布する工程と、ハンダチップをそのフラックスを塗布した部分に載置する工程と、により接着構造体を形成しても構わない。
Each process illustrated above does not necessarily need to be the same content, and does not ask | require the content.
Also in the solder chip bonding step (C), which is also a feature of the present invention, the content may not be the same as that illustrated, and as a result, the present invention can be implemented if the solder chip and the surface mount component can be bonded with a flux. Therefore, for example, a step of applying a flux in advance to a portion of a terminal electrode on which a solder chip is placed on a surface-mounted component placed on a mounting substrate, a step of placing a solder chip on a portion to which the flux is applied, An adhesive structure may be formed by the following.
また、はんだペースト印刷工程(A)においても、必ずしも例示と同じ内容で無くともよく、結果として実装基板上のはんだ付け用のランドにはんだペーストを印刷できれば本発明を実施することができる。 Also, the solder paste printing step (A) does not necessarily have the same contents as illustrated, and as a result, the present invention can be implemented if the solder paste can be printed on the soldering lands on the mounting board.
また、表面実装部品接着工程(B)においても、必ずしも例示と同じ内容で無くともよく、結果としてはんだペーストの上に表面実装部品を載置できれば本発明を実施することができる。 Also, in the surface mount component bonding step (B), the content does not necessarily have to be the same as illustrated, and as a result, the present invention can be carried out if the surface mount component can be placed on the solder paste.
また、リフロー工程(D)においても、必ずしも例示と同じ内容で無くともよく、はんだペーストやはんだチップを溶融できれば本発明を実施することができる。 Also, in the reflow step (D), the content is not necessarily the same as that illustrated, and the present invention can be carried out if the solder paste or the solder chip can be melted.
次に本発明の第2の実施形態を示す。図4は、本実施形態の構造例を示す概念図である。本実施形態は、第1の実施形態と同様に表面実装部品と小型表面実装部品とを1枚の実装基板上に載置するものである。 Next, a second embodiment of the present invention will be described. FIG. 4 is a conceptual diagram showing a structural example of this embodiment. In the present embodiment, a surface-mounted component and a small surface-mounted component are placed on a single mounting board, as in the first embodiment.
本実施形態では第1の実施形態と同様な工程で接着構造体49を形成するが、表面実装部品44に載置するはんだチップ45の形状が第1の実施形態と異なる。
In the present embodiment, the
実装基板41は電極形状と類似したパターンのはんだ付け用のランド42a・42bが形成されたものである。このはんだ付け用のランド42a・42bにははんだペースト43a・43bを印刷し、はんだペースト43a上に表面実装部品44を接着し、はんだペースト43b上に小型表面実装部品48を接着している。そして、表面実装部品44の図における上側の端子電極面に、フラックスを外面に塗布した板状のはんだチップ45を接着して構成している。
The mounting
このように板状のはんだチップ45を用いる場合でも本実施形態は、前述の第1の実施形態と同様な効果を奏する。また、更に、はんだチップ45が板状であるために、はんだチップ45と表面実装部品44との接触面積が広く、接着性が増す効果を奏する。また、はんだチップ45の形状が薄いためリフロー工程におけるはんだチップ45の溶融を早める効果を奏する。
In this way, even when the plate-
次に本発明の第3の実施形態を示す。図5は、本実施形態の構造例を示す概念図である。本実施形態は、第1の実施形態と同様に表面実装部品と小型表面実装部品とを1枚の実装基板上に載置するものである。 Next, a third embodiment of the present invention will be described. FIG. 5 is a conceptual diagram showing a structural example of this embodiment. In the present embodiment, a surface-mounted component and a small surface-mounted component are placed on a single mounting board, as in the first embodiment.
本実施形態では第1の実施形態と略同様な工程で接着構造体59を形成するが、表面実装部品54に載置するはんだチップ55の形状と配置が第1の実施形態と異なる。
In the present embodiment, the
実装基板51は電極形状と類似したパターンのはんだ付け用のランド52a・52bが形成されたものである。このはんだ付け用のランド52a・52bにははんだペースト53a・53bを印刷し、はんだペースト53a上に表面実装部品54を接着し、はんだペースト53b上に小型表面実装部品58を接着している。そして、表面実装部品54の図における側面の端子電極面に、フラックスを外面に塗布した板状のはんだチップ55を接着して構成している。
The mounting
このように板状のはんだチップ55を図における側面に配置して接着構造体59を構成するようにした場合でも本実施形態は、前述の第1の実施形態および第2の実施形態と同様な効果を奏する。また、図における側面にはんだチップ55を接着したために、更にリフロー工程におけるはんだチップ55の溶融において端子電極の回りこみを確実なものにすることができるという効果を奏する。
Even when the plate-
本実施形態で示したように、本発明ははんだチップの形状によらずに実施でき、はんだチップをフラックスの接着力により表面実装部品上に固定できれば実現できる。 As shown in the present embodiment, the present invention can be implemented regardless of the shape of the solder chip, and can be realized if the solder chip can be fixed on the surface-mounted component by the adhesive force of the flux.
上記の各実施形態は、 Each of the above embodiments is
11、21、31、41、51−実装基板
12、22、32、42、52−はんだ付け用のランド
13、23、33、43、53−はんだペースト
14、24、34、44、54−表面実装部品
15、25、35、45、55−はんだチップ
38、48、58−小型表面実装部品
19、29、39、49、59−接着構造体
11, 21, 31, 41, 51-mounting
Claims (2)
前記端子電極の前記はんだペーストに接する面に対向する面又は近接する面に、フラックスではんだチップを接着するはんだチップ接着工程と、
リフロー炉で前記はんだペースト及び前記はんだチップを溶融させて、前記実装基板の前記ランドに前記端子電極をはんだ付けするリフロー工程と、
を順に処理することを特徴とする表面実装部品の実装方法。 A surface mounting component bonding step in which the terminal electrode of the surface mounting component is bonded to the soldering land of the mounting substrate via a solder paste;
A solder chip bonding step of bonding a solder chip with a flux to a surface facing or close to a surface in contact with the solder paste of the terminal electrode;
A reflow step of melting the solder paste and the solder chip in a reflow furnace and soldering the terminal electrode to the land of the mounting substrate;
A method for mounting a surface-mounted component, characterized by sequentially processing the steps.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005080035A JP2006261573A (en) | 2005-03-18 | 2005-03-18 | Mounting method of surface mount components |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005080035A JP2006261573A (en) | 2005-03-18 | 2005-03-18 | Mounting method of surface mount components |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006261573A true JP2006261573A (en) | 2006-09-28 |
Family
ID=37100437
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005080035A Pending JP2006261573A (en) | 2005-03-18 | 2005-03-18 | Mounting method of surface mount components |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006261573A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114501847A (en) * | 2022-04-18 | 2022-05-13 | 华研电子科技(徐州)有限公司 | Automatic paster equipment of electronic components |
-
2005
- 2005-03-18 JP JP2005080035A patent/JP2006261573A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114501847A (en) * | 2022-04-18 | 2022-05-13 | 华研电子科技(徐州)有限公司 | Automatic paster equipment of electronic components |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3846554B2 (en) | Mask for printing, printing method, mounting structure, and manufacturing method of the mounting structure | |
JP2006261573A (en) | Mounting method of surface mount components | |
JPH0846349A (en) | Soldering | |
JP2646688B2 (en) | Electronic component soldering method | |
JP2010080667A (en) | Mounting board and mounting method | |
JP2008066344A (en) | Multilayer board, and printing method of metal bonding material | |
JP3237392B2 (en) | Electronic component mounting method | |
JPH09214115A (en) | Solder coating method for fine-pitch component | |
JP3051132B2 (en) | Electronic component mounting method | |
JPH0846348A (en) | Mounting of component on mixed mounting board | |
JP3492826B2 (en) | Chip soldering method | |
KR20100105401A (en) | Method of soldering electronic component, and electronic component | |
JPH04293297A (en) | Printed wiring board and soldering method therefor | |
JPH04167496A (en) | Soldering method of printed-wiring board | |
JP2001119119A (en) | Printed circuit board and method for mounting electronic component | |
JP2023058975A (en) | printed wiring board | |
JPH01144698A (en) | Method and apparatus for manufacturing hybrid integrated circuit | |
JP3241525B2 (en) | Surface mounting method of printed wiring board | |
JP3694144B2 (en) | Double-sided mounting board manufacturing method | |
KR19990012613A (en) | Circuit board mounting method of semiconductor integrated circuit and electronic component | |
JP2000323824A (en) | Soldering structure for chip | |
JPH04103193A (en) | Soldering method of insertion mounting component | |
JP2006012883A (en) | Electronic component solder bonding method, area array electronic component, electronic circuit board and electronic component unit | |
JPH0730238A (en) | Soldering method for chip part and mounting structure for chip part | |
JP2010245317A (en) | Method of mounting electronic component |