JP2006261542A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2006261542A
JP2006261542A JP2005079520A JP2005079520A JP2006261542A JP 2006261542 A JP2006261542 A JP 2006261542A JP 2005079520 A JP2005079520 A JP 2005079520A JP 2005079520 A JP2005079520 A JP 2005079520A JP 2006261542 A JP2006261542 A JP 2006261542A
Authority
JP
Japan
Prior art keywords
bonding
bonding pad
semiconductor chip
wire
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005079520A
Other languages
English (en)
Other versions
JP4666592B2 (ja
Inventor
Mitsuru Ota
充 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2005079520A priority Critical patent/JP4666592B2/ja
Priority to US11/350,889 priority patent/US7256485B2/en
Priority to CNB2006100717151A priority patent/CN100464418C/zh
Publication of JP2006261542A publication Critical patent/JP2006261542A/ja
Priority to US11/802,363 priority patent/US7331737B2/en
Application granted granted Critical
Publication of JP4666592B2 publication Critical patent/JP4666592B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78313—Wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78313—Wedge
    • H01L2224/78314—Shape
    • H01L2224/78317—Shape of other portions
    • H01L2224/78318—Shape of other portions inside the capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85053—Bonding environment
    • H01L2224/85095—Temperature settings
    • H01L2224/85099—Ambient temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T408/00—Cutting by use of rotating axially moving tool
    • Y10T408/55—Cutting by use of rotating axially moving tool with work-engaging structure other than Tool or tool-support
    • Y10T408/563—Work-gripping clamp
    • Y10T408/5638—Adjustable relative to tool-axis

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】
集積度の高い半導体装置及びその製造方法を提供することである。
【解決手段】
本発明の一態様にかかるマルチチップモジュール１００は、複数の半導体チップ１０２を備える半導体装置であって、第１のボンディングパッド１０５ａを備える第１の半導体チップ１０２ａと、第１のボンディングパッド１０５ａよりも薄い第２のボンディングパッド１０５ｂを備える第２の半導体チップ１０２ｂと、第１のボンディングパッド１０５ａと、第２のボンディングパッド１０５ｂのそれぞれに接合されたボンディングワイヤ１０６とを備え、第１のボンディングパッド１０５ａがボンディングワイヤ１０６の第１ボンド側端部と接合され、第２のボンディングパッド１０５ｂがボンディングワイヤ１０６の第２ボンド側端部と接合されたものである。
【選択図】 図１

Description

本発明は、半導体装置及びその製造方法に関し、特に詳しくは複数の半導体チップを有する半導体装置及びその製造方法に関する。
近年、電子機器の小型化に伴い、半導体チップの高密度化や高集積化が要求されており、１つのパッケージ内に複数の半導体チップを有するマルチチップモジュールが開発されている（例えば、特許文献１〜３参照。）。
一般的に、マルチチップモジュールは、リードフレーム上に、トランジスタや抵抗などの素子を任意に接続して回路構成した複数の半導体チップを有している。図５は、２個の半導体チップ１２を同一リードフレーム１１上に実装した従来のマルチチップモジュール１０の構成を示す模式図である。図５に示すように、リードフレーム１１のアイランド上には、半導体チップ１２がダイマウント材１３を介してフェースアップ接続される。それぞれの半導体チップ１２の上面には、回路配線１４及びボンディングパッド１５が形成されている。対応するボンディングパッド１５間は、ボンディングワイヤ１６を用いて接続される。
特開２００３−２７３３１４号公報 特開２０００−６８３１６号公報 特開２０００−１１４４５２号公報
ところで、上述したマルチチップモジュール１０において、ボンディングワイヤ１６で半導体チップ１２間をボンディングする際に用いるボンディングパッド１５は、ボンディング時の半導体チップへのダメージを低減するため、その厚さが半導体チップへのダメージを低減するのに必要な厚さとなるように形成されている。
近年の半導体チップの高集積化に伴い回路配線１４のピッチを狭くする必要があり、寸法精度よく加工するために回路配線１４の厚さを薄くする必要がある。しかしながら、回路配線１４とボンディングパッド１５とは同時に形成されるため、ボンディングパッド１５の厚さを厚くすると、回路配線１４の厚さも厚くなる。このため、回路配線１４のピッチを狭くすることが困難となり、半導体チップ１２の小型化が難しいという問題があった。また、回路配線１４部分の厚さのみを薄くする場合には、ボンディングパッド１５の厚さを厚くするための工程が別に必要となるため、コストが高くなるという問題がある。
本発明にかかる半導体装置は、複数の半導体チップを備える半導体装置であって、第１のボンディングパッドを備える第１の半導体チップと、前記第１のボンディングパッドよりも薄い第２のボンディングパッドを備える第２の半導体チップと、前記第１のボンディングパッドと、前記第２のボンディングパッドのそれぞれに接合されたボンディングワイヤとを備え、前記第１のボンディングパッドが前記ボンディングワイヤの第１ボンド側端部と接合され、前記第２のボンディングパッドが前記ボンディングワイヤの第２ボンド側端部と接合されたものである。これによって、ボンディングパッドの厚さを厚くする工程を追加せずに回路配線の厚さを薄くすることができ、狭いピッチの回路配線を寸法精度よく形成することができる。
本発明によれば、集積度の高い半導体装置及びその製造方法を提供することが可能である。
実施の形態１．
本発明の実施の形態１にかかる半導体装置について、図１を参照して説明する。図１は、本実施の形態にかかる半導体装置であるマルチチップモジュール１００の構成を示す模式的概略図である。図１に示すように、マルチチップモジュール１００は、リードフレーム１０１、第１の半導体チップ１０２ａ、第２の半導体チップ１０２ｂ、ダイマウント材１０３を備えている。ここでは、第１の半導体チップ１０２ａ及び第２の半導体チップ１０２ｂの２個の半導体チップを同一のリードフレーム１０１上に実装した場合について説明する。本実施の形態において注目すべき点は、第１の半導体チップ１０２ａと第２の半導体チップ１０２ｂとを接続する際に用いられるボンディングパッド１０５である。
リードフレーム１０１は、第１の半導体チップ１０２ａ及び第２の半導体チップ１０２ｂを支持する基板となる。リードフレーム１０１上には、第１の半導体チップ１０２ａ及び第２の半導体チップ１０２ｂを接続するためのアイランドが形成されている。第１の半導体チップ１０２ａ及び第２の半導体チップ１０２ｂは、それぞれに対応するアイランド上にダイマウント材１０３を介してフェースアップ接続される。
第１の半導体チップ１０２ａ及び第２の半導体チップ１０２ｂは、前工程においてトランジスタや抵抗などの素子を任意に接続して回路構成されている。また、第１の半導体チップ１０２ａの上面には、回路配線１０４及び第１のボンディングパッド１０５ａが設けられている。一方、第２の半導体チップ１０２ｂの上面には、回路配線１０４及び第２のボンディングパッド１０５ｂが設けられている。回路配線１０４及びボンディングパッド１０５は、一般的に、リソグラフィーやパターニングなどの同一プロセスで同時に形成される。ボンディングパッド１０５の材料としては、Ａｌ、ＡｌＳｉ、ＡｌＳｉＣｕ、Ｃｕなどの導電性材料を用いることができる。ボンディングパッド１０５については、後に詳述する。
また、第１のボンディングパッド１０５ａと第２のボンディングパッド１０５ｂとは、ボンディングワイヤ１０６によって電気的に接続されている。ボンディングワイヤ１０６の材料としては、Ａｌ、ＡｌＳｉ、ＡｌＮｉ、ＡｌＳｉＮｉなどのＡｌを含む金属を用いることができる。また、ボンディングパッド１０５とボンディングワイヤ１０６との接合は、従来広く知られているウエッジボンディングを用いて行うことができる。ウエッジボンディングとは、ウエッジを用いて行うワイヤボンディングであり、超音波振動するウエッジ先端で、ボンディングワイヤ１０６をボンディングパッド１０５に押し付け超音波振動と荷重により常温で接合を行うものである。また、ボンディングワイヤ１０６としてＡｕ線を用い、低温加熱によりウエッジボンディングすることも可能である。
ここで、図２を参照して本実施の形態にかかる半導体装置の製造方法について説明する。ボンディングパッド１０５とボンディングワイヤ１０６との接合方法としては、上述したウエッジボンディング法を用いる。なお、説明の簡略化のために、回路配線１０４などの図示を省略している。
まず、図２（ａ）に示すように、ボンディングワイヤ１０６をウエッジ１０７の先端に図示しないワイヤスプールから供給しておく。そして、ウエッジ１０７を下降させ、第１のボンディングパッド１０５ａ上にボンディングワイヤ１０６を接触させる。その後、ウエッジ１０７を下降させ、ボンディングワイヤ１０６を第１のボンディングパッド１０５ａに押し付ける。
そして、上述のようにボンディングワイヤ１０６を第１のボンディングパッド１０５ａに押し付けた状態で、ウエッジ１０７から超音波振動を与えることにより、第１のボンディングパッド１０５ａとボンディングワイヤ１０６との接合を行う。第１のボンディングパッド１０５ａとボンディングワイヤ１０６の接合部を第１ボンドとする。第１ボンドにおいては、ボンディングワイヤ１０６の先端まで第１のボンディングパッド１０５ａとの接合に用いられるのではなく、ボンディングワイヤ１０６の先端が残った状態となっている。
次に、図２（ｃ）に示すようにボンディングワイヤ１０６が第１のボンディングパッド１０５ａにつながったままの状態でウエッジ１０７を上昇させ、第２のボンディングパッド１０５ｂの真上の位置に移動する。そして、図２（ｄ）に示すように、再びウエッジ１０７を下降させ、ボンディングワイヤ１０６をボンディングパッド１０５ｂに押し付ける。このように、ボンディングワイヤ１０６を押し付けた状態でウエッジ１０７から超音波振動を与え、第２のボンディングパッド１０５ｂとの接合を行う。第２のボンディングパッド１０５ｂとボンディングワイヤ１０６との接合部を第２ボンドとする。このようにして、第１のボンディングパッド１０５ａと第２のボンディングパッド１０５ｂとをつなぐボンディングワイヤ１０６のループを形成する。この第１のボンディングパッド１０５ａと第２のボンディングパッド１０５ｂとをつなぐボンディングワイヤ１０６のループの第１ボンド側を第１ボンド側端部とし、第２ボンド側を第２ボンド側端部とする。
その後、ボンディングワイヤ１０６を引きちぎるように力を加えて、切断する。したがって、第２ボンドにおいては、ボンディングワイヤ１０６を引きちぎった跡が残ることとなる。このように、第１ボンドと第２ボンドとは、異なった形状となる。このため、第１ボンド側であるか、第２ボンド側であるかはボンディングワイヤ１０６の形状などにより顕微鏡下において、容易に目視により確認が可能である。すべてのボンディングが終了した後、樹脂を用いてリードフレーム１０１、半導体チップ１０２、ボンディングワイヤ１０６などの全体を封止してマルチチップモジュール１００が完成する。
ここで、本実施の形態のボンディングパッド１０５について説明する。ボンディングパッド１０５は、上述したように第１の半導体チップ１０２ａと第２の半導体チップ１０２ｂとの２つの半導体チップの間を、ボンディングワイヤ１０６によって電気的に接続する際に用いられる。
図３（ａ）に示すように、最初にボンディングワイヤ１０６との接合を行う第１のボンディングパッド１０５ａにおいては、先端が切れた状態のボンディングワイヤ１０６が、ウエッジ１０７から所定の長さ延出した状態で、斜めに第１のボンディングパッド１０５ａに接触する。ボンディングワイヤ１０６は、その先端にボールは形成されておらず、先端まで実質同一径となっている。通常、第１のボンディングパッド１０５ａとボンディングワイヤ１０６とのなす角度が４５°となる。その後、ウエッジ１０７が下降し、ボンディングワイヤ１０６の延出部分は、第１のボンディングパッド１０５ａに押し付けられる。ウエッジ１０７が下降して第１のボンディングパッド１０５ａに接触するまでのボンディングワイヤ１０６の押し付けによって、第１のボンディングパッド１０５ａは大きなダメージを受ける。この際に、ボンディングパッド１０５ａの厚さが十分でない場合には、半導体チップ１０２ａがダメージを受ける可能性がある。
一方、第２のボンディングパッド１０５ｂは、第１のボンディングパッド１０５ａとボンディングワイヤ１０６とが接合された後に、ボンディングワイヤ１０６と接合される。したがって、ボンディングワイヤ１０６の中間部分が、第２のボンディングパッド１０５ｂと接触する。ボンディングワイヤ１０６は、第１のボンディングパッド１０５ａと第２のボンディングパッド１０５ｂとの間にループを形成しているため、上方向に引っ張られる。このため、図３（ｂ）に示すように、ボンディングワイヤ１０６は、第２のボンディングパッド１０５ｂと接触するときには、ウエッジ１０７の形状に沿って折れ曲がり、第２のボンディングパッド１０５ｂと略平行となる。したがって、ウエッジ１０７が下降し、第２のボンディングパッド１０５ｂにボンディングワイヤ１０６が押し付けられるときに発生するダメージは、第１のボンディングパッド１０５ａよりも小さい。
また、ボンディングを行う際に超音波によって与えられる振動エネルギーは、その全てがボンディングパッド１０５とボンディングワイヤ１０６との接合のみに使われるのではなく、ボンディングワイヤ１０６からロスしてしまう分を含んでいる。最初に第１のボンディングパッド１０５ａとボンディングワイヤ１０６との接合を行うときには、ボンディングワイヤ１０６の先端は切れた状態となっている。したがって、このときのボンディングを行う際に生じる振動エネルギーのロスは、ボンディングワイヤ１０６の供給側の片側からのみ発生する。
一方、第２のボンディングパッド１０５ｂとボンディングワイヤ１０６との接合は、第１のボンディングパッド１０５ａを接合した後に行う。このとき、ボンディングワイヤ１０６は、第１のボンディングパッド１０５ａにつながった状態となっている。この状態でボンディングを行う際に生じる振動エネルギーのロスは、ボンディングワイヤ１０６の供給側及び第１ボンド側の両側から発生する。したがって、第２のボンディングパッド１０５ｂとボンディングワイヤ１０６との接合に用いられる振動エネルギーは、第１のボンディングパッドの接合に用いられるときよりも小さくなる。このため、先に接合される第１のボンディングパッド１０５ａに発生するダメージよりも、後に接合される第２のボンディングパッド１０５ｂに発生するほうが小さくなる。
したがって、第１のボンディングパッド１０５ａとボンディングワイヤ１０６とを接合した後に、第２のボンディングパッド１０５ｂとボンディングワイヤ１０６とを接合することで、第２のボンディングパッド１０５ｂの厚さを第１のボンディングパッド１０５ａよりも薄くすることができる。
上記のような理由により、先に接合する第１のボンディングパッド１０５ａよりも第２のボンディングパッド１０５ｂの厚さを薄くしても、第２の半導体チップ１０２ｂの内部回路はボンディングワイヤ１０６との接合により深刻なダメージを受けない。上述したように、第１のボンディングパッド１０５ａ、第２のボンディングパッド１０５ｂが、それぞれ第１ボンド側であるか、第２ボンド側であるかは、ボンディングワイヤ１０６残りの形状などにより顕微鏡下において、容易に目視により確認が可能である。
このように、厚さの厚い第１のボンディングパッド１０５ａへのボンディングワイヤ１０６の接合を行い、その後、厚さの薄い第２のボンディングパッド１０５ｂの接合を行う。すなわち、第１のボンディングパッド１０５ａよりも薄い第２のボンディングパッド１０５ｂに、第１のボンディングパッド１０５ａと接合されたボンディングワイヤ１０６が接合されるような構成とする。このような構成とすることによって、第２のボンディングパッド１０５ｂの厚さが薄くても、半導体チップ１０２にダメージを与えることなく良好な接合を行うことができる。
また、ボンディングパッド１０５は、一般的に、回路配線１０４と同一プロセスで同時に形成される。このため第２の半導体チップ１０２ｂにおいては、ボンディングパッド１０５ｂと同時に形成される回路配線１０４の厚さを薄くすることができる。これにより、ピッチの狭い回路配線１０４を寸法制度よく形成することが可能となり、第２の半導体チップ１０２ｂの集積度を向上させることができる。また、第２の半導体チップ１０２ｂのサイズを小さくすることが可能であるため、マルチチップモジュール１００全体のサイズを小さくすることができる。
また、第２の半導体チップ１０２ｂにおいては、第２のボンディングパッド１０５ｂを厚くする必要がない。したがって、回路配線１０４と別に第２のボンディングパッド１０５ｂを形成する工程が必要ない。これによって、製造工程の増加を抑制することができ、製造コストを抑制することができる。
出力チップは、電力の出力を行うものであり、大電流のパワーＭＯＳなどを備える。大電流に対応するために回路配線の厚さを厚くすることが要求される。また、制御回路チップは、論理回路が形成されているＬＳＩである。制御回路チップは、集積度を向上させるため、回路配線を薄くすることが要求されている。したがって、例えば、ボンディングパッドの厚さが厚い第１の半導体チップ１０２ａを回路配線１０４の厚さが必要な出力チップとし、ボンディングパッド１０５の厚さが薄い第２の半導体チップ１０２ｂを回路配線１０４の厚さを薄くし、高集積度の制御回路チップとすることができる。
実施の形態２．
図４を参照して、本発明の実施の形態２にかかる半導体装置について説明する。図４は、本実施の形態にかかる半導体装置であるマルチチップモジュール１００の構成を示す模式図である。本実施の形態において、実施の形態１と異なる点は、第２の半導体チップ１０２ｂがリードフレーム１０１上に接続された第１の半導体チップ１０２ａの上に搭載されている点である。図４において、図１と同じ構成要素には同じ符号を付し、説明を省略する。
本実施の形態にかかるマルチチップモジュール１００においては、リードフレーム１０１上には、第１の半導体チップ１０２ａを接続するためのアイランドが形成されている。第１の半導体チップ１０２ａは、当該アイランド上にダイマウント材１０３を介してフェースアップ接続される。
第１の半導体チップ１０２ａの上面には、前工程において形成された回路配線１０４及び第１のボンディングパッド１０５ａが設けられている。また、第１の半導体チップ１０２ａの上面には、第２の半導体チップ１０２ｂを接続するためのアイランド１０８が設けられている。
第１の半導体チップ１０２ａのアイランド１０８上には、第２半導体チップ１０２ｂがダイマウント材１０３を介してフェースアップ接続されている。第２の半導体チップ１０２ｂは、第１の半導体チップ１０２ｂに形成されたボンディングパッド１０５ａを覆わないようなチップサイズである。第２の半導体チップ１０２ｂ上面には、回路配線１０４及び第２のボンディングパッド１０５ｂが設けられている。また、第２のボンディングパッド１０５ｂは、第１のボンディングパッド１０５ａよりも薄く形成される。
第１のボンディングパッド１０５ａと第２のボンディングパッド１０５ｂとはボンディングワイヤ１０６によって電気的に接続されている。上述したように、厚さが厚い第１のボンディングパッド１０５ａとボンディングワイヤ１０６との接合を行った後に、第２のボンディングパッド１０５ｂとの接合を行うことによって、半導体チップ１０２にダメージを与えることがない。
これよって、第２の半導体チップ１０２ｂの回路配線１０４を薄くすることができ、第２の半導体チップ１０２ｂの集積度を向上させることが可能である。したがって、例えば、第１の半導体チップ１０２ａを大電流に対応するために回路配線の厚さを厚くすることが要求される出力チップとすることができる。また、第２の半導体チップ１０２ｂを、集積度を向上させるため、回路配線を薄くすることが要求される制御回路チップとすることができる。これによって、製造コストを低減させ、マルチチップモジュール１００を高集積化することが可能である。
このように、本発明は３次元に半導体チップ１０２をスタックする方式のマルチチップモジュールにも応用することが可能である。
なお、本実施の形態においては、第１の半導体チップ１０２ａの上に実装される第２の半導体チップ１０２ｂの第２のボンディングパッド１０５ｂを第１のボンディングパッド１０５ａよりも膜厚を厚くする場合について説明したが、これに限定されない。接合の順序を変えることにより、第２の半導体チップ１０２ｂの下に実装される第１の半導体チップ１０２ａの第１のボンディングパッド１０５ａを第２のボンディングパッド１０５ｂよりも薄くすることも可能である。すなわち、３次元にスタックする方式のマルチチップモジュールにおいて、上側に搭載される半導体チップ又は下側に搭載される半導体チップのどちらであっても、第２ボンド側のボンディングパッドを薄くすることができる。
また、本発明は当然、アイランドが複数に分割されたパッケージについても適用することが可能である。
以上のように、マルチチップモジュール１００のボンディングワイヤ１０６による半導体チップ１０２間のボンディングに関して、ボンディングの順序を考慮することによって、一方の半導体チップ１０２のボンディングパッド１０５を低コストで薄化可能とすることができる。このため、半導体チップ１０２の回路配線１０４のピッチを狭くすることができ、半導体チップ１０２の小型化が容易に実現できる。これによって、半導体装置の高集積化・小型化に寄与できる。
実施の形態１にかかる半導体装置の構成を示す模式図である。 実施の形態１にかかる半導体装置の製造方法を説明するための図である。 ボンディングパッドとボンディングワイヤとの接触状態を説明するための図である。 実施の形態２にかかる半導体装置の構成を示す模式図である。 従来の半導体装置の構成を示す模式図である。
符号の説明
１００ 半導体装置
１０１ リードフレーム
１０２ａ 第１の半導体チップ
１０２ｂ 第２の半導体チップ
１０３ ダイマウント材
１０４ 回路配線
１０５ａ 第１のボンディングパッド
１０５ｂ 第２のボンディングパッド
１０６ ボンディングワイヤ
１０７ ウエッジ
１０８ アイランド

Claims (10)

  1. 複数の半導体チップを備える半導体装置であって、
    第１のボンディングパッドを備える第１の半導体チップと、
    前記第１のボンディングパッドよりも薄い第２のボンディングパッドを備える第２の半導体チップと、
    前記第１のボンディングパッドと、前記第２のボンディングパッドのそれぞれに接合されたボンディングワイヤとを備え、
    前記第１のボンディングパッドが前記ボンディングワイヤの第１ボンド側端部と接合され、
    前記第２のボンディングパッドが前記ボンディングワイヤの第２ボンド側端部と接合された半導体装置。
  2. 前記第１のボンディングパッド及び前記第２のボンディングパッドのそれぞれと前記ボンディングワイヤとは、ウエッジボンディングにより接合された請求項１に記載の半導体装置。
  3. 前記ボンディングワイヤは、Ａｌを含む金属である請求項１又は２に記載の半導体装置。
  4. 前記第１の半導体チップは出力チップであり、前記第２の半導体チップは制御回路チップである請求項１、２又は３に記載の半導体装置。
  5. 前記第２のボンディングパッドと前記ボンディングワイヤとの接合における前記第２のボンディングパッドへの外力が、前記第１のボンディングパッドと前記ボンディングワイヤとの接合における前記第１のボンディングパッドへの外力より小さい請求項１〜４のいずれか１項に記載の半導体装置。
  6. 複数の半導体チップを備える半導体装置の製造方法であって、
    第１のボンディングパッドを備える第１の半導体チップを配置し、
    第１のボンディングパッドよりも薄い第２のボンディングパッドを備える第２の半導体チップを配置し、
    前記第１のボンディングパッドとボンディングワイヤの一端とを接合した後に、第２のボンディングパッドと前記ボンディングワイヤの他端とを接合する半導体装置の製造方法。
  7. 前記第１のボンディングパッド及び前記第２のボンディングパッドのそれぞれと前記ボンディングワイヤとは、ウエッジボンディングにより接合する請求項６に記載の半導体装置の製造方法。
  8. 前記ボンディングワイヤは、Ａｌを含む金属である請求項６又は７に記載の半導体装置の製造方法。
  9. 前記第１の半導体チップは出力チップであり、前記第２の半導体チップは制御回路チップである請求項６、７又は８に記載の半導体装置の製造方法。
  10. 前記第２のボンディングパッドと前記ボンディングワイヤとの接合における前記第２のボンディングパッドへの外力が、前記第１のボンディングパッドと前記ボンディングワイヤとの接合における前記第１のボンディングパッドへの外力より小さい請求項６〜９に記載の半導体装置の製造方法。
JP2005079520A 2005-03-18 2005-03-18 半導体装置の製造方法 Expired - Fee Related JP4666592B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005079520A JP4666592B2 (ja) 2005-03-18 2005-03-18 半導体装置の製造方法
US11/350,889 US7256485B2 (en) 2005-03-18 2006-02-10 Semiconductor device having bonding pad of the first chip thicker than bonding pad of the second chip
CNB2006100717151A CN100464418C (zh) 2005-03-18 2006-03-16 半导体装置及其制造方法
US11/802,363 US7331737B2 (en) 2005-03-18 2007-05-22 Method of forming a semiconductor device having bonding pad of the second chip thinner than bonding pad of the first chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005079520A JP4666592B2 (ja) 2005-03-18 2005-03-18 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2006261542A true JP2006261542A (ja) 2006-09-28
JP4666592B2 JP4666592B2 (ja) 2011-04-06

Family

ID=37002914

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005079520A Expired - Fee Related JP4666592B2 (ja) 2005-03-18 2005-03-18 半導体装置の製造方法

Country Status (3)

Country Link
US (2) US7256485B2 (ja)
JP (1) JP4666592B2 (ja)
CN (1) CN100464418C (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009194153A (ja) * 2008-02-14 2009-08-27 Toshiba Corp 半導体装置の製造方法及び超音波接合装置
US20100181675A1 (en) * 2009-01-16 2010-07-22 Infineon Technologies Ag Semiconductor package with wedge bonded chip
US20100193920A1 (en) * 2009-01-30 2010-08-05 Infineon Technologies Ag Semiconductor device, leadframe and method of encapsulating
US8022558B2 (en) * 2009-02-13 2011-09-20 Infineon Technologies Ag Semiconductor package with ribbon with metal layers
CN102637613B (zh) * 2012-05-09 2015-07-01 四川立泰电子有限公司 一种粗铝丝引线键合的实现方法
DE102021118992A1 (de) * 2020-08-18 2022-02-24 Infineon Technologies Ag Bondingpad-metallschichtstruktur enthaltende halbleitervorrichtung

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59181040A (ja) * 1983-03-30 1984-10-15 Toshiba Corp 半導体装置の製造方法
JPS61189652A (ja) * 1985-02-19 1986-08-23 Toshiba Corp 半導体装置
JPS63143826A (ja) * 1986-12-08 1988-06-16 Nec Corp 半導体装置
JPH09270535A (ja) * 1996-03-29 1997-10-14 Sanyo Electric Co Ltd 半導体素子及びそれを用いる線状光源
JPH10335366A (ja) * 1997-05-30 1998-12-18 Sanyo Electric Co Ltd 半導体装置
JP2004014637A (ja) * 2002-06-04 2004-01-15 Sony Corp 半導体装置及びワイヤボンディング方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2582013B2 (ja) * 1991-02-08 1997-02-19 株式会社東芝 樹脂封止型半導体装置及びその製造方法
US5425215A (en) * 1993-04-16 1995-06-20 Brown & Williamson Tobacco Corporation Apparatus for packaging loose leaf material
JP2000068316A (ja) 1998-08-21 2000-03-03 Sony Corp 集積回路装置
JP3378809B2 (ja) 1998-09-30 2003-02-17 三洋電機株式会社 半導体装置
JP3869562B2 (ja) * 1998-10-16 2007-01-17 三洋電機株式会社 半導体装置の製造方法
JP3865055B2 (ja) * 2001-12-28 2007-01-10 セイコーエプソン株式会社 半導体装置の製造方法
JP2003273314A (ja) 2002-03-18 2003-09-26 Toyota Motor Corp マルチチップモジュールの接合方法
TWI245397B (en) * 2004-06-29 2005-12-11 Advanced Semiconductor Eng Leadframe with a chip pad for double side stacking and method for manufacturing the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59181040A (ja) * 1983-03-30 1984-10-15 Toshiba Corp 半導体装置の製造方法
JPS61189652A (ja) * 1985-02-19 1986-08-23 Toshiba Corp 半導体装置
JPS63143826A (ja) * 1986-12-08 1988-06-16 Nec Corp 半導体装置
JPH09270535A (ja) * 1996-03-29 1997-10-14 Sanyo Electric Co Ltd 半導体素子及びそれを用いる線状光源
JPH10335366A (ja) * 1997-05-30 1998-12-18 Sanyo Electric Co Ltd 半導体装置
JP2004014637A (ja) * 2002-06-04 2004-01-15 Sony Corp 半導体装置及びワイヤボンディング方法

Also Published As

Publication number Publication date
US20060220231A1 (en) 2006-10-05
CN1835231A (zh) 2006-09-20
CN100464418C (zh) 2009-02-25
US7331737B2 (en) 2008-02-19
US7256485B2 (en) 2007-08-14
JP4666592B2 (ja) 2011-04-06
US20070224805A1 (en) 2007-09-27

Similar Documents

Publication Publication Date Title
US7067413B2 (en) Wire bonding method, semiconductor chip, and semiconductor package
JP3935370B2 (ja) バンプ付き半導体素子の製造方法、半導体装置及びその製造方法、回路基板並びに電子機器
US8501542B2 (en) Double-faced electrode package, and its manufacturing method
KR100445073B1 (ko) 듀얼 다이 패키지
JP3584930B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US20120199960A1 (en) Wire bonding for interconnection between interposer and flip chip die
JP3573133B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2008034567A (ja) 半導体装置及びその製造方法
US20080272487A1 (en) System for implementing hard-metal wire bonds
JP4666592B2 (ja) 半導体装置の製造方法
JPWO2014171160A1 (ja) 半導体装置の製造方法
JP2012059782A (ja) 樹脂封止型半導体装置及びその製造方法
JPH1154552A (ja) 半導体装置、半導体装置用ｔａｂテープ及びその製造方法、並びに半導体装置の製造方法
JP2005260053A (ja) 半導体装置及び半導体装置の製造方法
US20100181675A1 (en) Semiconductor package with wedge bonded chip
US7566970B2 (en) Stacked bump structure and manufacturing method thereof
US20080185737A1 (en) Integrated circuit system with pre-configured bond wire ball
JP3497775B2 (ja) 半導体装置
JP2007053130A (ja) 接合構造および接合方法
US20100126763A1 (en) Wire bonding method, electronic apparatus, and method of manufacturing same
JP2005123388A (ja) ボンディング構造及びボンディング方法、並びに半導体装置及びその製造方法
JPH0322544A (ja) 半導体装置
US20080191367A1 (en) Semiconductor package wire bonding
US20080136027A1 (en) Method of bonding wire of semiconductor package
JP2009224529A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101019

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110104

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110107

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140121

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4666592

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees