JP2006261445A - 半導体発光装置およびその製造方法 - Google Patents

半導体発光装置およびその製造方法 Download PDF

Info

Publication number
JP2006261445A
JP2006261445A JP2005077917A JP2005077917A JP2006261445A JP 2006261445 A JP2006261445 A JP 2006261445A JP 2005077917 A JP2005077917 A JP 2005077917A JP 2005077917 A JP2005077917 A JP 2005077917A JP 2006261445 A JP2006261445 A JP 2006261445A
Authority
JP
Japan
Prior art keywords
semiconductor light
light emitting
layer
laminated film
emitting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005077917A
Other languages
English (en)
Inventor
Akiyoshi Sugawara
章義 菅原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2005077917A priority Critical patent/JP2006261445A/ja
Publication of JP2006261445A publication Critical patent/JP2006261445A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

【課題】 第一多層積層膜と第二多層積層膜のいずれも均一性および平坦性を良好として、高性能で高品質な半導体レーザ素子を再現性良く作製する。
【解決手段】 n型GaAsバッファ層2上にマスク層3さらに第一多層積層膜21aを形成し、第二半導体レーザ素子22の形成領域上の第一多層積層膜21aを除去した後、さらに、第二半導体レーザ素子22の形成領域上のマスク層3を除去する。そのn型GaAsバッファ層2および第一多層積層膜21a上に、第二半導体レーザ素子22を構成する第二多層積層膜22aを形成して、第二半導体レーザ素子22の形成領域上の第二多層積層膜22aを残して、その他の領域の第二多層積層膜22aを除去する。第一多層積層膜が選択成長されず、かつマスク層に対して第一多層積層膜が、また、n型GaAsバッファ層2に対してマスク層が選択的にエッチング除去される構成元素でマスク層形成する。
【選択図】 図1

Description

本発明は、CDおよびDVDなどの光ディスクに記録・再生などを行う光学ピックアップ装置などに用いられ、二つ以上の半導体発光素子を有する半導体発光装置およびその製造方法に関する。
一般に、CDおよびDVDなどの光ディスクに記録・再生などを行う光ディスク装置には、光学ピックアップ装置が使用されている。この光学ピックアップ装置では、光ディスクの種類によって波長が異なるレーザ光が用いられている。例えば、CDの記録・再生には780nm帯の波長で発振するレーザ光が用いられ、DVDの記録・再生には650nm帯の波長で発振するレーザ光が用いられる。
そこで、一つの光学ピックアップ装置によってCDおよびDVDの両方を再生可能とするために、CDを再生するために最適な780nm帯の半導体レーザ素子と、DVDを再生するために最適な650nm帯の半導体レーザ素子とを1チップに搭載させたモノリシック半導体レーザ装置が利用されている。
図5は、従来のモノリシック半導体レーザ装置の構成例を示す要部断面図である。
図5において、第一半導体レーザ素子(図5の左側)は、例えばn型GaAs基板1上に、n型GaAsバッファ層4、n型AlGaAsクラッド層5、活性層6、p型AlGaAsクラッド層7およびp型GaAsキャップ層8からなる第一多層積層膜が設けられている。第一多層積層膜は、p型AlGaAsクラッド層7の途中までエッチング除去されており、その除去部上にn型GaAs電流ブロック層16が形成されて、ロスガイド構造が構成されている。
一方、第二半導体レーザ素子(図5の右側)は、n型GaAs基板1上に、n型GaAsバッファ層4、n型GaInPバッファ層10、n型AlGaInPクラッド層11、活性層12、p型AlGaInPクラッド層13およびp型GaAsキャップ層14からなる第二多層積層膜が設けられている。この第二多層積層膜は、p型AlGaInPクラッド層13の途中までエッチング除去されており、その除去部上にn型GaAs電流ブロック層16が設けられて、ロスガイド構造が構成されている。
さらに、第一半導体レーザ素子のp型キャップ層8および第二半導体レーザ素子のp型キャップ層14上にはp型電極17が設けられ、n型基板1の裏側にはn型電極18が設けられている。
上記第一半導体レーザ素子と第二半導体レーザ素子の出射部の間隔は、一般に100μm程度に設定されている。
上記従来のモノリシック半導体レーザ装置の製造方法について、図6および図7を用いて説明する。
図6(a)〜図7(f)は、従来のモノリシック半導体レーザ装置の製造工程を説明するための要部断面図である。
まず、図6(a)に示すように、MOCVD(有機金属化学気相成長)法などのエピタキシャル成長法により、n型GaAs基板1上に、n型GaAsバッファ層4、n型AlGaAsクラッド層5、活性層6、p型AlGaAsクラッド層7およびp型GaAsキャップ層8をこの順に順次膜成長させて、780nm帯半導体レーザ素子用(CD用)の第一多層積層膜を形成する。
次に、図6(b)に示すように、第一半導体レーザ素子形成領域をレジストマスク9で保護し、硫酸系のエッチング液を用いて無選択エッチングを行い、次に、ふっ酸系のエッチング液を用いてAlGaAs層の選択エッチングを行って、n型AlGaAsクラッド層5まで上記第一多層積層膜の右側部分を除去する。
さらに、図6(c)に示すように、MOCVD法などのエピタキシャル成長法により、n型GaAsバッファ層4上に、n型GaInPバッファ層10、n型AlGaInPクラッド層11、活性層12、p型AlGaInPクラッド層13およびp型GaAsキャップ層14をこの順に順次膜成長させて、650nm帯半導体レーザ素子用(DVD用)の第二多層積層膜を形成する。
さらに、図7(d)に示すように、第二半導体レーザ素子形成領域をレジストマスク15で保護し、硫酸系のエッチング液を用いてGaAsキャップ層の選択エッチングを行い、次に、塩酸系のエッチング液を用いてAlGaInP層およびGaInP層の選択エッチングを行って、第二半導体レーザ素子形成領域以外の第二多層積層膜を除去すると共に、第一半導体レーザ素子領域と第二半導体レーザ素子領域間を分離する。
さらに、図7(e)に示すように、フォトリソグラフィー技術とエッチング技術により、第一半導体レーザ素子領域と第二半導体レーザ素子領域の両方にリッジストライプ部を形成して、その除去部上にn型GaAs電流ブロック層16を形成して、ロスガイド型リッジストライプ構造を形成する。
さらに、図7(f)に示すように、p型GaAsキャップ層8および14側にp型電極17を形成し、n型GaAs基板1の裏面側にn型電極18を形成して、モノリシック半導体レーザ装置を作製することができる。
しかしながら、上記従来の半導体レーザ装置の製造方法では、第一多層積層膜を硫酸系およびふっ酸系のエッチング液でエッチング除去する工程において、n型AlGaAsクラッド層5を完全に除去することが困難である。
上述したようなモノリシック半導体レーザ装置では、第一半導体レーザ素子を構成する第一多層積層膜をエッチング除去した領域に第二半導体レーザ素子を構成する第二多層積層膜をエピタキシャル成長させている。
このため、第二半導体レーザ素子形成領域において、第一多層積層膜をエッチング除去した面の平坦性が重要であり、n型AlGaAsクラッド層5が完全に除去されていない場合には、第二多層積層膜の平坦性が悪化して品質が低下し、第二半導体レーザ素子の特性が著しく悪化するという問題がある。
そこで、例えば特許文献1には、第二半導体レーザ素子を構成する第二多層積層膜の品質を悪化させないために、図8〜図10に示すような半導体レーザ装置の製造方法が開示されている。
図8(a)〜図10(h)は、特許文献1に開示されている従来のモノリシック半導体レーザ装置の製造工程を説明するための要部断面図である。
まず、図8(a)および図8(b)に示すように、n型GaAs基板1上の第二半導体レーザ素子形成領域に、酸化シリコンまたは窒化シリコンなどからなる絶縁膜マスク19を形成し、図8(c)に示すように、絶縁膜マスク19以外の基板1上に、n型GaAsバッファ層4、n型AlGaAsクラッド層5、活性層6、p型AlGaAsクラッド層7およびp型GaAsキャップ層8をこの順に順次膜成長させて第一多層積層膜を形成する。この場合、絶縁膜マスク19が設けられていない第一半導体レーザ素子形成領域にのみ、選択的に第一多層積層膜を成長させることができる。
次に、図9(d)に示すように、ふっ酸系エッチング液により絶縁膜マスク19を除去することによって、n型GaAs基板1面が露出されるため、第二半導体レーザ素子形成領域の平坦性は、n型GaAs基板1面と同等に維持されており、これにより、第二半導体レーザ素子を構成する第二多層積層膜の平坦性および品質は悪化しない。
さらに、図9(e)に示すように、n型GaAs基板1上に、n型GaInPバッファ層10、n型AlGaInPクラッド層11、活性層12、p型AlGaInPクラッド層13およびp型GaAsキャップ層14をこの順に順次膜成長させて、第二多層積層膜を形成する。
さらに、図9(f)に示すように、第二半導体レーザ素子形成領域をレジストマスク15で保護し、硫酸系のエッチング液を用いてGaAsキャップ層の選択エッチングを行い、次に、塩酸系のエッチング液を用いてAlGaInP層およびGaInP層の選択エッチングを行って、第二半導体レーザ素子形成領域以外の第二多層積層膜を除去するとともに、第一半導体レーザ素子領域と第二半導体レーザ素子領域間を分離する。
さらに、図10(g)に示すように、フォトリソグラフィー技術とエッチング技術により、第一半導体レーザ素子領域と第二半導体レーザ素子領域の両方にリッジストライプ部を形成し、この除去部上にn型GaAs電流ブロック層16を形成して、ロスガイド型リッジストライプ構造を形成する。
さらに、図10(h)に示すように、p型GaAsキャップ層8および14側にp型電極17を形成し、n型GaAs基板1の裏面側にn型電極18を形成して、モノリシック半導体レーザ装置を作製することができる。
特開2001−244573号公報
上記特許文献1に開示されている従来のモノリシック半導体レーザ装置の製造方法では、第一半導体レーザ素子を構成する第一多層積層膜をエピタキシャル成長させるときに、第二半導体レーザ素子形成領域に設けられた絶縁膜マスク19上には成長せず、選択的に第一半導体レーザ素子形成領域にのみ、第一多層積層膜を成長させることができる。
しかしながら、絶縁膜マスク19の近傍と絶縁膜マスク19から距離が離れたところでは、膜厚および組成が異なってしまい、膜厚および組成に面内でむらが生じる。このため、第一多層積層膜の膜厚および組成の制御性が悪くなり、第一半導体レーザ素子の特性が不安定になって再現性が悪くなるという問題がある。
本発明は、上記従来技術の課題を解決するもので、第一半導体発光素子を構成する第一多層積層膜および第二半導体発光素子を構成する第二多層積層膜のいずれも均一性および平坦性が良好で、高性能で高品質な半導体発光素子を再現性良く作製することができる半導体発光装置およびその製造方法を提供することを目的とする。
本発明の半導体発光装置の製造方法は、基板上に少なくとも第一半導体発光素子および第二半導体発光素子を形成する半導体発光装置の製造方法において、該基板上に、マスク層さらに、該第一半導体発光素子を構成する第一多層積層膜を形成するマスク層・第一多層積層膜形成工程と、該第一半導体発光素子の形成領域上の該第一多層積層膜を残して、該第二半導体発光素子の形成領域上の該第一多層積層膜を除去する工程と、該第二半導体発光素子の形成領域上のマスク層を除去する工程と、該基板および該第一多層積層膜上に、該第二半導体発光素子を構成する第二多層積層膜を形成する第二多層積層膜形成工程と、
該第二半導体発光素子の形成領域上の該第二多層積層膜を残して、その他の領域の該第二多層積層膜を除去する工程とを有しており、そのことにより上記目的が達成される。
また、好ましくは、本発明の半導体発光装置の製造方法におけるマスク層・第一多層積層膜形成工程は、前記第一多層積層膜として、少なくとも第一導電型の第一クラッド層、第一活性層および第二導電型の第二クラッド層をこの順に形成し、前記第二多層積層膜形成工程は、前記第二多層積層膜として、少なくとも第一導電型の第三クラッド層、第二活性層および第二導電型の第四クラッド層をこの順に形成する。
さらに、好ましくは、本発明の半導体発光装置の製造方法における第一多層積層膜は、前記第一導電型の第一クラッド層下に第一導電型のバッファ層を有し、前記第二導電型の第二クラッド層上に第二導電型のキャップ層を有し、前記第二多層積層膜は、前記第一導電型の第三クラッド層下に第一導電型のバッファ層を有し、前記第二導電型の第四クラッド層上に第二導電型のキャップ層を有する。
さらに、好ましくは、本発明の半導体発光装置の製造方法におけるマスク層・第一多層積層膜形成工程は、前記マスク層および第一多層積層膜をエピタキシャル成長法により形成し、前記第二多層積層膜形成工程は、前記第二多層積層膜をエピタキシャル成長法により形成する。
さらに、好ましくは、本発明の半導体発光装置の製造方法におけるマスク層・第一多層積層膜形成工程による前記マスク層の形成は、前記第一多層積層膜が選択成長されず、かつ、該マスク層に対して該第一多層積層膜が選択的にエッチング除去可能とされ、前記基板に対して該マスク層が選択的にエッチング除去可能とされる構成元素により該マスク層を形成する。
さらに、好ましくは、本発明の半導体発光装置の製造方法におけるマスク層は、Al、Ga、In、AsおよびPの中から選択される元素を含み、前記第一多層積層膜が接する層側の構成元素と少なくとも一つが異なる構成元素であって、かつ、前記基板表面側の構成元素と少なくとも一つが異なる構成元素により形成する。
さらに、好ましくは、本発明の半導体発光装置の製造方法において、前記第一多層積層膜と前記第二多層積層膜を、少なくともその一部の組成比、層厚および不純物濃度の少なくともいずれかが異なるように形成して、前記第一半導体発光素子と前記第二半導体発光素子の素子特性を異ならせる。
さらに、好ましくは、本発明の半導体発光装置の製造方法において、前記第一多層積層膜と前記第二多層積層膜を、少なくともその一部の組成比、層厚および不純物濃度の少なくともいずれかが異なるように形成して、前記第一半導体発光素子と前記第二半導体発光素子の発光波長を異ならせる。
さらに、好ましくは、本発明の半導体発光装置の製造方法において、前記第一活性層と前記第二活性層を、構成元素が同じで、それぞれ異なる組成比により形成する。
さらに、好ましくは、本発明の半導体発光装置の製造方法において、前記第一活性層と前記第二活性層を、互いに異なる構成元素により形成する。
さらに、好ましくは、本発明の半導体発光装置の製造方法において、前記基板の少なくとも表面部分が、GaAs、GaAsP、GaPおよびInPの中から選択される化合物を含む。
さらに、好ましくは、本発明の半導体発光装置の製造方法において、前記第一多層積層膜と前記第二多層積層膜がそれぞれ、Al、Ga、In、AsおよびPの中から選択される元素によって構成される層を少なくとも一層含む多層積層膜をそれぞれ形成する。
さらに、好ましくは、本発明の半導体発光装置の製造方法における第一多層積層膜を除去する工程において、該第一多層積層膜がエッチングされ、前記マスク層がエッチングされないエッチング液を用いてエッチングを行い、
前記マスク層を除去する工程において、該マスク層がエッチングされ、前記基板がエッチングされないエッチング液を用いてエッチングを行う。
さらに、好ましくは、本発明の半導体発光装置の製造方法において、前記第一多層積層膜を除去する工程で、硫酸および過酸化水素水系のエッチング液によりエッチングを行い、 前記マスク層を除去する工程で、塩酸によりエッチングを行う。
さらに、好ましくは、本発明の半導体発光装置の製造方法において、前記第一半導体発光素子および前記第二半導体発光素子に加えて一または複数の半導体発光素子が前記基板上に設けられている。
さらに、好ましくは、本発明の半導体発光装置の製造方法において、前記第一半導体発光素子および第二半導体発光素子は共に半導体レーザ素子である。
さらに、好ましくは、本発明の半導体発光装置の製造方法において、前記第一半導体発光素子はCD用の半導体レーザ素子であり、前記第二半導体発光素子はDVD用の半導体レーザ素子である。
さらに、好ましくは、本発明の半導体発光装置の製造方法において、前記第一半導体発光素子の発光波長が780nm帯であり、前記第二半導体発光素子の発光波長が650nm帯である。
さらに、好ましくは、本発明の半導体発光装置の製造方法において、前記半導体発光素子の少なくとも一方が発光ダイオード素子である。
さらに、好ましくは、本発明の半導体発光装置の製造方法において、前記第一半導体発光素子および前記第二半導体発光素子は、互いに発光パワーが異なっているかまたは同一である。
本発明の半導体発光装置は、基板上に少なくとも第一半導体発光素子および第二半導体発光素子が設けられた半導体発光装置において、該基板上に設けられたマスク層上に、該第一半導体発光素子として、少なくとも第一導電型の第一クラッド層、第一活性層および第二導電型の第二クラッド層がこの順に設けられ、該基板上に、該第二半導体発光素子として、少なくとも第一導電型の第三クラッド層、第二活性層および第二導電型の第四クラッド層がこの順に設けられており、そのことにより上記目的が達成される。
また、好ましくは、本発明の半導体発光装置において、前記第一半導体発光素子は、前記第一導電型の第一クラッド層下に第一導電型のバッファ層を有すると共に、前記第二導電型の第二クラッド層上に第二導電型のキャップ層を有し、また、前記第二半導体発光素子は、前記第一導電型の第三クラッド層下に第一導電型のバッファ層を有すると共に、前記第二導電型の第四クラッド層上に第二導電型のキャップ層を有する。
さらに、好ましくは、本発明の半導体発光装置におけるマスク層は、前記第一多層積層膜が選択成長されず、かつ、該マスク層に対して該第一多層積層膜が選択的にエッチング除去可能とされ、前記基板に対して該マスク層が選択的にエッチング除去可能とされる構成元素を含む。
さらに、好ましくは、本発明の半導体発光装置におけるマスク層は、Al、Ga、In、AsおよびPの中から選択される元素を含み、前記第一多層積層膜が接する層側の構成元素と少なくとも一つが異なる構成元素を含み、かつ、前記基板表面側の構成元素と少なくとも一つが異なる構成元素を含む。
さらに、好ましくは、本発明の半導体発光装置において、前記第一半導体発光素子を構成する第一多層積層膜と、前記第二半導体発光素子を構成する第二多層積層膜を、少なくともその一部の組成比、層厚および不純物濃度の少なくともいずれかが異なるようにして、該第一半導体発光素子と該第二半導体発光素子の素子特性を異ならせている。
さらに、好ましくは、本発明の半導体発光装置において、前記第一半導体発光素子を構成する第一多層積層膜と、前記第二半導体発光素子を構成する第二多層積層膜を、少なくともその一部の組成比、層厚および不純物濃度の少なくともいずれかが異なるようにして、該第一半導体発光素子と該第二半導体発光素子の発光波長を異ならせている。
さらに、好ましくは、本発明の半導体発光装置において、前記第一活性層と前記第二活性層は、構成元素が同じで、それぞれ異なる組成比を有している。
さらに、好ましくは、本発明の半導体発光装置において、前記第一活性層と前記第二活性層は、互いに異なる構成元素を含む。
さらに、好ましくは、本発明の半導体発光装置における基板の少なくとも表面部分が、GaAs、GaAsP、GaPおよびInPの中から選択される化合物を含んでいる。
さらに、好ましくは、本発明の半導体発光装置における第一多層積層膜と前記第二多層積層膜がそれぞれ、Al、Ga、In、AsおよびPの中から選択される元素によって構成される層を少なくとも一層含む多層積層膜からなっている。
さらに、好ましくは、本発明の半導体発光装置において、前記第一半導体発光素子および前記第二半導体発光素子に加えて一または複数の半導体発光素子が前記基板上に設けられている。
さらに、好ましくは、本発明の半導体発光装置における第一半導体発光素子および第二半導体発光素子は共に半導体レーザ素子である。
さらに、好ましくは、本発明の半導体発光装置において、前記第一半導体発光素子はCD用の半導体レーザ素子であり、前記第二半導体発光素子はDVD用の半導体レーザ素子である。
さらに、好ましくは、本発明の半導体発光装置における第一半導体発光素子の発光波長が780nm帯であり、前記第二半導体発光素子の発光波長が650nm帯である。
さらに、好ましくは、本発明の半導体発光装置における半導体発光素子の少なくとも一方が発光ダイオード素子である。
さらに、好ましくは、本発明の半導体発光装置において、前記第一半導体発光素子および前記第二半導体発光素子は、互いに発光パワーが異なっているかまたは同一である。
上記構成により、以下に、本発明の作用について説明する。
本発明にあっては、基板上に、マスク層さらに、第一半導体発光素子を構成する第一多層積層膜をエピタキシャル成長法により形成して、第一半導体発光素子の形成領域上の第一多層積層膜を残して、第二半導体発光素子の形成領域上の第一多層積層膜を除去した後、第二半導体発光素子の形成領域上のマスク層を除去する。これにより、第一半導体発光素子の形成領域には平坦で均一な第一多層積層膜が形成され、また、第二半導体発光素子の形成領域には平坦な基板表面が現れている。その基板表面上に、第二半導体発光素子を構成する第二多層積層膜をエピタキシャル成長法により形成して、第二半導体発光素子の形成領域上の第二多層積層膜を残して、その他の領域の第二多層積層膜を除去する。これにより、第二半導体発光素子の形成領域に平坦で均一な第二多層積層膜が形成される。
また、第一多層積層膜が選択成長されず、かつ、マスク層に対して第一多層積層膜が選択的にエッチング除去され、基板に対してマスク層が選択的にエッチング除去される構成元素によりマスク層を形成することにより、基板上にマスク層の一部が残ったりせず、平坦な基板面が現れて、第一半導体発光素子を構成する第一多層積層膜および、第二半導体発光素子を構成する第二多層積層膜の両方とも、均一性および平坦性が良好となり、高性能で高品質な半導体発光素子を再現性良く作製することが可能となる。
以上説明したように、本発明によれば、第一多層積層膜が選択成長されず、かつ、マスク層に対して第一多層積層膜が選択的にエッチング除去され、基板に対してマスク層が選択的にエッチング除去される構成元素によりマスク層を形成することにより、第一半導体発光素子を構成する第一多層積層膜および、第二半導体発光素子を構成する第二多層積層膜の両方とも、均一性および平坦性が良好で、高性能で高品質な半導体発光素子を再現性良く作製することが可能となる。
以下に、本発明の半導体発光装置の製造方法における実施形態を、第一半導体レーザ素子としてCD再生用の780nm帯半導体レーザ素子と、第二半導体レーザ素子としてDVD再生用の650nm帯半導体レーザ素子とが1チップ上に搭載されたモノリシック半導体レーザ装置の製造方法に適用した場合について、図面を参照しながら詳細に説明する。
図1は、本発明の実施形態に係るモノリシック半導体レーザ装置の構成例を示す要部断面図である。
図1において、本実施形態のモノリシック半導体レーザ装置20は、n型GaAsバッファ層2が形成されたn型GaAs基板1上に(またはn型GaAsバッファ層2上に)、CD用の第一半導体レーザ素子21と、DVD用の第二半導体レーザ素子22とが設けられている。
第一半導体レーザ素子21は、n型GaAsバッファ層2上に形成されたGaInPマスク層3上に、n型GaAsバッファ層4、n型AlGaAsクラッド層5、活性層6、p型AlGaAsクラッド層7およびp型GaAsキャップ層8からなる第一多層積層膜21aが設けられている。この第一多層積層膜21aは、p型AlGaAsクラッド層7の途中までエッチング除去されており、その除去部上にn型GaAs電流ブロック層16が形成されて、ロスガイド構造が構成されている。
第二半導体レーザ素子22は、n型GaAsバッファ層2上に、n型GaInPバッファ層10、n型AlGaInPクラッド層11、活性層12、p型AlGaInPクラッド層13およびp型GaAsキャップ層14からなる第二多層積層膜22aが設けられている。この第二多層積層膜22aは、p型AlGaInPクラッド層13の途中までエッチング除去されており、その除去部上にn型GaAs電流ブロック層16が設けられて、ロスガイド構造が構成されている。
さらに、第一半導体レーザ素子21のp型キャップ層8および第二半導体レーザ素子22のp型キャップ層14上にはp型電極17が設けられ、n型基板1の裏面側にはn型電極18が設けられている。
この場合のGaInPマスク層3は、第一多層積層膜21aが選択成長されず、かつGaInPマスク層3に対して第一多層積層膜21aが選択的にエッチング除去可能とされ、また、n型GaAsバッファ層2に対してGaInPマスク層3が選択的にエッチング除去可能とされる構成元素を含んでいる。
以下に、本実施形態のモノリシック半導体レーザ装置20の製造方法について、図2〜図4を用いて詳細に説明する。
図2(a)〜図4(g)は、図1のモノリシック半導体レーザ装置20における各製造工程を説明するための要部断面図である。
まず、図2(a)に示すように、n型GaAs基板1上に、例えばMOCVD法などのエピタキシャル成長法により、マスク層としてn型GaAsバッファ層2およびGaInPマスク層3をこの順に膜成長させる。引き続いて、GaInPマスク層3上に、n型GaAsバッファ層4、n型AlGaAsクラッド層5、AlGaAs多重量子井戸活性層6、p型AlGaAsクラッド層7さらにGaAsキャップ層8をこの順に順次膜成長させて、第一半導体発光素子としての第一半導体レーザ素子21を構成する第一多層積層膜21aを形成する。このとき、GaInPマスク層3は、第一半導体レーザ素子21を構成する第一多層積層膜21aが選択成長しない構成元素によって形成されているため、第一半導体レーザ素子21の形成領域および、第二半導体レーザ素子22の形成領域にわたって、均一性および平坦性が良好な第一多層積層膜が成長される。
次に、図2(b)に示すように、第一半導体レーザ素子21の形成領域上に形成された第一多層積層膜21a上をレジストマスク9で保護し、硫酸と過酸化水素水系のエッチング液により、第二半導体レーザ素子22の形成領域上の第一多層積層膜21aのみをエッチング除去する。このとき、GaInPマスク層3は、第一多層積層膜21aだけが選択的にエッチング除去可能な構成元素によって形成されており、硫酸と過酸化水素水系のエッチング液によってエッチングされず、エッチングストップ層として機能するため、第一多層積層膜を完全に除去することができる。
さらに、図3(c)に示すように、塩酸によるウェットエッチングにより、GaInPマスク層3を完全に除去する。このとき、GaInPマスク層3は、n型GaAsバッファ層2が形成されたn型GaAs基板1(またはn型GaAsバッファ層2)に対して選択的にエッチング除去可能な構成元素によって形成されており、n型GaAs基板1およびn型GaAsバッファ層2は塩酸によってエッチングされず、GaInPマスク層3のみが完全に除去されるため、エッチングされた基板表面(n型GaAsバッファ層2の表面)はn型GaAs基板1の表面と同等に平坦性が良好である。
さらに、図3(d)に示すように、例えばMOCVD法などのエピタキシャル成長法により、n型GaAsバッファ層2が形成されたn型GaAs基板1上(またはn型GaAsバッファ層2上)に、n型GaInPバッファ層10、n型AlGaInpクラッド層11、GaInP・AlGaInP多重量子井戸活性層12、p型AlGaInPクラッド層13さらにp型GaAsキャップ層14をこの順に順次膜成長させて、第二半導体発光素子としての第二半導体レーザ素子22を構成する第二多層積層膜22aを順次膜成長させる。このとき、第二多層積層膜22aは、平坦性が良好な表面(n型GaAsバッファ層2の表面)上に形成されるため、均一性および平坦性が良好な第二多層積層膜22aが膜成長される。
さらに、図4(e)に示すように、第二半導体レーザ素子22の形成領域におけるp型GaAsキャップ層14上をレジストマスク15で保護し、硫酸と過酸化水素水系のエッチング液によりp型GaAsキャップ層14以外の選択エッチングを行い、塩酸系のエッチング液によりAlGaInP層およびGaInP層のエッチングを行って、第一半導体レーザ素子21の形成領域上に積層された第二多層積層膜22aだけをエッチング除去すると共に、第一半導体レーザ素子21の形成領域と第二半導体レーザ素子22の形成領域間を素子分離する。
さらに、図4(f)に示すように、フォトリソグラフィー技術、ドライエッチング技術およびウェットエッチング技術により、第一半導体レーザ素子21の領域と第二半導体レーザ素子22の領域の両方にリッジストライプ部を形成し、リッジストライプ部の両側にn型GaAs電流ブロック層16を形成して、ロスガイド型リッジストライプ構造を形成する。
さらに、第一半導体レーザ素子21の領域と第二半導体レーザ素子22の領域の境界部のn型GaAs層をフォトリソグラフィー技術とウェットエッチング技術により除去し、第一半導体レーザ素子21の領域と第二半導体レーザ素子22の領域間をさらに素子分離することもできる。
さらに、図4(g)に示すように、p型キャップ層8および14側にp型電極17を形成し、n型GaAs基板1の裏面側にn型電極18を形成する。
このようにして、第一半導体レーザ素子21と第二半導体レーザ素子22が一つのチップ上に搭載されたモノリシック半導体レーザ装置20を作製することができる。
以上により、本実施形態のモノリシック半導体レーザ装置20の製造方法にあっては、n型GaAsバッファ層2上にマスク層3さらに第一多層積層膜21aを形成し、第二半導体レーザ素子22の形成領域上の第一多層積層膜21aを除去した後、さらに、第二半導体レーザ素子22の形成領域上のマスク層3を除去する。そのn型GaAsバッファ層2および第一多層積層膜21a上に、第二半導体レーザ素子22を構成する第二多層積層膜22aを形成して、第二半導体レーザ素子22の形成領域上の第二多層積層膜22aを残して、その他の領域の第二多層積層膜22aを除去する。第一多層積層膜が選択成長されず、かつマスク層に対して第一多層積層膜が選択的にエッチング除去され、また、n型GaAsバッファ層2に対してマスク層が選択的にエッチング除去される構成元素でマスク層形成する。これによって、第一半導体レーザ素子21を構成する第一多層積層膜21aと、第二半導体レーザ素子22を構成する第二多層積層膜22aとが、両方とも平坦性および均一性に優れ、高品質を有するため、高性能で高品質な第一半導体レーザ素子21と第二半導体レーザ素子22が一つのチップ上に搭載されたモノリシック半導体レーザ装置20を製造することができる。
なお、本発明は、本実施形態に限定されるものではない。例えば、半導体発光素子は、半導体レーザ素子に限らず、発光ダイオード素子を作製することも可能である。また、発光波長についても、CD用の780nm帯とDVD用の650nm帯に限定されるものではない。
また、複数個の半導体発光素子は、発光波長が異なる場合だけでなく、発光波長が同じで発光パワーが異なるなど、素子特性が異なってもよい。第一多層積層膜と第二多層積層膜は、少なくともその一部の組成比、層厚および不純物濃度のいずれか一つが異なるように形成することによって、第一半導体発光素子21と第二半導体発光素子22の発光波長を異ならせたり、素子特性を異ならせることができる。また、第一活性層6と第二活性層12は、構成元素が同じでそれぞれ異なる組成比により形成してもよく、互いに異なる構成元素により形成してもよい。
さらに、複数個の半導体発光素子を有していればよく、同一の半導体発光素子であってもよい。半導体発光素子は、本実施形態のように2個でなく、3個以上であってもよい。
さらに、半導体レーザ素子の構造は、ロスガイド構造に限られず、ゲインガイド構造、リアルガイド構造、さらに自励発振型など、様々な構造の半導体レーザ装置に適用可能である。
GaInPマスク層3は、第一多層積層膜21が選択成長されず、かつ、第一多層積層膜21aとn型GaAs基板1(またはn型GaAsバッファ層2)に対して選択的にエッチング除去される構成元素からなるものであればよく、GaInPマスク層3に限らない。
基板1としては、その表面に、例えばGaAs、GaAsP、GaPおよびInPの中から選択される化合物を含む基板を用いることができる。ここでは、基板1上にn型GaAsバッファ層2が形成されている。また、GaInPマスク層3は、Al、Ga、In、AsおよびPの中から選択される元素を含み、第一導電型の第一クラッド層5と少なくとも一つが異なる構成元素であって、かつ、基板1と少なくとも一つが異なる構成元素からなるものを形成する。また、第一多層積層膜21aと第二多層積層膜22aは、Al、Ga、In、AsおよびPの中から選択される元素によって構成される層を少なくとも一層含む多層積層膜を形成することができる。
第一多層積層膜21aを除去する工程においては、第一多層積層膜21aがエッチングされ、GaInPマスク層3がエッチングされないエッチング液を用いてエッチングを行うことができる。また、GaInPマスク層3を除去する工程においては、GaInPマスク層3がエッチングされ、n型GaAs基板1(またはn型GaAsバッファ層2)がエッチングされないエッチング液を用いてエッチングを行うことができる。
以上のように、本発明の好ましい実施形態を用いて本発明を例示してきたが、本発明は、この実施形態に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。
本発明は、光ディスクに記録・再生などを行う光学ピックアップ装置などに用いられ、基板上に二つ以上の半導体発光素子を搭載した半導体発光装置およびその製造方法の分野において、基板(またはn型GaAsバッファ層)上にマスク層さらに第一多層積層膜を形成し、第二半導体レーザ素子の形成領域上の第一多層積層膜を除去した後、さらに、第二半導体レーザ素子の形成領域上のマスク層を除去する。その基板(またはn型GaAsバッファ層)および第一多層積層膜上に、第二半導体レーザ素子を構成する第二多層積層膜を形成して、第二半導体レーザ素子の形成領域上の第二多層積層膜を残して、その他の領域の第二多層積層膜を除去する。また、第一多層積層膜が選択成長されず、かつマスク層に対して第一多層積層膜が選択的にエッチング除去され、また、基板(またはn型GaAsバッファ層)に対してマスク層が選択的にエッチング除去される構成元素でマスク層形成する。これによって、第一半導体発光素子を構成する第一多層積層膜および、第二半導体発光素子を構成する第二多層積層膜の両方とも、均一性および平坦性が良好とすることができて、高性能で高品質な半導体発光素子を再現性良く作製することができる。
本発明の実施形態に係るモノリシック半導体レーザ装置の構成例を示す要部断面図である。 (a)および(b)は、本発明の実施形態に係る半導体レーザ装置の製造工程(その1)を示す要部断面図である。 (c)および(d)は、本発明の実施形態に係る半導体レーザ装置の製造工程(その2)を示す要部断面図である。 (e)〜(g)は、本発明の実施形態に係る半導体レーザ装置の製造工程(その3)を示す要部断面図である。 従来のモノリシック半導体レーザ装置の構成例を示す要部断面図である。 (a)〜(c)は、図5のモノリシック半導体レーザ装置の製造工程(その1)を説明するための要部断面図である。 (d)〜(f)は、図5のモノリシック半導体レーザ装置の製造工程(その2)を説明するための要部断面図である。 (a)〜(c)は、特許文献1に開示された従来のモノリシック半導体レーザ装置の製造工程(その1)を説明するための要部断面図である。 (d)〜(f)は、特許文献1に開示された従来のモノリシック半導体レーザ装置の製造工程(その2)を説明するための要部断面図である。 (g)および(h)は、特許文献1に開示された従来のモノリシック半導体レーザ装置の製造工程(その3)を説明するための要部断面図である。
符号の説明
1 n型GaAs基板
2 n型GaAsバッファ層
3 GaInPマスク層
4 n型GaAsバッファ層
5 n型AlGaAsクラッド層
6 活性層
7 p型AlGaAsクラッド層
8 p型GaAsキャップ層
9 レジストマスク
10 n型GaInPバッファ層
11 n型AlGaInPクラッド層
12 活性層
13 p型AlGaInPクラッド層
14 p型GaAsキャップ層
15 レジストマスク
16 n型GaAs電流ブロック層
17 p型電極
18 n型電極
19 絶縁膜マスク
20 モノリシック半導体レーザ装置
21 第一半導体レーザ素子
21a 第一多層積層膜
22 第二半導体レーザ素子
22a 第二多層積層膜

Claims (36)

  1. 基板上に少なくとも第一半導体発光素子および第二半導体発光素子を形成する半導体発光装置の製造方法において、
    該基板上に、マスク層さらに、該第一半導体発光素子を構成する第一多層積層膜を形成するマスク層・第一多層積層膜形成工程と、
    該第一半導体発光素子の形成領域上の該第一多層積層膜を残して、該第二半導体発光素子の形成領域上の該第一多層積層膜を除去する工程と、
    該第二半導体発光素子の形成領域上のマスク層を除去する工程と、
    該基板および該第一多層積層膜上に、該第二半導体発光素子を構成する第二多層積層膜を形成する第二多層積層膜形成工程と、
    該第二半導体発光素子の形成領域上の該第二多層積層膜を残して、その他の領域の該第二多層積層膜を除去する工程とを有する半導体発光装置の製造方法。
  2. 前記マスク層・第一多層積層膜形成工程は、前記第一多層積層膜として、少なくとも第一導電型の第一クラッド層、第一活性層および第二導電型の第二クラッド層をこの順に形成し、
    前記第二多層積層膜形成工程は、前記第二多層積層膜として、少なくとも第一導電型の第三クラッド層、第二活性層および第二導電型の第四クラッド層をこの順に形成する請求項1に記載の半導体発光装置の製造方法。
  3. 前記第一多層積層膜は、前記第一導電型の第一クラッド層下に第一導電型のバッファ層を有し、前記第二導電型の第二クラッド層上に第二導電型のキャップ層を有し、
    前記第二多層積層膜は、前記第一導電型の第三クラッド層下に第一導電型のバッファ層を有し、前記第二導電型の第四クラッド層上に第二導電型のキャップ層を有する請求項2に記載の半導体発光装置の製造方法。
  4. 前記マスク層・第一多層積層膜形成工程は、前記マスク層および第一多層積層膜をエピタキシャル成長法により形成し、前記第二多層積層膜形成工程は、前記第二多層積層膜をエピタキシャル成長法により形成する請求項1または2に記載の半導体発光装置の製造方法。
  5. 前記マスク層・第一多層積層膜形成工程による前記マスク層の形成は、前記第一多層積層膜が選択成長されず、かつ、該マスク層に対して該第一多層積層膜が選択的にエッチング除去可能とされ、前記基板に対して該マスク層が選択的にエッチング除去可能とされる構成元素により該マスク層を形成する請求項1に記載の半導体発光装置の製造方法。
  6. 前記マスク層は、Al、Ga、In、AsおよびPの中から選択される元素を含み、前記第一多層積層膜が接する層側の構成元素と少なくとも一つが異なる構成元素であって、かつ、前記基板表面側の構成元素と少なくとも一つが異なる構成元素により形成する請求項1〜5のいずれかに記載の半導体発光装置の製造方法。
  7. 前記第一多層積層膜と前記第二多層積層膜を、少なくともその一部の組成比、層厚および不純物濃度の少なくともいずれかが異なるように形成して、前記第一半導体発光素子と前記第二半導体発光素子の素子特性を異ならせる請求項1または2に記載の半導体発光装置の製造方法。
  8. 前記第一多層積層膜と前記第二多層積層膜を、少なくともその一部の組成比、層厚および不純物濃度の少なくともいずれかが異なるように形成して、前記第一半導体発光素子と前記第二半導体発光素子の発光波長を異ならせる請求項1または7に記載の半導体発光装置の製造方法。
  9. 前記第一活性層と前記第二活性層を、構成元素が同じで、それぞれ異なる組成比により形成する請求項2に記載の半導体発光装置の製造方法。
  10. 前記第一活性層と前記第二活性層を、互いに異なる構成元素により形成する請求項2に記載の半導体発光装置の製造方法。
  11. 前記基板の少なくとも表面部分が、GaAs、GaAsP、GaPおよびInPの中から選択される化合物を含む請求項1に記載の半導体発光装置の製造方法。
  12. 前記第一多層積層膜と前記第二多層積層膜がそれぞれ、Al、Ga、In、AsおよびPの中から選択される元素によって構成される層を少なくとも一層含む多層積層膜をそれぞれ形成する請求項1または2に記載の半導体発光装置の製造方法。
  13. 前記第一多層積層膜を除去する工程において、該第一多層積層膜がエッチングされ、前記マスク層がエッチングされないエッチング液を用いてエッチングを行い、
    前記マスク層を除去する工程において、該マスク層がエッチングされ、前記基板がエッチングされないエッチング液を用いてエッチングを行う請求項1に記載の半導体発光装置の製造方法。
  14. 前記第一多層積層膜を除去する工程において、硫酸および過酸化水素水系のエッチング液によりエッチングを行い、
    前記マスク層を除去する工程において、塩酸によりエッチングを行う請求項13に記載の半導体発光装置の製造方法。
  15. 前記第一半導体発光素子および前記第二半導体発光素子に加えて一または複数の半導体発光素子が前記基板上に設けられている請求項1に記載の半導体発光装置の製造方法。
  16. 前記第一半導体発光素子および前記第二半導体発光素子は共に半導体レーザ素子である請求項1、7、8および15のいずれかに記載の半導体発光装置の製造方法。
  17. 前記第一半導体発光素子はCD用の半導体レーザ素子であり、前記第二半導体発光素子はDVD用の半導体レーザ素子である請求項16に記載の半導体発光装置の製造方法。
  18. 前記第一半導体発光素子の発光波長が780nm帯であり、前記第二半導体発光素子の発光波長が650nm帯である請求項16に記載の半導体発光装置の製造方法。
  19. 前記半導体発光素子の少なくとも一方が発光ダイオード素子である請求項1、7、8および15のいずれかに記載の半導体発光装置の製造方法。
  20. 前記第一半導体発光素子および前記第二半導体発光素子は、互いに発光パワーが異なっているかまたは同一である請求項15、16および19のいずれかに記載の半導体発光装置の製造方法。
  21. 基板上に少なくとも第一半導体発光素子および第二半導体発光素子が設けられた半導体発光装置において、
    該基板上に設けられたマスク層上に、該第一半導体発光素子として、少なくとも第一導電型の第一クラッド層、第一活性層および第二導電型の第二クラッド層がこの順に設けられ、
    該基板上に、該第二半導体発光素子として、少なくとも第一導電型の第三クラッド層、第二活性層および第二導電型の第四クラッド層がこの順に設けられている半導体発光装置。
  22. 前記第一半導体発光素子は、前記第一導電型の第一クラッド層下に第一導電型のバッファ層を有すると共に、前記第二導電型の第二クラッド層上に第二導電型のキャップ層を有し、
    前記第二半導体発光素子は、前記第一導電型の第三クラッド層下に第一導電型のバッファ層を有すると共に、前記第二導電型の第四クラッド層上に第二導電型のキャップ層を有する請求項21に記載の半導体発光装置。
  23. 前記マスク層は、前記第一多層積層膜が選択成長されず、かつ、該マスク層に対して該第一多層積層膜が選択的にエッチング除去可能とされ、前記基板に対して該マスク層が選択的にエッチング除去可能とされる構成元素を含む請求項21に記載の半導体発光装置。
  24. 前記マスク層は、Al、Ga、In、AsおよびPの中から選択される元素を含み、前記第一多層積層膜が接する層側の構成元素と少なくとも一つが異なる構成元素を含み、かつ、前記基板表面側の構成元素と少なくとも一つが異なる構成元素を含む請求項21または23に記載の半導体発光装置。
  25. 前記第一半導体発光素子を構成する第一多層積層膜と、前記第二半導体発光素子を構成する第二多層積層膜を、少なくともその一部の組成比、層厚および不純物濃度の少なくともいずれかが異なるようにして、該第一半導体発光素子と該第二半導体発光素子の素子特性を異ならせている請求項21または22に記載の半導体発光装置。
  26. 前記第一半導体発光素子を構成する第一多層積層膜と、前記第二半導体発光素子を構成する第二多層積層膜を、少なくともその一部の組成比、層厚および不純物濃度の少なくともいずれかが異なるようにして、該第一半導体発光素子と該第二半導体発光素子の発光波長を異ならせている請求項21または25に記載の半導体発光装置。
  27. 前記第一活性層と前記第二活性層は、構成元素が同じで、それぞれ異なる組成比を有している請求項22に記載の半導体発光装置。
  28. 前記第一活性層と前記第二活性層は、互いに異なる構成元素を含む請求項22に記載の半導体発光装置。
  29. 前記基板の少なくとも表面部分が、GaAs、GaAsP、GaPおよびInPの中から選択される化合物を含んでいる請求項21に記載の半導体発光装置。
  30. 前記第一多層積層膜と前記第二多層積層膜がそれぞれ、Al、Ga、In、AsおよびPの中から選択される元素によって構成される層を少なくとも一層含む多層積層膜からなっている請求項25または26に記載の半導体発光装置。
  31. 前記第一半導体発光素子および前記第二半導体発光素子に加えて一または複数の半導体発光素子が前記基板上に設けられている請求項21に記載の半導体発光装置。
  32. 前記第一半導体発光素子および前記第二半導体発光素子は共に半導体レーザ素子である請求項21、25、26および31のいずれかに記載の半導体発光装置。
  33. 前記第一半導体発光素子はCD用の半導体レーザ素子であり、前記第二半導体発光素子はDVD用の半導体レーザ素子である請求項31または32に記載の半導体発光装置。
  34. 前記第一半導体発光素子の発光波長が780nm帯であり、前記第二半導体発光素子の発光波長が650nm帯である請求項32または33に記載の半導体発光装置。
  35. 前記半導体発光素子の少なくとも一方が発光ダイオード素子である請求項21、25、26および31のいずれかに記載の半導体発光装置。
  36. 前記第一半導体発光素子および前記第二半導体発光素子は、互いに発光パワーが異なっているかまたは同一である請求項31、32および35のいずれかに記載の半導体発光装置。
JP2005077917A 2005-03-17 2005-03-17 半導体発光装置およびその製造方法 Pending JP2006261445A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005077917A JP2006261445A (ja) 2005-03-17 2005-03-17 半導体発光装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005077917A JP2006261445A (ja) 2005-03-17 2005-03-17 半導体発光装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2006261445A true JP2006261445A (ja) 2006-09-28

Family

ID=37100337

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005077917A Pending JP2006261445A (ja) 2005-03-17 2005-03-17 半導体発光装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2006261445A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000307191A (ja) * 1999-04-22 2000-11-02 Victor Co Of Japan Ltd 半導体レ−ザ装置の製造方法
JP2004228502A (ja) * 2003-01-27 2004-08-12 Nec Compound Semiconductor Devices Ltd モノリシック半導体レーザおよび製造方法
JP2005044993A (ja) * 2003-07-22 2005-02-17 Sharp Corp 半導体レーザ素子およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000307191A (ja) * 1999-04-22 2000-11-02 Victor Co Of Japan Ltd 半導体レ−ザ装置の製造方法
JP2004228502A (ja) * 2003-01-27 2004-08-12 Nec Compound Semiconductor Devices Ltd モノリシック半導体レーザおよび製造方法
JP2005044993A (ja) * 2003-07-22 2005-02-17 Sharp Corp 半導体レーザ素子およびその製造方法

Similar Documents

Publication Publication Date Title
JP2007158195A (ja) 半導体レーザ素子およびその製造方法
JP2009212386A (ja) 半導体光素子の製造方法
JP2008021885A (ja) 半導体ウェハ、半導体素子、半導体ウェハの製造方法、半導体素子の製造方法
JP5273459B2 (ja) 半導体レーザの製造方法
JP2001244569A (ja) 半導体レーザ発光装置の製造方法
JP2005183621A (ja) 半導体発光装置の製造方法
JP2006261446A (ja) 半導体発光装置の製造方法
JP2006261445A (ja) 半導体発光装置およびその製造方法
JP2005191547A (ja) 半導体レーザ素子及びその製造方法
JP4253461B2 (ja) 半導体レーザ素子およびその製造方法
JP2006303052A (ja) 半導体レーザ装置及び半導体レーザ装置の製造方法
JP2008066384A (ja) 半導体レーザ装置及びその製造方法
KR100674835B1 (ko) 다파장 반도체 레이저 제조방법
JP4973261B2 (ja) 窒化物半導体素子およびその製造方法
JP2010258273A (ja) 半導体レーザの製造方法
KR20090036505A (ko) 모노리식 반도체 레이저의 제조방법
JP2006324552A (ja) 赤色半導体レーザ素子及びその製造方法
JP2007081173A (ja) モノリシック2波長半導体レーザ及びその製造方法
JP2005064262A (ja) 半導体レーザ素子及びその製造方法
JP2006128609A (ja) リッジ導波型半導体レーザおよびその製造方法
JP2008098362A (ja) 半導体レーザ装置及びその製造方法
JP4027126B2 (ja) 半導体レーザ素子およびその製造方法
JP2009277926A (ja) 半導体発光装置およびその製造方法
JP2006351784A (ja) 半導体レーザ及びその製造方法。
JP3715638B2 (ja) 半導体発光素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20070302

Free format text: JAPANESE INTERMEDIATE CODE: A621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100819

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101008

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110620