JP2006253781A - 受信装置 - Google Patents

受信装置 Download PDF

Info

Publication number
JP2006253781A
JP2006253781A JP2005063634A JP2005063634A JP2006253781A JP 2006253781 A JP2006253781 A JP 2006253781A JP 2005063634 A JP2005063634 A JP 2005063634A JP 2005063634 A JP2005063634 A JP 2005063634A JP 2006253781 A JP2006253781 A JP 2006253781A
Authority
JP
Japan
Prior art keywords
reception
signal
level
circuit
determination
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005063634A
Other languages
English (en)
Inventor
Masahiro Umewaka
正博 梅若
Hiroya Yamamoto
洋也 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2005063634A priority Critical patent/JP2006253781A/ja
Publication of JP2006253781A publication Critical patent/JP2006253781A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Radio Transmission System (AREA)

Abstract


【課題】複数のアンテナで受信した受信信号のうち信号処理に用いるいずれか一つを適切に選択する。
【解決手段】複数のアンテナで夫々受信した受信信号のいずれか一つを選択して信号処理する受信装置において、前記複数のアンテナで夫々受信した受信信号の受信レベルの高い順に応じて一方のレベルから他方のレベルへと切り替わるエッジタイミングが早くなる複数の受信レベル判定信号を生成する受信レベル判定回路と、前記複数の受信レベル判定信号夫々の前記エッジタイミングの早い順を識別するとともに、当該識別したエッジタイミングの早い順に前記複数の受信信号のいずれか一つを選択する受信選択回路と、を有する。
【選択図】 図1

Description

本発明は、複数のアンテナで受信した信号のうちいずれか一つを選択して所定の信号処理をする受信装置に関する。
複数のアンテナで受信した信号のうち最も受信レベルの高い信号を選択して信号処理する、いわゆるダイバーシティ機構を備えた受信装置が知られている。そして、車載無線通信システム用の遠隔制御装置(例えば、無線キー装置)の受信装置においても、より高い受信レベルの信号を取得すべく、ダイバーシティ機構が採用されている。なお、このようなダイバーシティ機構を備えた従来の受信装置としては、例えば特許文献1に開示されている。
特開2000−78063号公報
ところで、最も受信レベルの高い信号を選択して信号処理する従来のダイバーシティ機構は、最も受信レベルの高い一のアンテナ(主軸アンテナ)で受信した主軸の受信信号がノイズ等の影響を受けた場合、残りのアンテナ(副軸アンテナ)で同サイクルで受信した副軸の受信信号がノイズの影響を受けていない可能性があるにも関わらず、ダイバーシティ機構の構成の複雑さに起因して、主軸の受信信号に代えて副軸の受信信号を信号処理に用いる試みをせずに破棄していた。よって、ノイズの影響を受け易い環境下では、送信装置との間の通信に遅延が生じたり、通信の継続性に支障をきたす可能性があった。
また、従来のダイバーシティ機構が、車載無線通信システムにおける遠隔制御装置等で用いられる受信装置である場合には、特に、電力消費の更なる抑制が要請されているが、前述したようにノイズに起因して通信の遅延が生じた場合、余計な電力消費がなされる可能性があった。
このように、従来のダイバーシティ機構は、複数のアンテナで受信した信号のうちいずれか一つを選択して信号処理する仕組みに改善の余地があった。
前述した課題を解決する主たる本発明は、複数のアンテナで夫々受信した受信信号のいずれか一つを選択して信号処理する受信装置において、前記複数のアンテナで夫々受信した受信信号の受信レベルの高い順に応じて一方のレベルから他方のレベルへと切り替わるエッジタイミングが早くなる複数の受信レベル判定信号を生成する受信レベル判定回路と、
前記複数の受信レベル判定信号夫々の前記エッジタイミングの早い順を識別するとともに、当該識別したエッジタイミングの早い順に前記複数の受信信号のいずれか一つを選択する受信選択回路と、を有することとする。
本発明によれば、複数のアンテナで受信した受信信号のうち信号処理に用いるいずれか一つを適切に選択することができる。
<受信装置の構成>
本発明の一実施形態に係る受信装置の構成について、図2、図3、図4、図5、図6、図7を適宜参照しつつ、図1に示す一構成例をもとに説明する。
受信装置10は、主として、3軸アンテナ12a〜12cで夫々受信した3つの受信信号X_ANT,Y_ANT,Z_ANTのうちいずれか一つを選択し、その選択した一つの受信信号について所定の処理(例えば復調処理等)を実行するものである。さらに、受信装置10は、選択した一つの受信信号(X_ANT or Y_ANT or Z_ANT)以外の残りの受信信号の処理を行う受信系統の少なくとも一部の回路の動作を停止させて、トータル消費電力の抑制を図るものである。
3軸アンテナ12a〜12cは、それぞれ順に、X軸アンテナ12a、Y軸アンテナ12b、Z軸アンテナ12cである。3軸アンテナ12a〜12cのように、受信装置10が有するアンテナとしては、夫々の軸方向が異なる、すなわち夫々の偏波方向が異なるように設けるのが好適である。なぜなら、アンテナを搭載した小型の携帯装置である場合、アンテナが任意の姿勢を取り得ることになる。よって、受信装置10は、偏波方向が夫々異なる3軸アンテナ12a〜12cを用いることで、受信感度すなわち受信レベルの高い受信信号を取得できる確率が高くなる。なお、3軸アンテナ12a〜12cに限定されるものではなく、3軸以外の複数軸のアンテナを採用してもよい。
受信レベル判定回路14a〜14cは、3軸アンテナ12a〜12cで夫々受信された受信信号X_ANT,Y_ANT,Z_ANTの各受信レベル(信号強度)の高い順に応じて、一方のレベル(例えば、Lレベル)から他方のレベル(例えば、Hレベル)へと切り替わるエッジタイミング(例えば、立ち上がりタイミング)が早くなる受信レベル判定信号X_IN,Y_IN,Z_INを生成するものである。詳述すると、例えば、受信レベル判定回路14a〜14cは、図3(a)に示すように、受信信号X_ANT,Y_ANT,Z_ANTの順に受信レベル(例えば、振幅レベル)が高い場合、その旨を受信選択回路16へと通知すべく、図3(b)に示すように、受信レベル判定信号X_IN,Y_IN,Z_INの順にLレベルからHレベルへと立ち上げる。
換言すると、受信レベル判定信号X_IN,Y_IN,Z_INのうち、LレベルからHレベルへ最も立ち上がりの早い一つの受信レベル判定信号(X_IN or Y_IN or Z_IN)に対応した受信信号X_ANT,Y_ANT,Z_ANTのいずれか一つが、最も受信レベルが高いことになる。反対に、受信レベル判定信号X_IN,Y_IN,Z_INのうち、LレベルからHレベルへ最も立ち上がりの遅い受信レベル判定信号(X_IN or Y_IN or Z_IN)に対応した受信信号X_ANT,Y_ANT,Z_ANTのいずれか一つが、最も受信レベルが低いことになる。
受信レベル判定回路14a〜14cは、例えば、図1に示すように、増幅器141a〜141c、整流器142a〜142c、比較器143a〜143c、参照電源144a〜144cを有する。なお、整流器142a〜142cは、例えば、図2に示すようにスイッチング素子1421a〜1421c、平滑用コンデンサ1422a〜1422cによる構成を呈する。
増幅器141a〜141cは、受信信号X_ANT,Y_ANT,Z_ANTを所定増幅率で増幅する。整流器142a〜142cは、増幅後の受信信号X_ANT,Y_ANT,Z_ANTのレベルに基づいて、スイッチング素子1421a〜1421cをON/OFFさせて平滑用コンデンサ1422a〜1422cへの充電(ONの場合)若しくは充電保持(OFFの場合)を行う。この結果、比較器143a〜143cの非反転(+)入力端子には増幅且つ半波整流後の受信信号X_ANT,Y_ANT,Z_ANTが印加される。
なお、受信信号X_ANT,Y_ANT,Z_ANTのレベルが高くなれば、その分、スイッチング素子1421a〜1421cの制御電極(例えば、ゲート電極)に印加される制御電圧が閾値電圧に到達するまでの時間が短縮化されることになる。さらに、受信信号X_ANT,Y_ANT,Z_ANTのレベルが高くなれば、その分、平滑用コンデンサ1422a〜1422cの充電電圧も高くなることになる。
一方、比較器143a〜143cの反転(−)入力端子には参照電源144a〜144cの閾値電圧Vrefが印加される。ここで、受信信号X_ANT,Y_ANT,Z_ANTのレベルが高くなれば、前述したスイッチング素子1421a〜1421cならびに平滑用コンデンサ1422a〜1422cの要因に基づき、その分、増幅且つ半波整流後の受信信号X_ANT,Y_ANT,Z_ANTが、参照電源144a〜144cの閾値電圧Vrefを超える時間も短縮化される。すなわち、受信レベル判定回路14a〜14cは、比較器143a〜143cにおいて、増幅且つ半波整流後の受信信号X_ANT,Y_ANT,Z_ANTのレベルが参照電源144a〜144cの閾値電圧Vrefを超えた時間順に、LレベルからHレベルへの立ち上りタイミングが早くなる受信レベル判定信号X_IN,Y_IN,Z_INを生成するのである。
このように、増幅器141a〜141cによって受信信号X_ANT,Y_ANT,Z_ANTのレベルの高低が強調されるとともに、整流器142a〜142cにおける平滑用コンデンサ1422a〜1422cの充電レベルも強調される。この結果、受信信号X_ANT,Y_ANT,Z_ANTの各レベルの高低の度合いが小さい場合であっても、比較器143a〜143cにおいて整流器142a〜142cの出力が閾値電圧Vrefに到達する期間の長短に大きく反映することになる。このように、図2に示す構成を呈する受信レベル判定回路14a〜14cは、受信レベルX_ANT,Y_ANT,Z_ANTの高い順を、より確実に、立ち上がりエッジの早い順に反映させることができる。
受信選択回路16は、受信レベル判定信号X_IN,Y_IN,Z_INが供給されて、受信レベル判定信号X_IN,Y_IN,Z_IN夫々のLレベルからHレベルへの立ち上がりタイミング順を識別する。そして、受信選択回路16は、識別した受信レベル判定信号X_IN,Y_IN,Z_INの立ち上がりタイミング順、すなわち受信信号X_ANT,Y_ANT,Z_ANTのレベルの高い順をもとに、3軸アンテナ12a〜12cのうちいずれか一つとする、選択優先順位の最も高い主軸アンテナ(12a or 12b or 12c)を決定するとともに、主軸アンテナ(12a or 12b or 12c)の受信信号(X_ANT or Y_ANT or Z_ANT)を用いた処理がなされる受信系統(受信レベル判定回路14a〜14cのいずれか一つ、3軸アンテナ12a〜12c夫々から復調回路20に至るまでの電気系統のいずれか一つ)を動作させる。
なお、受信選択回路16は、主軸アンテナ(12a or 12b or 12c)を決定する際に、識別した受信レベル判定信号X_IN,Y_IN,Z_INの立ち上がりタイミング順に基づいて、3軸アンテナ12a〜12cのうち主軸アンテナ(12a or 12b or 12c)以外の残り二つの副軸アンテナ(12a or 12b or 12c)の中においても選択優先順位を定めておく。
ここで、受信選択回路16は、主軸アンテナ(12a or 12b or 12c)を決定した際に、受信エラー判定回路26から主軸アンテナ(12a or 12b or 12c)の受信信号(X_ANT or Y_ANT or Z_ANT)が正常でない旨を示す受信エラー判定結果信号ERR(Hレベル)を所定期間内(受信開始から後述の検証期間T4内)に受信した場合には、現在の主軸アンテナ(12a or 12b or 12c)の受信信号(X_ANT or Y_ANT or Z_ANT)の選択を取り止める。そして、受信選択回路16は、残りの二つの副軸アンテナ(12a or 12b or 12c)のうちいずれか一つを、予め定めておいた選択優先順位に基づいて決定するとともに、決定した副軸アンテナ(12a or 12b or 12c)の受信信号(X_ANT or Y_ANT or Z_ANT)を用いた処理がなされる受信系統を動作させる。
さらに、受信選択回路16は、二つの副軸アンテナ(12a or 12b or 12c)のうちいずれか一つを決定した際に、その副軸アンテナ(12a or 12b or 12c)の受信信号(X_ANT or Y_ANT or Z_ANT)が正常でない旨を示す受信エラー判定結果信号ERR(Hレベル)が所定期間内(受信開始から後述の検証期間T4内)に供給された場合には、予め定めておいた選択優先順位に基づいて、最後の残り一つの副軸アンテナ(12a or 12b or 12c)を決定するとともに、その副軸アンテナ(12a or 12b or 12c)の受信信号(X_ANT or Y_ANT or Z_ANT)を用いた処理がなされる受信系統を動作させる。
このように、受信選択回路16は、従来のように受信信号X_ANT,Y_ANT,Z_ANTのレベルが確定した上でそのレベルの高低に基づいて受信信号X_ANT,Y_ANT,Z_ANTのいずれか一つを選択する場合と比較して、受信信号X_ANT,Y_ANT,Z_ANTのレベルの高低が確定せずともそれに応じた受信レベル判定信号X_IN,Y_IN,Z_INの立ち上がりタイミングの早さに基づき、受信信号X_ANT,Y_ANT,Z_ANTのいずれか一つを選択するので、その選択に要する時間が短縮化されることになる。
また、受信選択回路16は、受信エラー判定回路26で生成された受信エラー判定結果信号ERRに基づいて、現在の受信信号(X_ANT or Y_ANT or Z_ANT)の選択を取り止めて、ノイズ等の影響を受けていない可能性のある残りの受信信号(X_ANT or Y_ANT or Z_ANT)のいずれか一つを、受信レベル判定信号X_IN,Y_IN,Z_INの立ち上がりタイミングの早い順で選択する。これによって、ノイズの影響を受けたアンテナ(12a or 12b or 12c)以外でのアンテナ(12a or 12b or 12c)で受信した正常な受信信号を無駄にすることなく選択ならびに信号処理に使用できる。そして、不図示の送信装置との間の通信が継続して行われる。
なお、受信選択回路16は、3軸アンテナ12a〜12cのうちいずれか一つを選択した際に、その結果を示す選択結果信号SEL_X,SEL_Y,SEL_Zを出力することとする。ここで、選択結果信号SEL_X,SEL_Y,SEL_Zの各レベルは、X軸アンテナ12aを選択した場合には“H、L、L”となり、Y軸アンテナ12bを選択した場合には“L、H、L”となり、Z軸アンテナ12cを選択した場合には“L、L、H”となることとする。
スイッチング素子18a〜18cは、3軸アンテナ12a〜12c夫々と復調回路20との間に設けられる。スイッチング素子18a〜18cは、受信選択回路16より出力される選択結果信号SEL_X,SEL_Y,SEL_Zのうちいずれか一つが示すHレベルをもとに、いずれか一つがONするとともに残り二つがOFFする。すなわち、スイッチング素子18a〜18cのうちONとなるいずれか一つのスイッチング素子(18a or 18b or 18c)に対応した、3軸アンテナ12a〜12cのうちいずれか一つと、復調回路20と、が電気的に接続される。また、残り二つのスイッチング素子(18a or 18b or 18c)と、夫々に対応する二つのアンテナ(12a or 12b or 12c)と復調回路20との間は、電気的に遮断された状態となる。このように、スイッチング素子18a〜18cは、3軸アンテナ12a〜12cからスイッチング素子18a〜18cに至るまでの電気系統の電力消費を抑えるために設けられる。
復調回路20は、一般的に、AGC回路201、増幅器202、検波器203によって構成される。AGC回路201は、スイッチング素子18a〜18cのうちONとなるいずれか一つより供給された受信信号X_ANT,Y_ANT,Z_ANTのうちのいずれか一つの利得を安定化すべく自動調整する。増幅器202は、AGC回路201の出力を所定増幅率で増幅する。検波器203は、増幅器202の出力に対して検波(復調)を行い、その結果を示す検波結果信号DETを生成する。
受信エラー判定回路26は、前述したように、3軸アンテナ12a〜12cのうち選択されたいずれか一つで受信された一つの受信信号(X_ANT or Y_ANT or Z_ANT)のエラー有無を判定し、エラー有りと判定した場合にはHレベルの受信エラー判定結果信号ERRを出力するものである。例えば、図6に示すように、一つの受信信号(X_ANT or Y_ANT or Z_ANT)に応じた検波信号DETが、所定の開始許容期間T1内で所定パルス数を有する旨を正常とした場合、受信開始から所定の開始許容期間T1を超えても先頭パルス(先頭ビット)が検出不可能な場合に開始受信エラーとする。あるいは、所定の開始許容期間T1内において検波信号DETにノイズが混入した場合、その後、そのノイズに起因した無効なパルス(ビット)が生成され続ける恐れがある。この場合、例えば、受信開始から開始許容期間T1より余裕をもたせた所定の終了許容期間T2を設定しておき、受信開始から終了許容期間T2を越えても検波振動DETのパルス(ビット)が完結しない場合、終了受信エラーとする。
図4は、受信エラー判定回路26が前述した開始受信エラーを判定する場合において、その場合の回路構成例を示すものである。図4に示すように、この場合の受信エラー判定回路26は、カウンター部261と、カウンター部261のカウント値が開始許容期間T1に到達したか否かを監視するとともにその監視結果を示す監視結果信号TIME1を生成するタイマー部262と、タイマー部262において生成される監視結果信号TIME1と検波信号DETのパルス毎に生成されるワンショットパルス信号PULSEとに基づいて開始受信エラー判定結果信号ERR1を生成する受信エラー判定部263と、によって構成される。
詳述すると、まず、初期状態として、図4中に示す、入力イネーブル信号IN_EN、クロックイネーブル信号CLK_IN、クロック信号CLK、ワンショットパルス信号PULSEはLレベルとする。さらに、時刻設定信号TWAIT1〜7によって設定される7つの時刻のうち、例えば、設定すべき1つの時刻(開始許容期間T1)に応じた時刻設定信号TWAIT1のみをLレベルとし、残りの6つの時刻設定信号TWAIT2〜7を全てHレベルとする。すなわち、7つの時刻設定信号TWAIT1〜7の各レベルは“L,H,H,H,H,H,H”とする。この初期状態の場合、カウンター部261を構成する複数のフリップフロップ素子2613の各出力Qは全てLレベル、タイマー部262より出力される監視結果信号TIME1(設定時刻未到達時:Hレベル、設定時刻到達時:Lレベル)はHレベル、受信エラー判定部263より出力される開始受信エラー判定結果信号ERR1(正常時:Hレベル、エラー時:Lレベル)はLレベルとする。
なお、初期状態の場合の受信エラー判定部263内部では、ワンショットパルス信号PULSEがLレベルのままのため、フリップフロップ素子2632に対してAND素子2631を介してLレベルに保持されたクロック信号が供給される。このため、フリップフロップ素子2632の出力Q、すなわち開始検出信号START(開始検出時:Hレベル、開始未検出時:Lレベル)はLレベルのままであるが、監視結果信号TIME1はHレベルである。よって、NOR素子2633の出力はLレベルとなり、フリップフロップ素子2634に対してLレベルに保持されたクロック信号が供給される。このため、フリップフロップ素子2634の出力Q、すなわち開始受信エラー判定結果信号ERR1はLレベル(正常時)を保持する。
受信エラー判定回路26は、前述した初期状態において、エラー判定開始に伴って、LレベルからHレベルへと立ち上がる入力イネーブル信号IN_ENならびにクロックイネーブル信号CLK_ENを受信する。よって、カウンター部261の複数のフリップフロップ素子2613に対して、NAND素子2611とインバータ素子2612を介してクロック信号CLKが供給される。この結果、カウンター部261はカウント動作を開始する。
つぎに、タイマー部262において、論理回路2621の各出力がカウンター部261のカウント値を受けて順次変化することになる。ここで、時刻設定信号TWAIT1に対応する論理回路2621の各(OR素子の)出力レベルは紙面左側から右側に対して“L,H,H,H,H,H,H”である。よって、論理回路2621の各出力レベルが“L,H,H,H,H,H,H”となるとき、時刻設定信号TWAIT1〜7のレベル“L,H,H,H,H,H,H”と一致する。このとき、論理回路2622の各(NOR素子の)出力レベルは紙面左側から右側に対して“L,H”となる。そして、NAND素子2623の出力はHレベルとなり、インバータ素子2624の出力、すなわち監視結果信号TIME1はHレベルからLレベルへと切り替わる。
つぎに、受信エラー判定部263において、ワンショットパルス信号PULSEのレベルが初期状態のままである場合、すなわち、検波信号DETの開始パルスに応じた最初のワンショットパルス信号PULSEが供給されない状態である場合には、フリップフロップ素子2632より出力される開始検出信号STARTは初期状態と同じくLレベルのままである。ここで、監視結果信号TIME1はHレベルからLレベルへと切り替わったため、NOR素子2633の出力はLレベルからHレベルへと切り替わる。この結果、フリップフロップ素子2634の出力、すなわち開始受信エラー判定結果信号ERR1がLレベル(正常時)からHレベル(エラー時)へと切り替わる。
このように、受信エラー判定回路26は、前述した開始受信エラーを検出するのである。この結果、選択された一の受信信号(X_ANT or Y_ANT or Z_ANT)がノイズ等の影響を受けて予め定められた複数のパルスを構成せずに一方のレベル若しくは他方のレベルに固定された場合に、その旨を前述した開始受信エラーとして検出できる。そして、残りの受信信号(X_ANT or Y_ANT or Z_ANT)のうち、受信レベル判定信号X_IN,Y_IN,Z_INの立ち上がりタイミングの早い順で、正常に先頭パルスを検出可能なものを選択ならびに信号処理に使用するので、不図示の送信装置との間の通信が継続して行われる可能性が高くなる。
図5は、受信エラー判定回路26が前述した終了受信エラーを判定する場合において、その場合の回路構成例を示すものである。図5に示すように、この場合の受信エラー判定回路26は、カウンター部264と、カウンター部264のカウント値が所定の終了許容期間T2に到達したか否かを監視するとともにその監視結果を示す監視結果信号TIME2を生成するタイマー部265と、検波信号DETのパルス毎に生成されるワンショットパルス信号PULSEが完結した場合にその旨を示す完結検出信号ENDを生成するカウンター部266と、タイマー部265で生成される監視結果信号TIME2とカウンター部266で生成される完結検出信号ENDとに基づいて終了受信エラー判定結果信号ERR2を生成する受信エラー判定部267と、によって構成される。
詳述すると、まず、初期状態として、図5中に示す、入力イネーブル信号IN_EN、クロック信号CLK、ワンショットパルス信号PULSEはLレベルとする。この初期状態の場合、カウンター部264を構成するフリップ素子2641ならびに複数のフリップフロップ素子2643の出力は全てLレベル、タイマー部265より出力される監視結果信号TIME2(設定時刻到達時:Hレベル、設定時刻未到達時:Lレベル)はLレベル、カウンター部266より出力される完結検出信号END(完結検出時:Hレベル、完結未検出時:Lレベル)はLレベル、受信エラー判定部267より出力される終了受信エラー判定結果信号ERR2(正常時:Hレベル、エラー時:Lレベル)はLレベルとする。
なお、初期状態の場合の受信エラー判定部267内部では、完結検出信号ENDがLレベル且つ監視結果信号TIME2がLレベルのままであるため、NOR素子2671の出力はHレベルを保持する。この結果、フリップフロップ素子2672に対してHレベルに保持されたクロック信号が供給されるので、フリップフロップ素子2672の出力Q、すなわち終了受信エラー判定結果信号ERR2はLレベル(正常時)を保持する。
受信エラー判定回路26は、前述した初期状態において、エラー判定開始に伴って、LレベルからHレベルへと立ち上がる入力イネーブル信号IN_ENを受信する。よって、カウンター部264において、フリップフロップ素子2641の出力Qはワンショットパルス信号PULSEのエッジに基づいてHレベルとなり、複数のフリップフロップ素子2643に対して、AND素子2642を介してクロック信号CLKが供給される。この結果、カウンター部264はカウント動作を開始する。
つぎに、タイマー部265において、カウンター部264のカウント値として、複数のフリップフロップ素子2643の各出力Qが全てHレベルとなるとき、カウント初期値から所定の終了許容期間T2へと到達した旨を検出する。このとき、タイマー部265より出力される監視結果信号TIME2はLレベルからHレベルへと切り替わる。
つぎに、受信エラー判定部267において、ノイズ混入等によって検波信号DET、ひいてはワンショットパルス信号PULSEが完結しない場合、カウンター部266は完結検出信号ENDがLレベルのままである。よって、受信エラー判定部267において、LレベルからHレベルへと切り替わった監視結果信号TIME2とLレベルのままの完結検出信号ENDに基づいて、NOR素子2671の出力はLレベルからHレベルへと切り替わる。この結果、フリップフロップ素子2672の出力Q、すなわち終了受信エラー判定結果信号ERR2がLレベル(正常時)からHレベル(異常時)へと切り替わる。
このように、受信エラー判定回路26は、前述した終了受信エラーを検出するのである。この結果、選択された一の受信信号(X_ANT or Y_ANT or Z_ANT)がノイズ等の影響を受けて予め定められた終了許容期間T2内に完結せずに当該終了許容期間T2を超えてパルスを継続する場合に、それを終了受信エラーとして検出できる。そして、残りの受信信号(X_ANT or Y_ANT or Z_ANT)のうち、受信レベル判定信号X_IN,Y_IN,Z_INの立ち上がりタイミングの早い順で、正常に完結したものを選択ならびに信号処理に使用するので、不図示の送信装置との間の通信が継続して行われる可能性が高くなる。
なお、受信装置10は、図4及び図5に夫々示した受信エラー判定回路26を併用して設けた方が、前述した開始受信エラー及び終了受信エラーをともに検出可能となるため好適である。この場合、受信エラー判定回路26は、開始受信エラー判定結果信号ERR1と終了受信エラー判定結果信号ERR2のORをとったものを受信エラー判定結果信号ERRとすることとする。
ビット照合回路28は、復調回路20から受信する検波信号DETを、予め設定しておいた設定データSETと照合する。そして、ビット照合回路28は、その照合の結果、一致した旨を検出したときHレベルの照合結果信号MATCHを生成する。ここで、復調回路20と受信装置10全体を統括制御するCPU30との間には、スイッチング素子34が設けられており、スイッチング素子34はHレベルの照合結果信号MATCHに基づいてONする。このとき、復調回路20の検波信号DETがスイッチング素子34を介してCPU30へと供給される。この結果、CPU30は、供給された検波信号DETに基づいて所望の処理を実行する。
なお、ビット照合回路28は、図7に示すように、レジスタ281と、照合結果信号生成回路282と、によって構成される。レジスタ281は、検波信号DETに対して照合すべき予め定められた設定データSETが格納される。照合結果信号生成回路282は、レジスタ281に格納される設定データSETと検波信号DETの各ビットの照合をそのビット数分のExOR素子で行う。そして、全てのExOR素子の出力がLレベルの場合、最終段のNAND素子の出力、すなわち照合結果信号MATCHがHレベルとなる。
スイッチング素子32a〜32cは、受信レベル判定回路14a〜14cとそれに対して電源電位VDDを供給する電源ラインとの間に設けられる。スイッチング素子32a〜32cは、受信選択回路16より出力される選択結果信号SEL_X,SEL_Y,SEL_ZをOR演算するOR素子22の出力(ON:Lレベル、OFF:Hレベル)によりON/OFFする。すなわち、受信選択回路16が、3軸アンテナ12a〜12cのうちいずれか一つを選択した際に、OR素子22の出力はHレベルとなるので、スイッチング素子32a〜32cはOFFする。これにより、受信レベル判定が不要となる場合、受信レベル判定回路14a〜14cへの電源電位VDDの供給が停止され、受信装置10のトータル消費電力を抑制できる。
スイッチング素子32dは、復調回路20とそれに対して電源電位VDDを供給する電源ラインとの間に設けられる。スイッチング素子32dは、OR素子22の出力を論理反転させるインバータ素子24の出力(ON:Lレベル、OFF:Hレベル)によりON/OFFする。すなわち、受信選択回路16が、3軸アンテナ12a〜12cのうちいずれか一つを選択するまでの間、OR素子22の出力はLレベルとなりインバータ素子24の出力はHレベルとなるので、スイッチング素子32dはOFFする。これにより、復調回路20における信号処理が不要な場合、復調回路20への電源電位VDDの供給が停止され、受信装置10のトータル消費電力を抑制できる。
<受信選択回路>
本発明の一実施形態に係る受信選択回路16の構成について、図9、図10、図11、図12、図13、図14を適宜参照しつつ、図8に示す一構成例をもとに説明する。
受信選択回路16は、主軸決定回路161、副軸順番決定回路162a,162b,162c、選択制御回路163、出力制御回路164、によって構成される。
主軸決定回路161は、受信レベル判定回路14a〜14cから夫々供給される受信レベル判定信号X_IN,Y_IN,Z_INに関して、LレベルからHレベルへの立ち上がりが最も早いものを識別する。すなわち、主軸決定回路161は、LレベルからHレベルへの立ち上がりの最も早い受信レベル判定信号X_IN,Y_IN,Z_INのいずれか一つに対応した受信信号(X_ANT or Y_ANT or Z_ANT)を、主軸アンテナ(12a or 12b or 12c)の受信信号(X_ANT or Y_ANT or Z_ANT)であるものとして決定するものである。
ここで、主軸決定回路161は、主軸アンテナ(12a or 12b or 12c)を決定した際に、その結果を示す主軸決定結果信号CHO_X,CHO_Y,CHO_Zを出力することとする。ここで、主軸決定結果信号CHO_X,CHO_Y,CHO_Zの各レベルは、X軸アンテナ12aを主軸アンテナとして決定した場合には“H、L、L”となり、Y軸アンテナ12bを主軸アンテナとして決定した場合には“L、H、L”となり、Z軸アンテナ12cを主軸アンテナとして決定した場合には“L、L、H”となることとする。
図9は、主軸決定回路161の一回路構成例を示す図である。
まず、受信装置10の電源投入前では、電源投入信号POCがLレベルであるため、フリップフロップ素子1612a〜1612cはリセット状態となり各出力QNはHレベルとなる。この場合、NAND素子1613の出力はLレベル、インバータ素子1614の出力はHレベルとなる。また、AND素子1611a〜1611cの各出力は、受信レベル判定信号X_IN,Y_IN,Z_INに因らずLレベルのままであり、この結果、フリップフロップ素子1612a〜1612cのデータ入力Dおよびクロック入力CKはLレベルのままとなり、リセット状態を継続する。
さらに、最終段のフリップフロップ素子1616a〜1616cのクロック入力CKは、フリップフロップ素子1612a〜1612cの各出力QNが インバータ素子1615a〜1615c等を介して供給される。この結果、フリップフロップ素子1616a〜1616cの各出力Q、すなわち主軸決定結果信号CHO_X,CHO_Y,CHO_Zの各レベルは、“L、L、L”である。
つぎに、受信装置10の電源投入がなされ、電源投入信号POCがLレベルからHレベルへと立ち上がった際に、フリップフロップ素子1612a〜1612cの各リセット状態が解除される。この状態で、受信レベル判定信号X_IN,Y_IN,Z_INが、AND素子1611a〜1611cに供給される。
ここで、例えば、AND素子1611aに供給される受信レベル判定信号X_INの立ち上がりが最も早い場合とする。フリップフロップ素子1612aのクロック入力CKにはAND素子1611aを介して立ち上がりエッジのクロックが供給される。よって、フリップフロップ素子1612aは、Hレベルのデータ入力Dをラッチするので、出力QNはLレベルとなる。なお、このとき、受信レベル判定信号X_INと比較して受信レベル判定信号Y_IN,Z_INの立ち上がりは遅いので、フリップフロップ素子1612b,1612cの各出力QNはHレベルのままである。そして、フリップフロップ素子1616aのクロック入力CKにはインバータ素子1615aを介して立ち上がりエッジのクロックが供給される。ゆえに、フリップフロップ素子1616aは、Hレベル(電源電位VDD)のデータ入力Dをラッチするので、主軸決定結果信号CHO_XがLレベルからHレベルへと立ち上がる。
なお、フリップフロップ素子1612aの出力QNがLレベルのため、NAND素子1617a,1617bの各出力はHレベルのままである。すなわち、フリップフロップ素子1616b,1616cのクロック入力CKは、インバータ素子1615b,1615c等を介してLレベルのままである。この結果、フリップフロップ素子1616b,1616cの各出力Q、すなわち主軸決定結果信号CHO_Y,CHO_Zの各レベルはLレベルのままである。このように、X軸アンテナ12aを主軸アンテナとして決定する。
つぎに、例えば、AND素子1611bに供給される受信レベル判定信号Y_INの立ち上がりが最も早い場合とする。フリップフロップ素子1612bのクロック入力CKにはAND素子1611bを介して立ち上がりエッジのクロックが供給される。よって、フリップフロップ素子1612bは、Hレベルのデータ入力Dをラッチするので、出力QNはLレベルとなる。なお、このとき、受信レベル判定信号Y_INと比較して受信レベル判定信号X_IN,Z_INの立ち上がりは遅いので、フリップフロップ素子1612a,1612cの各出力QNはHレベルのままである。
そして、NAND素子1617aには、フリップフロップ素子1612aの出力QN(Hレベル)と、フリップフロップ素子1612bの出力QN(Lレベル)を反転遅延素子1619aを介して反転遅延させたHレベルが供給される。よって、NAND素子1617aの出力はLレベルとなり、フリップフロップ素子1616bのクロック入力CKにはインバータ素子1615bを介して立ち上がりエッジのクロックが供給される。ゆえに、フリップフロップ素子1616bは、Hレベル(電源電位VDD)のデータ入力Dをラッチするので、主軸決定結果信号CHO_YがLレベルからHレベルへと立ち上がる。
なお、フリップフロップ素子1612aの出力QNがHレベルのままのため、フリップフロップ素子1616a,1616cのクロック入力CKは、インバータ素子1615a,1616cを介してLレベルのままである。この結果、フリップフロップ素子1616a,1616cの各出力Q、すなわち主軸決定結果信号CHO_X,CHO_Zの各レベルはLレベルのままである。このように、Y軸アンテナ12bを主軸アンテナとして決定する。
ところで、反転遅延素子1619aは、万が一、受信レベル判定信号X_IN,Y_INの立ち上がりのタイミングが同時であった場合、それに伴う回路の誤動作を回避すべく、受信レベル判定信号X_INの立ち上がりを優先するために設けられる。すなわち、この場合には、主軸決定結果信号CHO_XのみがLレベルからHレベルへと立ち上がることになる。
つぎに、例えば、AND素子1611cに供給される受信レベル判定信号Z_INの立ち上がりが最も早い場合とする。フリップフロップ素子1612cのクロック入力CKにはAND素子1611cを介して立ち上がりエッジのクロックが供給される。よって、フリップフロップ素子1612cは、Hレベルのデータ入力Dをラッチするので、出力QNはLレベルとなる。なお、このとき、受信レベル判定信号Z_INと比較して受信レベル判定信号X_IN,Y_INの立ち上がりは遅いので、フリップフロップ素子1612a,1612bの各出力QNはHレベルのままである。
そして、NAND素子1617bには、フリップフロップ素子1612aの出力QN(Hレベル)とフリップフロップ素子1612bの出力QN(Hレベル)のANDをとったAND素子1618の出力(Hレベル)と、フリップフロップ素子1612cの出力QN(Lレベル)を反転遅延素子1619bを介して反転遅延させたHレベルが供給される。よって、NAND素子1617bの出力はLレベルとなり、フリップフロップ素子1616cのクロック入力CKにはインバータ素子1615cを介して立ち上がりエッジのクロックが供給される。ゆえに、フリップフロップ素子1616cは、Hレベル(電源電位VDD)のデータ入力Dをラッチするので、主軸決定結果信号CHO_ZがLレベルからHレベルへと立ち上がる。
なお、フリップフロップ素子1612aの出力QNがHレベルのままのため、フリップフロップ素子1616a,1616bのクロック入力CKは、インバータ素子1615a,1616bを介してLレベルのままである。この結果、フリップフロップ素子1616a,1616bの各出力Q、すなわち主軸決定結果信号CHO_X,CHO_Yの各レベルはLレベルのままである。このように、Z軸アンテナ12cを主軸アンテナとして決定する。
ところで、反転遅延素子1619bは、万が一、受信レベル判定信号Z_INの立ち上がりが受信レベル判定信号X_IN若しくはY_INの立ち上がりのタイミングと同時であった場合、それに伴う回路の誤動作を回避すべく、受信レベル判定信号X_IN若しくはY_INの立ち上がりを優先するために設けられる。すなわち、この場合には、主軸決定結果信号CHO_X若しくはCHO_YがLレベルからHレベルへと立ち上がることになる。
副軸順番決定回路162aは、X軸アンテナ12aを主軸アンテナとして決定した場合に、残りのY軸アンテナ12b、Z軸アンテナ12c(2つの副軸アンテナ)のうち、X軸アンテナ12aの決定からそのX軸アンテナ12aの受信信号X_ANTの使用開始までに受信エラーが発生した場合に2番目のアンテナとして使用する第1副軸アンテナと、さらに、第1副軸アンテナの決定から第1副軸アンテナの受信信号(Y_ANT or Z_ANT)の使用開始までに受信エラーが発生した場合に3番目のアンテナとして使用する第2副軸アンテナと、を決定する。すなわち、副軸順番決定回路162aは、X軸アンテナ12aを主軸アンテナとして決定した場合に受信エラーが発生したとき、X軸アンテナ12aの代わりとなる残りの副軸アンテナ(Y軸アンテナ12b、Z軸アンテナ12c)ならびにその受信信号(Y_ANT or Z_ANT)の順番を決定するものである。
ここで、副軸順番決定回路162aは、第1副軸アンテナを決定した旨を示す第1副軸順番決定結果信号CHO_XY,CHO_XZを生成する。すなわち、X軸アンテナ12aを主軸アンテナとして決定した上で、第1副軸アンテナをY軸アンテナ12bとして決定する場合、第1副軸順番決定結果信号CHO_XY,CHO_XZの各レベルは“H,L”となる。一方、X軸アンテナ12aを主軸アンテナとして決定した上で、第1副軸アンテナをZ軸アンテナ12cとして決定する場合、第1副軸順番決定結果信号CHO_XY,CHO_XZの各レベルは“L,H”となる。
また、副軸順番決定回路162aは、第2副軸アンテナを決定した旨を示す第2副軸順番決定結果信号CHO_XYZ,CHO_XZYを生成する。すなわち、X軸アンテナ12aを主軸アンテナとし且つY軸アンテナ12bを第1副軸アンテナとして決定した上で、Z軸アンテナ12cを第2副軸アンテナとして決定する場合、第2副軸順番決定結果信号CHO_XYZ,CHO_XZYの各レベルは“H,L”となる。一方、X軸アンテナ12aを主軸アンテナとし且つZ軸アンテナ12cを第1副軸アンテナとして決定した上で、Y軸アンテナ12bを第2副軸アンテナとして決定する場合、第2副軸順番決定結果信号CHO_XYZ,CHO_XZYの各レベルは“L,H”となる。
副軸順番決定回路162bは、Y軸アンテナ12bを主軸アンテナとして決定した場合に、残りのX軸アンテナ12a、Z軸アンテナ12cならびに夫々の受信信号X_ANT、Z_ANTの順番を決定するものである。副軸順番決定回路162bは、副軸順番決定回路162aと同様に、第1副軸アンテナを決定した旨を示す第1副軸順番決定結果信号CHO_YX,CHO_YZを生成する。また、副軸順番決定回路162bは、第2副軸アンテナを決定した旨を示す第2副軸順番決定結果信号CHO_YXZ,CHO_YZXを生成する。
副軸順番決定回路162cは、Z軸アンテナ12cを主軸アンテナとして決定した場合に、残りのX軸アンテナ12a、Y軸アンテナ12bならびに夫々の受信信号X_ANT、Y_ANTの順番を決定するものである。副軸順番決定回路162cは、副軸順番決定回路162aと同様に、第1副軸アンテナを決定した旨を示す第1副軸順番決定結果信号CHO_ZX,CHO_ZYを生成する。また、副軸順番決定回路162cは、第2副軸アンテナを決定した旨を示す第2副軸順番決定結果信号CHO_ZXY,CHO_ZYXを生成する。
このように、主軸決定回路161ならびに副軸順番決定回路162a〜162cの演算によって受信信号X_ANT、Y_ANT、Z_ANTの選択優先順位の組み合わせ全てを一義的に網羅しておくことで、受信信号X_ANT、Y_ANT、Z_ANTの選択の曖昧さが生じ得ず、複数の受信信号X_ANT、Y_ANT、Z_ANTのうちいずれか一つが確実に選択されることとなる。
なお、後述の受信選択回路164において一の受信信号(X_ANT or Y_ANT or Z_ANT)の選択に代えて、つぎの一の受信信号(X_ANT or Y_ANT or Z_ANT)の選択がなされる毎に、ノイズの影響を受けたアンテナ12a〜12cが切り替わる可能性もある。このため、受信選択回路164において一の受信信号(X_ANT or Y_ANT or Z_ANT)の選択がなされる毎に、主軸の受信信号(X_ANT or Y_ANT or Z_ANT)の決定ならびに副軸の受信信号(X_ANT or Y_ANT or Z_ANT)の順番の決定は再度求める方が好適である。
図10は、副軸順番決定回路162aの一回路構成を示す図である。
まず、受信装置10の電源投入前では、電源投入信号POCがLレベルであるため、フリップフロップ素子1622a,1622bはリセット状態となり各出力QNはHレベルであり、また、フリップフロップ素子1626a〜1626dも同様にリセット状態となり各出力Q、すなわち第1副軸順番決定結果信号CHO_XY,CHO_XZならびに第2副軸順番決定結果信号CHO_XYZ,CHO_XZYはLレベルとなる。この場合、NAND素子1623a,1623bの各出力はLレベル、インバータ素子1624a,1624bの各出力はHレベルとなる。よって、フリップフロップ素子1622a,1622bの各データ入力DはHレベルとなる。また、AND素子1621a〜1621dの各出力は、受信レベル判定信号Y_IN,Z_INに因らずLレベルのままであり、この結果、フリップフロップ素子1622a,1622b,1626a〜1626dは、リセット状態を継続する。
つぎに、受信装置10の電源投入がなされ、電源投入信号POCがLレベルからHレベルへと立ち上がった際に、フリップフロップ素子1622a,1622b,1626a〜1626dの各リセット状態が解除される。この状態で、受信レベル判定信号Y_IN,Z_INが、AND素子1621a〜1621dに供給される。
まず、AND素子1621a,1621dに供給される受信レベル判定信号Y_INの立ち上がりが、AND素子1621b,1621cに供給される受信レベル判定信号Z_INの立ち上がりと比較して早い場合とする。
フリップフロップ素子1622aのクロック入力CKにはAND素子1621aを介して立ち上がりエッジのクロックが供給される。よって、フリップフロップ素子1621aは、リセット状態時のHレベルのデータ入力Dをラッチするので、出力QNはLレベルとなる。
そして、フリップフロップ素子1626aのクロック入力CKにはインバータ素子1625aを介して立ち上がりエッジのクロックが供給される。ゆえに、フリップフロップ素子1626aは、Hレベル(電源電位VDD)のデータ入力Dをラッチするので、第1副軸順番決定結果信号CHO_XYがLレベルからHレベルへと立ち上がる。
なお、フリップフロップ素子1622aの出力QNがLレベルのため、NAND素子1627の出力はHレベルのままである。すなわち、フリップフロップ素子1626bのクロック入力CKは、インバータ素子1625bを介してLレベルのままである。この結果、フリップフロップ素子1626bの出力Q、すなわち第1副軸順番決定結果信号CHO_XZはLレベルのままである。
そして、AND素子1621cにはHレベルの第1副軸順番決定結果信号CHO_XYが供給される。さらに、AND素子1621cには受信レベル判定信号Y_INの立ち上がりより遅れて受信レベル判定信号Z_INの立ち上がりが供給される。よって、フリップフロップ素子1626cのクロック入力CKにはAND素子1621cを介して立ち上がりエッジのクロックが供給される。よって、フリップフロップ素子1626cは、Hレベル(電源電位VDD)のデータ入力Dをラッチするので、出力Q、すなわち第2副軸順番決定結果信号CHO_XYZはLレベルからHレベルへと立ち上がる。
なお、第1副軸順番決定結果信号CHO_XZはLレベルのままであるため、AND素子1621dの出力は、受信レベル判定信号Y_INに因らず、Lレベルのままである。すなわち、フリップフロップ素子1626dのクロック入力CKは、Lレベルのままである。この結果、フリップフロップ素子1626dの出力Q、すなわち第2副軸順番決定結果信号CHO_XZYはLレベルのままである。このように、第1副軸アンテナとしてY軸アンテナ12bを決定するとともに、第2副軸アンテナとしてZ軸アンテナ12cを決定する。
つぎに、AND素子1621b,1621cに供給される受信レベル判定信号Z_INの立ち上がりが、AND素子1621a,1621dに供給される受信レベル判定信号Y_INの立ち上がりと比較して早い場合とする。
フリップフロップ素子1622bのクロック入力CKにはAND素子1621bを介して立ち上がりエッジのクロックが供給される。よって、フリップフロップ素子1622bは、リセット状態時のHレベルのデータ入力Dをラッチするので、出力QNはLレベルとなる。
そして、NAND素子1627には、フリップフロップ素子1622aの出力QN(Hレベル)と、フリップフロップ素子1622bの出力QN(Lレベル)を反転遅延素子1628を介して反転遅延させたHレベルが供給される。よって、NAND素子1627の出力はLレベルとなり、フリップフロップ素子1626bのクロック入力CKにはインバータ素子1625bを介して立ち上がりエッジのクロックが供給される。ゆえに、フリップフロップ素子1626bは、Hレベル(電源電位VDD)のデータ入力Dをラッチするので、第1副軸順番決定結果信号CHO_XZがLレベルからHレベルへと立ち上がる。
なお、フリップフロップ素子1622aの出力QNはHレベルのままのため、フリップフロップ素子1626aのクロック入力CKは、インバータ素子1625aを介してLレベルのままである。この結果、フリップフロップ素子1626aの出力Q、すなわち第1副軸順番決定結果信号CHO_XYはLレベルのままである。
そして、AND素子1621dにはHレベルの第1副軸順番決定結果信号CHO_XZが供給される。さらに、AND素子1621dには受信レベル判定信号Z_INの立ち上がりより遅れて受信レベル判定信号Y_INの立ち上がりが供給される。よって、フリップフロップ素子1626dのクロック入力CKにはAND素子1621dを介して立ち上がりエッジのクロックが供給される。よって、フリップフロップ素子1626dは、Hレベル(電源電位VDD)のデータ入力Dをラッチするので、出力Q、すなわち第2副軸順番決定結果信号CHO_XZYはLレベルからHレベルへと立ち上がる。
なお、フリップフロップ素子1622aの出力QNはリセット状態のHレベルのままであるため、フリップフロップ素子1626aのクロック入力CKは、インバータ素子1625aを介してLレベルのままである。この結果、フリップフロップ素子1626aの出力Q、すなわち第1副軸順番決定結果信号CHO_XYはLレベルのままである。よって、AND素子1621cの出力は、受信レベル判定信号Z_INに因らず、Lレベルのままとなり、フリップフロップ素子1626cのクロック入力CKは、Lレベルのままである。この結果、フリップフロップ素子1626cの出力Q、すなわち第2副軸順番決定結果信号CHO_XYZはLレベルのままである。このように、第1副軸アンテナとしてZ軸アンテナ12cを決定するとともに、第2副軸アンテナとしてY軸アンテナ12bを決定する。
ところで、反転遅延素子1628は、万が一、受信レベル判定信号Y_IN,Z_INの立ち上がりのタイミングが同時であった場合、回路の誤動作を回避すべく、受信レベル判定信号Y_INの立ち上がりを優先するために設けられる。すなわち、この場合には、第1副軸順番決定結果信号CHO_XYならびに第2副軸順番決定結果信号CHO_XYZのみがLレベルからHレベルへと立ち上がることになる。
選択制御回路163は、クロック信号CLKに基づいて、所定の選択期間T3(後述の制御信号SELECT_TIMEの一周期)毎に所定レベル(以下、Hレベル)を順にシフトしていく選択制御信号FIRST,SECOND,THIRDを生成するものである。すなわち、選択制御信号FIRSTが現状の選択期間T3においてHレベルであった場合、つぎの選択期間T3では選択制御信号SECONDがHレベルとなり、さらにつぎの選択期間T3では選択制御信号THIRDがHレベルとなる。
ここで、選択制御信号FIRST(主軸選択制御信号)は、出力制御回路164において主軸の受信信号(X_ANT or Y_ANT or Z_ANT)の選択を制御するための信号として扱われ、選択制御信号SECOND(副軸選択制御信号)は、出力制御回路164において第1副軸の受信信号(X_ANT or Y_ANT or Z_ANT)の選択を制御するための信号として扱われ、選択制御信号THIRD(副軸選択制御信号)は、出力制御回路164において第2副軸の受信信号(X_ANT or Y_ANT or Z_ANT)の選択を制御するための信号として扱われることとする。
なお、選択制御回路163は、選択制御信号FIRST,SECOND,THIRDのいずれか一つがHレベルとなる選択期間T3より短く設定された所定の検証期間T4(後述の制御信号ERR_TIMEの一周期)内において、受信エラー判定回路26より受信エラー判定結果信号ERRを受信した際に、つぎの選択制御信号(FIRST or SECOND or THIRST)に対してHレベルをシフトすることとする。反対に、選択制御回路163は、選択制御信号FIRST,SECOND,THIRDのいずれか一つがHレベルとなる所定の選択期間T3より短い検証期間T4内において、受信エラー判定回路26より受信エラー判定結果信号ERRを受信しない場合には、その所定の選択期間T3内における選択制御信号FIRST,SECOND,THIRDの状態を保持することとする。
このような選択制御回路163を設けておくことで、出力制御回路164における受信信号(X_ANT or Y_ANT or Z_ANT)の選択がスムーズ且つ確実に行われることになる。
図11は、選択制御回路163において、選択制御信号FIRST,SECOND,THIRDを生成するための制御信号ERR_TIME,SELECT_TIME,RESET_TIMEを生成するための回路構成例を示す図である。
選択制御回路1631は、NAND素子1631aと、複数のフリップフロップ素子1631bで構成される。ここで、受信装置10への電源投入後に電源制御信号POCがLレベルからHレベルへ立ち上がることに伴い、入力イネーブル信号IN_EN、クロックイネーブル信号CLK_INが順にLレベルからHレベルへと立ち上がることとする。複数のフリップフロップ素子1631bは、入力イネーブル信号IN_ENの立ち上がりを受けてリセット状態が解除される。また、複数のフリップフロップ素子1631bは、クロックイネーブル信号CLK_INの立ち上がりを受けて、NAND素子1631aを介してクロック信号CLKが供給されて、カウント動作を開始する。
検証期間設定部1632は、選択制御回路1631のカウント値が、受信エラー判定結果信号ERRを監視する検証期間T4に到達した際にその旨を示すワンショットパルス状の制御信号ERR_TIMEを生成するものである。
選択期間設定部1633は、選択制御回路1631のカウント値が、選択制御信号FIRST,SECOND,THIRDに対してHレベルを順次シフトさせる所定の選択期間T3に到達した際にその旨を示すワンショットパルス状の制御信号SELECT_TIMEを生成するものである。
リセット期間設定部1634は、選択制御回路1631のカウント値が、選択制御信号FIRST,SECOND,THIRDに対してHレベルを順次シフトさせる際に、一度入力イネーブル信号IN_EN等をリセットさせる選択期間T3よりも長い所定のリセット期間T5に到達した際にその旨を示すワンショットパルス状の制御信号RESET_TIMEを生成するものである。
図12は、選択制御回路163において、電源制御信号POC、受信エラー判定結果信号ERR(及び制御信号ERR_TIME)ならびに制御信号SELECT_TIMEを用いて、選択制御信号FIRST,SECOND,THIRDを生成するための回路構成例を示す図である。
まず、電源投入時、電源制御信号POCがLレベルからHレベルへと立ち上がり、フリップフロップ素子1637a〜1637cのリセット状態が解除される。この結果、選択制御信号FIRST,SECOND,THIRDの各レベルは、“H、L、L”となる。
そして、制御信号ERR_TIMEの一周期(検証期間T4)内で、受信エラー判定結果信号ERRがHレベル(エラー時)となり、さらに、制御信号SELECT_TIMEの一周期(選択期間T3)が経過した場合(制御信号SELECT_TIMEがHレベル)とする。この場合、フリップフロップ素子1637aのクロック入力CKには、NAND素子1636及びインバータ素子1638を介してLレベルからHレベルの立ち上りエッジのクロックが供給される。この結果、選択制御信号FIRST,SECOND,THIRDの各レベルは、“L、H、L”となる。
さらに、制御信号ERR_TIMEのつぎの一周期(検証期間T4)内で、受信エラー判定結果信号ERRがHレベル(エラー時)となり、さらに、制御信号SELECT_TIMEのつぎの一周期(選択期間T3)が経過した場合(制御信号SELECT_TIMEがHレベル)とする。この場合、フリップフロップ素子1637aのクロック入力CKには、NAND素子1636及びインバータ素子1638を介してLレベルからHレベルの立ち上りエッジのクロックが再度供給される。この結果、選択制御信号FIRST,SECOND,THIRDの各レベルは、“L、L、H”となる。
このように、選択制御信号FIRST、選択制御信号SECOND、選択制御信号THIRDの順番で、出力制御回路164に選択させる旨を示すHレベルが順次シフトする。
出力制御回路164は、主軸決定結果信号CHO_X,CHO_Y,CHO_Z、第1副軸順番決定結果信号CHO_XY,CHO_XZ,CHO_YX,CHO_YZ,CHO_ZX,CHO_ZY、第2副軸順番決定結果信号CHO_XYZ,CHO_XZY,CHO_YXZ,CHO_YZX,CHO_ZXY,CHO_ZYX、選択制御信号FIRST,SECOND,THIRDに基づいて、受信信号X_ANT,Y_ANT,Z_ANTのいずれか一つを選択するものである。さらに、出力制御回路164は、その選択結果を示す選択結果信号SEL_X,SEL_Y,SEL_Zを生成する。ここで、出力制御回路164の回路構成例を図13に示し、その真理値表を図14に示しておく。
例えば、出力制御回路164は、選択制御信号FIRST及び主軸決定結果信号CHO_X,CHO_Y,CHO_Zに基づき、主軸の受信信号(X_ANT or Y_ANT or Z_ANT)を選択してから検証期間T4内において正常でない旨を示す受信エラー判定結果信号ERRが生じた場合には、選択制御信号SECOND及び第1副軸順番決定結果信号CHO_XY,CHO_XZ,CHO_YX,CHO_YZ,CHO_ZX,CHO_ZYが示す順番に基づいて、第1副軸の受信信号(X_ANT or Y_ANT or Z_ANT)を選択する。
さらに、出力制御回路164は、第1副軸の受信信号(X_ANT or Y_ANT or Z_ANT)を選択してからつぎの検証期間T4内において正常でない旨を示す受信エラー判定結果信号ERRが生じた場合には、選択制御信号THIRD及び第2副軸順番決定結果信号CHO_XYZ,CHO_XZY,CHO_YXZ,CHO_YZX,CHO_ZXY,CHO_ZYXが示す順番に基づいて、第1副軸の受信信号(X_ANT or Y_ANT or Z_ANT)を選択する。
<受信装置の動作>
受信装置10の動作の一例を図15に示すタイミングチャートをもとに説明する。なお、図15に示す動作例としては、X軸アンテナ12a、Y軸アンテナ12b、Z軸アンテナ12cの順で受信レベルが高い場合とする。また、X軸アンテナ12bで受信された受信信号X_ANTはノイズ等で受信エラーの発生が継続しており、Y軸アンテナ12bならびにZ軸アンテナ12cで受信された受信信号Y_ANT,Z_ANTは受信エラーが発生しておらず正常な場合とする。
まず、受信装置10の電源投入後に、電源制御信号POCがLレベルからHレベルへと立ち上がる(図15(a)参照)。この結果、受信装置10のX軸アンテナ12a、Y軸アンテナ12b、Z軸アンテナ12cは受信可能となり、X軸アンテナ12a、Y軸アンテナ12b、Z軸アンテナ12cは不図示の送信装置から受信信号X_ANT,Y_ANT,Z_ANTを受信する。
そして、受信レベル判定回路14a〜14cは、受信信号X_ANT,Y_ANT,Z_ANTをもとに、受信レベル判定信号X_IN,Y_IN,Z_INを生成して受信選択回路16へと供給する。なお、X軸アンテナ12a、Y軸アンテナ12b、Z軸アンテナ12cの順で受信レベルが高いため、受信レベル判定信号X_IN,Y_IN,Z_INの順でLレベルからHレベルへの立ち上がりが早くなる(図15(d),(e),(f)参照)。
つぎに、受信装置10の内部信号である入力イネーブル信号IN_ENならびにクロックイネーブル信号CLK_ENが、LレベルからHレベルへと立ち上がる(図15(g),(h)参照)。そして、クロックイネーブル信号CLK_ENの立ち上がりを受けて、不図示の発振回路によってクロック信号CLKが生成される(図15(i)参照)。この結果、デジタル回路である受信選択回路16や受信エラー判定回路26等の動作が開始される。
受信選択回路16は、受信レベル判定信号X_IN,Y_IN,Z_INのうち最も立ち上がりの早い受信レベル判定信号X_INを識別し、受信信号X_ANTを主軸アンテナの受信信号として決定する。また、この際に、受信信号Y_ANTを第1副軸の受信信号として決定するとともに,受信信号Z_ANTを第2副軸の受信信号として決定しておく。
詳述すると、主軸決定回路161は、主軸決定結果信号CHO_X,CHO_Y,CHO_Zの各レベルを“H、L、L”とする。また、副軸順番決定回路162aは、第1副軸順番決定結果信号CHO_XY,CHO_XZならびに第2副軸順番決定結果信号CHO_XYZ,CHO_XZYの各レベルを“H、L、H、L”とする。
ここで、選択制御回路163において生成される選択制御信号FIRST,SECOND,THIRDの各レベルは“H、L、L”である(図15(j),(k),(l)参照)。よって、出力制御回路164は、選択制御信号FIRSTならびに主軸決定結果信号CHO_Xに基づいて、受信信号X_ANTを主軸アンテナの受信信号として決定し、選択結果信号SEL_X,SEL_Y,SEL_Zの各レベルを“H、L、L”とする(図15(q),(r),(s)参照)。この結果、スイッチング素子18aのみがONとなり、復調回路20は、受信信号X_ANTによる検波信号DET(図15(b)参照)を生成する。
なお、受信エラー判定回路26は、検波信号DETの各パルスのエッジ毎に生成するパルス信号PULSE(図15(c)参照)に基づいて、受信信号X_ANTが前述した開始受信エラー若しくは前述した終了受信エラーを生じていることを識別し、その旨を示す受信エラー判定結果信号ERR(Hレベル)を生成する(図15(m)参照)。選択制御回路163は、受信開始(詳しくはクロック信号CLK生成開始)から制御信号ERR_TIME(図15(n)参照)に基づく検証期間T4内で、受信エラー判定結果信号ERRが正常でない旨(Hレベル)を識別する。
この結果、選択制御回路163は、制御信号SELECT_TIME(図15(o)参照)に基づく主軸の選択期間T3が経過した時点で、選択制御信号FIRST,SECOND,THIRDの各レベルを“L、H、L”とする。すなわち、Hレベルが、選択制御信号FIRSTから選択制御信号SECONDにシフトされる。そして、制御信号RESET_TIMEに基づくリセット期間T5が経過した時点で、入力イネーブル信号IN_ENならびにクロックイネーブル信号CLK_ENがHレベルからLレベルへと立ち下がる、すなわちリセットされる(図15(g),(h)参照)。
リセット期間T5が経過後、所定のポーリング周期で、不図示の送信装置から受信装置10に対して2回目の信号が送信される。このとき、受信装置10のX軸アンテナ12a、Y軸アンテナ12b、Z軸アンテナ12cは、2回目の受信信号X_ANT,Y_ANT,Z_ANTを受信する。
そして、受信レベル判定回路14a〜14cは、受信信号X_ANT,Y_ANT,Z_ANTをもとに、受信レベル判定信号X_IN,Y_IN,Z_INを生成して受信選択回路16へと供給する。なお、X軸アンテナ12a、Y軸アンテナ12b、Z軸アンテナ12cの順で受信レベルが高いため、受信レベル判定信号X_IN,Y_IN,Z_INの順でLレベルからHレベルへの立ち上がりが早くなる(図15(d),(e),(f)参照)。
つぎに、受信装置10の内部信号である入力イネーブル信号IN_ENならびにクロックイネーブル信号CLK_ENが、LレベルからHレベルへと再び立ち上がる(図15(g),(h)参照)。そして、クロックイネーブル信号CLK_ENの立ち上がりを受けて、不図示の発振回路によってクロック信号CLKが再び生成される(図15(i)参照)。この結果、デジタル回路である受信選択回路16や受信エラー判定回路26等の動作が再開される。
主軸決定回路161は、主軸決定結果信号CHO_X,CHO_Y,CHO_Zの各レベルを“H、L、L”とする。また、副軸順番決定回路162aは、第1副軸順番決定結果信号CHO_XY,CHO_XZならびに第2副軸順番決定結果信号CHO_XYZ,CHO_XZYの各レベルを“H、L、H、L”とする。
ここで、選択制御回路163において生成される選択制御信号FIRST,SECOND,THIRDの各レベルは“L、H、L”である(図15(j),(k),(l)参照)。よって、出力制御回路164は、選択制御信号SECONDならびに第1副軸決定結果信号CHO_XYに基づいて、受信信号Y_ANTを第1副軸アンテナの受信信号として決定し、選択結果信号SEL_X,SEL_Y,SEL_Zの各レベルを“L、H、L”とする(図15(q),(r),(s)参照)。この結果、スイッチング素子18bのみがONとなり、復調回路20は、受信信号Y_ANTによる検波信号DET(図15(b)参照)を生成する。
なお、受信エラー判定回路26は、検波信号DETの各パルスのエッジ毎に生成するパルス信号PULSE(図15(c)参照)に基づいて、受信信号X_ANTが前述した開始受信エラー若しくは前述した終了受信エラーを生じていないことを識別し、その旨を示す受信エラー判定結果信号ERR(Lレベル)を生成する(図15(m)参照)。選択制御回路163は、受信開始(詳しくはクロック信号CLK生成開始)から制御信号ERR_TIME(図15(n)参照)に基づく検証期間T4内で、受信エラー判定結果信号ERRが正常である旨(Lレベル)を識別する。
この結果、選択制御回路163は、制御信号SELECT_TIME(図15(o)参照)に基づく主軸の選択期間T3が経過した後も、現状の選択制御信号FIRST,SECOND,THIRDの各レベルの状態である“L、H、L”を保持する。よって、受信装置10は、受信信号Y_ANTによる検波信号DETを用いた処理を継続して行うことになる。
<車載無線通信システムにおける受信装置への適用例>
前述した実施例の受信装置10は、車載通信装置と遠隔制御装置(例えば無線キー装置、携帯電話機)によって構成される車載無線通信システムに適用できる。例えば、前述した実施例の受信装置10は、スマートキーレス機能として車両扉用ロックの施錠/解除あるいは車両扉の開閉を制御する車載通信装置や、スマートイグニッション機能として車両用動力機構(エンジン、モータ等)や電装品等のON/OFFを制御する車載通信装置、あるいは、それらの車載通信装置と通信を行うための遠隔制御装置に設けることができる。
=== スマートキーレス機能 ===
スマートキーレス機能が搭載された自動車では、自動車のキー(鍵)を鍵穴に差し込むことなく、車載通信装置と遠隔制御装置が相互に無線通信を行うことにより、自動車の全て若しくは一部のドアをロック/アンロックさせることができる。ここで、図16をもとに、スマートキーレス機能を搭載した自動車における車載通信装置40と遠隔制御装置50との間の通信について詳述する。なお、車載通信装置40は、例えば自動車の運転席側のドア60に設けられ、遠隔制御装置50は、当該自動車の所有者(以下、携帯者という)が所持しているものとする。そして、携帯者は、自動車のエンジンを停止し、ドア60を開けて車外に出たものとする。
この場合、車載通信装置40は、車載通信装置40と遠隔制御装置50の通信可能範囲(エリアa内)に遠隔制御装置50があるか否かを判別するための信号(以下、信号Aという)を送信する。携帯者が通信可能範囲内(エリアa内)にいるときは、遠隔制御装置50は車載通信装置40からの信号Aを受信し、当該信号Aに応じた信号Bを送信する。車載通信装置40は遠隔制御装置50からの信号Bを受信すると、通信可能範囲内(エリアa内)に遠隔制御装置50があると判別する。なお、車載通信装置40から遠隔制御装置50への信号Aの送信は所定のポーリング間隔で繰り返し行われる。
仮に、携帯者が通信可能範囲外(エリアa外)に出てしまった場合、遠隔制御装置50は車載通信装置40からの信号Aを受信できなくなる。そのため、車載通信装置40は遠隔制御装置50からの信号Aに応じた信号Bを受信しなくなる。車載通信装置40は、例えば遠隔制御装置50からの信号Bを予め定められた時間受信しなくなると、自動車内部に別途設けられた制御部(不図示)に当該自動車の全てのドア60をロックさせるための指示信号を送信する。制御部は、車載通信装置40からの当該指示信号に基づいて、自動車の全てのドア60をロックさせる。よって携帯者が自動車から離れ、遠隔制御装置が通信可能範囲外となると、自動車の鍵を用いることなく全てのドア60がロックされることとなる。
つぎに、通信可能範囲外(エリアa外)に出ていた携帯者が、再び通信可能範囲内(エリアa内)に戻ってきた場合、遠隔制御装置50は車載通信装置40からの信号Aを再び受信する。そして、遠隔制御装置50は信号Bを送信することとなる。車載通信装置40は遠隔制御装置50から信号Bを受信すると、遠隔制御装置50が当該自動車に対応したものであるか否かを判別するため、例えば遠隔制御装置50のID情報を読み出すための読出指令信号を送信する。遠隔制御装置50は、車載通信装置40からの読出指令信号に基づいて、自身のID情報を送信する。車載通信装置40は、遠隔制御装置50からのID情報に基づいて、遠隔制御装置50が当該自動車に対応したものであるか否かを判別する。そして、車載通信装置40は、遠隔制御装置50が当該自動車に対応したものであると判別すると、前述した制御部に予め定められたドア60をアンロックさせるための指示信号を送信する。制御部は、車載通信装置40からの当該指示信号に基づいて、予め定められたドア60をアンロックさせる。
=== スマートイグニッション機能 ===
スマートイグニッション機能を搭載した自動車では、遠隔制御装置が自動車内にあれば自動車のエンジンの始動・停止を行うことができる。ここで、図16をもとに、スマートイグニッション機能を搭載した自動車における車載通信装置40と遠隔制御装置50の通信について詳述する。なお、車載通信装置40は、例えば自動車内部に設けられ、遠隔制御装置50は当該自動車の運転手が所持しているものとする。そして、運転手は、自動車のドア60をアンロックして自動車に乗り込んだものとする。
この場合、自動車内部に別途設けられた制御部(不図示)は、自動車のドア60が閉じられたことに基づく信号を受信すると、車載通信装置40にエンジン始動を許可するか否かを確認するための信号を送信する。車載通信装置40は、制御部からの当該信号を受信すると、遠隔制御装置50が自動車内(エリアb内)にあるか否かを確認するための信号(以下、信号Cという)を送信する。なお、車載通信装置40から遠隔制御装置50への信号Cの送信は所定のポーリング間隔で繰り返し行われる。
遠隔制御装置50が自動車内(エリアb内)にあるとき、遠隔制御装置50は車載通信装置40からの信号Cを受信し、当該信号Cに応じた信号Dを送信する。車載通信装置40は、遠隔制御装置50から信号Dを受信すると、遠隔制御装置50が自動車内(エリアb内)にあると判別する。そして、車載通信装置40は、前述した制御部にエンジン始動を許可するための信号を送信する。制御部は車載通信装置40からの当該信号を受信すると、例えば自動車のエンジンを始動・停止させるためのキースイッチ70の動作を有効とする。そして、運転手はキースイッチ70を例えばオンすることによって、自動車のエンジンを始動させることが可能となる。あるいは、キースイッチ70を例えばオフすることによって、自動車のエンジンを停止させることが可能となる。
=== 車載無線通信システムの構成 ===
図17をもとに、本発明に係る車載通信装置40と遠隔制御装置50とを有する車載無線通信システムの構成を説明する。なお、本実施形態では、車載通信装置40ならびに遠隔制御装置50において、前述した3軸アンテナ12a〜12cならびに受信装置10が設けられる場合とする。
車載通信装置40から遠隔制御装置50への信号の通信において、低周波数(例えば125kHz)の搬送波が用いられることとする。また、遠隔制御装置50から車載通信装置40への信号の通信において、高周波数(例えば312MHz)の搬送波が用いられることとする。すなわち、車載通信装置40から遠隔制御装置50への通信においては、低周波数の搬送波で通信が行われるため通信速度が遅くなる。逆に、遠隔制御装置50から車載通信装置40への通信においては、高周波数の搬送波で通信が行われるため通信速度が速くなる。
通信速度が遅い低周波数を用いているのは、車載通信装置40から信号を送信させた時間と当該信号が遠隔制御装置50を介して返信されてきた時間との信号の位相差(時間差でもよい)を意図的に生じさせるためである。また、遠隔制御装置50から車載通信装置40への通信の場合、通信速度が速い高周波数を用いることによって、その間における位相差は車載通信装置40から遠隔制御装置50への通信の際生じる位相差に比べ無視できる程度となる。つまり、車載通信装置40から遠隔制御装置50への通信における意図的に生じさせた位相差のみをもって、車載通信装置40と遠隔制御装置50の間の距離を算出可能となる。
さらに、車載通信装置40から遠隔制御装置50への通信においては、ASK(Amplitude Shift Keying)変調がなされて通信が行われる。なぜならば、車載通信装置40から遠隔制御装置50へ信号を送信アンテナ404を介して送信するための送信装置403と、車載通信装置40からの信号を3軸アンテナ12a〜12cを介して受信するための受信装置10の回路構成が容易なものととなり、ある程度混信したとしても、車載通信装置40から遠隔制御装置50へ送信可能となるからである。
また、遠隔制御装置50から車載通信装置40への通信においては、FSK(Frequency Shift Keying)変調がなされた信号によって通信が行われる。なぜならば、FSK変調がなされた信号は、ノイズによる影響を受けにくく、遠隔制御装置50から車載通信装置40への情報を損失することなく確実に送信可能となるからである。なお、例えば、信号の秘匿性を高めることができ、妨害波・干渉波に対する排除能力が著しく高いスペクトラム拡散方式によって、車載通信装置40から遠隔制御装置50への通信及び遠隔制御装置50から車載通信装置40への通信を行うことも可能である。
車載通信装置40の構成について詳述する。
送信装置403は、CPU401からの信号を125kHzの周波数の搬送波でASK変調する。このASK変調された信号は、送信アンテナ404を介して送信される。3軸アンテナ12a〜12cは、遠隔制御装置50からのFSK変調された信号を受信する。また、受信装置10は、アンテナ12a〜12cが受信した遠隔制御装置50からのFSK変調された受信信号のいずれか一つを選択して復調する。なお、受信装置10のその他の機能は、前述した実施例どおりである。
CPU401は、メモリ402に記憶されたプログラムに基づいて車載通信装置40を統括制御するものである。CPU401は、特に、車載通信装置40から遠隔制御装置50までの距離を算出するための信号(以下、距離算出用信号と称する。)を、送信装置403並びに送信アンテナ404を介して、遠隔制御装置50へと送信させる。この結果、CPU401は、遠隔制御装置50から返信された距離算出用信号を、3軸アンテナ12a〜12cならびに受信装置10を介して受信する。よって、CPU401は、送信した際の距離算出用信号と遠隔制御装置50より返信された距離算出用信号との位相差を検出するとともに、この検出した位相差に対応づけられる車載通信装置40から遠隔制御装置50までの距離をメモリ402から検索して求める。なお、メモリ402には、位相差と距離との対応づけが記憶されておくこととする。
そして、CPU401は、求められた距離が予め定められた距離(例えば1m)未満であるか否かを判別する。CPU3は、当該算出された距離が予め定められた距離(1m)未満であると判別すると、前述した制御部に予め定められたドア60をアンロックさせるための指示信号を送信するか(スマートキーレス機能の場合)、若しくはキースイッチ60を動作状態とするための指示信号を送信する(スマートイグニッション機能の場合)。
遠隔制御装置50の構成について詳述する。
受信装置10は、3軸アンテナ12a〜12cを介して車載通信装置40から受信したASK変調された信号のうちいずれか一つを選択して復調する。なお、受信装置10のその他の機能は前述した実施例と同様である。送信装置503は、CPU501からの信号を312MHzの周波数の搬送波でFSK変調するとともに、送信アンテナ504を介して車載通信装置40へと送信する。
CPU501は、メモリ502に記憶されたプログラムに基づいて遠隔制御装置50を統括制御するために設けられている。CPU501は、特に、車載通信装置40において距離の算定がなされる際に、受信装置10で復調された車載通信装置40からの距離算出用信号に対して何ら処理を施すことなく、送信装置503にてFSK変調されて送信アンテナ504を介して車載通信装置40へと送信させる制御を行う。
このように、車載無線通信システムが構築される。なお、車載通信装置40が設けられる自動車内では、近年様々な電子機器(オーディオ機器やカーナビゲーション機器等)が搭載される。この電子機器の電磁波の影響等に伴って、機車載通信装置40と遠隔制御装置50との間の無線通信においてノイズの影響が受けやすくなる。特に、遠隔制御装置50は、携帯者がズボンのポケットに収納したり等さまざまな状態で携帯しているため、遠隔制御装置50の受信状態が悪い場合が多い。
よって、前述した実施例の受信装置10を車載通信装置40ならびに遠隔制御装置50、特に遠隔制御装置50内に設けることによって、3軸アンテナ12a〜12cの少なくともいずれか一つで受信された受信信号がノイズの影響を受けたとしても、受信レベル判定信号X_IN,Y_IN,Z_INの立ち上がりエッジタイミングの早さに基づいて、代わりの受信信号が選択ならびに復調処理等に使用可能となる。この結果、車載通信装置40と遠隔制御装置50との間の無線通信の継続性を確保できる。
以上、本実施の形態について説明したが、前述した実施例は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更/改良され得るととともに、本発明にはその等価物も含まれる。
本発明の一実施形態に係る受信装置の構成を示す図である。 本発明の一実施形態に係る受信レベル判定回路の構成を示す図である。 図3(a)は本発明の一実施形態に係る受信レベル判定回路の入力信号の波形を示す図であり、図3(b)は本発明の一実施形態に係る受信レベル判定回路の出力信号の波形を示す図である。 本発明の一実施形態に係る受信エラー判定回路の構成を示す図である。 本発明の一実施形態に係る受信エラー判定回路の構成を示す図である。 本発明の一実施形態に係る受信エラー判定を説明するための図である。 本発明の一実施形態に係るビット照合回路の構成を示す図である。 本発明の一実施形態に係る受信選択回路の構成を示す図である。 本発明の一実施形態に係る主軸決定回路の構成を示す図である。 本発明の一実施形態に係る副軸順番決定回路の構成を示す図である。 本発明の一実施形態に係る選択制御回路の構成を示す図である。 本発明の一実施形態に係る選択制御回路の構成を示す図である。 本発明の一実施形態に係る出力制御回路の構成を示す図である。 本発明の一実施形態に係る出力制御回路の真理値表である。 本発明の一実施形態に係る受信選択回路の動作を示すタイミングチャートである。 本発明の一実施形態に係る車載無線通信システムを説明するための図である。 本発明の一実施形態に係る車載無線通信システムの構成を示す図である。
符号の説明
12a、12b、12c アンテナ
14a、14b、14c 受信レベル判定回路
141a、141b、141c 増幅器
142a、142b、142c 整流器
1421 スイッチング素子
1422 平滑用コンデンサ
143a、143b、143c 比較器
144a、144b、144c 参照電源
16 受信選択回路
161 主軸決定回路
1611a、1611b、1611c AND素子
1612a、1612b、1612c フリップフロップ素子
1613 NAND素子
1614 インバータ素子
1615a、1615b、1615c インバータ素子
1616a、1616b、1616c フリップフロップ素子
1617a、1617b NAND素子
1618 AND素子
1619a、1619b 反転遅延素子
162a、162b、162c 副軸順番決定回路
1621a、1621b、1621c AND素子
1622a、1622b フリップフロップ素子
1623a、1623b NAND素子
1624a、1624b インバータ素子
1625a、1625b インバータ素子
1626a、1626b、1626c、1626d フリップフロップ素子
1627 NAND素子
1628 反転遅延素子
163 選択制御回路
1631 カウンター部
1631a NAND素子
1631b フリップフロップ素子
1632 検証期間設定部
1633 選択期間設定部
1634 リセット期間設定部
1635 シフトレジスタ
1636 NAND素子
1637a、1637b、1637c フリップフロップ素子
1638 インバータ素子
164 出力制御回路
18a、18b、18c スイッチング素子
20 復調回路
201 AGC回路
202 増幅器
203 検波器
22 OR素子
24 インバータ素子
26 受信エラー判定回路
261 カウンター部
2611 NAND素子
2612 インバータ素子
2613 フリップフロップ素子
262 タイマー部
2621 論理回路
2622 論理回路
2623 NAND素子
2624 インバータ素子
263 受信エラー判定部
2631 AND素子
2632 フリップフロップ素子
2633 NOR素子
2634 フリップフロップ素子
264 カウンター部
2641 フリップフロップ素子
2642 AND素子
2643 フリップフロップ素子
265 タイマー部
266 カウンター部
267 受信エラー判定部
2671 NOR素子
2672 フリップフロップ素子
28 ビット照合回路
281 レジスタ
282 照合結果信号生成回路
30 CPU
32a、32b、32c、32d スイッチング素子
34 スイッチング素子
40 車載通信装置
401 CPU
402 メモリ
403 送信装置
404 送信アンテナ
50 遠隔制御装置
501 CPU
502 メモリ
503 送信装置
504 送信アンテナ
60 ドア
70 キースイッチ

Claims (14)

  1. 複数のアンテナで夫々受信した受信信号のいずれか一つを選択して信号処理する受信装置において、
    前記複数のアンテナで夫々受信した受信信号の受信レベルの高い順に応じて一方のレベルから他方のレベルへと切り替わるエッジタイミングが早くなる複数の受信レベル判定信号を生成する受信レベル判定回路と、
    前記複数の受信レベル判定信号夫々の前記エッジタイミングの早い順を識別するとともに、当該識別したエッジタイミングの早い順に前記複数の受信信号のいずれか一つを選択する受信選択回路と、
    を有することを特徴とする受信装置。
  2. 前記受信レベル判定回路は、
    前記受信信号を増幅する増幅器と、
    前記増幅後の受信信号をもとに平滑用コンデンサを充電させることで当該増幅後の受信信号を整流する整流器と、
    前記整流後の前記受信信号のレベルが所定の閾値レベルに到達したか否かの比較を行うとともに当該比較の結果を示す前記受信レベル判定信号を出力する比較器と、
    を有することを特徴とする請求項1に記載の受信装置。
  3. 前記受信レベル判定回路とそれに対して電源を供給する電源ラインとの間に第1スイッチング素子を有しており、
    前記受信選択回路は、
    前記複数の受信信号のいずれか一つを選択した際、前記第1スイッチング素子を非導通とさせて前記電源ラインから前記受信レベル判定回路への電源供給を停止させること、を特徴とする請求項1又は2に記載の受信装置。
  4. 前記選択された複数の受信信号のいずれか一つを復調処理する復調回路と、前記復調回路とそれに対して電源を供給する前記電源ラインとの間に第2スイッチング素子と、を有しており、
    前記受信選択回路は、
    前記複数の受信信号のいずれか一つを選択するまでの間は、前記第1スイッチング素子を導通させて前記電源ラインから前記受信レベル判定回路への電源供給を行わせるとともに前記第2スイッチング素子を非導通とさせて前記電源ラインから前記復調回路への電源供給を停止させ、
    前記複数の受信信号のいずれか一つを選択した際には、前記第1スイッチング素子を非導通させて前記電源ラインから前記受信レベル判定回路への電源供給を停止させるとともに前記第2スイッチング素子を導通させて前記電源ラインから前記復調回路への電源供給を行わせること、
    を特徴とする請求項3に記載の受信装置。
  5. 前記選択した複数の受信信号のいずれか一つが正常であるか否かを判定するとともに当該判定結果を示す受信エラー判定結果信号を生成する受信エラー判定回路を有しており、
    前記受信選択回路は、
    前記複数の受信信号のいずれか一つを選択した際、前記正常でない旨を示す前記受信エラー判定結果信号を受信したとき、当該選択をとりやめて、残りの前記受信信号のうちいずれか一つを、当該残りの受信信号に対応する前記受信レベル判定信号の前記エッジタイミングの早い順で選択すること、
    を特徴とする請求項1乃至4のいずれかに記載の受信装置。
  6. 前記受信エラー判定回路は、
    予め定められた複数のパルスで構成される前記受信信号の先頭パルスが、受信開始から所定の開始許容期間内に検出できるか否かを判定するとともに、当該判定の結果、当該先頭パルスが検出できない旨を判定した場合には、前記受信信号が正常でない旨を示す前記受信エラー判定結果信号を生成すること、を特徴とする請求項5に記載の受信装置。
  7. 前記受信エラー判定回路は、
    予め定められた複数のパルスで構成される前記受信信号が、受信開始から当該複数のパルスを構成する所定の終了許容期間内で完結するか否かを判定するとともに、当該判定の結果、前記受信信号が完結しない旨を判定した場合には、前記受信信号が正常でない旨を示す前記受信エラー判定結果信号を生成すること、を特徴とする請求項5に記載の受信装置。
  8. 前記受信エラー判定回路は、
    予め定められた複数のパルスで構成される前記受信信号の先頭パルスが、受信開始から所定の開始許容期間内に検出できるか否かを判定するとともに、当該判定の結果、当該先頭パルスが検出できない旨を判定した場合には、前記受信信号が正常でない旨を示す前記受信エラー判定結果信号を生成し、且つ
    前記受信信号が、受信開始から当該複数のパルスを構成する所定の終了許容期間内で完結するか否かを判定するとともに、当該判定の結果、前記受信信号が完結しない旨を判定した場合には前記受信信号が正常でない旨を示す前記受信エラー判定結果信号を生成すること、
    を特徴とする請求項5に記載の受信装置。
  9. 前記受信選択回路は、
    前記複数の受信レベル判定信号の前記エッジタイミングのうち最も早いものに対応した一の前記受信信号を、前記複数のアンテナのうち主軸の受信信号であるものとして決定するとともに、当該決定結果を示す主軸決定結果信号を生成する主軸決定回路と、
    前記主軸として決定された受信信号以外の残りの受信信号に関して、夫々に対応する前記受信レベル判定信号の前記エッジタイミングの早い順に、前記主軸の受信信号の代わりに前記複数のアンテナのうち副軸の受信信号として用いられる順番を決定するとともに、当該順番の決定結果を示す副軸順番決定結果信号を生成する副軸順番決定回路と、
    前記主軸決定結果信号をもとに前記主軸の受信信号を選択してから所定の検証期間内において前記正常でない旨を示す前記受信エラー判定結果信号を受信した場合には、前記副軸順番決定結果信号が示す順番で前記副軸の受信信号を選択するとともに、当該選択結果を示す選択結果信号を生成する出力制御回路と、
    を有することを特徴とする請求項5乃至7のいずれかに記載の受信装置。
  10. 前記受信選択回路は、
    前記検証期間より長く設定した所定の選択期間毎の前記検証期間内において前記正常でない旨を示す前記受信エラー判定結果信号を受信した場合、前記出力制御回路における前記主軸の受信信号の選択を制御するための主軸選択制御信号、前記副軸の受信信号の選択を制御するための副軸選択制御信号の順に、選択がなされるための所定レベルを順次シフトさせ、
    前記選択周期内での前記検証期間内において前記正常でない旨を示す前記受信エラー判定結果信号を受信しない場合、前記主軸選択制御信号ならびに前記副軸選択制御信号の状態を保持させる選択制御回路を有すること、を特徴とする請求項9に記載の受信装置。
  11. 前記主軸決定回路における前記主軸の受信信号の決定ならびに前記副軸順番決定回路における前記副軸の受信信号の順番の決定は、一の前記受信信号の選択がなされる毎に、行われること、を特徴とする請求項9又は10に記載の受信装置。
  12. 前記主軸決定回路は、予め定めておいた優先順位に基づく遅延素子によって前記複数の受信レベル判定信号のうち少なくとも二つの前記エッジタイミングが同タイミングとなる場合を回避したこと、を特徴とする請求項9乃至11のいずれかに記載の受信装置。
  13. 前記副軸順番決定回路は、予め定めておいた優先順位に基づく遅延素子によって前記複数の受信レベル判定信号のうち少なくとも二つの前記エッジタイミングが同タイミングとなる場合を回避したこと、を特徴とする請求項12に記載の受信装置。
  14. 前記受信装置は、車載通信装置と遠隔制御装置との間で所定の無線通信が行われる車載無線通信システムにおいて、前記車載通信装置から送信される信号を受信すべく前記遠隔制御装置内部に設けられること、を特徴とする請求項1乃至13のいずれかに記載の受信装置。

JP2005063634A 2005-03-08 2005-03-08 受信装置 Withdrawn JP2006253781A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005063634A JP2006253781A (ja) 2005-03-08 2005-03-08 受信装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005063634A JP2006253781A (ja) 2005-03-08 2005-03-08 受信装置

Publications (1)

Publication Number Publication Date
JP2006253781A true JP2006253781A (ja) 2006-09-21

Family

ID=37093834

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005063634A Withdrawn JP2006253781A (ja) 2005-03-08 2005-03-08 受信装置

Country Status (1)

Country Link
JP (1) JP2006253781A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008187485A (ja) * 2007-01-30 2008-08-14 Kyocera Corp 携帯端末装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008187485A (ja) * 2007-01-30 2008-08-14 Kyocera Corp 携帯端末装置
JP4754507B2 (ja) * 2007-01-30 2011-08-24 京セラ株式会社 携帯端末装置

Similar Documents

Publication Publication Date Title
US10510198B2 (en) Multi-band identification and ranging
JP5795732B2 (ja) 無線通信システム
US8138894B2 (en) Vehicle control system and method, and component devices
JP5365979B2 (ja) 携帯型無線通信機
EP1271420A2 (en) Passive entry with anti-theft function
US20180208155A1 (en) Apparatus, key remote, and method for controlling operating conditions of a key module
US20140045531A1 (en) Portable-device position determination system, portable-device position determination method, and portable-device position determination apparatus
JP2006028838A (ja) 車両ドア遠隔操作システム
US7154376B2 (en) In-vehicle equipment remote control system
JP2006348497A (ja) キーレスエントリー装置
JP2017203314A (ja) 無線通信システム
JP4533288B2 (ja) キーレスエントリー装置
JP2010137780A (ja) 電力伝送式無線通信システム
KR20050073413A (ko) 신호 처리 장치, 신호 처리 방법 및 신호 처리 프로그램
JP2006253781A (ja) 受信装置
EP3514023B1 (en) In-vehicle communication device and communication method
US20170140591A1 (en) On-vehicle apparatus, vehicle locking/unlocking system, and method of controlling on-vehicle apparatus
JPWO2005098177A1 (ja) 車載無線装置
US9628244B2 (en) Communications system, on-vehicle electronic device and communication method
JP2019203265A (ja) 車両用認証装置
JP3570240B2 (ja) 電子キーシステム
US20230413044A1 (en) Authentication system, in-vehicle authentication system, and authentication method
JP5363402B2 (ja) 受信機のリファレンス電圧設定装置
JP6897476B2 (ja) 認証システム及び認証対象装置
KR100912896B1 (ko) 동기화 통신방식을 이용한 도어록 장치 및 도어 해정 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080218

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090706