JP2006253652A - 不揮発性メモリ素子及びその製造方法 - Google Patents
不揮発性メモリ素子及びその製造方法 Download PDFInfo
- Publication number
- JP2006253652A JP2006253652A JP2005379703A JP2005379703A JP2006253652A JP 2006253652 A JP2006253652 A JP 2006253652A JP 2005379703 A JP2005379703 A JP 2005379703A JP 2005379703 A JP2005379703 A JP 2005379703A JP 2006253652 A JP2006253652 A JP 2006253652A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- film
- insulating film
- floating gate
- nonvolatile memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 59
- 239000000758 substrate Substances 0.000 claims abstract description 89
- 239000004065 semiconductor Substances 0.000 claims abstract description 50
- 238000000034 method Methods 0.000 claims description 144
- 230000008569 process Effects 0.000 claims description 98
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 71
- 229920005591 polysilicon Polymers 0.000 claims description 71
- 238000005530 etching Methods 0.000 claims description 46
- 235000020030 perry Nutrition 0.000 claims description 36
- 238000005468 ion implantation Methods 0.000 claims description 22
- 125000006850 spacer group Chemical group 0.000 claims description 22
- 229910021332 silicide Inorganic materials 0.000 claims description 20
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 20
- 229910052751 metal Inorganic materials 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 16
- 238000000151 deposition Methods 0.000 claims description 7
- 230000009467 reduction Effects 0.000 abstract description 5
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 44
- 229920002120 photoresistant polymer Polymers 0.000 description 24
- 239000011229 interlayer Substances 0.000 description 12
- 230000008878 coupling Effects 0.000 description 9
- 238000010168 coupling process Methods 0.000 description 9
- 238000005859 coupling reaction Methods 0.000 description 9
- 230000006870 function Effects 0.000 description 8
- 238000002955 isolation Methods 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 150000004767 nitrides Chemical class 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 238000001459 lithography Methods 0.000 description 5
- 239000005368 silicate glass Substances 0.000 description 5
- 230000005641 tunneling Effects 0.000 description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 229910017052 cobalt Inorganic materials 0.000 description 3
- 239000010941 cobalt Substances 0.000 description 3
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000009828 non-uniform distribution Methods 0.000 description 1
- 125000000962 organic group Chemical group 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 150000004760 silicates Chemical class 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0425—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a merged floating gate and select transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/42—Simultaneous manufacture of periphery and memory cells
- H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
- H10B41/44—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with a control gate layer also being used as part of the peripheral transistor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
【解決手段】本発明の不揮発性メモリ素子は、基板と、該基板上に形成されたトンネル絶縁膜と、該トンネル絶縁膜上に形成されたフローティングゲートと、前記フローティングゲートの上部と一方の壁を覆うように形成された誘電体膜と、前記誘電体膜の一方の壁に形成された選択ゲートと、該選択ゲートと前記フローティングゲートとの一方に露出された前記基板に形成されたソース/ドレイン領域とを含む。
【選択図】図5
Description
WL ワードライン
SL ソースライン
A アクティブ領域
CELL セル領域
PERI ペリー領域
110 半導体基板
111 素子分離膜
112 トンネル絶縁膜
113 第1ポリシリコン膜
114 ハードマスク層
115 第1フォトレジストパターン
116、122 エッチング工程
125 全面エッチング工程
118 誘電体膜
119 ゲート絶縁膜
119A 第1ゲート絶縁膜
119B 第2ゲート絶縁膜
120 第2ポリシリコン膜
121 第2フォトレジストパターン
123 ゲート電極
124 第3フォトレジストパターン
117A 第1フローティングゲート
117B 第2フローティングゲート
120A 第1選択ゲート
120B 第2選択ゲート
126 LDDイオン注入領域
127 スペーサ
128A/128B ソース/ドレイン領域
129 シリサイド層
130 第1層間絶縁膜
131 ソースコンタクト
132 第2層間絶縁膜
133 コンタクトプラグ
134A 第1配線層
134B 第2配線層
Claims (39)
- 基板と、
該基板上に形成されたトンネル絶縁膜と、
該トンネル絶縁膜上に形成されたフローティングゲートと、
該フローティングゲートの上部と一方の壁を覆うように形成された誘電体膜と、
該誘電体膜の一方の壁に形成された選択ゲートと、
該選択ゲートと前記フローティングゲートとの一方に露出された前記基板に形成されたソース/ドレイン領域と
を含むことを特徴とする不揮発性メモリ素子。 - 前記選択ゲートと前記基板との間に形成されて、前記選択ゲートと前記基板とを電気的に分離させるゲート絶縁膜をさらに含むことを特徴とする請求項1に記載の不揮発性メモリ素子。
- 前記選択ゲートの上部と前記ソース/ドレイン領域の上部とに形成された金属シリサイド層をさらに含むことを特徴とする請求項1または2に記載の不揮発性メモリ素子。
- 前記トンネル絶縁膜と前記ゲート絶縁膜とは、互いに異なる厚さに形成されたことを特徴とする請求項1に記載の不揮発性メモリ素子。
- 前記ゲート絶縁膜は、前記トンネル酸化膜より厚く形成されたことを特徴とする請求項4に記載の不揮発性メモリ素子。
- 前記選択ゲートの一部に形成されたスペーサをさらに含むことを特徴とする請求項1に記載の不揮発性メモリ素子。
- 前記スペーサが形成されない前記選択ゲートの一方部に形成された金属シリサイド層をさらに含むことを特徴とする請求項6に記載の不揮発性メモリ素子。
- 前記スペーサは、前記誘電体膜が形成されずに露出された前記フローティングゲートの一方の壁に形成されたことを特徴とする請求項6に記載の不揮発性メモリ素子。
- 基板と、
該基板上に一定の距離が離隔されて形成された第1トンネル絶縁膜及び第2トンネル絶縁膜と、
該第1トンネル絶縁膜及び第2トンネル絶縁膜上にそれぞれ形成された第1フローティングゲートと、
該第1フローティングゲートと分離されて、前記第2トンネル絶縁膜上に形成された第2フローティングゲートと、
前記第1フローティングゲートの上部と一方の壁を覆うように形成された第1誘電体膜と、
前記第2フローティングゲートの上部と一方の壁を覆うように形成された第2誘電体膜と、
前記第1誘電体膜の一方の壁を覆うように形成された第1選択ゲートと、
前記第2誘電体膜の一方の壁を覆うように形成された第2選択ゲートと、
前記第1フローティングゲートと第2フローティングゲートとの間に露出された前記基板に形成された共通ソース領域と、
前記第1選択ゲートの一方に露出された前記基板に形成された第1ドレイン領域と、
前記第2選択ゲートの一方に露出された前記基板に形成された第2ドレイン領域と
を含むことを特徴とする不揮発性メモリ素子。 - 前記第1選択ゲートと前記基板との間に形成されて、前記第1選択ゲートと前記基板とを電気的に分離させる第1ゲート絶縁膜をさらに含むことを特徴とする請求項9に記載の不揮発性メモリ素子。
- 前記第2選択ゲートと前記基板との間に形成されて、前記第2選択ゲートと前記基板とを電気的に分離させる第2ゲート絶縁膜をさらに含むことを特徴とする請求項9または10に記載の不揮発性メモリ素子。
- 前記第1ゲート絶縁膜及び第2ゲート絶縁膜は、互いに同じ厚さに形成されたことを特徴とする請求項11に記載の不揮発性メモリ素子。
- 前記第1選択ゲート及び第2選択ゲートと、前記共通ソース領域と、前記第1ドレイン領域及び第2ドレイン領域上にそれぞれ形成された金属シリサイド層とをさらに含むことを特徴とする請求項9に記載の不揮発性メモリ素子。
- 前記第1トンネル絶縁膜及び第2トンネル絶縁膜は、互いに同じ厚さに形成されたことを特徴とする請求項9に記載の不揮発性メモリ素子。
- 前記第1選択ゲート及び第2選択ゲートの一部に形成されたスペーサをさらに含むことを特徴とする請求項14に記載の不揮発性メモリ素子。
- 前記スペーサが形成されない前記第1選択ゲート及び第2選択ゲートの一方部にそれぞれ形成された金属シリサイド層をさらに含むことを特徴とする請求項15に記載の不揮発性メモリ素子。
- 前記スペーサは、前記誘電体膜が形成されずに露出された前記第1フローティングゲート及び第2フローティングゲートの一方の壁を覆うようにそれぞれ形成されたことを特徴とする請求項15に記載の不揮発性メモリ素子。
- 第1フローティングゲートと第2フローティングゲートとの間に形成された共通ソース領域を共有する第1セル及び第2セルと、
該第1セルを選択するために、前記第1セルの第1選択ゲートと接続された第1ワードラインと、
前記第2セルを選択するために、前記第2セルの第2選択ゲートと接続された第2ワードラインと、
前記第1ワードラインと第2ワードラインとの間に形成された前記共通ソース領域と接続されたソースラインと、
前記第1ワードライン、前記第2ワードライン及び前記ソースラインと交差し、前記第1セルの第1ドレイン領域と前記第2セルの第2ドレイン領域とそれぞれ接続されたビットラインと
を含むことを特徴とする不揮発性メモリ素子。 - 前記第1フローティングゲートと前記第1選択ゲートとの間に形成された第1誘電体膜をさらに含むことを特徴とする請求項18に記載の不揮発性メモリ素子。
- 前記第1誘電体膜は、前記第1フローティングゲートの上部と一方の壁とに形成されたことを特徴とする請求項19に記載の不揮発性メモリ素子。
- 前記第2フローティングゲートと前記第2選択ゲートとの間に形成された第2誘電体膜をさらに含むことを特徴とする請求項18に記載の不揮発性メモリ素子。
- 前記第2誘電体膜は、前記第2フローティングゲートの上部と一方の壁とに形成されたことを特徴とする請求項21に記載の不揮発性メモリ素子。
- 前記第1選択ゲート及び第2選択ゲート上にそれぞれ形成された金属シリサイド層をさらに含むことを特徴とする請求項18に記載の不揮発性メモリ素子。
- 前記第1セル及び第2セルは、互いに対称的に形成されたことを特徴とする請求項18に記載の不揮発性メモリ素子。
- 前記第1選択ゲート及び第2選択ゲートと前記基板とを分離させるために、前記第1選択ゲート及び第2選択ゲートと前記基板との間にそれぞれ形成された第1ゲート絶縁膜及び第2ゲート絶縁膜をさらに含むことを特徴とする請求項18に記載の不揮発性メモリ素子。
- 基板上にトンネル絶縁膜と第1ポリシリコン膜とを順次形成するステップと、
前記第1ポリシリコン膜と前記トンネル絶縁膜とをエッチングするステップと、
エッチングされた前記第1ポリシリコン膜と前記トンネル絶縁膜とを覆うように、誘電体膜を形成するステップと、
前記誘電体膜の両方に露出される前記基板上にゲート絶縁膜を形成するステップと、
前記誘電体膜を覆うように、第2ポリシリコン膜を蒸着するステップと、
前記第2ポリシリコン膜、前記誘電体膜、前記第1ポリシリコン膜及び前記トンネル絶縁膜をエッチングして、互いに一定の距離で2分割された第1フローティングゲート及び第2フローティングゲートを形成するステップと、
エッチング工程を行って、前記第1フローティングゲート及び第2フローティングゲートの一方の壁とそれぞれ重なり、前記ゲート絶縁膜により前記基板と分離されるように、前記誘電体膜の側壁にそれぞれ第1選択ゲート及び第2選択ゲートを形成するステップと、
前記第1選択ゲートの一方、前記第2選択ゲートの一方及び前記第1フローティングゲートと第2フローティングゲートとの間に露出された前記基板にソース/ドレイン領域を形成するステップと
を含むことを特徴とする不揮発性メモリ素子の製造方法。 - 前記ソース/ドレイン領域を形成する前に、
前記第1選択ゲートの一方、前記第2選択ゲートの一方及び前記第1フローティングゲートと第2フローティングゲートとの間に露出された前記基板にLDDイオン注入領域を形成するステップと、
前記第1選択ゲート及び第2選択ゲートの側壁と、前記第1フローティングゲート及び第2フローティングゲートの一方の壁とにそれぞれスペーサを形成するステップと
をさらに含むことを特徴とする請求項26に記載の不揮発性メモリ素子の製造方法。 - 前記ソース/ドレイン領域を形成した後、
前記第1選択ゲート及び第2選択ゲートと前記ソース/ドレイン領域上とに金属シリサイド層を形成するステップをさらに含むことを特徴とする請求項26または27に記載の不揮発性メモリ素子の製造方法。 - 前記エッチング工程は、エッチバック工程で行うことを特徴とする請求項26に記載の不揮発性メモリ素子の製造方法。
- 前記第1ポリシリコン膜を形成した後、
前記第1ポリシリコン膜上にIPD膜とハードマスク層とを順次形成するステップをさらに含むことを特徴とする請求項26に記載の不揮発性メモリ素子の製造方法。 - 前記第1ポリシリコン膜と前記トンネル絶縁膜とをエッチングする前に、
前記IPD膜と前記ハードマスク層とをエッチングするステップをさらに含むことを特徴とする請求項30に記載の不揮発性メモリ素子の製造方法。 - 前記第1ポリシリコン膜と前記トンネル絶縁膜とのエッチング工程の際エッチングされた前記ハードマスク層と前記IPD膜とを、エッチングマスクとして利用することを特徴とする請求項31に記載の不揮発性メモリ素子の製造方法。
- セル領域とペリー領域とに画定された基板を提供するステップと、
前記基板上にトンネル絶縁膜と第1ポリシリコン膜とを順次形成するステップと、
前記第1ポリシリコン膜と前記トンネル絶縁膜とをエッチングして、前記ペリー領域に形成された前記第1ポリシリコン膜と前記トンネル絶縁膜とを全て除去するステップと、
エッチングされた前記第1ポリシリコン膜と前記トンネル絶縁膜とを覆うように、誘電体膜を形成するステップと、
前記誘電体膜の両方に露出される前記基板上にゲート絶縁膜を形成するステップと、
誘電体膜を覆うように、第2ポリシリコン膜を蒸着するステップと、
前記ペリー領域に蒸着された前記第2ポリシリコン膜と前記ゲート絶縁膜とをエッチングして、ゲート電極を形成するステップと、
前記セル領域に蒸着された第2ポリシリコン膜、前記誘電体膜、前記第1ポリシリコン膜及び前記トンネル絶縁膜をエッチングして、互いに一定の距離で2分割される第1フローティングゲート及び第2フローティングゲートを形成するステップと、
エッチング工程を行って、前記セル領域に前記第1フローティングゲート及び第2フローティングゲートの一方の壁と各々重なり、前記ゲート絶縁膜により前記基板と分離されるように、前記誘電体膜の側壁にそれぞれ第1選択ゲート及び第2選択ゲートを形成するステップと、
前記第1選択ゲートの一方、前記第2選択ゲートの一方及び前記第1フローティングゲートと第2フローティングゲートとの間に露出された前記基板に第1ソース/ドレイン領域を形成すると共に、前記ゲート電極の両方に露出された前記基板に第2ソース/ドレイン領域を形成するステップと
を含むことを特徴とする不揮発性メモリ素子の製造方法。 - 前記第1ソース/ドレイン領域及び第2ソース/ドレイン領域を形成する前に、
前記第1選択ゲートの一方、前記第2選択ゲートの一方及び前記第1フローティングゲートと第2フローティングゲートとの間に露出された前記基板に第1LDDイオン注入領域を形成すると共に、前記ゲート電極の両方に露出された前記基板に第2LDDイオン注入領域を形成するステップと、
前記第1選択ゲート及び第2選択ゲートの側壁と、前記第1フローティングゲート及び第2フローティングゲートの一方の壁と、前記ゲート電極の両方の壁にそれぞれスペーサを形成するステップと、
をさらに含むことを特徴とする請求項33に記載の不揮発性メモリ素子の製造方法。 - 前記第1ソース/ドレイン領域及び第2ソース/ドレイン領域を形成した後、
前記第1選択ゲート及び第2選択ゲートと、前記ゲート電極と、前記第1ソース/ドレイン領域及び第2ソース/ドレイン領域上にそれぞれ金属シリサイド層を形成するステップをさらに含むことを特徴とする請求項33または34に記載の不揮発性メモリ素子の製造方法。 - 前記エッチング工程は、エッチバック工程で行うことを特徴とする請求項33に記載の不揮発性メモリ素子の製造方法。
- 前記第1ポリシリコン膜を形成した後、
前記第1ポリシリコン膜上にIPD膜とハードマスク層とを順次形成するステップをさらに含むことを特徴とする請求項33に記載の不揮発性メモリ素子の製造方法。 - 前記第1ポリシリコン膜と前記トンネル絶縁膜とをエッチングする前に、
前記IPD膜と前記ハードマスク層とをエッチングするステップをさらに含むことを特徴とする請求項37に記載の不揮発性メモリ素子の製造方法。 - 前記第1ポリシリコン膜と前記トンネル絶縁膜とのエッチング工程の際エッチングされた前記ハードマスク層と前記IPD膜とを、エッチングマスクとして利用することを特徴とする請求項38に記載の不揮発性メモリ素子の製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2005-0019089 | 2005-03-08 | ||
KR1020050019089A KR100646085B1 (ko) | 2005-03-08 | 2005-03-08 | 비휘발성 메모리 소자, 그 제조방법, 및 이를 이용한 반도체 소자의 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006253652A true JP2006253652A (ja) | 2006-09-21 |
JP5148829B2 JP5148829B2 (ja) | 2013-02-20 |
Family
ID=36970682
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005379703A Active JP5148829B2 (ja) | 2005-03-08 | 2005-12-28 | 不揮発性メモリ素子及びその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (2) | US8143663B2 (ja) |
JP (1) | JP5148829B2 (ja) |
KR (1) | KR100646085B1 (ja) |
Families Citing this family (40)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4659527B2 (ja) * | 2005-06-20 | 2011-03-30 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
US7700439B2 (en) * | 2006-03-15 | 2010-04-20 | Freescale Semiconductor, Inc. | Silicided nonvolatile memory and method of making same |
KR100751680B1 (ko) * | 2006-09-29 | 2007-08-23 | 주식회사 하이닉스반도체 | 플래시 메모리 소자 |
KR100884975B1 (ko) * | 2006-11-27 | 2009-02-23 | 동부일렉트로닉스 주식회사 | 플래시 메모리 소자의 형성 방법 |
US8320191B2 (en) | 2007-08-30 | 2012-11-27 | Infineon Technologies Ag | Memory cell arrangement, method for controlling a memory cell, memory array and electronic device |
US8816409B2 (en) * | 2010-07-15 | 2014-08-26 | United Microelectronics Corp. | Metal-oxide semiconductor transistor |
US8399310B2 (en) | 2010-10-29 | 2013-03-19 | Freescale Semiconductor, Inc. | Non-volatile memory and logic circuit process integration |
US8163615B1 (en) * | 2011-03-21 | 2012-04-24 | Freescale Semiconductor, Inc. | Split-gate non-volatile memory cell having improved overlap tolerance and method therefor |
KR101906167B1 (ko) * | 2011-10-27 | 2018-10-12 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 그 제조 방법 |
US8906764B2 (en) | 2012-01-04 | 2014-12-09 | Freescale Semiconductor, Inc. | Non-volatile memory (NVM) and logic integration |
US8951863B2 (en) | 2012-04-06 | 2015-02-10 | Freescale Semiconductor, Inc. | Non-volatile memory (NVM) and logic integration |
US9087913B2 (en) | 2012-04-09 | 2015-07-21 | Freescale Semiconductor, Inc. | Integration technique using thermal oxide select gate dielectric for select gate and apartial replacement gate for logic |
CN102693946B (zh) * | 2012-06-11 | 2017-04-05 | 上海华虹宏力半导体制造有限公司 | 半导体器件制造方法以及存储器制造方法 |
US9111865B2 (en) | 2012-10-26 | 2015-08-18 | Freescale Semiconductor, Inc. | Method of making a logic transistor and a non-volatile memory (NVM) cell |
JP6026914B2 (ja) * | 2013-02-12 | 2016-11-16 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
US9006093B2 (en) | 2013-06-27 | 2015-04-14 | Freescale Semiconductor, Inc. | Non-volatile memory (NVM) and high voltage transistor integration |
US9129996B2 (en) | 2013-07-31 | 2015-09-08 | Freescale Semiconductor, Inc. | Non-volatile memory (NVM) cell and high-K and metal gate transistor integration |
US8877585B1 (en) | 2013-08-16 | 2014-11-04 | Freescale Semiconductor, Inc. | Non-volatile memory (NVM) cell, high voltage transistor, and high-K and metal gate transistor integration |
US8871598B1 (en) * | 2013-07-31 | 2014-10-28 | Freescale Semiconductor, Inc. | Non-volatile memory (NVM) and high-k and metal gate integration using gate-first methodology |
US9082837B2 (en) | 2013-08-08 | 2015-07-14 | Freescale Semiconductor, Inc. | Nonvolatile memory bitcell with inlaid high k metal select gate |
US9252246B2 (en) | 2013-08-21 | 2016-02-02 | Freescale Semiconductor, Inc. | Integrated split gate non-volatile memory cell and logic device |
US9082650B2 (en) | 2013-08-21 | 2015-07-14 | Freescale Semiconductor, Inc. | Integrated split gate non-volatile memory cell and logic structure |
US9275864B2 (en) | 2013-08-22 | 2016-03-01 | Freescale Semiconductor,Inc. | Method to form a polysilicon nanocrystal thin film storage bitcell within a high k metal gate platform technology using a gate last process to form transistor gates |
US8932925B1 (en) | 2013-08-22 | 2015-01-13 | Freescale Semiconductor, Inc. | Split-gate non-volatile memory (NVM) cell and device structure integration |
US9129855B2 (en) | 2013-09-30 | 2015-09-08 | Freescale Semiconductor, Inc. | Non-volatile memory (NVM) and high-k and metal gate integration using gate-first methodology |
US8901632B1 (en) | 2013-09-30 | 2014-12-02 | Freescale Semiconductor, Inc. | Non-volatile memory (NVM) and high-K and metal gate integration using gate-last methodology |
US9136129B2 (en) | 2013-09-30 | 2015-09-15 | Freescale Semiconductor, Inc. | Non-volatile memory (NVM) and high-k and metal gate integration using gate-last methodology |
US9231077B2 (en) | 2014-03-03 | 2016-01-05 | Freescale Semiconductor, Inc. | Method of making a logic transistor and non-volatile memory (NVM) cell |
US9472418B2 (en) | 2014-03-28 | 2016-10-18 | Freescale Semiconductor, Inc. | Method for forming a split-gate device |
US9112056B1 (en) | 2014-03-28 | 2015-08-18 | Freescale Semiconductor, Inc. | Method for forming a split-gate device |
US9379222B2 (en) | 2014-05-30 | 2016-06-28 | Freescale Semiconductor, Inc. | Method of making a split gate non-volatile memory (NVM) cell |
US9257445B2 (en) | 2014-05-30 | 2016-02-09 | Freescale Semiconductor, Inc. | Method of making a split gate non-volatile memory (NVM) cell and a logic transistor |
US9343314B2 (en) | 2014-05-30 | 2016-05-17 | Freescale Semiconductor, Inc. | Split gate nanocrystal memory integration |
US9269792B2 (en) | 2014-06-09 | 2016-02-23 | International Business Machines Corporation | Method and structure for robust finFET replacement metal gate integration |
US9397176B2 (en) * | 2014-07-30 | 2016-07-19 | Freescale Semiconductor, Inc. | Method of forming split gate memory with improved reliability |
CN107768373B (zh) * | 2016-08-15 | 2022-05-10 | 华邦电子股份有限公司 | 存储元件及其制造方法 |
US10204917B2 (en) * | 2016-12-08 | 2019-02-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for manufacturing embedded non-volatile memory |
US10872898B2 (en) * | 2017-07-19 | 2020-12-22 | Cypress Semiconductor Corporation | Embedded non-volatile memory device and fabrication method of the same |
US11264396B2 (en) * | 2019-05-31 | 2022-03-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multi-type high voltage devices fabrication for embedded memory |
KR102479666B1 (ko) | 2021-05-07 | 2022-12-21 | 주식회사 키파운드리 | 비휘발성 메모리 셀을 포함하는 반도체 소자 및 그 제조 방법 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH023986A (ja) * | 1988-01-25 | 1990-01-09 | Catalyst Semiconductor Inc | 高密度分割ゲート不揮発性メモリセルの製造方法 |
JP2001028403A (ja) * | 1999-07-13 | 2001-01-30 | Sanyo Electric Co Ltd | 半導体記憶装置 |
JP2002050706A (ja) * | 2000-08-02 | 2002-02-15 | Seiko Epson Corp | 半導体装置およびその製造方法 |
JP2002368077A (ja) * | 2001-06-07 | 2002-12-20 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2003086716A (ja) * | 2001-09-11 | 2003-03-20 | Matsushita Electric Ind Co Ltd | 不揮発性半導体記憶装置及びその製造方法 |
JP2004266279A (ja) * | 2003-02-28 | 2004-09-24 | Samsung Electronics Co Ltd | フローティングゲートの形成方法及びこれを利用した不揮発性メモリ装置の製造方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6204126B1 (en) * | 2000-02-18 | 2001-03-20 | Taiwan Semiconductor Manufacturing Company | Method to fabricate a new structure with multi-self-aligned for split-gate flash |
KR100437470B1 (ko) * | 2001-01-31 | 2004-06-23 | 삼성전자주식회사 | 플래쉬 메모리 셀을 갖는 반도체 장치 및 그 제조 방법 |
US6570213B1 (en) * | 2002-02-08 | 2003-05-27 | Silicon Based Technology Corp. | Self-aligned split-gate flash memory cell and its contactless NOR-type memory array |
JP4647175B2 (ja) * | 2002-04-18 | 2011-03-09 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
US6531734B1 (en) * | 2002-05-24 | 2003-03-11 | Silicon Based Technology Corp. | Self-aligned split-gate flash memory cell having an integrated source-side erase structure and its contactless flash memory arrays |
US6784039B2 (en) * | 2002-10-16 | 2004-08-31 | Taiwan Semiconductor Manufacturing Company | Method to form self-aligned split gate flash with L-shaped wordline spacers |
JP4521597B2 (ja) * | 2004-02-10 | 2010-08-11 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置およびその製造方法 |
US7148098B2 (en) * | 2004-06-22 | 2006-12-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | System and method of forming a split-gate flash memory structure |
KR100674958B1 (ko) * | 2005-02-23 | 2007-01-26 | 삼성전자주식회사 | 자기 정렬된 콘트롤 게이트를 갖는 스플릿 타입 플래쉬 메모리 소자 및 그 제조방법 |
-
2005
- 2005-03-08 KR KR1020050019089A patent/KR100646085B1/ko active IP Right Grant
- 2005-12-28 JP JP2005379703A patent/JP5148829B2/ja active Active
- 2005-12-29 US US11/319,567 patent/US8143663B2/en active Active
-
2012
- 2012-02-14 US US13/372,767 patent/US8541277B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH023986A (ja) * | 1988-01-25 | 1990-01-09 | Catalyst Semiconductor Inc | 高密度分割ゲート不揮発性メモリセルの製造方法 |
JP2001028403A (ja) * | 1999-07-13 | 2001-01-30 | Sanyo Electric Co Ltd | 半導体記憶装置 |
JP2002050706A (ja) * | 2000-08-02 | 2002-02-15 | Seiko Epson Corp | 半導体装置およびその製造方法 |
JP2002368077A (ja) * | 2001-06-07 | 2002-12-20 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2003086716A (ja) * | 2001-09-11 | 2003-03-20 | Matsushita Electric Ind Co Ltd | 不揮発性半導体記憶装置及びその製造方法 |
JP2004266279A (ja) * | 2003-02-28 | 2004-09-24 | Samsung Electronics Co Ltd | フローティングゲートの形成方法及びこれを利用した不揮発性メモリ装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20060203543A1 (en) | 2006-09-14 |
KR20060098786A (ko) | 2006-09-19 |
US20120142153A1 (en) | 2012-06-07 |
KR100646085B1 (ko) | 2006-11-14 |
US8541277B2 (en) | 2013-09-24 |
US8143663B2 (en) | 2012-03-27 |
JP5148829B2 (ja) | 2013-02-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5148829B2 (ja) | 不揮発性メモリ素子及びその製造方法 | |
US6417538B1 (en) | Nonvolative semiconductor memory device with high impurity concentration under field oxide layer | |
US9324725B2 (en) | Semiconductor device and a manufacturing method thereof | |
US6894341B2 (en) | Semiconductor device and manufacturing method | |
US6376876B1 (en) | NAND-type flash memory devices and methods of fabricating the same | |
US8278178B2 (en) | Nonvolatile memory device and method of manufacturing the same | |
KR100454136B1 (ko) | 플로팅 게이트의 전하 손실을 막을 수 있는 비휘발성메모리 장치 및 그 제조방법 | |
JP2011222938A (ja) | 半導体装置およびその製造方法 | |
US7800157B2 (en) | Method for manufacturing semiconductor device and semiconductor device | |
JP2004281662A (ja) | 半導体記憶装置及びその製造方法 | |
US8460997B2 (en) | Semiconductor memory device and method of manufacturing the same | |
US6828622B2 (en) | Nonvolatile semiconductor memory device and its manufacturing method | |
KR100297728B1 (ko) | 플래쉬 메모리 소자의 제조방법 및 그에 의해 제조된 플래쉬 메모리 소자 | |
US7986001B2 (en) | Semiconductor memory device and method of manufacturing the same | |
US20070133289A1 (en) | NAND-type flash memory device with high voltage PMOS and embedded poly and methods of fabricating the same | |
US7072210B2 (en) | Memory array | |
US6962852B2 (en) | Nonvolatile memories and methods of fabrication | |
US8207560B2 (en) | Nonvolatile semiconductor memory device and method of fabricating the same | |
US8022462B2 (en) | Methods of forming shallow trench isolation structures with buried bit lines in non-volatile memories | |
JP3947041B2 (ja) | 半導体装置及びその製造方法 | |
US20080083947A1 (en) | Semiconductor device and method of fabricating the same | |
KR100602937B1 (ko) | 비휘발성 메모리 소자의 제조 방법 | |
WO2006106570A1 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081128 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20110218 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20110225 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120323 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120403 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120703 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120731 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121031 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121127 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121129 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5148829 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151207 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |