JP2006245326A - Single crystal silicon thin-film transistor - Google Patents
Single crystal silicon thin-film transistor Download PDFInfo
- Publication number
- JP2006245326A JP2006245326A JP2005059419A JP2005059419A JP2006245326A JP 2006245326 A JP2006245326 A JP 2006245326A JP 2005059419 A JP2005059419 A JP 2005059419A JP 2005059419 A JP2005059419 A JP 2005059419A JP 2006245326 A JP2006245326 A JP 2006245326A
- Authority
- JP
- Japan
- Prior art keywords
- silicon thin
- thin film
- substrate
- crystal
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
Description
本願発明は、任意の物質の基板上に形成されるシリコン薄膜トランジスタに関する。 The present invention relates to a silicon thin film transistor formed on a substrate of an arbitrary material.
現在、通信機器や家電製品などの様々な分野で、液晶が利用されていて、液晶に対する高画素化、高精細化、動作の高速化などが要求されている。このため、液晶表示装置の駆動素子に薄膜トランジスタ（ＴＦＴ＝Thin Film Transistor）を用いて応答速度を速くする技術が開発されて、ＴＦＴの市場規模が大きく伸びている。 Currently, liquid crystal is used in various fields such as communication devices and home appliances, and there is a demand for higher pixels, higher definition, and faster operation of the liquid crystal. For this reason, a technique for increasing the response speed by using a thin film transistor (TFT) as a driving element of a liquid crystal display device has been developed, and the market size of the TFT is greatly increased.
一方、ＬＳＩにおけるＭＯＳ構造には結晶面を（１００）に配向させたシリコンが使用されているが、これはＭＯＳ構造のチャネル領域のキャリヤーの移動度が（１００）の結晶面で最も大きくなるためである。したがって、ＴＦＴに（１００）に配向させたシリコンを使用することにすれば、高画素化、高精細化、動作の高速化を有する液晶表示装置を得ることができる。そのためには、ソーダガラス等の基板上に結晶面を（１００）に配向させたシリコン薄膜を生成する技術が必要となる。 On the other hand, silicon whose crystal plane is oriented to (100) is used for the MOS structure in LSI, because the mobility of carriers in the channel region of the MOS structure is the largest in the crystal plane of (100). It is. Therefore, if silicon with a (100) orientation is used for the TFT, a liquid crystal display device having high pixels, high definition, and high speed operation can be obtained. For this purpose, a technique for generating a silicon thin film having a crystal plane oriented to (100) on a substrate such as soda glass is required.
本願発明者は、アモルファス薄膜にその厚さ方向に効率的に結晶化する方法を発明したが、この発明は特開平６−３４０５００号公報に開示されている。
この特開平６−３４０５００号公報に開示の技術を概説すると、この技術は、基板面上に既に形成されている所定の物質のアモルファス薄膜に、この物質の２つ以上の相異なる最稠密の結晶面に垂直な方向から比較的低エネルギーの中性原子ビームを照射するものであり、この照射により少なくとも膜の表面近傍は所望の結晶方位となり、さらに、この結晶は内部に向かって成長し膜の厚さ方向全部が結晶化するのである。
The inventor of the present application has invented a method for efficiently crystallizing an amorphous thin film in the thickness direction, and this invention is disclosed in Japanese Patent Laid-Open No. 6-340500.
The technique disclosed in Japanese Patent Laid-Open No. 6-340500 is outlined. This technique is applied to an amorphous thin film of a predetermined substance already formed on a substrate surface and two or more different closest dense crystals of the substance. A neutral atom beam of relatively low energy is irradiated from a direction perpendicular to the surface, and this irradiation causes a desired crystal orientation at least in the vicinity of the surface of the film. The entire thickness direction is crystallized.
また、特開平６−２４４１０３号公報に開示の技術は、ＴＦＴにＣＧＳ（Continuous Grain Silicon）膜を用いた技術である。このＣＧＳ膜は、アモルファスシリコン薄膜の表面にＮｉなどのある種の金属の金属元素を微量に堆積させて、それらを加熱することにより得られる結晶性に優れたシリコン膜である。このＣＧＳ膜は、従来のアモルファス薄膜に比べて低消費電力かつ高速応答性に優れている。 The technique disclosed in Japanese Patent Laid-Open No. 6-244103 is a technique using a CGS (Continuous Grain Silicon) film for the TFT. This CGS film is a silicon film having excellent crystallinity obtained by depositing a trace amount of a metal element of a certain metal such as Ni on the surface of an amorphous silicon thin film and heating them. This CGS film is excellent in low power consumption and high-speed response compared to a conventional amorphous thin film.
そして、特開平７−１０６２４７号公報に開示の技術は、ＴＦＴに使用されるアモルファスシリコン薄膜に代えてポリシリコン薄膜を得る技術である。この技術は、シリコン薄膜を表面に被着した基板（ガラス基板）に対して複数本のキセノンランプを同期して発光させ、一度に基板表面を短時間アニールする。このとき、基板は基板の耐熱温度近くまでヒータブロックで加熱しておく。つぎに、エキシマレーザービームの照射をおこなうことで、キセノンランプにより表面を結晶化したポリシリコン薄膜を得るものである。 The technique disclosed in Japanese Patent Laid-Open No. 7-106247 is a technique for obtaining a polysilicon thin film in place of the amorphous silicon thin film used for the TFT. In this technique, a plurality of xenon lamps are caused to emit light in synchronization with a substrate (glass substrate) coated with a silicon thin film, and the substrate surface is annealed at a time for a short time. At this time, the substrate is heated by the heater block to near the heat resistant temperature of the substrate. Next, a polysilicon thin film whose surface is crystallized by a xenon lamp is obtained by irradiating an excimer laser beam.
また、結晶方位を同一方向にそろえる技術に特許第２６７１３５０号公報に開示の技術がある。この技術は、ＩＶＤ（Ion Vapor Deposition）法によって作製されるＴｉＮ膜の結晶の配向性とイオンビームのエネルギーとの間に相関性があるという知見に基づき、窒素イオンビームの入射エネルギーを１０〜１２０ｅＶの範囲とすることにより、ＴｉＮ膜の結晶の（１１１）面を窒素イオンの入射方向に強く配向させ、基材に対して９０°±５°に照射することにより、ＴｉＮ膜の（１１１）面を基材に対して垂直に配向させる、というものである。 Japanese Patent No. 2671350 discloses a technique for aligning crystal orientations in the same direction. This technique is based on the knowledge that there is a correlation between the crystal orientation of the TiN film produced by the IVD (Ion Vapor Deposition) method and the energy of the ion beam, and the incident energy of the nitrogen ion beam is 10 to 120 eV. (111) plane of the TiN film is oriented strongly in the direction of incidence of nitrogen ions and irradiated to the substrate at 90 ° ± 5 °. Is oriented perpendicular to the substrate.
ところで、任意の物質からなる基板上にシリコン単結晶薄膜を生成する発明としては、特開平８−２０８３８２号公報に開示の技術がある。以下に、この技術の概要を図３に基づいて説明する。 By the way, as an invention for producing a silicon single crystal thin film on a substrate made of an arbitrary substance, there is a technique disclosed in Japanese Patent Laid-Open No. 8-208382. Below, the outline | summary of this technique is demonstrated based on FIG.
図３は特開平８−２０８３８２号公報に開示の技術の概要を示す図であって、特開平８−２０８３８２号公報に開示の技術は、任意の基板上に容易にシリコン単結晶薄膜を形成する方法を提供することを目的としていて、その開示された方法は以下の通りである。
すなわち、ＳｉＯ２基板１０１を略６００℃に保ちつつＳｉＨ４を供給することによってＣＶＤ（化学気相成長）法を実行し、ＳｉＯ２基板１０１の上にＳｉを堆積させる。このときＳｉは、＜１１０＞軸がＳｉＯ２基板１０１の法線に揃った多結晶体として堆積する。同時に、堆積しつつあるＳｉの表面にＮｅのビームを、ＳｉＯ２基板１０１の表面に垂直な方向と３５゜の入射角度をもって照射する。その結果、最稠軸＜１１１＞の方向がビームの方向に向くように、Ｓｉ原子の再配列が起こる。そして、ＳｉＯ２基板１０１の上面に単結晶Ｓｉ薄膜１０２が形成される。
That is, a CVD (chemical vapor deposition) method is performed by supplying SiH 4 while keeping the SiO 2 substrate 101 at approximately 600 ° C., and Si is deposited on the SiO 2 substrate 101. At this time, Si is deposited as a polycrystalline body having a <110> axis aligned with the normal line of the SiO 2 substrate 101. At the same time, a Ne beam is irradiated onto the Si surface being deposited with a direction perpendicular to the surface of the SiO 2 substrate 101 and an incident angle of 35 °. As a result, rearrangement of Si atoms occurs so that the direction of the most dense axis <111> is directed to the beam direction. Then, a single crystal Si
しかしながら、特開平６−３４０５００号公報に開示の方法および特開平６−２４４１０３号公報に開示のＣＧＳ膜は、ともに結晶面が（１１０）に配向しているのであり、ＣＧＳ膜では触媒のＮｉが残存し特性が悪くなるので、Ｎｉを除去するための処理が必要で、コスト高になる。そして、特開平７−１０６２４７号公報に開示の技術は、結晶方位がランダムであって、いずれも（１００）の結晶面よりも移動度の点で劣る。また、特許第２６０３９３３号公報に開示の技術は、成膜工程が複雑になり、結晶粒は大きくなるものの、多結晶であって単結晶にはならない。そして、特開平８−２０８３８２号公報に開示の技術は、任意の基板上に容易にシリコン単結晶薄膜を形成するとはいっても、ビームを１方向からのみ照射する場合には、ビームの飛来方向を特定の結晶軸とすることはできるが、この結晶軸に対する回転方向には無秩序に回転することができるため、全域に亘ってシリコン単結晶薄膜とすることはできないと考えられる。 However, the CGS film disclosed in Japanese Patent Laid-Open No. 6-340500 and the CGS film disclosed in Japanese Patent Laid-Open No. 6-244103 both have crystal planes oriented to (110). Since the remaining characteristics deteriorate, a treatment for removing Ni is necessary, resulting in an increase in cost. The techniques disclosed in Japanese Patent Application Laid-Open No. 7-106247 are random in crystal orientation, and both are inferior in mobility to the (100) crystal plane. In addition, the technique disclosed in Japanese Patent No. 2603933 complicates a film forming process and increases crystal grains, but is polycrystalline and does not become a single crystal. Although the technique disclosed in Japanese Patent Laid-Open No. 8-208382 can easily form a silicon single crystal thin film on an arbitrary substrate, when the beam is irradiated only from one direction, the beam flying direction is changed. Although it can be a specific crystal axis, it can be rotated randomly in the rotation direction with respect to this crystal axis, so it is considered that a silicon single crystal thin film cannot be formed over the entire region.
そこで、本願発明は、ソーダガラスを含む任意の物質の基板上に形成されるシリコン薄膜トランジスタであって、チャネル領域のキャリヤーの移動度が最大となるシリコン薄膜トランジスタを提供することを目的とする。 SUMMARY OF THE INVENTION An object of the present invention is to provide a silicon thin film transistor that is formed on a substrate made of an arbitrary material including soda glass and has the maximum carrier mobility in a channel region.
上記目的を達成するために、本願請求項１の発明に係るシリコン薄膜トランジスタは、アモルファスシリコン薄膜を堆積させ得る基板上に生成されたシリコン薄膜の結晶方位が、該基板面に平行な（１００）に配向された単結晶であることを特徴としている。 In order to achieve the above object, in the silicon thin film transistor according to the invention of claim 1 of the present application, the crystal orientation of the silicon thin film formed on the substrate on which the amorphous silicon thin film can be deposited is parallel to the substrate surface (100). It is characterized by being an oriented single crystal.
本願請求項１に係るシリコン薄膜トランジスタは、結晶面が基板面に平行な（１００）であるので、チャネル領域のキャリヤーの移動度が最大となる薄膜トランジスタを得ることができる。
そして、この薄膜トランジスタの基板にソーダガラスを使用し液晶表示装置の駆動素子に用いることにより、従来の薄膜トランジスタではなし得なかった高画素化、高精細化、動作の高速化を有する液晶表示装置が得られる。また、この薄膜トランジスタの基板に安価な物質のものを使用することにより、シリコンウエーハを用いたＩＣよりも経済性に優れたＩＣを得ることができる。
Since the silicon thin film transistor according to the first aspect of the present invention has a crystal plane (100) parallel to the substrate surface, a thin film transistor having the maximum carrier mobility in the channel region can be obtained.
By using soda glass for the thin film transistor substrate and as a driving element of a liquid crystal display device, a liquid crystal display device having higher pixels, higher definition, and higher speed of operation, which cannot be achieved with conventional thin film transistors, is obtained. It is done. Further, by using an inexpensive material for the thin film transistor substrate, an IC that is more economical than an IC using a silicon wafer can be obtained.
以下、本願発明を実施するための最良の形態に係る実施例１および実施例２について、図１および図２に基づいて説明する。 Hereinafter, Example 1 and Example 2 according to the best mode for carrying out the present invention will be described with reference to FIGS.
まず、実施例１について説明する。図１は、実施例１に係る結晶面が基板面に平行な（１００）であるシリコン薄膜を形成させる工程説明図であり、図１（ａ）は、ＳｉＯ２をコートしたソーダガラス基板上にアモルファスシリコン薄膜を堆積させた状態を示す図、図１（ｂ）は、アモルファスシリコン薄膜が堆積したソーダガラス基板に中性Ｎｅビームを照射している状態を示す図、図１（ｃ）は、中性Ｎｅビームを照射した後の状態を示す図である。 First, Example 1 will be described. FIG. 1 is an explanatory diagram of a process for forming a silicon thin film whose crystal plane is (100) parallel to the substrate surface according to the first embodiment. FIG. 1 (a) is a diagram of a SiO 2 coated soda glass substrate. The figure which shows the state which deposited the amorphous silicon thin film, FIG.1 (b) is the figure which shows the state which irradiates the neutral Ne beam to the soda glass substrate in which the amorphous silicon thin film was deposited, FIG.1 (c), It is a figure which shows the state after irradiating a neutral Ne beam.
図１において、符号２は中性Ｎｅビーム、符号４はソーダガラス基板、符号６はＳｉＯ２コート膜、符号８はアモルファスシリコン薄膜、符号１０は単結晶シリコン薄膜、符号１２はシリコン薄膜トランジスタである。
In FIG. 1,
実施例１に係るシリコン薄膜トランジスタ１２を生産する工程は、
ソーダガラス基板４にＳｉＯ２コート膜６をコーティングさせる工程（以下「工程（１）」という。）と、
ＳｉＯ２コート膜６上にアモルファスシリコン薄膜８を堆積させる工程（以下「工程（２）」という。）と、
堆積したアモルファスシリコン薄膜８の結晶方位を（１００）に配向させて単結晶シリコン薄膜１０を生成する工程（以下「工程（３）」という。）と、
単結晶シリコン薄膜１０に電子回路を形成させてシリコン薄膜トランジスタ１２を得る工程（以下「工程（４）」という。）と、からなる。
The process of producing the silicon
A step of coating the
A step of depositing an amorphous silicon thin film 8 on the SiO 2 coat film 6 (hereinafter referred to as “step (2)”);
A step (hereinafter referred to as “step (3)”) of producing a single crystal silicon
A process of forming an electronic circuit on the single crystal silicon
この工程（１）は、周知のＣＶＤ法（化学気相成長法）、ＰＶＤ法（物理気相成長法）、またはプラズマＣＶＤ法を用いることができる。たとえば、多用されるプラズマＣＶＤ法は、蒸着装置の中にソーダガラス基板４と電極とを設置して蒸着装置内を真空に近い数十Ｐａとして、ＳｉＨ４ガスとＯ２ガスを蒸着装置内に注入すると同時に、ソーダガラス基板４を２００℃程度までヒーターで温める。ＳｉＨ４ガスとＯ２ガスが充満したところで、電圧をかけることにより、ＳｉＨ４ガスとＯ２ガスに電子が衝突してプラズマ状態となる。この結果、以下の化学反応によりソーダガラス基板４にＳｉＯ２薄膜６がコーティングされる。
ＳｉＨ４＋Ｏ２→ＳｉＯ２＋２Ｈ２
なお、このＳｉＯ２コート膜６は、ソーダガラス基板４に形成されるシリコン薄膜内に不純物としてのＮａイオンやＫイオンが溶出するのを防ぐ絶縁層としての役割を担うものである。
For this step (1), a well-known CVD method (chemical vapor deposition method), PVD method (physical vapor deposition method), or plasma CVD method can be used. For example, in the plasma CVD method frequently used, a
SiH 4 + O 2 → SiO 2 + 2H 2
The SiO 2 coat film 6 serves as an insulating layer for preventing Na ions and K ions as impurities from eluting into the silicon thin film formed on the
工程（２）も工程（１）と同様に周知のＣＶＤ法（化学気相成長法）、ＰＶＤ法（物理気相成長法）、またはプラズマＣＶＤ法を用いることができ、たとえば、プラズマＣＶＤ法では、蒸着装置の中にＳｉＯ２コート膜６を有するソーダガラス基板４と電極とを設置して蒸着装置内を真空に近い数十Ｐａとして、アモルファスシリコン薄膜８の原料となるＳｉＨ４ガスを蒸着装置内に注入すると同時に、ソーダガラス基板４を２００℃程度までヒーターで温める。ＳｉＨ４ガスが充満したところで、電圧をかけることにより、ＳｉＨ４ガスに電子が衝突してプラズマ状態となる。このプラズマとなったＳｉＨ４ガスは、以下の化学反応によりＳｉＯ２がコートされたソーダガラス基板４に積み重なり、アモルファスシリコン薄膜８が形成される（図１（ａ））。
ＳｉＨ４→Ｓｉ＋２Ｈ２
In the step (2), the well-known CVD method (chemical vapor deposition method), PVD method (physical vapor deposition method), or plasma CVD method can be used as in the step (1). The
SiH 4 → Si + 2H 2
つぎに、工程（３）について説明する。
数十Ｐａの高真空度に保たれた図示外の照射装置内で、ソーダガラス基板４の垂線に対してそれぞれ略５４．７°の角度をもって両方向から、アモルファスシリコン薄膜８に、スパッタリングを惹起させず、かつ、結晶方位を制御し得る低エネルギーの中性Ｎｅビーム２を照射するとともに、ソーダガラス基板４をソーダガラス基板４の溶融温度未満の高温度で加熱する（図１（ｂ））。この２つの中性Ｎｅビーム２、２をそれぞれ略５４．７°の角度となるようにすることにより、中性Ｎｅビーム２、２の飛来方向が、それぞれ＜１１１＞軸となる。これにより、ＳｉＯ２コート膜６でコートされたソーダガラス基板４上のアモルファスシリコン薄膜８の結晶方位を（１００）に制御することが可能となる。
Next, step (3) will be described.
Sputtering is induced on the amorphous silicon thin film 8 from both directions at an angle of approximately 54.7 ° with respect to the normal of the
この際、照射する中性粒子のエネルギーが２５ｅＶを越えると、シリコンの原子はスパッタリングされるので、照射する中性粒子ビームのエネルギーは２０ｅＶ以下に抑える必要がある。また、中性Ｎｅビーム２の場合、エネルギーを１０ｅＶ以下にすれば、照射方向が＜１１１＞軸に配向し、かつ中性粒子が結晶膜内に浸入することもない。
At this time, if the energy of the neutral particles to be irradiated exceeds 25 eV, silicon atoms are sputtered. Therefore, the energy of the neutral particle beam to be irradiated needs to be suppressed to 20 eV or less. In the case of the
低エネルギーの中性Ｎｅビーム２を照射することにより、厚さは１ｎｍ程度の単結晶シリコン薄膜１０が形成されるが、電子集積回路装置や液晶パネル装置に使用するには１００ｎｍ程度の厚さが要求される。そこで、本願発明では、ソーダガラス基板４の表面に生成された結晶方位を制御した結晶膜から、固相エピタキシャル成長を利用して膜全体を結晶化させ、結晶方位を（１００）に配向させた所望の厚みのある単結晶シリコン薄膜１０を得ることとしている。
By irradiating the low energy
すなわち、本実施例では中性Ｎｅビーム２のエネルギーを低エネルギーの６ｅＶとし、この低エネルギーの中性Ｎｅビーム２、２の照射により、結晶方位が制御されたシリコンの結晶核を発生させるとともに、単結晶シリコン薄膜１０面の温度を上げて固相エピタキシャル成長をさせるため、図示外の加熱装置でソーダガラス基板４の加熱を行う。このとき、加熱する領域は中性Ｎｅビーム２、２の照射面積よりも小さくする。これは、中性Ｎｅビーム２、２が照射されていない領域で温度を上げると、自発的な結晶核の発生が起きて多結晶となり、固相エピタキシャル成長の開始温度が高くなるため、あとで中性Ｎｅビーム２、２を照射しても固相エピタキシャル成長による結晶化が行いにくくなることを避けるためである。なお、図示外の加熱装置の加熱手段としては、ランプを利用したランプアニール装置を利用するか、あるいは、フラッシュチューブなど他の方法を利用してもよい。たとえば、Ｘｅのフラッシュチューブを利用して、２ｍｓｅｃ程度のパルス加熱を行えば、試料台上の基板４の平均温度を５００℃以下に保持しながら、基板の表面温度のピークを１２００〜１３００℃にすることも可能である。
That is, in this example, the energy of the
ところで、固相エピタキシャル成長の成長速度は加熱温度と成長方向の結晶軸の関数で、次式で与えられる。
Ｖ＝Ｖ０×ｅｘｐ（−Ｅａ／ｋＴ）
ここで、Ｖは絶対温度Tにおける固相エピタキシャル成長の成長速度であり、その単位はｃｍ／ｓｅｃである。また、Ｖ０は、プレエクスポーネンシャル因子で、シリコンでは結晶軸が無作為の場合、その値は２．３〜３．１×１０８ｃｍ／ｓｅｃである。Ｅａは、活性化エネルギーで、その値は結晶軸によって変わらず、２．６８〜２．７０ｅＶである。また、ｋはボルツマン定数である。
すなわち、基板の温度を１０００℃程度にすると、成長速度は０．１ｍｍ／ｓｅｃ程度になることから、１００ｎｍ程度のアモルファスシリコン膜であれば、０．１ｍｓｅｃ程度の短時間で膜全体を結晶化することができる。しかし、ここで使用される基板はソーダガラスであるので、温度を５５０℃以下にしなければ、基板自体が軟化してしまう。そのため、高温で処理する場合には、基板表面のアモルファスシリコンだけを加熱し、ソーダガラス基板４の平均温度を５５０℃以下に保持するが必要である。
By the way, the growth rate of solid phase epitaxial growth is a function of the heating temperature and the crystal axis in the growth direction, and is given by the following equation.
V = V 0 × exp (−Ea / kT)
Here, V is the growth rate of solid phase epitaxial growth at an absolute temperature T, and its unit is cm / sec. V 0 is a pre-exponential factor. In silicon, when the crystal axis is random, the value is 2.3 to 3.1 × 10 8 cm / sec. Ea is the activation energy, and its value does not vary depending on the crystal axis, and is 2.68 to 2.70 eV. K is a Boltzmann constant.
That is, when the substrate temperature is about 1000 ° C., the growth rate becomes about 0.1 mm / sec. Therefore, if the amorphous silicon film is about 100 nm, the entire film is crystallized in a short time of about 0.1 msec. be able to. However, since the substrate used here is soda glass, the substrate itself is softened unless the temperature is set to 550 ° C. or lower. Therefore, when processing at a high temperature, it is necessary to heat only the amorphous silicon on the substrate surface and maintain the average temperature of the
この工程（１）ないし工程（３）により、結晶方位が（１００）に配向した所望の厚みのある単結晶シリコン薄膜１０が生成されたソーダガラス基板４を得る。なお、実施例１における基板にはソーダガラスを使用しているが、この基板はアモルファスシリコン薄膜を堆積させ得る物質であればよく、絶縁物、金属、半導体を使用することができる。たとえば、ポリエチレンテレフタレート（ＰＥＴ）を使用することも可能である。
By this step (1) to step (3), a
そして、前述の工程により得られた結晶方位が（１００）に配向した単結晶シリコン薄膜１０が生成されたソーダガラス基板４に対して、引き続き以下に示す工程（４）により本願発明に係るシリコン薄膜トランジスタ１２を得ることができる。
Then, for the
工程（４）は、さらに、
単結晶シリコン薄膜１０の表面に酸化膜を生成する工程（以下「工程（４−１）」という。）と、
フォトリソグラフィにより所定の電子回路パターンを転写して、この酸化膜に窓を開け、さらに、熱拡散法やイオン注入法などで不純物を拡散する工程（以下「工程（４−２）」という。）と、
上記（４−１）および（４−２）の工程を繰り返した後、アルミニウムを蒸着させて配線することによりシリコン薄膜トランジスタ１２を得る図１（ｃ）に示す工程（以下「工程（４−３）」という。）と、からなる。
In step (4),
A step of forming an oxide film on the surface of the single crystal silicon thin film 10 (hereinafter referred to as “step (4-1)”);
A step of transferring a predetermined electronic circuit pattern by photolithography, opening a window in the oxide film, and further diffusing impurities by a thermal diffusion method, an ion implantation method, or the like (hereinafter referred to as “step (4-2)”). When,
After the steps (4-1) and (4-2) are repeated, aluminum thin film is deposited and wired to obtain the silicon thin film transistor 12 (step (hereinafter referred to as “step (4-3)”) shown in FIG. ”).
なお、前述の工程（４−１）における酸化膜は、前述の工程（１）と同様の方法で得ることができる。 The oxide film in the above step (4-1) can be obtained by the same method as in the above step (1).
また、前述の工程（４−３）において、アルミニウム蒸着させて配線した後に、インジウム・スズ酸化物からなる透明な電極を追加させることにより、このシリコン薄膜トランジスタ１２を液晶パネル装置に使用される薄膜トランジスタとして用いることができる。
In addition, in the above-described step (4-3), after the aluminum vapor deposition is performed and wiring is performed, a transparent electrode made of indium tin oxide is added, whereby the silicon
つぎに、本願発明を実施するための最良の形態に係る実施例２について、図２に基づいて説明する。 Next, a second embodiment according to the best mode for carrying out the present invention will be described with reference to FIG.
図２は、実施例２に係る結晶面が基板面に平行な（１００）であるシリコン薄膜を形成させる工程説明図であり、図２（ａ）は、ＳｉＯ２をコートしたソーダガラス基板上にシリコンを蒸着しながら中性Ｎｅビームを照射している状態を示す図、図２（ｂ）は、中性Ｎｅビームを照射した後の状態を示す図である。 FIG. 2 is an explanatory diagram of a process for forming a silicon thin film having a crystal plane (100) parallel to the substrate surface according to the second embodiment. FIG. 2 (a) is a diagram of a SiO 2 coated soda glass substrate. FIG. 2B is a diagram illustrating a state in which a neutral Ne beam is irradiated while depositing silicon, and FIG. 2B is a diagram illustrating a state after the neutral Ne beam is irradiated.
図２において、図１に示す要素と同一の要素については同一の符号を付すことにする。すなわち、符号２は中性Ｎｅビーム、符号４はソーダガラス基板、符号６はＳｉ０２コート膜、符号８はアモルファスシリコン薄膜、符号１０は単結晶シリコン薄膜、符号１２はシリコン薄膜トランジスタ、符号１４は坩堝、符号１６はシリコンである。
In FIG. 2, the same elements as those shown in FIG. That is,
実施例２に係るシリコン薄膜トランジスタ１２を生産する工程は、
ソーダガラス基板４にＳｉＯ２コート膜６をコーティングさせる工程（以下「工程（５）」という。）と、
ＳｉＯ２コート膜６上にアモルファスシリコン薄膜８を堆積させ、堆積したアモルファスシリコン薄膜８の結晶方位を（１００）に配向させて単結晶シリコン薄膜１０を生成する工程（以下「工程（６）」という。）と、
単結晶シリコン薄膜１０に電子回路を形成させてシリコン薄膜トランジスタ１２を得る工程（以下「工程（７）」という。）と、からなる。
The process of producing the silicon
A step of coating the
A process of depositing an amorphous silicon thin film 8 on the SiO 2 coat film 6 and aligning the crystal orientation of the deposited amorphous silicon thin film 8 to (100) to produce a single crystal silicon thin film 10 (hereinafter referred to as “process (6)”). .)When,
Forming a silicon
上記工程の内、工程（５）および工程（７）は、それぞれ前述した工程（１）および工程（４）と同一であるので、その説明を省略し、ここでは主として工程（６）について説明する。 Of the above steps, step (5) and step (7) are the same as step (1) and step (4), respectively, so the description thereof will be omitted, and step (6) will be mainly described here. .
工程（６）は、前述の工程（２）および工程（３）とを併せ持った工程である。
すなわち、坩堝１４内のシリコン１６を電子ビームで照射加熱すると、図２（ａ）の点線の矢印に示すように、高温蒸気で飛び出してくるシリコン原子が上方に設置されたソーダガラス基板４上にアモルファスシリコン薄膜として析出する。このとき、前述の工程（３）と同様にして、中性Ｎｅビーム２、２をそれぞれ略５４．７°の角度となるように照射する。それとともに、図示外の加熱装置による加熱をおこなって、成形したアモルファスシリコン薄膜８を固相エピキシャル成長させて結晶方位を（１００）に配向させた所望の厚みのある単結晶シリコン薄膜１０を得る（図２（ａ））。このアモルファスシリコン薄膜８を固相エピキシャル成長させる原理は工程（３）において説明したので省略する。
Step (6) is a step having both the above-described step (2) and step (3).
That is, when the
なお、ソーダガラス基板４上にアモルファスシリコン薄膜を成形する方法としては、本実施例の電子ビーム蒸着法以外に、抵抗線加熱による蒸着法やスパッタリングを利用した方法であっても構わない。
In addition, as a method of forming the amorphous silicon thin film on the
この工程（６）に示す方法および前述した工程（３）に示す方法により、アモルファスシリコン薄膜８を結晶面が（１００）に配向した単結晶シリコン薄膜１０に生成させることができる。この理由は、アモルファスシリコンからシリコン結晶が成長する場合、（１００）面の成長速度が他の結晶面よりも速いことによる。すなわち、ソーダガラス基板上に５５０℃以下の温度で析出したアモルファスシリコンの温度を上げると、ソーダガラス基板とアモルファスシリコンの界面から多結晶シリコンが成長するが、工程（６）および工程（３）に示す方法により表面から（１００）面のシリコン結晶を成長させると、成長速度が速いので、膜は殆どが（１００）面のシリコン結晶となるため、単結晶になり易いのである。（１００）以外の結晶面では成長速度が遅く、ソーダガラス基板とアモルファスシリコンの界面から成長してきた多結晶シリコンが表面近くまで成長してしまうので表面近傍は多結晶になってしまい、結晶粒界が存在するので移動度も減少する。したがって、工程（６）および前述した工程（３）に示す方法以外でシリコン単結晶の成長をさせることは困難であると考えられる。
By the method shown in this step (6) and the method shown in step (3) described above, the amorphous silicon thin film 8 can be formed on the single crystal silicon
そして、結晶方位が（１００）に配向した単結晶シリコン薄膜１０が生成されたソーダガラス基板４に対して、前述の（３）ないし（６）の工程を施すことにより本願発明に係るシリコン薄膜トランジスタ１２を得ることができる（図２（ｂ））。
Then, the silicon
２ 中性Ｎｅビーム
４ ソーダガラス基板
６ ＳｉＯ２コート膜
８ アモルファスシリコン薄膜
１０ 単結晶シリコン薄膜
１２ シリコン薄膜トランジスタ
１４ 坩堝
１６ シリコン
2
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005059419A JP2006245326A (en) | 2005-03-03 | 2005-03-03 | Single crystal silicon thin-film transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005059419A JP2006245326A (en) | 2005-03-03 | 2005-03-03 | Single crystal silicon thin-film transistor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006245326A true JP2006245326A (en) | 2006-09-14 |
Family
ID=37051415
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005059419A Pending JP2006245326A (en) | 2005-03-03 | 2005-03-03 | Single crystal silicon thin-film transistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2006245326A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009064872A2 (en) * | 2007-11-13 | 2009-05-22 | Varian Semiconductor Equipment Associates, Inc. | Particle beam assisted modifcation of thin film materials |
-
2005
- 2005-03-03 JP JP2005059419A patent/JP2006245326A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009064872A2 (en) * | 2007-11-13 | 2009-05-22 | Varian Semiconductor Equipment Associates, Inc. | Particle beam assisted modifcation of thin film materials |
| WO2009064872A3 (en) * | 2007-11-13 | 2009-07-02 | Varian Semiconductor Equipment | Particle beam assisted modifcation of thin film materials |
| JP2011505685A (en) * | 2007-11-13 | 2011-02-24 | ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド | Improvement of thin film materials with particle beam assistance |
| US8003498B2 (en) | 2007-11-13 | 2011-08-23 | Varian Semiconductor Equipment Associates, Inc. | Particle beam assisted modification of thin film materials |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3558200B2 (en) | Method for forming polycrystalline film by crystallization of microcrystalline film, method for forming thin film transistor, thin film transistor, and liquid crystal display | |
| JP3580473B2 (en) | Crystallizing method of amorphous film and thin film transistor | |
| US7192818B1 (en) | Polysilicon thin film fabrication method | |
| US6335542B2 (en) | Fabrication method for a thin film semiconductor device, the thin film semiconductor device itself, liquid crystal display, and electronic device | |
| KR100473996B1 (en) | Cystallization method of amorphous silicon | |
| KR100437296B1 (en) | Thin film transistor and its manufacturing method | |
| JPH07221017A (en) | Semiconductor device and manufacturing method | |
| JP2007184562A (en) | Method of forming polycrystalline silicon film and method of manufacturing thin film transistor using the same | |
| KR20060081296A (en) | Fabrication method of si film | |
| CN106128940B (en) | A kind of preparation method of low-temperature polysilicon film | |
| WO1997037768A1 (en) | MODIFYING SOLID CRYSTALLIZATION KINETICS FOR A-Si FILMS | |
| KR960008499B1 (en) | Laser treatment method and laser treatment apparatus | |
| KR19980036973A (en) | Method of manufacturing polycrystalline thin film using microwave | |
| JP2006245326A (en) | Single crystal silicon thin-film transistor | |
| JP2003303771A (en) | Vacuum deposition method and apparatus | |
| JPH1055960A (en) | Method of converting material in amorphous semiconductor state into material in polycrystalline semiconductor state | |
| RU2333567C2 (en) | Method of making thin crystal silicon films for semiconductor devices | |
| JP2709376B2 (en) | Method for manufacturing non-single-crystal semiconductor | |
| JPS6342112A (en) | Method for forming polycrystalline silicon thin film | |
| JP2000232066A (en) | Manufacture of semiconductor substrate | |
| KR100731732B1 (en) | Thin film transistor, fabricating method of the thin film transistor and flat planel display using the thin film transistor | |
| KR20020013635A (en) | Crystallization method of amorphous silicon using metal and electric field | |
| KR20120106030A (en) | Selective thin film crystalization method | |
| JP2001223208A (en) | Semiconductor element manufacturing device and method of manufacturing the same | |
| JPH07142405A (en) | Polycrstalline semiconductor film and deposition thereof |