JP2006245159A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2006245159A JP2006245159A JP2005056898A JP2005056898A JP2006245159A JP 2006245159 A JP2006245159 A JP 2006245159A JP 2005056898 A JP2005056898 A JP 2005056898A JP 2005056898 A JP2005056898 A JP 2005056898A JP 2006245159 A JP2006245159 A JP 2006245159A
- Authority
- JP
- Japan
- Prior art keywords
- source electrode
- sacrificial layer
- semiconductor device
- forming
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 124
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 45
- 239000000758 substrate Substances 0.000 claims abstract description 69
- 239000011347 resin Substances 0.000 claims description 42
- 229920005989 resin Polymers 0.000 claims description 42
- 238000000034 method Methods 0.000 claims description 38
- 239000007788 liquid Substances 0.000 claims description 15
- 238000000151 deposition Methods 0.000 claims 2
- 239000002184 metal Substances 0.000 abstract description 34
- 229910052751 metal Inorganic materials 0.000 abstract description 34
- 230000003071 parasitic effect Effects 0.000 abstract description 7
- 238000000059 patterning Methods 0.000 abstract description 2
- 150000001875 compounds Chemical class 0.000 description 13
- 229920001721 polyimide Polymers 0.000 description 6
- 239000004642 Polyimide Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 238000007789 sealing Methods 0.000 description 4
- 239000002861 polymer material Substances 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- -1 polyethylene terephthalate Polymers 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 150000001412 amines Chemical class 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 239000002952 polymeric resin Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/764—Air gaps
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
【解決手段】HEMTを形成した後、半導体基板上に側壁11a,11bを形成する。次に、HEMTを覆って犠牲層15を形成する。次に、犠牲層15内にコンタクトホール16a,16bを形成することにより、ソース電極6a,6bの各上面を露出する。次に、全面的に形成した金属膜をパターニングすることにより、金属配線9を形成する。次に、金属配線9内にスリット12を形成することにより、犠牲層15の上面を部分的に露出する。次に、犠牲層15を溶解した後、溶解された犠牲層15を、スリット12を介して外部に排出する。犠牲層15が除去された結果、空気層10が形成される。
【選択図】図3
Description
図1は、本発明の実施の形態1に係る半導体装置の構造を示す上面図であり、図2,3は、それぞれ図1に示したラインII−II,III−IIIに沿った位置に関する断面構造を示す断面図である。
図13,14は、それぞれ図2,3に対応させて、本発明の実施の形態2に係る半導体装置の構造を示す断面図である。Ta2O5,BST,STO等の絶縁膜20が金属配線9上に形成されており、スリット12は絶縁膜20によって塞がれている。
図15,16は、本発明の実施の形態3に係る半導体装置の製造方法を工程順に示す模式図である。
図19は、図1に対応させて、本発明の実施の形態4に係る半導体装置の構造を示す上面図であり、図20は、図19に示したラインXX−XXに沿った位置に関する断面構造を示す断面図である。
図21は、図1に対応させて、本発明の実施の形態5に係る半導体装置の構造を示す上面図であり、図22は、図21に示したラインXXII−XXIIに沿った位置に関する断面構造を示す断面図である。
図23,24は、本発明の実施の形態6に係る半導体装置の構造を示す上面図であり、図25,26は、それぞれ図24に示したラインXXV−XXV,XXVI−XXVIに沿った位置に関する断面構造を示す断面図である。但し、図23では、図24に示したシート35の記載を省略している。
図30,31は、本発明の実施の形態7に係る半導体装置の構造を示す上面図であり、図32は、図31に示したラインXXXII−XXXIIに沿った位置に関する断面構造を示す断面図である。但し、図30では、図31に示したテープ41の記載を省略している。
図33は、本発明の実施の形態8に係る半導体装置の構造を示す上面図であり、図34は、図33に示したラインXXXIV−XXXIVに沿った位置に関する断面構造を示す断面図である。
Claims (8)
- (a)第1のソース電極、ゲート電極、ドレイン電極、及び第2のソース電極が、第1方向に沿ってこの順に並んで半導体基板の上面上に形成された構造を有するトランジスタを形成する工程と、
(b)前記第1方向に垂直な第2方向に関して前記トランジスタを挟む第1の側壁及び第2の側壁を、前記半導体基板の前記上面上に形成する工程と、
(c)犠牲層を、前記トランジスタを覆って前記半導体基板の前記上面上に形成する工程と、
(d)前記犠牲層を部分的に除去することにより、前記第1のソース電極及び前記第2のソース電極を露出する工程と、
(e)前記工程(d)よりも後に実行され、前記第1の側壁及び前記第2の側壁に接触し、前記第1のソース電極及び前記第2のソース電極に接続され、前記第1方向に沿って延在する配線を、前記犠牲層の上面上に形成する工程と、
(f)前記工程(e)よりも後に実行され、前記犠牲層を除去する工程と
を備える、半導体装置の製造方法。 - (g)前記工程(e)と前記工程(f)との間に実行され、前記配線に開口部を形成することにより、前記犠牲層の上面の一部を露出する工程と、
(h)前記工程(f)よりも後に実行され、前記配線上に絶縁膜を堆積又は蒸着することにより、前記開口部を塞ぐ工程と
をさらに備える、請求項1に記載の半導体装置の製造方法。 - (g)前記工程(e)と前記工程(f)との間に実行され、前記配線に開口部を形成することにより、前記犠牲層の上面の一部を露出する工程と、
(h)前記工程(f)よりも後に実行され、前記配線上に樹脂液を塗布した後にベークを行うことにより、前記開口部を塞ぐ工程と
をさらに備える、請求項1に記載の半導体装置の製造方法。 - 前記ベークは、前記樹脂液が塗布された面を下に向けた状態で実行される、請求項3に記載の半導体装置の製造方法。
- (g)前記工程(e)と前記工程(f)との間に実行され、前記配線に開口部を形成することにより、前記犠牲層の上面の一部を露出する工程と、
(h)前記工程(f)よりも後に実行され、前記開口部が形成されている部分の前記配線上にテープを粘着することにより、前記開口部を塞ぐ工程と
をさらに備える、請求項1に記載の半導体装置の製造方法。 - (g)前記工程(e)と前記工程(f)との間に実行され、前記配線に開口部を形成することにより、前記犠牲層の上面の一部を露出する工程と、
(h)前記工程(f)よりも後に実行され、前記開口部が形成されている部分の前記配線上に樹脂インクをボンディングすることにより、前記開口部を塞ぐ工程と
をさらに備える、請求項1に記載の半導体装置の製造方法。 - (a)第1のソース電極、ゲート電極、ドレイン電極、及び第2のソース電極が、所定方向に沿ってこの順に並んで半導体基板の上面上に形成された構造を有するトランジスタを形成する工程と、
(b)犠牲層を、前記トランジスタを覆って前記半導体基板の前記上面上に形成する工程と、
(c)前記犠牲層を部分的に除去することにより、前記第1のソース電極及び前記第2のソース電極を露出する工程と、
(d)前記工程(c)よりも後に実行され、前記第1のソース電極及び前記第2のソース電極に接続され、前記所定方向に沿って延在する配線を、前記犠牲層の上面上に形成する工程と、
(e)前記工程(d)よりも後に実行され、前記犠牲層を除去する工程と、
(f)前記工程(e)よりも後に実行され、前記トランジスタ及び前記配線を覆う形状に加工されたシート、テープ、又は基板を、前記トランジスタ及び前記配線を覆って前記半導体基板の前記上面上に貼り付ける工程と
を備える、半導体装置の製造方法。 - (a)第1のソース電極、ゲート電極、ドレイン電極、及び第2のソース電極が、所定方向に沿ってこの順に並んで半導体基板の上面上に形成された構造を有するトランジスタを形成する工程と、
(b)犠牲層を、前記トランジスタを覆って前記半導体基板の前記上面上に形成する工程と、
(c)前記犠牲層を部分的に除去することにより、前記第1のソース電極及び前記第2のソース電極を露出する工程と、
(d)前記工程(c)よりも後に実行され、前記第1のソース電極及び前記第2のソース電極に接続され、前記所定方向に沿って延在する配線を、前記犠牲層の上面上に形成する工程と、
(e)前記工程(d)よりも後に実行され、前記犠牲層を除去する工程と、
(f)上面が開口した枠体を、前記トランジスタの周囲を取り囲んで、前記半導体基板の前記上面上に形成する工程と、
(g)前記枠体上にテープを貼り付けることにより、前記枠体及び前記テープによって前記トランジスタ及び前記配線を覆う工程と
を備える、半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005056898A JP4907093B2 (ja) | 2005-03-02 | 2005-03-02 | 半導体装置の製造方法 |
US11/295,663 US7358179B2 (en) | 2005-03-02 | 2005-12-07 | Method of manufacturing semiconductor device including air space formed around gate electrode |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005056898A JP4907093B2 (ja) | 2005-03-02 | 2005-03-02 | 半導体装置の製造方法 |
Related Child Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011257061A Division JP5512639B2 (ja) | 2011-11-25 | 2011-11-25 | 半導体装置の製造方法 |
JP2011257062A Division JP5483481B2 (ja) | 2011-11-25 | 2011-11-25 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006245159A true JP2006245159A (ja) | 2006-09-14 |
JP4907093B2 JP4907093B2 (ja) | 2012-03-28 |
Family
ID=36944601
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005056898A Expired - Fee Related JP4907093B2 (ja) | 2005-03-02 | 2005-03-02 | 半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7358179B2 (ja) |
JP (1) | JP4907093B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010205837A (ja) * | 2009-03-02 | 2010-09-16 | Mitsubishi Electric Corp | 電界効果型トランジスタ及びその製造方法 |
JP2011142182A (ja) * | 2010-01-06 | 2011-07-21 | Sharp Corp | 電界効果トランジスタ |
JP2019519088A (ja) * | 2017-03-30 | 2019-07-04 | ダイナックス セミコンダクター インコーポレイテッドDynax Semiconductor,Inc. | 半導体デバイス及びその製造方法 |
JP2021125526A (ja) * | 2020-02-04 | 2021-08-30 | ラピスセミコンダクタ株式会社 | 半導体装置、および半導体装置の製造方法 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101142515B1 (ko) * | 2010-07-08 | 2012-05-07 | 한국전기연구원 | Mosfet의 게이트-소스 간 절연체 형성 방법 |
KR101729653B1 (ko) * | 2013-12-30 | 2017-04-25 | 한국전자통신연구원 | 질화물 반도체 소자 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05275549A (ja) * | 1992-03-27 | 1993-10-22 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JPH06120251A (ja) * | 1992-10-07 | 1994-04-28 | Sony Corp | 電界効果トランジスタ及びその製造方法 |
JPH06140440A (ja) * | 1992-10-28 | 1994-05-20 | Matsushita Electron Corp | 半導体装置およびその製造方法 |
WO1999008326A1 (de) * | 1997-08-08 | 1999-02-18 | Infineon Technologies Ag | Leistungstransistorzelle |
JPH11126782A (ja) * | 1997-10-24 | 1999-05-11 | Nec Corp | 半導体装置及びその製造方法 |
JPH11269355A (ja) * | 1998-01-07 | 1999-10-05 | Taiyo Ink Mfg Ltd | 液状熱硬化性充填用組成物及びそれを用いたプリント配線板の永久穴埋め方法 |
JP2000216443A (ja) * | 1999-01-25 | 2000-08-04 | Citizen Electronics Co Ltd | 表面実装型発光ダイオ―ド及びその製造方法 |
JP2003017651A (ja) * | 2001-06-29 | 2003-01-17 | Toshiba Corp | 高周波半導体装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4972250A (en) * | 1987-03-02 | 1990-11-20 | Microwave Technology, Inc. | Protective coating useful as passivation layer for semiconductor devices |
JP2001118859A (ja) | 1999-10-18 | 2001-04-27 | Nec Corp | 半導体装置及び半導体装置の製造方法 |
US6798064B1 (en) * | 2000-07-12 | 2004-09-28 | Motorola, Inc. | Electronic component and method of manufacture |
JP3600544B2 (ja) | 2001-03-30 | 2004-12-15 | ユーディナデバイス株式会社 | 半導体装置の製造方法 |
-
2005
- 2005-03-02 JP JP2005056898A patent/JP4907093B2/ja not_active Expired - Fee Related
- 2005-12-07 US US11/295,663 patent/US7358179B2/en not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05275549A (ja) * | 1992-03-27 | 1993-10-22 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JPH06120251A (ja) * | 1992-10-07 | 1994-04-28 | Sony Corp | 電界効果トランジスタ及びその製造方法 |
JPH06140440A (ja) * | 1992-10-28 | 1994-05-20 | Matsushita Electron Corp | 半導体装置およびその製造方法 |
WO1999008326A1 (de) * | 1997-08-08 | 1999-02-18 | Infineon Technologies Ag | Leistungstransistorzelle |
JP2001512909A (ja) * | 1997-08-08 | 2001-08-28 | インフィネオン テクノロジース アクチエンゲゼルシャフト | パワートランジスタセル |
JPH11126782A (ja) * | 1997-10-24 | 1999-05-11 | Nec Corp | 半導体装置及びその製造方法 |
JPH11269355A (ja) * | 1998-01-07 | 1999-10-05 | Taiyo Ink Mfg Ltd | 液状熱硬化性充填用組成物及びそれを用いたプリント配線板の永久穴埋め方法 |
JP2000216443A (ja) * | 1999-01-25 | 2000-08-04 | Citizen Electronics Co Ltd | 表面実装型発光ダイオ―ド及びその製造方法 |
JP2003017651A (ja) * | 2001-06-29 | 2003-01-17 | Toshiba Corp | 高周波半導体装置 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010205837A (ja) * | 2009-03-02 | 2010-09-16 | Mitsubishi Electric Corp | 電界効果型トランジスタ及びその製造方法 |
JP2011142182A (ja) * | 2010-01-06 | 2011-07-21 | Sharp Corp | 電界効果トランジスタ |
JP2019519088A (ja) * | 2017-03-30 | 2019-07-04 | ダイナックス セミコンダクター インコーポレイテッドDynax Semiconductor,Inc. | 半導体デバイス及びその製造方法 |
JP2021125526A (ja) * | 2020-02-04 | 2021-08-30 | ラピスセミコンダクタ株式会社 | 半導体装置、および半導体装置の製造方法 |
JP7500208B2 (ja) | 2020-02-04 | 2024-06-17 | ラピスセミコンダクタ株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US7358179B2 (en) | 2008-04-15 |
JP4907093B2 (ja) | 2012-03-28 |
US20060199322A1 (en) | 2006-09-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN112039455B (zh) | 体声波谐振器的封装方法及封装结构 | |
TWI360850B (en) | Semiconductor device and method of manufacturing t | |
JP4907093B2 (ja) | 半導体装置の製造方法 | |
CN113066832B (zh) | 一种显示基板及显示装置 | |
US8003442B2 (en) | Integrated cirucit package and method for fabrication thereof | |
CN112039459B (zh) | 体声波谐振器的封装方法及封装结构 | |
CN112039458B (zh) | 体声波谐振器的封装方法及封装结构 | |
JP5483151B2 (ja) | 薄膜素子およびその製造方法 | |
TWI659506B (zh) | 半導體裝置及其製造方法 | |
JP2011249649A (ja) | 半導体装置 | |
CN110176474B (zh) | 显示面板及其制造方法、显示装置 | |
US20090242946A1 (en) | Semiconductor device and fabrication method for the semiconductor device | |
US6921679B2 (en) | Electronic device and methods for fabricating an electronic device | |
JP5512639B2 (ja) | 半導体装置の製造方法 | |
JP2010199608A (ja) | 電子部品 | |
TWI437689B (zh) | 半導體裝置 | |
CN105374743A (zh) | 半导体装置的制造方法 | |
JP5483481B2 (ja) | 半導体装置の製造方法 | |
JP2010067650A (ja) | 半導体装置、その半導体装置の製造方法及びパワーモジュール | |
US20090189147A1 (en) | Organic transistor comprising a self-aligning gate electrode, and method for the production thereof | |
US7728389B2 (en) | Semiconductor device and fabrication method for the semiconductor device | |
US20230117806A1 (en) | Semiconductor packages and methods for manufacturing thereof | |
US20200312777A1 (en) | Semiconductor package and method for manufacturing semiconductor package | |
US9645457B2 (en) | Array substrate, display device, and method for manufacturing the array substrate | |
US20110053336A1 (en) | Method for selective deposition of dielectric layers on semiconductor structures |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080221 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080221 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110930 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111004 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111125 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120110 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150120 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |