JP2006245023A

JP2006245023A - Method of manufacturing nano-gap electrode

Info

Publication number: JP2006245023A
Application number: JP2005054191A
Authority: JP
Inventors: Takashi Nagase; 隆永瀬; Kenji Gamo; 健次蒲生; Toru Kubota; 徹久保田; Noburo Masuko; 信郎益子
Original assignee: National Institute of Information and Communications Technology
Current assignee: National Institute of Information and Communications Technology
Priority date: 2005-02-28
Filing date: 2005-02-28
Publication date: 2006-09-14
Anticipated expiration: 2025-02-28
Also published as: JP4631004B2

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of manufacturing a gap electrode which can easily manufacture a gap electrode having a gap width less than 10 nm with good reproducibility. <P>SOLUTION: As shown in Fig. 2, in manufacturing the gap electrode by sputter etching employing a focused ion beam, on-site observation is performed for the etching process of the electrode while measuring a current flowing through a previously manufactured line electrode 20, thereby forming a thin line electrode 30 having a further narrower width. In forming a gap 40 by cutting the electrode 30, a beam blanking circuit automatically stops etching, and thus, the gap electrode having a minute gap width can be easily manufactured with good reproducibility. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は, ギャップ電極の製造方法などに関する。より詳しく説明すると，本発明は，ナノメートルオーダーのギャップ幅を有する対向電極を製造する方法などに関する。 The present invention relates to a gap electrode manufacturing method and the like. More specifically, the present invention relates to a method of manufacturing a counter electrode having a gap width on the order of nanometers.

近年，現在の半導体微細加工技術（トップダウン技術）の高密度化が限界に近づきつつあるために，それに代わる技術として，ナノメートルサイズの微粒子や単一分子などのナノ構造物を組み上げることで超高密度の集積電子回路を構築する技術（ボトムアップ技術）の研究開発が盛んになっている。このような電子デバイスを実現するためには，その第一段階として単一のナノ構造物の電気伝導特性を測定し，ナノ構造物の電子特性が電気伝導特性に及ぼす影響を正確に把握しておく必要がある。そのため，ナノ構造物を挟むことができる数ナノメートルのギャップ幅を有した対向電極（ナノギャップ電極）が不可欠となっている。 In recent years, the density of current semiconductor microfabrication technology (top-down technology) is approaching its limit. As an alternative technology, nanostructures such as nanometer-sized fine particles and single molecules can be assembled. Research and development of technology for building high-density integrated electronic circuits (bottom-up technology) has become active. In order to realize such an electronic device, the first step is to measure the electrical conduction characteristics of a single nanostructure, and to accurately understand the influence of the electronic characteristics of the nanostructure on the electrical conduction characteristics. It is necessary to keep. Therefore, a counter electrode (nanogap electrode) having a gap width of several nanometers capable of sandwiching nanostructures is indispensable.

ナノメートル領域の加工には，一般に電子ビームリソグラフィが用いられている。しかしながら，この技術により製造できる対向電極のギャップ幅は，電子散乱による影響のために一般的には２０ｎｍ程度である。そのため，ナノギャップ電極の製造には，電子ビームリソグラフィを用いない様々な方法の提案が行われている。一般にナノギャップ電極の製造に用いられる方法には，メカニカルブレイクジャンクション法，エレクトロケミカルデポジション法，エレクトロマイグレーション法などがある。しかしながら，これらの方法は作製工程が複雑であり，再現性及び生産性が低いという問題がある。 Electron beam lithography is generally used for processing in the nanometer range. However, the gap width of the counter electrode that can be manufactured by this technique is generally about 20 nm due to the influence of electron scattering. Therefore, various methods that do not use electron beam lithography have been proposed for the production of nanogap electrodes. In general, methods used for manufacturing a nanogap electrode include a mechanical break junction method, an electrochemical deposition method, and an electromigration method. However, these methods have a problem that the manufacturing process is complicated, and reproducibility and productivity are low.

ナノメートル領域の加工には，集束イオンビーム（ＦＩＢ：ｆｏｃｕｓｅｄｉｏｎｂｅａｍ）を用いた方法も用いられている。ＦＩＢはナノメートルサイズの微小なビームであり，照射イオン量やイオンの加速電圧を変化させることにより，電子ビームリソグラフィと同様に有機レジストを用いたリソグラフィや固体のスパッタエッチングなどをナノメートル領域で行えるという特長がある。しかしながら，ＦＩＢによるエッチングを用いたナノギャップ電極の加工においては，ギャップ間の下地基板に照射イオンが侵入し，ナノギャップ電極の電気的な絶縁特性に影響を与えるという問題がある。また，ＦＩＢはガウス型分布を有するために，ＦＩＢの裾でのエッチングよりギャップ幅が拡がってしまうという問題がある。 For processing in the nanometer region, a method using a focused ion beam (FIB) is also used. FIB is a nanometer-sized micro beam. By changing the irradiation ion quantity and ion acceleration voltage, lithography using organic resist and solid sputter etching can be performed in the nanometer region in the same way as electron beam lithography. There is a feature. However, in the processing of the nanogap electrode using FIB etching, there is a problem in that irradiation ions enter the base substrate between the gaps and affect the electrical insulation characteristics of the nanogap electrode. Further, since the FIB has a Gaussian distribution, there is a problem that the gap width is wider than etching at the tail of the FIB.

特開２００４−２４７２０３号公報（下記特許文献１）は，上記のような背景を踏まてＦＩＢを用いた新たなリソグラフプロセスによりナノギャップ電極を容易に製造する方法を提供することを目的として研究されたものであり，「絶縁基板上に，電極層，金属マスク層をこの順に堆積する層堆積工程と，集束イオンビームを用いて前記金属マスク層をエッチングし，マスクパターンを形成するマスクパターン形成工程と，前記マスクパターン形成工程において形成されたマスクパターンにより前記電極層をマスクし，ドライエッチングにより前記電極層にパターンを転写するドライエッチング工程と，電極層に比べて金属マスク層を溶解しやすい溶液を用いて前記金属マスク層を溶解除去するウエットエッチング工程と，を含むナノギャップ電極の製造方法」が開示されている。この方法によれば，２つの電極がたとえば２ｎｍ程度と微小な幅を有するナノギャップ電極を絶縁基板の絶縁性を損なうことなく容易に作製できている。よって，このギャップ電極の製造方法はとても有効な製造方法といえる。 Japanese Unexamined Patent Publication No. 2004-247203 (Patent Document 1) has been studied for the purpose of providing a method for easily manufacturing a nanogap electrode by a new lithographic process using FIB in the background as described above. “A layer deposition process in which an electrode layer and a metal mask layer are deposited in this order on an insulating substrate, and a mask pattern formation process in which the metal mask layer is etched using a focused ion beam to form a mask pattern. And a dry etching step in which the electrode layer is masked by the mask pattern formed in the mask pattern forming step, and the pattern is transferred to the electrode layer by dry etching, and the metal mask layer is more easily dissolved than the electrode layer. A wet etching step of dissolving and removing the metal mask layer using a nano-gap. Method of manufacturing an electrode "is disclosed. According to this method, a nanogap electrode in which the two electrodes have a very small width of about 2 nm, for example, can be easily produced without impairing the insulating properties of the insulating substrate. Therefore, this gap electrode manufacturing method can be said to be a very effective manufacturing method.

しかしながら，この方法によっても，ギャップ幅を正確に制御し，所望のギャップ幅を有するギャップ電極を高い生産性を持って製造することは，必ずしも容易ではないという問題がある。また，製造工程にドライエッチングやウエットエッチングを含むため，工程が複雑になるという問題もある。 However, even with this method, it is not always easy to accurately control the gap width and manufacture a gap electrode having a desired gap width with high productivity. In addition, since the manufacturing process includes dry etching and wet etching, there is a problem that the process becomes complicated.

なお，電流をモニターしながらギャップ電極を作製する方法は知られている（例えば，下記非特許文献１参照）。しかしながら，この方法でも，たとえば１０ｎｍ以下の幅を持つ微小なナノギャップの作製を再現性良く行うことができない。 A method for producing a gap electrode while monitoring current is known (see, for example, Non-Patent Document 1 below). However, even with this method, it is not possible to produce a fine nanogap having a width of, for example, 10 nm or less with good reproducibility.

特開２００４−２４７２０３号公報Japanese Patent Laid-Open No. 2004-247203 Nakayama et. al., J.Vac.Sci.Technol.B16(1998)2511Nakayama et.al., J.Vac.Sci.Technol.B16 (1998) 2511

本発明は，１０ｎｍ未満，好ましくは５ｎｍ以下のギャップ幅を有するギャップ電極を容易に再現性良く製造するギャップ電極の製造方法を提供することを目的とする。 It is an object of the present invention to provide a gap electrode manufacturing method that easily manufactures a gap electrode having a gap width of less than 10 nm, preferably 5 nm or less, with good reproducibility.

本発明は，基本的には，集束イオンビームを用いたスパッタエッチングによりギャップ電極を製造する際に，予め作製した線電極部(20)に流れる電流を測定しつつ電極のエッチング過程をその場観察することで，さらに幅の狭い細線電極部(30)を形成し，その細線電極部を切断してギャップ(40)を製造する際に，ビームブランキング回路により自動的にエッチングを停止させることで，微小なギャップ幅を有するギャップ電極を容易に再現性良く製造できるという知見に基づくものである。 In the present invention, basically, when a gap electrode is manufactured by sputter etching using a focused ion beam, an etching process of the electrode is observed in-situ while measuring a current flowing through a previously produced line electrode part (20). Thus, when the narrow wire electrode part (30) is formed and the thin wire electrode part is cut to produce the gap (40), the etching is automatically stopped by the beam blanking circuit. This is based on the knowledge that a gap electrode having a minute gap width can be easily manufactured with good reproducibility.

本発明のギャップ電極の製造方法は，電流測定によりエッチング過程を把握しつつエッチングを行うので，微小なギャップ電極を容易に製造できる。 The gap electrode manufacturing method of the present invention performs etching while grasping the etching process by current measurement, so that a minute gap electrode can be easily manufactured.

本発明のギャップ電極の製造方法は，電流測定によりエッチング過程を把握しつつエッチングを行うので，下地基板のエッチング量を最小限に抑えることができる。 According to the gap electrode manufacturing method of the present invention, etching is performed while grasping the etching process by current measurement, so that the etching amount of the base substrate can be minimized.

本発明のギャップ電極の製造方法は，ギャップ電極を作製する際に電流をモニターするだけではなく，電極を切断する工程において例えばビームブランキング回路を具備する制御装置を用いて自動的に制御するので精密かつ再現性良く微小なギャップを有する電極を作製できる。 The gap electrode manufacturing method of the present invention not only monitors the current when the gap electrode is manufactured, but also automatically controls the electrode by using, for example, a control device having a beam blanking circuit in the step of cutting the electrode. An electrode having a minute gap with high precision and reproducibility can be produced.

本発明のギャップ電極の製造方法によれば，ナノメートル幅の針状の電極を作製できるので，例えばこれまでＳＴＭ（走査トンネル顕微鏡）探針でしか実現できなかったような少数のナノ構造物の電気特性を測定できることとなる。 According to the gap electrode manufacturing method of the present invention, a needle-like electrode having a nanometer width can be produced. For example, a small number of nanostructures that could only be realized with an STM (scanning tunneling microscope) probe until now. Electrical characteristics can be measured.

図１は，本発明のギャップ電極を製造するための製造システムの例である。図１に示されるように，このギャップ電極の製造システム１は，集束イオンビームを用いたスパッタエッチングにより電極をエッチングするための集束イオンビーム装置２と，前記電極に電圧を印加するための電圧源３と，前記電極に流れる電流値を測定し，更に電流値に対応した電圧値を出力するための電流計４と，前記電流計が出力した電圧値に応じて前記集束イオンビーム装置によるエッチングを制御するための補助的なビームブランキング回路５と，前記電流計の電流値を測定するためのコンピュータ６とを具備するギャップ電極の製造システムである。なお，図１中，７は電極を示し，８は集束イオンビーム装置内のビームブランキング電源を示す。なお，補助的なビームブランキング回路５は，アンド回路51，比較回路52などにより構成され，制御装置として機能する。補助的なビームブランキング回路は，集束イオンビーム装置内のビームブランキング電源に制御信号を伝えるための回路である。 FIG. 1 is an example of a manufacturing system for manufacturing the gap electrode of the present invention. As shown in FIG. 1, a gap electrode manufacturing system 1 includes a focused ion beam device 2 for etching an electrode by sputter etching using a focused ion beam, and a voltage source for applying a voltage to the electrode. 3, an ammeter 4 for measuring a current value flowing through the electrode and outputting a voltage value corresponding to the current value, and etching by the focused ion beam device according to the voltage value output by the ammeter A gap electrode manufacturing system including an auxiliary beam blanking circuit 5 for controlling and a computer 6 for measuring the current value of the ammeter. In FIG. 1, 7 indicates an electrode, and 8 indicates a beam blanking power source in the focused ion beam apparatus. The auxiliary beam blanking circuit 5 includes an AND circuit 51, a comparison circuit 52, and the like, and functions as a control device. The auxiliary beam blanking circuit is a circuit for transmitting a control signal to a beam blanking power source in the focused ion beam apparatus.

図２は，本発明のギャップ電極の製造工程を示す図である。図２（Ａ）は，電極10に線電極部20を形成する様子を示す図である。図２（Ｂ）は，線電極部20に細線電極部30を形成する様子を示す図である。図２（Ｃ）は，細線電極部30を切断し，ギャップを作製する様子を示す図である。図２（Ｄ）は，完成したギャップ電極の様子を示す図である。なお，図２（Ａ）を経ずに，はじめから図２（Ｂ）のような形状を構成しても良い。 FIG. 2 is a diagram showing a manufacturing process of the gap electrode of the present invention. FIG. 2A is a diagram showing a state in which the line electrode portion 20 is formed on the electrode 10. FIG. 2B is a diagram showing a state in which the thin wire electrode portion 30 is formed on the line electrode portion 20. FIG. 2C is a diagram showing a state in which the thin wire electrode portion 30 is cut and a gap is formed. FIG. 2D is a diagram showing a state of the completed gap electrode. In addition, you may comprise a shape like FIG. 2 (B) from the beginning, without going through FIG. 2 (A).

基板上に導電性膜を形成し，フォトリソグラフィあるいは電子ビームリソグラフィおよびエッチングにより，電極10に，図２（Ｂ）に示されるような線電極部20を形成する。なお，図２（Ｂ）のような形状は，マスク蒸着またはフォトリソグラフィあるいは電子ビームリソグラフおよびリフトオフなどにより形成してもよい。基板としては，絶縁性を持つものを好適に用いることができ，ガラス，石英，酸化ケイ素，塗布型シリコン酸化膜（スピンオングラス：ＳＯＧ），サファイア，酸化アルミニウム，酸化チタン等の金属酸化物，フッ化カルシウムなど，ポリエチレン，ポリプロピレン，ポリスチレン，ＡＳ，ＡＳＢ，ポリアセタール，ポリアミド，ポリアルキレンテレフタレート，ポリスルホン，ポリアリレート，フッ素樹脂，シリコーン，フェノール樹脂，エポキシ樹脂，ポリカーボネート，アクリル系樹脂，メタクリル系樹脂，ポリウレタン，ポリ塩化ビニルなどのプラスチックなどを用いることができる。 A conductive film is formed on the substrate, and a line electrode portion 20 as shown in FIG. 2B is formed on the electrode 10 by photolithography or electron beam lithography and etching. The shape as shown in FIG. 2B may be formed by mask vapor deposition, photolithography, electron beam lithography, lift-off, or the like. As the substrate, a substrate having an insulating property can be suitably used, such as glass, quartz, silicon oxide, coated silicon oxide film (spin-on-glass: SOG), sapphire, aluminum oxide, titanium oxide and other metal oxides, fluorine Calcium fluoride, polyethylene, polypropylene, polystyrene, AS, ASB, polyacetal, polyamide, polyalkylene terephthalate, polysulfone, polyarylate, fluorine resin, silicone, phenol resin, epoxy resin, polycarbonate, acrylic resin, methacrylic resin, polyurethane, Plastics such as polyvinyl chloride can be used.

絶縁基板としては，一般に柔軟性のない板状のものを用いるが，可とう性がある絶縁基板を用いてもよい。また，基板自体が酸化物層を構成していてもよく，これらの酸化物層が基板表面に形成されたものを用いてもよい。絶縁基板としては，より好ましくは，熱酸化膜（ＳｉＯ₂）を有したｎ型，又はｐ型高ドープＳｉ基板である。絶縁酸化膜の厚さとしては，導電性膜と下地基板とが良好な絶縁性を有する限り，特に限定されるものではないが，好ましくは１ｎｍ〜１μｍであり，より好ましくは１０ｎｍ〜５００ｎｍであり，特に好ましくは１００ｎｍ〜４００ｎｍである。なお，本明細書において，厚さとは，一定部分を対象として測定した場合の平均の厚さを意味する。絶縁基板は，その材質に合わせて公知の製造方法により製造することもできるし，市販されている絶縁基板を購入して用いてもよい。 As the insulating substrate, a generally inflexible plate is used, but a flexible insulating substrate may be used. Further, the substrate itself may constitute an oxide layer, or those having these oxide layers formed on the substrate surface may be used. More preferably, the insulating substrate is an n-type or p-type highly doped Si substrate having a thermal oxide film (SiO ₂ ). The thickness of the insulating oxide film is not particularly limited as long as the conductive film and the underlying substrate have good insulating properties, but is preferably 1 nm to 1 μm, more preferably 10 nm to 500 nm. , Particularly preferably from 100 nm to 400 nm. In this specification, the thickness means an average thickness when measured for a certain portion. The insulating substrate can be manufactured by a known manufacturing method according to its material, or a commercially available insulating substrate may be purchased and used.

電極を構成する材料は，電導性のあるものであれば特に限定されるものではなく，例えば，絶縁基板上に蒸着などにより堆積した金属膜を用いることができる。電極に用いられる金属としては，電流を流す性質のある金属であれば特に限定されるものではない。好ましい金属層としてＡｕがあげられる。Ａｕであれば，酸化膜などを形成しにくい。電極層の作製方法としては，電極層に用いられる金属の種類によっても異なるが，公知の金属薄膜作製方法を用いることができる。このような金属薄膜作製方法としては，電解により陽極に酸化皮膜を形成する陽極酸化法；真空中で金属を加熱蒸発させ基板上に付着させる真空蒸着法，不活性ガスプラズマをターゲットにあてて，その時に飛び出した原子を基板に付着させるスパッタ法，イオン化した雰囲気中で蒸着するイオンプレーティング法などの物理蒸着法；加熱した基板上でハロゲン化物などを反応させ基板に金属などを付着させるＣＶＤ（化学蒸着）法，プラズマＣＶＤ法，ＭＯＣＶＤ法などの化学蒸着法などが挙げられる。これらの中でも，スパッタ法により金属薄膜を絶縁基板上に蒸着することが好ましい。 The material constituting the electrode is not particularly limited as long as it has conductivity, and for example, a metal film deposited on the insulating substrate by vapor deposition or the like can be used. The metal used for the electrode is not particularly limited as long as it has a property of flowing current. A preferable metal layer is Au. If it is Au, it is difficult to form an oxide film or the like. As a method for producing the electrode layer, a known metal thin film production method can be used, although it varies depending on the type of metal used for the electrode layer. Such metal thin film production methods include an anodic oxidation method in which an oxide film is formed on the anode by electrolysis; a vacuum vapor deposition method in which the metal is heated and evaporated in a vacuum and deposited on the substrate; an inert gas plasma is applied to the target; Physical vapor deposition methods such as sputtering, which deposits the atoms that have jumped out on the substrate, and ion plating, which deposits in an ionized atmosphere; CVD that reacts halides on a heated substrate to attach metal to the substrate ( Chemical vapor deposition), plasma CVD, MOCVD, and other chemical vapor deposition methods. Among these, it is preferable to deposit a metal thin film on an insulating substrate by sputtering.

電極上には，マスク層が設けられても良い。電極上にマスク層を形成したものを用いて加工を行うことで，ＦＩＢが元々有するガウス分布やビームの焦点ズレやＦＩＢ光学系の汚れなどにより生じるビームのボケなどのビーム裾による電極の過剰なエッチングを防ぐことができ，精密度や再現性が向上するのでより好ましい。マスク層を構成する材料は，電極よりも硬度の高いものであれば，特に限定されるものではなく，例えば，金属膜を用いることができる。電極層を構成する金属との硬度（例えば，鉛筆硬度）の比としては，好ましくは９／８〜１０／１であり，より好ましくは，２／１〜６／１であり，特に好ましくは３／１〜５／１である。このような金属として，例えば，Ｓｃ，Ｙ，Ｔｉ，Ｚｒ，Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｃｒ，Ｍｏ，Ｗ，Ｍｎ，Ｔｃ，Ｒｅ，Ｆｅ，Ｒｕ，Ｏｓ，Ｃｏ，Ｒｈ，Ｉｒ，Ｎｉ，Ｐｄ，Ｚｎ，Ａｌ，Ｇａ，Ｉｎ，Ｔｌ，Ｓｎ，Ｐｂ，Ｌｉ，Ｎａ，Ｋ，Ｒｂ，Ｃｓ，Ｆｒ，Ｂｅ，Ｍｇ，Ｃａ，Ｓｒ，Ｂａ，Ｒａなどの金属，およびこれらの混合物などを用いることができ，これらの中でも好ましくはＴｉ，Ｃｒ，Ｗ，Ａｌ，Ｚｒであり，特に好ましくは，Ｔｉである。金属マスク層の厚さとしては，用いられるマスク金属種，電極種や厚さなどによっても異なるが，金属マスク層の厚さとしては，ＦＩＢを用いた電極のエッチング加工終了時まで耐久できるものであれば特に限定されるものではないが，例えばＴｉマスク層，Ａｕ電極，１０ｎｍ〜５０ｎｍ厚の場合は好ましくは１ｎｍ〜１００ｎｍであり，より好ましくは２ｎｍ〜５０ｎｍであり，さらに好ましくは３ｎｍ〜２０ｎｍであり，特に好ましくは６ｎｍである。このような比較的薄いマスク層を用いることでエッチング加工時間を短縮できる。また，マスク層を用いることで，ビーム裾でのエッチングによるギャップの拡がりが抑えられ，微小なナノギャップ電極を作製できる。金属マスク層は，上記の電極層と同様の方法により製造される。なお，電極とマスク層との組合せとして，電極がＡｕ層を具備し，前記Ａｕ層の上にはＴｉマスク層が設けられるものがあげられる。 A mask layer may be provided on the electrode. By processing using a mask layer formed on the electrode, excess of the electrode due to the beam tail such as Gaussian distribution inherent in the FIB, defocusing of the beam, blurring of the FIB optical system, etc. Etching can be prevented, and precision and reproducibility are improved. The material constituting the mask layer is not particularly limited as long as it has higher hardness than the electrode, and for example, a metal film can be used. The ratio of the hardness (for example, pencil hardness) with the metal constituting the electrode layer is preferably 9/8 to 10/1, more preferably 2/1 to 6/1, and particularly preferably 3 / 1 to 5/1. Examples of such metals include Sc, Y, Ti, Zr, Hf, V, Nb, Ta, Cr, Mo, W, Mn, Tc, Re, Fe, Ru, Os, Co, Rh, Ir, Ni, Use metals such as Pd, Zn, Al, Ga, In, T1, Sn, Pb, Li, Na, K, Rb, Cs, Fr, Be, Mg, Ca, Sr, Ba, Ra, and mixtures thereof. Among these, Ti, Cr, W, Al, and Zr are preferable, and Ti is particularly preferable. The thickness of the metal mask layer varies depending on the mask metal type, electrode type and thickness used, but the thickness of the metal mask layer is durable until the end of the etching process of the electrode using FIB. If there is no particular limitation, for example, in the case of a Ti mask layer, an Au electrode, and a thickness of 10 nm to 50 nm, it is preferably 1 nm to 100 nm, more preferably 2 nm to 50 nm, and further preferably 3 nm to 20 nm. Yes, particularly preferably 6 nm. By using such a relatively thin mask layer, the etching processing time can be shortened. In addition, by using the mask layer, the spread of the gap due to the etching at the bottom of the beam can be suppressed, and a minute nanogap electrode can be fabricated. The metal mask layer is manufactured by the same method as the above electrode layer. In addition, as a combination of the electrode and the mask layer, an electrode includes an Au layer, and a Ti mask layer is provided on the Au layer.

基板と電極層との間，又は電極層とマスク層の間には，それぞれの層の接着性を向上させるために密着層が設けられていてもよい。密着層を構成する材料は，密着性を向上させるものであれば，特に限定されるものではなく，金属，半導体，絶縁体などを用いることができる。絶縁基板と電極層との間に設けられる密着層は，導電性を有するか，より薄いことが好ましい。密着層としては，Ｃｒ，Ｔｉ，およびこれらの合金などを用いることができ，好ましくは０.１ｎｍ〜５０ｎｍ，より好ましくは０.５ｎｍ〜１０ｎｍ，更に好ましくは１ｎｍ〜２ｎｍの厚さで堆積する。 An adhesion layer may be provided between the substrate and the electrode layer or between the electrode layer and the mask layer in order to improve the adhesion of each layer. The material constituting the adhesion layer is not particularly limited as long as it improves adhesion, and metals, semiconductors, insulators, and the like can be used. The adhesion layer provided between the insulating substrate and the electrode layer is preferably conductive or thinner. As the adhesion layer, Cr, Ti, and alloys thereof can be used, and they are preferably deposited with a thickness of 0.1 nm to 50 nm, more preferably 0.5 nm to 10 nm, and still more preferably 1 nm to 2 nm.

より具体的には，２００ｎｍ〜４００ｎｍのＳｉＯ₂酸化膜を有する高ドープシリコン基板上に，スパッタ蒸着法により１〜２ｎｍのＴｉ金属密着層を形成し，前記Ｔｉ金属密着層上に１０〜３０ｎｍのＡｕ金属層を形成することにより電極を形成してもよい。 More specifically, a 1-2 nm Ti metal adhesion layer is formed by sputtering deposition on a highly doped silicon substrate having a ₂₀₀ nm to 400 nm SiO ₂ oxide film, and 10-30 nm on the Ti metal adhesion layer. The electrode may be formed by forming an Au metal layer.

図２（Ｂ）に示されるように，線電極部20の両端には，リード電極部23及び24が設けられる。線電極部の長さと幅は特に限定されるものではないが，線電極部が短くて太い方が線電極の抵抗が低くなり，エッチングによる電流の変化が観測しやすくなるので好ましい。線電極部の長さ21の例として，1μｍ〜１０μｍがあげられ，好ましくは２μｍ〜５μｍであり，２μｍ〜４μｍであってもよい。 As shown in FIG. 2B, lead electrode portions 23 and 24 are provided at both ends of the line electrode portion 20. The length and width of the line electrode part are not particularly limited, but a shorter and thicker line electrode part is preferable because the resistance of the line electrode becomes lower and a change in current due to etching can be easily observed. Examples of the length 21 of the line electrode portion include 1 μm to 10 μm, preferably 2 μm to 5 μm, and may be 2 μm to 4 μm.

例えば，図２（Ｂ）の点線部をＦＩＢによりエッチングし，線電極部20に細線電極部30を形成する。より具体的には，電圧源がパッド電極部に電圧を印加し，前記電流計により前記２つのパッド電極部間を流れる電流値を測定しつつ，前記集束イオンビーム装置により前記線電極部の一部をエッチングする。この際，たとえば，電流計４の電流出力をＰＣ６などの出力装置により観測しながら，細線電極部を形成する。この工程は，手動で停止させてもよいし，また予めエッチングを停止する電流値を設定しておき，測定電流値が所定の値となった場合に自動的にエッチングを停止させるようにしても良い。 For example, the dotted line part in FIG. 2B is etched by FIB, and the thin line electrode part 30 is formed in the line electrode part 20. More specifically, a voltage source applies a voltage to the pad electrode part, and the current value flowing between the two pad electrode parts is measured by the ammeter while one of the line electrode parts is measured by the focused ion beam device. Etch the part. At this time, for example, the thin wire electrode portion is formed while observing the current output of the ammeter 4 with an output device such as the PC 6. This process may be stopped manually, or a current value for stopping the etching may be set in advance so that the etching is automatically stopped when the measured current value reaches a predetermined value. good.

細線電極部の長さ31として，５０ｎｍ〜４００ｎｍがあげられ，好ましくは７５ｎｍ〜３００ｎｍである。また，細線電極部の幅32として，１０ｎｍ〜２００ｎｍがあげられる。図２（Ｃ）に示されるように，細線電極部30の点線部分を最小ビームでスパッタエッチングし，切断することによりギャップを作製する。すると，図２（Ｄ）に示すように，ギャップ電極40が形成される。形成されるギャップ41の最小値として，１ｎｍ〜１０ｎｍがあげられる。なお，後述の実施例では，ＦＩＢのビーム径（半値全幅）が１２ｎｍのものを用い，ギャップの最小値が３ｎｍであった。ギャップの最小値は，用いるビーム径と相関がある。現在でも，４ｎｍのビーム径のものが製造されているので，この装置を用いればギャップの最小値が１ｎｍのものも製造できる。この点は，後述の数値シミュレーションによっても確かめられたとおりである。このような観点から，好ましいギャップの最小値として，１ｎｍ〜５ｎｍ，２ｎｍ〜５ｎｍ，１ｎｍ〜４ｎｍ，又は２ｎｍ〜４ｎｍがあげられる。 The length 31 of the thin wire electrode part is 50 nm to 400 nm, preferably 75 nm to 300 nm. Further, the width 32 of the thin wire electrode part is 10 nm to 200 nm. As shown in FIG. 2C, a gap is formed by performing sputter etching on the dotted line portion of the thin wire electrode portion 30 with a minimum beam and cutting. Then, a gap electrode 40 is formed as shown in FIG. The minimum value of the gap 41 to be formed is 1 nm to 10 nm. In the examples described later, a FIB beam diameter (full width at half maximum) of 12 nm was used, and the minimum value of the gap was 3 nm. The minimum gap is correlated with the beam diameter used. Even now, a beam with a beam diameter of 4 nm is manufactured. If this apparatus is used, a device with a minimum gap of 1 nm can be manufactured. This point is as confirmed by the numerical simulation described later. From this point of view, preferable minimum gap values are 1 nm to 5 nm, 2 nm to 5 nm, 1 nm to 4 nm, or 2 nm to 4 nm.

細線電極部を切断する工程では，前記電極を流れる電流を測定し，補助的なビームブランキング回路を具備する制御装置を用いて，測定される電流値が所定の値以下となった場合に，自動的に集束イオンビームによるエッチングを停止する。この細線電極部を切断する動作は，たとえば以下のとおりである。補助的なビームブランキング回路は，入力部及び出力部を具備しており，エッチングを停止する所定の電流値がそれに対応する電圧値として設定されている。比較回路52には，その所定の電流値に対応した電圧値と電流計４からの測定電流値に対応した電圧値とが入力される。そして，比較回路52は，入力された二つの信号である電圧値を比較し，例えば，測定値が設定値より小さくなった場合に，出力を停止する。アンド回路51には，集束イオンビーム装置内からのビームブランキング信号出力と比較回路52からの信号出力とが入力されており，比較回路からの入力信号が途絶えると，アンド回路からの出力が途絶える。すなわち，測定電流値が設定電流値を下回ると，ビームブランキング電源８への入力信号が途絶えるので，ＦＩＢ装置の出力も止まり，エッチングも止まる。このようにすれば，電極が所定の状態までエッチングされた瞬間にエッチングを止めることができ，よって，微小なギャップを有する電極を再現性よく製造できることとなる。 In the step of cutting the thin wire electrode portion, the current flowing through the electrode is measured, and when the measured current value is equal to or lower than a predetermined value using a control device having an auxiliary beam blanking circuit, The etching by the focused ion beam is automatically stopped. The operation of cutting the thin wire electrode portion is, for example, as follows. The auxiliary beam blanking circuit includes an input unit and an output unit, and a predetermined current value for stopping the etching is set as a voltage value corresponding to the predetermined current value. A voltage value corresponding to the predetermined current value and a voltage value corresponding to the measured current value from the ammeter 4 are input to the comparison circuit 52. Then, the comparison circuit 52 compares the voltage values that are the two input signals, and stops the output when, for example, the measured value becomes smaller than the set value. The AND circuit 51 receives the beam blanking signal output from the focused ion beam apparatus and the signal output from the comparison circuit 52. When the input signal from the comparison circuit is interrupted, the output from the AND circuit is interrupted. . That is, when the measured current value falls below the set current value, the input signal to the beam blanking power supply 8 is interrupted, so that the output of the FIB apparatus is stopped and etching is also stopped. In this way, the etching can be stopped at the moment when the electrode is etched to a predetermined state, so that an electrode having a minute gap can be manufactured with good reproducibility.

以下，実施例を用いて本発明を具体的に説明する。図３は，実施例１に用いた装置の概略図である。図４は，本実施例の加工工程を説明するための電極の様子を示す図である。図４（Ａ）は，細線電極部を加工する様子を示す図であり，パターン＃１が描かれている。一方，図４（Ｂ）は，細線電極部を切断加工してギャップを形成する様子を示すための図であり，パターン＃２が描かれている。金属膜として，表面に厚さ約２００ｎｍの熱酸化膜を持ったシリコンウェハ上にアルゴンスパッタ蒸着により，厚さ１〜２ｎｍのＴｉおよび厚さ１０〜３０ｎｍのＡｕを順に堆積し，二層金属膜を形成した。まず，図４（Ａ）に示すような，１００μｍ幅のリード電極とパッド電極とをもつ幅約５〜７μｍ，長さ約３μｍのパターンをフォトリソグラフィおよびアルゴンイオンスパッタリングにより作製した。Ａｕ電極はＴｉ密着層により酸化膜表面に十分に接着していた。ナノギャップ電極は二つのエッチング工程で作製した。最初のエッチング工程では，ビーム径約１２ｎｍ（半値全幅）の３０ｋｅＶＧａＦＩＢを電流密度約１Ａ／ｃｍ²で，二層金属膜の「Ｕ」字型パターン（パターン＃１）上に照射し，幅数１０ｎｍ，長さ１００ｎｍのナノワイヤを形成した。この工程には数分を要した。エッチング中のビームの位置的なずれを修正するため，予めＦＩＢによるエッチングを用いて電極近傍に形成したスポットマーカーを定期的に観測してビーム位置を修正した。第二工程では，ＦＩＢをパターン＃２上に照射して，シングルライン走査によりナノワイヤにナノギャップを形成した。この第二工程は数秒を要した。 Hereinafter, the present invention will be specifically described with reference to examples. FIG. 3 is a schematic diagram of the apparatus used in Example 1. FIG. 4 is a diagram showing the state of the electrodes for explaining the processing steps of the present embodiment. FIG. 4A is a diagram showing a state of processing the thin wire electrode portion, and pattern # 1 is drawn. On the other hand, FIG. 4B is a diagram for showing a state in which a gap is formed by cutting the thin wire electrode portion, and pattern # 2 is drawn. As a metal film, on a silicon wafer having a thermal oxide film having a thickness of about 200 nm on the surface, Ti sputtering with a thickness of 1 to 2 nm and Au with a thickness of 10 to 30 nm are sequentially deposited by argon sputter deposition. Formed. First, as shown in FIG. 4A, a pattern having a width of about 5 to 7 μm and a length of about 3 μm having a lead electrode and a pad electrode having a width of 100 μm was prepared by photolithography and argon ion sputtering. The Au electrode was sufficiently adhered to the oxide film surface by the Ti adhesion layer. The nanogap electrode was fabricated by two etching processes. In the first etching step, a 30 keV Ga FIB having a beam diameter of about 12 nm (full width at half maximum) is irradiated onto the “U” -shaped pattern (pattern # 1) of the double-layer metal film at a current density of about 1 A / cm ² , and the width A nanowire having a thickness of several tens of nm and a length of 100 nm was formed. This process took several minutes. In order to correct the positional deviation of the beam during etching, a spot marker previously formed in the vicinity of the electrode by using FIB etching was periodically observed to correct the beam position. In the second step, FIB was irradiated onto pattern # 2, and a nanogap was formed in the nanowire by single line scanning. This second step took several seconds.

エッチング工程は，電極に流れる電流を測定することでその場観察した。測定電流は電極のエッチングの進行に伴い減少した。測定系のブロック線図は図３に示すとおりである。電極にはギャップ作製終了時に電極が電気的に破壊されるのを防ぐために，５０〜２００μＶの一定の微小な直流バイアス電圧を印加した。二つのエッチング工程では電極の電流を測定しながら加工を行い，第二のナノギャップ形成工程においては，自動的にＦＩＢをブランキングさせることで終了させた。ＦＩＢをブランキングする電流または電極のエッチング深さは基準電圧（Ｖｒｅｆ）により制御した。エッチング工程をその場観察することで，ギャップ幅を精密に制御でき，また，下層の基板のエッチングを最小限にすることが可能である。作製したナノギャップ電極のギャップ幅は走査電子顕微鏡（ＳＥＭ）から見積った。また，ギャップの絶縁抵抗測定はＤＣ法により行った。 The etching process was observed in situ by measuring the current flowing through the electrode. The measured current decreased with the progress of electrode etching. A block diagram of the measurement system is as shown in FIG. A constant minute DC bias voltage of 50 to 200 μV was applied to the electrode in order to prevent the electrode from being electrically destroyed at the end of the gap formation. In the two etching processes, processing was performed while measuring the electrode current, and in the second nanogap formation process, the FIB was automatically blanked to complete the process. The current for blanking the FIB or the etching depth of the electrode was controlled by the reference voltage (Vref). By in-situ observation of the etching process, the gap width can be precisely controlled, and the etching of the underlying substrate can be minimized. The gap width of the produced nanogap electrode was estimated from a scanning electron microscope (SEM). The insulation resistance of the gap was measured by the DC method.

数値シミュレーション
数値シミュレーションを行い，ＦＩＢエッチングにより形成されるギャップ幅を評価した。シミュレーションは，２７ｎｍのＡｕの上層と１．６ｎｍのＴｉの下層から構成される二層電極構造について，ストリング・セグメント・モデル［A.R. Neureuther, C.Y. Liu, C.H. Ting, J. Vac. Sci. Technol. 16 (1979) 1767］を用いて行った。なお，このシミュレーションにおいては金属の再堆積効果を無視し，ＡｕのＴｉに対する相対的なエッチング率の比は８とした。図５（Ａ）および図５（Ｂ）に，各々４ｎｍと１２ｎｍのビーム径（半値全幅）のＦＩＢを仮定し，シミュレートしたエッチングのプロファイルを示す。図５（Ｃ）は，ギャップ幅をビーム照射量の関数として表したものである（横軸の照射量は，下のＴｉ層が除去される最小の照射量で規格化している）。これらのシミュレーション結果から，ビームの照射量を精密に制御することで，４ｎｍまたは１２ｎｍのビーム径のＦＩＢを用いて，各々２ｎｍまたは４ｎｍよりさらに狭いギャップの形成（たとえば，１ｎｍ）が可能であるということが分かった。したがって，エッチング工程をその場観察し，また，その場観察に基づき自動的にＦＩＢをブランキングさせることは、ビームスポット径よりも狭い幅のナノギャップ電極を形成するためには好ましいといえる。 Numerical simulation Numerical simulation was performed to evaluate the gap width formed by FIB etching. The simulation is based on a string segment model [AR Neureuther, CY Liu, CH Ting, J. Vac. Sci. Technol. 16 for a two-layer electrode structure composed of an upper layer of 27 nm Au and a lower layer of 1.6 nm Ti. (1979) 1767]. In this simulation, the metal redeposition effect was ignored, and the ratio of the etching rate of Au relative to Ti was set to 8. FIGS. 5A and 5B show simulated etching profiles assuming FIB with a beam diameter (full width at half maximum) of 4 nm and 12 nm, respectively. FIG. 5C shows the gap width as a function of the beam dose (the dose on the horizontal axis is normalized by the minimum dose at which the lower Ti layer is removed). From these simulation results, it is possible to form narrower gaps (for example, 1 nm) than 2 nm or 4 nm, respectively, by using FIB with a beam diameter of 4 nm or 12 nm by precisely controlling the beam irradiation amount. I understood that. Therefore, it can be said that it is preferable to form the nanogap electrode having a width narrower than the beam spot diameter by observing the etching process in situ and automatically blanking the FIB based on the in situ observation.

ナノギャップ電極を作製した結果と検討
図６は，エッチング工程中に測定した試料電流波形である。電流波形に見られる段差は，ＦＩＢの位置的なずれの修正のために，エッチングを定期的に中断したことにより生じたものである。図６（Ａ）に，ナノワイヤ形成工程における電流波形，図６（Ｂ）に，ナノギャップ形成工程における電流波形を示す。図６（Ａ）に示されるように，ナノワイヤの形成過程においては，ＦＩＢ照射後およそ１００秒で電流の急速な減少が見られ，その後１３０秒から緩やかな減少になる。この急速な減少はナノワイヤ形成のエッチングの最終段階であることを示し，緩やかな減少は，ＦＩＢのガウス分布および指数関数型ビームのボケによるビーム裾によりナノワイヤの両端がエッチングされ，幅が減少するためである。ナノワイヤ形成のエッチングは，電流の緩やかな減少が観察された後に手動で終了した。ナノギャップ形成工程のエッチングは，自動的なビームのブランキングにより１２０ｎＡの電流で終了させた。挿入図は，スポットマーカー観察によるエッチングの中断がないときに測定した電流波形，およびエッチング深さの関数として数値シミュレートした電流波形を示す（エッチング深さはエッチング時間に対応する）。電流波形は，挿入図に示すようにシミュレーションにより正確に再現できることが分かる。 FIG. 6 shows the sample current waveform measured during the etching process. The step observed in the current waveform is caused by periodically interrupting the etching in order to correct the positional deviation of the FIB. FIG. 6A shows a current waveform in the nanowire forming process, and FIG. 6B shows a current waveform in the nanogap forming process. As shown in FIG. 6A, in the nanowire formation process, a rapid decrease in current is observed approximately 100 seconds after FIB irradiation, and then gradually decreases from 130 seconds. This rapid decrease indicates that it is the final stage of nanowire formation etching, and the gradual decrease is due to the fact that both ends of the nanowire are etched by the FIB Gaussian distribution and the beam tail caused by the exponential beam blur, reducing the width. It is. Etching for nanowire formation was manually terminated after a gradual decrease in current was observed. The etching in the nanogap formation process was terminated with a current of 120 nA by automatic beam blanking. The inset shows the current waveform measured when there is no etching interruption due to spot marker observation, and the current waveform numerically simulated as a function of the etching depth (the etching depth corresponds to the etching time). It can be seen that the current waveform can be accurately reproduced by simulation as shown in the inset.

図７に，実施例において作製されたナノギャップ電極のＳＥＭ写真の例を示す。図７（Ａ）は，電極全体のＳＥＭ写真であり，図７（Ｂ）は，図７（Ａ）の部分拡大図である。この例では，幅約３０ｎｍのナノワイヤ中に幅約３ｎｍのナノギャップが形成されている。これらの作製における電流波形は，図６に示したものである。ＦＩＢをブランキングする電流値（ブランキング電流）をより高い電流で行った場合，より幅の狭いナノギャップが形成できることが分かった。たとえば，幅約３ｎｍのナノギャップはブランキング電流が１００ｎＡを超える場合に形成され，５０ｎＡ未満の低いブランキング電流では４ｎｍより幅の広いナノギャップが形成されることが分かった。 In FIG. 7, the example of the SEM photograph of the nano gap electrode produced in the Example is shown. FIG. 7A is an SEM photograph of the entire electrode, and FIG. 7B is a partially enlarged view of FIG. 7A. In this example, a nanogap having a width of about 3 nm is formed in a nanowire having a width of about 30 nm. The current waveforms in these productions are as shown in FIG. It was found that a narrower nanogap can be formed when the current value for blanking the FIB (blanking current) is higher. For example, it was found that a nanogap having a width of about 3 nm is formed when the blanking current exceeds 100 nA, and a nanogap having a width wider than 4 nm is formed at a low blanking current of less than 50 nA.

図８（Ａ）に，比較的高いブランキング電流（約２３０ｎＡ）で加工したナノギャップ電極のＳＥＭ写真，図８（Ｂ）に，電流−電圧（ＩＶ）特性測定を行った後に観察したナノギャップ電極のＳＥＭ写真の一例を示す。図８（Ｂ）において，電極先端部が破壊され剥離していることが分かる。同様な破壊は，１００ｎＡを超えるブランキング電流で作製されたギャップに頻繁に観察された。このブランキング電流においてナノギャップに残留するＡｕの電流密度は，１０¹¹Ａ／ｍ²と見積られ，この値はＡｕ膜がエレクトロマイグレーションを起こす電流値［C. Durkan, M.A. Schneider, M.E. Welland, J. Appl. Phys. 86 (1999) 1280.］と比べて１桁以上低いことが分かった。この破壊の原因は，ＩＶ特性測定前の試料取り扱い中の静電気放電，ＩＶ特性測定中のエレクトロマイグレーション，あるいは膜中のジュール熱と残留応力の組合せによると考えられる。 8A shows an SEM photograph of a nanogap electrode processed at a relatively high blanking current (about 230 nA), and FIG. 8B shows a nanogap observed after current-voltage (IV) characteristic measurement. An example of the SEM photograph of an electrode is shown. In FIG. 8B, it can be seen that the tip of the electrode is broken and peeled off. Similar breakdown was frequently observed in gaps made with blanking currents exceeding 100 nA. The current density of Au remaining in the nanogap at this blanking current is estimated to be 10 ¹¹ A / m ^2, which is the current value at which the Au film undergoes electromigration [C. Durkan, MA Schneider, ME Welland, J Appl. Phys. 86 (1999) 1280.] was found to be an order of magnitude lower. The cause of this destruction is thought to be due to electrostatic discharge during sample handling before IV characteristic measurement, electromigration during IV characteristic measurement, or a combination of Joule heat and residual stress in the film.

図９に，比較的低いブランキング電流（約４０ｎＡ）で加工し，ＩＶ特性測定後に観察したナノギャップ電極のＳＥＭ写真を示す。このブランキング電流では約５ｎｍのギャップが形成できた。この作製における電流波形は図６（Ｂ）の挿入図に示すものである。このブランキング電流では，平均残留膜厚は初期膜厚のおよそ１／１０００である。低いブランキング電流で形成されたナノギャップはＩＶ特性測定中に破損しないことが分かった。 FIG. 9 shows an SEM photograph of the nanogap electrode that was processed with a relatively low blanking current (about 40 nA) and observed after measuring the IV characteristics. With this blanking current, a gap of about 5 nm could be formed. The current waveform in this production is shown in the inset of FIG. With this blanking current, the average residual film thickness is approximately 1/1000 of the initial film thickness. It was found that the nanogap formed with a low blanking current did not break during the IV characterization.

ナノギャップ電圧の電気絶縁特性
図１０に，実施例において作製された１４個のナノギャップ電極の抵抗値のヒストグラムを示す。観測された最も高い抵抗値は約８０ＧΩで，ほとんどのギャップは数ＧΩより高い抵抗値を示した。単一分子の電気伝導特性の測定には，ナノギャップ電極は１ＧΩ以上の絶縁抵抗を有することが望ましい。観測された高い抵抗値と本技法の単純な製造方法により，単ー分子の電気伝導特性測定に関する用途を期待できる。しかし，伝導率の低いさまざまな分子に適用するためには，今後さらに抵抗値の増加させることが望まれる。 FIG. 10 shows a histogram of resistance values of 14 nanogap electrodes fabricated in the example. The highest resistance value observed was about 80 GΩ, and most gaps showed resistance values higher than several GΩ. In order to measure the electric conduction characteristics of a single molecule, it is desirable that the nanogap electrode has an insulation resistance of 1 GΩ or more. Due to the observed high resistance value and the simple manufacturing method of this technique, it can be expected to be used for the measurement of electrical conductivity characteristics of single molecules. However, in order to apply to various molecules with low conductivity, it is desirable to further increase the resistance value in the future.

ナノギャップ電極の漏れ電流の原因は現在のところ不明である。しかし，電極間におけるトンネル電流，イオン照射による損傷，ガリウムによるイオン汚染，およびＡｕの再堆積などが可能性のある原因として考えられる。この中で照射損傷とガリウム汚染は，以下の観測から判断してその可能性は低いと考えられる。図４（Ａ）から分かるように，ナノワイヤ幅のナノギャップ（長手）幅に対する比率は，「Ｕ」字型パターン領域で０．００４３，ナノギャップ領域で０．１である。これは，下のＳｉＯ₂層における照射損傷，またはガリウム汚染が主な原因であれば，抵抗値が「Ｕ」字型パターン領域で決まることを意味している。静電気放電により偶然に幅の広いナノギャップが形成された場合に，２桁以上高い抵抗値が観測され，また，試験的に作製した幅が約３０ｎｍの広いナノギャップ電極が１ＴΩより大きい抵抗値を示したことから，ナノギャップ電極の漏れ電流はＡｕの再堆積によるものであると考えられる。 The cause of the leakage current of the nanogap electrode is currently unknown. However, tunneling current between electrodes, damage caused by ion irradiation, ion contamination by gallium, and redeposition of Au are considered as possible causes. Of these, irradiation damage and gallium contamination are considered to be unlikely based on the following observations. As can be seen from FIG. 4A, the ratio of the nanowire width to the nanogap (longitudinal) width is 0.0043 in the “U” -shaped pattern region and 0.1 in the nanogap region. This means that the resistance value is determined by the “U” -shaped pattern region if radiation damage in the underlying SiO ₂ layer or gallium contamination is the main cause. When a wide nanogap is accidentally formed by electrostatic discharge, a resistance value that is two digits higher is observed, and a wide nanogap electrode with a width of about 30 nm produced experimentally has a resistance value greater than 1 TΩ. From the above, it is considered that the leakage current of the nanogap electrode is due to redeposition of Au.

たとえば，本発明のナノギャップ電極の製造方法により製造されたナノギャップ電極は，各種ナノメートルスケールの電子デバイスにおける電気物性測定などの分野で好適に利用されうる。 For example, the nanogap electrode produced by the method for producing a nanogap electrode of the present invention can be suitably used in the field of measuring electrical properties in various nanometer-scale electronic devices.

図１は，本発明のギャップ電極を製造するための製造システムの例である。FIG. 1 is an example of a manufacturing system for manufacturing the gap electrode of the present invention. 図２は，本発明のギャップ電極の製造工程を示す図である。図２（Ａ）は，電極10に線電極部20を形成する様子を示す図である。図２（Ｂ）は，線電極部20に細線電極部30を形成する様子を示す図である。図２（Ｃ）は，細線電極部30を切断し，ギャップを作製する様子を示す図である。図２（Ｄ）は，完成したギャップ電極の様子を示す図である。FIG. 2 is a diagram showing a manufacturing process of the gap electrode of the present invention. FIG. 2A is a diagram showing a state in which the line electrode portion 20 is formed on the electrode 10. FIG. 2B is a diagram showing a state in which the thin wire electrode portion 30 is formed on the line electrode portion 20. FIG. 2C is a diagram showing a state in which the thin wire electrode portion 30 is cut and a gap is formed. FIG. 2D is a diagram showing a state of the completed gap electrode. 図３は，実施例１に用いた装置の概略図である。FIG. 3 is a schematic diagram of the apparatus used in Example 1. 図４は，本実施例の加工工程を説明するための電極の様子を示す図である。図４（Ａ）は，線電極部を加工する様子を示す図であり，パターン＃１が描かれている。一方，図４（Ｂ）は，細電極部を加工してギャップを形成する様子を示すための図であり，パターン＃２が描かれている。FIG. 4 is a diagram showing the state of the electrodes for explaining the processing steps of the present embodiment. FIG. 4A is a diagram showing how the line electrode portion is processed, and pattern # 1 is drawn. On the other hand, FIG. 4B is a diagram for showing a state in which the gap is formed by processing the thin electrode portion, and pattern # 2 is drawn. 図５（Ａ）および図５（Ｂ）は，各々４ｎｍと１２ｎｍのビーム径（半値全幅）のＦＩＢを仮定し、シミュレートしたエッチングのプロファイルである。図５（Ｃ）はギャップ幅をビーム照射量との関係を示す。FIGS. 5A and 5B are simulated etching profiles assuming a FIB with a beam diameter (full width at half maximum) of 4 nm and 12 nm, respectively. FIG. 5C shows the relationship between the gap width and the beam irradiation amount. 図６は，エッチング工程中に測定した電流波形を示す。図６（Ａ）はナノワイヤ形成工程で測定した電流波形を示す。図６（Ｂ）は，ナノギャップ形成工程で測定した電流波形を示す。FIG. 6 shows the current waveform measured during the etching process. FIG. 6A shows a current waveform measured in the nanowire forming process. FIG. 6B shows a current waveform measured in the nanogap formation step. 図７に，実施例において作製されたナノギャップ電極のＳＥＭ写真を示す。図７（Ａ）は，電極全体のＳＥＭ写真を示す。図７（Ｂ）は，図７（Ａ）の部分拡大図である。In FIG. 7, the SEM photograph of the nano gap electrode produced in the Example is shown. FIG. 7A shows an SEM photograph of the entire electrode. FIG. 7B is a partially enlarged view of FIG. 図８（Ａ）は，比較的高いブランキング電流（約２３０ｎＡ）で形成されたナノギャップ電極のＳＥＭ写真を示す。図８（Ｂ）は電流−電圧特性測定後に観察されたナノギャップ電極のＳＥＭ写真を示す。FIG. 8A shows an SEM photograph of a nanogap electrode formed with a relatively high blanking current (about 230 nA). FIG. 8B shows an SEM photograph of the nanogap electrode observed after the current-voltage characteristic measurement. 図９は，比較的低いブランキング電流（約４０ｎＡ）で加工し，電流−電圧特性測定後に観察したナノギャップ電極のＳＥＭ写真を示す。FIG. 9 shows an SEM photograph of the nanogap electrode that was processed with a relatively low blanking current (about 40 nA) and observed after measuring the current-voltage characteristics. 図１０は，実施例において作製された１４個のナノギャップ電極の抵抗値のヒストグラムを示す。FIG. 10 shows a histogram of resistance values of 14 nanogap electrodes fabricated in the example.

符号の説明Explanation of symbols

１ギャップ電極の製造システム
２集束イオンビーム装置
３電圧源
４電流計
５補助的なビームブランキング回路
６コンピュータ
７電極
８ビームブランキング電源
２０線電極部
２１線電極部の長さ
２２線電極部の幅
２３，２４リード電極部
３０細線電極部
３１細線電極部の長さ
３２細線電極部の幅
４０ギャップ電極
４１ギャップ
５１アンド回路
５２比較回路

DESCRIPTION OF SYMBOLS 1 Gap electrode manufacturing system 2 Focused ion beam apparatus 3 Voltage source 4 Ammeter 5 Auxiliary beam blanking circuit 6 Computer 7 Electrode 8 Beam blanking power supply 20 Line electrode part 21 Line electrode part length 22 Line electrode part Width 23, 24 Lead electrode part 30 Fine wire electrode part 31 Fine wire electrode part length 32 Fine wire electrode part width 40 Gap electrode 41 Gap 51 AND circuit 52 Comparison circuit

Claims

基板上に電極を形成する工程と，
前記電極に電圧を印加し，前記電極を流れる電流を測定しつつ，集束イオンビームを用いて電極をスパッタエッチングすることにより，細線電極部を形成する工程と，
前記細線電極部を切断する工程と
を含む，
ギャップ電極の製造方法。 Forming an electrode on the substrate;
Forming a thin wire electrode portion by applying a voltage to the electrode and measuring the current flowing through the electrode while sputter-etching the electrode using a focused ion beam;
Cutting the fine wire electrode part,
A method for manufacturing a gap electrode.

前記細線電極部を切断する工程では，制御装置を用いて自動的にエッチングを停止する請求項１に記載のギャップ電極の製造方法。 The method of manufacturing a gap electrode according to claim 1, wherein in the step of cutting the thin wire electrode portion, the etching is automatically stopped using a control device.

前記制御装置がビームブランキング回路である請求項２に記載のギャップ電極の製造方法。 The gap electrode manufacturing method according to claim 2, wherein the control device is a beam blanking circuit.

前記細線電極部を切断する工程では，前記電極を流れる電流を測定し，制御装置を用いて，測定される電流値が所定の値以下となった場合に，自動的に集束イオンビームによるスパッタエッチングを停止する請求項１に記載のギャップ電極の製造方法。 In the step of cutting the thin wire electrode portion, the current flowing through the electrode is measured, and when the measured current value becomes a predetermined value or less using the control device, the sputter etching by the focused ion beam is automatically performed. The manufacturing method of the gap electrode according to claim 1 which stops.

前記電極がＡｕ層である請求項１から請求項４のいずれかに記載のギャップ電極の製造方法。 The gap electrode manufacturing method according to claim 1, wherein the electrode is an Au layer.

前記電極がＡｕ層を具備し，前記Ａｕ層の上にＴｉマスク層が設けられる請求項１から請求項４のいずれかに記載のギャップ電極の製造方法。 The gap electrode manufacturing method according to claim 1, wherein the electrode includes an Au layer, and a Ti mask layer is provided on the Au layer.

前記細線電極部が形成される電極の部位は，その幅が幅２μｍ〜１０μｍの線電極部である請求項１から請求項６のいずれかに記載のギャップ電極の製造方法。 The gap electrode manufacturing method according to any one of claims 1 to 6, wherein a portion of the electrode where the thin wire electrode portion is formed is a line electrode portion having a width of 2 µm to 10 µm.

前記細線電極部が，幅１０ｎｍ〜１００ｎｍ，長さ５０ｎｍ〜４００ｎｍである請求項１から請求項７のいずれかに記載のギャップ電極の製造方法。 The method for manufacturing a gap electrode according to any one of claims 1 to 7, wherein the thin wire electrode portion has a width of 10 nm to 100 nm and a length of 50 nm to 400 nm.

形成されるギャップの最小値が，１ｎｍ〜１０ｎｍである請求項１から請求項７のいずれかに記載のギャップ電極の製造方法。 The gap electrode manufacturing method according to claim 1, wherein a minimum value of a gap to be formed is 1 nm to 10 nm.

集束イオンビームを用いたスパッタエッチングにより電極をエッチングするための集束イオンビーム装置と，
前記電極に電圧を印加するための電圧源と，
前記電極に流れる電流値を測定するための電流計と，
前記電流計が測定した電流値に応じて前記集束イオンビーム装置によるスパッタエッチングを制御するためのビームブランキング回路を具備する制御装置とを具備するギャップ電極の製造システム。 A focused ion beam apparatus for etching an electrode by sputter etching using a focused ion beam;
A voltage source for applying a voltage to the electrode;
An ammeter for measuring a current value flowing through the electrode;
A gap electrode manufacturing system comprising: a control device including a beam blanking circuit for controlling sputter etching by the focused ion beam device according to a current value measured by the ammeter.

請求項１０に記載のギャップ電極の製造システムを用いたギャップ電極の製造方法であって，
基板上に電極を形成する工程と，
前記電極を，線電極部と，前記線電極部の両端に位置するパッド電極部とを含む電極に成形する工程と，
前記２つのパッド電極部に前記電圧源を接続する工程と，
前記２つのパッド電極部に前記電流計を接続する工程と，
前記電圧源が前記パッド電極部に電圧を印加し，前記電流計により前記２つのパッド電極部間を流れる電流値を測定しつつ，前記集束イオンビーム装置により前記線電極部の一部をスパッタエッチングし，前記電流計によって測定される電流値を測定しつつ細線電極部を形成する工程と，
前記電流計は，その測定値をビームブランキング回路へ伝え，前記ビームブランキング回路は，前記電流計の測定値が所定の値となった場合に，エッチングを停止するように前記集束イオンビーム装置に指令を出し，前記指令により集束イオンビーム装置はエッチングを停止することにより，
前記細線電極部を切断する工程とを含むギャップ電極の製造方法。 A gap electrode manufacturing method using the gap electrode manufacturing system according to claim 10,
Forming an electrode on the substrate;
Forming the electrode into an electrode including a line electrode portion and pad electrode portions located at both ends of the line electrode portion;
Connecting the voltage source to the two pad electrode portions;
Connecting the ammeter to the two pad electrode portions;
The voltage source applies a voltage to the pad electrode portion, and the current value flowing between the two pad electrode portions is measured by the ammeter, and a part of the line electrode portion is sputter etched by the focused ion beam device. Forming a thin wire electrode part while measuring a current value measured by the ammeter;
The ammeter transmits the measurement value to a beam blanking circuit, and the beam blanking circuit stops the etching when the measurement value of the ammeter reaches a predetermined value. The focused ion beam device stops etching according to the command,
And a step of cutting the fine wire electrode portion.

前記電極がＡｕ層である請求項１１に記載のギャップ電極の製造方法。 The method of manufacturing a gap electrode according to claim 11, wherein the electrode is an Au layer.

前記電極がＡｕ層を具備し，前記Ａｕ層の上にはＴｉマスク層が設けられる請求項１１に記載のギャップ電極の製造方法。 The method of manufacturing a gap electrode according to claim 11, wherein the electrode includes an Au layer, and a Ti mask layer is provided on the Au layer.

前記基板上に電極を形成する工程が，
１００ｎｍ〜４００ｎｍのＳｉＯ₂酸化膜を有する高ドープシリコン基板上に，スパッタ蒸着法により１〜２ｎｍのＴｉ金属密着層を形成し，前記Ｔｉ金属密着層上に１〜３０ｎｍのＡｕ金属層を形成することにより電極を形成する工程である請求項１１に記載のギャップ電極の製造方法。 Forming an electrode on the substrate,
A 1-2 nm Ti metal adhesion layer is formed by sputtering deposition on a highly doped silicon substrate having a 100 nm to 400 nm SiO ₂ oxide film, and a 1-30 nm Au metal layer is formed on the Ti metal adhesion layer. The method of manufacturing a gap electrode according to claim 11, wherein the method is a step of forming an electrode.

前記電極を線電極部と前記線電極部の両端に位置するパッド電極部とを含む電極に成形する工程は，
フォトリソグラフィにより，幅２μｍ〜１０μｍの線電極部と前記線電極部の両端に位置するパッド電極部とを含む電極に成形する工程である請求項１１に記載のギャップ電極の製造方法。 The step of forming the electrode into an electrode including a line electrode part and pad electrode parts located at both ends of the line electrode part,
12. The method for producing a gap electrode according to claim 11, wherein the gap electrode is formed by photolithography into an electrode including a line electrode portion having a width of 2 μm to 10 μm and pad electrode portions located at both ends of the line electrode portion.

前記細線電極部が，幅１０ｎｍ〜１００ｎｍ，長さ５０ｎｍ〜４００ｎｍの細線電極部である請求項１１に記載のギャップ電極の製造方法。 The method of manufacturing a gap electrode according to claim 11, wherein the thin wire electrode portion is a thin wire electrode portion having a width of 10 nm to 100 nm and a length of 50 nm to 400 nm.

形成されるギャップの最小値が，１ｎｍ〜１０ｎｍである請求項１１に記載のギャップ電極の製造方法。

The gap electrode manufacturing method according to claim 11, wherein a minimum value of a gap to be formed is 1 nm to 10 nm.