JP2006238138A - Imaging apparatus and imaging method - Google Patents

Abstract

<P>PROBLEM TO BE SOLVED: To provide an imaging apparatus capable of preventing the generation of black crushing and capable of inserting an inverting amplifier into a signal processing circuit. <P>SOLUTION: The imaging apparatus is provided with: an imaging part 1 in which a plurality of unit cells for outputting reset voltage corresponding to the output voltage of a charge detection part 117 and lead voltage corresponding to the output voltage of the charge detection part 117 corresponding to the quantity of received light during initialization are arrayed; a signal processing circuit 120 (inverting amplifier 125, etc.) to output luminance information indicating a difference between the reset voltage and the lead voltage from a third signal output line 104; and a high luminance judgment circuit 130 comprising a bypass transistor 131, etc. for deciding whether incident light on a light receiving element 111 is high luminance or not by judging whether the lead voltage is voltage in a prescribed range or not and a clip transistor 134 to output luminance information indicating that the incident light is high luminance to the third signal output line 104 when decided that the incident light is high luminance. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、入射された光を光電変換する単位セルが半導体基板上に１次元又は２次元に配置された撮像装置に関し、特に、強い光を入射したときに画像が黒つぶれする現象を防止する技術に関する。   The present invention relates to an imaging device in which unit cells for photoelectrically converting incident light are arranged one-dimensionally or two-dimensionally on a semiconductor substrate, and in particular, prevents a phenomenon in which an image is crushed when intense light is incident. Regarding technology.

近年、家庭用ビデオカメラやデジタルスチルカメラなどの撮像装置を用いた撮像機器が広く普及してきた。これらの撮像機器には、撮像装置として、増幅型のイメージセンサを備えるものがある。増幅型のイメージセンサは、雑音が低い等の優れた特徴がある反面、強い光を入射したときに画像が黒つぶれするという問題がある。これは、強い光によって受光素子からあふれ出した電荷が検出用コンデンサに貯まってしまうために、蓄積可能な電荷量が減少し、本来、白色となる画像が黒色になってしまうという現象である。   In recent years, imaging devices using imaging devices such as home video cameras and digital still cameras have become widespread. Some of these imaging devices include an amplification type image sensor as an imaging device. The amplification type image sensor has excellent features such as low noise, but has a problem that the image is blacked out when strong light is incident. This is a phenomenon in which the charge overflowing from the light receiving element due to strong light is accumulated in the detection capacitor, so that the amount of charge that can be accumulated is reduced, and an image that is originally white becomes black.

そのために、従来、このような黒つぶれ現象を回避する様々な技術が提案されている（例えば、特許文献１参照）。   Therefore, conventionally, various techniques for avoiding such a blackout phenomenon have been proposed (for example, see Patent Document 1).

特許文献１には、黒つぶれ現象を回避する技術として、増幅型のイメージセンサであるＭＯＳイメージセンサにおいて、単位セル毎に、リード電圧が所定の範囲の電圧である場合にリセット電圧とリード電圧との差分を示す輝度情報を出力し、リード電圧が所定の範囲の電圧でない場合に高輝度を示す輝度情報を出力する出力手段とを備えるＭＯＳイメージセンサが開示されている。
特開２００４−３１２７８５号公報 In Patent Document 1, as a technique for avoiding a blackout phenomenon, in a MOS image sensor which is an amplification type image sensor, when a read voltage is a voltage within a predetermined range for each unit cell, A MOS image sensor comprising output means for outputting luminance information indicating the difference between the two, and outputting luminance information indicating high luminance when the read voltage is not in a predetermined range is disclosed.
JP 2004-31785 A

しかしながら、特許文献１の回路構成では、信号処理回路におけるサンプリングトランジスタとラインセレクトトランジスタの間に増幅器を挿入してＳ／Ｎ比を向上させることができないという問題がある。   However, the circuit configuration of Patent Document 1 has a problem that an S / N ratio cannot be improved by inserting an amplifier between the sampling transistor and the line select transistor in the signal processing circuit.

一般に、信号処理回路におけるサンプリングトランジスタとラインセレクトトランジスタの間に増幅器を挿入することによって、単位セルの信号が増幅され、信号処理回路で発生する雑音は増幅されず、増幅される雑音は単位セルで発生する雑音のみとなるため、撮像装置が出力する信号のＳ／Ｎ比を向上することができる。ここで、ＮＭＯＳのみを使用した撮像装置において増幅器を挿入する場合には、ダイナミックレンジの点から正転増幅器を構成することが困難であり、回路構成の容易さの点でもインバータ型の反転増幅器を使用するのが有利である。   In general, by inserting an amplifier between the sampling transistor and the line select transistor in the signal processing circuit, the signal of the unit cell is amplified, the noise generated in the signal processing circuit is not amplified, and the amplified noise is in the unit cell. Since only noise is generated, the S / N ratio of the signal output from the imaging device can be improved. Here, when an amplifier is inserted in an imaging apparatus using only NMOS, it is difficult to configure a normal amplifier from the viewpoint of dynamic range, and an inverter-type inverting amplifier is also used from the viewpoint of ease of circuit configuration. It is advantageous to use.

ところが、特許文献１の回路において、サンプリングトランジスタとラインセレクトトランジスタとの間に反転型増幅器を挿入した場合には、反転増幅器の入出力端子に接続されるバイパストランジスタのソース電圧は、強い光が入射したときの方がそうでないときよりも高くなり、バイパストランジスタを導通させることが出来ず、高輝度を示す輝度情報を出力することが不可能になる。   However, in the circuit of Patent Document 1, when an inverting amplifier is inserted between the sampling transistor and the line select transistor, strong light is incident on the source voltage of the bypass transistor connected to the input / output terminal of the inverting amplifier. When it does, it becomes higher than when it is not so, the bypass transistor cannot be made conductive, and it becomes impossible to output luminance information indicating high luminance.

そこで、本発明は、強い光を入射したときに画像が黒つぶれするという問題を確実に解決することができ、かつ、信号処理回路におけるサンプリングトランジスタとラインセレクトトランジスタとの間に反転型増幅器を挿入することができる撮像装置及び撮像方法を提供することを第１の目的とする。   Therefore, the present invention can reliably solve the problem that the image is blackened when strong light is incident, and an inverting amplifier is inserted between the sampling transistor and the line select transistor in the signal processing circuit. It is a first object of the present invention to provide an imaging apparatus and an imaging method that can be performed.

なお、黒つぶれ現象を防止する回路を撮像装置に付加することによって、回路内の信号線と他の導電領域との容量カップリングに起因する信号線間のノイズが問題となる。この問題に対して、信号線と他の導電領域との容量カップリングを低減するために、信号線と他の導電領域の間に２層の絶縁膜を設ける方法が提案されている（例えば、特許文献２参照）。   Note that by adding a circuit that prevents the blackout phenomenon to the imaging device, noise between the signal lines due to capacitive coupling between the signal lines in the circuit and other conductive regions becomes a problem. In order to reduce the capacitive coupling between the signal line and the other conductive region, a method of providing a two-layer insulating film between the signal line and the other conductive region has been proposed (for example, Patent Document 2).

しかしながら、単位セルに入射する光の強度を上げるためには、光の入射面から光電変換素子までの距離を短くする必要があるが、この特許文献２の技術によれば、信号線と他の導電領域の間に絶縁膜を設けるので、光の入射面から光電変換素子までの距離が長くなり、そのために感度が劣化するという問題がある。   However, in order to increase the intensity of light incident on the unit cell, it is necessary to shorten the distance from the light incident surface to the photoelectric conversion element. Since the insulating film is provided between the conductive regions, the distance from the light incident surface to the photoelectric conversion element becomes long, and there is a problem that the sensitivity is deteriorated.

そこで、本発明は、信号線と他の導電領域の間に絶縁膜を設けることなく、信号線に対する他の導電領域からの雑音を低減した黒つぶれ防止回路を備える撮像装置を提供することを第２の目的とする。
特開平１１−２７４４４６号公報 Accordingly, the present invention provides an imaging device including a blackout prevention circuit that reduces noise from the other conductive regions with respect to the signal lines without providing an insulating film between the signal lines and the other conductive regions. The purpose of 2.
Japanese Patent Laid-Open No. 11-274446

上記第１の目的を達成するために、本発明に係る撮像装置は、受光量に応じた輝度情報を出力する撮像装置であって、初期化時の光電変換部の出力電圧に対応するリセット電圧と受光量に応じた光電変換部の出力電圧に対応するリード電圧とを出力する単位セルが１次元又は２次元状に複数個配列されている撮像手段と、前記リセット電圧と前記リード電圧との差分を示す輝度情報を信号出力線から出力する信号出力手段と、前記リード電圧が所定の範囲の電圧であるか否かを判定することによって前記撮像手段への入射光が高輝度であるか否かを判定する判定部と、前記判定部によって前記入射光が高輝度であると判定された場合に、前記入射光が高輝度であることを示す輝度情報を前記信号出力線に出力する判定出力部とを有する高輝度判定手段とを備えることを特徴とする。これによって、高輝度判定手段は、リード電圧を入力とし、信号出力線を出力とするので、信号出力手段と並列に接続することが可能となり、黒つぶれ現象を防止することができるとともに、信号出力手段を構成するサンプリングトランジスタとラインセレクトトランジスタとの間に反転型増幅器を挿入することも可能となる。   In order to achieve the first object, an imaging apparatus according to the present invention is an imaging apparatus that outputs luminance information according to the amount of received light, and includes a reset voltage corresponding to an output voltage of a photoelectric conversion unit at initialization. And imaging means in which a plurality of unit cells that output a read voltage corresponding to the output voltage of the photoelectric conversion unit corresponding to the amount of received light are arranged one-dimensionally or two-dimensionally, and the reset voltage and the read voltage Signal output means for outputting luminance information indicating the difference from the signal output line, and whether or not the incident light to the imaging means has high brightness by determining whether or not the read voltage is a voltage within a predetermined range. And a determination output that outputs luminance information indicating that the incident light has high luminance to the signal output line when the determination unit determines that the incident light has high luminance. With high brightness Characterized in that it comprises a constant means. As a result, the high-intensity determination means uses the lead voltage as an input and the signal output line as an output, so that it can be connected in parallel with the signal output means, and the blackout phenomenon can be prevented and the signal output can be prevented. It is also possible to insert an inverting amplifier between the sampling transistor and the line select transistor constituting the means.

ここで、前記判定部は、前記リード電圧が所定の範囲であれば非導通、所定の範囲でなければ導通するバイパストランジスタと、前記バイパストランジスタによって放電される電荷を予め保持しておく判定容量と、前記判定容量の電圧を増幅する判定増幅回路とを有し、前記判定出力部は、前記判定増幅回路の出力が所定の範囲であれば非導通、所定の範囲でなければ導通するクリップトランジスタを有する構成としてもよい。   Here, the determination unit includes a bypass transistor that is non-conductive if the read voltage is within a predetermined range, and that is conductive if the read voltage is not within the predetermined range, and a determination capacitor that holds in advance the charge discharged by the bypass transistor. A determination amplifier circuit that amplifies the voltage of the determination capacitor, and the determination output unit includes a clip transistor that is non-conductive if the output of the determination amplifier circuit is within a predetermined range, and that is conductive if the output is not within the predetermined range. It is good also as a structure to have.

このとき、前記バイパストランジスタ及び前記クリップトランジスタは、ＮＭＯＳトランジスタとし、前記バイパストランジスタは、前記リード電圧が当該バイパストランジスタのポテンシャルを示す電位よりも高い場合に非導通、前記リード電圧が当該バイパストランジスタのポテンシャルを示す電位以下の場合に導通するものが好ましい。そして、前記バイパストランジスタのゲートには、一定の電圧が供給され、前記クリップトランジスタのドレインには、前記信号出力手段からの輝度情報が出力される垂直信号線におけるリセット電圧との差が飽和出力信号以上となるような一定の電圧が供給されるのが望ましい。   At this time, the bypass transistor and the clip transistor are NMOS transistors, and the bypass transistor is non-conductive when the read voltage is higher than a potential indicating the potential of the bypass transistor, and the read voltage is a potential of the bypass transistor. Those that conduct when the potential is less than or equal to are preferred. The gate of the bypass transistor is supplied with a constant voltage, and the drain of the clip transistor has a saturation output signal that is different from the reset voltage in the vertical signal line from which luminance information is output from the signal output means. It is desirable to supply a constant voltage as described above.

また、前記判定部は、さらに、前記判定容量を充電することによって初期化する初期化手段と、前記判定容量の電圧を前記判定増幅回路に伝達、又は、前記判定増幅回路の入力を一定電位に固定して前記判定増幅回路での消費電流を抑制する増幅器スイッチ手段と、前記判定増幅回路の出力を前記クリップトランジスタに伝達、又は、前記クリップトランジスタを非導通にするクリップスイッチ手段とを有する構成としてもよい。このとき、前記初期化手段、前記増幅器スイッチ手段及び前記クリップスイッチ手段は、トランジスタとし、前記判定部は、少なくとも１つ以上のパルスによって駆動されるのが好ましい。   In addition, the determination unit further transmits an initialization unit that initializes the determination capacitor by charging, and transmits a voltage of the determination capacitor to the determination amplifier circuit, or sets an input of the determination amplifier circuit to a constant potential. Amplifier switch means for fixing and suppressing current consumption in the determination amplifier circuit, and clip switch means for transmitting the output of the determination amplifier circuit to the clip transistor, or for making the clip transistor non-conductive Also good. At this time, it is preferable that the initialization unit, the amplifier switch unit, and the clip switch unit are transistors, and the determination unit is driven by at least one pulse.

また、上記第２の目的を達成するために、本発明に係る撮像装置は、上記撮像装置において、前記判定部は、前記単位セルに隣接して配置され、前記判定出力部は、前記信号出力線に隣接して配置されていることを特徴とする。これによって、判定出力部が信号出力線に隣接して接続されるので、高輝度判定手段を設けたことに起因して信号出力線の配線長が長くなってしまうという不具合が回避される。   In order to achieve the second object, in the imaging apparatus according to the present invention, in the imaging apparatus, the determination unit is disposed adjacent to the unit cell, and the determination output unit includes the signal output. It is arranged adjacent to the line. Thus, since the determination output unit is connected adjacent to the signal output line, the problem that the wiring length of the signal output line becomes long due to the provision of the high luminance determination means is avoided.

ここで、前記判定出力部は、前記信号出力線との距離が前記判定部との距離よりも短くなるように、配置されていてもよいし、前記信号出力手段は、前記リセット電圧及び前記リード電圧を増幅する信号増幅回路と、前記リセット電圧及び前記リード電圧に含まれるノイズをキャンセルするノイズキャンセル回路とを有し、前記信号増幅回路及び前記ノイズキャンセル回路は、前記判定部と前記判定出力部との間に位置するように、配置されていてもよい。   Here, the determination output unit may be arranged such that a distance from the signal output line is shorter than a distance from the determination unit, and the signal output unit includes the reset voltage and the lead. A signal amplifying circuit for amplifying a voltage; and a noise canceling circuit for canceling noise included in the reset voltage and the read voltage. The signal amplifying circuit and the noise canceling circuit include the determination unit and the determination output unit. It may be arranged so as to be located between.

さらに、前記判定出力部は、ＮＭＯＳトランジスタで構成され、前記判定出力部を構成するＮＭＯＳトランジスタのゲートには、前記判定部による判定結果を示す信号を伝達する制御信号線が接続され、前記制御信号線は、前記信号増幅回路及び前記ノイズキャンセル回路を含む回路ブロックを通過するように配線されていてもよいし、前記判定出力部は、前記信号出力線に接続されたクリップトランジスタで構成され、前記信号出力線には、クランプ電圧を供給するクランプトランジスタと、前記差分を示す輝度情報を保持するサンプリング容量とが接続され、前記クリップトランジスタ、前記クランプトランジスタ及び前記サンプリング容量は、隣接して配置されていてもよい。   Further, the determination output unit is configured by an NMOS transistor, and a control signal line for transmitting a signal indicating a determination result by the determination unit is connected to a gate of the NMOS transistor configuring the determination output unit, and the control signal The line may be wired so as to pass through a circuit block including the signal amplification circuit and the noise cancellation circuit, and the determination output unit includes a clip transistor connected to the signal output line, A clamp transistor that supplies a clamp voltage and a sampling capacitor that holds luminance information indicating the difference are connected to the signal output line, and the clip transistor, the clamp transistor, and the sampling capacitor are arranged adjacent to each other. May be.

なお、本発明は、以上のような構成を備える撮像装置として実現することができるだけでなく、撮像装置への入射光が高輝度である場合に生じ得る画像の黒つぶれ現象を抑制する撮像方法として実現することもできる。   Note that the present invention can be realized not only as an imaging apparatus having the above-described configuration, but also as an imaging method that suppresses a blackout phenomenon that may occur when incident light on the imaging apparatus has high luminance. It can also be realized.

本発明に係る撮像装置によれば、画像の黒つぶれという問題が解消されるだけでなく、撮像部からの信号を読み出すサンプリングトランジスタとラインセレクトトランジスタの間に反転型増幅器を挿入することもできるので、高輝度に対して正常な画像を提供するとともに、高いＳ／Ｎ比の画像を提供することができる撮像装置が実現される。   According to the image pickup apparatus of the present invention, not only the problem of blackout of the image is solved, but also an inverting amplifier can be inserted between the sampling transistor for reading the signal from the image pickup unit and the line select transistor. In addition, an imaging apparatus capable of providing a normal image with high luminance and providing an image with a high S / N ratio is realized.

また、本発明に係る撮像装置によれば、回路配置の工夫によって、黒つぶれ防止回路を撮像装置に付加したことに起因する信号線間の影響（ノイズ）が低減されるので、信号線と他の導電領域の間に絶縁膜を設ける必要がない。よって、光の入射面から光電変換素子までの距離を短くすることが可能となり、単位セルに入射する光の強度が上がり、感度の高い撮像装置が実現される。   Further, according to the imaging apparatus according to the present invention, the influence (noise) between the signal lines caused by adding the blackout prevention circuit to the imaging apparatus can be reduced by devising the circuit arrangement. There is no need to provide an insulating film between the conductive regions. Therefore, the distance from the light incident surface to the photoelectric conversion element can be shortened, the intensity of light incident on the unit cell is increased, and a highly sensitive imaging device is realized.

以下、本発明に係る撮像装置の実施の形態について、図面を参照しながら詳細に説明する。   Hereinafter, embodiments of an imaging apparatus according to the present invention will be described in detail with reference to the drawings.

図１は、本発明の実施の形態における撮像装置の全体構成を示す図である。この撮像装置は、信号処理回路にＳ／Ｎ比を向上させる反転型増幅器を備えるとともに黒つぶれ現象を回避する機能を有するＮＭＯＳイメージセンサであり、撮像部１、負荷回路２、行選択エンコーダ３、列選択エンコーダ４、信号処理部５、出力回路６から構成される。   FIG. 1 is a diagram illustrating an overall configuration of an imaging apparatus according to an embodiment of the present invention. This imaging device is an NMOS image sensor having an inverting amplifier for improving the S / N ratio in a signal processing circuit and having a function of avoiding a blackout phenomenon, and includes an imaging unit 1, a load circuit 2, a row selection encoder 3, It comprises a column selection encoder 4, a signal processing unit 5, and an output circuit 6.

撮像部１は、単位セルが１次元又は２次元上に配列された撮像領域である。ここでは、３×３の２次元上に配列された９画素の例が示されているが、実際の総画素数は、１次元で数千個、２次元で数十万〜数百万個程度である。   The imaging unit 1 is an imaging region in which unit cells are arranged one-dimensionally or two-dimensionally. Here, an example of 9 pixels arranged in 3 × 3 two dimensions is shown, but the actual total number of pixels is several thousand in one dimension and hundreds of thousands to several million in two dimensions. Degree.

負荷回路２は、縦１列毎に同一の回路が１個接続されており、出力電圧を読み出すために、列単位で撮像部１の画素に負荷をかける回路である。   The load circuit 2 is a circuit in which one identical circuit is connected for each vertical column, and a load is applied to the pixels of the imaging unit 1 in units of columns in order to read out the output voltage.

行選択エンコーダ３は、横１行毎に、「ＲＥＳＥＴ」、「ＲＥＡＤ」、「ＬＳＥＬ」の３本の制御線を備え、撮像部１の画素に対して、行単位で、リセット（初期化）、リード（読み出し）、及び、ラインセレクト（行選択）を制御する。   The row selection encoder 3 includes three control lines “RESET”, “READ”, and “LSEL” for each horizontal row, and resets (initializes) the pixels of the imaging unit 1 in units of rows. Read (read) and line select (row selection) are controlled.

列選択エンコーダ４は、制御線を備え、撮像部１の列を順次選択する。
信号処理部５は、縦１列毎に同一の回路が１個接続されており、撮像部１からの列単位の出力を処理して、順次出力する。 The column selection encoder 4 includes control lines and sequentially selects the columns of the imaging unit 1.
The signal processing unit 5 is connected to one identical circuit for each vertical column, and processes the column unit output from the imaging unit 1 and sequentially outputs it.

出力回路６は、信号処理部５の出力に、外部に出力するために必要な変換を施して出力する。   The output circuit 6 performs conversion necessary for outputting to the outside to the output of the signal processing unit 5 and outputs the result.

図２は、図１に示された撮像装置における、１画素に着目した詳細な回路図である。ここには、負荷回路１００、画素回路１１０、信号処理回路１２０、高輝度判定回路１３０が示されている。これらの回路は、いずれも、ＮＭＯＳトランジスタで構成されている。   FIG. 2 is a detailed circuit diagram focusing on one pixel in the imaging apparatus shown in FIG. Here, a load circuit 100, a pixel circuit 110, a signal processing circuit 120, and a high luminance determination circuit 130 are shown. Each of these circuits is composed of an NMOS transistor.

負荷回路１００は、図１の負荷回路２中の１個の回路に相当し、第１信号出力線１０２とＧＮＤとの間に接続された負荷用トランジスタ１０１を含む。負荷用トランジスタ１０１のゲートには負荷電圧（ＬＧ）が供給される。   The load circuit 100 corresponds to one circuit in the load circuit 2 of FIG. 1 and includes a load transistor 101 connected between the first signal output line 102 and GND. A load voltage (LG) is supplied to the gate of the load transistor 101.

画素回路１１０は、図１の撮像部１中の１個の単位セルに相当し、初期化時の電圧を増幅したリセット電圧と読み出し時の電圧を増幅したリード電圧とを第１信号出力線１０２に出力することを特徴とし、入射した光を光電変換し電荷を出力するフォトダイオード等の受光素子１１１と、受光素子１１１により発生した電荷を蓄積し、蓄積した電荷を電圧信号として出力するコンデンサ（フローティングディフージョン）１１２と、コンデンサ１１２の示す電圧が初期電圧（ここではＶＤＤ）になるようにリセットするリセットトランジスタ１１３と、受光素子１１１により出力される電荷をコンデンサ１１２に供給するリードトランジスタ１１４と、コンデンサ１１２の示す電圧に追従して変化する電圧を出力する増幅用トランジスタ１１５と、行選択エンコーダ３からラインセレクト信号を受けた時に増幅用トランジスタ１１５の出力を第１信号出力線１０２に出力するラインセレクトトランジスタ１１６とを含む。なお、以後の説明を容易にするために、コンデンサ１１２に蓄積された電荷に応じた電圧を示す箇所、つまり、コンデンサ１１２と、リセットトランジスタ１１３と、リードトランジスタ１１４と、増幅用トランジスタ１１５との接続点を特に電荷検出部１１７と呼称する。   The pixel circuit 110 corresponds to one unit cell in the imaging unit 1 in FIG. 1, and the reset signal obtained by amplifying the voltage at the time of initialization and the read voltage obtained by amplifying the voltage at the time of reading are sent to the first signal output line 102. A light receiving element 111 such as a photodiode that photoelectrically converts incident light and outputs a charge, a capacitor that accumulates the charge generated by the light receiving element 111, and outputs the accumulated charge as a voltage signal ( A floating diffusion) 112, a reset transistor 113 that resets the voltage indicated by the capacitor 112 to an initial voltage (here, VDD), a read transistor 114 that supplies the charge 112 output to the capacitor 112, Amplifying transistor 11 that outputs a voltage that changes following the voltage indicated by capacitor 112 When, and a line select transistor 116 that outputs an output of the amplifier transistor 115 to the first signal output line 102 from the row selecting encoder 3 when receiving the line select signal. In order to facilitate the following description, a portion indicating a voltage corresponding to the electric charge accumulated in the capacitor 112, that is, connection of the capacitor 112, the reset transistor 113, the read transistor 114, and the amplifying transistor 115 is connected. The point is particularly referred to as a charge detection unit 117.

信号処理回路１２０は、図１の信号処理部５中の縦１列用の１個の回路に相当し、第１信号出力線１０２におけるリード電圧が所定の範囲の電圧である場合に単位セルにより出力されるリセット電圧とリード電圧との差分を示す輝度情報を出力し、リード電圧が前記所定の範囲の電圧でない場合に高輝度（受光素子に強い光が入射したこと）を示す輝度情報を出力することを特徴とする。   The signal processing circuit 120 corresponds to one circuit for one vertical column in the signal processing unit 5 of FIG. 1, and when the read voltage in the first signal output line 102 is a voltage within a predetermined range, a unit cell is used. Outputs luminance information that indicates the difference between the reset voltage and the read voltage that is output, and outputs luminance information that indicates high luminance (that is, strong light is incident on the light receiving element) when the read voltage is not within the predetermined range. It is characterized by doing.

この信号処理回路１２０は、受光素子に強い光が入射した高輝度時か否か（以下、受光素子に強い光が入射した場合を「高輝度時」、強い光が入射していない場合を「通常時」という。）を判定するとともに、高輝度時にその旨を示す輝度情報を第３信号出力線１０４に出力する高輝度判定回路１３０と、第２信号出力線１０３と第３信号出力線１０４との間に直列に接続されたサンプリングトランジスタ１２１及びクランプ容量１２２と、第３信号出力線１０４とＧＮＤとの間に接続されたサンプリング容量１２３と、第３信号出力線１０４と基準電圧（リセット基準電圧）端子との間に接続されたクランプトランジスタ１２４と、第１信号出力線１０２の電圧を増幅し第２信号出力線１０３に出力する反転増幅器１２５と、反転増幅器１２５をリセットし動作の基準電位を決定する反転増幅器リセットトランジスタ１２６と、第１信号出力線１０２の交流成分のみを反転増幅器１２５に伝達する反転増幅器結合容量１２７とを含む。   This signal processing circuit 120 determines whether or not the light receiving element is at a high luminance level (hereinafter referred to as “high luminance” when strong light is incident on the light receiving element; A high luminance determination circuit 130 that outputs luminance information indicating that at the time of high luminance to the third signal output line 104, a second signal output line 103, and a third signal output line 104. , The sampling transistor 121 and the clamp capacitor 122 connected in series, the sampling capacitor 123 connected between the third signal output line 104 and GND, the third signal output line 104 and the reference voltage (reset reference). Voltage transistor), an inverting amplifier 125 that amplifies the voltage of the first signal output line 102 and outputs it to the second signal output line 103, and the inverting amplifier 1 5 to determine the reference potential of the reset operating a includes an inverting amplifier reset transistor 126, an inverting amplifier coupling capacitor 127 which transmits only the AC component of the first signal output line 102 to the inverting amplifier 125.

なお、サンプリングトランジスタ１２１、クランプ容量１２２、サンプリング容量１２３及びクランプトランジスタ１２４は、単位セルより出力される信号に含まれるノイズを除去するためのものであり、ノイズキャンセル回路を構成している。   Note that the sampling transistor 121, the clamp capacitor 122, the sampling capacitor 123, and the clamp transistor 124 are for removing noise included in the signal output from the unit cell, and constitute a noise cancel circuit.

高輝度判定回路１３０は、第１信号出力線１０２の電位をバイパストランジスタ１３１に伝達するバイパススイッチトランジスタ１３６と、第１信号出力線１０２におけるリード電圧が所定の範囲の電圧である場合には非導通、リード電圧が所定の範囲の電圧でない場合には導通するバイパストランジスタ１３１と、バイパストランジスタ１３１によって放電される電荷を予め保持しておく判定容量１３２と、判定容量１３２の電圧を高電位（ここではＶＤＤ）に充電する判定容量初期化トランジスタ１３５と、判定容量１３２の電位を判定増幅器１３３に伝達、又は、遮断するととともに判定増幅器１３３の入力を低電位（ここではＧＮＤ）に固定する増幅器スイッチトランジスタ１３７と、増幅器スイッチトランジスタ１３７を介して伝達される判定容量１３２の電圧を増幅する判定増幅器１３３と、判定増幅器１３３の出力をクリップトランジスタ１３４に伝達、又は、遮断するとともにクリップトランジスタ１３４のゲートを低電位（ここではＧＮＤ）に固定するクリップスイッチトランジスタ１３８と、クリップスイッチトランジスタ１３８を介して伝達される判定増幅器１３３の出力が低電位（ここではＧＮＤ）なら非導通、高電位なら導通し第３信号出力線１０４にクリップ電圧を出力するクリップトランジスタ１３４とを含む。   The high luminance determination circuit 130 is non-conductive when the bypass switch transistor 136 transmits the potential of the first signal output line 102 to the bypass transistor 131 and the read voltage in the first signal output line 102 is within a predetermined range. The bypass transistor 131 that conducts when the read voltage is not in a predetermined range, the determination capacitor 132 that retains the charge discharged by the bypass transistor 131 in advance, and the voltage of the determination capacitor 132 are set to a high potential (here, The determination capacitor initialization transistor 135 charged to (VDD) and the amplifier switch transistor 137 that transmits or cuts off the potential of the determination capacitor 132 to the determination amplifier 133 and fixes the input of the determination amplifier 133 to a low potential (GND in this case). And transmitted through the amplifier switch transistor 137. A decision amplifier 133 that amplifies the voltage of the decision capacitor 132, and a clip switch that transmits or shuts off the output of the decision amplifier 133 to the clip transistor 134 and fixes the gate of the clip transistor 134 at a low potential (GND in this case). A clip transistor that outputs a clip voltage to the third signal output line 104 when the output of the transistor 138 and the determination amplifier 133 transmitted via the clip switch transistor 138 is non-conductive if it is a low potential (GND in this case), and is conductive if it is a high potential. 134.

これら高輝度判定回路１３０の回路要素のうち、終段のクリップトランジスタ１３４を除く回路要素は、第１信号出力線１０２におけるリード電圧が所定の範囲の電圧であるか否かを判定することによって高輝度時であるか否かを判定する判定部を構成する。また、終段のクリップトランジスタ１３４は、その判定部によって高輝度時であると判定された場合に、通常時における輝度情報に代えて、高輝度であることを示す輝度情報を第３信号出力線１０４に出力する判定出力部を構成している。   Among the circuit elements of the high luminance determination circuit 130, the circuit elements other than the final stage clip transistor 134 are high by determining whether or not the read voltage in the first signal output line 102 is a voltage within a predetermined range. A determination unit that determines whether or not the brightness is present is configured. In addition, when the determination unit determines that the clip transistor 134 at the final stage is at the time of high luminance, the third signal output line displays luminance information indicating high luminance instead of the luminance information at the normal time. A determination output unit that outputs to 104 is configured.

ここで、画素回路１１０には、リセットパルス（初期化信号：ＲＥＳＥＴ）、リードパルス（読み出しパルス：ＲＥＡＤ）、及び、ラインセレクトパルス（行選択信号：ＬＳＥＬ）が、信号処理回路１２０には、サンプリングパルス（ＳＰ）、クランプパルス（ＣＰ）、及び、反転増幅器リセットパルス（ＡＭＰＣＬ）が、高輝度判定回路には、判定回路制御パルス１（ＲＳ１）とその論理反転信号（ＲＳ１Ｂ）、及び、判定回路制御パルス２（ＲＳ２）とその論理反転信号（ＲＳ２Ｂ）が決められたタイミングで供給され、これら各制御パルスにそれぞれ対応するトランジスタが開閉（ＯＦＦ／ＯＮ）される。   Here, the pixel circuit 110 receives a reset pulse (initialization signal: RESET), a read pulse (readout pulse: READ), and a line select pulse (row selection signal: LSEL), and the signal processing circuit 120 receives sampling. The pulse (SP), the clamp pulse (CP), and the inverting amplifier reset pulse (AMPCL) are included in the high luminance determination circuit, the determination circuit control pulse 1 (RS1) and its logical inversion signal (RS1B), and the determination circuit. The control pulse 2 (RS2) and its logic inversion signal (RS2B) are supplied at a determined timing, and the transistors corresponding to these control pulses are opened and closed (OFF / ON).

また、バイパストランジスタ１３１のゲートには、バイパススイッチトランジスタ１３６を介して伝達される第１信号出力線１０２の電位が通常時の電位を示す場合にバイパストランジスタ１３１が非導通となり、第１信号出力線１０２の電位が高輝度時の電位を示す場合にバイパストランジスタ１３１が導通となるようなバイアス電圧ＢＷＢＩＡＳに設定されている。つまり、バイパストランジスタ１３１は、第１信号出力線１０２におけるリード電圧がバイパストランジスタ１３１のポテンシャルを示す電位よりも高い場合に非導通、第１信号出力線１０２におけるリード電圧がバイパストランジスタ１３１のポテンシャルを示す電位以下の場合に導通する。   Further, when the potential of the first signal output line 102 transmitted through the bypass switch transistor 136 indicates the normal potential, the bypass transistor 131 becomes non-conductive at the gate of the bypass transistor 131, and the first signal output line The bias voltage BWBIAS is set such that the bypass transistor 131 becomes conductive when the potential 102 indicates a potential at high luminance. That is, the bypass transistor 131 is non-conductive when the read voltage on the first signal output line 102 is higher than the potential indicating the potential of the bypass transistor 131, and the read voltage on the first signal output line 102 indicates the potential of the bypass transistor 131. Conducts when the potential is lower.

図３は、図２に示された撮像装置に供給される各制御パルスのタイミングを示す図である。この撮像装置は、タイミングＡ〜Ｄで、単位セルのリード信号（リード電圧）を読み出す動作を行い、タイミングＥ〜Ｉで単位セルのリード信号（リード電圧）が所定の範囲であるか否かを判定し、所定の範囲であればリセット電圧とリード電圧との差分を示す輝度情報を出力し、所定の範囲の電圧でなければに高輝度を示す輝度情報を出力する動作を行う。   FIG. 3 is a diagram showing the timing of each control pulse supplied to the imaging apparatus shown in FIG. The imaging apparatus performs an operation of reading a read signal (read voltage) of a unit cell at timings A to D, and determines whether or not the read signal (read voltage) of the unit cell is within a predetermined range at timings E to I. If it is determined, luminance information indicating a difference between the reset voltage and the read voltage is output within a predetermined range, and luminance information indicating high luminance is output if the voltage is not within the predetermined range.

以下にタイミングＡ〜Ｉにおける動作を説明する。
図４（Ａ）〜（Ｄ）は、それぞれ、通常時のタイミングＡ〜Ｄにおけるポテンシャルを示す。図５（Ａ）〜（Ｄ）は、それぞれ、高輝度時のタイミングＡ〜Ｄにおけるポテンシャルを示す。図６は、通常時のタイミングＧにおけるポテンシャルを示す。図７は、高輝度時のタイミングＧにおけるポテンシャルを示す。 The operation at timings A to I will be described below.
4A to 4D show potentials at timings A to D at normal times, respectively. FIGS. 5A to 5D show potentials at timings A to D at high luminance, respectively. FIG. 6 shows the potential at the timing G at the normal time. FIG. 7 shows the potential at the timing G when the luminance is high.

図３に示したタイミングＡにおいて、リードトランジスタ１１４がＯＦＦ、リセットトランジスタ１１３がＯＮなので、通常時であれば、図４（Ａ）に示すように、受光素子１１１で生じた電荷は電荷検出部１１７には移動しないが、高輝度時では、図５（Ａ）に示すように、受光素子１１１で生じた電荷はリードトランジスタ１１４のポテンシャルを越えてしまって電荷検出部１１７に移動し、同時に電荷検出部１１７の電荷はリセットトランジスタ１１３を通じてＶＤＤ端子に移動する。   At timing A shown in FIG. 3, since the read transistor 114 is OFF and the reset transistor 113 is ON, in the normal state, as shown in FIG. However, at high luminance, as shown in FIG. 5A, the charge generated in the light receiving element 111 exceeds the potential of the read transistor 114 and moves to the charge detection unit 117, and at the same time, the charge detection. The charge of the unit 117 moves to the VDD terminal through the reset transistor 113.

図３に示したタイミングＢにおいて、リセットトランジスタ１１３がＯＮからＯＦＦになり、通常時は電荷検出部１１７がＶＤＤにリセットされる（図４（Ｂ））。   At the timing B shown in FIG. 3, the reset transistor 113 is turned from ON to OFF, and the charge detection unit 117 is reset to VDD at normal time (FIG. 4B).

一方、高輝度時には、図５（Ｂ）に示すように、引き続き受光素子１１１で生じた電荷はリードトランジスタ１１４のポテンシャルを越えて電荷検出部１１７に移動するため、電荷検出部１１７の電圧がＶＤＤより低い電圧になってしまう。このときの電荷検出部１１７の電圧がＶＤＤより低い電圧になる変動分をＶｂとする。   On the other hand, at the time of high brightness, as shown in FIG. 5B, the charge generated in the light receiving element 111 continues to move to the charge detection unit 117 beyond the potential of the read transistor 114, so that the voltage of the charge detection unit 117 is VDD The voltage will be lower. A fluctuation amount at which the voltage of the charge detection unit 117 becomes a voltage lower than VDD is defined as Vb.

図３に示したタイミングＣにおいて、リセットトランジスタ１１３がＯＦＦのまま、リードトランジスタ１１４がＯＮになるので、受光素子１１１で生じた電荷が電荷検出部１１７に移動する。このとき、受光素子１１１で生じた電荷による電荷検出部１１７の電位変動分をＶｓｉｇとする。   At timing C shown in FIG. 3, the reset transistor 113 remains OFF and the read transistor 114 is ON, so that the charge generated in the light receiving element 111 moves to the charge detection unit 117. At this time, the potential fluctuation of the charge detection unit 117 due to the charge generated in the light receiving element 111 is defined as Vsig.

図３に示したタイミングＤにおいて、リセットトランジスタ１１３がＯＦＦのままで、リードトランジスタ１１４がＯＦＦになるので、受光素子１１１で生じた電荷が電荷検出部１１７に読み出される。これによって、電荷検出部１１７の電圧が変化し、この変化後の電圧が増幅用トランジスタ１１５によって増幅されるので、第１信号出力線１０２の電圧がリード電圧に変化する。   At timing D shown in FIG. 3, the reset transistor 113 remains OFF and the read transistor 114 is OFF, so that the charge generated in the light receiving element 111 is read to the charge detection unit 117. As a result, the voltage of the charge detection unit 117 changes, and the voltage after this change is amplified by the amplifying transistor 115, so that the voltage of the first signal output line 102 changes to the read voltage.

このとき、読み出し動作による第１信号出力線１０２の電圧変動は、通常時で、Ｖｓｉｇ（図４（Ｄ））、高輝度時で、Ｖｓｉｇ−Ｖｂとなる（図５（Ｄ））。このように、電荷検出部１１７のポテンシャルは、リセットトランジスタ１１３のＯＦＦ時のポテンシャルにより制限されるため、高輝度時には第１信号出力線１０２の電圧変動がＶｂだけ減少する。この減少分が画像の黒つぶれを引き起こす要因となる。   At this time, the voltage fluctuation of the first signal output line 102 due to the read operation is Vsig (FIG. 4D) at normal time and Vsig−Vb at high luminance (FIG. 5D). Thus, since the potential of the charge detection unit 117 is limited by the potential when the reset transistor 113 is OFF, the voltage fluctuation of the first signal output line 102 is reduced by Vb at high luminance. This decrease is a factor causing blackout of the image.

第１信号出力線１０２の電圧変動が反転増幅器１２５により増幅されるので、第２信号出力線１０３の電圧は、第１信号出力線１０２の電圧を反転増幅した電圧となる。つまり、第２信号出力線１０３の電圧は、
通常時：反転増幅器リセット電圧＋Ａｖ×Ｖｓｉｇ （式１）
高輝度時：反転増幅器リセット電圧＋Ａｖ×（Ｖｓｉｇ―Ｖｂ） （式２）
となる。ここで、Ａｖは、反転増幅器１２５の増幅率である。 Since the voltage fluctuation of the first signal output line 102 is amplified by the inverting amplifier 125, the voltage of the second signal output line 103 becomes a voltage obtained by inverting and amplifying the voltage of the first signal output line 102. That is, the voltage of the second signal output line 103 is
Normal: Inverting amplifier reset voltage + Av × Vsig (Formula 1)
High brightness: Inverting amplifier reset voltage + Av × (Vsig−Vb) (Formula 2)
It becomes. Here, Av is the amplification factor of the inverting amplifier 125.

また、クランプ容量１２２の両端は、それぞれ、反転増幅器基準電圧とリセット基準電圧に保持されているので、第３信号出力線の電圧は、
通常時：リセット基準電圧＋Ａｖ×Ｃｃｐ／（Ｃｃｐ＋Ｃｓｐ）×Ｖｓｉｇ （式３）
高輝度時：リセット基準電圧＋Ａｖ×Ｃｃｐ／（Ｃｃｐ＋Ｃｓｐ）×（Ｖｓｉｇ−Ｖｂ） （式４）
となる。ここで、Ｃｃｐは、クランプ容量１２２の容量値、Ｃｓｐはサンプリング容量１２３の容量値である。 Since both ends of the clamp capacitor 122 are held at the inverting amplifier reference voltage and the reset reference voltage, respectively, the voltage of the third signal output line is
Normal time: Reset reference voltage + Av × Ccp / (Ccp + Csp) × Vsig (Formula 3)
High luminance: Reset reference voltage + Av × Ccp / (Ccp + Csp) × (Vsig−Vb) (Formula 4)
It becomes. Here, Ccp is the capacitance value of the clamp capacitor 122, and Csp is the capacitance value of the sampling capacitor 123.

この通常時と高輝度時の差が、強い光を入射したときの黒つぶれ現象となって現れる。
図３に示したタイミングＥにおいて、バイパススイッチトランジスタ１３６はＯＦＦなので、バイパストランジスタ１３１は導通せず、判定容量初期化トランジスタ１３５がＯＮとなり、判定容量１３２をＶＤＤに初期化する。判定容量１３２の電圧は増幅器スイッチトランジスタ１３７によって遮断され、かつ、判定増幅器１３３の入力はＧＮＤに固定されるため、判定増幅器１３３はＶＤＤを出力する。判定増幅器１３３の出力はクリップスイッチトランジスタ１３８によって遮断され、かつ、クリップトランジスタ１３４のゲートはＧＮＤに固定されＯＦＦとなる。よって、このタイミングＥでは、高輝度判定回路１３０は、初期化動作を行うが、第３信号出力線１０４の電位に影響を与えない。 This difference between normal time and high brightness appears as a blackout phenomenon when strong light is incident.
At timing E shown in FIG. 3, since the bypass switch transistor 136 is OFF, the bypass transistor 131 is not turned on, the determination capacitor initialization transistor 135 is turned ON, and the determination capacitor 132 is initialized to VDD. Since the voltage of the decision capacitor 132 is cut off by the amplifier switch transistor 137 and the input of the decision amplifier 133 is fixed to GND, the decision amplifier 133 outputs VDD. The output of the decision amplifier 133 is cut off by the clip switch transistor 138, and the gate of the clip transistor 134 is fixed to GND and turned OFF. Therefore, at this timing E, the high luminance determination circuit 130 performs the initialization operation, but does not affect the potential of the third signal output line 104.

図３に示したタイミングＦにおいて、増幅器スイッチトランジスタ１３７がＯＮ（判定容量１３２の電位を判定増幅器１３３に伝達）し、かつ、判定増幅器１３３の入力をＧＮＤに固定しないので、判定容量１３２の初期電圧ＶＤＤが判定増幅器１３３に入力され、判定増幅器１３３は低電位（ここではＧＮＤ）を出力する。一方、クリップスイッチトランジスタ１３８は遮断されているため、クリップトランジスタ１３４のゲートは初期電圧ＧＮＤのままである。また、このタイミングＦでは、バイパススイッチトランジスタ１３６がＯＦＦであるため、高輝度判定の動作を行っていない。   At the timing F shown in FIG. 3, the amplifier switch transistor 137 is turned on (the potential of the determination capacitor 132 is transmitted to the determination amplifier 133), and the input of the determination amplifier 133 is not fixed to GND. VDD is input to the determination amplifier 133, and the determination amplifier 133 outputs a low potential (here, GND). On the other hand, since the clip switch transistor 138 is cut off, the gate of the clip transistor 134 remains at the initial voltage GND. Further, at this timing F, since the bypass switch transistor 136 is OFF, the high luminance determination operation is not performed.

なお、判定回路制御パルスＲＳ１とＲＳ２が同時にＶＤＤになると、判定容量初期化トランジスタ１３５と増幅器スイッチトランジスタ１３７が競合してしまい、以降の高輝度判定動作が困難となるので、上記の競合を防ぐため、判定回路制御パルスＲＳ１とＲＳ２の立ち上がりタイミングに時間差を設けている。   If the determination circuit control pulses RS1 and RS2 simultaneously become VDD, the determination capacitor initialization transistor 135 and the amplifier switch transistor 137 compete with each other, and subsequent high-intensity determination operation becomes difficult. A time difference is provided in the rising timing of the determination circuit control pulses RS1 and RS2.

図３に示したタイミングＧにおいて、バイパススイッチトランジスタ１３６がＯＮとなり、バイパストランジスタ１３１に第１信号出力線１０２の電位が印加される。   At the timing G shown in FIG. 3, the bypass switch transistor 136 is turned ON, and the potential of the first signal output line 102 is applied to the bypass transistor 131.

図６に示したように、通常時はバイパストランジスタ１３１が導通せず、判定容量１３２の電圧は初期電圧ＶＤＤのままであり、判定増幅器１３３の出力も低電位（ここではＧＮＤ）から変化せず、クリップトランジスタ１３４のゲートに低電位（ここではＧＮＤ）が印加されるため、クリップトランジスタ１３４は導通せず、第３信号出力線の電位に影響を与えない。   As shown in FIG. 6, normally, the bypass transistor 131 does not conduct, the voltage of the determination capacitor 132 remains at the initial voltage VDD, and the output of the determination amplifier 133 does not change from a low potential (here, GND). Since the low potential (GND in this case) is applied to the gate of the clip transistor 134, the clip transistor 134 does not conduct and does not affect the potential of the third signal output line.

一方、図７に示したように、高輝度時は、バイパストランジスタ１３１が導通し、判定容量１３２からバイパストランジスタ１３１及びバイパススイッチトランジスタ１３６を介して第１信号出力線１０２に電流が流れるために、判定容量１３２の電圧が初期電圧ＶＤＤから降下し、それに伴って判定増幅器１３３の出力が上昇し、クリップトランジスタ１３４が導通し、その結果、第３信号出力線１０４の電位は、クリップ電圧からクリップトランジスタ１３４の閾値電圧だけ差し引いた電位となる。この電位とリセット基準電圧との差が飽和出力時（受光素子１１１が光の入射によって最大量の電荷を発生した場合）の電圧以上となるように、クリップトランジスタ１３４のドレインに接続するクリップ電圧を設定すれば、高輝度を示す輝度情報として飽和出力以上の信号を出力することができる。   On the other hand, as shown in FIG. 7, when the luminance is high, the bypass transistor 131 becomes conductive, and current flows from the determination capacitor 132 to the first signal output line 102 via the bypass transistor 131 and the bypass switch transistor 136. The voltage of the determination capacitor 132 decreases from the initial voltage VDD, and accordingly, the output of the determination amplifier 133 increases, and the clip transistor 134 is turned on. As a result, the potential of the third signal output line 104 changes from the clip voltage to the clip transistor. The potential is obtained by subtracting the threshold voltage of 134. The clip voltage connected to the drain of the clip transistor 134 is set so that the difference between this potential and the reset reference voltage is equal to or higher than the voltage at the time of saturated output (when the light receiving element 111 generates the maximum amount of charge by the incidence of light). If set, a signal equal to or higher than the saturation output can be output as luminance information indicating high luminance.

このように、図３に示したタイミングＧでは、バイパススイッチトランジスタ１３６がＯＮし、通常時はバイパストランジスタ１３１が非導通なので、クリップトランジスタ１３４も非導通であるから第３信号出力線１０４の電位に影響を与えないが、高輝度時はバイパストランジスタ１３１が導通し、クリップトランジスタ１３４を導通させ、第３信号出力線に飽和出力時の電位以上の電位を出力することによって高輝度を示す輝度情報を出力する。   As described above, at the timing G shown in FIG. 3, the bypass switch transistor 136 is turned on, and the bypass transistor 131 is normally non-conductive, so that the clip transistor 134 is non-conductive, so that the potential of the third signal output line 104 is increased. Although there is no effect, luminance information indicating high luminance is obtained by turning on the bypass transistor 131 at high luminance, turning on the clip transistor 134, and outputting a potential equal to or higher than the potential at saturation output to the third signal output line. Output.

図３に示したタイミングＨでは、この撮像装置は、図３に示したタイミングＦと同じ動作を行っており、判定容量初期化トランジスタ１３５と増幅器スイッチトランジスタ１３７の競合が防止されている。   At the timing H shown in FIG. 3, the imaging apparatus performs the same operation as the timing F shown in FIG. 3, and contention between the determination capacitor initialization transistor 135 and the amplifier switch transistor 137 is prevented.

図３に示したタイミングＩでは、この撮像装置は、図３に示したタイミングＥと同じ動作を行っており、次に走査する行の高輝度判定を行うために判定容量１３２と判定増幅器１３３とクリップトランジスタ１３４の初期化を行っている。   At the timing I shown in FIG. 3, the imaging apparatus performs the same operation as that at the timing E shown in FIG. 3, and a determination capacitor 132, a determination amplifier 133, The clip transistor 134 is initialized.

このように、本実施の形態の撮像装置によれば、リード時における第１信号出力線１０２の電位が所定の電位（バイパストランジスタ１３１のゲート電位ＢＷＢＩＡＳとバイパストランジスタ１３１の閾値電圧等によって定まる電位）以下になった場合に、クリップトランジスタが第３信号出力線１０４に高輝度を示す電位を出力するので、サンプリングトランジスタ１２１とラインセレクトトランジスタ１１６の間に反転増幅器１２５を挿入した場合においても、強い光を入射したときに画像が黒つぶれするという問題点が確実に解決される。   As described above, according to the imaging apparatus of the present embodiment, the potential of the first signal output line 102 at the time of reading is a predetermined potential (a potential determined by the gate potential BWBIAS of the bypass transistor 131 and the threshold voltage of the bypass transistor 131). Since the clipping transistor outputs a potential indicating high luminance to the third signal output line 104 in the following case, even when the inverting amplifier 125 is inserted between the sampling transistor 121 and the line select transistor 116, strong light The problem that the image is blackened when the light is incident is surely solved.

つまり、本実施の形態の撮像装置では、第１信号出力線１０２と第３信号出力線１０４との間に、高輝度判定回路１３０と反転増幅器１２５とが並列に接続されているので、これら２つの回路（高輝度判定回路１３０と反転増幅器１２５）の併存が可能となり、黒つぶれ現象を防止することができるとともに、信号処理回路のサンプリングトランジスタとラインセレクトトランジスタとの間に反転型増幅器を挿入することが可能となる。   That is, in the imaging apparatus of the present embodiment, the high luminance determination circuit 130 and the inverting amplifier 125 are connected in parallel between the first signal output line 102 and the third signal output line 104. Two circuits (the high luminance determination circuit 130 and the inverting amplifier 125) can coexist, and the blackout phenomenon can be prevented, and an inverting amplifier is inserted between the sampling transistor and the line select transistor of the signal processing circuit. It becomes possible.

また、バイパストランジスタ１３１に供給するバイアス電圧ＢＷＢＩＡＳによって、バイパストランジスタ１３１の動特性を事後的及びその時々に定めることができるので、汎用性が高い。   Further, the bias voltage BWBIAS supplied to the bypass transistor 131 can determine the dynamic characteristics of the bypass transistor 131 at a later time and at any time, so that the versatility is high.

さらに、高輝度を示す輝度情報は、クリップ電圧の設定により自由に設定できるため、後段のアナログ回路の入力ダイナミックレンジに一致する電圧を出力させることもできる。これにより、アナログ回路の性能を効率よく活用することができる。   Furthermore, since the luminance information indicating high luminance can be freely set by setting the clip voltage, it is possible to output a voltage that matches the input dynamic range of the subsequent analog circuit. Thereby, the performance of the analog circuit can be utilized efficiently.

なお、本実施の形態では、サンプリングトランジスタ１２１とラインセレクトトランジスタ１１６の間に挿入する増幅器が反転型である場合の構成を示したが、この増幅器が非反転型であるか、又は、サンプリングトランジスタ１２１とラインセレクトトランジスタ１１６の間に増幅器を挿入しない場合は、高輝度判定回路１３０内の増幅器を非反転型増幅器とすることもできる。   In the present embodiment, the configuration in which the amplifier inserted between the sampling transistor 121 and the line select transistor 116 is an inverting type is shown. However, this amplifier is a non-inverting type or the sampling transistor 121. When no amplifier is inserted between the line select transistor 116 and the line select transistor 116, the amplifier in the high luminance determination circuit 130 can be a non-inverting amplifier.

次に、本実施の形態における撮像装置の回路配置について説明する。
図８は、図２に示された回路の配置を示す図である。ここでは、図２に示された回路要素のうち、主要な回路要素だけが示されている。本図に示されるように、撮像部１の列ごとに、８個の回路ブロック１５０ａ〜１５０ｈが撮像部１の列方向に並ぶように配置されている。回路ブロック１５０ａは負荷回路１００を含むブロックであり、回路ブロック１５０ｂはラインセレクトトランジスタ１１６を含むブロックであり、回路ブロック１５０ｃは高輝度判定回路１３０のうちクリップトランジスタ１３４を除く回路を含むブロックであり、回路ブロック１５０ｄは反転増幅器リセットトランジスタ１２６及び反転増幅器結合容量１２７を含むブロックであり、回路ブロック１５０ｅはサンプリングトランジスタ１２１を含むブロックであり、回路ブロック１５０ｆはクランプ容量１２２を含むブロックであり、回路ブロック１５０ｇはクリップトランジスタ１３４を含むブロックであり、回路ブロック１５０ｈはサンプリング容量１２３とクランプトランジスタ１２４を含むブロックである。 Next, a circuit arrangement of the imaging device in the present embodiment will be described.
FIG. 8 is a diagram showing an arrangement of the circuit shown in FIG. Here, only the main circuit elements are shown among the circuit elements shown in FIG. As shown in this figure, eight circuit blocks 150 a to 150 h are arranged in the column direction of the imaging unit 1 for each column of the imaging unit 1. The circuit block 150a is a block including the load circuit 100, the circuit block 150b is a block including the line select transistor 116, and the circuit block 150c is a block including a circuit excluding the clip transistor 134 in the high luminance determination circuit 130. The circuit block 150d is a block including the inverting amplifier reset transistor 126 and the inverting amplifier coupling capacitor 127, the circuit block 150e is a block including the sampling transistor 121, the circuit block 150f is a block including the clamp capacitor 122, and the circuit block 150g. Is a block including a clip transistor 134, and a circuit block 150 h is a block including a sampling capacitor 123 and a clamp transistor 124.

各回路ブロック１５０ａ〜１５０ｈの横幅は、撮像部１における単位セルの横幅と同一（例えば、約３μｍ）である。各回路ブロック１５０ａ〜１５０ｈの縦幅は各回路ブロックの回路要素によって異なるが、クランプ容量１２２を含む回路ブロック１５０ｆ及びサンプリング容量１２３を含む回路ブロック１５０ａ〜１５０ｈは、各容量を形成するために、極めて大きい縦幅を有する。８個の回路ブロック１５０ａ〜１５０ｈ全体の縦幅は、例えば、約１ｍｍである。   The horizontal width of each of the circuit blocks 150a to 150h is the same as the horizontal width of the unit cell in the imaging unit 1 (for example, about 3 μm). Although the vertical width of each circuit block 150a to 150h varies depending on the circuit elements of each circuit block, the circuit block 150f including the clamp capacitor 122 and the circuit blocks 150a to 150h including the sampling capacitor 123 are extremely difficult to form each capacitor. Has a large vertical width. The vertical width of the entire eight circuit blocks 150a to 150h is, for example, about 1 mm.

この回路配置における特徴は、高輝度判定回路１３０における出力段のクリップトランジスタ１３４を除く前段回路（つまり、回路ブロック１５０ｃ）を画素回路１１０（つまり、回路ブロック１５０ｂ）に隣接して配置し、高輝度判定回路１３０における出力段のクリップトランジスタ１３４（つまり、回路ブロック１５０ｇ）を第３信号出力線１０４に隣接して配置したことである。より詳細には、高輝度判定回路１３０のクリップスイッチトランジスタ１３８とクリップトランジスタ１３４のゲートとを接続する第５信号出力線１０６（図８における太い黒線）を引き伸ばし、この第５信号出力線１０６が３つの回路ブロック１５０ｄ〜１５０ｆを通過するように配線されている。つまり、クリップトランジスタ１３４は、第３信号出力線１０４との距離が回路ブロック１５０ｃとの距離よりも短くなるように、配置されている。さらに、回路ブロック１５０ｇ（クリップトランジスタ１３４）と回路ブロック１５０ｈ（クランプトランジスタ１２４及びサンプリング容量１２３）とを隣接して配置し、これによって、第３信号出力線１０４の配線長を短くしている。このような回路配置の意義について、このような配線上の工夫をしていない図９に示される通常の回路配置と比較しながら説明する。   A feature of this circuit arrangement is that the pre-stage circuit (that is, the circuit block 150c) excluding the output stage clip transistor 134 in the high-luminance determination circuit 130 is arranged adjacent to the pixel circuit 110 (that is, the circuit block 150b), and the That is, the output stage clip transistor 134 (that is, the circuit block 150 g) in the determination circuit 130 is disposed adjacent to the third signal output line 104. More specifically, the fifth signal output line 106 (thick black line in FIG. 8) connecting the clip switch transistor 138 of the high luminance determination circuit 130 and the gate of the clip transistor 134 is stretched. It is wired so as to pass through the three circuit blocks 150d to 150f. That is, the clip transistor 134 is arranged such that the distance from the third signal output line 104 is shorter than the distance from the circuit block 150c. Further, the circuit block 150g (the clip transistor 134) and the circuit block 150h (the clamp transistor 124 and the sampling capacitor 123) are disposed adjacent to each other, thereby shortening the wiring length of the third signal output line 104. The significance of such a circuit arrangement will be described in comparison with the normal circuit arrangement shown in FIG.

図９に示される通常の回路配置では、高輝度判定回路１３０は分離されることなく、全ての回路要素が１つの回路ブロック１６０ｃに配置されている。したがって、高輝度判定回路１３０の出力信号、つまり、クリップトランジスタ１３４の出力信号は、図９における太い黒線で示されるように、３つの回路ブロック１５０ｄ〜１５０ｆを跨ぐように配線された第３信号出力線１０４に出力されている。このように引き伸ばされた第３信号出力線１０４は、第１信号出力線１０２、第２信号出力線１０３及び第４信号出力線１０５との間の寄生カップリング容量により、各信号出力線からの影響（信号の変化時に発生するノイズの影響）を受ける。この第３信号出力線１０４は、信号処理部５における最終の信号を出力する信号線であり、この第３信号出力線１０４に重畳したノイズは、画像におけるノイズとしてそのまま出力されてしまう。   In the normal circuit arrangement shown in FIG. 9, all the circuit elements are arranged in one circuit block 160 c without separating the high luminance determination circuit 130. Therefore, the output signal of the high luminance determination circuit 130, that is, the output signal of the clip transistor 134 is the third signal wired so as to straddle the three circuit blocks 150d to 150f as shown by the thick black lines in FIG. It is output to the output line 104. The third signal output line 104 stretched in this way has a parasitic coupling capacitance between the first signal output line 102, the second signal output line 103, and the fourth signal output line 105. Affected (influence of noise generated when the signal changes). The third signal output line 104 is a signal line that outputs the final signal in the signal processing unit 5, and the noise superimposed on the third signal output line 104 is output as it is as noise in the image.

ところが、図８に示される本実施の形態における回路配置によれば、高輝度判定回路１３０において長く引き伸ばされる第５信号出力線１０６は、クリップスイッチトランジスタ１３８とクリップトランジスタ１３４とを接続する制御信号（ロジック信号）線であり、その振幅（ＶＤＤ／ＧＮＤ）のマージンが大きいことから、第１信号出力線１０２、第２信号出力線１０３及び第４信号出力線１０５との間の寄生カップリング容量による各信号出力線からの影響を受けない。   However, according to the circuit arrangement in the present embodiment shown in FIG. 8, the fifth signal output line 106 extended for a long time in the high-intensity determination circuit 130 is connected to the control signal for connecting the clip switch transistor 138 and the clip transistor 134 ( Logic signal) line, and its amplitude (VDD / GND) margin is large, so that it depends on the parasitic coupling capacitance between the first signal output line 102, the second signal output line 103, and the fourth signal output line 105. Not affected by each signal output line.

また、逆方向である第５信号出力線１０６から第１信号出力線１０２、第２信号出力線１０３及び第４信号出力線１０５への影響については、同様の寄生カップリング容量による影響を与え得るが、第５信号出力線１０６に信号が出力されるのは、高輝度時であり、この時には、高輝度判定回路１３０のクリップトランジスタ１３４がＯＮし、最終の信号出力線である第３信号出力線１０４に高輝度を示す輝度情報が出力される（第３信号出力線１０４の信号が高輝度を示す輝度情報に置き換えられる）ので、第５信号出力線１０６から他の信号出力線への影響を無視することができる。つまり、第５信号出力線１０６の電圧は、通常時においては、変化しないために他の信号線に影響を与えないし、高輝度時においては、その変化によって他の信号線に影響を与え得るが、第３信号出力線１０４の出力が高輝度を示す輝度情報に置き換えられるために、最終的な出力画像に影響を与えない。   In addition, the influence on the first signal output line 102, the second signal output line 103, and the fourth signal output line 105 from the fifth signal output line 106 in the reverse direction can be influenced by the same parasitic coupling capacitance. However, the signal is output to the fifth signal output line 106 when the luminance is high. At this time, the clip transistor 134 of the high luminance determination circuit 130 is turned on, and the third signal output which is the final signal output line is output. Since luminance information indicating high luminance is output to the line 104 (the signal of the third signal output line 104 is replaced with luminance information indicating high luminance), the influence from the fifth signal output line 106 to other signal output lines Can be ignored. In other words, the voltage of the fifth signal output line 106 does not change during normal time and thus does not affect other signal lines. In high luminance, the voltage may change and affect other signal lines. Since the output of the third signal output line 104 is replaced with luminance information indicating high luminance, the final output image is not affected.

このように、本実施の形態における回路配置によって、高輝度判定回路１３０への入力信号を伝達する第１信号出力線１０２及び信号処理回路１２０の出力信号を伝達する第３信号出力線１０４のいずれについても配線長が長くなってしまうことが抑制され、これによって、信号線間の寄生カップリング容量によるノイズの影響が回避され、品質の高い画像が得られる。   As described above, any of the first signal output line 102 that transmits the input signal to the high luminance determination circuit 130 and the third signal output line 104 that transmits the output signal of the signal processing circuit 120 depends on the circuit arrangement in this embodiment. Also, the length of the wiring is suppressed from becoming long, and thereby, the influence of noise due to the parasitic coupling capacitance between the signal lines is avoided, and a high-quality image is obtained.

以上、本発明に係る撮像装置について、実施の形態に基づいて説明したが、本発明は、この実施の形態に限定されるものではない。本発明の主旨を逸脱しない限り、本実施の形態に対して当業者が思いつく範囲内の変更を施した各種変形例も本発明に含まれる。   While the imaging apparatus according to the present invention has been described based on the embodiment, the present invention is not limited to this embodiment. Unless it deviates from the main point of this invention, the various modifications which gave the change within the range which those skilled in the art can consider with respect to this Embodiment are also contained in this invention.

本発明に係る撮像装置は、撮像機器のイメージセンサとして、特に、強い光を入射したときの画像の黒つぶれを解消し、画質の向上が図れるので、家庭用ビデオカメラやデジタルスチルカメラなどの種々の撮像機器のイメージセンサとして有用である。   The image pickup apparatus according to the present invention can be used as an image sensor of an image pickup device, in particular, to eliminate black crushing of an image when strong light is incident and improve image quality. Therefore, various image pickup devices such as home video cameras and digital still cameras can be used. It is useful as an image sensor for an imaging apparatus.

本発明の実施の形態における撮像装置の全体構成を示す図である。1 is a diagram illustrating an overall configuration of an imaging apparatus according to an embodiment of the present invention. 撮像装置の回路図である。It is a circuit diagram of an imaging device. 撮像装置における各制御パルスのタイミングを示す図である。It is a figure which shows the timing of each control pulse in an imaging device. 図３におけるタイミングＡ〜Ｄでの、通常時のポテンシャルを示す図である。FIG. 4 is a diagram showing a normal potential at timings A to D in FIG. 3. 図３におけるタイミングＡ〜Ｄでの、高輝度時のポテンシャルを示す図である。It is a figure which shows the potential at the time of high-intensity in the timing AD in FIG. 図３におけるタイミングＧでの、通常時のポテンシャルを示す図である。FIG. 4 is a diagram illustrating a normal potential at a timing G in FIG. 3. 図３におけるタイミングＧでの、高輝度時のポテンシャルを示す図である。It is a figure which shows the potential at the time of the high brightness | luminance at the timing G in FIG. 図２に示された回路の配置図である。FIG. 3 is a layout diagram of the circuit shown in FIG. 2. 図８に示された回路配置図の意義を説明するための他の回路配置図である。FIG. 9 is another circuit layout diagram for explaining the significance of the circuit layout diagram shown in FIG. 8.

符号の説明Explanation of symbols

１ 撮像部
２ 負荷回路
３ 行選択エンコーダ
４ 列選択エンコーダ
５ 信号処理部
６ 出力回路
１００ 負荷回路
１０１ 負荷用トランジスタ
１０２ 第１信号出力線
１０３ 第２信号出力線
１０４ 第３信号出力線
１０５ 第４信号出力線
１０６ 第５信号出力線
１１０ 画素回路
１１１ 受光素子
１１２ コンデンサ
１１３ リセットトランジスタ
１１４ リードトランジスタ
１１５ 増幅用トランジスタ
１１６ ラインセレクトトランジスタ
１１７ 電荷検出部
１２０ 信号処理回路
１２１ サンプリングトランジスタ
１２２ クランプ容量
１２３ サンプリング容量
１２４ クランプトランジスタ
１２５ 反転増幅器
１２６ 反転増幅器リセットトランジスタ
１２７ 反転増幅器結合容量
１３０ 高輝度判定回路
１３１ バイパストランジスタ
１３２ 判定容量
１３３ 判定増幅器
１３４ クリップトランジスタ
１３５ 判定容量初期化トランジスタ
１３６ バイパススイッチトランジスタ
１３７ 増幅器スイッチトランジスタ
１３８ クリップスイッチトランジスタ
１５０ａ〜１５０ｈ 回路ブロック DESCRIPTION OF SYMBOLS 1 Image pick-up part 2 Load circuit 3 Row selection encoder 4 Column selection encoder 5 Signal processing part 6 Output circuit 100 Load circuit 101 Load transistor 102 1st signal output line 103 2nd signal output line 104 3rd signal output line 105 4th signal Output line 106 5th signal output line 110 Pixel circuit 111 Light receiving element 112 Capacitor 113 Reset transistor 114 Read transistor 115 Amplifying transistor 116 Line select transistor 117 Charge detection unit 120 Signal processing circuit 121 Sampling transistor 122 Clamp capacitance 123 Sampling capacitance 124 Clamp transistor 125 Inverting Amplifier 126 Inverting Amplifier Reset Transistor 127 Inverting Amplifier Coupling Capacitor 130 High Brightness Determination Circuit 131 Bypass Transistor 132 Size Capacity 133 determines amplifier 134 clipping transistor 135 determined capacitance initialization transistor 136 bypass switch transistor 137 amplifier switching transistor 138 clips switching transistor 150a~150h circuit block

Claims (15)

受光量に応じた輝度情報を出力する撮像装置であって、
初期化時の光電変換部の出力電圧に対応するリセット電圧と受光量に応じた光電変換部の出力電圧に対応するリード電圧とを出力する単位セルが１次元又は２次元状に複数個配列されている撮像手段と、
前記リセット電圧と前記リード電圧との差分を示す輝度情報を信号出力線から出力する信号出力手段と、
前記リード電圧が所定の範囲の電圧であるか否かを判定することによって前記撮像手段への入射光が高輝度であるか否かを判定する判定部と、前記判定部によって前記入射光が高輝度であると判定された場合に、前記入射光が高輝度であることを示す輝度情報を前記信号出力線に出力する判定出力部とを有する高輝度判定手段と
を備えることを特徴とする撮像装置。 An imaging device that outputs luminance information according to the amount of received light,
A plurality of unit cells that output a reset voltage corresponding to the output voltage of the photoelectric conversion unit at the time of initialization and a read voltage corresponding to the output voltage of the photoelectric conversion unit corresponding to the amount of received light are arranged in one or two dimensions. Imaging means,
Signal output means for outputting luminance information indicating a difference between the reset voltage and the read voltage from a signal output line;
A determination unit that determines whether or not the incident light to the imaging unit has high luminance by determining whether or not the lead voltage is a voltage within a predetermined range; and the determination unit determines whether the incident light is high A high-brightness determination unit that includes a determination output unit that outputs luminance information indicating that the incident light has high luminance to the signal output line when it is determined that the incident light has high luminance. apparatus. 前記判定部は、
前記リード電圧が所定の範囲であれば非導通、所定の範囲でなければ導通するバイパストランジスタと、
前記バイパストランジスタによって放電される電荷を予め保持しておく判定容量と、
前記判定容量の電圧を増幅する判定増幅回路とを有し、
前記判定出力部は、
前記判定増幅回路の出力が所定の範囲であれば非導通、所定の範囲でなければ導通するクリップトランジスタを有する
ことを特徴とする請求項１記載の撮像装置。 The determination unit
A bypass transistor that is non-conductive if the read voltage is within a predetermined range, and that is conductive if the read voltage is not within the predetermined range;
A determination capacitor for preliminarily holding charges discharged by the bypass transistor;
A determination amplifier circuit that amplifies the voltage of the determination capacitor;
The determination output unit
The imaging apparatus according to claim 1, further comprising a clip transistor that is non-conductive when the output of the determination amplifier circuit is within a predetermined range, and that is conductive when the output is not within the predetermined range. 前記バイパストランジスタ及び前記クリップトランジスタは、ＮＭＯＳトランジスタである
ことを特徴とする請求項２記載の撮像装置。 The imaging device according to claim 2, wherein the bypass transistor and the clip transistor are NMOS transistors. 前記バイパストランジスタは、前記リード電圧が当該バイパストランジスタのポテンシャルを示す電位よりも高い場合に非導通、前記リード電圧が当該バイパストランジスタのポテンシャルを示す電位以下の場合に導通する
ことを特徴とする請求項２記載の撮像装置。 The bypass transistor is non-conductive when the read voltage is higher than a potential indicating the potential of the bypass transistor, and is conductive when the read voltage is equal to or lower than a potential indicating the potential of the bypass transistor. 2. The imaging device according to 2. 前記バイパストランジスタのゲートには、一定の電圧が供給される
ことを特徴とする請求項２に載の撮像装置。 The imaging apparatus according to claim 2, wherein a constant voltage is supplied to a gate of the bypass transistor. 前記クリップトランジスタのドレインには、前記信号出力手段からの輝度情報が出力される垂直信号線におけるリセット電圧との差が飽和出力信号以上となるような一定の電圧が供給される
ことを特徴とする請求項２記載の撮像装置。 A constant voltage is supplied to a drain of the clip transistor so that a difference from a reset voltage in a vertical signal line from which luminance information is output from the signal output means is equal to or higher than a saturated output signal. The imaging device according to claim 2. 前記判定部はさらに、
前記判定容量を充電することによって初期化する初期化手段と、
前記判定容量の電圧を前記判定増幅回路に伝達、又は、前記判定増幅回路の入力を一定電位に固定して前記判定増幅回路での消費電流を抑制する増幅器スイッチ手段と、
前記判定増幅回路の出力を前記クリップトランジスタに伝達、又は、前記クリップトランジスタを非導通にするクリップスイッチ手段と
を有することを特徴とする請求項２記載の撮像装置。 The determination unit further includes:
Initialization means for initializing by charging the determination capacity;
An amplifier switch that transmits the voltage of the determination capacitor to the determination amplifier circuit, or suppresses current consumption in the determination amplifier circuit by fixing an input of the determination amplifier circuit to a constant potential;
The imaging apparatus according to claim 2, further comprising: clip switch means that transmits an output of the determination amplification circuit to the clip transistor or makes the clip transistor non-conductive. 前記初期化手段、前記増幅器スイッチ手段及び前記クリップスイッチ手段は、トランジスタである
ことを特徴とする請求項７記載の撮像装置。 The imaging apparatus according to claim 7, wherein the initialization unit, the amplifier switch unit, and the clip switch unit are transistors. 前記判定部は、少なくとも１つ以上のパルスによって駆動される
ことを特徴とする請求項２記載の撮像装置。 The imaging device according to claim 2, wherein the determination unit is driven by at least one pulse. 前記判定部は、前記単位セルに隣接して配置され、
前記判定出力部は、前記信号出力線に隣接して配置されている
ことを特徴とする請求項１記載の撮像装置。 The determination unit is disposed adjacent to the unit cell,
The imaging apparatus according to claim 1, wherein the determination output unit is disposed adjacent to the signal output line. 前記判定出力部は、前記信号出力線との距離が前記判定部との距離よりも短くなるように、配置されている
ことを特徴とする請求項１記載の撮像装置。 The imaging apparatus according to claim 1, wherein the determination output unit is arranged such that a distance from the signal output line is shorter than a distance from the determination unit. 前記信号出力手段は、
前記リセット電圧及び前記リード電圧を増幅する信号増幅回路と、
前記リセット電圧及び前記リード電圧に含まれるノイズをキャンセルするノイズキャンセル回路とを有し、
前記信号増幅回路及び前記ノイズキャンセル回路は、前記判定部と前記判定出力部との間に位置するように、配置されている
ことを特徴とする請求項１記載の撮像装置。 The signal output means includes
A signal amplification circuit for amplifying the reset voltage and the read voltage;
A noise cancellation circuit for canceling noise included in the reset voltage and the read voltage;
The imaging apparatus according to claim 1, wherein the signal amplification circuit and the noise cancellation circuit are arranged so as to be positioned between the determination unit and the determination output unit. 前記判定出力部は、ＮＭＯＳトランジスタで構成され、
前記判定出力部を構成するＮＭＯＳトランジスタのゲートには、前記判定部による判定結果を示す信号を伝達する制御信号線が接続され、
前記制御信号線は、前記信号増幅回路及び前記ノイズキャンセル回路を含む回路ブロックを通過するように配線されている
ことを特徴とする請求項１２記載の撮像装置。 The determination output unit includes an NMOS transistor,
A control signal line for transmitting a signal indicating a determination result by the determination unit is connected to a gate of the NMOS transistor constituting the determination output unit,
The imaging apparatus according to claim 12, wherein the control signal line is wired so as to pass through a circuit block including the signal amplification circuit and the noise cancellation circuit. 前記判定出力部は、前記信号出力線に接続されたクリップトランジスタで構成され、
前記信号出力線には、クランプ電圧を供給するクランプトランジスタと、前記差分を示す輝度情報を保持するサンプリング容量とが接続され、
前記クリップトランジスタ、前記クランプトランジスタ及び前記サンプリング容量は、隣接して配置されている
ことを特徴とする請求項１記載の撮像装置。 The determination output unit includes a clip transistor connected to the signal output line,
A clamp transistor that supplies a clamp voltage and a sampling capacitor that holds luminance information indicating the difference are connected to the signal output line,
The imaging apparatus according to claim 1, wherein the clip transistor, the clamp transistor, and the sampling capacitor are arranged adjacent to each other. 撮像装置への入射光が高輝度である場合に生じ得る画像の黒つぶれ現象を抑制する撮像方法であって、
前記入射光が高輝度であるか否かを判定し、
前記入射光が光輝度であると判定された場合に、光電変換部を有する撮像部から出力されるリセット電圧とリード電圧との差を示す輝度情報が出力される信号出力線に、前記差を示す輝度情報に代えて、前記入射光が高輝度であることを示す輝度情報を前記信号出力線に出力する
ことを特徴とする撮像方法。 An imaging method that suppresses a blackout phenomenon that may occur when light incident on an imaging device has high brightness,
Determining whether the incident light is high brightness,
When it is determined that the incident light has light luminance, the difference is applied to a signal output line from which luminance information indicating a difference between a reset voltage output from an imaging unit having a photoelectric conversion unit and a read voltage is output. Instead of the luminance information to be displayed, luminance information indicating that the incident light has high luminance is output to the signal output line.

Images