JP2006237477A - 半導体装置の製造方法、電気光学装置及び電子機器 - Google Patents

半導体装置の製造方法、電気光学装置及び電子機器 Download PDF

Info

Publication number
JP2006237477A
JP2006237477A JP2005053054A JP2005053054A JP2006237477A JP 2006237477 A JP2006237477 A JP 2006237477A JP 2005053054 A JP2005053054 A JP 2005053054A JP 2005053054 A JP2005053054 A JP 2005053054A JP 2006237477 A JP2006237477 A JP 2006237477A
Authority
JP
Japan
Prior art keywords
insulating film
mask
film
interlayer insulating
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005053054A
Other languages
English (en)
Inventor
Etsuko Shiotani
悦子 塩谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005053054A priority Critical patent/JP2006237477A/ja
Publication of JP2006237477A publication Critical patent/JP2006237477A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】 所望の高さの隔壁を容易に形成することができる隔壁形成技術等を提供する。
【解決手段】 第1層間絶縁膜140の上に形成されるパターニング用のレジスト膜150を厚く形成することにより、パターニング用のマスクとして利用するだけでなく、隔壁としても利用する。まず、有機材料からなるレジスト材をインクジェット装置などを用いて第1層間絶縁膜140の上に全面塗布する。次に、レジスト膜150(レジストマスク)を利用して第1層間絶縁膜140をエッチングする。この第1層間絶縁膜140をパターニング用のマスクとして利用するだけでなく、インクジェット法を用いてゲート電極160を形成するための隔壁として利用する。
【選択図】 図2

Description

本発明は、半導体装置の製造方法、電気光学装置及び電子機器に関する。
近年、同一基板に特性の異なる薄膜を塗布により所定のパターンで形成して機能素子を得ようとする技術が開発されている。その有力な方法として、インクジェット装置などを用いて同一基板上に異なる薄膜パターンを形成し、薄膜トランジスタ(TFT)などの機能素子を形成する技術が提案されている。しかしながら、インクジェット装置などを利用して液体材料を基板上に塗布し、乾燥などして薄膜パターンを形成する場合には、塗布した液体材料が隣接する画素に流出してしまう等の問題が生じていた。
かかる問題を解消するべく、各薄膜領域を仕切るための凸状の仕切部材(以下、隔壁)を基板上に設け、該仕切部材で囲まれた領域に異なる薄膜を形成するための液体材料を充填(塗布)する方法が採られている(例えば特許文献1参照)。
特開2003−318131号公報
ところで、上記隔壁で囲まれる領域には、成膜時の体積収縮を考慮し、収縮前の体積を基準として略2倍以上の体積の液体材料(液体金属材料など)が充填されることもある。かかる場合には、液体材料が漏れないように隔壁の高さを高く設計する必要があるが、隔壁としてSOG(Spin On Glass)、ポリシラザン、低誘電率材料(Low-K材料)などの液体絶縁材料を用いた場合には、乾燥時の体積収縮によりクラック等が入りやすく、厚膜化が難しいという問題があった。
本発明は以上説明した事情を鑑みてなされたものであり、所望の高さの隔壁を容易に形成することができる隔壁形成技術を提供することを目的とする。
上記目的を達成するため、本発明に係る半導体装置の製造方法は、基板上に半導体膜、ゲート絶縁膜を順次形成する工程と、前記ゲート絶縁膜の上に層間絶縁膜を形成する工程と、前記層間絶縁膜の上にゲート電極パターニング用のマスクを形成する工程と、前記マスクを用いて前記層間絶縁膜をエッチングする工程と、前記マスク及び前記層間絶縁膜を隔壁として利用し、エッチングされた領域にゲート電極形成用の液体材料を塗布する工程と、前記液体材料の焼成後に前記マスクを剥離し、ゲート電極を形成する工程とを含むことを特徴とする。
かかる構成によれば、ゲート電極パターニング用のマスクをマスクとして利用するだけでなく、隔壁としても利用する。これにより、層間絶縁膜を厚膜化することなく、かつ、新たな工程を追加することなしに、所望の高さを有する隔壁を形成することができる。
ここで、上記製造方法にあっては、前記マスクの膜厚は、前記層間絶縁膜の膜厚以上に設定され、前記マスクは、有機材料によって形成される態様が好ましい。上述したように、層間絶縁膜を膜厚化することは困難であるが、前記マスクを有機材料によって形成することで容易に厚膜化することができる。
また、上記製造方法にあっては、前記ゲート電極を形成する工程では、前記液体材料の仮焼成後に前記マスクを剥離し、その後に本焼成することでゲート電極を形成する態様が好ましい。
ここで、例えば上記マスクの耐熱性が低い場合には、高い温度で一気に焼成すると周りの部材に悪影響を及ぼす可能性がある。かかる問題を未然に防止するため、液体材料を仮焼成した後にマスクを剥離し、その後に本焼成するようにしても良い。
また、上記製造方法にあっては、前記マスクは有機材料によって形成する態様が好ましい。このように、有機材料によってマスクを形成することで容易に厚膜化することができる。
また、上記製造方法にあっては、前記有機材料にはシリコン系化合物あるいはフッ素系化合物の少なくともいずれか一方が含まれる態様が好ましい。シリコン系化合物あるいはフッ素系化合物の少なくともいずれか一方が含まれる有機材料を用いることで、撥液性のマスクを形成することが可能となる。
また、上記製造方法によって製造した半導体装置を電気光学装置や電子機器に適用しても良い。ここで、電気光学装置とは、例えば、液晶素子、電気泳動粒子が分散した分散媒体を有する電気泳動素子、EL素子等を備えた装置であって、上記半導体装置を駆動回路等に適用した装置をいう。また、電子機器とは、本発明に係る半導体装置を備えた一定の機能を奏する機器一般をいい、例えば電気光学装置やメモリを備えて構成される。その構成に特に限定は無いが、例えばICカード、携帯電話、ビデオカメラ、パーソナルコンピュータ、ヘッドマウントディスプレイ、リア型またはフロント型のプロジェクター、さらに表示機能付きファックス装置、デジタルカメラのファインダ、携帯型TV、DSP装置、PDA、電子手帳、電光掲示板、宣伝広告用ディスプレイ等が含まれる。
以下、本発明に係る実施形態について図面を参照しながら説明する。
A.第1実施形態
図1及び図2は、第1実施形態に係るコプレーナ型のTFTの製造プロセスを示す工程図である。
まず、ガラス基板などの基板110に対して必要に応じてTEOS(テトラエトキシラン)や酸素ガスなどを原料としてプラズマCVD法により厚さ約200〜500nmのシリコン酸化膜からなる下地絶縁膜を形成する。次に、基板110の温度を約350℃に設定し、下地絶縁膜の表面にCVD法などを用いて厚さ約30〜70nmのアモルファスシリコン膜を形成し、これをレーザアニール法や、急速加熱法(例えば、ランプアニール法やフラッシュアニール法)などを用いて結晶化し、パターニングすることにより、島状の半導体膜120を形成する。さらに、CVD法などを用いて半導体膜120を覆うゲート絶縁膜130を形成する(図1(a)参照)。なお、半導体膜120やゲート絶縁膜130の形成に際しては、インクジェット法やスピンコート法などの塗布法を利用しても良い。
次に、ポリシラザンを有機溶媒(例えば20%キシレン溶液)で溶解した液体絶縁材料をスピンコート法などの塗布法を用いて基板110に塗布する。その後、これを乾燥・焼成などして膜厚0.4μm程度の第1層間絶縁膜140を形成する。前述したように、液体絶縁材料を用いて絶縁膜を形成する場合には、乾燥時の体積収縮によりクラック等が入ってしまうため、厚膜化が難しい。従って、ゲート電極を形成するための隔壁(後述)として第1層間絶縁膜140のみを利用した場合には、第1層間絶縁膜140の膜厚が薄いために所望の膜厚のゲート電極を形成することができない。
そこで、本実施形態では、第1層間絶縁膜140の上に形成されるゲート電極パターニング用のレジスト膜150を厚く形成することにより、パターニング用のマスクとして利用するだけでなく、隔壁としても利用する。
詳述すると、まず、有機材料からなるレジスト材をインクジェット装置などを用いて第1層間絶縁膜140の上に全面塗布する(図1(c)参照)。次に、ゲート電極160の形成位置(以下、電極位置)にあわせてレジスト材を露光・現像し、これにより得られるレジスト膜150(マスク)を利用して第1層間絶縁膜140をエッチングする(図1(d)参照)。ここで、レジスト材は液体金属材料に対して撥液性を示す材料が好ましく、シリコン系化合物あるいはフッ素系化合物の少なくとも一方を包含する態様が好ましい。具体的には、側鎖にアルキル基を有するシロキサン化合物、パーフルオロアルキル基を有するモノマー或いはポリマー等を単独、または適宜混合して用いることができる。さらに、レジスト膜150の膜厚は、ゲート電極160の狙い膜厚に応じて適宜設定すれば良く、例えば狙い膜厚が0.4μm程度である場合には、レジスト膜150の膜厚を0.4μm程度に設定する。なお、レジスト膜150は最終的には剥離するので、0.4μm以上の膜厚に設定しても良い。
次に、インクジェット装置を利用してゲート電極160を形成するための液体金属材料を電極位置170に吐出する(図2(a)参照)。このとき、ゲート電極160の狙い膜厚が0.4μm程度であれば、乾燥に伴う収縮を考慮して0.8μm程度の高さになるまで液体金属材料を吐出する。なお、液体金属材料としては、例えば粒径が10nm程度の銀粒子を含有するペーストをトルエンで希釈し、これを粘度約10cPに調製した溶液を用いることができる。
液体金属材料を吐出すると、該液体金属材料をオーブンにて250℃、1時間程度焼成する(図2(b)参照)。これにより、膜厚が0.8μm程度から0.4μm程度まで収縮されたゲート電極160が形成される。なお、オーブンを用いる代わりにレーザを用いても良い。
ゲート電極160を形成すると、ウェット処理などを施すことにより、不要となったレジスト膜150を剥離する(図2(c)参照)。その後、ゲート電極160をマスクとしてリンなどの不純物イオンを導入する。これにより、不純物濃度の高いソース・ドレイン領域120s、120dが半導体膜120に形成されるとともに、不純物の導入されていないチャネル領域120cが半導体膜120に形成される(図2(d)参照)。
その後、第1層間絶縁膜140、ゲート電極160を覆うように第2の層間絶縁膜170を形成し、フォトリソグラフィ法等によってパターニングして所定のソース電極位置、ドレイン電極位置にコンタクトホールCHを形成する。なお、第2の層間絶縁膜170は、第1の層間絶縁膜140と同様、塗布法によって形成しても良いが、他の方法(CVD法など)によって形成しても良い。その後、第2層間絶縁膜170の上にアルミニウム膜、クロム膜、タンタル膜などの導電膜(例えば、厚さ200nm〜800nm)を形成し、ソース電極及びドレイン電極の位置にあわせてパターニングを行うことにより、ソース電極180s、ドレイン電極180dを形成し、コプレーナ型のTFTを完成させる(図2(e)参照)。なお、ソース、ドレイン電極もゲート電極と同様に、インクジェットなどの塗布法で作成しても良い。
以上説明したように、本実施形態によれば、第1層間絶縁膜の上に形成されるパターニング用のレジスト膜を、パターニング用のマスクとして利用するだけでなく、隔壁としても利用する。これにより、第1層間絶縁膜を厚膜化することなく、かつ、新たな工程を追加することなしに、所望の高さを有する隔壁を形成することができる。
<変形例1>
上述した本実施形態では、焼成終了後にレジスト膜150を剥離したが(図2(c)参照)、レジスト膜150の耐熱性が低い場合には、高い温度で焼成することにより、周りの部材に悪影響を及ぼす可能性がある。よって、このような場合には、レジスト膜150の耐熱性がある温度範囲で仮焼成してからレジスト膜150を剥離し(図3(a)、図3(b)参照)、その後に高い温度で本焼成すれば良い(図3(c)参照)。
<変形例2>
また、上述した本実施形態では、コプレーナ型のTFTの製造プロセスを例に説明したが、これに限る趣旨ではなく、順スタガ型・逆スタガ型のTFTにも適用可能であり、この場合チャネル層にアモルファスシリコンを用いても良い。
<変形例3>
また、上述した本実施形態では、層間絶縁膜を形成する材料としてポリシラザンを有機溶媒(例えば20%キシレン溶液)で溶解した液体絶縁材料を例示したが、感光性のポリシラザンを用いることが望ましい。かかる材料を用いることで、同じSiO2で形成されるゲート絶縁膜130にダメージを与えることなく、パターニングを行うことができる。
B.第2実施形態
図4は、第2実施形態に係る電気光学装置の一種である有機EL装置10の接続図を示す。
各画素領域に形成された画素回路は、電界発光効果により発光可能な発光層OELD、それを駆動するための制御回路を構成するTFT11〜14を備えて構成される。一方、駆動回路領域に形成された各駆動回路15、16は、上記方法によって製造された複数のTFT(図示略)を備えて構成されている。駆動回路15からは、走査線Vsel及び発光制御線Vgpが対応する各画素回路に供給され、駆動回路16からは、データ線Idataおよび電源線Vddが対応する各画素回路に供給されている。走査線Vselとデータ線Idataとを制御することにより、対応する各発光部OELDによる発光が制御可能になっている。なお、上記駆動回路は、発光要素に電界発光素子を使用する場合の回路の一例であり、他の回路構成も可能である。
C.第3実施形態
図5は、第3実施形態に係る電子機器を例示した図である。
図5(a)は、本発明の製造方法によって製造されるTFT等が搭載された携帯電話であり、当該携帯電話330は、電気光学装置(表示パネル)300、アンテナ部331、音声出力部332、音声入力部333及び操作部334を備えている。本発明は、例えば表示パネル300における画素回路及び駆動回路を構成するTFTの製造に適用される。図5(b)は、本発明の製造方法によって製造されるビデオカメラであり、当該ビデオカメラ340は、電気光学装置(表示パネル)300、受像部341、操作部342及び音声入力部343を備えている。本発明は、例えば表示パネル300における画素回路及び駆動回路を構成するTFTの製造に適用される。
図5(c)は、本発明の製造方法によって製造されるTFT等が搭載された携帯型パーソナルコンピュータの例であり、当該コンピュータ350は、電気光学装置(表示パネル)300、カメラ部351及び操作部352を備えている。本発明は、例えば表示パネル300における画素回路及び駆動回路を構成するTFTの製造に適用される。
図5(d)は、本発明の製造方法によって製造されるTFT等が搭載されたヘッドマウントディスプレイの例であり、当該ヘッドマウントディスプレイ360は、電気光学装置(表示パネル)300、バンド部361及び光学系収納部362を備えている。本発明は、例えば表示パネル300における画素回路及び駆動回路を構成するTFTの製造に適用される。図5(e)は、本発明の製造方法によって製造されるTFT等が搭載されたリア型プロジェクターの例であり、当該プロジェクター370は、電気光学装置(光変調器)300、光源372、合成光学系373、ミラー374、375を筐体371内に備えている。本発明は、例えば光変調器300における画素回路及び駆動回路を構成するTFTの製造に適用される。図5(f)は本発明の製造方法によって製造されるTFT等が搭載されたフロント型プロジェクターの例であり、当該プロジェクター380は、電気光学装置(画像表示源)300及び光学系381を筐体382内に備え、画像をスクリーン383に表示可能になっている。本発明は、例えば画像表示源300における画素回路及び駆動回路を構成するTFTの製造に適用される。
上記例に限らず本発明は、あらゆる電子機器の製造等に適用可能である。例えば、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型TV、DSP装置、PDA、電子手帳、電光掲示盤、宣伝公告用ディスプレイ、ICカードなどにも適用することができる。なお、本発明は上述した各実施形態に限定されることなく、本発明の要旨の範囲内で種々に変形、変更実施が可能である。例えば、上述した各実施形態では、回路素子の一例としてTFT(薄膜トランジスタ)を例示したが、他の回路素子に適用しても良いのはもちろんである。
第1実施形態に係るTFTの製造プロセスを示す図である。 同実施形態に係るTFTの製造プロセスを示す図である。 同実施形態に係る第1変形例の焼成工程を示す図である。 第2実施形態に係る電気光学装置の構成を例示した図である。 第3実施形態に係る各電子機器を例示した図である。
符号の説明
110・・・基板、120・・・半導体膜、120s・・・ソース領域、120d・・・ドレイン領域、120c・・・チャネル領域、130・・・ゲート絶縁膜、140・・・第1層間絶縁膜、150・・・レジスト膜、160・・・ゲート電極、170・・・第2層間絶縁膜、180s・・・ソース電極、180d・・・ドレイン電極。

Claims (8)

  1. 基板上に半導体膜、ゲート絶縁膜を順次形成する工程と、
    前記ゲート絶縁膜の上に層間絶縁膜を形成する工程と、
    前記層間絶縁膜の上にゲート電極パターニング用のマスクを形成する工程と、
    前記マスクを用いて前記層間絶縁膜をエッチングする工程と、
    前記マスク及び前記層間絶縁膜を隔壁として利用し、エッチングされた領域にゲート電極形成用の液体材料を塗布する工程と、
    前記液体材料の焼成後に前記マスクを剥離し、ゲート電極を形成する工程と
    を含むことを特徴とする半導体装置の製造方法。
  2. 前記ゲート電極を形成する工程では、前記液体材料の仮焼成後に前記マスクを剥離し、その後に本焼成することでゲート電極を形成することを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記マスクの膜厚は、前記層間絶縁膜の膜厚以上に設定されていることを特徴とする請求項1または2に記載の半導体装置の製造方法。
  4. 前記マスクは、有機材料によって形成されることを特徴とする請求項1〜3のいずれか1の請求項に記載の半導体装置の製造方法。
  5. 前記有機材料には、シリコン系化合物あるいはフッ素系化合物の少なくともいずれか一方が含まれることを特徴とする請求項4に記載の半導体装置の製造方法。
  6. 前記層間絶縁膜は、感光性のポリシラザンを含む液体材料によって形成されることを特徴とする請求項1〜5のいずれか1の請求項に記載の半導体装置の製造方法。
  7. 請求項1〜6のいずれか1の請求項に記載の方法によって製造された半導体装置を備えることを特徴とする電気光学装置。
  8. 請求項1〜6のいずれか1の請求項に記載の方法によって製造された半導体装置を備えることを特徴とする電子機器。
JP2005053054A 2005-02-28 2005-02-28 半導体装置の製造方法、電気光学装置及び電子機器 Pending JP2006237477A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005053054A JP2006237477A (ja) 2005-02-28 2005-02-28 半導体装置の製造方法、電気光学装置及び電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005053054A JP2006237477A (ja) 2005-02-28 2005-02-28 半導体装置の製造方法、電気光学装置及び電子機器

Publications (1)

Publication Number Publication Date
JP2006237477A true JP2006237477A (ja) 2006-09-07

Family

ID=37044761

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005053054A Pending JP2006237477A (ja) 2005-02-28 2005-02-28 半導体装置の製造方法、電気光学装置及び電子機器

Country Status (1)

Country Link
JP (1) JP2006237477A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008258480A (ja) * 2007-04-06 2008-10-23 Konica Minolta Holdings Inc 薄膜トランジスタの製造方法、画素アレイの製造方法
US8017940B2 (en) 2007-05-25 2011-09-13 Panasonic Corporation Organic transistor, method of forming organic transistor and organic EL display with organic transistor
US8450739B2 (en) 2010-01-07 2013-05-28 Seiko Epson Corporation Electrooptical device substrate and method for manufacturing the same, electrooptical device, and electronic apparatus

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008258480A (ja) * 2007-04-06 2008-10-23 Konica Minolta Holdings Inc 薄膜トランジスタの製造方法、画素アレイの製造方法
US8017940B2 (en) 2007-05-25 2011-09-13 Panasonic Corporation Organic transistor, method of forming organic transistor and organic EL display with organic transistor
US8450739B2 (en) 2010-01-07 2013-05-28 Seiko Epson Corporation Electrooptical device substrate and method for manufacturing the same, electrooptical device, and electronic apparatus

Similar Documents

Publication Publication Date Title
JP6677785B2 (ja) ビデオカメラ
JP4969041B2 (ja) 表示装置の作製方法
JP5396165B2 (ja) 薄膜トランジスタの作製方法及び表示装置の作製方法
KR100821604B1 (ko) 배선 기판, 전기 광학 장치, 전자 기기, 배선 기판의 제조방법, 전기 광학 장치의 제조 방법, 및 전자 기기의 제조방법
JP2009239276A (ja) 薄膜トランジスタ及びその作製方法、並びに表示装置及びその作製方法
JP2009246348A (ja) 薄膜トランジスタ及びその作製方法、並びに表示装置及びその作製方法
US20080032431A1 (en) Method for fabricating a system for displaying images
JP4682645B2 (ja) 半導体装置の製造方法及び電子機器
JP2006005109A (ja) 半導体装置の作製方法
JP2005286320A (ja) パターン形成方法、薄膜トランジスタ、表示装置及びそれらの作製方法、並びにテレビジョン装置
JP2006237477A (ja) 半導体装置の製造方法、電気光学装置及び電子機器
TWI386886B (zh) 影像顯示系統
JP2006140335A (ja) 相補型トランジスタ回路、電気光学装置、電子デバイス、及び相補型トランジスタの製造方法
JP5201791B2 (ja) 表示装置及び電子機器
JP4877868B2 (ja) 表示装置の作製方法
JP4513963B2 (ja) 電気光学装置の製造方法及び電子機器
JP5505733B2 (ja) 半導体装置の製造方法
JP2007012672A (ja) 半導体装置、半導体装置の製造方法、電気光学装置及び電子機器
JP2005285843A (ja) 薄膜トランジスタ、表示装置及びそれらの作製方法、並びにテレビジョン装置
JP2006140336A (ja) 薄膜半導体装置の製造方法
JP5142455B2 (ja) 発光装置およびそれを用いた電子機器
JP2006086437A (ja) ゲート絶縁膜の形成方法、半導体装置、電気光学装置及び電子デバイス
JP4915047B2 (ja) 半導体装置の製造方法
JP2006100757A (ja) 半導体装置、半導体装置の製造方法、電気光学装置及び電子デバイス
JP2008305602A (ja) 有機エレクトロルミネッセンス装置の製造方法