JP2006236392A - Voltage generation system, voltage generation circuit, voltage regulator and portable terminal using them - Google Patents
Voltage generation system, voltage generation circuit, voltage regulator and portable terminal using them Download PDFInfo
- Publication number
- JP2006236392A JP2006236392A JP2006153937A JP2006153937A JP2006236392A JP 2006236392 A JP2006236392 A JP 2006236392A JP 2006153937 A JP2006153937 A JP 2006153937A JP 2006153937 A JP2006153937 A JP 2006153937A JP 2006236392 A JP2006236392 A JP 2006236392A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- transistor
- constant
- output terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
Description
本発明は、定電圧を出力するＩＣ化された電圧発生回路、ボルテージレギュレータ、及びそれらを用いた携帯端末機器に関する。 The present invention relates to an integrated voltage generation circuit that outputs a constant voltage, a voltage regulator, and a portable terminal device using them.
従来から、負荷回路への基準電圧となる定電圧を出力する電圧発生回路や、所定値に調整された電圧を出力するボルテージレギュレータが、例えば携帯端末機器の電源などに広く使用されている。 Conventionally, a voltage generation circuit that outputs a constant voltage as a reference voltage to a load circuit and a voltage regulator that outputs a voltage adjusted to a predetermined value have been widely used, for example, as a power source for portable terminal devices.
従来の、例えば半導体メモリの内部降圧に用いる基準電圧を発生する基準電圧発生回路の一般的な構成例を図１１に示す。図１１で、基準電圧発生回路１１０は、誤差増幅器１、Ｐ型の出力トランジスタＱ１、抵抗Ｒ１から構成されており、基準電圧発生源である内部基準電圧回路８から内部基準電圧Ｖｒｅｆを電圧指令値として受けるとともに、容量Ｃを含む負荷回路９に出力電圧Ｖｏｕｔを出力する。
FIG. 11 shows an example of a general configuration of a conventional reference voltage generation circuit that generates a reference voltage used for, for example, an internal step-down of a semiconductor memory. In FIG. 11, the reference
この出力トランジスタＱ１のゲートは誤差増幅器１の出力に接続され、ソースは電源端子へ、ドレインは抵抗Ｒ１を介してグランドに接地されると共に、誤差増幅器１の非反転入力端子へ接続され、一方、出力端子として負荷回路９に接続される。また、誤差増幅器１の反転入力端子へは内部基準電圧回路８より内部基準電圧Ｖｒｅｆが入力される。
The gate of the output transistor Q1 is connected to the output of the error amplifier 1, the source is connected to the power supply terminal, the drain is grounded to the ground through the resistor R1, and the non-inverting input terminal of the error amplifier 1 is connected. It is connected to the
この構成において出力トランジスタＱ１のドレイン電圧Ｖｑ１ｄが誤差増幅器１によって内部基準電圧Ｖｒｅｆと比較され、ドレイン電圧Ｖｑ１ｄすなわち出力電圧Ｖｏｕｔの変動に従って出力トランジスタＱ１のゲート電位を上下させ、トランジスタＱ１のオン抵抗を制御する事で出力電圧Ｖｏｕｔを定電圧化するようにしている。即ち、Ｖｏｕｔ＝Ｖｒｅｆ。 In this configuration, the drain voltage Vq1d of the output transistor Q1 is compared with the internal reference voltage Vref by the error amplifier 1, and the gate potential of the output transistor Q1 is raised or lowered according to the fluctuation of the drain voltage Vq1d, that is, the output voltage Vout, thereby controlling the on-resistance of the transistor Q1. By doing so, the output voltage Vout is made constant. That is, Vout = Vref.
一方、対ノイズ特性を改善した基準電圧発生回路の構成を図１２に示す（特許文献１）。図１２では、２種類の内部基準電圧Ｖｒｅｆ１、Ｖｒｅｆ２を出力する内部基準電圧回路８’、基準電圧発生回路１２０、容量Ｃを含む負荷回路９からなり、基準電圧発生回路１２０は誤差増幅器１、２、駆動能力の異なるＰ型出力トランジスタＱ１、Ｑ２と抵抗Ｒ１から構成されている。内部基準電圧回路８’からは内部基準電圧Ｖｒｅｆ２（＝３．０Ｖ）とそれより少し低い内部基準電圧Ｖｒｅｆ１（＝２．７Ｖ）が出力され、夫々誤差増幅器１及び２の反転入力端子に入力される。出力トランジスタＱ１のゲートは誤差増幅器１の出力に、出力トランジスタＱ２のゲートは誤差増幅器２の出力に接続され、両トランジスタのソースは電源端子Ｖｄｄに、ドレインは抵抗Ｒ１を介してグランドＶｓｓに接地される。この時出力トランジスタＱ２の電流駆動能力は抵抗Ｒ１の電流の２倍程度に小さくされ、出力トランジスタＱ１の電流駆動能力は十分大きく設計されている。また、両トランジスタＱ１、Ｑ２の共通ドレインは、本基準電圧発生回路１２０の出力端子として負荷回路９が接続されると共に、誤差増幅器１及び２の非反転入力端子に接続される。
On the other hand, FIG. 12 shows a configuration of a reference voltage generation circuit with improved anti-noise characteristics (Patent Document 1). 12 includes an internal
この構成によると、出力電圧が２．７Ｖに達するまでは両出力トランジスタＱ１，Ｑ２を使って短時間に出力電圧を引き上げ、２．７Ｖに達すると出力トランジスタＱ１がオフして出力トランジスタＱ２のみで出力を３．０Ｖまで引き上げる様に働く。 According to this configuration, the output voltage is raised in a short time using both output transistors Q1 and Q2 until the output voltage reaches 2.7V, and when it reaches 2.7V, the output transistor Q1 is turned off and only the output transistor Q2 is used. It works to raise the output to 3.0V.
このように、電源立ち上げ時には駆動能力の大きなトランジスタを動作させて電流能力を確保し、定常的には出力電圧を引き下げる能力と同程度に駆動能力を抑えた出力トランジスタを用いて回路を動作させることにより、ノイズなどにより出力電圧が過剰に変動しないようにしている。 In this way, when the power is turned on, a transistor having a large driving capability is operated to ensure a current capability, and the circuit is operated using an output transistor whose driving capability is suppressed to the same level as the capability to lower the output voltage on a regular basis. This prevents the output voltage from fluctuating excessively due to noise or the like.
また、図１３に、所定の電圧を出力するボルテージレギュレータの構成例を示す（特許文献２）。図１３で、ボルテージレギュレータ１３０は、誤差増幅器１、２、Ｐ型トランジスタＱ１、Ｎ型トランジスタＱ２、抵抗Ｒ１、抵抗Ｒ２、抵抗Ｒ３から構成されている。
FIG. 13 shows a configuration example of a voltage regulator that outputs a predetermined voltage (Patent Document 2). In FIG. 13, the
トランジスタＱ１のゲートは誤差増幅器１の出力に接続され、そのソースは電源端子Ｖｄｄへ接続され、ドレインは抵抗Ｒ１、Ｒ２、Ｒ３を直列に介してグランドＶｓｓへ接続されると共に本ボルテージレギュレータ１３０の出力端子となる。また、誤差増幅器１の反転入力端子には内部基準電圧Ｖｒｅｆが入力され、非反転入力端子には抵抗Ｒ１と抵抗Ｒ２の接続点の分圧電位を入力させている。一方Ｎ型トランジスタＱ２のゲートは誤差増幅器２の出力に接続され、そのソースはグランドＶｓｓへ、ドレインは出力端子に接続されている。また、誤差増幅器２の反転入力端子には内部基準電圧Ｖｒｅｆが入力され、非反転入力端子には抵抗Ｒ２と抵抗Ｒ３の接続点の分圧電位を入力させている。
The gate of the transistor Q1 is connected to the output of the error amplifier 1, the source is connected to the power supply terminal Vdd, the drain is connected to the ground Vss through the resistors R1, R2, and R3 in series and the output of the
この構成によると、内部基準電圧Ｖｒｅｆと出力電圧Ｖｏｕｔの関係は、
Ｖｏｕｔ＝Ｖｒｅｆ＊（Ｒ１／（Ｒ２＋Ｒ３）＋１）
となり、出力電圧Ｖｏｕｔを定電圧化している。
According to this configuration, the relationship between the internal reference voltage Vref and the output voltage Vout is
Vout = Vref * (R1 / (R2 + R3) +1)
Thus, the output voltage Vout is made constant.
また、定常状態においては誤差増幅器２には抵抗Ｒ２による電圧降下分ＶＡ（略数十ｍＶ）だけ低い電圧が帰還されているため、Ｎ型トランジスタＱ２はカットオフ状態にある。ここで、出力端子が無負荷状態で高温になった場合、Ｐ型トランジスタＱ１のオフリーク電流が指数関数的に増加し出力電圧を上昇させる。この時、誤差増幅器２へ帰還される電圧がΔＶＡ上昇すると、誤差増幅器２の出力がハイゲインになりＮ型トランジスタＱ２をオンさせて出力電圧の上昇を抑制する。これにより、Ｐ型トランジスタＱ１のオフリーク電流による出力電圧の上昇を防止している。
図１１のような従来の基準電圧発生回路１１０では出力トランジスタＱ１のドレインとグランドＶｓｓ間に接続される抵抗Ｒ１に流れる電流は定常的な漏れ電流として全体の消費電流に影響を与えるため、携帯端末機器等のシステムにおいては抵抗Ｒ１は数ＭΩ〜数十ＭΩオーダーの値が選定されるのが一般的である。また、出力トランジスタＱ１の電流駆動能力は、基準電圧発生回路１１０の立ち上がり特性を向上することや、負荷回路９が必要とする電流供給能力の最大値で決定されるため、大きな駆動能力が得られるように設計され、システムによっては数十ｍＡ〜数百ｍＡのオーダーに達する。
In the conventional reference
この様に定常的な消費電流を抑えること、高い電流供給能力を維持すること、という二つの要求を満たすために高抵抗値の抵抗Ｒ１と駆動能力の高い出力トランジスタＱ１を組合せる方法が従来から採られてきている。一方、基準電圧発生回路１１０の出力電圧配線には配線容量が寄生し、また出力端子にはその性格上からノイズ成分除去のため負荷回路の一部として安定化容量Ｃが接続される事も多い。
Conventionally, a method of combining the high-resistance resistor R1 and the high-driving output transistor Q1 in order to satisfy the two requirements of suppressing the steady current consumption and maintaining the high current supply capability has been conventionally used. Has been taken. On the other hand, wiring capacitance is parasitic on the output voltage wiring of the reference
ここで、以上の様なシステムにおいて、抵抗Ｒ１と出力トランジスタＱ１の電流駆動能力に大きな差があることによって、出力端子に接続された容量Ｃにより過渡応答性が著しく悪化するという問題を生じる。 Here, in the system as described above, since there is a large difference in the current drive capability between the resistor R1 and the output transistor Q1, there arises a problem that the transient response is remarkably deteriorated by the capacitor C connected to the output terminal.
すなわち、電源Ｖｄｄに突発的なノイズが重畳されたり、内部基準電圧Ｖｒｅｆに正ノイズが発生したりすると、出力電圧Ｖｏｕｔが規定値より高くなる。また、負荷回路９の動作により出力電流が急激に減少する際に、ドレイン電圧Ｖｑ１ｄ-誤差増幅器１-出力トランジスタＱ１の制御ループの動作遅れによって出力電圧Ｖｏｕｔがオーバーシュートを起こす。この状態を図１４の一点鎖線で示している。この図１４のように、出力トランジスタＱ１の高い駆動能力により容量Ｃに電荷が充電され、一度このような電荷が充電されると、今度は電荷を放電するパスが高抵抗値の抵抗Ｒ１しか存在しないために、容量Ｃに充電された電荷により長時間にわたり出力電圧Ｖｏｕｔが高く維持されるという現象を生じる。また、この様な出力電圧を上昇させる外的要因が短い周期で加わると出力電圧Ｖｏｕｔが恒常的に上昇するという問題が生じる。
That is, if sudden noise is superimposed on the power supply Vdd or positive noise is generated on the internal reference voltage Vref, the output voltage Vout becomes higher than the specified value. Further, when the output current is rapidly decreased by the operation of the
これらの問題に対処すべく、図１２（特開平５−１１４２９１号公報）では、電流駆動能力の違う出力トランジスタＱ１，Ｑ２を二つ用意し、基準電圧Ｖｒｅｆ近くまでを両トランジスタで立ち上げ、定常的には高抵抗値の抵抗Ｒ１の２倍程度の駆動能力の低い出力トランジスタＱ２を使用することを提案している。しかし、この構成では、内部基準電圧Ｖｒｅｆにのみノイズが重畳し、且つ出力電流が微小で出力トランジスタＱ２の駆動能力範囲で動作している場合には有効に働くものの、出力電流が大きく変動する様なシステムには対応不可能である。 In order to cope with these problems, in FIG. 12 (Japanese Patent Laid-Open No. 5-114291), two output transistors Q1 and Q2 having different current driving capabilities are prepared, and both transistors are started up to near the reference voltage Vref. Specifically, it has been proposed to use an output transistor Q2 having a low driving capability that is about twice that of the high-resistance resistor R1. However, this configuration works effectively when noise is superimposed only on the internal reference voltage Vref and the output current is very small and operates within the drive capability range of the output transistor Q2. However, the output current varies greatly. It is not possible to cope with a complicated system.
すなわち、図１４に破線で示すように、出力電流が駆動能力の低い出力トランジスタＱ２の電流駆動能力を超えて変動する場合には出力電圧が設定した閾値幅まで変動する事を許容してしまい、駆動能力の高い出力トランジスタＱ１を導通させるから、負荷電流停止時の出力電圧のオーバーシュートが発生する。従って、変動量がこの範囲に達する状況においては出力電圧が上昇したまま長時間戻らないという既存の問題を回避できない。また、これを抑制するには結局、抵抗Ｒ１の電流駆動能力を増して漏れ電流の増大を容認する、或いは出力トランジスタの電流駆動能力を増やして電流を引いた時の出力電圧の降下が下側の閾値を越えない程度に設定する等の対策を採らざるを得ず、ノイズに対する効果も消滅してしまう。 That is, as shown by the broken line in FIG. 14, when the output current fluctuates beyond the current driving capability of the output transistor Q2 having a low driving capability, the output voltage is allowed to fluctuate to the set threshold width. Since the output transistor Q1 having high driving capability is made conductive, an overshoot of the output voltage when the load current is stopped occurs. Therefore, in a situation where the fluctuation amount reaches this range, the existing problem that the output voltage does not return for a long time while increasing cannot be avoided. In order to suppress this, after all, the current drive capability of the resistor R1 is increased to allow an increase in leakage current, or the current drive capability of the output transistor is increased to reduce the output voltage drop when the current is drawn. Therefore, it is necessary to take measures such as setting the threshold value so as not to exceed the threshold value, and the effect on noise is also lost.
また、従来から提案されている構成の基準電圧発生回路、ボルテージレギュレータにおいては、出力電流が微小な状態や無負荷状態で高温になった場合に、出力トランジスタのオフリーク電流の増加によって出力電圧が上昇するという問題があった。図１３（特許２９５３８８７号で提案された回路）では、このオフリーク電流の発生に伴いある閾値を越えて出力が上昇した場合に、出力トランジスタのドレイン、グランド間に抵抗と並列に設けた逆導電チャネルのトランジスタをオンさせる事により回避しているが、これでは抵抗による閾値幅までは出力電圧の上昇を許容するという問題が内在する。 In addition, in the reference voltage generation circuit and voltage regulator of the configuration proposed in the past, the output voltage increases due to an increase in the off-leakage current of the output transistor when the output current becomes high in a minute state or in a no-load state. There was a problem to do. In FIG. 13 (the circuit proposed in Japanese Patent No. 2953887), when the output rises beyond a certain threshold due to the occurrence of this off-leakage current, a reverse conductive channel provided in parallel with a resistor between the drain and ground of the output transistor This problem is avoided by turning on the transistor, but in this case, there is a problem that the rise of the output voltage is allowed up to the threshold width due to the resistance.
また、この図１３の回路では、付加的な効果として、出力電圧の過渡応答性については、閾値を越えた段階で出力電圧の上昇を制限する事が可能であるので出力電圧の上昇を伴う過渡変動において一定の効力を発揮する事が考えられるが、その効果は閾値幅の設定に大きく左右される。 In addition, in the circuit of FIG. 13, as an additional effect, with regard to the transient response of the output voltage, it is possible to limit the increase of the output voltage when the threshold value is exceeded. Although it may be possible to exert a certain effect in the fluctuation, the effect depends greatly on the setting of the threshold width.
そこで、本発明は、定常的な漏れ電流を犠牲にすることなく、大きな電流供給能力を要求されるシステムに適用可能で且つ出力電圧の高速な過渡応答性を有する電圧発生方式、電圧発生回路、ボルテージレギュレータ及びそれらを用いた携帯端末機器を提供することを目的とする。 Therefore, the present invention is applicable to a system that requires a large current supply capability without sacrificing steady leakage current, and has a voltage generation method, a voltage generation circuit, and a high-speed transient response of the output voltage. An object of the present invention is to provide a voltage regulator and a mobile terminal device using them.
また、本発明の他の目的は閾値の設定に影響されないオフリーク電流の影響による出力電圧の上昇を回避可能な電圧発生方式、電圧発生回路、ボルテージレギュレータ及びそれらを用いた携帯端末機器を提供することを目的とする。 Another object of the present invention is to provide a voltage generation method, a voltage generation circuit, a voltage regulator, and a mobile terminal device using them that can avoid an increase in output voltage due to the influence of off-leakage current that is not affected by the threshold setting. With the goal.
本発明の請求項１記載の電圧発生方式は、電源端子間に出力トランジスタと抵抗とを直列接続し、その接続点から負荷へ出力するとともに、その接続点の電圧またはこの電圧を分圧した電圧と内部基準電圧とを誤差増幅して前記出力トランジスタのゲート電圧を制御し、定電圧化された出力電圧を発生するようにした電圧発生方式において、
低入力抵抗で前記出力電圧の目標値と等しい定電圧を発生する低入力抵抗定電圧発生手段を設け、この低入力抵抗定電圧発生手段の電圧と前記出力電圧とに差が生じたときに、前記接続点と前記低入力抵抗定電圧発生手段出力とをスイッチにより接続することを特徴とする。
In the voltage generation method according to claim 1 of the present invention, an output transistor and a resistor are connected in series between power supply terminals and output from the connection point to a load, and the voltage at the connection point or a voltage obtained by dividing the voltage is provided. In the voltage generation system that controls the gate voltage of the output transistor by amplifying the error and the internal reference voltage, and generates a constant output voltage,
A low input resistance constant voltage generating means for generating a constant voltage equal to the target value of the output voltage at a low input resistance is provided, and when a difference occurs between the voltage of the low input resistance constant voltage generating means and the output voltage, The connection point and the low input resistance constant voltage generating means output are connected by a switch.
請求項１の電圧発生方式によれば、電源端子間に出力トランジスタと抵抗とを直列接続し、その接続点から負荷へ定電圧制御された出力電圧を発生する方式において、低入力抵抗で前記出力電圧の目標値と等しい定電圧を発生する低入力抵抗定電圧発生手段を設け、この低入力抵抗定電圧発生手段の電圧と前記出力電圧（または分圧した電圧）とに差が生じたときに、接続点と低入力抵抗定電圧発生手段とをスイッチにより接続する。これにより、立ち上がり特性が高速で駆動能力に優れ、且つ大きな容量接続時も負荷変動などによる過度特性が良好な基準電圧発生回路を実現できる。 According to the voltage generation system of claim 1, an output transistor and a resistor are connected in series between power supply terminals, and a constant voltage controlled output voltage is generated from the connection point to the load. When a low input resistance constant voltage generating means for generating a constant voltage equal to a target voltage value is provided, and a difference occurs between the voltage of the low input resistance constant voltage generating means and the output voltage (or the divided voltage) The connection point and the low input resistance constant voltage generating means are connected by a switch. As a result, it is possible to realize a reference voltage generation circuit that has a high rise characteristic, excellent driving capability, and excellent transient characteristics due to load fluctuations even when a large capacity is connected.
また、定常時には高抵抗によって漏れ電流を低減しているので消費電流の面でも有効に作用する。 Further, since the leakage current is reduced by a high resistance in a steady state, it works effectively in terms of current consumption.
本発明の請求項２記載の電圧発生回路は、第１電源端子Ｖｄｄと出力端子間に接続された出力トランジスタＱ１と、出力端子と第２電源端子Ｖｓｓ間に接続された第１抵抗Ｒ１と、内部基準電圧Ｖｒｅｆが反転入力に、出力端子電圧が非反転入力に入力され、出力が出力トランジスタＱ１のゲートに接続される第１誤差増幅器１と、低入力抵抗で内部基準電圧と等しい定電圧の定電位点を形成する低入力抵抗定電圧発生手段４と、出力端子と定電位点との間に接続され、出力端子電圧と定電位点電圧とに差が生じたときに、オンされるスイッチ手段と、を有することを特徴とする。 The voltage generation circuit according to claim 2 of the present invention includes an output transistor Q1 connected between the first power supply terminal Vdd and the output terminal, a first resistor R1 connected between the output terminal and the second power supply terminal Vss, A first error amplifier 1 in which the internal reference voltage Vref is input to the inverting input, the output terminal voltage is input to the non-inverting input, and the output is connected to the gate of the output transistor Q1, and a constant voltage equal to the internal reference voltage with a low input resistance. Low input resistance constant voltage generating means 4 for forming a constant potential point, and a switch connected between the output terminal and the constant potential point and turned on when a difference occurs between the output terminal voltage and the constant potential point voltage And means.
請求項２の電圧発生回路によれば、低入力抵抗定電圧発生手段４を設け、出力電圧が上昇した場合に、出力電位点を低入力抵抗定電圧発生手段に接続することにより、立ち上がり特性が高速で駆動能力に優れ、且つ大きな容量接続時も負荷変動などによる過度特性が良好な基準電圧発生回路を実現できる。 According to the voltage generating circuit of the second aspect, the low input resistance constant voltage generating means 4 is provided, and when the output voltage rises, by connecting the output potential point to the low input resistance constant voltage generating means, the rising characteristic is obtained. It is possible to realize a reference voltage generating circuit that has high speed, excellent driving capability, and good transient characteristics due to load fluctuations even when a large capacity is connected.
また、定常時には高抵抗によって漏れ電流を低減しているので消費電流の面でも有効に作用する。 Further, since the leakage current is reduced by a high resistance in a steady state, it works effectively in terms of current consumption.
また、出力変動の閾値を設ける必要がないため、設計が容易になるとともに、閾値の設定によって過度特性がトレードオフされる要因を含まない。 In addition, since it is not necessary to provide a threshold value for output fluctuation, design is facilitated, and a factor that causes excessive characteristics to be traded off by setting the threshold value is not included.
本発明の請求項３記載の電圧発生回路は、請求項２記載の電圧発生回路において、スイッチ手段が、出力端子電圧と定電位点電圧とが入力される比較器３と、この比較器の出力により駆動されるスイッチＳＷ１から構成されることを特徴とする。
The voltage generating circuit according to
請求項３の電圧発生回路によれば、請求項２の電圧発生回路により奏する効果のほか、スイッチ手段を比較器３とスイッチＳＷ１とで構成しているから、誤差増幅器などの極く小さなオフセットを比較器にて吸収して動作点を決めることができるので、より安定した制御動作が可能になる。
According to the voltage generating circuit of the third aspect, in addition to the effect produced by the voltage generating circuit of the second aspect, since the switch means is constituted by the
本発明の請求項４記載の電圧発生回路は、請求項３記載の電圧発生回路において、比較器の出力により駆動されるスイッチが、トランジスタスイッチＱ３であることを特徴とする。 A voltage generation circuit according to a fourth aspect of the present invention is the voltage generation circuit according to the third aspect, characterized in that the switch driven by the output of the comparator is a transistor switch Q3.
請求項４の電圧発生回路によれば、請求項３の電圧発生回路により奏する効果のほか、比較器出力によりトランジスタスイッチＱ３がオン・オフ制御され、そのオン抵抗は電圧降下上問題ない低抵抗であり、またその寄生ダイオードＤ３の働きにより、順方向電圧のオフセットを含むもののトランジスタスイッチＱ３のいずれの側で出力異常が発生しても収束させることが可能であり、且つこのスイッチを含めモノリシック化に有利である。 According to the voltage generation circuit of the fourth aspect, in addition to the effect produced by the voltage generation circuit of the third aspect, the transistor switch Q3 is controlled to be turned on / off by the output of the comparator, and the on-resistance is low with no problem in terms of voltage drop. In addition, the function of the parasitic diode D3 includes a forward voltage offset, but can be converged even if an output abnormality occurs on either side of the transistor switch Q3. It is advantageous.
本発明の請求項５記載の電圧発生回路は、請求項２記載の電圧発生回路において、スイッチ手段が、出力端子から定電位点に向けて導通するように設けられたダイオードＤ１であることを特徴とする。
The voltage generation circuit according to
請求項５の電圧発生回路によれば、請求項２の電圧発生回路により奏する効果のほか、スイッチ手段が、出力端子から定電位点に向けて導通するようにダイオードＤ１が設けられているから、ダイオードの順方向電圧分だけのオフセット分が残るけれども、スイッチ手段がダイオードのみで構成されるため、回路構成が簡単で、部品点数が少なくでき、またＩＣ化したときの必要面積を小さくすることができる。
According to the voltage generation circuit of
本発明の請求項６記載の電圧発生回路は、請求項２記載の電圧発生回路において、スイッチ手段が、逆並列接続されたダイオードＤ１，Ｄ２であることを特徴とする。 A voltage generation circuit according to a sixth aspect of the present invention is the voltage generation circuit according to the second aspect, characterized in that the switch means is diodes D1 and D2 connected in antiparallel.
請求項６の電圧発生回路によれば、請求項２の電圧発生回路により奏する効果のほか、スイッチ手段が、出力端子と定電位点との間に逆並列のダイオードが設けられているから、ダイオードの順方向電圧分だけのオフセット分が残るけれども、スイッチ手段がダイオードのみで構成されるため、回路構成が簡単で、部品点数が少なくでき、ＩＣ化したときの必要面積を小さくすることができる。また、スイッチ手段のいずれの側で出力異常が発生しても、しかるべく速やかに収束させることが可能である。 According to the voltage generation circuit of claim 6, in addition to the effect produced by the voltage generation circuit of claim 2, the switch means is provided with an antiparallel diode between the output terminal and the constant potential point. However, since the switch means is composed of only a diode, the circuit configuration is simple, the number of parts can be reduced, and the required area when integrated into an IC can be reduced. Further, even if an output abnormality occurs on either side of the switch means, it is possible to converge as quickly as possible.
本発明の請求項７記載の電圧発生回路は、第１電源端子Ｖｄｄと出力端子間に接続された出力トランジスタＱ１と、出力端子と第２電源端子Ｖｓｓ間に接続された第１抵抗Ｒ１と、内部基準電圧Ｖｒｅｆが反転入力に、出力端子電圧が非反転入力に入力され、出力が出力トランジスタのゲートに接続される第１誤差増幅器１と、充電可能な電池またはコンデンサを含み、低入力抵抗で内部基準電圧と等しい定電圧の定電位点を形成する低入力抵抗定電圧発生手段４と、出力端子と定電位点との間に接続され、出力端子電圧と定電位点電圧とに差が生じたときに、オンされるスイッチ手段と、を有することを特徴とする。 The voltage generation circuit according to claim 7 of the present invention includes an output transistor Q1 connected between the first power supply terminal Vdd and the output terminal, a first resistor R1 connected between the output terminal and the second power supply terminal Vss, The internal reference voltage Vref is input to the inverting input, the output terminal voltage is input to the non-inverting input, the output includes the first error amplifier 1 connected to the gate of the output transistor, and a rechargeable battery or capacitor. A low input resistance constant voltage generating means 4 that forms a constant potential point having a constant voltage equal to the internal reference voltage is connected between the output terminal and the constant potential point, and a difference occurs between the output terminal voltage and the constant potential point voltage. And a switch means that is turned on.
請求項７の電圧発生回路によれば、請求項２の電圧発生回路と同様の効果を奏するほか、さらに、低入力抵抗定電圧発生手段を充電可能な電池またはコンデンサで構成することにより、過剰電荷を吸収することができる。特に、充電可能な電池の場合には、電池が吸収した電荷により充電されるから、本来無駄に消費していた過剰電荷を電池のエネルギーとして再利用することができ、省エネルギー化を図ることができる。 According to the voltage generation circuit of the seventh aspect, in addition to the same effect as the voltage generation circuit of the second aspect, the low input resistance constant voltage generation means is constituted by a rechargeable battery or a capacitor, so Can be absorbed. In particular, in the case of a rechargeable battery, since the battery is charged by the absorbed charge, the excessive charge that was originally wasted can be reused as the energy of the battery, and energy saving can be achieved. .
本発明の請求項８記載の電圧発生回路は、請求項７記載の電圧発生回路において、スイッチ手段が、出力端子電圧と定電位点電圧とが入力される比較器３と、この比較器の出力により駆動されるスイッチＳＷ１から構成されることを特徴とする。
The voltage generation circuit according to
本発明の請求項９記載の電圧発生回路は、請求項８記載の電圧発生回路において、比較器の出力により駆動されるスイッチが、トランジスタスイッチＱ３であることを特徴とする。 According to a ninth aspect of the present invention, in the voltage generation circuit according to the eighth aspect, the switch driven by the output of the comparator is a transistor switch Q3.
本発明の請求項１０記載の電圧発生回路は、請求項７記載の電圧発生回路において、スイッチ手段が、出力端子から定電位点に向けて導通するように設けられたダイオードＤ１であることを特徴とする。 The voltage generation circuit according to claim 10 of the present invention is the voltage generation circuit according to claim 7, wherein the switch means is a diode D1 provided so as to conduct from the output terminal toward the constant potential point. And
本発明の請求項１１記載の電圧発生回路は、請求項７記載の電圧発生回路において、スイッチ手段が、逆並列接続されたダイオードＤ１，Ｄ２であることを特徴とする。 The voltage generation circuit according to an eleventh aspect of the present invention is the voltage generation circuit according to the seventh aspect, characterized in that the switch means is diodes D1 and D2 connected in antiparallel.
請求項８，９，１０，１１，の電圧発生回路によれば、請求項７の電圧発生回路と同様の効果を奏するほか、請求項３〜６に記載したと同様の効果を奏することができる。 According to the voltage generation circuit of the eighth, ninth, tenth, and eleventh aspects, in addition to the same effect as the voltage generation circuit of the seventh aspect, the same effect as described in the third to sixth aspects can be achieved. .
本発明の請求項１２記載のボルテージレギュレータは、第１電源端子Ｖｄｄと出力端子間に接続された出力トランジスタＱ１と、出力端子と第２電源端子Ｖｓｓ間に直列接続された第１抵抗Ｒ１１及び第２抵抗Ｒ１２と、内部基準電圧Ｖｒｅｆが反転入力に、第１抵抗及び第２抵抗の接続点電圧が非反転入力に入力され、出力が出力トランジスタのゲートに接続される第１誤差増幅器１と、低入力抵抗で出力電圧目標値と等しい定電圧の定電位点を形成する低入力抵抗定電圧発生手段と、出力端子と定電位点との間に接続され、出力端子電圧と定電位点電圧とに差が生じたときに、オンされるスイッチ手段と、を有することを特徴とする。 The voltage regulator according to claim 12 of the present invention includes an output transistor Q1 connected between the first power supply terminal Vdd and the output terminal, a first resistor R11 connected in series between the output terminal and the second power supply terminal Vss, and a second resistor. A second resistor R12, an internal reference voltage Vref as an inverting input, a node voltage between the first resistor and the second resistor as a non-inverting input, and an output connected to the gate of the output transistor; Low input resistance constant voltage generating means for forming a constant potential point of a constant voltage equal to the output voltage target value with a low input resistance, connected between the output terminal and the constant potential point, the output terminal voltage and the constant potential point voltage, Switch means that is turned on when there is a difference between the two.
本発明の請求項１３記載のボルテージレギュレータは、請求項１２記載のボルテージレギュレータにおいて、スイッチ手段が、出力端子電圧と定電位点電圧とが入力される比較器３と、この比較器の出力により駆動されるスイッチＳＷ１から構成されることを特徴とする。
According to a thirteenth aspect of the present invention, in the voltage regulator according to the twelfth aspect, the switch means is driven by the
本発明の請求項１４記載のボルテージレギュレータは、請求項１３記載のボルテージレギュレータにおいて、比較器の出力により駆動されるスイッチが、トランジスタスイッチＱ３であることを特徴とする。
The voltage regulator according to claim 14 of the present invention is the voltage regulator according to
本発明の請求項１５記載のボルテージレギュレータは、請求項１２記載のボルテージレギュレータにおいて、スイッチ手段が、出力端子から定電位点に向けて導通するように設けられたダイオードＤ１であることを特徴とする。 The voltage regulator according to claim 15 of the present invention is the voltage regulator according to claim 12, characterized in that the switch means is a diode D1 provided to conduct from the output terminal toward the constant potential point. .
本発明の請求項１６記載のボルテージレギュレータは、請求項１２記載のボルテージレギュレータにおいて、スイッチ手段が、逆並列接続されたダイオードＤ１，Ｄ２であることを特徴とする。 A voltage regulator according to a sixteenth aspect of the present invention is the voltage regulator according to the twelfth aspect, characterized in that the switch means is diodes D1 and D2 connected in antiparallel.
本発明の請求項１７記載のボルテージレギュレータは、第１電源端子Ｖｄｄと出力端子間に接続された出力トランジスタＱ１と、出力端子と第２電源端子Ｖｓｓ間に直列接続された第１抵抗Ｒ１１及び第２抵抗Ｒ１２と、内部基準電圧Ｖｒｅｆが反転入力に、第１抵抗及び第２抵抗の接続点電圧が非反転入力に入力され、出力が出力トランジスタのゲートに接続される第１誤差増幅器１と、充電可能な電池またはコンデンサを含み、低入力抵抗で内部基準電圧と等しい定電圧の定電位点を形成する低入力抵抗定電圧発生手段と、出力端子と定電位点との間に接続され、出力端子電圧と定電位点電圧とに差が生じたときに、オンされるスイッチ手段と、を有することを特徴とする。 The voltage regulator according to claim 17 of the present invention includes an output transistor Q1 connected between the first power supply terminal Vdd and the output terminal, a first resistor R11 connected in series between the output terminal and the second power supply terminal Vss, and a second resistor. A second resistor R12, an internal reference voltage Vref as an inverting input, a node voltage between the first resistor and the second resistor as a non-inverting input, and an output connected to the gate of the output transistor; A low input resistance constant voltage generating means that includes a rechargeable battery or capacitor and forms a constant voltage point of constant voltage equal to the internal reference voltage with a low input resistance, and connected between the output terminal and the constant potential point for output And switch means that is turned on when a difference occurs between the terminal voltage and the constant potential point voltage.
本発明の請求項１８記載のボルテージレギュレータは、請求項１７記載のボルテージレギュレータにおいて、スイッチ手段が、出力端子電圧と定電位点電圧とが入力される比較器３と、この比較器の出力により駆動されるスイッチＳＷ１から構成されることを特徴とする。
The voltage regulator according to an eighteenth aspect of the present invention is the voltage regulator according to the seventeenth aspect, wherein the switch means is driven by the
本発明の請求項１９記載のボルテージレギュレータは、請求項１８記載のボルテージレギュレータにおいて、比較器の出力により駆動されるスイッチが、トランジスタスイッチＱ３であることを特徴とする。 The voltage regulator according to claim 19 of the present invention is the voltage regulator according to claim 18, wherein the switch driven by the output of the comparator is a transistor switch Q3.
本発明の請求項２０記載のボルテージレギュレータは、請求項１７記載のボルテージレギュレータにおいて、スイッチ手段が、出力端子から定電位点に向けて導通するように設けられたダイオードＤ１であることを特徴とする。 The voltage regulator according to claim 20 of the present invention is the voltage regulator according to claim 17, characterized in that the switch means is a diode D1 provided so as to conduct from the output terminal toward the constant potential point. .
本発明の請求項２１記載のボルテージレギュレータは、請求項１７記載のボルテージレギュレータにおいて、スイッチ手段が、逆並列接続されたダイオードＤ１，Ｄ２であることを特徴とする。 A voltage regulator according to a twenty-first aspect of the present invention is the voltage regulator according to the seventeenth aspect, characterized in that the switch means is diodes D1 and D2 connected in antiparallel.
請求項１２〜２１のボルテージレギュレータによれば、定常的には出力トランジスタのドレイン電位は誤差増幅器によって内部基準電圧Ｖｒｅｆとの比較により２つの高抵抗値の抵抗による分圧比に応じた値に制御され、出力電圧が決定される。また、過渡現象における作用・効果は請求項２〜１１の電圧発生回路と同様なものである。このことから、請求項１２〜２１のボルテージレギュレータは、請求項２〜１１の基準電圧発生回路と同様な効果を奏することができる。 According to the voltage regulator of claims 12 to 21, the drain potential of the output transistor is steadily controlled by the error amplifier to a value corresponding to the voltage dividing ratio by the two high resistance resistors by comparison with the internal reference voltage Vref. The output voltage is determined. Further, the operation and effect in the transient phenomenon are the same as those of the voltage generation circuit according to claims 2 to 11. Therefore, the voltage regulator according to the twelfth to twenty-first aspects can provide the same effects as the reference voltage generating circuit according to the second to eleventh aspects.
本発明の請求項２２記載の携帯端末機器は、請求項２〜１１記載の電圧発生回路、または請求項１２〜２１記載のボルテージレギュレータを有することを特徴とする。 According to a twenty-second aspect of the present invention, there is provided a portable terminal device including the voltage generation circuit according to the second to eleventh aspects or the voltage regulator according to the twelfth to twenty-first aspects.
請求項２２の携帯端末機器は、内部の電源装置として、請求項２〜１１の電圧発生回路のいずれか、または請求項１２〜２１のボルテージレギュレータのいずれかを含んで構成されるから、立ち上がり特性が高速で駆動能力に優れ、負荷変動などによる過度特性が良好で、安定な電圧を発生でき、かつ消費電力の少ない電源を確保することができる。
The portable terminal device according to
請求項１の電圧発生方式によれば、電源端子間に出力トランジスタと抵抗とを直列接続し、その接続点から負荷へ定電圧制御された出力電圧を発生する方式において、低入力抵抗で前記出力電圧の目標値と等しい定電圧を発生する低入力抵抗定電圧発生手段を設け、この低入力抵抗定電圧発生手段の電圧と前記出力電圧（または分圧した電圧）とに差が生じたときに、接続点と低入力抵抗定電圧発生手段とをスイッチにより接続する。これにより、立ち上がり特性が高速で駆動能力に優れ、且つ大きな容量接続時も負荷変動などによる過度特性が良好な基準電圧発生回路を実現できる。 According to the voltage generation system of claim 1, an output transistor and a resistor are connected in series between power supply terminals, and a constant voltage controlled output voltage is generated from the connection point to the load. When a low input resistance constant voltage generating means for generating a constant voltage equal to a target voltage value is provided, and a difference occurs between the voltage of the low input resistance constant voltage generating means and the output voltage (or the divided voltage) The connection point and the low input resistance constant voltage generating means are connected by a switch. As a result, it is possible to realize a reference voltage generation circuit that has a high rise characteristic, excellent driving capability, and excellent transient characteristics due to load fluctuations even when a large capacity is connected.
また、定常時には高抵抗によって漏れ電流を低減しているので消費電流の面でも有効に作用する。 Further, since the leakage current is reduced by a high resistance in a steady state, it works effectively in terms of current consumption.
請求項２の電圧発生回路によれば、低入力抵抗定電圧発生手段を設け、出力電圧が上昇した場合に、出力電位点を低入力抵抗定電圧発生手段に接続することにより、立ち上がり特性が高速で駆動能力に優れ、且つ大きな容量接続時も負荷変動などによる過度特性が良好な基準電圧発生回路を実現できる。 According to the voltage generating circuit of the second aspect, the low input resistance constant voltage generating means is provided, and when the output voltage rises, the output potential point is connected to the low input resistance constant voltage generating means so that the rise characteristic is high speed. Thus, it is possible to realize a reference voltage generating circuit that has excellent driving capability and excellent transient characteristics due to load fluctuations even when a large capacity is connected.
また、定常時には高抵抗によって漏れ電流を低減しているので消費電流の面でも有効に作用する。 Further, since the leakage current is reduced by a high resistance in a steady state, it works effectively in terms of current consumption.
また、出力変動の閾値を設ける必要がないため、設計が容易になるとともに、閾値の設定によって過度特性がトレードオフされる要因を含まない。 In addition, since it is not necessary to provide a threshold value for output fluctuation, design is facilitated, and a factor that causes excessive characteristics to be traded off by setting the threshold value is not included.
請求項３の電圧発生回路によれば、請求項２の電圧発生回路により奏する効果のほか、スイッチ手段を比較器とスイッチとで構成しているから、誤差増幅器などの極く小さなオフセットを比較器にて吸収して動作点を決めることができるので、より安定した制御動作が可能になる。 According to the voltage generating circuit of the third aspect, in addition to the effect produced by the voltage generating circuit of the second aspect, since the switch means is composed of a comparator and a switch, a very small offset such as an error amplifier is provided in the comparator. Since the operating point can be determined by absorbing at, a more stable control operation becomes possible.
請求項４の電圧発生回路によれば、請求項３の電圧発生回路により奏する効果のほか、比較器出力によりトランジスタスイッチＱ３がオン・オフ制御され、そのオン抵抗は電圧降下上問題ない低抵抗であり、またその寄生ダイオードＤ３の働きにより順方向電圧のオフセットを含むもののトランジスタスイッチＱ３のいずれの側で出力異常が発生しても収束させることが可能であり、且つこのスイッチを含めモノリシック化に有利である。 According to the voltage generation circuit of the fourth aspect, in addition to the effect produced by the voltage generation circuit of the third aspect, the transistor switch Q3 is controlled to be turned on / off by the output of the comparator, and the on-resistance is low with no problem in terms of voltage drop. Although there is a forward voltage offset due to the action of the parasitic diode D3, it is possible to converge even if an output abnormality occurs on either side of the transistor switch Q3, and it is advantageous for monolithic including this switch. It is.
請求項５の電圧発生回路によれば、請求項２の電圧発生回路により奏する効果のほか、スイッチ手段が、出力端子から定電位点に向けて導通するようにダイオードが設けられているから、ダイオードの順方向電圧分だけのオフセット分が残るけれども、スイッチ手段がダイオードのみで構成されるため、回路構成が簡単で、部品点数が少なくでき、またＩＣ化したときの必要面積を小さくすることができる。
According to the voltage generating circuit of
請求項６の電圧発生回路によれば、請求項２の電圧発生回路により奏する効果のほか、スイッチ手段が、出力端子と定電位点との間に逆並列のダイオードが設けられているから、ダイオードの順方向電圧分だけのオフセット分が残るけれども、スイッチ手段がダイオードのみで構成されるため、回路構成が簡単で、部品点数が少なくでき、ＩＣ化したときの必要面積を小さくすることができる。また、スイッチ手段のいずれの側で出力異常が発生しても、速やかに吸収することができる。 According to the voltage generation circuit of claim 6, in addition to the effect produced by the voltage generation circuit of claim 2, the switch means is provided with an antiparallel diode between the output terminal and the constant potential point. However, since the switch means is composed of only a diode, the circuit configuration is simple, the number of parts can be reduced, and the required area when integrated into an IC can be reduced. Further, even if an output abnormality occurs on either side of the switch means, it can be quickly absorbed.
請求項７の電圧発生回路によれば、請求項２の電圧発生回路と同様の効果を奏するほか、さらに、低入力抵抗定電圧発生手段を充電可能な電池またはコンデンサで構成することにより、過剰電荷を吸収することができる。特に、充電可能な電池の場合には、電池が吸収した電荷により充電されるから、本来無駄に消費していた過剰電荷を電池のエネルギーとして再利用することができ、省エネルギー化を図ることができる。 According to the voltage generation circuit of the seventh aspect, in addition to the same effect as the voltage generation circuit of the second aspect, the low input resistance constant voltage generation means is constituted by a rechargeable battery or a capacitor, so Can be absorbed. In particular, in the case of a rechargeable battery, since the battery is charged by the absorbed charge, the excessive charge that was originally wasted can be reused as the energy of the battery, and energy saving can be achieved. .
請求項８，９，１０，１１，の電圧発生回路によれば、請求項７の電圧発生回路と同様の効果を奏するほか、請求項３〜６に記載したと同様の効果を奏することができる。 According to the voltage generation circuit of the eighth, ninth, tenth, and eleventh aspects, in addition to the same effect as the voltage generation circuit of the seventh aspect, the same effect as described in the third to sixth aspects can be achieved. .
請求項１２〜２１のボルテージレギュレータによれば、定常的には出力トランジスタのドレイン電位は誤差増幅器によって内部基準電圧Ｖｒｅｆとの比較により２つの高抵抗値の抵抗による分圧比に応じた値に制御され、出力電圧が決定される。また、過渡現象における作用・効果は請求項２〜１１の電圧発生回路と同様なものである。このことから、請求項１２〜２１のボルテージレギュレータは、請求項２〜１１の基準電圧発生回路と同様な効果を奏することができる。 According to the voltage regulator of claims 12 to 21, the drain potential of the output transistor is steadily controlled by the error amplifier to a value corresponding to the voltage dividing ratio by the two high resistance resistors by comparison with the internal reference voltage Vref. The output voltage is determined. Further, the operation and effect in the transient phenomenon are the same as those of the voltage generation circuit according to claims 2 to 11. Therefore, the voltage regulator according to the twelfth to twenty-first aspects can provide the same effects as the reference voltage generating circuit according to the second to eleventh aspects.
請求項２２の携帯端末機器は、内部の電源装置として、請求項２〜１１の電圧発生回路のいずれか、または請求項１２〜２１のボルテージレギュレータのいずれかを含んで構成されるから、立ち上がり特性が高速で駆動能力に優れ、負荷変動などによる過度特性が良好で、安定な電圧を発生でき、かつ消費電力の少ない電源を確保することができる。
The portable terminal device according to
本発明の実施例について、図を参照して説明する。 Embodiments of the present invention will be described with reference to the drawings.
図１は本発明の第１の実施例に係る電圧発生回路を基準電圧発生回路として示す図である。図１において、基準電圧発生回路１０は、基準電圧発生源である内部基準電圧回路８から内部基準電圧Ｖｒｅｆを電圧指令値として受けるとともに、容量Ｃを含む負荷回路９に出力電圧Ｖｏｕｔを出力する。内部基準電圧回路８は、電流容量は少ないが、正確な電圧を基準電圧として出力するもので、例えばＮチャンネルのデプレッション型ＭＯＳトランジスタを電源側に、Ｎチャンネルのエンハンスメント型ＭＯＳトランジスタをグランド側にして直列接続し、それぞれのゲートをその接続点に短絡したトランジスタ回路で構成できる。また、その他、電源とダイオードでも構成することが可能である。負荷回路９は、定電圧を必要とし、任意の時点で電力消費をするものであり、例えば半導体メモリなどが想定される。
FIG. 1 is a diagram showing a voltage generation circuit according to a first embodiment of the present invention as a reference voltage generation circuit. In FIG. 1, a reference voltage generation circuit 10 receives an internal reference voltage Vref as a voltage command value from an internal
基準電圧発生回路１０は、誤差増幅器１、低入力抵抗定電圧発生手段４、比較器３、Ｐ型の出力トランジスタＱ１、抵抗Ｒ１、スイッチＳＷ１から構成されている。
The reference voltage generating circuit 10 includes an error amplifier 1, a low input resistance constant voltage generating means 4, a
出力トランジスタＱ１は、基準電圧発生回路１０の立ち上がり特性を向上することや、負荷回路９が必要とする電流供給能力を補償するため、その電流駆動能力を大きく設定しており、また抵抗Ｒ１は定常的な漏れ電流を少なくして全体の消費電力を低減するために、例えば数ＭΩ〜数十ＭΩオーダーの高抵抗値が選定される。
The output transistor Q1 has a large current drive capability in order to improve the rising characteristics of the reference voltage generation circuit 10 and to compensate the current supply capability required by the
さて、出力トランジスタＱ１のゲートは誤差増幅器１の出力端子が接続され、そのソースは電源端子Ｖｄｄへ接続され、ドレインは抵抗Ｒ１を介してグランドＶｓｓに接地されると共に誤差増幅器１の非反転入力端子に接続されている。また、出力トランジスタＱ１のドレインにはこの基準電圧発生回路１０の出力端子として負荷回路９が接続される。誤差増幅回路１の反転入力端子には内部基準電圧回路８により内部基準電圧Ｖｒｅｆが入力される。
The output transistor Q1 has a gate connected to the output terminal of the error amplifier 1, a source connected to the power supply terminal Vdd, a drain connected to the ground Vss via the resistor R1, and a non-inverting input terminal of the error amplifier 1. It is connected to the. A
低入力抵抗定電圧発生手段４は、内部基準電圧回路８の内部基準電圧Ｖｒｅｆと同じ電圧Ｖｒｅｆを出力するものであり、且つその出力側から見た入力抵抗が低い値にされており、その出力端子は定電位点を形成する。
The low input resistance constant voltage generating means 4 outputs the same voltage Vref as the internal reference voltage Vref of the internal
この低入力抵抗定電圧発生手段４としては、所定電圧Ｖｒｅｆに充電されている、充電可能な電池またはコンデンサで構成することができる。この場合、その容量に応じたチャージ供給能力を持つとともに、電圧Ｖｒｅｆを出力し、この電圧Ｖｒｅｆより高い電圧が供給されたときにはその電圧を所定電圧Ｖｒｅｆに収束させるように動作する。 The low input resistance constant voltage generating means 4 can be constituted by a rechargeable battery or a capacitor charged to a predetermined voltage Vref. In this case, it has a charge supply capability according to the capacity, and outputs a voltage Vref. When a voltage higher than the voltage Vref is supplied, the voltage is converged to a predetermined voltage Vref.
比較器３は、例えば演算増幅器などで構成されており、低入力抵抗定電圧発生手段４の出力電圧Ｖｒｅｆと出力トランジスタＱ１のドレイン電圧Ｖｑ１ｄを２つの入力端子に受け、両入力電圧Ｖｒｅｆ、Ｖｑ１ｄを比較する。そして、両入力電圧Ｖｒｅｆ、Ｖｑ１ｄ間に差が生じたときに比較動作出力を発生し、スイッチＳＷ１に指令信号を出す。なお、比較器３の動作を単方向性、つまり出力トランジスタＱ１のドレイン電位Ｖｑ１ｄが低入力抵抗定電圧発生手段４の出力電圧Ｖｒｅｆより高いときだけ動作するようにしてもよく、この場合でも目的は概ね達成することができる。
The
この低入力抵抗定電圧発生手段４の出力とトランジスタＱ１のドレインがスイッチＳＷ１を介して接続される。出力トランジスタＱ１のドレイン電位Ｖｑ１ｄ、と低入力抵抗定電圧発生手段４の出力電圧Ｖｒｅｆを比較器３に入力し、両電位に差が生じればスイッチＳＷ１をオン状態に、電位差を生じなければオフ状態に制御する。
The output of the low input resistance constant voltage generating means 4 and the drain of the transistor Q1 are connected via the switch SW1. The drain potential Vq1d of the output transistor Q1 and the output voltage Vref of the low input resistance constant voltage generating means 4 are input to the
ところで、ＣＭＯＳモノリシックＩＣで演算増幅器を構成する場合に、その内部の差動増幅用トランジスタ等の特性に留意しつつ設計することにより、そのオフセット電圧の絶対ばらつきを低い値（例えば±１０ｍＶ未満）に抑えることは容易である。低入力抵抗定電圧発生手段（充電可能なバッテリー等）４の出力電圧を基準電圧Ｖｒｅｆに高精度に選択できれば、本発明の基準電圧発生回路１０における調整手段は比較器３に軽微なオフセット調整回路を加えるだけで十分である。即ち、誤差増幅器１の誤差、及び低入力抵抗低電圧発生手段２の誤差を含めて比較器３の誤差と見なせるから、このオフセット電圧を補正するだけで、かなり高精度な調整が可能である。
By the way, when an operational amplifier is configured by a CMOS monolithic IC, the absolute variation of the offset voltage is reduced to a low value (for example, less than ± 10 mV) by paying attention to the characteristics of the internal differential amplification transistor and the like. It is easy to suppress. If the output voltage of the low input resistance constant voltage generating means (such as a rechargeable battery) 4 can be selected as the reference voltage Vref with high accuracy, the adjusting means in the reference voltage generating circuit 10 of the present invention is a slight offset adjusting circuit. It is enough to add That is, since the error of the error amplifier 1 and the error of the low input resistance low voltage generating means 2 can be regarded as the error of the
この様な構成において定常的には、トランジスタＱ１のドレイン電位Ｖｑ１ｄは、誤差増幅器１によって内部基準電圧Ｖｒｅｆとの比較によりそのゲート電位を上下して出力トランジスタＱ１のオン抵抗を調整し、内部基準電圧Ｖｒｅｆと等しく定電圧化される。 In such a configuration, the drain potential Vq1d of the transistor Q1 is steadily adjusted by the error amplifier 1 in comparison with the internal reference voltage Vref to adjust the on-resistance of the output transistor Q1 by adjusting the gate potential. A constant voltage is set equal to Vref.
さて、出力電圧Ｖｏｕｔ即ちドレイン電位Ｖｑ１ｄが降下した場合には、出力トランジスタＱ１の電流駆動能力が大きく設定されているから、誤差増幅器１の作用により出力トランジスタＱ１のオン抵抗が小さくなり、速やかにドレイン電位Ｖｑ１ｄは回復する。 When the output voltage Vout, that is, the drain potential Vq1d drops, the current driving capability of the output transistor Q1 is set large, so that the ON resistance of the output transistor Q1 becomes small due to the action of the error amplifier 1, and the drain quickly The potential Vq1d is recovered.
逆に、電源Ｖｄｄへの突発的なノイズの重畳や、内部基準電圧Ｖｒｅｆへの正ノイズの発生、或いは、負荷回路９の動作により出力電流が急激に減少する際のドレイン電圧Ｖｄｑ１-誤差増幅器１-出力トランジスタＱ１の制御ループの動作遅れによるオーバーシュート等により、また、無負荷時や高温度時に懸念される出力トランジスタＱ１のオフリーク電流などにより、出力電圧Ｖｏｕｔが規定値より高くなった場合には、抵抗Ｒ１が高抵抗とされているから、抵抗Ｒ１を介しての電荷の速やかな放電は期待できない。
Conversely, the drain voltage Vdq1−the error amplifier 1 when the output current suddenly decreases due to the sudden superimposition of noise on the power supply Vdd, the generation of positive noise on the internal reference voltage Vref, or the operation of the
しかし、本発明では、出力電圧Ｖｏｕｔの上昇を比較器３により検出してスイッチＳＷ１をオン状態にすることにより、負荷容量Ｃに蓄積されている電荷を、低入力抵抗定電圧発生手段４の低抵抗特性により吸収させて、速やかに出力電圧Ｖｏｕｔを所定値Ｖｒｅｆに収束させる。
However, in the present invention, the rise in the output voltage Vout is detected by the
この間の動作状況を、図２の特性図に示している。図２は横軸に時間を、縦軸に出力電圧（左目盛り）、電流（右目盛り）を採っており、図中実線が本発明回路による特性図である。なお、図中の一点鎖線と破線が対比のために示した従来の回路の特性図である。 The operation state during this time is shown in the characteristic diagram of FIG. In FIG. 2, time is plotted on the horizontal axis and output voltage (left scale) and current (right scale) are plotted on the vertical axis, and the solid line in the figure is a characteristic diagram according to the circuit of the present invention. In addition, the dashed-dotted line and broken line in a figure are the characteristic diagrams of the conventional circuit which were shown for the comparison.
図２の特性図を参照すると、最初は、負荷電流をとっていないため出力電圧Ｖｏｕｔは基準電圧Ｖｒｅｆに等しい値（３Ｖ）にある。大きな負荷電流（約３０ｍＡ）をとると、その瞬間、出力電圧は降下しようとするが、ドレイン電圧Ｖｑ１ｄ-誤差増幅器１-出力トランジスタＱ１の制御ループにより出力電圧Ｖｏｕｔは一定に保たれる。なお、負荷電流の流れている間、出力電圧Ｖｏｕｔが少し低い値に留まっているのは配線抵抗等での電圧降下によるものである。 Referring to the characteristic diagram of FIG. 2, initially, since no load current is taken, the output voltage Vout is at a value (3 V) equal to the reference voltage Vref. When a large load current (about 30 mA) is taken, the output voltage tends to drop at that moment, but the output voltage Vout is kept constant by the control loop of drain voltage Vq1d-error amplifier 1-output transistor Q1. Note that the reason why the output voltage Vout remains at a slightly low value while the load current flows is due to a voltage drop in the wiring resistance or the like.
そして、負荷電流が無くなると、ドレイン電圧Ｖｑ１ｄが上昇を始めるので、これを検出してドレイン電圧Ｖｑ１ｄ-誤差増幅器１-出力トランジスタＱ１の制御ループにより出力電圧Ｖｏｕｔを規定電圧Ｖｒｅｆにしようとするが、その制御ループの遅れによって出力電圧Ｖｏｕｔがオーバーシュート（約３．１Ｖ）してしまう。この出力電圧Ｖｏｕｔがオーバーシュートすることは、本発明の基準電圧発生回路においても、従来回路（図１１）においても同様である。 When the load current disappears, the drain voltage Vq1d starts to rise, and this is detected, and the control loop of the drain voltage Vq1d-error amplifier 1-output transistor Q1 tries to set the output voltage Vout to the specified voltage Vref. Due to the delay of the control loop, the output voltage Vout overshoots (about 3.1 V). The overshoot of the output voltage Vout is the same in both the reference voltage generation circuit of the present invention and the conventional circuit (FIG. 11).
しかし、本発明においては、出力電圧Ｖｏｕｔ即ちドレイン電圧Ｖｑ１ｄの電圧上昇を、比較器３が検出し、スイッチ１を閉じる。これにより、負荷容量Ｃに蓄積されている電荷がスイッチＳＷ１を通って低入力抵抗定電圧発生手段４に吸収され、図２に示されるように出力電圧Ｖｏｕｔは速やかに規定電圧Ｖｒｅｆに復帰する。これを従来回路（図１１，図１２）の特性と比べると、その改善効果の大きいことが分かる。なお当然のことではあるが、出力電圧Ｖｏｕｔが規定電圧Ｖｒｅｆに復帰すると、比較器３の検出出力が無くなるから、スイッチＳＷ１は開放される。
However, in the present invention, the
このように、本実施例の基準電圧発生回路によれば、低入力抵抗定電圧発生手段４を設け、出力電圧Ｖｏｕｔが上昇した場合に、出力電位点を低入力抵抗定電圧発生手段に接続することにより、立ち上がり特性が高速で駆動能力に優れ、且つ大きな容量接続時も負荷変動などによる過度特性が良好な基準電圧発生回路を実現できる。 Thus, according to the reference voltage generating circuit of the present embodiment, the low input resistance constant voltage generating means 4 is provided, and when the output voltage Vout increases, the output potential point is connected to the low input resistance constant voltage generating means. As a result, it is possible to realize a reference voltage generating circuit that has high rise characteristics, excellent driving capability, and excellent transient characteristics due to load fluctuations even when a large capacity is connected.
また、定常時には高抵抗によって漏れ電流を低減しているので消費電流の面でも有効に作用する。 Further, since the leakage current is reduced by a high resistance in a steady state, it works effectively in terms of current consumption.
また、出力変動の閾値を設ける必要がないため、設計が容易になるとともに、閾値の設定によって過度特性がトレードオフされる要因を含まない。 In addition, since it is not necessary to provide a threshold value for output fluctuation, design is facilitated, and a factor that causes excessive characteristics to be traded off by setting the threshold value is not included.
さらに、低入力抵抗定電圧発生手段４を充電可能な電池またはコンデンサで構成することにより、過剰電荷を吸収することができる。特に、充電可能な電池の場合には、電池が吸収した電荷により充電されるから、本来無駄に消費していた過剰電荷を電池のエネルギーとして再利用することができ、省エネルギー化を図ることができる。また、出力電力が降下したとき、低入力抵抗定電圧発生手段４の電池またはコンデンサから一時的に電力を供給することができるから、供給電力は小さいが多少とも出力電圧の立ち上がりを早める補助作用を果たすことができる。 Furthermore, by configuring the low input resistance constant voltage generating means 4 with a rechargeable battery or a capacitor, excess charge can be absorbed. In particular, in the case of a rechargeable battery, since the battery is charged by the absorbed charge, the excessive charge that was originally wasted can be reused as the energy of the battery, and energy saving can be achieved. . In addition, when the output power drops, the power can be temporarily supplied from the battery or capacitor of the low input resistance constant voltage generating means 4, so that an auxiliary action that accelerates the rise of the output voltage to some extent although the supply power is small. Can fulfill.
図３は、本発明の第２の実施例に係る基準電圧発生回路を示す図である。この図３において、第１実施例の図１とは、図１の低入力抵抗定電圧発生手段４を、高抵抗値の抵抗Ｒ２，Ｎ型のトランジスタＱ２，第２の誤差増幅器２で構成している点で異なっている。その他の構成は図１の実施例と同様であり、対応する構成要素には同一の符号を付している。 FIG. 3 is a diagram showing a reference voltage generating circuit according to the second embodiment of the present invention. 3, the low input resistance constant voltage generating means 4 of FIG. 1 is composed of a high resistance resistor R2, an N-type transistor Q2, and a second error amplifier 2. Is different in that. Other configurations are the same as those in the embodiment of FIG. 1, and corresponding components are denoted by the same reference numerals.
高抵抗値の抵抗Ｒ２とＮ型トランジスタＱ２とが、抵抗Ｒ２が電源端子Ｖｄｄ側に、Ｎ型トランジスタＱ２がグランドＶｓｓ側になるように直列接続されている。このトランジスタＱ２のゲートに誤差増幅器２の出力端子が接続され、そのソースはグランドＶｓｓに接地され、そのドレインは抵抗Ｒ２を介して電源端子へ接続されると共に誤差増幅器２の非反転入力端子に接続されている。また、誤差増幅器２の反転入力端子には内部基準電圧回路により内部基準電圧Ｖｒｅｆが入力される。 A high-resistance resistor R2 and an N-type transistor Q2 are connected in series so that the resistor R2 is on the power supply terminal Vdd side and the N-type transistor Q2 is on the ground Vss side. The output terminal of the error amplifier 2 is connected to the gate of the transistor Q2, its source is grounded to the ground Vss, and its drain is connected to the power supply terminal via the resistor R2 and to the non-inverting input terminal of the error amplifier 2. Has been. The internal reference voltage Vref is input to the inverting input terminal of the error amplifier 2 by the internal reference voltage circuit.
このように、出力トランジスタＱ１と抵抗Ｒ１、及び抵抗Ｒ２とトランジスタＱ２が、互いに逆極性になるように構成され、かつ出力トランジスタＱ１と抵抗Ｒ１との接続点電位Ｖｑ１ｄは基準電圧Ｖｒｅｆと等しくなるように制御され、また抵抗Ｒ２とトランジスタＱ２の接続点電位Ｖｑ２ｄも同じく基準電圧Ｖｒｅｆと等しくなるように制御される。そして、出力トランジスタＱ１のドレインと、トランジスタＱ２のドレインとはスイッチＳＷ１を介して接続され、各ドレイン電位Ｖｑ１ｄ、Ｖｑ２ｄを比較器３に入力し、両ドレイン電位に差が生じればスイッチＳＷ１をオン状態に、電位差を生じなければオフ状態に制御するように構成されている。
In this way, the output transistor Q1 and the resistor R1, and the resistor R2 and the transistor Q2 are configured to have opposite polarities, and the connection point potential Vq1d between the output transistor Q1 and the resistor R1 is equal to the reference voltage Vref. The connection point potential Vq2d between the resistor R2 and the transistor Q2 is also controlled to be equal to the reference voltage Vref. The drain of the output transistor Q1 and the drain of the transistor Q2 are connected via the switch SW1, and the drain potentials Vq1d and Vq2d are input to the
この様な構成において定常的にはトランジスタＱ１、Ｑ２の各ドレイン電位Ｖｑ１ｄ、Ｖｑ２ｄは誤差増幅器１、２によって内部基準電圧Ｖｒｅｆとの比較によりそのゲート電位を上下して各トランジスタのオン抵抗を調整し、内部基準電圧Ｖｒｅｆと等しく定電圧化される。 In such a configuration, the drain potentials Vq1d and Vq2d of the transistors Q1 and Q2 are steadily adjusted by the error amplifiers 1 and 2 in comparison with the internal reference voltage Vref to adjust the on-resistance of each transistor. The constant voltage is made equal to the internal reference voltage Vref.
この実施例における、両トランジスタＱ１，Ｑ２の各ドレイン電位Ｖｑ１ｄ、Ｖｑ２ｄの、負荷変動時等による過渡的な誤差増幅器の出力に対する各トランジスタのドレイン電位Ｖｑ１ｄ、Ｖｑ２ｄの応答特性を図４に示す。トランジスタＱ１のドレイン電位Ｖｑ１ｄについては、図中実線で示すように、出力トランジスタＱ１の大きな駆動能力により正方向の応答や電源投入時、つまり電圧が目標値より低いときには、非常に高速な立ち上がり特性を示す反面、負方向の応答に対しては高抵抗値の抵抗Ｒ１を介しているため応答が遅れる。また、トランジスタＱ２のドレイン電位Ｖｑ２ｄでは、正方向の応答あるいは、電源投入時においては高抵抗Ｒ２を介しているため立ち上がりが遅いが、負方向の応答、つまり高電圧から低電圧への応答には高速に反応するという特徴を有する。 FIG. 4 shows the response characteristics of the drain potentials Vq1d and Vq2d of each transistor with respect to the output of the transient error amplifier due to the load fluctuation, etc., of the drain potentials Vq1d and Vq2d of both transistors Q1 and Q2 in this embodiment. As shown by the solid line in the figure, the drain potential Vq1d of the transistor Q1 has a very fast rising characteristic when the power is turned on, that is, when the voltage is lower than the target value, due to the large driving capability of the output transistor Q1. On the other hand, the response in the negative direction is delayed because of the high resistance R1. In addition, the drain potential Vq2d of the transistor Q2 is slow in rising because of the positive response or the high resistance R2 when the power is turned on, but in the negative response, that is, the response from the high voltage to the low voltage. It has the feature of reacting at high speed.
この図３の基準電圧発生回路でも、図１におけると同様に、比較器３とスイッチＳＷ１を利用して両ドレイン電位に差が生じた瞬間だけ短絡状態にするため、定常的な漏れ電流を高抵抗Ｒ１、Ｒ２により抑えながら、出力電圧の高速な収束性が必要とされる過渡状態においては従来回路では不可能だった応答速度の緩慢な部分を補完する事が可能となる。よって、大きな負荷容量を接続する様なシステムにおいて負荷変動により過渡的に充電された過剰な電荷を高速に充放電可能ならしめ、出力電圧の高速な収束性を得る事が出来る。
In the reference voltage generation circuit of FIG. 3 as well, in the same way as in FIG. 1, the
また、本実施例においても、出力端子の無負荷状態や高温時に出力トランジスタＱ１のオフリーク電流が増加し、そのドレイン電位が上昇する様な場合には、オフリーク電流の増加分をスイッチＳＷ１を介してトランジスタＱ２により引き込む事が可能なため出力電圧は一定に保たれる。 Also in this embodiment, when the off-leakage current of the output transistor Q1 increases and the drain potential rises when the output terminal is not loaded or at a high temperature, the increase in the off-leakage current is increased via the switch SW1. Since it can be pulled in by the transistor Q2, the output voltage is kept constant.
また、高抵抗値の抵抗Ｒ２，Ｎ型のトランジスタＱ２，第２の誤差増幅器２で低入力抵抗定電圧発生手段４を構成するから、高抵抗値の抵抗Ｒ１，Ｐ型のトランジスタＱ１，第１の誤差増幅器１と同様に構成することができ、回路構成が容易である。 Also, since the low input resistance constant voltage generating means 4 is composed of the high resistance value resistor R2, the N type transistor Q2, and the second error amplifier 2, the high resistance value resistor R1, the P type transistor Q1, and the first transistor Q1. The error amplifier 1 can be configured similarly, and the circuit configuration is easy.
図５は、本発明の第３の実施例に係る基準電圧発生回路を示す図である。この図５において、第２実施例の図３とは、図３のスイッチＳＷ１を、Ｐ型トランジスタＱ３としたものである。なお、Ｄ３は寄生ダイオードである。その他の構成は図３の第２実施例におけると同様であり、対応する構成要素には同一の符号を付している。 FIG. 5 is a diagram showing a reference voltage generating circuit according to the third embodiment of the present invention. In FIG. 5, the switch SW1 in FIG. 3 is a P-type transistor Q3 as compared with FIG. 3 in the second embodiment. D3 is a parasitic diode. Other configurations are the same as those in the second embodiment of FIG. 3, and corresponding components are denoted by the same reference numerals.
図５において、出力変動を伴う過渡状態にあって、出力トランジスタＱ１のドレイン電位Ｖｑ１ｄがトランジスタＱ２のドレイン電位Ｖｑ２ｄに対して上昇している状態ではトランジスタＱ３を強くオンさせ、負荷容量Ｃの蓄積電荷を高速に放電し、出力電圧Ｖｏｕｔを正規の出力値Ｖｒｅｆに収束し得る。また、この構成ではトランジスタＱ３の寄生ダイオードＤ３を有するから、その寄生ダイオードＤ３のオン電圧をＶｆとすると、トランジスタＱ２のドレイン電位Ｖｑ２ｄが出力トランジスタＱ１のＶｑ１ｄより上昇した場合、即ちＶｑ２ｄ＞（Ｖｑ１ｄ+Ｖｆ）の場合には、寄生ダイオードＤ３の作用により、トランジスタＱ２のドレイン電位Ｖｑ２ｄは時間遅れなく降下する。したがって、トランジスタＱ３のいずれの側で出力異常が発生しても、収束させることが可能である。 In FIG. 5, in a transient state accompanied by output fluctuation, in a state where the drain potential Vq1d of the output transistor Q1 is higher than the drain potential Vq2d of the transistor Q2, the transistor Q3 is strongly turned on, and the accumulated charge of the load capacitor C Can be discharged at high speed, and the output voltage Vout can converge to the normal output value Vref. Further, in this configuration, since the parasitic diode D3 of the transistor Q3 is provided, if the on-voltage of the parasitic diode D3 is Vf, the drain potential Vq2d of the transistor Q2 is higher than Vq1d of the output transistor Q1, that is, Vq2d> (Vq1d + In the case of Vf), the drain potential Vq2d of the transistor Q2 drops without time delay due to the action of the parasitic diode D3. Therefore, even if an output abnormality occurs on either side of the transistor Q3, it can be converged.
この図５の第３の実施例に係る基準電圧発生回路では、図３の第２実施例と同様の効果を奏するほか、さらに、低入力抵抗定電圧発生手段として、高抵抗値の抵抗Ｒ２，Ｎ型のトランジスタＱ２，第２の誤差増幅器２で構成し、比較器３として差動増幅器を使用し、スイッチ手段としてＰ型トランジスタＱ３を使用することで、通常の電子回路手段で全ての回路を構成することができ、モノリシック化が容易である。
The reference voltage generating circuit according to the third embodiment shown in FIG. 5 has the same effect as that of the second embodiment shown in FIG. 3. Further, as a low input resistance constant voltage generating means, a high resistance resistor R2, An N-type transistor Q2 and a second error amplifier 2 are used, a differential amplifier is used as the
図６は、本発明の第４の実施例に係る基準電圧発生回路を示す図である。この図６において、第２実施例の図３或いは第３実施例の図５とは、図３のスイッチＳＷ１、或いは図５のＰ型トランジスタＱ３を、逆並列ダイオードＤ１，Ｄ２としたものである。その他の構成は図３の第２実施例におけると同様であり、対応する構成要素には同一の符号を付している。 FIG. 6 is a diagram showing a reference voltage generating circuit according to the fourth embodiment of the present invention. In FIG. 6, the switch SW1 of FIG. 3 or the P-type transistor Q3 of FIG. 5 is replaced with antiparallel diodes D1 and D2 from FIG. 3 of the second embodiment or FIG. 5 of the third embodiment. . Other configurations are the same as those in the second embodiment of FIG. 3, and corresponding components are denoted by the same reference numerals.
図６において、逆並列ダイオードＤ１，Ｄ２は、できるだけ低い順方向電圧Ｖｆ１で立ち上がる特性のダイオードを利用する。実際には順方向電圧が約０．２Ｖ程度のものが利用できるから、この順方向電圧の大きさが問題とならないような出力電圧の基準電圧発生回路への適用が有効である。 In FIG. 6, the antiparallel diodes D1 and D2 use diodes having a characteristic of rising at the lowest possible forward voltage Vf1. Actually, a voltage having a forward voltage of about 0.2 V can be used. Therefore, it is effective to apply the output voltage to a reference voltage generation circuit so that the magnitude of the forward voltage does not matter.
この図６では、出力変動を伴う過渡状態にあって、出力トランジスタＱ１のドレイン電位Ｖｑ１ｄがトランジスタＱ２のドレイン電位Ｖｑ２ｄに対して、ダイオードＤ１の順方向電圧Ｖｆ１分以上上昇している状態ではダイオードＤ１をオンさせ、負荷容量Ｃの蓄積電荷を高速に放電し、出力電圧Ｖｏｕｔを正規の出力値Ｖｒｅｆに収束するように動作する。ただ、この場合、ダイオードＤ１の順方向電圧分だけのオフセット分が残ることとなる。この残ったオフセット分の電圧は抵抗Ｒ１を介して放電されることになる。 In FIG. 6, the diode D1 is in a transient state with output fluctuation and the drain potential Vq1d of the output transistor Q1 is higher than the drain potential Vq2d of the transistor Q2 by the forward voltage Vf1 of the diode D1. Is turned on, the charge accumulated in the load capacitor C is discharged at high speed, and the output voltage Vout is converged to the normal output value Vref. However, in this case, an offset corresponding to the forward voltage of the diode D1 remains. The remaining offset voltage is discharged through the resistor R1.
また、この構成ではダイオードＤ２が設けられていることにより、そのオン電圧をＶｆ１とすると、トランジスタＱ２のドレイン電位Ｖｑ２ｄが出力トランジスタＱ１のＶｑ１ｄより上昇した場合、即ちＶｑ２ｄ＞（Ｖｑ１ｄ+Ｖｆ１）の場合には、ダイオードＤ２の作用により、トランジスタＱ２のドレイン電位Ｖｑ２ｄは時間遅れなく降下する。したがって、逆並列接続されたダイオードＤ１，Ｄ２のいずれの側で出力異常が発生しても、収束させることが可能である。 Further, in this configuration, since the diode D2 is provided, assuming that the on-voltage is Vf1, the drain potential Vq2d of the transistor Q2 is higher than Vq1d of the output transistor Q1, that is, Vq2d> (Vq1d + Vf1). First, the drain potential Vq2d of the transistor Q2 drops without time delay due to the action of the diode D2. Therefore, even if an output abnormality occurs on either side of the diodes D1 and D2 connected in reverse parallel, it is possible to converge.
また、この図６の第４の実施例に係る基準電圧発生回路の変形例として、ダイオードＤ２を削除し、ダイオードＤ１のみをスイッチ素子として用いることができる。この場合にも、出力トランジスタＱ１のドレイン電圧Ｖｑ１ｄ、即ち出力電圧Ｖｏｕｔが高くなったときに、急速にその電圧を降下させる基本的な機能は有しており、本発明の目的は概ね達成することができる。 Further, as a modification of the reference voltage generating circuit according to the fourth embodiment of FIG. 6, the diode D2 can be eliminated and only the diode D1 can be used as a switching element. Even in this case, when the drain voltage Vq1d of the output transistor Q1, that is, the output voltage Vout becomes high, it has a basic function of rapidly dropping the voltage, and the object of the present invention is generally achieved. Can do.
この図６の第４の実施例に係る基準電圧発生回路では、図３の第２実施例と同様の効果を奏するほか、スイッチ手段がダイオードＤ１、Ｄ２またはダイオードＤ１のみで構成されるため、回路構成が簡単で、部品点数が少なくでき、またＩＣ化したときの必要面積を小さくすることができる。 The reference voltage generating circuit according to the fourth embodiment of FIG. 6 has the same effects as those of the second embodiment of FIG. 3, and the switching means is composed of only the diodes D1, D2 or the diode D1, so that the circuit The configuration is simple, the number of parts can be reduced, and the required area when integrated into an IC can be reduced.
図７は、本発明の第５の実施例に係る基準電圧発生回路７０を示す図である。この図７において、内部基準電圧回路８からの基準電圧Ｖｒｅｆの入力を、ダイオードＤ３と抵抗Ｒ３を介して接地し、その分圧点電位を第２誤差増幅器２の反転入力端子へ供給するようにしている。その他の構成は図６の第４実施例におけると同様であり、対応する構成要素には同一の符号を付している。なお、抵抗Ｒ３は誤差増幅器２の内に含ませることができる。
FIG. 7 is a diagram showing a reference
図７において、内部基準電圧回路８からの基準電圧Ｖｒｅｆの入力を、ダイオードＤ３を介して第２誤差増幅器２の反転入力端子へ供給している。これは、図６の第４実施例におけるダイオードＤ１の順方向電圧Ｖｆ１による誤差成分をキャンセルするためのものである。一般に、ＣＭＯＳモノリシックＩＣ内で相対的にペア性の取れた素子を形成することは容易であり、本実施例回路においても、ダイオードＤ３の特性とダイオードＤ１の特性を揃ったものとし、両ダイオードＤ１，Ｄ３の順方向電圧をほぼ等しい値Ｖｆ１になるように設定する。
In FIG. 7, the input of the reference voltage Vref from the internal
これにより、第２誤差増幅器２の反転入力端子へ供給される電圧は、基準電圧ＶｒｅｆからダイオードＤ３の順方向電圧Ｖｆ１を引いた電圧（＝Ｖｒｅｆ−Ｖｆ１）となる。従って、トランジスタＱ２のドレイン電圧Ｖｑ２ｄは、Ｖｒｅｆ−Ｖｆ１に制御されることになる。 As a result, the voltage supplied to the inverting input terminal of the second error amplifier 2 is a voltage obtained by subtracting the forward voltage Vf1 of the diode D3 from the reference voltage Vref (= Vref−Vf1). Therefore, the drain voltage Vq2d of the transistor Q2 is controlled to Vref−Vf1.
この結果、出力トランジスタＱ１のドレイン電圧Ｖｑ１ｄとトランジスタＱ２のドレイン電圧Ｖｑ２ｄとの電圧差は、ダイオードＤ１の順方向電圧Ｖｆ１と等しく保たれることになるので、ダイオードＤ１の順方向電圧による機能制限を無くすことができる。 As a result, the voltage difference between the drain voltage Vq1d of the output transistor Q1 and the drain voltage Vq2d of the transistor Q2 is kept equal to the forward voltage Vf1 of the diode D1, so that the function limitation due to the forward voltage of the diode D1 is limited. It can be lost.
また、この実施例においても、ダイオードＤ１と逆並列に接続されたダイオードＤ２を削除し、ダイオードＤ１のみをスイッチ素子として用いることができる。この場合にも、出力トランジスタＱ１のドレイン電圧Ｖｑ１ｄ、即ち出力電圧Ｖｏｕｔが高くなったときに、急速にその電圧を降下させる基本的な機能は有しており、本発明の目的は概ね達成することができる。 Also in this embodiment, the diode D2 connected in antiparallel with the diode D1 can be eliminated, and only the diode D1 can be used as a switching element. Even in this case, when the drain voltage Vq1d of the output transistor Q1, that is, the output voltage Vout becomes high, it has a basic function of rapidly dropping the voltage, and the object of the present invention is generally achieved. Can do.
この図７の第５の実施例に係る基準電圧発生回路では、図６の第４実施例と同様の効果を奏するほか、第２誤差増幅器２の反転入力端子へ供給される電圧をダイオードＤ１の順方向電圧だけ降下させることで、スイッチ手段としてのダイオードの順方向電圧の影響を無くすことができ、出力電圧Ｖｏｕｔの過電圧吸収をより高精度に行うことができる。 The reference voltage generating circuit according to the fifth embodiment shown in FIG. 7 has the same effect as that of the fourth embodiment shown in FIG. 6, and the voltage supplied to the inverting input terminal of the second error amplifier 2 is supplied to the diode D1. By dropping only the forward voltage, the influence of the forward voltage of the diode as the switching means can be eliminated, and the overvoltage absorption of the output voltage Vout can be performed with higher accuracy.
ところで、演算増幅器で構成される誤差増幅器のオフセット電圧分の処理について、図１の第１実施例で説明した。その考え方は、第２実施例以降の各実施例においても同様である。ただ、スイッチ手段としてダイオードを用いたり、調整手段を他に設けたくない場合には、予めオフセット電圧の最大ばらつき分だけ誤差増幅器２への帰還電圧を低く設定すればよい。具体的には、例えば、誤差増幅器２への帰還電圧を抵抗分圧などの手段により調整することができる。この結果、定常的にはトランジスタＱ２のドレイン電圧Ｖｑ２ｄが出力トランジスタＱ１のドレイン電圧Ｖｑ１ｄよりわずかに高く出力されるので本発明の目的は十分に達成できる。 Incidentally, the processing for the offset voltage of the error amplifier constituted by the operational amplifier has been described in the first embodiment of FIG. The same concept applies to the second and subsequent embodiments. However, when it is not desired to use a diode as the switch means or to provide another adjustment means, the feedback voltage to the error amplifier 2 may be set low in advance by the maximum variation of the offset voltage. Specifically, for example, the feedback voltage to the error amplifier 2 can be adjusted by means such as resistance voltage division. As a result, the drain voltage Vq2d of the transistor Q2 is steadily output slightly higher than the drain voltage Vq1d of the output transistor Q1, so that the object of the present invention can be sufficiently achieved.
以上のように、基準電圧発生回路について、いくつかの実施例について具体的に説明したが、本発明の基準電圧発生回路としては、これらに限ることなく種々の実施回路を構成することができる。即ち、低入力抵抗定電圧発生手段として、充電可能な電池またはコンデンサで構成すること、高抵抗値の抵抗Ｒ２，Ｎ型のトランジスタＱ２，第２の誤差増幅器２で構成すること、及び高抵抗値の抵抗Ｒ２，Ｎ型のトランジスタＱ２，第２の誤差増幅器２で構成し、第２の誤差増幅器２の入力をダイオードを介して供給すること、等が選択できる。また、スイッチ手段として、スイッチと比較器で構成すること、トランジスタスイッチと比較器で構成すること、単方向のダイオードで構成すること、及び逆並列ダイオードで構成すること、等が選択できる。従って、これらの構成を選択し組み合わせることにより、種々の回路構成の基準電圧発生回路が形成できる。 As described above, several embodiments of the reference voltage generation circuit have been specifically described. However, the reference voltage generation circuit of the present invention is not limited to these, and various implementation circuits can be configured. That is, as a low input resistance constant voltage generating means, it is constituted by a rechargeable battery or capacitor, a high resistance value resistor R2, an N-type transistor Q2, a second error amplifier 2, and a high resistance value. The resistor R2, the N-type transistor Q2, the second error amplifier 2 and the input of the second error amplifier 2 via a diode can be selected. Further, the switch means can be selected from a switch and a comparator, a transistor switch and a comparator, a unidirectional diode, and an antiparallel diode. Therefore, reference voltage generation circuits having various circuit configurations can be formed by selecting and combining these configurations.
図８は、本発明の第６の実施例に係る基準電圧発生回路８０を示す図である。この図８において、図７の第５の実施例と同様に、内部基準電圧回路８からの基準電圧Ｖｒｅｆの入力を、第３ダイオードＤ３と抵抗Ｒ３を介して接地し、その分圧点電位を第２誤差増幅器２の反転入力端子へ供給している。これに加えて、図８では、第１ダイオードＤ１と第２ダイオードＤ２とを、単に逆並列に接続するのでなく、電源端子ＶｄｄからグランドＶｓｓの方向に導通する２つのダイオードを直列接続した第４ダイオードＤ４を設けている。
FIG. 8 is a diagram showing a reference
さらに、第２抵抗Ｒ２にゲート抵抗Ｒ２´を直列に接続するとともに、第２抵抗Ｒ２とゲート抵抗Ｒ２´に並列にＰ型のトランジスタＱ４を接続し、そのゲートを第２抵抗Ｒ２とゲート抵抗Ｒ２´との直列接続点に接続している。なお、ゲート抵抗Ｒ２´の抵抗値は、第２抵抗Ｒ２の抵抗値よりもかなり小さく設定されており、第２抵抗Ｒ２にタップ端子を設けて構成してもよい。これらの構成以外は、図７の第５の実施例におけると同様であり、対応する構成要素には同一の符号を付している。 Further, a gate resistor R2 ′ is connected in series to the second resistor R2, and a P-type transistor Q4 is connected in parallel to the second resistor R2 and the gate resistor R2 ′, and the gate thereof is connected to the second resistor R2 and the gate resistor R2. It is connected to the series connection point with '. Note that the resistance value of the gate resistor R2 ′ is set to be considerably smaller than the resistance value of the second resistor R2, and a tap terminal may be provided in the second resistor R2. Except for these configurations, the configuration is the same as in the fifth embodiment of FIG. 7, and the corresponding components are denoted by the same reference numerals.
図８において、図７の第５の実施例におけると同様に、内部基準電圧回路８からの基準電圧Ｖｒｅｆの入力を、第３ダイオードＤ３を介して第２誤差増幅器２の反転入力端子へ供給している。第２誤差増幅器２の反転入力端子へ供給される電圧は、基準電圧Ｖｒｅｆから第３ダイオードＤ３の順方向電圧Ｖｆ１を引いた電圧（＝Ｖｒｅｆ−Ｖｆ１）となり、トランジスタＱ２のドレイン電圧Ｖｑ２ｄは、Ｖｒｅｆ−Ｖｆ１に制御されることになる。この結果、出力トランジスタＱ１のドレイン電圧Ｖｑ１ｄとトランジスタＱ２のドレイン電圧Ｖｑ２ｄとの電圧差は、第１ダイオードＤ１の順方向電圧Ｖｆ１と等しく保たれることになるので、ダイオードＤ１の順方向電圧による機能制限を無くすことができる。
In FIG. 8, as in the fifth embodiment of FIG. 7, the input of the reference voltage Vref from the internal
さらに、第４ダイオードＤ４（直列の２つのダイオード）を設けることにより、第４ダイオードＤ４と第２抵抗Ｒ２との接続点の電圧は、トランジスタＱ２のドレイン電圧Ｖｑ２ｄ（＝Ｖｒｅｆ−Ｖｆ１）よりダイオード２個分の順方向電圧２Ｖｆ１だけ高い電圧（＝Ｖｒｅｆ＋Ｖｆ１）となる。この結果、第２ダイオードＤ２の両端間の電圧は、その順方向電圧Ｖｆ１と等しく保たれることになるので、ダイオードＤ２についても、順方向電圧による機能制限を無くすることができる。 Further, by providing the fourth diode D4 (two diodes in series), the voltage at the connection point between the fourth diode D4 and the second resistor R2 is determined by the diode 2 from the drain voltage Vq2d (= Vref−Vf1) of the transistor Q2. It becomes a voltage (= Vref + Vf1) higher by the forward voltage 2Vf1. As a result, the voltage between both ends of the second diode D2 is kept equal to the forward voltage Vf1, so that the function limitation of the diode D2 due to the forward voltage can also be eliminated.
一方、第２抵抗Ｒ２及びゲート抵抗Ｒ２´に並列に接続されているＰ形トランジスタＱ４は、そのゲート電圧が通常状態においては電源電圧にごく近い値になるように設定されている。従って、通常状態ではＰ形トランジスタＱ４はカットオフの状態にあり、Ｎ型トランジスタＱ２への経路は高抵抗値の第２抵抗Ｒ２のみが有効となっている。 On the other hand, the P-type transistor Q4 connected in parallel with the second resistor R2 and the gate resistor R2 ′ is set so that its gate voltage is very close to the power supply voltage in the normal state. Therefore, in the normal state, the P-type transistor Q4 is in a cut-off state, and only the second resistor R2 having a high resistance value is effective for the path to the N-type transistor Q2.
この状態から、負荷電流が流れると、出力電圧Ｖｏｕｔが設定電圧より一時的に降下した瞬間だけ、ゲート抵抗Ｒ２´での電圧降下がＰ形トランジスタＱ４のスレッショールド電圧を超えるので、Ｐ形トランジスタＱ４がオンして出力電圧の降下を抑制するように働く。この実施例の回路によれば、制御ループの遅れもなく、出力電圧の降下も過上昇も起こさない、基準電圧発生回路を構成することができる。 From this state, when the load current flows, the voltage drop at the gate resistor R2 ′ exceeds the threshold voltage of the P-type transistor Q4 only at the moment when the output voltage Vout temporarily drops below the set voltage. Q4 is turned on and works to suppress the output voltage drop. According to the circuit of this embodiment, it is possible to configure a reference voltage generating circuit that does not cause a delay in the control loop and that does not cause an output voltage drop or an excessive increase.
図９は、本発明の第７の実施例に係る基準電圧発生回路９０を示す図である。この図９において、図８の第６の実施例と異なる点は、高抵抗値の第２抵抗Ｒ２と並列に接続されるＰ形トランジスタＱ４のゲートが、ゲート抵抗Ｒ４を介して第１電源端子Ｖｄｄに接続され、ゲートコンデンサＣ４を介して第２抵抗Ｒ２と第４ダイオードＤ４の接続点に接続されている。つまり、Ｐ形トランジスタＱ４のゲート回路が、ゲート抵抗Ｒ４とゲートコンデンサＣ４とでハイパスフィルタを構成していることである。その他の事項は、図８の第６の実施例と同じであり、対応する構成要素には同一の符号を付している。
FIG. 9 is a diagram showing a reference
図９において、Ｐ形トランジスタＱ４のゲート回路がハイパスフィルタを構成しているから、出力電圧Ｖｏｕｔが降下した瞬間、その降下が生じている分だけゲート抵抗Ｒ４に電圧が印加され、Ｐ形トランジスタＱ４をオンさせる。図８の回路ではＰ形トランジスタＱ４のゲート電圧が固定の分圧比で入力されるから、電源電圧の変動に影響を受けてしまうが、この図９の第７実施例ではそのような問題もなく、安定した動作がおこなわれる。 In FIG. 9, since the gate circuit of the P-type transistor Q4 constitutes a high-pass filter, the moment the output voltage Vout drops, the voltage is applied to the gate resistor R4 as much as the drop occurs, and the P-type transistor Q4 Turn on. In the circuit of FIG. 8, since the gate voltage of the P-type transistor Q4 is input at a fixed voltage dividing ratio, it is affected by fluctuations in the power supply voltage. However, in the seventh embodiment of FIG. Stable operation is performed.
図１０は、本発明の第８の実施例に係るボルテージレギュレータ１００を示す図である。この図１０において、出力トランジスタＱ１と直列に接続される抵抗が抵抗Ｒ１１と抵抗Ｒ１２との直列接続とされており、その２つの抵抗の接続点から第１誤差増幅器１の非反転入力端子にフィードバックしている。また、Ｎ型のトランジスタＱ２に並列に、抵抗Ｒ２１と抵抗Ｒ２２とが直列接続され、その２つの抵抗の接続点から第２誤差増幅器２の非反転入力端子にフィードバックしている。ここで、抵抗Ｒ２，Ｎ型のトランジスタＱ２、抵抗Ｒ２１，抵抗Ｒ２２、第２の誤差増幅器２が低入力抵抗定電圧発生手段を構成し、また、トランジスタＱ３，比較器３がスイッチ手段を構成している。その他の点は図５の第３実施例と同様であり、対応する構成要素には同一の符号を付している。
FIG. 10 is a diagram showing a
このように、図１０の第８の実施例に係るボルテージレギュレータ１００では、誤差増幅器１の非反転入力端子にトランジスタＱ１のドレイン電位Ｖｑ１ｄを高抵抗値の抵抗Ｒ１１と抵抗Ｒ１２により分圧して帰還し、また同じく誤差増幅器２の非反転入力端子へトランジスタＱ２のドレイン、グランド間に接続された高抵抗値の抵抗Ｒ２１と抵抗Ｒ２２により、抵抗Ｒ１１及び抵抗Ｒ１２と等しく分圧されたトランジスタＱ２のドレイン電位Ｖｑ２ｄを帰還させる。
As described above, in the
この様な構成において定常的にはトランジスタＱ１、Ｑ２の各ドレイン電位Ｖｑ１ｄ、Ｖｑ２ｄは誤差増幅器１及び２によって内部基準電圧Ｖｒｅｆとの比較により抵抗Ｒ１１、Ｒ１２及びＲ２１、Ｒ２２による分圧比に応じた値に制御される。すなわち本回路においては
Ｖｑ１ｄ＝Ｖｒｅｆ＊（Ｒ１１＋Ｒ１２）／Ｒ１２
Ｖｑ２ｄ＝Ｖｒｅｆ＊（Ｒ２１＋Ｒ２２）／Ｒ２２
Ｖｏｕｔ＝Ｖｑ１ｄ＝Ｖｑ２ｄ
で出力電圧が決定されるボルテージ・レギュレータを成す。
In such a configuration, the drain potentials Vq1d and Vq2d of the transistors Q1 and Q2 are constantly values corresponding to the voltage dividing ratios of the resistors R11, R12 and R21, R22 by comparison with the internal reference voltage Vref by the error amplifiers 1 and 2. Controlled. That is, in this circuit, Vq1d = Vref * (R11 + R12) / R12
Vq2d = Vref * (R21 + R22) / R22
Vout = Vq1d = Vq2d
This constitutes a voltage regulator that determines the output voltage.
本ボルテージレギュレータの過渡現象における効果は図５の第３実施例と同様である。 The effect of the voltage regulator in the transient phenomenon is the same as that of the third embodiment of FIG.
また、この図１０のボルテージレギュレータの回路構成は例示的なものであり、これに限ることなく種々の実施回路を構成することができる。即ち、基準電圧発生回路におけると同様に、低入力抵抗定電圧発生手段として、充電可能な電池またはコンデンサで構成すること、高抵抗値の抵抗Ｒ２，Ｒ２１，Ｒ２２、Ｎ型のトランジスタＱ２，第２の誤差増幅器２で構成すること、及び高抵抗値の抵抗Ｒ２，Ｒ２１，Ｒ２２、Ｎ型のトランジスタＱ２，第２の誤差増幅器２で構成し、第２の誤差増幅器２の入力をダイオードを介して供給すること、等が選択できる。また、スイッチ手段として、スイッチと比較器で構成すること、トランジスタスイッチと比較器で構成すること、単方向のダイオードで構成すること、及び逆並列ダイオードで構成すること、等が選択できる。従って、これらの構成を選択し組み合わせることにより、種々の回路構成のボルテージレギュレータを構成することができる。 Further, the circuit configuration of the voltage regulator of FIG. 10 is exemplary, and various implementation circuits can be configured without being limited thereto. That is, as in the reference voltage generating circuit, the low input resistance constant voltage generating means is constituted by a rechargeable battery or capacitor, high resistance R2, R21, R22, N-type transistor Q2, second And the high-resistance resistors R2, R21, and R22, the N-type transistor Q2, and the second error amplifier 2, and the input of the second error amplifier 2 via a diode. Supply, etc. can be selected. Further, the switch means can be selected from a switch and a comparator, a transistor switch and a comparator, a unidirectional diode, and an antiparallel diode. Therefore, by selecting and combining these configurations, voltage regulators having various circuit configurations can be configured.
さらに、図８，図９で、第６及び第７の実施例として示した基準電圧発生回路８０，９０における、出力電圧Ｖｏｕｔの降下を抑制する回路、を用いて同様に、ボルテージレギュレータを構成することができる。
Further, the voltage regulator is similarly configured using the circuits for suppressing the drop of the output voltage Vout in the reference
また、以上各実施例で説明した、基準電圧発生回路、及びボルテージレギュレータは、携帯電話、ＰＨＳ、ノートパソコン、ＰＤＡ、ディジタルカメラなどの携帯端末機器に内蔵して、或いは外部から接続することにより、その電源装置として利用する。これにより、携帯端末機器は、立ち上がり特性が高速で駆動能力に優れ、負荷変動などによる過度特性が良好で、安定な電圧を発生でき、かつ消費電力の少ない電源を確保することができる。 In addition, the reference voltage generation circuit and the voltage regulator described in each of the above embodiments are incorporated in a mobile terminal device such as a mobile phone, a PHS, a notebook computer, a PDA, or a digital camera, or connected from the outside. Used as the power supply. As a result, the mobile terminal device has a high rise characteristic, excellent driving capability, excellent transient characteristics due to load fluctuation, etc., can generate a stable voltage, and can secure a power source with low power consumption.
Ｑ１ Ｐ型出力トランジスタ
Ｑ２ Ｎ型トランジスタ
Ｑ３，Ｑ４ Ｐ型トランジスタ
Ｒ１〜Ｒ３ 抵抗（高抵抗値）
Ｒ１１〜Ｒ２２ 抵抗（高抵抗値）
Ｄ１〜Ｄ４ ダイオード
Ｃ 負荷容量
１，２ 誤差増幅器
３ 比較器
４ 低入力抵抗定電圧発生手段
８ 内部基準電圧回路
９ 負荷回路
１０〜９０ 基準電圧回路
１００ ボルテージレギュレータ
Q1 P-type output transistor Q2 N-type transistor Q3, Q4 P-type transistors R1 to R3 Resistance (high resistance value)
R11 to R22 resistance (high resistance value)
D1 to D4 Diode C Load capacitance 1, 2
Claims (22)
低入力抵抗で前記出力電圧の目標値と等しい定電圧を発生する低入力抵抗定電圧発生手段を設け、この低入力抵抗定電圧発生手段の電圧と前記出力電圧とに差が生じたときに、前記接続点と前記低入力抵抗定電圧発生手段出力とをスイッチにより接続することを特徴とする電圧発生方式。 An output transistor and a resistor are connected in series between the power supply terminals and output from the connection point to the load, and the voltage at the connection point or a voltage obtained by dividing the voltage and an internal reference voltage are error-amplified to output the output transistor. In the voltage generation system that controls the gate voltage of and generates a constant output voltage,
A low input resistance constant voltage generating means for generating a constant voltage equal to the target value of the output voltage at a low input resistance is provided, and when a difference occurs between the voltage of the low input resistance constant voltage generating means and the output voltage, A voltage generating system characterized in that the connection point and the output of the low input resistance constant voltage generating means are connected by a switch.
A portable terminal device comprising the voltage generation circuit according to claim 2 or the voltage regulator according to claims 12 to 21 as a power supply device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006153937A JP4456091B2 (en) | 2006-06-01 | 2006-06-01 | Voltage generating circuit, voltage regulator, and portable terminal device using them |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006153937A JP4456091B2 (en) | 2006-06-01 | 2006-06-01 | Voltage generating circuit, voltage regulator, and portable terminal device using them |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000138489A Division JP3833440B2 (en) | 2000-05-11 | 2000-05-11 | Voltage generation circuit, voltage regulator, and portable terminal device using them |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006236392A true JP2006236392A (en) | 2006-09-07 |
| JP4456091B2 JP4456091B2 (en) | 2010-04-28 |
Family
ID=37043883
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006153937A Expired - Fee Related JP4456091B2 (en) | 2006-06-01 | 2006-06-01 | Voltage generating circuit, voltage regulator, and portable terminal device using them |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4456091B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103376817A (en) * | 2012-04-13 | 2013-10-30 | 德克萨斯仪器股份有限公司 | Power-gated electronic device |
| CN106533423A (en) * | 2016-09-21 | 2017-03-22 | 郑州宇通客车股份有限公司 | Pulse interface circuit |
-
2006
- 2006-06-01 JP JP2006153937A patent/JP4456091B2/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103376817A (en) * | 2012-04-13 | 2013-10-30 | 德克萨斯仪器股份有限公司 | Power-gated electronic device |
| US9429968B2 (en) | 2012-04-13 | 2016-08-30 | Texas Instruments Deutschland Gmbh | Power-gated electronic device |
| CN103376817B (en) * | 2012-04-13 | 2016-12-28 | 德克萨斯仪器股份有限公司 | The electronic device of power gating |
| CN106533423A (en) * | 2016-09-21 | 2017-03-22 | 郑州宇通客车股份有限公司 | Pulse interface circuit |
| CN106533423B (en) * | 2016-09-21 | 2024-04-19 | 宇通客车股份有限公司 | Pulse interface circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4456091B2 (en) | 2010-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8866341B2 (en) | Voltage regulator | |
| TWI437404B (en) | Voltage regulator | |
| US10416694B2 (en) | Regulator circuit | |
| US8044708B2 (en) | Reference voltage generator | |
| US9141121B2 (en) | Voltage regulator | |
| US8044653B2 (en) | Low drop-out voltage regulator | |
| US8665020B2 (en) | Differential amplifier circuit that can change current flowing through a constant-current source according to load variation, and series regulator including the same | |
| US20060113978A1 (en) | Voltage regulator | |
| US9831757B2 (en) | Voltage regulator | |
| JP6257363B2 (en) | Switching regulator control circuit and switching regulator | |
| KR100666977B1 (en) | Multi-power supply circuit and multi-power supply method | |
| JP2012022559A (en) | Semiconductor circuit and constant-voltage circuit using the same | |
| JP2017134743A (en) | Regulator circuit | |
| US9886052B2 (en) | Voltage regulator | |
| US10444777B2 (en) | Reverse-current-prevention circuit and power supply circuit | |
| US7863969B2 (en) | Power supply voltage dropping circuit using an N-channel transistor output stage | |
| JP3833440B2 (en) | Voltage generation circuit, voltage regulator, and portable terminal device using them | |
| JP4456091B2 (en) | Voltage generating circuit, voltage regulator, and portable terminal device using them | |
| US10951115B2 (en) | Switching regulator | |
| JP5068631B2 (en) | Constant voltage circuit | |
| US20210191441A1 (en) | Constant Voltage Generation Circuit | |
| JP2006079517A (en) | Constant voltage power supply circuit | |
| JP2018205814A (en) | Power supply circuit | |
| JP4833455B2 (en) | Constant voltage generation circuit and semiconductor device | |
| JP6363386B2 (en) | Regulator and semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060605 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090131 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090217 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091020 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091218 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100202 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100204 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130212 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130212 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140212 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |