JP2006229502A - アンプ、アンプの制御方法、プログラム、および記録媒体 - Google Patents
アンプ、アンプの制御方法、プログラム、および記録媒体 Download PDFInfo
- Publication number
- JP2006229502A JP2006229502A JP2005039837A JP2005039837A JP2006229502A JP 2006229502 A JP2006229502 A JP 2006229502A JP 2005039837 A JP2005039837 A JP 2005039837A JP 2005039837 A JP2005039837 A JP 2005039837A JP 2006229502 A JP2006229502 A JP 2006229502A
- Authority
- JP
- Japan
- Prior art keywords
- output terminal
- signal
- amplifier
- output
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
【課題】 3端子および4端子の各出力用プラグの何れも使用でき、かつ電力効率の低下を回避できるアンプ、その制御方法、プログラム、記録媒体を実現する。
【解決手段】 入力信号を増幅し各平衡出力として出力する複数の演算増幅器1〜4を設ける。複数の演算増幅器1〜4の各平衡出力にそれぞれ対応して複数の出力端子9〜12を設ける。一方の入力が共通化している第一プラグのための、複数の増幅器の一方の平衡出力と、それらに対応する出力端子との間に平衡化のための各抵抗R1、R2をそれぞれ設ける。各平衡化抵抗を短絡するか否かをそれぞれ切り替えるスイッチSW13、SW14を設ける。各抵抗R1、R2に接続された各出力端子10、12の電圧値を検出して比較する比較部43を設ける。比較部43からの比較結果に基づく判定により各スイッチSW13、SW14の切り替えを制御する第一切り替え制御部44を設ける。
【選択図】 図1
【解決手段】 入力信号を増幅し各平衡出力として出力する複数の演算増幅器1〜4を設ける。複数の演算増幅器1〜4の各平衡出力にそれぞれ対応して複数の出力端子9〜12を設ける。一方の入力が共通化している第一プラグのための、複数の増幅器の一方の平衡出力と、それらに対応する出力端子との間に平衡化のための各抵抗R1、R2をそれぞれ設ける。各平衡化抵抗を短絡するか否かをそれぞれ切り替えるスイッチSW13、SW14を設ける。各抵抗R1、R2に接続された各出力端子10、12の電圧値を検出して比較する比較部43を設ける。比較部43からの比較結果に基づく判定により各スイッチSW13、SW14の切り替えを制御する第一切り替え制御部44を設ける。
【選択図】 図1
Description
本発明は、オーディオ信号を出力するディジタルアンプなどのアンプ、上記アンプの制御方法、上記アンプをコンピュータにて実行可能に記載したプログラム、および上記プログラムをコンピュータ読み取り可能に記録した記録媒体に関するものである。
従来、1ビットオーディオアンプに備えられるヘッドホンアンプには、ディジタルアンプが用いられる。このディジタルアンプに関する第一および第二の各従来例について図5ないし図12に基づいて以下に説明する。
まず、ディジタルアンプの第一の従来例について図面を参照して説明する。図5に、特許文献1に記載されている、第一の従来例のディジタルアンプに関する構成を示す。
図5に示すディジタルアンプにおいて、2値量子化信号S1が入力される端子が、スイッチ回路16の端子16aに接続される。また、アナログオーディオ信号S2が入力される端子が、デルタシグマ(ΔΣ)変調回路13を介してスイッチ回路16の端子16bに接続される。また、16ビットディジタル信号S3が入力される端子が、補間回路14およびデルタシグマ(ΔΣ)変調回路15を介してスイッチ回路16の端子16cに接続される。各端子16a〜16cは、スイッチ回路16の端子16dと選択的に接続されるものである。
端子16dは、演算増幅器17の非反転入力端子および演算増幅器18の反転入力端子に接続される。演算増幅器17の反転入力端子および演算増幅器18の非反転入力端子は、接地される。
演算増幅器17の出力端子は、抵抗R0およびコンデンサC0から成るローパスフィルタ19を介して正相出力端子21に接続される。上記抵抗R0の一端は演算増幅器17の出力端子に接続され、他端は正相出力端子21に接続される。上記コンデンサC0の一端は上記抵抗R0の他端に接続され、他端は接地される。
演算増幅器18の出力端子は、抵抗R0およびコンデンサC0から成るローパスフィルタ20を介して逆相出力端子22に接続される。上記抵抗R0の一端は演算増幅器18の出力端子に接続され、他端は逆相出力端子22に接続される。上記コンデンサC0の一端は上記抵抗R0の他端に接続され、他端は接地される。
次に、このような構成である第一の従来例のディジタルアンプの動作について説明する。アナログオーディオ信号S2は、デルタシグマ(ΔΣ)変調回路13によって2値量子化信号に変換される。また、16ビットディジタル信号S3は、補間回路14によって例えば、元のサンプリング周波数のN倍のサンプリング周波数の32ビットディジタル信号に変換される。その32ビットディジタル信号は、デルタシグマ(ΔΣ)変調回路15によって2値量子化信号に変換される。したがって、スイッチ回路16の端子16a、16b、および16cに入力される信号は、いずれも2値量子化信号である。
スイッチ回路16は、制御回路(図示せず)からの制御信号に応じて端子16a〜16cのいずれかを選択し、端子16dと接続する。これにより、2値量子化信号が、演算増幅器17および演算増幅器18に入力される。
ここで、演算増幅器17および演算増幅器18に入力される2値量子化信号をS[V]とし、演算増幅器17および演算増幅器18のゲインをAとし、演算増幅器17および演算増幅器18の電源電圧をVCC[V]とし、演算増幅器17および演算増幅器18の電源電圧の変動をΔVCC[V]とする。また、演算増幅器17および演算増幅器18は、出力信号の基準電位が電源電圧の半分になるように、電圧レベルシフトを行う。
演算増幅器17は、2値量子化信号を非反転増幅して出力するので、演算増幅器17の出力信号は、A×S+(VCC+ΔVCC)/2[V]となる。一方、演算増幅器18は、2値量子化信号を反転増幅して出力するので、演算増幅器18の出力信号は、A×(−S)+(VCC+ΔVCC)/2[V]となる。
ローパスフィルタ19は、演算増幅器17の出力信号の高周波成分を除去し、演算増幅器17の出力信号の可聴域成分のみを正相出力端子21に出力する。また、ローパスフィルタ20は、演算増幅器18の出力信号の高周波成分を除去し、演算増幅器18の出力信号の可聴域成分のみを逆相出力端子22に出力する。
ローパスフィルタ19およびローパスフィルタ20での電圧降下は、微少であるので、その電圧降下はないものとみなす。そうすると、正相出力端子21と逆相出力端子22との間の電圧は、{A×S+(VCC+ΔVCC)/2}−{A×(−S)+(VCC+ΔVCC)/2}[V]であり、電源電圧の変動を含む(VCC+ΔVCC)/2の成分が相殺されて、A×2S[V]となる。したがって、ディジタルアンプが出力するオーディオ信号は、電源電圧の変動の影響を受けなくなる。もちろん、従来のアナログアンプに設けられていた結合コンデンサを必要としない。
次に、上述した第一の従来例のディジタルアンプを2チャンネルのステレオアンプに適用した場合について図6を参照して説明する。
図6のステレオアンプ101の演算増幅器には、左チャネル入力信号である2値量子化信号SLおよび右チャネル入力信号である2値量子化信号SRが入力される。同図では、演算増幅器よりも前段側の構成を省略しており、図5の各演算増幅器17・18以降の構成が左右両チャネル分備えられている。図6の各演算増幅器1・3が図5の演算増幅器17に対応し、図6の各演算増幅器2・4が図5の演算増幅器18に対応し、図6の各ローパスフィルタ5・7が図5のローパスフィルタ19に対応し、図6の各ローパスフィルタ6・8が図5のローパスフィルタ20に対応し、図6の左チャネル正相出力端子9および右チャネル正相出力端子11が図5の正相出力端子21に対応し、図6の左チャネル逆相出力端子10および右チャネル逆相出力端子12が図5の逆相出力端子22に対応している。なお、図6はステレオアンプ101の4つの出力端子に4端子ヘッドホンが接続された状態を示している。
2値量子化信号(第1入力信号)SLが入力される端子は、演算増幅器(正相増幅手段)1の非反転入力端子および演算増幅器(逆相増幅手段)2の反転入力端子に接続される。演算増幅器1の反転入力端子および演算増幅器2の非反転入力端子は、接地される。
演算増幅器1および演算増幅器2は、第1入力信号増幅手段を構成している。この第1入力信号増幅手段は、当該ステレオアンプにおいては2値量子化信号SLをスイッチング増幅するスイッチング増幅回路である。
演算増幅器1の出力端子は、抵抗R0およびコンデンサC0から成るローパスフィルタ5を介して左チャネル正相出力端子(第1出力端子)9に接続される。演算増幅器2の出力端子は、抵抗R0およびコンデンサC0から成るローパスフィルタ6を介して左チャネル逆相出力端子(第3出力端子)10に接続される。
2値量子化信号(第2入力信号)SRが入力される端子は、演算増幅器(正相増幅手段)3の非反転入力端子および演算増幅器(逆相増幅手段)4の反転入力端子に接続される。演算増幅器3の反転入力端子および演算増幅器4の非反転入力端子は、接地される。
演算増幅器3および4は、第2入力信号増幅手段を構成している。この第2入力信号増幅手段は、当該ステレオアンプにおいては2値量子化信号SRをスイッチング増幅するスイッチング増幅回路である。
演算増幅器3の出力端子は、抵抗R0およびコンデンサC0から成るローパスフィルタ7を介して右チャネル正相出力端子(第2出力端子)11に接続される。演算増幅器4の出力端子は、抵抗R0およびコンデンサC0から成るローパスフィルタ8を介して右チャネル逆相出力端子(第4出力端子)12に接続される。
このような構成のステレオアンプ101は次のように動作する。まず、左チャネル側について説明する。
演算増幅器1は、2値量子化信号SLを非反転増幅して出力するので、演算増幅器1の出力信号は、A×SL+(VCC+ΔVCC)/2[V]となる。一方、演算増幅器2は、2値量子化信号SLを反転増幅して出力するので、演算増幅器2の出力信号は、A×(−SL)+(VCC+ΔVCC)/2[V]となる。
ローパスフィルタ5は、演算増幅器1の出力信号の高周波成分を除去し、演算増幅器1の出力信号の可聴域成分のみを左チャネル正相出力端子9に出力する。また、ローパスフィルタ6は、演算増幅器2の出力信号の高周波成分を除去し、演算増幅器2の出力信号の可聴域成分のみを左チャネル逆相出力端子10に出力する。
ローパスフィルタ5および6での電圧降下は、微少であるので、その電圧降下はないものとみなす。そうすると、左チャネル正相出力端子9の出力信号SL+は、A×SL+(VCC+ΔVCC)/2[V]になり、左チャネル逆相出力端子10の出力信号SLは、A×(−SL)+(VCC+ΔVCC)/2[V]になる。
したがって、左チャネル出力オーディオ信号(SL+−SL-)は、{A×SL+(VCC+ΔVCC)/2}−{A×(−SL)+(VCC+ΔVCC)/2}[V]であり、A×2SL[V]となる。これにより、左チャネル出力オーディオ信号は、電源電圧の変動の影響を受けなくなる。ここで、左チャネル正相出力端子9の出力信号SL+および左チャネル逆相出力端子10の出力信号SL-の電圧波形の一例を図7に示す。なお、図中の破線は基準電位であり、その値は(VCC+ΔVCC)/2[V]である。
次に、右チャネル側について説明する。演算増幅器3は、2値量子化信号SRを非反転増幅して出力するので、演算増幅器3の出力信号は、A×SR+(VCC+ΔVCC)/2[V]となる。一方、演算増幅器4は、2値量子化信号SRを反転増幅して出力するので、演算増幅器4の出力信号は、A×(−SR)+(VCC+ΔVCC)/2[V]となる。
ローパスフィルタ7は、演算増幅器3の出力信号の高周波成分を除去し、演算増幅器3の出力信号の可聴域成分のみを右チャネル正相出力端子11に出力する。また、ローパスフィルタ8は、演算増幅器4の出力信号の高周波成分を除去し、演算増幅器4の出力信号の可聴域成分のみを右チャネル逆相出力端子12に出力する。
ローパスフィルタ7およびローパスフィルタ8での電圧降下は、微少であるので、その電圧降下はないものとみなす。そうすると、右チャネル正相出力端子11の出力信号SR+は、A×SR+(VCC+ΔVCC)/2[V]になり、右チャネル逆相出力端子12の出力信号SR-は、A×(−SR)+(VCC+ΔVCC)/2[V]になる。
したがって、右チャネル出力オーディオ信号(SR+−SR-)は、{A×SR+(VCC+ΔVCC)/2}−{A×(−SR)+(VCC+ΔVCC)/2}[V]であり、A×2SR[V]となる。これにより、右チャネル出力オーディオ信号は、電源電圧の変動の影響を受けなくなる。ここで、右チャネル正相出力端子11の出力信号SR+および右チャネル逆相出力端子12の出力信号SR-の電圧波形の一例を図7に示す。なお、図中の破線は基準電位であり、その値は(VCC+ΔVCC)/2[V]である。
そして、図6のステレオアンプ101の出力端子には、4端子ヘッドホンが接続されている。4端子ヘッドホンのプラグの構成を図8に示す。当該プラグは、プラグ先端側から、左チャネル用正端子28、右チャネル用正端子29、左チャネル用負端子30、および、右チャネル用負端子31を備えている。このプラグがステレオアンプ101に挿入されると、左チャネル用正端子28は左チャネル正相出力端子9に接続され、左チャネル用負端子30が左チャネル逆相出力端子10に接続され、右チャネル用正端子29が右チャネル正相出力端子11に接続され、右チャネル用負端子31が右チャネル逆相出力端子12に接続される。
したがって、図6に示すように、ステレオヘッドホンの左チャネルのボイス・コイルの抵抗成分である抵抗R3の一端が左チャネル正相出力端子9に接続され、抵抗R3の他端が左チャネル逆相出力端子10に接続され、ステレオヘッドホンの右チャネルのボイス・コイルの抵抗成分である抵抗R4の一端が右チャネル正相出力端子11に接続され、抵抗R4の他端が右チャネル逆相出力端子12に接続される。
抵抗R3の両端にA×2SL[V]が印加され、A×2SL[V]である左チャネル出力オーディオ信号に応じた音圧が、左チャネルのボイス・コイルから発生する。また、抵抗R4の両端にA×2SR[V]が印加され、A×2SR[V]である右チャネル出力オーディオ信号に応じた音圧が、右チャネルのボイス・コイルから発生する。
このように、図6のステレオアンプ101に4端子ヘッドホンを接続する場合、不具合は起こらない。しかしながら、図6のステレオアンプ101に3端子ヘッドホンを接続すると、以下のような問題が生じる。図9に3端子ヘッドホンのプラグの構成を示す。
当該プラグは、プラグ先端側から、左チャネル用正端子32、右チャネル用正端子33、および、共通端子34を備えている。このプラグが図6のステレオアンプ101に挿入されると、左チャネル用正端子32が左チャネル正相出力端子9に接続され、右チャネル用正端子33が右チャネル正相出力端子11に接続され、共通端子34が左チャネル逆相出力端子10および右チャネル逆相出力端子12に接続される。
したがって、左チャネル逆相出力端子10と右チャネル逆相出力端子12とが短絡接続されることになる。あるいは、当該プラグの参照符32で表される端子が負端子であって左チャネル逆相出力端子10に接続され、参照符33で表される端子が負端子であって右チャネル逆相出力端子12に接続され、参照符34で表される共通端子が左チャネル正相出力端子9および右チャネル正相出力端子11に接続されるならば、左チャネル正相出力端子9と右チャネル正相出力端子11とが短絡接続されることになる。
以下の説明においては、3端子ヘッドホンを接続すると、左チャネル逆相出力端子10と右チャネル逆相出力端子12とが短絡(ショート)接続されるものとする。
左チャネル逆相出力端子10の出力信号SL-と右チャネル逆相出力端子12の出力信号SR-とは、異なる電圧値をとる(図7参照)。また、通常、オーディオ信号をヘッドホン等の音声出力手段に出力するアンプの出力抵抗は、ほぼ零と考えてよい。
左チャネル逆相出力端子10と右チャネル逆相出力端子12とが短絡接続されると、左チャネル逆相出力端子10と右チャネル逆相出力端子12との間に大きな短絡電流が流れ、最悪の場合アンプが破損してしまう。また、アンプが破損しない場合でも左チャネル逆相出力端子10の出力信号SL-と右チャネル逆相出力端子12の出力信号SR-との中間レベルの信号が生成されるため大きなクロストークが発生してしまう。
そこで、3端子のヘッドホンを接続しても不具合が起こらないステレオアンプが実現された。このような第二の従来例のステレオアンプ102を図10に示す。なお、図6と同一の部分には同一の符号を付し、説明を省略する。なお、同図は3端子ヘッドホンが接続されている状態を示している。
第二の従来例のステレオアンプ102では、ローパスフィルタ6と左チャネル逆相出力端子10との間に抵抗R1を設け、ローパスフィルタ8と右チャネル逆相出力端子12との間に抵抗R2を設ける。なお、抵抗R1の抵抗値は、抵抗R3の抵抗値と等しくし、抵抗R2の抵抗値は、抵抗R4の抵抗値と等しくする。
第二の従来例のステレオアンプ102には3端子ヘッドホンが接続されるので、左チャネル逆相出力端子10と右チャネル逆相出力端子12とが短絡(ショート)接続されることになる。
第二の従来例のステレオアンプ102の出力端子から出力される信号SL+、SL-、SR+、およびSR-の電圧波形、ローパスフィルタ6の出力信号SL-’の電圧波形、並びにローパスフィルタ8の出力信号SR-’の電圧波形を図11に示す。なお、図中の破線は基準電位であり、その値は(VCC+ΔVCC)/2[V]である。
左チャネル正相出力端子9の出力信号SL+とローパスフィルタ6の出力信号SL-’とは、位相が互いに180°異なる信号である。また、抵抗R1の抵抗値と抵抗R3の抵抗値とが等しいので、左チャネル逆相出力端子10の電位は、左チャネル正相出力端子9とローパスフィルタ6の出力側との中間電位になる。したがって、左チャネル逆相出力端子10の出力信号SL-は(VCC+ΔVCC)/2[V]になる。
右チャネル正相出力端子11の出力信号SR+とローパスフィルタ8の出力信号SR-’とは、位相が互いに180°異なる信号である。また、抵抗R2の抵抗値と抵抗R4の抵抗値とが等しいので、右チャネル逆相出力端子12の電位は、右チャネル正相出力端子11とローパスフィルタ8の出力側との中間電位になる。したがって、右チャネル逆相出力端子12の出力信号SR-は(VCC+ΔVCC)/2[V]になる。
左チャネル逆相出力端子10の電位と右チャネル逆相出力端子12の電位とが等しいので、左チャネル逆相出力端子10と右チャネル逆相出力端子12とが短絡接続されてもアンプが破損するおそれがなく、クロストークも発生しない。すなわち、抵抗R1と抵抗R2とは、左チャネル逆相出力端子10の電位と右チャネル逆相出力端子12の電位とを等しくするための電圧降下を生成し、アンプの平衡出力を正常に保つ平衡用抵抗として機能する。
また、左チャネル出力オーディオ信号(SL+−SL-)は、A×SL[V]となり、右チャネル出力オーディオ信号(SR+−SR-)は、A×SR[V]となる。したがって、第二の従来例のステレオアンプ102は、第一の従来例のステレオアンプ101と同様に電源電圧の変動の影響を受けないアンプである。
さらにこの構成で4端子ヘッドホンを接続したものは、図12となる。この場合、当然のことながらオーディオ性能上の不具合は生じない。第二の従来例のステレオアンプ102も特許文献1に記載されている。
特開2003−87064号公報(公開日:平成15年3月20日)
しかしながら、第二の従来例のアンプにおいては、図12に示すように、4端子ヘッドホン接続時にヘッドホン負荷と直列に抵抗R1・R2という抵抗負荷が入る。したがって、ボイス・コイルの磁気エネルギーの消費量を無視できるとすると、ローパスフィルタ5およびローパスフィルタ6並びにローパスフィルタ7およびローパスフィルタ8の出力から供給される電力のうち4端子ヘッドホンの抵抗R3並びに抵抗R4で消費される電力の割合で決まる電力効率が、抵抗負荷がない場合に比べて半分になってしまっていた。言い換えれば、ヘッドホンに同じ電圧を発生させるためには、アンプの出力電圧を2倍にしなければならないという課題があった。この場合、4端子ヘッドホンの抵抗R3と抵抗R1とで消費される電力、並びに、4端子ヘッドホンの抵抗R4とR2とで消費される電力は、第一の従来例のステレオアンプの2倍となり、電力効率が劣化するという問題を生じている。
本発明は、上記課題に鑑みて成されたものであり、その目的は、4つの出力端子のうちの2つを正常に短絡接続可能とするとともに、当該短絡接続を行わないときに電力効率の低下を軽減することのできるアンプを実現することにある。
本発明に係るアンプは、上記課題を解決するために、入力信号を増幅し、その増幅信号を各平衡出力として出力する、複数の増幅器と、複数の増幅器の各平衡出力にそれぞれ対応して設けられた複数の出力端子と、一方の入力が共通化している第一プラグを接続したときのショートを防止するための、複数の増幅器の一方の平衡出力と、それらに対応する出力端子との間にそれぞれ設けられた平衡化抵抗と、各平衡化抵抗を短絡するか否かをそれぞれ切り替える第一スイッチと、各平衡化抵抗に接続された各出力端子の電圧値を検出して比較する比較部と、比較部からの比較結果に基づく判定により各第一スイッチの切り替えを制御する制御部とを有していることを特徴としている。
上記アンプでは、制御部は、各平衡化抵抗に接続された各出力端子の電圧値が同一と判定したときに、第一スイッチを制御して、各平衡化抵抗を第一プラグのために機能させるものであってもよい。
上記アンプにおいては、制御部は、各平衡化抵抗に接続された各出力端子の電圧値が相違すると判定したときに、第一スイッチを制御して、各平衡化抵抗を短絡させるものであってもよい。
上記アンプでは、制御部は、判定のまえには、各平衡化抵抗が短絡しない状態に第一スイッチを制御するものであってもよい。
上記アンプにおいては、複数の増幅器への入力を入力信号と他の信号との間にてそれぞれ切り替える第二スイッチと、所定の検出用信号を生成して、複数の増幅器の一方における、他の信号として出力する信号発生部とを有し、制御部は、判定のまえには、複数の増幅器への入力を他の信号にそれぞれ切り替えるように第二スイッチを制御するものであってもよい。
上記アンプでは、制御部は、判定のあとには、複数の増幅器への入力を入力信号にそれぞれ切り替えるように第二スイッチを制御するものであってもよい。
本発明に係る他のアンプは、前記課題を解決するために、第1入力信号を非反転増幅して出力する正相増幅手段及び第1入力信号を反転増幅して出力する逆相増幅手段からなる第1入力信号増幅手段と、第2入力信号を非反転増幅して出力する正相増幅手段及び第2入力信号を反転増幅して出力する逆相増幅手段からなる第2入力信号増幅手段と、前記第1入力信号増幅手段の前記正相増幅手段の出力側に接続される第1出力端子と、前記第2入力信号増幅手段の前記正相増幅手段の出力側に接続される第2出力端子と、前記第1入力信号増幅手段の前記逆相増幅手段の出力側に接続される第3出力端子と、前記第2入力信号増幅手段の前記逆相増幅手段の出力側に接続される第4出力端子と、を備え、4端子のプラグが装着されたとき前記それぞれの4つの出力端子がそれぞれ接続され、3端子のプラグが装着されたとき前記プラグの3端子の内の2端子に対して前記第1出力端子及び前記第2出力端子が接続され、前記プラグの3端子の内の残りの1端子が前記第3出力端子及び前記第4出力端子に共通接続されることが前提になされ、前記3端子のプラグが装着されたとき実質的に第3出力端子と第4出力端子とをショート状態になさしめるための2つの抵抗と、前記抵抗の抵抗作用を無効化する抵抗無効化手段とを備え、前記4端子のプラグが装着されたとき、前記抵抗無効化手段を作動せしめる信号出力装置において、前記第3出力端子の出力電圧と前記第4出力端子の出力電圧とを比較する比較手段と、第3入力信号を生成する第3入力信号生成手段と、前記第1入力信号入力部に前記第1入力信号の替わりに前記第3入力信号を入力可能にする切り替え手段と、前記第3入力信号が入力されたときの前記比較手段の比較結果に対応して前記抵抗無効化手段を作動させるか非作動させるかを決定する抵抗無効化手段の制御手段と、を設けたことを特徴としている。
上記の発明によれば、抵抗が挿入されている側の2つの出力端子どうしが短絡接続される場合に、短絡開放手段を、抵抗の両端間を開放する状態に切り替えることにより、当該2つの出力端子のそれぞれに流れる電流は、全て抵抗に流れる。従って、当該抵抗は、短絡接続された2つの出力端子の電位を等しくするための電圧降下を生成するため、2つの出力端子間の短絡接続を問題なく実現することができる。
また、抵抗が挿入されている側の2つの出力端子どうしが短絡接続されない場合には、短絡開放手段を、抵抗の両端間を短絡する状態に切り替えることにより、当該抵抗での電力消費を行わないようにすることができる。
本発明に係るアンプの制御方法は、前記課題を解決するために、入力信号を増幅し、その増幅信号を各平衡出力として出力する、複数の増幅器と、複数の増幅器の各平衡出力にそれぞれ対応して設けられた複数の出力端子と、一方の入力が共通化している第一プラグのための、複数の増幅器の一方の平衡出力と、それらに対応する出力端子との間にそれぞれ設けられた平衡化抵抗とを有するアンプの制御方法であって、各平衡化抵抗に接続された各出力端子の電圧値を検出して比較し、比較部からの比較結果に基づく判定により、各平衡化抵抗を短絡するか否かをそれぞれ切り替えることを特徴としている。
上記アンプの制御方法では、各平衡化抵抗に接続された各出力端子の電圧値が同一と判定されたときに、各平衡化抵抗を第一プラグのために機能させてもよい。
上記アンプの制御方法においては、各平衡化抵抗に接続された各出力端子の電圧値が相違すると判定されたときに、各平衡化抵抗を短絡してもよい。
上記アンプの制御方法では、判定のまえには、各平衡化抵抗が短絡しない状態にしてもよい。
上記アンプの制御方法においては、所定の検出用信号を生成し、判定のまえには、複数の増幅器の一方に、所定の検出用信号を入力信号から切り替えて入力してもよい。
上記アンプの制御方法では、判定のあとには、複数の増幅器への入力を入力信号にそれぞれ切り替えてもよい。
本発明に係るプログラムは、前記課題を解決するために、上記の何れかに記載のアンプの各構成をコンピュータにて実行可能に記載したことを特徴としている。
本発明に係る他のプログラムは、前記課題を解決するために、上記の何れかに記載のアンプの制御方法の各ステップをコンピュータにて実行可能に記載したことを特徴としている。
本発明に係る記録媒体は、前記課題を解決するために、上記の何れかのプログラムをコンピュータにて読み取り可能に記録したものであることを特徴としている。
また、本発明に係るアンプは、上記の構成において、前記出力端子には、4端子ヘッドホンのプラグおよび3端子ヘッドホンのプラグ(第一プラグ)が接続可能であり、前記4端子ヘッドホンが接続される場合は、前記4端子ヘッドホンの前記プラグの各端子が前記出力端子のそれぞれと1対1で接続され、前記3端子ヘッドホンが接続される場合は、前記3端子ヘッドホンの前記プラグの各端子のうち2つは前記抵抗(平衡用抵抗)が挿入されていない2つの前記出力端子と接続され、他の1つは前記抵抗が挿入されている2つの前記出力端子と共通に接続されることが好ましい。
上記の発明によれば、4端子ヘッドホンのプラグを接続し、上記第1入力信号増幅手段における信号と上記第2入力信号増幅手段における信号とが異なる場合、上記抵抗を用いないため電力効率がよく、さらに、3端子ヘッドホンのプラグを接続した場合、抵抗が平衡用抵抗として機能するので、従来と変わらないセパレーション等のオーディオ性能を確保することのできるアンプを実現することができるという効果を奏する。
さらに、本発明に係るアンプは、上記の構成において、前記第1入力信号および前記第2入力信号は2値量子化信号であり、前記第1入力信号増幅手段および前記第2入力信号増幅手段はスイッチング増幅回路であり、前記第1入力信号増幅手段および前記第2入力信号増幅手段のそれぞれの前記正相増幅手段および前記逆相増幅手段の出力にローパスフィルタが接続され、前記抵抗および前記短絡開放手段は、前記抵抗が挿入されている前記出力端子と、当該出力端子に対応して設けられた前記ローパスフィルタとの間に接続されることが好ましい。
上記の発明によれば、2値量子化信号をスイッチング増幅回路で増幅してからローパスフィルタで2値量子化信号をアナログ信号に変換して4つの出力端子から出力するステレオのディジタルアンプにおいて、4つの出力端子のうちの2つを正常に短絡接続可能とするとともに、当該短絡接続を行わないときに電力効率の低下を軽減することができるという効果を奏する。
また、本発明に係るアンプは、上記の構成において、前記各抵抗が挿入されている側の出力端子の電圧をディジタルの電圧信号に変換するA/D変換手段を備えており、前記比較手段は、上記各ディジタルの電圧信号を比較することが好ましい。
上記の発明によれば、上記A/D変換手段は、前記各抵抗が挿入されている側の出力端子の電圧をディジタルの電圧信号に変換する。そして、上記比較手段は、上記各ディジタルの電圧信号を比較する。アナログの電圧信号を比較すると、比較するために構成される回路は複雑となる。このため、前記A/D変換手段は、前記比較手段によって比較する各電圧をアナログの電圧信号からディジタルの電圧信号に変換する。そして、前記比較手段は、各ディジタルの電圧信号を比較することにより、簡単な回路構成で比較することができる。
さらに、本発明に係るプログラムは、上記課題を解決するために、上記発明に係るアンプが備える前記比較手段の前記抵抗が挿入されている側の2つの出力端子の各電圧どうしを比較するという動作と、前記制御手段の前記切り替え動作を制御するという動作とをコンピュータに実行させることを特徴としている。
また、本発明に係るプログラムを記録した記録媒体は、上記課題を解決するために、上記本発明に係るプログラムを記録したことを特徴としている。
ところで、上記アンプ内の比較手段・制御手段は、ハードウェアで実現してもよいし、プログラムをコンピュータに実行させることによって実現してもよい。具体的には、本発明に係るプログラムは、比較手段・制御手段としてコンピュータを動作させるプログラムであり、本発明に係る記録媒体には、当該プログラムが記録されている。
これらのプログラムがコンピュータによって実行されると、当該コンピュータは、上記比較手段・制御手段として動作する。したがって、上記アンプと同様に、比較・短絡開放手段の制御をすることができる。
本発明に係るアンプは、以上のように、入力信号を増幅し、その増幅信号を各平衡出力として出力する、複数の増幅器と、複数の増幅器の各平衡出力にそれぞれ対応して設けられた複数の出力端子と、一方の入力が共通化している第一プラグを接続したときのショートを防止するための、複数の増幅器の一方の平衡出力と、それらに対応する出力端子との間にそれぞれ設けられた平衡化抵抗と、各平衡化抵抗を短絡するか否かをそれぞれ切り替える第一スイッチと、各平衡化抵抗に接続された各出力端子の電圧値を検出して比較する比較部と、比較部からの比較結果に基づく判定により、各第一スイッチの切り替えを制御する制御部とを備えている構成である。
それゆえ、上記構成は、複数、例えば4つの出力端子のうちの2つに接続された各平衡用抵抗を正常に短絡接続することを短時間にかつ自動的に可能にするとともに、当該短絡接続を行わないときに電力効率の低下を軽減させることのできるアンプを実現することができるという効果を奏する。
本発明の実施の各形態について図1ないし図4に基づいて説明すると以下の通りである。なお、本実施の各形態においては、前記従来の技術で説明した構成と同じ部材には同じ符号を付し、その説明を省略する。
本実施の形態のステレオアンプ(アンプ)51を図1に示す。ステレオアンプ51は、図10および図12のステレオアンプ102に加えて、抵抗R1に対し並列にスイッチ(短絡開放手段)SW13と、抵抗R2に対し並列にスイッチ(短絡開放手段)SW14とがそれぞれ設けられている。さらに、ステレオアンプ102の各演算増幅器1、2への入力を切り替えるSW15と、各演算増幅器3、4への入力を切り替えるSW16とがそれぞれ設けられている。その上、上記スイッチSW13、スイッチSW14、スイッチSW15、スイッチSW16の開閉をそれぞれ制御するために、マイクロコンピュータ(以下、マイコンと称する)40を備えている。
各スイッチSW13、14により、左チャネル逆相出力端子10は、抵抗R1とスイッチSW13とからなる並列回路の一端に接続され、右チャネル逆相出力端子12は、抵抗R2とスイッチSW14とからなる並列回路の一端に接続される。すなわち、当該並列回路は、左チャネル逆相出力端子10と当該出力端子に対応して設けられたローパスフィルタ6との間、および、右チャネル逆相出力端子12と当該出力端子に対応して設けられたローパスフィルタ8との間に接続される。各スイッチSW15、16によりステレオアンプ51は音楽等を示す信号か、一定の検出用信号かを選択することができる。
また、上記マイコン40は、第1A/D変換部41と、第2A/D変換部42と、比較部43と、第一切り替え制御部44と、第二切り替え制御部45と、信号発生回路46とを備えている。上記マイコン40は、CPUが記憶装置に格納されたプログラムを実行し、図示しない入出力回路などの周辺回路を制御することによって実現される機能ブロックである。
第1A/D変換部41は、左チャネル逆相出力端子10におけるアナログの電圧信号を検出し、上記アナログの電圧信号をディジタルの電圧信号(以下、第1ディジタル信号と称する)に変換する。
第2A/D変換部42は、右チャネル逆相出力端子12におけるアナログの電圧信号を検出し、上記アナログの電圧信号をディジタルの電圧信号(以下、第2ディジタル信号と称する)に変換する。
比較部43は、上記第1A/D変換部41から出力される上記第1ディジタル信号と上記第2A/D変換部42から出力される上記第2ディジタル信号とを比較する。
第一切り替え制御部44は、比較部43から比較した結果を受け付け、上記結果に基づいてスイッチSW13およびスイッチSW14の開閉を制御する。
信号発生回路46は所定の検出用信号を出力する。第二切り替え制御部45は信号切り替えのための各スイッチSW15、SW16を制御し、各演算増幅器1、2および各演算増幅器3、4に対し、所定の検出用信号を入力するか本来のオーディオ信号を入力するかを切り替える。
ステレオアンプ51は、3端子ヘッドホンまたは4端子ヘッドホンが接続されている状態において、マイコン40に予め記憶されているプログラムに沿って、後述する本再生を行う前に、短い時間、後述する仮再生を行う。なお、上記本再生とは、利用者が所望とする音声・音楽を再生することである。また、上記仮再生とは、上記本再生を行う前に行うことによって、3端子か4端子のどちらの端子のヘッドホンが接続されているのかを判別するために行う再生をいう。なお、ステレオアンプ51が、上記仮再生を行うとき、スイッチSW13およびスイッチSW14は、開放状態で、スイッチSW15およびスイッチSW16は、上側の所定の検出用信号の入力側を選択した状態である。
次に、3端子ヘッドホンを接続した場合におけるステレオアンプ51の状態について説明する。
3端子ヘッドホンは、図9に示すものと同じものであり、ステレオアンプ51に接続されると、前述と同様、3端子ヘッドホンのプラグの各端子のうち、2つは左チャネル正相出力端子9と右チャネル正相出力端子11とに1つずつ接続され、他の1つの端子は左チャネル逆相出力端子10および右チャネル逆相出力端子12に共通に接続される。
なお、抵抗R1が左チャネル正相出力端子9側に挿入され、抵抗R2が右チャネル正相出力端子11側に挿入される構成もあり得るので、一般には、3端子ヘッドホンのプラグの各端子のうち、2つは抵抗R1および抵抗R2が挿入されていない2つの出力端子と接続され、他の1つは抵抗R1および抵抗R2が挿入されている2つの出力端子と共通に接続される。
第二切り替え制御部45は、図2に示すように、3端子ヘッドホンをステレオアンプ51に接続した場合、まず、各スイッチSW15、SW16を上側に切り替え、一方のチャンネルは信号発生回路46からの所定の検出用信号を選択し、他方のチャンネルは接地して無信号を入力する。
マイコン40は、上記仮再生を行うことによって、左チャネル逆相出力端子10および右チャネル逆相出力端子12におけるアナログの電圧信号を検出する。したがって、第1A/D変換部41は、左チャネル逆相出力端子10におけるアナログの電圧信号を検出し、アナログの電圧信号を第1ディジタル信号に変換する。そして、第1A/D変換部41は、上記第1ディジタル信号を比較部43に送る。
また、第2A/D変換部42は、右チャネル逆相出力端子12におけるアナログの電圧信号を検出し、アナログの電圧信号を第2ディジタル信号に変換する。そして、第2A/D変換部42は、上記第2ディジタル信号を比較部43に送る。
その後、比較部43は、上記第1ディジタル信号と上記第2ディジタル信号とを比較する。そして、比較部43は、上記比較した結果を第一切り替え制御部44に送る。なお、ステレオアンプ51に3端子ヘッドホンが接続されている場合、左チャネル逆相出力端子10と右チャネル逆相出力端子12とは短絡接続されているため、左チャネル逆相出力端子10の電位と右チャネル逆相出力端子12の電位とが互いに等しい。このため、上記第1ディジタル信号と上記第2ディジタル信号とは同じ信号となる。したがって、比較部43は、上記比較した結果として、両信号が同じであるという情報に基づいた信号を第一切り替え制御部44に送る。
第一切り替え制御部44は、比較部43から上記情報に基づいた信号を受け付けると、スイッチSW13およびスイッチSW14を開放状態にする。さらに、第二切り替え制御部45は、SW15、SW16を下側に切り替え、本来の信号を選択する。図2はこの状態を示している。
このとき、左チャネル逆相出力端子10を流れる電流は、全て抵抗R1を流れ、右チャネル逆相出力端子12を流れる電流は、全て抵抗R2を流れる。つまり、抵抗R1およびR2は平衡用抵抗として機能する。このため、全体の回路図は第二の従来例の図10と同じになる。
図2に示すステレオアンプ51の各出力端子から出力される信号SL+、SL-、SR+、およびSR-の電圧波形、ローパスフィルタ6の出力信号SL-’の電圧波形、並びにローパスフィルタ8の出力信号SR-’の電圧波形は図11と同じになる。なお、図中の破線は基準電位であり、その値は(VCC+ΔVCC)/2[V]である。
左チャネル正相出力端子9の出力信号SL+とローパスフィルタ6の出力信号SL-’とは、位相が互いに180°異なる信号である。また、抵抗R1の抵抗値と抵抗R3の抵抗値とが等しくなるように設定されているので、左チャネル逆相出力端子10の電位は、左チャネル正相出力端子9とローパスフィルタ6の出力側との中間電位になる。したがって、左チャネル逆相出力端子10の出力信号SL-は(VCC+ΔVCC)/2[V]になる。
右チャネル正相出力端子11の出力信号SR+とローパスフィルタ8の出力信号SR-’とは、位相が互いに180°異なる信号である。また、抵抗R2の抵抗値と抵抗R4の抵抗値とが等しくなるように設定されているので、右チャネル逆相出力端子12の電位は、右チャネル正相出力端子11とローパスフィルタ8の出力側との中間電位になる。したがって、右チャネル逆相出力端子12の出力信号SR-は(VCC+ΔVCC)/2[V]になる。
左チャネル逆相出力端子10の電位と右チャネル逆相出力端子12の電位とが等しいので、左チャネル逆相出力端子10と右チャネル逆相出力端子12とが短絡接続されても、アンプが破損するおそれがなく、クロストークも発生しない。
また、左チャネル出力オーディオ信号(SL+−SL-)はA×SL[V]となり、右チャネル出力オーディオ信号(SR+−SR-)はA×SR[V]となる。したがって、3端子ヘッドホンを接続した本実施の形態のステレオアンプ51は、第一の従来例のステレオアンプ101と同様に電源電圧の変動の影響を受けないアンプである。
次に、4端子ヘッドホンを接続した場合のステレオアンプ51の状態について図3を用いて説明する。なお、以下の説明は、利用者が4端子ヘッドホンを用いてステレオ音声を聴くということを前提とする。
4端子ヘッドホンは、図8に示すものと同じものであり、ステレオアンプ51に接続されると、前述と同様、4端子ヘッドホンのプラグの各端子はステレオアンプ51の出力端子のそれぞれと1対1で接続される。
第二切り替え制御部45はスイッチSW15、スイッチSW16を上側に切り替え、一方のチャンネルは信号発生回路46からの所定の検出用信号を選択し、他方のチャンネルは接地して無信号を入力する。
そして、マイコン40は、上記仮再生を行うことにより、左チャネル逆相出力端子10および右チャネル逆相出力端子12の電圧信号を検出する。したがって、第1A/D変換部41は、左チャネル逆相出力端子10におけるアナログの電圧信号を検出し、上記アナログの電圧信号をディジタルの電圧信号(第1ディジタル信号)に変換する。そして、第1A/D変換部41は、上記第1ディジタル信号を比較部43に送る。また、第2A/D変換部42は、右チャネル逆相出力端子12におけるアナログの電圧信号を検出し、上記アナログの電圧信号をディジタルの電圧信号(第2ディジタル信号)に変換する。そして、第2A/D変換部42は、上記第2ディジタル信号を比較部43に送る。
その後、比較部43は、第1ディジタル信号と上記第2ディジタル信号とを比較する。そして、比較部43は、上記比較した結果を第一切り替え制御部44に送る。なお、ステレオアンプ51に4端子ヘッドホンが接続されている場合、左チャネル逆相出力端子10は、左チャネル正相出力端子9と、抵抗R3を介して接続されており、右チャネル逆相出力端子12は、右チャネル正相出力端子11と、抵抗R4を介して接続されている。
このため、左チャネル逆相出力端子10と右チャネル逆相出力端子12とは、前記の、それぞれ入力されている、所定の検出用信号と接地による無信号とによって、互いに異なる電圧信号を検出することとなる。
したがって、比較部43は、上記比較した結果として、左チャネル逆相出力端子10における電圧信号と右チャネル逆相出力端子12における電圧信号とが異なっているという情報に基づく信号を第一切り替え制御部44に送る。
第一切り替え制御部44は、比較部43から上記情報に基づく信号を受け付けると、スイッチSW13およびスイッチSW14を短絡状態にする。さらに、第二切り替え制御部45は、スイッチSW15、スイッチSW16を下側に切り替え、本来、増幅するべき信号を選択する。図3はこの状態を示している。
このとき、左チャネル逆相出力端子10を流れる電流は全てスイッチSW13を流れ、右チャネル逆相出力端子12を流れる電流は全てスイッチSW14を流れる。このため、全体の回路図は、図6に示す第一の従来例のステレオアンプ101と同じになる。
また、左チャネル正相出力端子9の出力信号SL+の電圧波形、左チャネル逆相出力端子10の出力信号SL-の電圧波形、右チャネル正相出力端子11の出力信号SR+の電圧波形および、右チャネル逆相出力端子12の出力信号SR-の電圧波形は図7と同じになる。なお、図中の破線は基準電位であり、その値は(VCC+ΔVCC)/2[V]である。
このため、第二の従来例のステレオアンプ102に4端子ヘッドホンを接続した場合の図12に比べて、ヘッドホンと直列に挿入される抵抗がなくなりステレオアンプ51の出力電圧が全てヘッドホンにかかることとなる。このため、ステレオアンプ51は、第二の従来例のステレオアンプ102と比べて電力効率を2倍とすることができる。そして、当然のことながら4端子ヘッドホンを接続しても何ら不具合は生じない。
次に、図4に示すフローチャートを参照しながら、本実施の形態におけるステレオアンプ内のマイコン40で実行される処理(仮再生)の流れについて説明する。
まず、ステップ1(以降、S1のように称する)において、ステレオアンプ51は、スイッチSW13およびスイッチSW14を開放状態にしておき、スイッチSW15およびスイッチSW16を上側(測定モード)選択とする。
S2において、信号発生回路46で所定の検出用信号(図4では、単に信号と記載)を発生させてスイッチSW15の上側に印加する。一方、マイコン40内の第1A/D変換部41は、左チャネル逆相出力端子10の電圧信号を検出する。また、マイコン40内の第2A/D変換部42は、右チャネル逆相出力端子12の電圧信号を検出する。その後、処理はS3へ移行する。
S3において、第1A/D変換部41および第2A/D変換部42は、検出したアナログの電圧信号をディジタルの電圧信号(上記第1ディジタル信号および第2ディジタル信号)に変換する。その後、処理はS4へ移行する。
S4において、比較部43は、上記第1ディジタル信号と上記第2ディジタル信号とを比較する。上記比較した結果、上記第1ディジタル信号と上記第2ディジタル信号とが同一のディジタル信号である場合、処理はS5へ移行する。また、上記比較した結果、上記第1ディジタル信号と上記第2ディジタル信号とが互いに異なるディジタル信号である場合、処理はS8へ移行する。
S5において、比較部43は、上記第1ディジタル信号と上記第2ディジタル信号とが全て同じであると判断すると、両信号が同じであるという情報に基づき、装着されたヘッドホンは3端子と判定して、その判定結果を示す上記情報に基づく信号を第一切り替え制御部44に送る。その後、処理はS6へ移行する。
S6において、第一切り替え制御部44は、上記情報に基づく信号を受け付けると、スイッチSW13およびスイッチSW14の開閉を制御する。つまり、第一切り替え制御部44は、両信号が同じであるという情報に基づく信号を受け付けると、スイッチSW13およびスイッチSW14を開放状態にする。
S7において、第二切り替え制御部45は、上記情報に基づく信号を受け付けると、の切り替え信号をスイッチSW15、スイッチSW16に送り、スイッチSW15、スイッチSW16が受け付けると、スイッチSW15、スイッチSW16は下側に切り替えられ、本来、増幅する信号が選択される。
一方、S8において、比較部43は、上記第1ディジタル信号と上記第2ディジタル信号とが互いに異なると判断すると、両信号が異なっているという情報に基づき、装着されたヘッドホンは4端子と判定して第一切り替え制御部44に送る。その後、処理はS9へ移行する。
S9において、第一切り替え制御部44は、上記情報に基づく信号を受け付けると、スイッチSW13およびスイッチSW14の開閉を制御する。つまり、第一切り替え制御部44は、両信号が異なっているという情報に基づく信号を受け付けると、スイッチSW13およびスイッチSW14を短絡状態にする。
S10において、第二切り替え制御部45は、上記情報に基づく信号を受け付けると、切り替え信号をスイッチSW15、スイッチSW16に送り、スイッチSW15、スイッチSW16が受け付けると、スイッチSW15、スイッチSW16は下側に切り替えられ、本来増幅する信号が選択される。
以上により、4端子ヘッドホンのプラグを接続し、上記第1入力信号増幅手段における信号と上記第2入力信号増幅手段における信号とが異なる場合、上記抵抗を用いないため電力効率がよく、さらに、3端子ヘッドホンのプラグを接続した場合、抵抗が平衡用抵抗として機能するので、従来と変わらないセパレーション等のオーディオ性能を確保することのできるステレオアンプを実現することができる。また3端子、4端子の判別を自動的にかつ高速で行うことができる。
また、比較部43による比較は、再生するたびに行わなくてもよい。具体的には、例えば、本発明に係るアンプに接続する再生装置(例えば、CD、MDが挙げられる)のディスクを入れ替えたときに比較を行うということが挙げられる。
また、スイッチSW13、スイッチSW14、スイッチSW15、およびスイッチSW16としては、例えば、機械的なスイッチやMOSトランジスタを使用した電気的なスイッチが挙げられるが、抵抗R1およびR2の両端間の短絡と開放との切り替え動作が可能なものであれば何でもよい。
さらに、上述した本実施の形態のステレオアンプ51は、2値量子化信号を入力するディジタルアンプであるが、これに限られない。つまり、本実施の形態に係るステレオアンプ51は、アナログオーディオ信号を入力するアナログアンプの形態としてもよく、また、アナログオーディオ信号を入力する場合も、2値量子化信号を入力する場合と同様の効果を奏する。
また、本発明に係るステレオアンプ51は、マイコン40内でアナログ/ディジタル変換を行って、比較部43によって第1ディジタル信号と第2ディジタル信号とを比較しているが、比較部43における比較は、ディジタル信号に限られない。つまり、本発明に係るステレオアンプは、アナログの電圧信号を検出して、そのまま比較部43における比較を行ってもよい。
さらに、本発明に係るステレオアンプ51は、利用者が4端子ヘッドホンを用いて、ステレオ音声を聴く場合、スイッチSW13およびSW14が短絡状態となるように制御する。そして、第1入力信号増幅手段における電圧は、全て抵抗R3にかかり、第2入力信号増幅手段における電圧は、全て抵抗R4にかかる。これに反して、本発明に係るステレオアンプ51は、利用者が3端子ヘッドホンを用いて、ステレオ音声またはモノラル音声を聴く、あるいは、利用者が端子ヘッドホンを用いてモノラル音声を聴く場合、スイッチSW13およびスイッチSW14が開放状態となるように制御する。
そして、第1入力信号増幅手段における電圧は、抵抗R1およびR3にかかり、第2入力信号増幅手段における電圧は、抵抗R2およびR4にかかる。つまり、利用者が4端子ヘッドホンを用いてステレオ音声を聴く場合における抵抗R3および抵抗R4に流れる電流は、利用者が3端子ヘッドホンを用いて、ステレオ音声またはモノラル音声を聴く、あるいは、利用者が4端子ヘッドホンを用いて、モノラル音声を聴く場合に比べて多い。
したがって、利用者が4端子ヘッドホンを用いて、ステレオ音声を聴く場合の音量は、同じ電源電圧で利用者が3端子ヘッドホンを用いて、ステレオ音声またはモノラル音声を聴く、あるいは、4端子ヘッドホンを用いて、モノラル音声を聴く場合の音量よりも大きくなる。このため、比較部43が、4端子ヘッドホンが接続されたと判断した場合、つまり、比較部43において上記第1ディジタル信号と上記第2ディジタル信号とを比較した結果、異なる信号であると判断した場合、マイコン40は、ステレオアンプ51の音量を数ステップ下げる処理を行う構成を備えていてもよい。
また、本実施の形態では1ビットオーディオアンプのディジタルアンプについての例を示したので、演算増幅器1および2の後段にローパスフィルタ5および6が設けられ、演算増幅器3および4の後段にローパスフィルタ7および8が設けられているが、抵抗とスイッチとが並列に接続される構成を用いて、2つの正相出力端子間あるいは2つの逆相出力端子間の短絡接続を正常に実現させるという機能を達成する上では、これらのローパスフィルタは必ずしも必要であるとは限らない。演算増幅器と正相あるいは逆相出力端子との間に他の回路要素がある場合も同様である。
従って、この意味では、第1出力端子(実施の形態では左チャネル正相出力端子9)は第1入力信号増幅手段の正相増幅手段(実施の形態では演算増幅器1)の出力側に接続されていればよく、第2出力端子(実施の形態では右チャネル正相出力端子11)は第2入力信号増幅手段の正相増幅手段(実施の形態では演算増幅器3)の出力側に接続されていればよく、第3出力端子(実施の形態では左チャネル逆相出力端子10)は第1入力信号増幅手段の逆相増幅手段(実施の形態では演算増幅器2)の出力側に接続されていればよく、第4出力端子(実施の形態では右チャネル逆相出力端子12)は第2入力信号増幅手段の逆相増幅手段(実施の形態では演算増幅器4)の出力側に接続されていればよい。各増幅手段の出力端子と第1〜第4出力端子との間に介在する要素は、抵抗とスイッチとの上記並列回路以外にあってもなくてもよい。
本発明に係る上記ステレオアンプ51は、各抵抗R1・R2が挿入されている側の2つの各出力端子10・12あるいは各出力端子9・11どうしが短絡接続される場合に、スイッチSW13およびスイッチSW14を各抵抗R1・R2の両端間を開放する状態に切り替えることにより、当該2つの出力端子のそれぞれに流れる電流は、全て各抵抗R1・R2に流れる。従って、当該各抵抗R1・R2は、短絡接続された2つの出力端子の電位を等しくするための電圧降下を生成するため、2つの出力端子間の短絡接続を問題なく実現することができる。また、各抵抗R1・R2が挿入されている側の2つの出力端子どうしが短絡接続されない場合には、スイッチSW13およびスイッチSW14を抵抗の両端間を短絡する状態に切り替えることにより、当該各抵抗R1・R2での電力消費を行わないようにすることができる。
さらに、上記比較部43は、上記左チャネル逆相出力端子10と上記右チャネル逆相出力端子12とにおける電圧、あるいは、上記左チャネル正相出力端子9と上記右チャネル正相出力端子11とにおける電圧を検出し、上記左チャネル逆相出力端子10の電圧と上記右チャネル逆相出力端子12の電圧とを比較する、あるいは、上記左チャネル正相出力端子9の電圧と上記右チャネル正相出力端子11の電圧とを比較する。そして、上記第一切り替え制御部44は、上記比較部43によって比較した結果に基づいて、上記スイッチSW13およびスイッチSW14を制御する。
これによれば、各抵抗R1・R2が挿入されている側の2つの出力端子どうしが短絡接続されている場合、上記左チャネル逆相出力端子10の電圧および上記右チャネル逆相出力端子12の電圧、あるいは、上記左チャネル正相出力端子9の電圧および上記右チャネル正相出力端子11の電圧は、同じ電圧となる。また、抵抗R1・R2が挿入されている側の2つの出力端子どうしが短絡接続されない場合、上記左チャネル逆相出力端子10の電圧と上記右チャネル逆相出力端子12の電圧とは、あるいは、上記左チャネル正相出力端子9の電圧と上記右チャネル正相出力端子11の電圧とは、互いに異なる電圧となる。
このため、上記比較部43が、上記左チャネル逆相出力端子10の電圧および上記右チャネル逆相出力端子12の電圧、あるいは、上記左チャネル正相出力端子9の電圧および上記右チャネル正相出力端子11の電圧をそれぞれ検出し、互いに比較することによって、抵抗R1・R2が挿入されている側における2つの出力端子どうしの接続状態が判別できる。この判別した結果に基づいて、上記第一切り替え制御部44は、上記スイッチSW13およびSW14を制御する。つまり、上記第一切り替え制御部44は、上記結果に基づいて上記スイッチSW13およびSW14を短絡状態、あるいは、開放状態にする。
これにより、4つの出力端子のうち、2つを正常に短絡接続可能とするとともに、当該短絡接続を行わないときに電力効率を低下させずに済み、利用者がスイッチSW13およびスイッチSW14を操作する手間を省いたステレオアンプを実現することができるという効果を奏する。
また、本発明に係るステレオアンプは、上記の構成において、前記出力端子には、4端子ヘッドホンおよび3端子ヘッドホンのプラグが接続可能であり、前記4端子ヘッドホンが接続される場合は、前記4端子ヘッドホンの前記プラグの各端子が前記出力端子のそれぞれと1対1で接続され、前記3端子ヘッドホンが接続される場合は、前記3端子ヘッドホンの前記プラグの各端子のうち2つは前記抵抗R1・R2が挿入されていない2つの前記出力端子と接続され、他の1つは前記抵抗R1・R2が挿入されている2つの前記出力端子と共通に接続されることが好ましい。
上記の発明によれば、4端子ヘッドホンのプラグを接続し、上記第1入力信号増幅手段における信号と上記第2入力信号増幅手段における信号とが異なる場合、上記抵抗R1・R2を用いないため電力効率がよく、さらに、3端子ヘッドホンのプラグを接続した場合、抵抗R1・R2が平衡用抵抗として機能するので従来と変わらないセパレーション等のオーディオ性能を確保することのできるアンプを実現することができるという効果を奏する。
さらに、本発明に係るアンプは、上記の構成において、前記第1入力信号および前記第2入力信号は2値量子化信号であり、前記第1入力信号増幅手段および前記第2入力信号増幅手段はスイッチング増幅回路であり、前記第1入力信号増幅手段および前記第2入力信号増幅手段のそれぞれの前記演算増幅器1・3および前記演算増幅器2・4の出力にローパスフィルタが接続され、前記抵抗R1・R2および前記スイッチSW13およびSW14は、前記抵抗R1・R2が挿入されている前記出力端子と、当該出力端子に対応して設けられた前記ローパスフィルタとの間に接続されることが好ましい。
上記の発明によれば、2値量子化信号をスイッチング増幅回路で増幅してからローパスフィルタで2値量子化信号をアナログ信号に変換して4つの出力端子から出力するステレオのディジタルアンプにおいて、4つの出力端子のうちの2つを正常に短絡接続可能とするとともに、当該短絡接続を行わないときに電力効率の低下を軽減することができるという効果を奏する。
また、本発明に係るアンプは、上記の構成において、前記各抵抗R1・R2が挿入されている側の出力端子10・12および出力端子9・11の電圧をディジタルの電圧信号に変換する第1A/D変換部41と第2A/D変換部42とを備えており、前記比較部43は、上記各ディジタルの電圧信号を比較することが好ましい。
上記の発明によれば、上記第1A/D変換部41と上記第2A/D変換部42とは、前記抵抗R1・R2が挿入されている側の出力端子10・12および出力端子9・11の電圧をディジタルの電圧信号に変換する。そして、上記比較部43は、上記各ディジタルの電圧信号を比較する。アナログの電圧信号を比較すると、比較するために構成される回路は複雑となる。このため、前記第1A/D変換部41と第2A/D変換部42とは、前記比較部43によって比較する各電圧をアナログの電圧信号からディジタルの電圧信号に変換する。そして、前記比較部43は、各ディジタルの電圧信号を比較することにより、簡単な回路構成で比較することができる。
さらに、本発明に係るプログラムは、上記課題を解決するために、上記発明に係るアンプが備える前記比較部43における、前記各抵抗R1・R2が挿入されている側の2つの出力端子の各電圧どうしを比較するという動作と、前記第一切り替え制御部44の前記切り替え動作を制御するという動作とをコンピュータに実行可能に記載されたものであることを特徴としている。
また、本発明に係るプログラムを記録した記録媒体は、上記課題を解決するために、上記本発明に係るプログラムをコンピュータにて読み取り可能に記録したものであることを特徴としている。
ところで、上記ステレオアンプ51内のマイコン40は、ハードウェアで実現してもよいし、プログラムをコンピュータに実行させることによって実現してもよい。具体的には、本発明に係るプログラムは、比較部43・第一切り替え制御部44としてコンピュータを動作させるプログラムであり、本発明に係る記録媒体には、当該プログラムが記録されている。
これらのプログラムがコンピュータによって実行されると、当該コンピュータは、上記マイコン40として動作する。したがって、上記ステレオアンプ51と同様に、比較したり、スイッチSW13およびSW14を制御したりすることができる。
また、上記各実施形態では、マイコン40を構成する各部材が、「CPUなどの演算手段がROMやRAMなどの記録媒体に格納されたプログラムコードを実行することで実現される機能ブロックである」場合を例にして説明したが、同様の処理を行うハードウェアで実現してもよい。また、処理の一部を行うハードウェアと、当該ハードウェアの制御や残余の処理を行うプログラムコードを実行する上記演算手段とを組み合わせても実現することもできる。さらに、上記各部材のうち、ハードウェアとして説明した部材であっても、処理の一部を行うハードウェアと、当該ハードウェアの制御や残余の処理を行うプログラムコードを実行する上記演算手段とを組み合わせても実現することもできる。なお、上記演算手段は、単体であってもよいし、装置内部のバスや種々の通信路を介して接続された複数の演算手段が共同してプログラムコードを実行してもよい。また、上記各部材のうちの記憶部(図示しない)は、メモリなどの記憶装置自体であってもよい。
上記演算手段によって直接実行可能なプログラムコード自体、または、後述する解凍などの処理によってプログラムコードを生成可能なデータとしてのプログラムは、当該プログラム(プログラムコードまたは上記データ)を記録媒体に格納し、当該記録媒体を配付したり、あるいは、上記プログラムを、有線または無線の通信路を介して伝送するための通信手段で送信したりして配付され、上記演算手段で実行される。
なお、通信路を介して伝送する場合、通信路を構成する各伝送媒体が、プログラムを示す信号列を伝搬し合うことによって、当該通信路を介して、上記プログラムが伝送される。また、信号列を伝送する際、送信装置が、プログラムを示す信号列により搬送波を変調することによって、上記信号列を搬送波に重畳してもよい。この場合、受信装置が搬送波を復調することによって信号列が復元される。一方、上記信号列を伝送する際、送信装置が、デジタルデータ列としての信号列をパケット分割して伝送してもよい。この場合、受信装置は、受信したパケット群を連結して、上記信号列を復元する。また、送信装置が、信号列を送信する際、時分割/周波数分割/符号分割などの方法で、信号列を他の信号列と多重化して伝送してもよい。この場合、受信装置は、多重化された信号列から、個々の信号列を抽出して復元する。いずれの場合であっても、通信路を介してプログラムを伝送できれば、同様の効果が得られる。
ここで、プログラムを配付する際の記録媒体は、取外し可能である方が好ましいが、プログラムを配付した後の記録媒体は、取外し可能か否かを問わない。また、上記記録媒体は、プログラムが記憶されていれば、書換え(書き込み)可能か否か、揮発性か否か、記録方法および形状を問わない。記録媒体の一例として、磁気テープやカセットテープなどのテープ、あるいは、フロッピー(登録商標)ディスクやハードディスクなどの磁気ディスク、または、CD−ROMや光磁気ディスク(MO)、ミニディスク(MD)やデジタルビデオディスク(DVD)などのディスクが挙げられる。また、記録媒体は、ICカードや光カードのようなカード、あるいは、マスクROMやEPROM、EEPROMまたはフラッシュROMなどのような半導体メモリであってもよい。あるいは、CPUなどの演算手段内に形成されたメモリであってもよい。
なお、上記プログラムコードは、上記各処理の全手順を上記演算手段へ指示するコードであってもよいし、所定の手順で呼び出すことで、上記各処理の一部または全部を実行可能な基本プログラム(例えば、オペレーティングシステムやライブラリなど)が既に存在していれば、当該基本プログラムの呼び出しを上記演算手段へ指示するコードやポインタなどで、上記全手順の一部または全部を置き換えてもよい。
また、上記記録媒体にプログラムを格納する際の形式は、例えば、実メモリに配置した状態のように、演算手段がアクセスして実行可能な格納形式であってもよいし、実メモリに配置する前で、演算手段が常時アクセス可能なローカルな記録媒体(例えば、実メモリやハードディスクなど)にインストールした後の格納形式、あるいは、ネットワークや搬送可能な記録媒体などから上記ローカルな記録媒体にインストールする前の格納形式などであってもよい。また、プログラムは、コンパイル後のオブジェクトコードに限るものではなく、ソースコードや、インタプリトまたはコンパイルの途中で生成される中間コードとして格納されていてもよい。いずれの場合であっても、圧縮された情報の解凍、符号化された情報の復号、インタプリト、コンパイル、リンク、または、実メモリへの配置などの処理、あるいは、各処理の組み合わせによって、上記演算手段が実行可能な形式に変換可能であれば、プログラムを記録媒体に格納する際の形式に拘わらず、同様の効果を得ることができる。
本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
本発明は、1ビットオーディオアンプなど、4端子および3端子ヘッドホンが接続可能なアンプに好適に使用することができる。
1 演算増幅器(正相増幅手段)
2 演算増幅器(逆相増幅手段)
3 演算増幅器(正相増幅手段)
4 演算増幅器(逆相増幅手段)
5〜8 ローパスフィルタ
9 左チャネル正相出力端子(第1出力端子)
10 左チャネル逆相出力端子(第3出力端子)
11 右チャネル正相出力端子(第2出力端子)
12 右チャネル逆相出力端子(第4出力端子)
40 マイコン
41 第1A/D変換部(A/D変換手段)
42 第2A/D変換部(A/D変換手段)
43 比較部(比較手段)
44 第一切り替え制御部(制御手段)
45 第二切り替え制御部(制御手段)
46 信号発生回路(信号発生手段)
51 ステレオアンプ(アンプ)
R1、R2 抵抗
C0 コンデンサ
SL 2値量子化信号(第1入力信号)
SR 2値量子化信号(第2入力信号)
SW13、SW14
スイッチ(短絡開放手段)
SW15、SW16
スイッチ(信号選択手段)
2 演算増幅器(逆相増幅手段)
3 演算増幅器(正相増幅手段)
4 演算増幅器(逆相増幅手段)
5〜8 ローパスフィルタ
9 左チャネル正相出力端子(第1出力端子)
10 左チャネル逆相出力端子(第3出力端子)
11 右チャネル正相出力端子(第2出力端子)
12 右チャネル逆相出力端子(第4出力端子)
40 マイコン
41 第1A/D変換部(A/D変換手段)
42 第2A/D変換部(A/D変換手段)
43 比較部(比較手段)
44 第一切り替え制御部(制御手段)
45 第二切り替え制御部(制御手段)
46 信号発生回路(信号発生手段)
51 ステレオアンプ(アンプ)
R1、R2 抵抗
C0 コンデンサ
SL 2値量子化信号(第1入力信号)
SR 2値量子化信号(第2入力信号)
SW13、SW14
スイッチ(短絡開放手段)
SW15、SW16
スイッチ(信号選択手段)
Claims (16)
- 入力信号を増幅し、その増幅信号を各平衡出力として出力する、複数の増幅器と、
複数の増幅器の各平衡出力にそれぞれ対応して設けられた複数の出力端子と、
一方の入力が共通化している第一プラグを接続したときのショートを防止するための、複数の増幅器の一方の平衡出力と、それらに対応する出力端子との間にそれぞれ設けられた平衡化抵抗と、
各平衡化抵抗を短絡するか否かをそれぞれ切り替える第一スイッチと、
各平衡化抵抗に接続された各出力端子の電圧値を検出して比較する比較部と、
比較部からの比較結果に基づく判定により各第一スイッチの切り替えを制御する制御部とを有していることを特徴とするアンプ。 - 制御部は、各平衡化抵抗に接続された各出力端子の電圧値が同一と判定したときに、第一スイッチを制御して、各平衡化抵抗を第一プラグのために機能させることを特徴とする請求項1記載のアンプ。
- 制御部は、各平衡化抵抗に接続された各出力端子の電圧値が相違すると判定したときに、第一スイッチを制御して、各平衡化抵抗を短絡させることを特徴とする請求項1または2記載のアンプ。
- 制御部は、判定のまえには、各平衡化抵抗が短絡しない状態に第一スイッチを制御することを特徴とする請求項1ないし3の何れか1項に記載のアンプ。
- 複数の増幅器への入力を入力信号と他の信号との間にてそれぞれ切り替える第二スイッチと、
所定の検出用信号を生成して、複数の増幅器の一方における、他の信号として出力する信号発生部とを有し、
制御部は、判定のまえには、複数の増幅器への入力を他の信号にそれぞれ切り替えるように第二スイッチを制御することを特徴とする請求項1ないし4の何れか1項に記載のアンプ。 - 制御部は、判定のあとには、複数の増幅器への入力を入力信号にそれぞれ切り替えるように第二スイッチを制御することを特徴とする請求項5に記載のアンプ。
- 第1入力信号を非反転増幅して出力する正相増幅手段及び第1入力信号を反転増幅して出力する逆相増幅手段からなる第1入力信号増幅手段と、
第2入力信号を非反転増幅して出力する正相増幅手段及び第2入力信号を反転増幅して出力する逆相増幅手段からなる第2入力信号増幅手段と、
前記第1入力信号増幅手段の前記正相増幅手段の出力側に接続される第1出力端子と、
前記第2入力信号増幅手段の前記正相増幅手段の出力側に接続される第2出力端子と、
前記第1入力信号増幅手段の前記逆相増幅手段の出力側に接続される第3出力端子と、
前記第2入力信号増幅手段の前記逆相増幅手段の出力側に接続される第4出力端子と、
を備え、
4端子のプラグが装着されたとき前記それぞれの4つの出力端子がそれぞれ接続され、3端子のプラグが装着されたとき前記プラグの3端子の内の2端子に対して前記第1出力端子及び前記第2出力端子が接続され、前記プラグの3端子の内の残りの1端子が前記第3出力端子及び前記第4出力端子に共通接続されることが前提になされ、
前記3端子のプラグが装着されたとき実質的に第3出力端子と第4出力端子とをショート状態になさしめるための2つの抵抗と、
前記抵抗の抵抗作用を無効化する抵抗無効化手段とを備え、
前記4端子のプラグが装着されたとき、前記抵抗無効化手段を作動せしめる信号出力装置において、
前記第3出力端子の出力電圧と前記第4出力端子の出力電圧とを比較する比較手段と、
第3入力信号を生成する第3入力信号生成手段と、
前記第1入力信号入力部に前記第1入力信号の替わりに前記第3入力信号を入力可能にする切り替え手段と、
前記第3入力信号が入力されたときの前記比較手段の比較結果に対応して前記抵抗無効化手段を作動させるか非作動させるかを決定する抵抗無効化手段の制御手段と、
を設けたことを特徴とするアンプ。 - 入力信号を増幅し、その増幅信号を各平衡出力として出力する、複数の増幅器と、
複数の増幅器の各平衡出力にそれぞれ対応して設けられた複数の出力端子と、
一方の入力が共通化している第一プラグのための、複数の増幅器の一方の平衡出力と、それらに対応する出力端子との間にそれぞれ設けられた平衡化抵抗とを有するアンプの制御方法であって、
各平衡化抵抗に接続された各出力端子の電圧値を検出して比較し、
比較部からの比較結果に基づく判定により、各平衡化抵抗を短絡するか否かをそれぞれ切り替えることを特徴とするアンプの制御方法。 - 各平衡化抵抗に接続された各出力端子の電圧値が同一と判定されたときに、各平衡化抵抗を第一プラグのために機能させることを特徴とする請求項8記載のアンプの制御方法。
- 各平衡化抵抗に接続された各出力端子の電圧値が相違すると判定されたときに、各平衡化抵抗を短絡することを特徴とする請求項8または9記載のアンプの制御方法。
- 判定のまえには、各平衡化抵抗が短絡しない状態にすることを特徴とする請求項8ないし10の何れか1項に記載のアンプの制御方法。
- 所定の検出用信号を生成し、
判定のまえには、複数の増幅器の一方に、所定の検出用信号を入力信号から切り替えて入力することを特徴とする請求項8ないし11の何れか1項に記載のアンプの制御方法。 - 判定のあとには、複数の増幅器への入力を入力信号にそれぞれ切り替えることを特徴とする請求項8ないし12の何れか1項に記載のアンプの制御方法。
- 請求項1ないし7の何れか1項に記載のアンプの各構成をコンピュータにて実行可能に記載したプログラム。
- 請求項8ないし13の何れか1項に記載のアンプの制御方法の各ステップをコンピュータにて実行可能に記載したプログラム。
- 請求項14または15に記載のプログラムをコンピュータにて読み取り可能に記録した記録媒体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005039837A JP2006229502A (ja) | 2005-02-16 | 2005-02-16 | アンプ、アンプの制御方法、プログラム、および記録媒体 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005039837A JP2006229502A (ja) | 2005-02-16 | 2005-02-16 | アンプ、アンプの制御方法、プログラム、および記録媒体 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006229502A true JP2006229502A (ja) | 2006-08-31 |
Family
ID=36990471
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005039837A Pending JP2006229502A (ja) | 2005-02-16 | 2005-02-16 | アンプ、アンプの制御方法、プログラム、および記録媒体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006229502A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103151994A (zh) * | 2013-03-18 | 2013-06-12 | 成都龙腾中远信息技术有限公司 | 一种立体声前置放大器 |
-
2005
- 2005-02-16 JP JP2005039837A patent/JP2006229502A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103151994A (zh) * | 2013-03-18 | 2013-06-12 | 成都龙腾中远信息技术有限公司 | 一种立体声前置放大器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2905974B1 (en) | Devices and methods for headphone speaker impedance detection | |
US9596537B2 (en) | Systems and methods for reduction of audio artifacts in an audio system with dynamic range enhancement | |
US9955254B2 (en) | Systems and methods for preventing distortion due to supply-based modulation index changes in an audio playback system | |
US6281821B1 (en) | Digital-to-analog converter with power up/down transient suppression and automatic rate switching | |
JP5101957B2 (ja) | 電子ボリウム装置およびそれを用いたオーディオ機器 | |
CN103138695A (zh) | 音频放大电路 | |
KR20070048067A (ko) | 헤드폰에 최적화된 디지털 앰프의 출력 파워 제어 방법 및장치 | |
US9967665B2 (en) | Adaptation of dynamic range enhancement based on noise floor of signal | |
JP6375288B2 (ja) | オーディオ信号を再生するための低ノイズ及び低電力配置 | |
US10320337B2 (en) | Fully-differential operational amplifier system | |
US10979010B2 (en) | Audio signal processing | |
EP1548933B1 (en) | Method of preventing abrupt voltage changes at the outputs of a pair of amplifiers and control circuit for a pair of amplifiers self-configuring in a bridge configuration | |
KR960003112A (ko) | A/d 변환회로 | |
JP2006229502A (ja) | アンプ、アンプの制御方法、プログラム、および記録媒体 | |
JP4818900B2 (ja) | ディジタルアンプおよびスイッチング回数制御方法 | |
JP2006179988A (ja) | アンプ、プログラム、およびプログラムを記録したコンピュータ読み取り可能な記録媒体 | |
JP2014107834A (ja) | D/a変換回路、ゼロクロス点検出方法、それを用いた車載用オーディオ装置、オーディオコンポーネント装置、電子機器 | |
JP3885911B2 (ja) | D/a変換器 | |
JP3348036B2 (ja) | デジタルスイッチング増幅器 | |
JP2006135449A (ja) | アンプ | |
JP3784383B2 (ja) | 信号出力装置及びステレオ装置 | |
KR20080101257A (ko) | 오디오 시스템 및 이를 제어하는 방법 | |
JPH09271100A (ja) | 音響信号処理装置 | |
JPH11340759A (ja) | オーディオ装置 | |
JP2003174331A (ja) | 音声出力装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070302 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090915 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090929 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100209 |