JP2006229088A - Method for preparing hard macro - Google Patents

Method for preparing hard macro Download PDF

Info

Publication number
JP2006229088A
JP2006229088A JP2005043296A JP2005043296A JP2006229088A JP 2006229088 A JP2006229088 A JP 2006229088A JP 2005043296 A JP2005043296 A JP 2005043296A JP 2005043296 A JP2005043296 A JP 2005043296A JP 2006229088 A JP2006229088 A JP 2006229088A
Authority
JP
Japan
Prior art keywords
hard macro
wiring
terminals
input
distance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005043296A
Other languages
Japanese (ja)
Inventor
Atsushi Yamamoto
敦志 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2005043296A priority Critical patent/JP2006229088A/en
Publication of JP2006229088A publication Critical patent/JP2006229088A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To reduce a crosstalk when distances are long among input-output terminals in a hard macro and a standard cell connected to the input-output terminals. <P>SOLUTION: A method is used for preparing the hard macro 101 having an arrangement-wiring information. The intervals of the mutual terminals 107 to 110 in the hard macro 101 along the first direction and the intervals of the mutual terminals 107 to 110 in the hard macro along the second direction orthogonal to the first direction, are determined on the basis of a predetermined crosstalk allowable value. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明はハードマクロ作成方法に関するものである。 The present invention relates to a hard macro creation method.

近年、集積回路、特に半導体集積回路にあっては、その微細加工技術の進展により、半導体集積回路内の配線幅や隣接する配線間の間隔が縮小される傾向にある。これに対し、同半導体集積回路内の配線の膜厚については、配線抵抗の増加抑制やエレクトロマイグレーション等に起因する断線の防止を図る必要があることから、上記配線幅や隣接する配線間の間隔ほどには縮小が図られない。このため、集積回路の微細化につれて、絶縁層を介して配線と基板との間に形成される静電容量（カップリング容量）よりも、絶縁物を介して隣接する配線間に形成される静電容量（カップリング容量）の影響が大きなものとなりつつある。   In recent years, in an integrated circuit, particularly a semiconductor integrated circuit, the wiring width in the semiconductor integrated circuit and the interval between adjacent wirings tend to be reduced due to the progress of microfabrication technology. On the other hand, with respect to the film thickness of the wiring in the semiconductor integrated circuit, it is necessary to prevent an increase in the wiring resistance and to prevent disconnection due to electromigration. It cannot be reduced as much. For this reason, as the integrated circuit is miniaturized, the electrostatic capacitance (coupling capacitance) formed between the wiring and the substrate via the insulating layer is more likely to be formed between the adjacent wirings via the insulator. The influence of electric capacity (coupling capacity) is becoming large.

この隣接配線間に形成される静電容量の影響として、一方の配線の電位変化が他方の配線の電位を変化させるクロストークノイズがある。このクロストークノイズの影響が大きくなると、半導体集積回路が誤動作を起こす可能性が増大する。すなわち、グリッチ（ひげ）と呼ばれるノイズの発生によって順序回路の出力論理信号が論理反転を引き起こしたり、信号伝播速度の変化である遅延変動が生じることに起因して実際の動作速度が所望の動作速度からずれたものとなったりする。   As an influence of the capacitance formed between the adjacent wirings, there is crosstalk noise in which a potential change of one wiring changes a potential of the other wiring. When the influence of the crosstalk noise increases, the possibility that the semiconductor integrated circuit malfunctions increases. That is, the actual operation speed is set to the desired operation speed due to the occurrence of noise called a glitch that causes the logical output inversion of the output logic signal of the sequential circuit or the delay variation that is a change in the signal propagation speed. It may become out of place.

図９は、従来のハードマクロを含む半導体集積回路のレイアウトの一例を示す図である。
この図９に示すように、半導体集積回路１００は、ハードマクロ９００と、ハードマクロ１０２〜１０６と、スタンダードセル１１１〜１１４とを備えている。ハードマクロ９００およびハードマクロ１０２〜１０６は、所定の機能を実現する機能ブロック（回路）であり、例えばＣＰＵやＲＡＭ、ＲＯＭ等の機能を有する。 FIG. 9 is a diagram showing an example of a layout of a semiconductor integrated circuit including a conventional hard macro.
As shown in FIG. 9, the semiconductor integrated circuit 100 includes a hard macro 900, hard macros 102 to 106, and standard cells 111 to 114. The hard macro 900 and the hard macros 102 to 106 are functional blocks (circuits) that realize predetermined functions, and have functions such as a CPU, a RAM, and a ROM, for example.

図９において、ハードマクロ９００の入出力端子９０１〜９０４は、それぞれ配線によってスタンダードセル１１１〜１１４に接続している。
入出力端子９０３、９０４は、接続するスタンダードセル１１３、１１４までの距離が短いため、クロストークノイズが発生する可能性は低い。これに対し、入出力端子９０１、９０２は、接続するスタンダードセル１１１、１１２までの距離が長いため、クロストークノイズが発生する可能性が高い。 In FIG. 9, the input / output terminals 901 to 904 of the hard macro 900 are connected to the standard cells 111 to 114 by wires, respectively.
Since the input / output terminals 903 and 904 have a short distance to the standard cells 113 and 114 to be connected, the possibility of occurrence of crosstalk noise is low. On the other hand, since the input / output terminals 901 and 902 have a long distance to the standard cells 111 and 112 to be connected, there is a high possibility that crosstalk noise occurs.

そこで従来は、セルの配置およびセル間等の結線を所定間隔のグリッドを用いて行う汎用の自動配置配線ツールにおいても、こうしたクロストークノイズの対策として、次の手順、すなわち
（１）設計者側でクロストークノイズの上限値を設定する。
（２）カップリング容量および配線の抵抗を自動抽出する。
（３）全配線についてクロストークノイズを算出する。
（４）上記算出されたノイズが上記設定された上限値を超える場合に違反と判定する。
（５）違反と判定された箇所の両側の配線をグリッド所定間隔の２倍若しくはそれ以上に引き離す。
といった手順による設計手法がよく用いられている。 Therefore, conventionally, even in a general-purpose automatic placement and routing tool that performs cell placement and connection between cells using a grid at a predetermined interval, the following procedure is taken as a countermeasure against such crosstalk noise, that is, (1) designer side Use to set the upper limit of crosstalk noise.
(2) Automatically extract coupling capacitance and wiring resistance.
(3) Crosstalk noise is calculated for all wirings.
(4) When the calculated noise exceeds the set upper limit value, it is determined as a violation.
(5) Separate the wirings on both sides of the portion determined to be in violation to twice or more than the predetermined grid interval.
A design method based on the following procedure is often used.

また、グリッドを製造工程における最小加工精度の整数倍とならない間隔にする方法もある（例えば、特許文献１参照）。
特開２００４−１２８４３６号公報 There is also a method in which the grid is spaced at an interval that does not become an integral multiple of the minimum processing accuracy in the manufacturing process (see, for example, Patent Document 1).
JP 2004-128436 A

しかしながら、前記従来の構成では、ハードマクロの入出力端子に接続する配線どうしにクロストークノイズが発生するときには、配線後に、ハードマクロの入出力端子に接続する配線どうしの間隔を拡大する必要がある。このため、ハードマクロの上等で配線リソースが少ない場合には、配線間のクロストークノイズを低減するために多大な工数が発生する場合があった。   However, in the conventional configuration, when crosstalk noise occurs between the wirings connected to the input / output terminals of the hard macro, it is necessary to increase the interval between the wirings connected to the input / output terminals of the hard macro after the wiring. . For this reason, when there are few wiring resources, such as on a hard macro, a lot of man-hours may occur in order to reduce crosstalk noise between wirings.

前記従来の課題を解決するために、本発明のハードマクロ作成方法は、配置配線情報を持つハードマクロを作成するに際し、第１の方向に沿った前記ハードマクロの端子どうしの間隔と、前記第１の方向に直交する第２の方向に沿った前記ハードマクロの端子どうしの間隔とを、あらかじめ定めたクロストーク許容値にもとづき決定するものである。   In order to solve the conventional problem, the hard macro creation method according to the present invention creates a hard macro having placement and routing information, and includes a distance between terminals of the hard macro along a first direction, and the first The interval between the terminals of the hard macro along the second direction orthogonal to the direction of 1 is determined based on a predetermined crosstalk tolerance.

このようにしたうえで、ハードマクロの端子に接続する配線間の間隔を拡大することができ、こうすることで、クロストークノイズを低減することができる。   In this way, the interval between the wirings connected to the terminals of the hard macro can be increased, and thus crosstalk noise can be reduced.

本発明の他のハードマクロ作成方法は、配置配線情報を持つハードマクロを作成するに際し、前記ハードマクロにおける第１の辺上の一対の第１の端子と、前記第１の辺と直交する第２の辺上の一対の第２の端子とについて、各第１の端子と各第２の端子との間をそれぞれ配線し、第１の端子どうしの間隔および第２の端子どうしの間隔と、配線どうしの間隔とを、あらかじめ定めたクロストーク許容値にもとづき決定するものである。   In another hard macro creation method of the present invention, when creating a hard macro having placement and routing information, a pair of first terminals on the first side of the hard macro and a first orthogonal to the first side. Wiring between each first terminal and each second terminal for the pair of second terminals on the two sides, the distance between the first terminals and the distance between the second terminals, The interval between the wirings is determined based on a predetermined crosstalk allowable value.

このようにしたうえで、ハードマクロの端子に接続する配線間の間隔を拡大することができ、こうすることで、クロストークノイズを低減することができる。   In this way, the interval between the wirings connected to the terminals of the hard macro can be increased, and thus crosstalk noise can be reduced.

本発明の半導体集積回路のレイアウト方法は、配置配線情報を持つハードマクロを備えた半導体集積回路のレイアウト方法であって、前記ハードマクロの端子と、この端子に接続するスタンダードセルまたはハードマクロの他の端子との距離を計算する配線長計算工程と、前記配線長計算工程において計算された距離から、あらかじめ定めたクロストーク許容値にもとづき配線長を判定する配線長判定工程と、前記配線長判定工程における判定結果にもとづいて、前記クロストーク許容値よりも配線長が長いと判定された端子についての配線経路を決定する長配線ハードマクロ配線工程と、前記長配線ハードマクロ配線工程において決定された配線経路以外の配線経路を決定する通常ネット配線工程とを有するものである。   A layout method of a semiconductor integrated circuit according to the present invention is a layout method of a semiconductor integrated circuit provided with a hard macro having placement and routing information, and includes a terminal of the hard macro and a standard cell or a hard macro connected to the terminal. A wiring length calculating step for calculating a distance to the terminal of the wiring, a wiring length determining step for determining a wiring length based on a predetermined crosstalk allowable value from the distance calculated in the wiring length calculating step, and the wiring length determination Based on the determination result in the process, the long wiring hard macro wiring process for determining the wiring path for the terminal determined to have a wiring length longer than the allowable crosstalk value, and the long wiring hard macro wiring process And a normal net wiring process for determining a wiring path other than the wiring path.

このようなレイアウト方法によって、クロストークノイズを低減することができる。   With such a layout method, crosstalk noise can be reduced.

本発明のハードマクロ作成方法によれば、ハードマクロの端子に接続する配線どうしの間隔を容易に拡大することができ、クロストークノイズを低減することができる。   According to the hard macro creation method of the present invention, the interval between wirings connected to the terminals of the hard macro can be easily increased, and crosstalk noise can be reduced.

以下に、本発明の実施の形態について、図面を参照しながら説明する。
（実施の形態１）
図１は、本発明の実施の形態１にもとづく半導体集積回路１００の概略平面図である。 Embodiments of the present invention will be described below with reference to the drawings.
(Embodiment 1)
FIG. 1 is a schematic plan view of a semiconductor integrated circuit 100 based on the first embodiment of the present invention.

図１に示すように、半導体集積回路１００は、ハードマクロ１０１〜１０６と、スタンダードセル１１１〜１１４とを備えている。ハードマクロ１０１〜１０６は、所定の機能を実現する機能ブロック（回路）であり、たとえばＣＰＵやＲＡＭ、ＲＯＭ等の機能を有する。   As shown in FIG. 1, the semiconductor integrated circuit 100 includes hard macros 101 to 106 and standard cells 111 to 114. The hard macros 101 to 106 are functional blocks (circuits) that realize a predetermined function, and have functions such as a CPU, a RAM, and a ROM, for example.

図１および図２に示すように、ハードマクロ１０１は、他のハードマクロやスタンダードセルと接続するための入出力端子１０７〜１１０を備えている。このうち、入出力端子１０７、１０８はそれぞれスタンダードセル１１１、１１２に接続し、入出力端子１０９、１１０はそれぞれスタンダードセル１１３、１１４に接続している。   As shown in FIGS. 1 and 2, the hard macro 101 includes input / output terminals 107 to 110 for connection to other hard macros and standard cells. Among these, the input / output terminals 107 and 108 are connected to the standard cells 111 and 112, respectively, and the input / output terminals 109 and 110 are connected to the standard cells 113 and 114, respectively.

ここで、クロストーク許容値を、たとえば、長さＬｍａｘまで並行に配線されたときのカップリング容量がＣｍａｘ以下となることとする。
図示のようにハードマクロ１０１が矩形状であるとすると、このハードマクロ１０１において、矩形の一辺に沿った第１の方向と、この第１の方向に直交する第２の方向とを規定することができる。ここでは、第１の方向すなわち矩形の一辺の方向を垂直方向と称し、第２の方向すなわち矩形の他の辺の方向を水平方向と称する。 Here, it is assumed that the coupling capacitance when the crosstalk allowable value is wired in parallel up to the length Lmax is Cmax or less.
If the hard macro 101 is rectangular as shown in the figure, the hard macro 101 defines a first direction along one side of the rectangle and a second direction orthogonal to the first direction. Can do. Here, the first direction, that is, the direction of one side of the rectangle is referred to as a vertical direction, and the second direction, that is, the direction of the other side of the rectangle is referred to as a horizontal direction.

このとき、入出力端子１０７〜１１０の垂直方向の間隔Ｄｖを、たとえば、入出力端子１０７に接続する配線１１５と入出力端子１０８に接続する配線１１６とが長さＬｍａｘまで並行に配線されたときのカップリング容量がＣｍａｘ以下となるように決定する。   At this time, when the vertical interval Dv between the input / output terminals 107 to 110 is, for example, the wiring 115 connected to the input / output terminal 107 and the wiring 116 connected to the input / output terminal 108 are wired in parallel to the length Lmax. The coupling capacity is determined to be equal to or less than Cmax.

また、入出力端子１０７〜１１０の水平方向の間隔Ｄｈを、たとえば、入出力端子１０９に接続する配線１１７と入出力端子１１０に接続する配線１１８とが長さＬｍａｘまで並行に配線されたときのカップリング容量がＣｍａｘ以下となるように決定する。   Further, the horizontal distance Dh between the input / output terminals 107 to 110 is set such that, for example, the wiring 117 connected to the input / output terminal 109 and the wiring 118 connected to the input / output terminal 110 are wired in parallel to the length Lmax. The coupling capacity is determined to be equal to or less than Cmax.

このようにして入出力端子１０７〜１１０の間隔を決定することにより、入出力端子１０７〜１１０に接続する配線１１５〜１１８を直線状に配線した場合に発生するクロストークノイズを低減することができる。   By determining the interval between the input / output terminals 107 to 110 in this way, crosstalk noise generated when the wirings 115 to 118 connected to the input / output terminals 107 to 110 are linearly arranged can be reduced. .

（実施の形態２）
次に、本発明の実施の形態２について説明する。図３は、本発明の実施の形態２にもとづく半導体集積回路１００の概略平面図である。なお、図３において、実施の形態１にかかる半導体集積回路のものと同一の部分には、同一の符号を付して、その詳細な説明は省略する。 (Embodiment 2)
Next, a second embodiment of the present invention will be described. FIG. 3 is a schematic plan view of semiconductor integrated circuit 100 based on the second embodiment of the present invention. In FIG. 3, the same parts as those of the semiconductor integrated circuit according to the first embodiment are denoted by the same reference numerals, and detailed description thereof is omitted.

ハードマクロ３００は、図３および図４に示すように、他のハードマクロやスタンダードセルと接続するための入出力端子３０１〜３０４（外周部接続端子）を備えている。このうち、入出力端子３０１、３０３は水平配線３０５と垂直配線３０７により互いに接続され、入出力端子３０２、３０４は水平配線３０６と垂直配線３０８により互いに接続されている。   As shown in FIGS. 3 and 4, the hard macro 300 includes input / output terminals 301 to 304 (outer peripheral connection terminals) for connection to other hard macros and standard cells. Among these, the input / output terminals 301 and 303 are connected to each other by a horizontal wiring 305 and a vertical wiring 307, and the input / output terminals 302 and 304 are connected to each other by a horizontal wiring 306 and a vertical wiring 308.

ここで、クロストーク許容値を、たとえば、長さＬｍａｘまで並行に配線されたときのカップリング容量がＣｍａｘ以下となることとする。
このとき、水平配線３０５、３０６の垂直方向の間隔Ｄｖを、水平配線３０５と水平配線３０６とが長さＬｍａｘまで並行に配線されたときのカップリング容量がＣｍａｘ以下となるように決定する。 Here, it is assumed that the coupling capacitance when the crosstalk allowable value is wired in parallel up to the length Lmax is Cmax or less.
At this time, the vertical distance Dv between the horizontal wirings 305 and 306 is determined so that the coupling capacitance when the horizontal wiring 305 and the horizontal wiring 306 are wired in parallel up to the length Lmax is equal to or less than Cmax.

また、垂直配線３０７、３０８の水平方向の間隔Ｄｈを、垂直配線３０７と垂直配線３０８とが長さＬｍａｘまで並行に配線されたときのカップリング容量がＣｍａｘ以下となるように決定する。   Further, the horizontal interval Dh between the vertical wirings 307 and 308 is determined so that the coupling capacitance when the vertical wiring 307 and the vertical wiring 308 are wired in parallel up to the length Lmax is equal to or less than Cmax.

このようにして、入出力端子３０１〜３０４の間隔、水平配線３０５、３０６の垂直方向の間隔、垂直配線３０７、３０８の水平方向の間隔を決定することにより、入出力端子３０１〜３０４に接続する配線３０５、３０６および配線３０７、３０８を直線状に配線した場合に発生するクロストークノイズを低減することができる。   In this way, the input / output terminals 301 to 304 are connected to each other by determining the distance between the input / output terminals 301 to 304, the vertical distance between the horizontal wirings 305 and 306, and the horizontal distance between the vertical wirings 307 and 308. Crosstalk noise generated when the wirings 305 and 306 and the wirings 307 and 308 are linearly connected can be reduced.

ここでは、図３および図４における下辺上の入出力端子と右辺上の入出力端子とを配線で接続した例を示したが、下辺上の入出力端子と左辺上の入出力端子、上辺上の入出力端子と右辺上の入出力端子、あるいは、上辺上の入出力端子と左辺上の入出力端子の組み合わせでも同様である。   Here, an example in which the input / output terminal on the lower side and the input / output terminal on the right side in FIG. 3 and FIG. 4 are connected by wiring is shown, but the input / output terminal on the lower side, the input / output terminal on the left side, The same applies to the input / output terminal on the right side and the input / output terminal on the right side, or the combination of the input / output terminal on the upper side and the input / output terminal on the left side.

（実施の形態３）
次に、本発明の実施の形態３について説明する。ここでは、上記において図３および図４を参照しながら実施の形態２について説明したハードマクロ３００の変形例について説明する。図５は、本発明の実施の形態３にもとづく半導体集積回路１００の概略平面図である。なお、図５において、実施の形態１や実施の形態２にかかる半導体集積回路のものと同一の部分には、同一の符号を付して、その詳細な説明は省略する。 (Embodiment 3)
Next, a third embodiment of the present invention will be described. Here, a modification of the hard macro 300 described in the second embodiment with reference to FIGS. 3 and 4 will be described. FIG. 5 is a schematic plan view of semiconductor integrated circuit 100 based on the third embodiment of the present invention. In FIG. 5, the same parts as those of the semiconductor integrated circuit according to the first and second embodiments are denoted by the same reference numerals, and detailed description thereof is omitted.

図６は、実施の形態３に係るハードマクロ５００を示す。図５および図６に示すように、ハードマクロ５００は、矩形状であって、図における右辺上の入出力端子３０１と下辺上の入出力端子３０３とを接続する配線３０５、３０７と、右辺上の入出力端子３０２と下辺上の入出力端子３０４とを接続する配線３０６、３０８とを、仮想レイヤ、つまり実際には使用しないレイヤで配線している。   FIG. 6 shows a hard macro 500 according to the third embodiment. As shown in FIGS. 5 and 6, the hard macro 500 has a rectangular shape, and wirings 305 and 307 for connecting the input / output terminal 301 on the right side and the input / output terminal 303 on the lower side in the drawing, The wirings 306 and 308 that connect the input / output terminal 302 and the input / output terminal 304 on the lower side are wired in a virtual layer, that is, a layer that is not actually used.

図５に示すように、入出力端子３０１はスタンダードセル１１１に接続されている。このように入出力端子３０１が接続されている場合には、配線３０５、３０７を実レイヤに置換する。   As shown in FIG. 5, the input / output terminal 301 is connected to the standard cell 111. When the input / output terminal 301 is thus connected, the wirings 305 and 307 are replaced with actual layers.

一方、図５における入出力端子３０２は接続先がない。このような場合には、配線３０６、３０８は仮想レイヤのままにしておく。
次に、この実施の形態３の効果について説明する。この実施の形態３では、接続先のない配線は実レイヤに置換しないため、無駄な配線容量を付加することを防ぐことができる。 On the other hand, the input / output terminal 302 in FIG. 5 has no connection destination. In such a case, the wirings 306 and 308 are left as virtual layers.
Next, the effect of the third embodiment will be described. In the third embodiment, since a wiring without a connection destination is not replaced with an actual layer, it is possible to prevent useless wiring capacity from being added.

（実施の形態４）
次に、本発明の実施の形態４について、図７および図８にしたがって説明する。図７は本発明の実施の形態４にもとづく半導体集積回路のレイアウト方法のフロー図、図８は本発明の実施の形態４にもとづく半導体集積回路の概略平面図である。 (Embodiment 4)
Next, a fourth embodiment of the present invention will be described with reference to FIGS. FIG. 7 is a flowchart of a semiconductor integrated circuit layout method according to the fourth embodiment of the present invention. FIG. 8 is a schematic plan view of the semiconductor integrated circuit according to the fourth embodiment of the present invention.

まず、図７の配線長計算工程７００において、ハードマクロのすべての入出力端子について、このハードマクロの入出力端子と、この入出力端子に接続するスタンダードセルまたはハードマクロの他の入出力端子との距離を計算する。たとえば、図８に示すように、ハードマクロ８００の入出力端子８０１がスタンダードセル８１０の入出力端子８１１に接続している場合に、その距離はＤ１となる。同様に、ハードマクロ８００の入出力端子８０２がスタンダードセル８１２の入出力端子８１３に接続している場合に、その距離はＤ２となる。このようにして、ハードマクロ８００のＮ個の入出力端子すべてについて、その入出力端子と接続するスタンダードセルまたはマクロセルの他の入出力端子との距離Ｄｉ（ｉ＝１，２，・・・，Ｎ）を計算し、その最小値をＤｍｉｎとする。   First, in the wiring length calculation step 700 of FIG. 7, for all input / output terminals of the hard macro, the input / output terminals of the hard macro and other input / output terminals of the standard cell or hard macro connected to the input / output terminals Calculate the distance. For example, as shown in FIG. 8, when the input / output terminal 801 of the hard macro 800 is connected to the input / output terminal 811 of the standard cell 810, the distance is D1. Similarly, when the input / output terminal 802 of the hard macro 800 is connected to the input / output terminal 813 of the standard cell 812, the distance is D2. In this way, for all the N input / output terminals of the hard macro 800, the distance Di (i = 1, 2,...) From the other input / output terminals of the standard cell or macro cell connected to the input / output terminals. N) is calculated, and its minimum value is defined as Dmin.

次に、図７の配線長判定工程７０１において、あらかじめ定めたクロストーク許容値たとえば配線長Ｌｍａｘ１と、配線長計算工程７００で計算した距離の最小値Ｄｍｉｎとを比較し、ＤｍｉｎのほうがＬｍａｘ１より大きい場合は、クロストークノイズの発生の可能性が高い長配線ハードマクロであると判定する。   Next, in a wiring length determination step 701 in FIG. 7, a predetermined crosstalk allowable value, for example, the wiring length Lmax1 is compared with the minimum distance value Dmin calculated in the wiring length calculation step 700, and Dmin is larger than Lmax1. In this case, it is determined that the long wiring hard macro has a high possibility of occurrence of crosstalk noise.

次に、長配線ハードマクロ配線工程７０２では、配線長判定工程７０１において長配線ハードマクロであると判定されたハードマクロの入出力端子に接続するすべてのネットの配線を実行する。このとき、長配線ハードマクロに関わるすべての配線間の同じレイヤにおける間隔が、あらかじめ定めたクロストーク許容値、たとえば、Ｓｍａｘ以上となるように、その配線を実行する。   Next, in the long wiring hard macro wiring process 702, wiring of all nets connected to the input / output terminals of the hard macro determined to be a long wiring hard macro in the wiring length determination process 701 is executed. At this time, the wiring is executed so that an interval in the same layer between all the wirings related to the long wiring hard macro is equal to or larger than a predetermined crosstalk allowable value, for example, Smax.

最後に、通常ネット配線工程７０３において、残りのネットの配線経路を決定する。このとき、長配線ハードマクロに関わるすべての配線と同じレイヤにおける配線間隔が、あらかじめ定めたクロストーク許容値、たとえば、Ｓｍａｘ以上となるように、その配線を実行する。これによって、配置配線情報を持つハードマクロのすべての入出力端子についての一対の端子どうしの間隔が、あらかじめ定めたクロストーク許容値にもとづき決定される最小間隔よりも大きい半導体装置が得られる。   Finally, in the normal net wiring step 703, the wiring paths of the remaining nets are determined. At this time, the wiring is executed so that the wiring interval in the same layer as all wiring related to the long wiring hard macro is equal to or larger than a predetermined crosstalk allowable value, for example, Smax. As a result, a semiconductor device is obtained in which the distance between a pair of terminals for all the input / output terminals of the hard macro having the placement and routing information is larger than the minimum distance determined based on a predetermined crosstalk tolerance.

なお、この実施の形態４では、ハードマクロ８００のすべての入出力端子について、このハードマクロ８００の入出力端子と、この入出力端子に接続するスタンダードセルまたはハードマクロ８００の他の入出力端子との距離を計算し、その最小値ＤｍｉｎとＬｍａｘ１とを比較しているが、これに限定されるものではない。たとえば、距離の最大値Ｄｍａｘや平均値ＤａｖｒとＬｍａｘ１とを比較してもよい。   In the fourth embodiment, with respect to all input / output terminals of the hard macro 800, the input / output terminals of the hard macro 800 and other input / output terminals of the standard cell or the hard macro 800 connected to the input / output terminals. Is calculated, and the minimum value Dmin and Lmax1 are compared, but the present invention is not limited to this. For example, the maximum distance value Dmax or the average value Davr may be compared with Lmax1.

次に、この実施の形態４の効果について説明する。この実施の形態４では、ハードマクロの入出力端子と接続する配線のクロストークノイズによるエラーの発生を予防することができるため、配線後にクロストークノイズによるエラーを修正する必要がなく、配線修正工数を削減することができる。   Next, effects of the fourth embodiment will be described. In the fourth embodiment, it is possible to prevent the occurrence of an error due to crosstalk noise of the wiring connected to the input / output terminal of the hard macro, so that it is not necessary to correct the error due to the crosstalk noise after wiring, and the wiring correction man-hours are eliminated. Can be reduced.

本発明のハードマクロ作成方法は、ハードマクロの入出力端子に接続する配線間に発生するクロストークノイズを容易に低減する機能を有し、半導体集積回路等におけるハードマクロ作成方法として有用である。   The hard macro creation method of the present invention has a function of easily reducing crosstalk noise generated between wirings connected to the input / output terminals of the hard macro, and is useful as a hard macro creation method in a semiconductor integrated circuit or the like.

本発明の実施の形態１にもとづく半導体集積回路の概略平面図Schematic plan view of a semiconductor integrated circuit according to the first embodiment of the present invention. 図１におけるハードマクロを示す図The figure which shows the hard macro in Figure 1 本発明の実施の形態２にもとづく半導体集積回路の概略平面図Schematic plan view of a semiconductor integrated circuit based on Embodiment 2 of the present invention 図３におけるハードマクロを示す図The figure which shows the hard macro in FIG. 本発明の実施の形態３にもとづく半導体集積回路の概略平面図Schematic plan view of a semiconductor integrated circuit based on Embodiment 3 of the present invention 図５におけるハードマクロを示す図The figure which shows the hard macro in FIG. 本発明の実施の形態４にもとづく半導体集積回路のレイアウト方法のフロー図Flowchart for Layout Method of Semiconductor Integrated Circuit Based on Embodiment 4 of the Present Invention 本発明の実施の形態４にもとづく半導体集積回路の概略平面図Schematic plan view of a semiconductor integrated circuit based on Embodiment 4 of the present invention 従来の半導体集積回路の概略平面図Schematic plan view of a conventional semiconductor integrated circuit

符号の説明Explanation of symbols

１００ 半導体集積回路
１０１〜１０６ ハードマクロ
１０７〜１１０ 入出力端子
１１５〜１１８ 配線
３００ ハードマクロ
３０１〜３０４ 入出力端子
３０５〜３０８ 配線
５００ ハードマクロ
８００ ハードマクロ
８０１、８０２、８１１、８１３ 入出力端子 DESCRIPTION OF SYMBOLS 100 Semiconductor integrated circuit 101-106 Hard macro 107-110 Input / output terminal 115-118 Wiring 300 Hard macro 301-304 Input / output terminal 305-308 Wiring 500 Hard macro 800 Hard macro 801, 802, 811, 813 Input / output terminal

Claims (5)

配置配線情報を持つハードマクロを作成するための方法であって、第１の方向に沿った前記ハードマクロの端子どうしの間隔と、前記第１の方向に直交する第２の方向に沿った前記ハードマクロの端子どうしの間隔とを、あらかじめ定めたクロストーク許容値にもとづき決定することを特徴とするハードマクロ作成方法。   A method for creating a hard macro having placement and routing information, the distance between terminals of the hard macro along a first direction, and the second direction orthogonal to the first direction A hard macro creation method, characterized in that an interval between hard macro terminals is determined based on a predetermined crosstalk tolerance. 配置配線情報を持つハードマクロを作成するための方法であって、前記ハードマクロにおける第１の辺上の一対の第１の端子と、前記第１の辺と直交する第２の辺上の一対の第２の端子とについて、各第１の端子と各第２の端子との間をそれぞれ配線し、第１の端子どうしの間隔および第２の端子どうしの間隔と、配線どうしの間隔とを、あらかじめ定めたクロストーク許容値にもとづき決定することを特徴とするハードマクロ作成方法。   A method for creating a hard macro having placement and routing information, wherein a pair of first terminals on a first side in the hard macro and a pair on a second side orthogonal to the first side The second terminals are wired between the first terminals and the second terminals, respectively, and the distance between the first terminals, the distance between the second terminals, and the distance between the wirings are set. A hard macro creation method, wherein the determination is based on a predetermined crosstalk tolerance. 第１の端子と第２の端子との間の配線に仮想レイヤを用いることを特徴とする請求項２記載のハードマクロ作成方法。   3. The hard macro creation method according to claim 2, wherein a virtual layer is used for wiring between the first terminal and the second terminal. 配置配線情報を持つハードマクロを備えた半導体集積回路のレイアウト方法であって、
前記ハードマクロの端子と、この端子に接続するスタンダードセルまたはハードマクロの他の端子との距離を計算する配線長計算工程と、
前記配線長計算工程において計算された距離から、あらかじめ定めたクロストーク許容値にもとづき配線長を判定する配線長判定工程と、
前記配線長判定工程における判定結果にもとづいて、前記クロストーク許容値よりも配線長が長いと判定された端子についての配線経路を決定する長配線ハードマクロ配線工程と、
前記長配線ハードマクロ配線工程において決定された配線経路以外の配線経路を決定する通常ネット配線工程とを有することを特徴とするハードマクロを備えた半導体集積回路のレイアウト方法。 A method for laying out a semiconductor integrated circuit having a hard macro having placement and routing information,
A wiring length calculation step for calculating a distance between the terminal of the hard macro and another terminal of the standard cell or the hard macro connected to the terminal;
From the distance calculated in the wiring length calculation step, a wiring length determination step for determining a wiring length based on a predetermined crosstalk tolerance,
Based on the determination result in the wiring length determination step, a long wiring hard macro wiring step for determining a wiring path for a terminal determined to have a wiring length longer than the allowable crosstalk value;
And a normal net wiring step for determining a wiring route other than the wiring route determined in the long wiring hard macro wiring step. 配置配線情報を持つハードマクロのすべての入出力端子についての一対の端子どうしの間隔が、あらかじめ定めたクロストーク許容値にもとづき決定される最小間隔よりも大きいことを特徴とするハードマクロを備えた半導体装置。   Provided with a hard macro characterized in that the interval between a pair of terminals for all input / output terminals of a hard macro having placement and routing information is larger than a minimum interval determined based on a predetermined crosstalk tolerance Semiconductor device.
JP2005043296A 2005-02-21 2005-02-21 Method for preparing hard macro Pending JP2006229088A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005043296A JP2006229088A (en) 2005-02-21 2005-02-21 Method for preparing hard macro

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005043296A JP2006229088A (en) 2005-02-21 2005-02-21 Method for preparing hard macro

Publications (1)

Publication Number Publication Date
JP2006229088A true JP2006229088A (en) 2006-08-31

Family

ID=36990153

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005043296A Pending JP2006229088A (en) 2005-02-21 2005-02-21 Method for preparing hard macro

Country Status (1)

Country Link
JP (1) JP2006229088A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9831209B2 (en) 2015-07-31 2017-11-28 Renesas Electronics Corporation Semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9831209B2 (en) 2015-07-31 2017-11-28 Renesas Electronics Corporation Semiconductor device
US10153245B2 (en) 2015-07-31 2018-12-11 Renesas Electronics Corporation Semiconductor device

Similar Documents

Publication Publication Date Title
KR101745798B1 (en) Global connection routing method and system for performing the same
JP4796817B2 (en) Basic cell design method, layout design method, design apparatus, and program
US9245077B2 (en) Method for designing power distribution network of circuit system and related circuit system
US8001517B2 (en) Layout design method of semiconductor integrated circuit cell to adjust distances inside cell between diffusion layers and borders of cell
US7919793B2 (en) Semiconductor integrated circuit
JP4938696B2 (en) Semiconductor device design program and semiconductor device design system
JP2008103610A (en) Wiring structure for semiconductor integrated circuit, its design method, and design device
JP2007221095A (en) Cell and semiconductor device
JP2007013060A (en) Semiconductor device
JP2007311500A (en) Design method of semiconductor device and program for performing the same
JP4355348B2 (en) Clock supply circuit and design method thereof
JP2009199467A (en) Design assisting apparatus for integrated circuit, design assisting method for integrated circuit, design assisting program for integrated circuit, and recording medium on which program is recorded
US7091614B2 (en) Integrated circuit design for routing an electrical connection
JP2006229088A (en) Method for preparing hard macro
JP2005100239A (en) Automatic layout apparatus, layout model generation apparatus, layout model verification apparatus, and layout model
US8418109B2 (en) Semiconductor integrated circuit with multi-cut via and automated layout method for the same
JP3065285B2 (en) Automatic placement and routing apparatus and automatic placement and routing method
JP2004157663A (en) Wiring pattern generation method and wiring pattern generation device
US7992118B2 (en) Semiconductor integrated circuit and design method for semiconductor integrated circuit
JP2005276970A (en) On-chip decoupling capacitor insertion method and integrated circuit device
JPH1065007A (en) Apparatus and method for designing semiconductor integrated circuit
JP2016046479A (en) Semiconductor device, semiconductor device design method and program
JP2008192962A (en) Layout design method of semiconductor integrated circuit and manufacturing method of semiconductor integrated circuit
JP2005026390A (en) Signal wiring connection method of semiconductor integrated circuit device, signal wiring connection system, and process for fabricating semiconductor integrated circuit device
JPWO2001063673A1 (en) Semiconductor integrated circuit device and method of manufacturing the same