JP2006222470A - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
JP2006222470A
JP2006222470A JP2006147631A JP2006147631A JP2006222470A JP 2006222470 A JP2006222470 A JP 2006222470A JP 2006147631 A JP2006147631 A JP 2006147631A JP 2006147631 A JP2006147631 A JP 2006147631A JP 2006222470 A JP2006222470 A JP 2006222470A
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor
chip
semiconductor device
mounting substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006147631A
Other languages
Japanese (ja)
Inventor
Tomoko Tono
朋子 東野
Kazunari Suzuki
一成 鈴木
Chuichi Miyazaki
忠一 宮崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2006147631A priority Critical patent/JP2006222470A/en
Publication of JP2006222470A publication Critical patent/JP2006222470A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To improve the adhesive property of each chip in a semiconductor device where a plurality of semiconductor chips are laminated on a mounted substrate to improve the reliability of the semiconductor device. <P>SOLUTION: After an adhesive 7 mainly including a thermosetting resin is coated on a semiconductor chip mounting region on the mounted substrate 1 and a semiconductor chip 3A is mounted, the adhesive 7 is cured by performing thermal treatment. If it is naturally cooled down to a normal temperature, the mounted substrate 1 or the like is changed to a warped shape that is convex by a difference in an α value between the mounted substrate 1 and the semiconductor chip 3A. A pad P1 and a pad PA are then wire-bonded, next, an adhesive 9A including a thermosetting resin is affixed onto the semiconductor chip 3A, and a spacer chip 5 is heat crimped over the portion. Thus, the mounted substrate 1 and the semiconductor chip 3A are each almost flattened by the heat at the time of thermal crimping, thereby improving the adhesive property of the semiconductor chip 3A and the chip 5. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、半導体装置およびその製造技術に関し、特に、複数の半導体チップを実装基板上に積層した半導体装置に適用して有効な技術に関する。   The present invention relates to a semiconductor device and a manufacturing technique thereof, and more particularly, to a technique effective when applied to a semiconductor device in which a plurality of semiconductor chips are stacked on a mounting substrate.

半導体装置の多機能化、高集積化および小型化を図ることを目的として、実装基板上に複数の半導体チップを三次元的に実装した積層パッケージが種々提案されている。   A variety of stacked packages in which a plurality of semiconductor chips are three-dimensionally mounted on a mounting substrate have been proposed for the purpose of achieving multi-functionality, high integration, and miniaturization of semiconductor devices.

また、メモリ製品等においては、同一の半導体チップを複数積層し、高集積化を図っているものもある。   Some memory products and the like have a plurality of identical semiconductor chips stacked to achieve high integration.

例えば、特開２００３−７８１０６号公報（特許文献１参照）の図１や特開平６−２４４３６０号公報（特許文献２参照）の図１には、同一サイズの半導体ＩＣ素子を積層したチップ積層型パッケージ素子およびその製造方法についての記載がある。
特開２００３−７８１０６号公報（図１） 特開平６−２４４３６０号公報（図１） For example, in FIG. 1 of Japanese Patent Application Laid-Open No. 2003-78106 (refer to Patent Document 1) and FIG. 1 of Japanese Patent Application Laid-Open No. 6-244360 (refer to Patent Document 2), a chip stack type in which semiconductor IC elements of the same size are stacked. There is a description of the package element and its manufacturing method.
JP 2003-78106 A (FIG. 1) JP-A-6-244360 (FIG. 1)

本発明者らは、一つのパッケージ内に複数個の半導体チップ（素子、ペレット）を積層したＢＧＡ（ｂａｌｌ ｇｒｉｄ ａｒｒａｙ）やＣＳＰ（ｃｈｉｐ ｓｉｚｅ ｐａｃｋａｇｅ）を開発している。   The present inventors have developed BGA (ball grid array) and CSP (chip size package) in which a plurality of semiconductor chips (elements, pellets) are stacked in one package.

実装基板上に半導体チップを搭載するためには接着材が用いられるが、半導体チップを複数積層する際に、接着不良が見られた。   An adhesive material is used to mount the semiconductor chip on the mounting substrate, but adhesion failure was observed when a plurality of semiconductor chips were stacked.

これは、実装基板上に半導体チップを搭載する際に、ペースト状の樹脂（接着材）を用いた場合、樹脂を硬化させるために熱処理が施される。この際、硬化温度から室温に戻る際に、実装基板（例えば、ガラス・エポキシ）と半導体チップ（例えばシリコン）が収縮し、これらの熱膨張係数（α）差に起因して、実装基板と半導体チップに反りが生じる。このように反った半導体チップ上にさらに半導体チップを積層しようとしても接着性を確保することが困難であり、また、半導体チップの剥がれや傾きの要因となることが判明した。なお、この問題点については、図１４および図１５を参照しながら追って詳細に説明する。   This is because when a semiconductor chip is mounted on a mounting substrate, when a paste-like resin (adhesive) is used, heat treatment is performed to cure the resin. At this time, when returning from the curing temperature to room temperature, the mounting substrate (for example, glass epoxy) and the semiconductor chip (for example, silicon) contract, and the mounting substrate and the semiconductor are caused by the difference in their thermal expansion coefficients (α). Warping occurs on the tip. It has been found that it is difficult to secure adhesiveness even if a semiconductor chip is further laminated on the warped semiconductor chip, and it causes peeling or tilting of the semiconductor chip. This problem will be described in detail later with reference to FIG. 14 and FIG.

そこで、本発明者らは、複数個の半導体チップを積層する際の接着材に着眼し、半導体装置の組立工程や積層する半導体チップの大きさなどを考慮しつつ、半導体チップの接着性を向上させる技術について検討した。   Accordingly, the present inventors have focused on adhesives when laminating a plurality of semiconductor chips, and improved the adhesion of the semiconductor chips while taking into account the assembly process of the semiconductor device and the size of the semiconductor chips to be laminated. We examined the technology to be used.

なお、本願発明者は、本願発明を完成した後に、先行技術調査を行い、上記特許文献１及び２を抽出した。上記特許文献１には、接着材として複数の材料が列挙されているが、個々の接着材の特性や半導体装置の組立段階毎の接着材の使い分けについては何ら記載されていない。   In addition, after completing this invention, this inventor conducted prior art investigation and extracted the said patent documents 1 and 2. FIG. In Patent Document 1, a plurality of materials are listed as adhesives, but there is no description about the characteristics of individual adhesives or the proper use of adhesives at each assembly stage of a semiconductor device.

また、本発明者らは、半導体チップの形状を工夫することにより、さらに小型化が図れ、また、工程の簡略化が図れる半導体装置の構造および製造方法について検討した。   Further, the present inventors have studied a structure and a manufacturing method of a semiconductor device that can be further miniaturized by devising the shape of the semiconductor chip and can simplify the process.

本発明の目的は、複数のチップを有する半導体装置の信頼性を向上することにある。   An object of the present invention is to improve the reliability of a semiconductor device having a plurality of chips.

本発明の他の目的は、複数の半導体チップを有する半導体装置の小型化もしくは高密度実装化を図ることにある。   Another object of the present invention is to achieve miniaturization or high-density mounting of a semiconductor device having a plurality of semiconductor chips.

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。   The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。   Of the inventions disclosed in the present application, the outline of typical ones will be briefly described as follows.

すなわち、本発明の半導体装置の製造方法は、（ａ）実装基板上に第１接着材を介して第１半導体チップを搭載する工程と、（ｂ）前記（ａ）工程の後、熱処理によって前記第１接着材を硬化させることにより前記実装基板上に前記第１半導体チップを固定する工程と、（ｃ）前記（ｂ）工程の後、前記第１半導体チップの上方に第２半導体チップを搭載する工程であって、前記実装基板および前記第１半導体チップに熱を加えることによって前記第１半導体チップの表面が前記熱を加える前より平坦となった状態で、前記第２半導体チップを第２接着材を介して接着する工程と、を有するものである。   That is, the method for manufacturing a semiconductor device of the present invention includes (a) a step of mounting a first semiconductor chip on a mounting substrate via a first adhesive, and (b) after the step (a), by heat treatment. A step of fixing the first semiconductor chip on the mounting substrate by curing the first adhesive material; and (c) mounting the second semiconductor chip above the first semiconductor chip after the step (b). And applying the heat to the mounting substrate and the first semiconductor chip so that the surface of the first semiconductor chip is flattened before the heat is applied. Adhering via an adhesive.

本発明の半導体装置は、実装基板上に少なくとも第１および第２の半導体チップが積層された半導体装置であって、（ａ）前記実装基板の直上に搭載された第１半導体チップは、主として熱硬化性を有する樹脂を介して固定され、（ｂ）前記第１半導体チップの上方に搭載された第２半導体チップは、熱可塑性を有する樹脂を介して固定されているものである。   The semiconductor device of the present invention is a semiconductor device in which at least first and second semiconductor chips are stacked on a mounting substrate. (A) The first semiconductor chip mounted directly on the mounting substrate is mainly heated. The second semiconductor chip fixed via a curable resin and (b) mounted above the first semiconductor chip is fixed via a thermoplastic resin.

本発明の半導体装置の製造方法は、（ａ）実装基板上に主として熱硬化性を有する樹脂を介して、裏面の外周部に切り欠き部を有し、前記裏面の中央部が凸部である半導体チップを搭載する工程と、（ｂ）前記（ａ）工程の後、熱処理によって前記樹脂を硬化させることにより前記実装基板上に前記半導体チップを固定する工程と、を有するものである。   In the method for manufacturing a semiconductor device of the present invention, (a) a mounting substrate has a notch in the outer peripheral portion of the back surface mainly through a thermosetting resin, and the central portion of the back surface is a convex portion. A step of mounting a semiconductor chip; and (b) a step of fixing the semiconductor chip on the mounting substrate by curing the resin by heat treatment after the step (a).

本発明の半導体装置は、（ａ）実装基板と、（ｂ）前記実装基板上に搭載された半導体チップであって、裏面の外周部に切り欠き部を有し、前記裏面の中央部が凸部である半導体チップと、（ｃ）前記実装基板と前記半導体チップとの間に形成された主として熱硬化性を有する樹脂と、を有するものである。   A semiconductor device according to the present invention includes (a) a mounting substrate, and (b) a semiconductor chip mounted on the mounting substrate, having a notch in the outer peripheral portion of the back surface, and the central portion of the back surface being convex. And (c) a resin having a mainly thermosetting property formed between the mounting substrate and the semiconductor chip.

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。   Among the inventions disclosed in the present application, effects obtained by typical ones will be briefly described as follows.

すなわち、複数のチップを有する半導体装置の信頼性を向上することができる。また、歩留まりを向上することができる。   That is, the reliability of a semiconductor device having a plurality of chips can be improved. In addition, the yield can be improved.

また、複数の半導体チップを有する半導体装置の小型化もしくは高密度実装化を図ることができる。   In addition, a semiconductor device having a plurality of semiconductor chips can be downsized or mounted with high density.

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には同一の符号を付し、その繰り返しの説明は省略する。また、各実施の形態は相互に関連するものであり、各実施の形態において同一もしくは類似の部材には同一もしくは関連する符号を付し、その繰り返しの説明は省略する。また、各実施の形態において同一もしくは類似の構成を有する場合には、同一もしくは類似の効果を奏するものとし、その繰り返しの説明は省略する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Note that in all the drawings for describing the embodiments, the same members are denoted by the same reference numerals, and the repeated description thereof is omitted. Also, the embodiments are mutually related, and in each embodiment, the same or similar members are denoted by the same or related reference numerals, and the repeated description thereof is omitted. Further, when each embodiment has the same or similar configuration, the same or similar effect is obtained, and repeated description thereof is omitted.

（実施の形態１）
図１〜図１３は、本実施の形態の半導体装置の製造工程を示す要部断面図である。 (Embodiment 1)
1 to 13 are main-portion cross-sectional views showing the manufacturing process of the semiconductor device of the present embodiment.

まず、本実施の形態の半導体装置の構成について説明する。なお、後述する本実施の形態の半導体装置の製造工程の説明において構造がより明確となるため、ここでは主要な構成についてのみ説明する。   First, the structure of the semiconductor device of this embodiment will be described. Note that since the structure becomes clearer in the description of the manufacturing process of the semiconductor device of the present embodiment described later, only the main configuration will be described here.

最終工程図である図１３に示すように、本実施の形態の半導体装置は、実装基板（配線基板、パッケージ基板）１の主面上に、２個のほぼ同じ形状の半導体チップ３Ａ、３Ｂが搭載されている。また、これらの間には、スペーサチップ５が配置され、半導体チップ３Ａの外周部上に空間を確保し、ワイヤ１１Ａと半導体チップ３Ｂのショート（短絡）を防止している。例えば半導体チップ３Ａ、３Ｂの厚さは５０〜２００μｍ程度で、スペーサチップ５の厚さは５０〜２００μｍ程度である。また、半導体チップ３Ａの端部とスペーサチップ５の端部との距離Ｄ１は、２００〜５００μｍ程度である。   As shown in FIG. 13 which is a final process diagram, the semiconductor device of the present embodiment includes two semiconductor chips 3A and 3B having substantially the same shape on the main surface of the mounting substrate (wiring substrate, package substrate) 1. It is installed. In addition, a spacer chip 5 is disposed between them to secure a space on the outer periphery of the semiconductor chip 3A and prevent a short circuit between the wire 11A and the semiconductor chip 3B. For example, the thickness of the semiconductor chips 3A and 3B is about 50 to 200 μm, and the thickness of the spacer chip 5 is about 50 to 200 μm. The distance D1 between the end of the semiconductor chip 3A and the end of the spacer chip 5 is about 200 to 500 μm.

実装基板１は、例えば、ガラス繊維を含んだエポキシ樹脂（ガラス・エポキシ樹脂）のような汎用樹脂を主体として構成された多層配線基板である。即ち、表面や裏面に配線を印刷法などで形成した、いわゆるプリント基板（図示せず）を複数積層した構造で、この複数枚のプリント基板の各配線は、ビアによって適宜接続されている。また、実装基板１の表面には、複数のパッド（ボンディングパッド）Ｐ１が形成されている。このパッドは、実装基板の例えば外周部に配置される（図４８等参照）。   The mounting substrate 1 is a multilayer wiring substrate mainly composed of a general-purpose resin such as an epoxy resin (glass / epoxy resin) containing glass fibers. That is, it has a structure in which a plurality of so-called printed boards (not shown) in which wiring is formed on the front and back surfaces by a printing method or the like, and each wiring of the plurality of printed boards is appropriately connected by vias. A plurality of pads (bonding pads) P <b> 1 are formed on the surface of the mounting substrate 1. This pad is disposed, for example, on the outer peripheral portion of the mounting substrate (see FIG. 48 and the like).

ワイヤは、金等の導電性材料よりなり、半導体チップは、シリコン等の半導体よりなる。また、スペーサチップもシリコン等の半導体よりなる。前記スペーサチップを半導体チップと同じ材料にすることで、極力熱膨張係数の差異を低減し、応力を低減することができる。前記スペーサチップには、他の材料も適用できる。例えば、多結晶シリコンチップや、下側の半導体チップの表面に予め印刷により形成したポリイミド樹脂層をスペーサとして用いてもよい。この場合、前記シリコンのスペーサチップを用いる場合と比較して材料、製造コストを低減できる。   The wire is made of a conductive material such as gold, and the semiconductor chip is made of a semiconductor such as silicon. The spacer chip is also made of a semiconductor such as silicon. By making the spacer chip the same material as the semiconductor chip, the difference in thermal expansion coefficient can be reduced as much as possible, and the stress can be reduced. Other materials can also be applied to the spacer chip. For example, a polyimide resin layer previously formed by printing on the surface of a polycrystalline silicon chip or a lower semiconductor chip may be used as the spacer. In this case, material and manufacturing costs can be reduced as compared with the case where the silicon spacer chip is used.

半導体チップ３Ａ、３Ｂ中には、図示しない複数の半導体素子や配線が形成され、その表面は保護膜で覆われている。また、保護膜の開口部からはそれぞれ複数のパッドＰＡ、ＰＢが露出している。このパッドは、最上層配線の露出部であり、各半導体チップの例えば外周部に配置される（図４７等参照）。   A plurality of semiconductor elements and wirings (not shown) are formed in the semiconductor chips 3A and 3B, and the surfaces thereof are covered with a protective film. A plurality of pads PA and PB are exposed from the openings of the protective film. This pad is an exposed portion of the uppermost layer wiring, and is disposed, for example, on the outer peripheral portion of each semiconductor chip (see FIG. 47 and the like).

ワイヤ１１Ａは、半導体チップ３Ａの表面のパッド（ボンディングパッド）ＰＡと実装基板１の表面のパッドＰ１とを接続し、ワイヤ１１Ｂは、半導体チップ３Ｂの表面のパッド（ボンディングパッド）ＰＢと実装基板１の表面のパッドＰ１とを接続する。実装基板１の表面には、複数のパッドＰ１が形成され、ワイヤ１１Ａと１１Ｂは異なるパッドＰ１に接続される（図４８等参照）。なお、一部同じ位置のパッドＰ１に接続される場合もある。また、ワイヤ１１Ａのループ高さ（半導体チップ３Ａの表面からワイヤ１１Ａの最高位置までの距離）は、１００〜３００μｍ程度であり、ワイヤ１１Ｂのループ高さ（半導体チップ３Ｂの表面からワイヤ１１Ｂの最高位置までの距離）は、３００〜１０００μｍ程度である。   The wire 11A connects the pad (bonding pad) PA on the surface of the semiconductor chip 3A and the pad P1 on the surface of the mounting substrate 1, and the wire 11B connects to the pad (bonding pad) PB on the surface of the semiconductor chip 3B and the mounting substrate 1. Is connected to the pad P1 on the surface. A plurality of pads P1 are formed on the surface of the mounting substrate 1, and the wires 11A and 11B are connected to different pads P1 (see FIG. 48 and the like). In some cases, some of the pads are connected to the pads P1 at the same position. The loop height of the wire 11A (distance from the surface of the semiconductor chip 3A to the highest position of the wire 11A) is about 100 to 300 μm, and the loop height of the wire 11B (maximum of the wire 11B from the surface of the semiconductor chip 3B). The distance to the position) is about 300 to 1000 μm.

ここで、実装基板１と半導体チップ３Ａとは、接着材７を介して固定されている。この接着材７は、例えば主として熱硬化性を有する樹脂である。一方、スペーサチップ５と半導体チップ３Ｂとは、接着材９Ｂを介して固定されている。この接着材９Ｂは、例えば熱可塑性を有する樹脂である。また、半導体チップ３Ａとスペーサチップ５とは、接着材９Ａを介して固定されている。この接着材９Ａは、例えば熱可塑性を有する樹脂である。   Here, the mounting substrate 1 and the semiconductor chip 3 </ b> A are fixed via an adhesive 7. The adhesive 7 is mainly a resin having thermosetting properties, for example. On the other hand, the spacer chip 5 and the semiconductor chip 3B are fixed via an adhesive 9B. This adhesive 9B is, for example, a resin having thermoplasticity. Further, the semiconductor chip 3A and the spacer chip 5 are fixed via an adhesive 9A. This adhesive 9A is, for example, a resin having thermoplasticity.

このように、本実施の形態によれば、実装基板１上に搭載される半導体チップ３Ａの接着材と、この半導体チップ３Ａの上方に位置する半導体チップ３Ｂの接着材とを異なるものとしたのでこれらの接着性を良くすることができる。   As described above, according to the present embodiment, the adhesive for the semiconductor chip 3A mounted on the mounting substrate 1 is different from the adhesive for the semiconductor chip 3B located above the semiconductor chip 3A. These adhesive properties can be improved.

具体的には、接着材７として、例えば主として熱硬化性を有する樹脂を用い、接着材９Ａ、９Ｂとして、例えば熱可塑性を有する樹脂を用いる。また、接着材７の厚さは５〜５０μｍ程度であり、接着材９Ａ、９Ｂの厚さは５〜５０μｍ程度である。   Specifically, for example, a resin having a thermosetting property is mainly used as the adhesive material 7, and a resin having a thermoplastic property is used as the adhesive materials 9A and 9B. Moreover, the thickness of the adhesive material 7 is about 5-50 micrometers, and the thickness of the adhesive materials 9A and 9B is about 5-50 micrometers.

なお、これらの接着材７、９Ａ、９Ｂの特性や具体的な組成例については、製造工程の説明部においてさらに詳細に説明する。   Note that the characteristics and specific composition examples of these adhesives 7, 9A, 9B will be described in more detail in the explanation section of the manufacturing process.

これら半導体チップ３Ａ、３Ｂおよびワイヤ１１Ａ、１１Ｂの周囲は、モールド樹脂（レジン）１３によって覆われている。また、実装基板１の裏面には、半田等よりなるバンプ電極１５が例えばエリア配置されている。このバンプ電極１５は、図示しない実装基板１中の複数の配線層やビア（接続部）を介してパッドＰ１と電気的に接続されている。   The periphery of the semiconductor chips 3A and 3B and the wires 11A and 11B is covered with a mold resin (resin) 13. Further, on the back surface of the mounting substrate 1, for example, bump electrodes 15 made of solder or the like are arranged in an area. The bump electrode 15 is electrically connected to the pad P1 through a plurality of wiring layers and vias (connection portions) in the mounting substrate 1 (not shown).

次いで、本実施の形態の半導体装置の製造方法（組立工程）を図１〜図１３を参照しながら説明する。   Next, a manufacturing method (assembly process) of the semiconductor device according to the present embodiment will be described with reference to FIGS.

図１に示すように、常温（室温）で、実装基板１上の半導体チップ搭載領域に接着材７を塗布する。この接着材７は、ペースト状の樹脂であり、主として熱硬化性を有する樹脂よりなる。具体的には、エポキシ系の樹脂がある。この樹脂の特徴は、溶剤と混合することによりペースト状となり、加熱の際、溶剤が揮発するとともに樹脂の反応により硬化が起こる。この硬化によって実装基板１上に半導体チップが固定される。また、熱硬化性樹脂は、一度硬化した後は熱を加えても溶融しない。   As shown in FIG. 1, an adhesive 7 is applied to the semiconductor chip mounting region on the mounting substrate 1 at room temperature (room temperature). The adhesive 7 is a paste-like resin and is mainly made of a resin having thermosetting properties. Specifically, there is an epoxy resin. A characteristic of this resin is that it becomes a paste when mixed with a solvent, and when heated, the solvent volatilizes and curing occurs due to the reaction of the resin. The semiconductor chip is fixed on the mounting substrate 1 by this curing. Moreover, once the thermosetting resin is cured, it does not melt even when heat is applied.

このように、本実施の形態によれば、実装基板１上に主として熱硬化性を有する樹脂を用いたので、コストの低減を図ることができる。即ち、後述する熱可塑性を有するフィルム状の樹脂と比較し、主として熱硬化性を有する樹脂は汎用的で安価なものが多い。また、ペースト状の樹脂を用いることで、配線の厚さや、前記配線を覆う絶縁膜の厚さの影響で比較的凹凸が多い実装基板１の表面を埋めるように樹脂を供給でき、実装基板１とその上部の半導体チップ３Ａの接着性を向上させることができる。   As described above, according to the present embodiment, since the thermosetting resin is mainly used on the mounting substrate 1, the cost can be reduced. That is, as compared with a film-like resin having thermoplasticity, which will be described later, many resins that are mainly thermosetting are general-purpose and inexpensive. Further, by using a paste-like resin, the resin can be supplied so as to fill the surface of the mounting substrate 1 having relatively large irregularities due to the thickness of the wiring and the thickness of the insulating film covering the wiring. And the adhesiveness of the semiconductor chip 3A on the upper portion thereof can be improved.

次いで、図２に示すように、常温で接着材７上に半導体チップ３Ａを搭載し、さらに、図３に示すように、実装基板１を熱処理することにより接着材７を硬化させる。熱処理は、実装基板１を例えば１００〜２００℃の雰囲気中に晒すことにより行う。その結果、実装基板１上に半導体チップ３Ａが固定される。実装基板１上の半導体チップ搭載領域の外周には、パッドＰ１が露出している。また、半導体チップ３Ａの表面からはパッドＰＡが露出している。   Next, as shown in FIG. 2, the semiconductor chip 3A is mounted on the adhesive 7 at room temperature, and further, the adhesive 7 is cured by heat-treating the mounting substrate 1 as shown in FIG. The heat treatment is performed by exposing the mounting substrate 1 to an atmosphere of 100 to 200 ° C., for example. As a result, the semiconductor chip 3A is fixed on the mounting substrate 1. A pad P1 is exposed on the outer periphery of the semiconductor chip mounting region on the mounting substrate 1. Further, the pad PA is exposed from the surface of the semiconductor chip 3A.

ここで、実装基板１を放置し、常温まで自然冷却する。この際、実装基板１および半導体チップ３Ａがそれぞれ収縮するが、個々にα値が異なるため、その収縮度合いが異なる。このα値とは、熱膨張係数であり、シリコン（Ｓｉ）では、３．５×１０−６／℃、ガラス・エポキシ基板では、１２×１０−６／℃〜１６×１０−６／℃程度である。その結果、図４に示すように、実装基板１等が凸型に反った形状となる。 Here, the mounting substrate 1 is left to cool naturally to room temperature. At this time, the mounting substrate 1 and the semiconductor chip 3 </ b> A contract, respectively, but the degree of contraction differs because of different α values. The α value is a coefficient of thermal expansion, which is about 3.5 × 10 −6 / ° C. for silicon (Si) and about 12 × 10 −6 / ° C. to 16 × 10 −6 / ° C. for a glass / epoxy substrate. It is. As a result, as shown in FIG. 4, the mounting substrate 1 or the like has a shape warped in a convex shape.

次いで、実装基板１上のパッドＰ１と半導体チップ３ＡのパッドＰＡとをワイヤ１１Ａで接続（第１ワイヤボンディング）する。この際、図５に示すように、実装基板１を加熱ステージ１７上に搭載し、約１５０〜２００℃程度で加熱しながらワイヤボンディングを行う。従って、ワイヤボンディングの最中は、加熱により実装基板１や半導体チップ３Ａがそれぞれ平坦となる。このワイヤボンディングは、例えば超音波振動と熱圧着とを併用したワイヤボンダを使用して行う。   Next, the pads P1 on the mounting substrate 1 and the pads PA of the semiconductor chip 3A are connected by wires 11A (first wire bonding). At this time, as shown in FIG. 5, the mounting substrate 1 is mounted on the heating stage 17, and wire bonding is performed while heating at about 150 to 200 ° C. Therefore, during the wire bonding, the mounting substrate 1 and the semiconductor chip 3A are flattened by heating. This wire bonding is performed using, for example, a wire bonder that uses both ultrasonic vibration and thermocompression bonding.

次いで、実装基板１を放置し、常温まで自然冷却すると、図６に示すように、再び、実装基板１等が凸型に反った形状となる。   Next, when the mounting substrate 1 is left to be naturally cooled to room temperature, the mounting substrate 1 and the like again have a shape warped in a convex shape as shown in FIG.

次いで、図７に示すように、半導体チップ３Ａ上に接着材９Ａを貼り付け、その上部にスペーサチップ５を熱圧着する。即ち、実装基板１を加熱ステージ上に搭載し、約１００〜２５０℃程度で加熱しつつ、スペーサチップ５を接着材９Ａ（半導体チップ３Ａ）上に押圧する。   Next, as shown in FIG. 7, an adhesive 9 </ b> A is attached on the semiconductor chip 3 </ b> A, and the spacer chip 5 is thermocompression bonded to the upper part. That is, the mounting substrate 1 is mounted on a heating stage, and the spacer chip 5 is pressed onto the adhesive 9A (semiconductor chip 3A) while heating at about 100 to 250 ° C.

この場合、熱で実装基板１や半導体チップ３Ａがそれぞれほぼ平坦となる。言い換えれば、熱を加える前（例えば図６に示す状態）より実装基板１や半導体チップ３Ａの平坦性が向上する。その結果、半導体チップ３Ａとスペーサチップ５の接着性が向上する。また、一定の接着力、接着面積、樹脂厚さを確保することができる。   In this case, the mounting substrate 1 and the semiconductor chip 3A are almost flattened by heat. In other words, the flatness of the mounting substrate 1 and the semiconductor chip 3A is improved before heat is applied (for example, the state shown in FIG. 6). As a result, the adhesion between the semiconductor chip 3A and the spacer chip 5 is improved. In addition, it is possible to ensure a certain adhesive force, adhesive area, and resin thickness.

なお、スペーサチップ５の裏面（下面）に接着材９Ａを貼り付け。半導体チップ３Ａ上に熱圧着してもよい。   Note that an adhesive 9 </ b> A is attached to the back surface (lower surface) of the spacer chip 5. Thermocompression bonding may be performed on the semiconductor chip 3A.

ここで、接着材９Ａは、熱可塑性を有する樹脂である。即ち、加熱中は硬化せず、接着材自身が溶融し、粘着性を有する。その後、自然冷却すると樹脂が硬化し、半導体チップ３Ａ上にスペーサチップ５が固定される。但し、接着材９Ａは、熱可塑性樹脂のみで構成されるとは限らない。例えば、熱可塑性樹脂よりなるメインフィルム部の表面に熱硬化性樹脂を塗布したフイルムを用い、半導体チップ３Ａ上にフィルムを貼り付ける際には、上記熱硬化性樹脂の性質を利用して接着し、半導体チップ３Ａ上にスペーサチップ５を固定する際には、熱可塑性樹脂の性質を利用して接着することもできる。また、熱可塑性樹脂と熱硬化性樹脂の混合樹脂を用いても同様の処理を行うことができる。   Here, the adhesive 9A is a resin having thermoplasticity. That is, it is not cured during heating, and the adhesive itself melts and has tackiness. Thereafter, when naturally cooled, the resin is cured, and the spacer chip 5 is fixed on the semiconductor chip 3A. However, the adhesive material 9A is not necessarily composed of only a thermoplastic resin. For example, when a film in which a thermosetting resin is applied to the surface of a main film portion made of a thermoplastic resin is used and a film is attached on the semiconductor chip 3A, the film is bonded using the properties of the thermosetting resin. When the spacer chip 5 is fixed on the semiconductor chip 3A, the spacer chip 5 can be bonded using the property of the thermoplastic resin. The same treatment can also be performed using a mixed resin of a thermoplastic resin and a thermosetting resin.

従って、ここで言う「熱可塑性を有する樹脂」とは、熱を加えた時にある程度の接着性を有しつつ、その後硬化する樹脂を言う。従って、反応性の小さい熱硬化性樹脂や完全にキュア（重合）させていない熱硬化性樹脂であっても、ダイボンディングの加熱の期間に接着性を確保しつつ、その後硬化により所望の位置に上層の半導体チップを固定できるものであればよい。   Accordingly, the term “resin having thermoplasticity” as used herein refers to a resin that has a certain degree of adhesiveness when heated and is subsequently cured. Therefore, even a thermosetting resin with low reactivity or a thermosetting resin that has not been completely cured (polymerized) can secure adhesion during the heating period of die bonding, and then be cured to a desired position. Any device capable of fixing the upper semiconductor chip may be used.

また、接着材９Ａには、溶媒（溶剤）の含有量が少なく、フィルム状（ペースト状でない）に加工できるという特性を有する。これに対し、接着材７は、樹脂に溶媒を加えることによりペースト状とすることができ、熱硬化の際に溶剤が揮発する。   Further, the adhesive 9A has a characteristic that the content of the solvent (solvent) is small and it can be processed into a film shape (not a paste shape). On the other hand, the adhesive 7 can be made into a paste by adding a solvent to the resin, and the solvent volatilizes during thermosetting.

接着材９Ａの具体的組成は、例えばエポキシ樹脂と熱可塑性樹脂の混合物やポリイミド樹脂とエポキシ樹脂との混合物等がある。また、接着材９Ａ中には、無機物質フィラー等を含有させてもよい。   Specific compositions of the adhesive 9A include, for example, a mixture of an epoxy resin and a thermoplastic resin, a mixture of a polyimide resin and an epoxy resin, and the like. Further, the adhesive 9A may contain an inorganic filler or the like.

このように本実施の形態によれば、スペーサチップ５を熱圧着する、即ち、加熱しながら接着したので、スペーサチップ５の接着性を向上させることができる。   Thus, according to the present embodiment, since the spacer chip 5 is thermocompression bonded, that is, bonded while being heated, the adhesion of the spacer chip 5 can be improved.

例えば、図１４に示すように、実装基板１等が凸型に反った状態で、半導体チップ３Ａ上のスペーサチップ搭載領域に、ペースト状の樹脂であり、主として熱硬化性を有する樹脂よりなる接着材７Ｂを塗布しても、半導体チップ３Ａの表面が反っているため、接着材７Ｂを安定的に供給できない。さらに、図１５に示すように、その接着材７Ｂ上にスペーサチップ５を搭載しても、実装基板１や半導体チップ３Ａに対して平行に搭載することができない。従って、熱処理することにより接着材７Ｂを硬化させても、スペーサチップ５の接着性が悪く、所望の接着力、接着面積、樹脂厚さを確保することが困難となる。また、半導体チップの剥がれや半導体チップ中のクラックの発生の原因となる。また、スペーサチップ５が傾いた状態で搭載され、その上部に他の半導体チップを積層すると、この半導体チップも傾いた状態で搭載され、その後のワイヤボンディングを制御性良く行うことができない。   For example, as shown in FIG. 14, with the mounting substrate 1 and the like warped in a convex shape, the spacer chip mounting region on the semiconductor chip 3A is a paste-like resin and is mainly made of a resin having a thermosetting property. Even if the material 7B is applied, the surface of the semiconductor chip 3A is warped, so that the adhesive 7B cannot be stably supplied. Further, as shown in FIG. 15, even if the spacer chip 5 is mounted on the adhesive 7B, it cannot be mounted in parallel to the mounting substrate 1 or the semiconductor chip 3A. Therefore, even if the adhesive 7B is cured by heat treatment, the adhesion of the spacer chip 5 is poor, and it becomes difficult to secure a desired adhesive force, adhesion area, and resin thickness. Moreover, it causes peeling of the semiconductor chip and generation of cracks in the semiconductor chip. If the spacer chip 5 is mounted in an inclined state and another semiconductor chip is stacked on the spacer chip 5, the semiconductor chip is also mounted in an inclined state, and the subsequent wire bonding cannot be performed with good controllability.

このように、一度熱負荷が加わった実装基板の上方にさらにチップ（半導体チップやスペーサチップ）を積層しようとする場合、接着材７Ｂを用いたのでは接着性良く積層することができない。   As described above, when an additional chip (semiconductor chip or spacer chip) is to be stacked above the mounting substrate to which a thermal load has been applied once, the adhesive 7B cannot be used to stack with good adhesion.

これに対し、本実施の形態では、前述したように、スペーサチップ５を熱圧着したので、その接着性を向上させることができる。   On the other hand, in the present embodiment, as described above, since the spacer chip 5 is thermocompression bonded, the adhesion can be improved.

なお、図１４および図１５は、本実施の形態の効果を示すための半導体装置の製造方法を示す要部断面図である。   14 and 15 are cross-sectional views of relevant parts showing a method of manufacturing a semiconductor device to show the effect of the present embodiment.

このように、半導体チップ３Ａ上に接着材９Ａを貼り付け、その上部にスペーサチップ５を熱圧着した後、常温まで自然冷却すると、再び、実装基板１等が凸型に反った形状となる（図示せず）。   As described above, after the adhesive material 9A is pasted on the semiconductor chip 3A and the spacer chip 5 is thermocompression bonded to the upper part of the semiconductor chip 3A and then naturally cooled to room temperature, the mounting substrate 1 and the like again have a shape warped in a convex shape ( Not shown).

次いで、図８に示すように、スペーサチップ５上に接着材９Ｂを貼り付け、その上部に半導体チップ３Ｂを熱圧着する。即ち、実装基板１を加熱ステージ１７上に搭載し、約１００〜２５０℃程度で加熱しつつ、半導体チップ３Ｂを接着材９Ｂ（スペーサチップ５）上に押圧する。この接着材９Ｂも接着材９Ａと同様に、熱可塑性を有する樹脂である。また、フィルム状の樹脂である。なお、この場合も、半導体チップ３Ｂの裏面に接着材９Ｂを貼り付け、スペーサチップ５上に熱圧着してもよい。   Next, as shown in FIG. 8, an adhesive 9B is attached on the spacer chip 5, and the semiconductor chip 3B is thermocompression-bonded thereon. That is, the mounting substrate 1 is mounted on the heating stage 17 and the semiconductor chip 3B is pressed onto the adhesive 9B (spacer chip 5) while being heated at about 100 to 250 ° C. This adhesive 9B is also a thermoplastic resin, like the adhesive 9A. Further, it is a film-like resin. In this case as well, the adhesive 9B may be attached to the back surface of the semiconductor chip 3B and thermocompression bonded onto the spacer chip 5.

このように半導体チップ３Ｂの接着（固定）の際も、加熱しながら接着したので、スペーサチップ５の接着の場合と同様にその接着性を向上させることができる。   As described above, since the semiconductor chip 3B is bonded (fixed) while being heated, the adhesion can be improved as in the case of bonding the spacer chip 5.

次いで、常温まで自然冷却すると、図９に示すように、実装基板１等が凸型に反った形状となる。なお、半導体チップ３Ｂの外周部からはパッドＰＢが露出している。   Next, when naturally cooled to room temperature, as shown in FIG. 9, the mounting substrate 1 and the like are warped in a convex shape. The pad PB is exposed from the outer periphery of the semiconductor chip 3B.

次いで、図１０に示すように、実装基板１上のパッドＰ１と半導体チップ３ＢのパッドＰＢとをワイヤ１１Ｂで接続（第２ワイヤボンディング）する。この際、図示するように、実装基板１を加熱ステージ１７上に搭載し、約１５０〜２００℃程度で加熱しながらワイヤボンディングを行う。従って、ワイヤボンディングの最中は、加熱により実装基板１や半導体チップ３Ａ、３Ｂ等がそれぞれ平坦となる。このワイヤボンディングは、例えば超音波振動と熱圧着とを併用したワイヤボンダを使用して行う。   Next, as shown in FIG. 10, the pads P1 on the mounting substrate 1 and the pads PB of the semiconductor chip 3B are connected by wires 11B (second wire bonding). At this time, as illustrated, the mounting substrate 1 is mounted on the heating stage 17 and wire bonding is performed while heating at about 150 to 200 ° C. Therefore, during the wire bonding, the mounting substrate 1 and the semiconductor chips 3A, 3B and the like are flattened by heating. This wire bonding is performed using, for example, a wire bonder that uses both ultrasonic vibration and thermocompression bonding.

次いで、図１１に示すように、実装基板１や半導体チップ３Ａ、３Ｂ等を図示しない金型で挟持し、実装基板１側を１５０〜２００℃の加熱ステージ１７上に搭載し、金型のキャビティ内に溶融樹脂（モールド樹脂）を注入し、半導体チップ３Ａ、３Ｂやワイヤ１１Ａ、１１Ｂ等の周囲をモールド樹脂１３によって封止する。なお、この後、常温まで自然冷却しても、実装基板１等が凸型に反らないよう、モールド樹脂１３と実装基板１のα差を調整し、半導体装置の反りが少なくなるよう工夫されている。   Next, as shown in FIG. 11, the mounting substrate 1 and the semiconductor chips 3A, 3B, etc. are sandwiched between molds (not shown), and the mounting substrate 1 side is mounted on a heating stage 17 at 150 to 200 ° C. A molten resin (mold resin) is injected into the inside, and the periphery of the semiconductor chips 3A, 3B, wires 11A, 11B, etc. is sealed with the mold resin 13. After that, even if it is naturally cooled to room temperature, the α difference between the mold resin 13 and the mounting substrate 1 is adjusted so that the mounting substrate 1 or the like does not warp in a convex shape, so that the warp of the semiconductor device is reduced. ing.

次いで、図１２に示すように、実装基板１側を上面とし、半田等よりなるバンプ電極１５を形成する。このバンプ電極１５は、例えば低融点のＰｂ−Ｓｎ共晶合金からなる半田ボールを実装基板１の上面（半導体チップ搭載側の逆側）に供給した後、この半田ボールをリフローさせることによって形成する。例えば、実装基板１等を、２４０〜２６０℃の雰囲気に晒すことによりリフローを行う。   Next, as shown in FIG. 12, a bump electrode 15 made of solder or the like is formed with the mounting substrate 1 side as an upper surface. The bump electrode 15 is formed by supplying a solder ball made of, for example, a low-melting point Pb—Sn eutectic alloy to the upper surface of the mounting substrate 1 (the side opposite to the semiconductor chip mounting side) and then reflowing the solder ball. . For example, reflow is performed by exposing the mounting substrate 1 and the like to an atmosphere of 240 to 260 ° C.

その後、バンプ電極１５の形成面を下側とし（図１３）、本実施の形態の半導体装置が略完成する。   Thereafter, the bump electrode 15 is formed on the lower side (FIG. 13), and the semiconductor device of the present embodiment is almost completed.

このように、本実施の形態によれば、実装基板の直上にはペースト状の熱硬化性を有する樹脂を用いてその上部の半導体チップの接着（固定）を行い、上記樹脂の硬化のための熱処理の後に積層されるチップ（半導体チップやスペーサチップ）の接着の際には、フィルム状の熱可塑性を有する樹脂を用いることとしたので、個々のチップの接着性を向上させることができる。また、半導体装置の信頼性を向上することができる。また、半導体装置の歩留まりを向上することができる。   As described above, according to the present embodiment, the upper semiconductor chip is bonded (fixed) using a paste-like thermosetting resin directly on the mounting substrate, and the resin is cured. When bonding chips (semiconductor chips and spacer chips) laminated after heat treatment, a film-like thermoplastic resin is used, so that the adhesiveness of individual chips can be improved. In addition, the reliability of the semiconductor device can be improved. In addition, the yield of the semiconductor device can be improved.

また、ペースト状の熱硬化性を有する樹脂の硬化のための熱処理を行うタイミングは、第１ワイヤボンディングの前である。これは、ワイヤボンディングの前には、ワイヤボンディングの対象となる半導体チップが固定されていなければならないからである。   Moreover, the timing which performs the heat processing for hardening of resin which has a paste-like thermosetting property is before 1st wire bonding. This is because the semiconductor chip to be wire bonded must be fixed before wire bonding.

特に、本実施の形態のように、２個のほぼ同じ形状の半導体チップ３Ａ、３Ｂを積層する場合には、それぞれのパッドＰＡ、ＰＢが平面的に重なってしまうため、これらを１回のワイヤボンディングで接続することはできない。従って、途中で樹脂の硬化のための熱処理を行わなければならず、本実施の形態を適用して効果的である。なお、半導体チップ３Ａ、３Ｂは、必ずしも同じ大きさである必要はなく、積層する複数の半導体チップのいずれか２つの半導体チップのパッドがその上部の半導体チップと平面的に重なってしまう半導体装置に適用して効果的である。このように、パッドが平面的に重なるような積層構造とすることにより半導体装置の小型化もしくは高密度実装化を図ることができる。   In particular, as in the present embodiment, when two semiconductor chips 3A and 3B having substantially the same shape are stacked, the pads PA and PB overlap each other in a plane. It cannot be connected by bonding. Therefore, heat treatment for curing the resin must be performed in the middle, and this embodiment is effective when applied. The semiconductor chips 3A and 3B do not necessarily have the same size, and a semiconductor device in which pads of any two semiconductor chips of a plurality of stacked semiconductor chips overlap with the upper semiconductor chip in a plane. It is effective to apply. As described above, the semiconductor device can be downsized or mounted with high density by adopting a stacked structure in which the pads overlap in a planar manner.

また、本実施の形態においては、２つの半導体チップ３Ａ、３Ｂを積層したが、さらに、スペーサチップを介して半導体チップを積層してもよく、その場合のスペーサチップや半導体チップの接着にはフィルム状の熱可塑性を有する樹脂を用いる。   In the present embodiment, the two semiconductor chips 3A and 3B are stacked. However, a semiconductor chip may be stacked via a spacer chip. In this case, a film is used for bonding the spacer chip or the semiconductor chip. A resin having a thermoplastic shape is used.

（実施の形態２）
図１６〜図２７は、本実施の形態の半導体装置の製造工程を示す要部断面図である。以下、これらの図を参照しながら本実施の形態を説明する。なお、実施の形態１と同一の部材には同一もしくは関連する符号を付し、その繰り返しの説明は省略する。また、実施の形態１と同様の工程（処理）についても繰り返しの説明を省略する。 (Embodiment 2)
16 to 27 are main-portion cross-sectional views showing the manufacturing process of the semiconductor device of the present embodiment. Hereinafter, the present embodiment will be described with reference to these drawings. Note that the same or related reference numerals are given to the same members as those in the first embodiment, and repeated description thereof will be omitted. Further, repeated description of the same steps (processes) as those in Embodiment 1 is also omitted.

まず、本実施の形態の半導体装置の構成について説明する。なお、後述する本実施の形態の半導体装置の製造工程の説明において構造がより明確となるため、ここでは主要な構成についてのみ説明する。   First, the structure of the semiconductor device of this embodiment will be described. Note that since the structure becomes clearer in the description of the manufacturing process of the semiconductor device of the present embodiment described later, only the main configuration will be described here.

最終工程図である図２７に示すように、本実施の形態の半導体装置は、実装基板１の主面上に、２個の半導体チップ３Ａ、３Ｂが搭載されている。また、これらの間には、スペーサチップ５が配置されている。   As shown in FIG. 27, which is a final process diagram, in the semiconductor device of the present embodiment, two semiconductor chips 3A and 3B are mounted on the main surface of the mounting substrate 1. In addition, a spacer chip 5 is disposed between them.

ここで、実施の形態１と異なる構成は、半導体チップ３Ａとスペーサチップ５とが、接着材７Ｂを介して固定されていることである。この接着材７Ｂおよび７Ａは、例えば主として熱硬化性を有する樹脂である。また、この接着材７Ａおよび７Ｂの厚さは、５〜５０μｍ程度である。なお、スペーサチップ５と半導体チップ３Ｂとは、接着材９を介して固定されている。この接着材９は、例えば熱可塑性を有する樹脂である。   Here, the configuration different from the first embodiment is that the semiconductor chip 3A and the spacer chip 5 are fixed via an adhesive 7B. The adhesives 7B and 7A are, for example, mainly thermosetting resins. The thickness of the adhesives 7A and 7B is about 5 to 50 μm. The spacer chip 5 and the semiconductor chip 3B are fixed via an adhesive material 9. The adhesive material 9 is, for example, a resin having thermoplasticity.

このように、本実施の形態によれば、実装基板１上に搭載される半導体チップ３Ａの接着材と、この半導体チップ３Ａの上方に位置する半導体チップ３Ｂの接着材とを異なるものとしたのでこれらの接着性を良くすることができる。   As described above, according to the present embodiment, the adhesive for the semiconductor chip 3A mounted on the mounting substrate 1 is different from the adhesive for the semiconductor chip 3B located above the semiconductor chip 3A. These adhesive properties can be improved.

次いで、本実施の形態の半導体装置の製造方法（組立工程）を図１６〜図２７を参照しながら説明する。   Next, a manufacturing method (assembly process) of the semiconductor device according to the present embodiment will be described with reference to FIGS.

図１６に示すように、実装基板１上の半導体チップ搭載領域に接着材７Ａを塗布する。この接着材７Ａは、ペースト状の樹脂であり、主として熱硬化性を有する樹脂よりなる。次いで、接着材７Ａ上に半導体チップ３Ａを搭載し、さらに、図１７に示すように、半導体チップ３Ａのスペーサチップ搭載領域に接着材７Ｂを塗布する。この接着材７Ａ、７Ｂの特性や具体的な組成例は、実施の形態１の接着材７と同様である。   As shown in FIG. 16, an adhesive 7 </ b> A is applied to the semiconductor chip mounting region on the mounting substrate 1. This adhesive 7A is a paste-like resin and is mainly made of a resin having thermosetting properties. Next, the semiconductor chip 3A is mounted on the adhesive 7A, and as shown in FIG. 17, the adhesive 7B is applied to the spacer chip mounting region of the semiconductor chip 3A. The characteristics and specific composition examples of the adhesives 7A and 7B are the same as those of the adhesive 7 of the first embodiment.

次いで、図１８に示すように、実装基板１に例えば１００〜２００℃の熱処理を施すことにより接着材７Ａ、７Ｂを硬化させる。その結果、実装基板１上に半導体チップ３Ａが固定され、半導体チップ３Ａ上にスペーサチップ５が固定される。実装基板１上の半導体チップ搭載領域の外周には、パッドＰ１が露出し、また、半導体チップ３Ａのスペーサチップ搭載領域の外周には、パッドＰＡが露出している。   Next, as illustrated in FIG. 18, the adhesives 7 </ b> A and 7 </ b> B are cured by performing a heat treatment on the mounting substrate 1 at, for example, 100 to 200 ° C. As a result, the semiconductor chip 3A is fixed on the mounting substrate 1, and the spacer chip 5 is fixed on the semiconductor chip 3A. A pad P1 is exposed on the outer periphery of the semiconductor chip mounting region on the mounting substrate 1, and a pad PA is exposed on the outer periphery of the spacer chip mounting region of the semiconductor chip 3A.

ここで、実装基板１を放置し、常温まで自然冷却する。この際、実装基板１、半導体チップ３Ａやスペーサチップ５がそれぞれ収縮するが、個々にα値が異なるため、その収縮度合いが異なる。その結果、図１９に示すように、実装基板１等が凸型に反った形状となる。   Here, the mounting substrate 1 is left to cool naturally to room temperature. At this time, the mounting substrate 1, the semiconductor chip 3 </ b> A, and the spacer chip 5 are contracted, but the α values are different from each other, so that the degree of contraction is different. As a result, as shown in FIG. 19, the mounting substrate 1 and the like are warped in a convex shape.

次いで、図２０に示すように、実装基板１上のパッドＰ１と半導体チップ３ＡのパッドＰＡとをワイヤ１１Ａで接続（第１ワイヤボンディング）する。この第１ワイヤボンディングは、実施の形態１の第１ワイヤボンディングと同様に行う。   Next, as shown in FIG. 20, the pads P1 on the mounting substrate 1 and the pads PA of the semiconductor chip 3A are connected by wires 11A (first wire bonding). This first wire bonding is performed in the same manner as the first wire bonding in the first embodiment.

次いで、実装基板１を放置し、常温まで自然冷却すると、図２１に示すように、再び、実装基板１等が凸型に反った形状となる。   Next, when the mounting substrate 1 is left and naturally cooled to room temperature, the mounting substrate 1 and the like again have a shape warped in a convex shape, as shown in FIG.

次いで、図２２に示すように、スペーサチップ５上に接着材９を貼り付け、その上部に半導体チップ３Ｂを実施の形態１と同様に熱圧着する。即ち、実装基板１を加熱ステージ上に搭載し、約１００〜２５０℃程度で加熱しつつ、半導体チップ３Ｂを接着材９（スペーサチップ５）上に押圧する。   Next, as shown in FIG. 22, an adhesive 9 is pasted on the spacer chip 5, and the semiconductor chip 3 </ b> B is thermocompression bonded to the upper part in the same manner as in the first embodiment. That is, the mounting substrate 1 is mounted on a heating stage, and the semiconductor chip 3B is pressed onto the adhesive material 9 (spacer chip 5) while heating at about 100 to 250 ° C.

ここで、接着材９は、熱可塑性を有する樹脂である。また、フィルム状の樹脂である。この接着材９の特性や具体的な組成例は、実施の形態１の接着材９Ａ、９Ｂと同様である。   Here, the adhesive material 9 is a resin having thermoplasticity. Further, it is a film-like resin. The characteristics and specific composition examples of the adhesive 9 are the same as those of the adhesives 9A and 9B of the first embodiment.

次いで、常温まで自然冷却すると、図２３に示すように、実装基板１等が凸型に反った形状となる。なお、半導体チップ３Ｂの外周部からはパッドＰＢが露出している。   Next, when naturally cooled to room temperature, as shown in FIG. 23, the mounting substrate 1 and the like are warped in a convex shape. The pad PB is exposed from the outer periphery of the semiconductor chip 3B.

次いで、図２４に示すように、実装基板１上のパッドＰ１と半導体チップ３ＢのパッドＰＢとをワイヤ１１Ｂで接続（第２ワイヤボンディング）する。この第２ワイヤボンディングは、実施の形態１の第２ワイヤボンディングと同様に行う。   Next, as shown in FIG. 24, the pads P1 on the mounting substrate 1 and the pads PB of the semiconductor chip 3B are connected by wires 11B (second wire bonding). This second wire bonding is performed in the same manner as the second wire bonding in the first embodiment.

次いで、図２５に示すように、実施の形態１と同様に、半導体チップ３Ａ、３Ｂやワイヤ１１Ａ、１１Ｂ等の周囲をモールド樹脂１３によって封止した後、図２６に示すように、実施の形態１と同様にバンプ電極１５を形成する。その後、バンプ電極１５の形成面を下側とし（図２７）、本実施の形態の半導体装置が略完成する。   Next, as shown in FIG. 25, after the periphery of the semiconductor chips 3A, 3B, the wires 11A, 11B, etc. is sealed with the mold resin 13 as in the first embodiment, as shown in FIG. The bump electrode 15 is formed in the same manner as in FIG. Thereafter, the bump electrode 15 is formed on the lower side (FIG. 27), and the semiconductor device of the present embodiment is almost completed.

このように、本実施の形態によれば、実施の形態１と同様に、実装基板の直上にはペースト状の熱硬化性を有する樹脂を用いてその上部の半導体チップの接着（固定）を行い、上記樹脂の硬化のための熱処理の後に積層される半導体チップの接着の際には、フィルム状の熱可塑性を有する樹脂を用いることとしたので、個々のチップの接着性を向上させることができる。また、半導体装置の信頼性や歩留まりを向上することができる。   Thus, according to the present embodiment, as in the first embodiment, the upper semiconductor chip is bonded (fixed) using a paste-like thermosetting resin immediately above the mounting substrate. Since the resin having a film-like thermoplasticity is used for bonding the semiconductor chips laminated after the heat treatment for curing the resin, the adhesiveness of each chip can be improved. . In addition, the reliability and yield of the semiconductor device can be improved.

即ち、本実施の形態においては、スペーサチップを固定した後に第１ワイヤボンディングを行ったので、スペーサチップの固定にもペースト状の熱硬化性を有する樹脂を用いることができる。従って、接着材のコストを低減できる。また、スペーサチップとその下層の半導体チップの固定のための熱処理を同時に行うことができ、工程の簡略化を図ることができる。   That is, in this embodiment, since the first wire bonding is performed after the spacer chip is fixed, a paste-like thermosetting resin can be used for fixing the spacer chip. Therefore, the cost of the adhesive can be reduced. In addition, the heat treatment for fixing the spacer chip and the underlying semiconductor chip can be performed at the same time, and the process can be simplified.

但し、スペーサチップの端部と、その下層の半導体チップのパッドとの距離が小さい場合には、スペーサチップを固定した後においてはワイヤボンディングをし難いので、このような場合には、実施の形態１のように、第１ワイヤボンディングを行った後、スペーサチップを固定する方が望ましい。   However, when the distance between the edge of the spacer chip and the pad of the semiconductor chip below it is small, it is difficult to perform wire bonding after fixing the spacer chip. As shown in FIG. 1, it is preferable to fix the spacer chip after the first wire bonding.

（実施の形態３）
実施の形態１および２においては、スペーサチップを用いたが、本実施の形態においては積層する半導体チップの形状を工夫することでスペーサチップを省略する。 (Embodiment 3)
In the first and second embodiments, the spacer chip is used, but in this embodiment, the spacer chip is omitted by devising the shape of the semiconductor chip to be stacked.

図２８〜図３２は、本実施の形態の半導体装置の製造工程を示す要部断面図である。以下、これらの図を参照しながら本実施の形態を説明する。なお、実施の形態１と同一の部材には同一もしくは関連する符号を付し、その繰り返しの説明は省略する。また、実施の形態１と同様の工程（処理）についても繰り返しの説明を省略する。   28 to 32 are main-portion cross-sectional views showing the manufacturing process of the semiconductor device of the present embodiment. Hereinafter, the present embodiment will be described with reference to these drawings. Note that the same or related reference numerals are given to the same members as those in the first embodiment, and repeated description thereof will be omitted. Further, repeated description of the same steps (processes) as those in Embodiment 1 is also omitted.

まず、本実施の形態の半導体装置の構成について説明する。なお、後述する本実施の形態の半導体装置の製造工程の説明において構造がより明確となるため、ここでは主要な構成についてのみ説明する。   First, the structure of the semiconductor device of this embodiment will be described. Note that since the structure becomes clearer in the description of the manufacturing process of the semiconductor device of the present embodiment described later, only the main configuration will be described here.

最終工程図である図３２に示すように、本実施の形態の半導体装置は、実装基板１の主面上に、２個の半導体チップ３Ａ、２３Ｂが搭載されている。このうち、半導体チップ２３Ｂは、逆凸形状となっている。言い換えれば、半導体チップ２３Ｂの下面（裏面、接着面、素子形成面と逆側の面）の中央部に凸部を有する。また、半導体チップ２３Ｂの下面の外周部に切り欠き部を有する。この切り欠き部によって、半導体チップ３Ａの外周部上に空間が確保され、ワイヤ１１Ａと半導体チップ２３Ｂのショート（短絡）を防止している。この半導体チップ２３Ｂの切り欠き部の横方向の長さＤ２は２００〜５００μｍ程度で、縦方向の長さＤ３は１００〜３００μｍ程度である。   As shown in FIG. 32, which is a final process diagram, in the semiconductor device of the present embodiment, two semiconductor chips 3A and 23B are mounted on the main surface of the mounting substrate 1. Among these, the semiconductor chip 23B has an inverted convex shape. In other words, the semiconductor chip 23B has a convex portion at the center of the lower surface (back surface, adhesive surface, surface opposite to the element formation surface). In addition, the semiconductor chip 23B has a notch on the outer periphery of the lower surface. By this notch, a space is secured on the outer periphery of the semiconductor chip 3A, and a short circuit between the wire 11A and the semiconductor chip 23B is prevented. The length D2 in the horizontal direction of the cutout portion of the semiconductor chip 23B is about 200 to 500 μm, and the length D3 in the vertical direction is about 100 to 300 μm.

ここで、実装基板１と半導体チップ３Ａとは、接着材７を介して固定されており、半導体チップ３Ａと半導体チップ２３Ｂとは、接着材９を介して固定されている。接着材７は、例えば主として熱硬化性を有する樹脂である。また、接着材９は、例えば熱可塑性を有する樹脂である。   Here, the mounting substrate 1 and the semiconductor chip 3 </ b> A are fixed via an adhesive 7, and the semiconductor chip 3 </ b> A and the semiconductor chip 23 </ b> B are fixed via an adhesive 9. The adhesive 7 is mainly a resin having thermosetting properties, for example. The adhesive material 9 is a resin having thermoplasticity, for example.

このように、本実施の形態によれば、実装基板１上に搭載される半導体チップ３Ａの接着材と、この半導体チップ３Ａ上の半導体チップ２３Ｂの接着材とを異なるものとしたのでこれらの接着性を良くすることができる。   As described above, according to the present embodiment, the adhesive for the semiconductor chip 3A mounted on the mounting substrate 1 is different from the adhesive for the semiconductor chip 23B on the semiconductor chip 3A. The sex can be improved.

また、逆凸形状の半導体チップ２３Ｂを用いることにより、追って詳細に説明するように半導体装置の薄型化が図れ、また、製造工程の簡略化を図ることができる。また、スペーサチップを省略することができ、コストの低減を図ることができる。   Further, by using the reverse convex semiconductor chip 23B, the semiconductor device can be thinned as described in detail later, and the manufacturing process can be simplified. Further, the spacer chip can be omitted, and the cost can be reduced.

次いで、本実施の形態の半導体装置の製造方法（組立工程）を図２８〜図３２を参照しながら説明する。   Next, a manufacturing method (assembly process) of the semiconductor device according to the present embodiment will be described with reference to FIGS.

まず、実施の形態１において図１〜図４を参照しながら説明したように、実装基板１上の半導体チップ搭載領域に接着材７を介して半導体チップ３Ａを固定する。即ち、実装基板１上に接着材７を塗布し、半導体チップ３Ａを搭載した後、熱処理を施し、接着材７を硬化させる。この接着材７は、ペースト状の樹脂であり、主として熱硬化性を有する樹脂よりなる。また、接着材７の特性や具体的な組成例は、実施の形態１で説明した通りである。   First, as described in the first embodiment with reference to FIGS. 1 to 4, the semiconductor chip 3 </ b> A is fixed to the semiconductor chip mounting region on the mounting substrate 1 through the adhesive 7. That is, after applying the adhesive 7 on the mounting substrate 1 and mounting the semiconductor chip 3 </ b> A, heat treatment is performed to cure the adhesive 7. The adhesive 7 is a paste-like resin and is mainly made of a resin having thermosetting properties. Further, the characteristics and specific composition examples of the adhesive 7 are as described in the first embodiment.

さらに、実施の形態１と同様に、実装基板１上のパッドＰ１と半導体チップ３ＡのパッドＰＡとをワイヤ１１Ａで接続（第１ワイヤボンディング）する（図５参照）。次いで、実装基板１を放置し、常温まで自然冷却すると、実施の形態１で説明したように、実装基板１等が凸型に反った形状となる（図６参照）。   Further, as in the first embodiment, the pad P1 on the mounting substrate 1 and the pad PA of the semiconductor chip 3A are connected by the wire 11A (first wire bonding) (see FIG. 5). Next, when the mounting substrate 1 is left to be naturally cooled to room temperature, the mounting substrate 1 and the like are warped in a convex shape as described in the first embodiment (see FIG. 6).

次いで、図２８に示すように、半導体チップ３Ａ上に接着材９を貼り付け、その上部に半導体チップ２３Ｂを熱圧着する。この半導体チップ２３Ｂは、前述した通り逆凸形状である。半導体チップ２３Ｂの下面の凸部が半導体チップ３Ａ上に接着される。なお、逆凸形状の半導体チップの形成方法については後述する。   Next, as shown in FIG. 28, the adhesive material 9 is attached on the semiconductor chip 3A, and the semiconductor chip 23B is thermocompression-bonded thereon. As described above, the semiconductor chip 23B has a reverse convex shape. The convex portion on the lower surface of the semiconductor chip 23B is bonded onto the semiconductor chip 3A. Note that a method for forming an inverted convex semiconductor chip will be described later.

即ち、実施の形態１の半導体チップ３Ｂと同様に、実装基板１を加熱ステージ上に搭載し、約１００〜２５０℃程度で加熱しつつ、半導体チップ２３Ｂを接着材９（半導体チップ３Ａ）上に押圧する。   That is, like the semiconductor chip 3B of the first embodiment, the mounting substrate 1 is mounted on the heating stage, and the semiconductor chip 23B is placed on the adhesive 9 (semiconductor chip 3A) while being heated at about 100 to 250 ° C. Press.

ここで、接着材９は、熱可塑性を有する樹脂である。また、フィルム状の樹脂である。この接着材９の特性や具体的な組成例は、実施の形態１の接着材９Ａ、９Ｂと同様である。   Here, the adhesive material 9 is a resin having thermoplasticity. Further, it is a film-like resin. The characteristics and specific composition examples of the adhesive 9 are the same as those of the adhesives 9A and 9B of the first embodiment.

次いで、常温まで自然冷却すると、実装基板１等が凸型に反った形状となる。なお、半導体チップ２３Ｂの外周部からはパッドＰＢが露出している。   Next, when the substrate is naturally cooled to room temperature, the mounting substrate 1 and the like are warped in a convex shape. The pad PB is exposed from the outer periphery of the semiconductor chip 23B.

次いで、図２９に示すように、実装基板１上のパッドＰ１と半導体チップ２３ＢのパッドＰＢとをワイヤ１１Ｂで接続（第２ワイヤボンディング）する。この第２ワイヤボンディングは、実施の形態１の第２ワイヤボンディングと同様に行う。   Next, as shown in FIG. 29, the pads P1 on the mounting substrate 1 and the pads PB of the semiconductor chip 23B are connected by wires 11B (second wire bonding). This second wire bonding is performed in the same manner as the second wire bonding in the first embodiment.

次いで、図３０に示すように、実施の形態１と同様に、半導体チップ３Ａ、２３Ｂやワイヤ１１Ａ、１１Ｂ等の周囲をモールド樹脂１３によって封止した後、図３１に示すように、実施の形態１と同様にバンプ電極１５を形成する。その後、バンプ電極１５の形成面を下側とし（図３２）、本実施の形態の半導体装置が略完成する。   Next, as shown in FIG. 30, after the periphery of the semiconductor chips 3A and 23B and the wires 11A and 11B is sealed with the mold resin 13 as in the first embodiment, as shown in FIG. The bump electrode 15 is formed in the same manner as in FIG. Thereafter, the bump electrode 15 is formed on the lower side (FIG. 32), and the semiconductor device of the present embodiment is substantially completed.

このように、本実施の形態によれば、実施の形態１と同様に、実装基板の直上にはペースト状の熱硬化性を有する樹脂を用いてその上部の半導体チップの接着（固定）を行い、上記樹脂の硬化のための熱処理の後に積層される半導体チップの接着の際には、フィルム状の熱可塑性を有する樹脂を用いることとしたので、個々のチップの接着性を向上させることができる。また、半導体装置の信頼性や歩留まりを向上することができる。   Thus, according to the present embodiment, as in the first embodiment, the upper semiconductor chip is bonded (fixed) using a paste-like thermosetting resin immediately above the mounting substrate. Since the resin having a film-like thermoplasticity is used for bonding the semiconductor chips laminated after the heat treatment for curing the resin, the adhesiveness of each chip can be improved. . In addition, the reliability and yield of the semiconductor device can be improved.

また、本実施の形態によれば、逆凸形状の半導体チップを用いたので、実施の形態１もしくは２で説明したスペーサチップを省略することができる。従って、スペーサチップの接着工程を省略でき、製造工程の簡略化を図ることができる。   In addition, according to the present embodiment, since the inverted convex semiconductor chip is used, the spacer chip described in the first or second embodiment can be omitted. Therefore, the spacer chip bonding step can be omitted, and the manufacturing process can be simplified.

また、スペーサチップの厚さに関わらず凸部の高さ（図３２のＤ３）を調整することが可能であり、半導体装置の薄型化（小型化）を図ることができる。即ち、ワイヤ１１Ａのループ高さを考慮した必要最小限の凸部の高さとすることで、半導体装置の薄型化（小型化）を図ることができる。   Further, the height of the convex portion (D3 in FIG. 32) can be adjusted regardless of the thickness of the spacer chip, and the semiconductor device can be thinned (downsized). In other words, the semiconductor device can be thinned (downsized) by setting the height of the protrusions to the minimum necessary considering the loop height of the wire 11A.

次いで、逆凸形状の半導体チップを形成する方法について図３３〜図３９を参照しながら説明する。   Next, a method for forming an inverted convex semiconductor chip will be described with reference to FIGS.

まず、図３３に示すように、半導体ウエハＷを準備する。この半導体ウエハＷは例えば略円形であり、矩形状のチップ領域ＣＡが多数配置されている。各チップ領域はスクライブ領域ＳＡによって区画され、通常、このスクライブ領域ＳＡに沿ってダイシングすることにより複数の半導体チップ（ペレット）が形成される。なお、図３３等においては約２個分の半導体チップに対応する領域しか表示していない。半導体ウエハＷの主表面には図示しない半導体素子が形成され、その表面からはパッドＰＢが露出している。   First, as shown in FIG. 33, a semiconductor wafer W is prepared. The semiconductor wafer W is, for example, substantially circular, and a large number of rectangular chip areas CA are arranged. Each chip region is partitioned by a scribe region SA, and a plurality of semiconductor chips (pellets) are usually formed by dicing along the scribe region SA. In FIG. 33 and the like, only regions corresponding to about two semiconductor chips are displayed. Semiconductor elements (not shown) are formed on the main surface of the semiconductor wafer W, and pads PB are exposed from the surface.

図３４に示すように、パッドＰＢ形成面にバックグラインド（ＢＧ）テープ３１およびダイシングテープ３３を順次貼り付け、テープ接着面を下側とし、裏面研磨（バックグラインド、ＢＧ）する。次いで、図３５に示すように、スクライブ領域ＳＡを含む幅Ｗ１の領域を幅広のダイシングソー３５で半導体ウエハの途中まで（例えば１００〜３００μｍ程度）ダイシングする（第１ダイシング）。   As shown in FIG. 34, a back grind (BG) tape 31 and a dicing tape 33 are sequentially attached to the pad PB formation surface, and the back surface is ground (back grind, BG) with the tape adhesive surface on the lower side. Next, as shown in FIG. 35, the region having the width W1 including the scribe region SA is diced to the middle of the semiconductor wafer (for example, about 100 to 300 μm) with the wide dicing saw 35 (first dicing).

次いで、図３６に示すように、幅Ｗ１の領域のほぼ中心部に位置するスクライブ領域ＳＡ（幅Ｗ２）を幅狭のダイシングソー３７で半導体ウエハの表面までダイシングする（第２ダイシング）。幅Ｗ２は幅Ｗ１より小さい。   Next, as shown in FIG. 36, the scribe region SA (width W2) located substantially at the center of the region of width W1 is diced to the surface of the semiconductor wafer with a narrow dicing saw 37 (second dicing). The width W2 is smaller than the width W1.

次いで、図３７に示すように、チップ領域ＣＡをテープ接着面側から針等で押し上げるとともに、その上面を吸引コレット等を用いてピックアップ（pick up）する。その結果、図３８に示すように、その裏面（図３８においては上面）の中央部に凸部を有し、その外周部に切り欠きを有する半導体チップ２３Ｂが形成される。なお、半導体装置内に積層される場合には図３９に示すようにその凸部側が下側となるよう接着される。   Next, as shown in FIG. 37, the chip area CA is pushed up from the tape bonding surface side with a needle or the like, and its upper surface is picked up using a suction collet or the like. As a result, as shown in FIG. 38, a semiconductor chip 23B having a convex portion at the center of the back surface (upper surface in FIG. 38) and a notch at the outer peripheral portion thereof is formed. In the case of being stacked in a semiconductor device, as shown in FIG.

次いで、逆凸形状の半導体チップを形成する他の方法について図４０〜図４２を参照しながら説明する。   Next, another method for forming an inverted convex semiconductor chip will be described with reference to FIGS.

図３５に示す第１ダイシングが終わった後の半導体ウエハＷのパッドＰＢ形成面（表面）のバックグラインド（ＢＧ）テープ３１およびダイシングテープ３３を剥離し、図４０に示すように半導体ウエハＷの裏面にダイシングテープ３３ｂを貼り付ける。   35, the back grind (BG) tape 31 and the dicing tape 33 on the pad PB formation surface (front surface) of the semiconductor wafer W after the first dicing shown in FIG. 35 are finished, and the back surface of the semiconductor wafer W is removed as shown in FIG. A dicing tape 33b is affixed to the substrate.

次いで、図４１に示すように、幅Ｗ１の領域のほぼ中心部に位置するスクライブ領域ＳＡ（幅Ｗ２）を幅狭のダイシングソー３７でパッドＰＢ形成面（表面）からダイシングする（第２ダイシング）。幅Ｗ２は幅Ｗ１より小さい。   Next, as shown in FIG. 41, the scribe region SA (width W2) located substantially at the center of the region of width W1 is diced from the pad PB formation surface (front surface) with a narrow dicing saw 37 (second dicing). . The width W2 is smaller than the width W1.

次いで、チップ領域ＣＡをダイシングテープ３３ｂの接着面側から針等で押し上げるとともに、その上面を吸引コレット等を用いてピックアップ（pick up）する。このような方法でも、図３８を参照しながら説明した、裏面（図３８においては上面）の中央部に凸部を有し、その外周部に切り欠きを有する半導体チップ２３Ｂが形成される（図４２）。   Next, the chip area CA is pushed up with a needle or the like from the bonding surface side of the dicing tape 33b, and the upper surface thereof is picked up using a suction collet or the like. Even in such a method, the semiconductor chip 23B having a convex portion at the center of the back surface (upper surface in FIG. 38) and having a notch in the outer peripheral portion described with reference to FIG. 38 is formed (FIG. 38). 42).

なお、本実施の形態においては、切り欠き部がほぼ矩形状の半導体チップを例に説明したが、図４３に示すように、切り欠き部をテーパー形状としてもよいし、また、図４５に示すように、切り欠き部をアール形状としてもよい。このような形状の半導体チップは、例えば、幅広のダイシングソーの先端の形状を切り欠き部の形状に対応させることで形成することができる。なお、これらの形状の半導体チップの形成工程も、第２ダイシングをパッドＰＢ形成面（表面）から行ってもよいし、また、裏面から行ってもよい（図４１および図３６参照）。なお、図４３および図４５は、他の逆凸形状の半導体チップを形成する方法を説明するため要部断面図である。   In this embodiment, a semiconductor chip having a substantially rectangular cutout has been described as an example. However, as shown in FIG. 43, the cutout may have a tapered shape, or as shown in FIG. As described above, the notch may have a round shape. Such a semiconductor chip can be formed, for example, by making the shape of the tip of a wide dicing saw correspond to the shape of the notch. In the process of forming the semiconductor chips having these shapes, the second dicing may be performed from the pad PB formation surface (front surface) or from the back surface (see FIGS. 41 and 36). FIG. 43 and FIG. 45 are principal part cross-sectional views for explaining another method of forming an inverted convex semiconductor chip.

また、図４４は、切り欠き部をテーパー形状とした半導体チップを本実施の形態で説明した半導体チップ２３Ｂとして用いた場合の要部断面図であり、図４６は、切り欠き部をアール形状とした半導体チップを本実施の形態で説明した半導体チップ２３Ｂとして用いた場合の要部断面図である。搭載する半導体チップの形状を除いては、その構成および製造工程は同様であるためその詳細な説明を省略する。なお、これらの図においては、モールド樹脂１３およびバンプ電極１５の表示を省略してある。   FIG. 44 is a cross-sectional view of a main part when a semiconductor chip having a notch part having a tapered shape is used as the semiconductor chip 23B described in the present embodiment, and FIG. 46 is a notch part having a round shape. It is principal part sectional drawing at the time of using the manufactured semiconductor chip as the semiconductor chip 23B demonstrated in this Embodiment. Except for the shape of the semiconductor chip to be mounted, the configuration and the manufacturing process are the same, and the detailed description thereof is omitted. In these drawings, the display of the mold resin 13 and the bump electrode 15 is omitted.

（実施の形態４）
実施の形態１等においては、２個のほぼ同じ形状の半導体チップ３Ａ、３Ｂを積層したが、以下に示すように、チップの形状に関わらず、下層の半導体チップのパッドの一部と重なるよう上層の半導体チップが配置される場合にも有効である。 (Embodiment 4)
In the first embodiment, etc., two semiconductor chips 3A and 3B having substantially the same shape are stacked. However, as shown below, the semiconductor chips 3A and 3B overlap with a part of the pads of the lower semiconductor chip regardless of the shape of the chip. This is also effective when an upper semiconductor chip is disposed.

図４７および図４８は、本実施の形態の半導体装置を示す要部平面図で、図４９は、本実施の形態の半導体装置を示す要部断面図ある。図４９は、例えば図４８のＡ−Ａ断面部に対応する。   47 and 48 are main part plan views showing the semiconductor device of the present embodiment, and FIG. 49 is a main part sectional view showing the semiconductor device of the present embodiment. FIG. 49 corresponds to, for example, the AA cross section of FIG.

図４７に示す半導体チップ３Ａ、２３Ｂを、図４８および図４９に示すように積層する。半導体チップ３Ａは２３Ｂより僅かに大きく、また、半導体チップ２３Ｂは実施の形態３で詳細に説明した逆凸形状である。このような構造の半導体装置においても半導体チップ３ＡのパッドＰＡと半導体チップ２３Ｂとが重なっているため、上層の半導体チップ２３Ｂの積層前に、ワイヤ１１Ａのボンディングを行う必要がある。即ち、積層前に、下層の半導体チップ３Ａを樹脂によって固定するための熱処理を行う必要がある。   The semiconductor chips 3A and 23B shown in FIG. 47 are stacked as shown in FIGS. The semiconductor chip 3A is slightly larger than 23B, and the semiconductor chip 23B has the reverse convex shape described in detail in the third embodiment. Even in the semiconductor device having such a structure, since the pad PA of the semiconductor chip 3A and the semiconductor chip 23B overlap, it is necessary to bond the wire 11A before the upper semiconductor chip 23B is stacked. That is, it is necessary to perform a heat treatment for fixing the lower semiconductor chip 3A with a resin before lamination.

従って、実施の形態３等で説明したように、実装基板１の直上にはペースト状の熱硬化性を有する樹脂（接着材７）を用いてその上部の半導体チップ３Ａの接着（固定）を行い、上記樹脂の硬化のための熱処理の後に積層される半導体チップ２３Ｂの接着の際には、フィルム状の熱可塑性を有する樹脂（接着材９）を用いることにより、個々のチップの接着性を向上させることができる。また、半導体装置の信頼性や歩留まりを向上することができる。   Therefore, as described in the third embodiment, the upper semiconductor chip 3A is bonded (fixed) using a paste-like thermosetting resin (adhesive 7) directly on the mounting substrate 1. When the semiconductor chip 23B laminated after the heat treatment for curing the resin is bonded, the adhesiveness of individual chips is improved by using a film-like thermoplastic resin (adhesive 9). Can be made. In addition, the reliability and yield of the semiconductor device can be improved.

なお、図４９等に示す半導体装置の構成および製造方法は、実施の形態３の場合と同様であるため対応部位には同じ符号を付しその詳細な説明を省略する。また、本図においてはモールド樹脂１３およびバンプ電極１５の表示を省略してある。   49 and the like, the configuration and manufacturing method of the semiconductor device shown in FIG. 49 and the like are the same as those in the third embodiment, so the corresponding parts are denoted by the same reference numerals and detailed description thereof is omitted. Further, in this drawing, the display of the mold resin 13 and the bump electrode 15 is omitted.

図５０および図５１は、本実施の形態の他の半導体装置を示す要部平面図で、図５２は、本実施の形態の他の半導体装置を示す要部断面図ある。図５２は、例えば図５１のＢ−Ｂ断面部に対応する。   50 and 51 are main part plan views showing another semiconductor device of this embodiment, and FIG. 52 is a main part sectional view showing another semiconductor device of this embodiment. FIG. 52 corresponds to, for example, the BB cross section of FIG.

図５０に示す半導体チップ３Ａ、２３Ｂを、図５１および図５２に示すように積層する。半導体チップ３Ａおよび２３Ｂはそれぞれの長手方向が交差する方向に配置され、半導体チップ３ＡのパッドＰＡの一部と半導体チップ２３Ｂとが重なるよう配置されている。また、半導体チップ２３Ｂは実施の形態３で詳細に説明した逆凸形状である。   The semiconductor chips 3A and 23B shown in FIG. 50 are stacked as shown in FIGS. The semiconductor chips 3A and 23B are arranged in a direction in which their longitudinal directions intersect, and a part of the pad PA of the semiconductor chip 3A and the semiconductor chip 23B are arranged so as to overlap each other. Further, the semiconductor chip 23B has the reverse convex shape described in detail in the third embodiment.

このような構造の半導体装置においても上層の半導体チップ２３Ｂの積層前に、ワイヤ１１Ａのボンディングを行う必要がある。即ち、積層前に、下層の半導体チップ３Ａを樹脂によって固定するための熱処理を行う必要がある。   Even in the semiconductor device having such a structure, it is necessary to bond the wire 11A before the upper semiconductor chip 23B is stacked. That is, it is necessary to perform a heat treatment for fixing the lower semiconductor chip 3A with a resin before lamination.

従って、実施の形態３等で説明したように、実装基板１の直上にはペースト状の熱硬化性を有する樹脂（接着材７）を用いてその上部の半導体チップ３Ａの接着（固定）を行い、上記樹脂の硬化のための熱処理の後に積層される半導体チップ２３Ｂの接着の際には、フィルム状の熱可塑性を有する樹脂（接着材９）を用いる。なお、図５２等に示す半導体装置の構成および製造方法は、実施の形態３の場合と同様であるため対応部位には同じ符号を付しその詳細な説明を省略する。また、本図においてはモールド樹脂１３およびバンプ電極１５の表示を省略してある。   Therefore, as described in the third embodiment, the upper semiconductor chip 3A is bonded (fixed) using a paste-like thermosetting resin (adhesive 7) directly on the mounting substrate 1. When the semiconductor chip 23B laminated after the heat treatment for curing the resin is bonded, a film-like thermoplastic resin (adhesive 9) is used. The configuration and manufacturing method of the semiconductor device shown in FIG. 52 and the like are the same as those in the third embodiment, so the corresponding parts are denoted by the same reference numerals and detailed description thereof is omitted. Further, in this drawing, the display of the mold resin 13 and the bump electrode 15 is omitted.

但し、半導体チップ２３Ｂの裏面の接着面積が小さい場合には、下層の半導体チップ３Ａの反りの影響が小さくなるため、例えば接着面積の長手方向の長さが５ｍｍ以下の場合には、半導体チップ２３Ｂの接着にペースト状の熱硬化性を有する樹脂（接着材７）を用いてもよい。逆に、接着面積の長手方向の長さが５ｍｍを超える場合には、半導体チップ２３Ｂの接着にはフィルム状の熱可塑性を有する樹脂（接着材９）を用いることが望ましい。   However, when the bonding area of the back surface of the semiconductor chip 23B is small, the influence of the warp of the lower semiconductor chip 3A is small. For example, when the length of the bonding area in the longitudinal direction is 5 mm or less, the semiconductor chip 23B For bonding, a paste-like thermosetting resin (adhesive 7) may be used. Conversely, when the length of the bonding area in the longitudinal direction exceeds 5 mm, it is desirable to use a film-like resin (adhesive 9) for bonding the semiconductor chip 23B.

なお、本実施の形態においては、上層の半導体チップを逆凸形状としたが、実施の形態１や２に示すスペーサチップを用いてもよい。   In the present embodiment, the upper semiconductor chip is formed in a reverse convex shape, but the spacer chip shown in the first or second embodiment may be used.

（実施の形態５）
実施の形態３においては、２個の半導体チップ３Ａ、２３Ｂを積層したが、さらに、多くの半導体チップを積層してもよい。 (Embodiment 5)
In the third embodiment, the two semiconductor chips 3A and 23B are stacked, but more semiconductor chips may be stacked.

図５３は、本実施の形態の半導体装置を示す要部断面図である。なお、本図においてはモールド樹脂１３およびバンプ電極１５の表示を省略してある。図示するように、半導体チップ２３Ｂの上層には、半導体チップ２３Ｃが、さらにその上層には半導体チップ２３Ｄが積層されている。また、各半導体チップ表面のパッド（ＰＡ、ＰＢ、ＰＣ、ＰＤ）は、実装基板１の表面のパッドＰ１とそれぞれワイヤ（１１Ａ、１１Ｂ、１１Ｃ、１１Ｄ）を介して接続されている。また、各半導体チップのパッド（ＰＡ、ＰＢ、ＰＣ、ＰＤ）は、それぞれ上層の半導体チップと平面的に重なって配置されているため、順次ワイヤボンディングを行う必要がある。従って、半導体チップ３Ａは、ペースト状の熱硬化性を有する樹脂（接着材７）を用いて接着され、他の半導体チップ（２３Ｂ、２３Ｃ、２３Ｄ）は、フィルム状の熱可塑性を有する樹脂（接着材９Ａ、９Ｂ、９Ｃ）を用いて接着される。   FIG. 53 is a fragmentary cross-sectional view showing the semiconductor device of the present embodiment. In the drawing, the display of the mold resin 13 and the bump electrode 15 is omitted. As shown in the drawing, a semiconductor chip 23C is stacked on the upper layer of the semiconductor chip 23B, and a semiconductor chip 23D is stacked on the upper layer. The pads (PA, PB, PC, PD) on the surface of each semiconductor chip are connected to the pads P1 on the surface of the mounting substrate 1 through wires (11A, 11B, 11C, 11D), respectively. In addition, since the pads (PA, PB, PC, PD) of each semiconductor chip are arranged so as to overlap with the upper semiconductor chip, it is necessary to perform wire bonding sequentially. Therefore, the semiconductor chip 3A is bonded by using a paste-like thermosetting resin (adhesive 7), and the other semiconductor chips (23B, 23C, 23D) are film-like thermoplastic resins (adhesive). Bonding is performed using materials 9A, 9B, 9C).

なお、本実施の形態の半導体装置の半導体チップ２３Ｂより下層の構成および製造方法は、実施の形態３と同様であるため対応部位には同じ符号を付しその詳細な説明を省略する。   Note that the configuration and manufacturing method below the semiconductor chip 23B of the semiconductor device of the present embodiment are the same as those of the third embodiment, so the corresponding parts are denoted by the same reference numerals and detailed description thereof is omitted.

また、半導体チップ２３Ｂ、２３Ｃ、２３Ｄは、実施の形態３の半導体チップ２３Ｂと同様に下層の半導体チップ上にフィルム状の熱可塑性を有する樹脂を用いて固定されるため、その詳細な説明を省略する。   Further, since the semiconductor chips 23B, 23C, and 23D are fixed on the lower semiconductor chip using a resin having a film-like thermoplastic property in the same manner as the semiconductor chip 23B of the third embodiment, detailed description thereof is omitted. To do.

なお、本実施の形態においては、上層の半導体チップを逆凸形状としたが、実施の形態１や２に示すスペーサチップを用いてもよい。   In the present embodiment, the upper semiconductor chip is formed in a reverse convex shape, but the spacer chip shown in the first or second embodiment may be used.

（実施の形態６）
実施の形態５においては、半導体チップ２３Ｂ、２３Ｃ、２３Ｄを逆凸形状としたが、最下層の半導体チップ３Ａも逆凸形状としてもよい。 (Embodiment 6)
In the fifth embodiment, the semiconductor chips 23B, 23C, and 23D have a reverse convex shape, but the lowermost semiconductor chip 3A may also have a reverse convex shape.

図５４は、本実施の形態の半導体装置を示す要部断面図である。その構成および製造方法は、最下層の半導体チップ２３Ａの形状が逆凸形状であることを除いては実施の形態５の場合と同じであるためその詳細な説明を省略する。なお、本図においてはモールド樹脂１３およびバンプ電極１５の表示を省略してある。   FIG. 54 is a main-portion cross-sectional view showing the semiconductor device of the present embodiment. Since the configuration and the manufacturing method are the same as those in the fifth embodiment except that the shape of the lowermost semiconductor chip 23A is an inverted convex shape, detailed description thereof is omitted. In the drawing, the display of the mold resin 13 and the bump electrode 15 is omitted.

特に、本実施の形態においては、実装基板１の直上の半導体チップ２３Ａを逆凸形状としたので、以下に説明する効果を奏する。なお、この効果は単層の半導体チップを搭載した場合も同様であるため図５５および図５６を参照しながら説明する。図５５は、本実施の形態の他の半導体装置を示す要部断面図であり、図５６は、本実施の形態の効果を説明するための半導体装置を示す要部断面図である。   In particular, in the present embodiment, since the semiconductor chip 23A immediately above the mounting substrate 1 has an inversely convex shape, the following effects can be obtained. This effect is the same when a single-layer semiconductor chip is mounted, and will be described with reference to FIGS. 55 and 56. FIG. 55 is a principal part sectional view showing another semiconductor device of the present embodiment, and FIG. 56 is a principal part sectional view showing the semiconductor device for explaining the effect of the present embodiment.

図５５に示すように、半導体チップ２３Ａを逆凸形状とした場合、実装基板１と半導体チップ２３Ａの裏面の対向面積が小さくなる。例えば、図５６に示すように、ＰＳ１の大きさの半導体チップ３３Ａを搭載した場合、実装基板１と半導体チップ３３Ａの裏面の対向面積が大きくなり、応力により実装基板１中にクラックが生じやすくなる。特に、半導体チップ３３Ａの端部近傍では応力が集中しやすく、クラック３９が生じやすい。また、クラックが発生しなくても、実装基板１中の複数の配線層が応力により断線しやすくなる。   As shown in FIG. 55, when the semiconductor chip 23A has an inverted convex shape, the facing area between the mounting substrate 1 and the back surface of the semiconductor chip 23A is reduced. For example, as shown in FIG. 56, when a semiconductor chip 33A having a size of PS1 is mounted, the opposing area between the back surface of the mounting substrate 1 and the semiconductor chip 33A increases, and cracks are likely to occur in the mounting substrate 1 due to stress. . In particular, stress tends to concentrate near the end of the semiconductor chip 33A, and the crack 39 tends to occur. Further, even if no crack is generated, the plurality of wiring layers in the mounting substrate 1 are easily disconnected due to stress.

これに対して、半導体チップ２３Ａを逆凸形状とすると対向面積が小さくなり、応力を緩和できる。言い換えれば、見かけ上ＰＳ２（＜ＰＳ１）の大きさの半導体チップが搭載されている場合と同様の応力となる。従って、実装基板１中のクラックの発生を防止できる。また、応力の緩和により半導体チップ２３Ａの平坦性が向上し、その後の製造工程が容易となる。特に、半導体チップを積層する場合には、上層の半導体チップの接着性を向上することができる。また、半導体装置の完成後における温度サイクル試験（Ｔサイクル試験）時に熱負荷が加わっても応力を緩和することができる。従って、Ｔサイクル特性を向上させることができる。   On the other hand, when the semiconductor chip 23A has a reverse convex shape, the facing area is reduced, and the stress can be relaxed. In other words, the stress is the same as that when a semiconductor chip having an apparent size PS2 (<PS1) is mounted. Therefore, the occurrence of cracks in the mounting substrate 1 can be prevented. Moreover, the flatness of the semiconductor chip 23A is improved by the relaxation of the stress, and the subsequent manufacturing process becomes easy. In particular, when the semiconductor chips are stacked, the adhesion of the upper semiconductor chip can be improved. Further, stress can be relieved even if a thermal load is applied during a temperature cycle test (T cycle test) after the completion of the semiconductor device. Therefore, the T cycle characteristics can be improved.

また、切り欠き部にペースト状の熱硬化性を有する樹脂（接着材７）が充填されるため、半導体チップ２３Ａの端部からの樹脂のはみ出し量を低減でき、パッドＰ１上まで樹脂が流れ込むことを防止できる。   In addition, since the notched portion is filled with paste-like thermosetting resin (adhesive 7), the amount of the resin protruding from the end of the semiconductor chip 23A can be reduced, and the resin flows onto the pad P1. Can be prevented.

（実施の形態７）
実施の形態６の図５４においては、常に上層の半導体チップが下層の半導体チップのパッドと平面的に重なっているが、本実施の形態で示すように、下層の半導体チップより小さい半導体チップを積層してもよい。 (Embodiment 7)
In FIG. 54 of the sixth embodiment, the upper semiconductor chip always overlaps the pad of the lower semiconductor chip in a planar manner. However, as shown in this embodiment, a semiconductor chip smaller than the lower semiconductor chip is stacked. May be.

図５７は、本実施の形態の半導体装置を示す要部断面図である。その構成および製造方法は、半導体チップ３３Ｂ、３３Ｃの形状を除いては実施の形態６の場合と同様であるためその詳細な説明を省略する。なお、本図においてはモールド樹脂１３およびバンプ電極１５の表示を省略してある。   FIG. 57 is a fragmentary cross-sectional view showing the semiconductor device of the present embodiment. Since the configuration and the manufacturing method are the same as those in the sixth embodiment except for the shapes of the semiconductor chips 33B and 33C, detailed description thereof will be omitted. In the drawing, the display of the mold resin 13 and the bump electrode 15 is omitted.

この場合、半導体チップ２３Ａの上部には、半導体チップ３３Ｂが固定されているが、半導体チップ３３Ｂは２３Ａより一回り小さく、半導体チップ３３Ｂ搭載後もパッドＰＡは露出している。   In this case, the semiconductor chip 33B is fixed to the upper part of the semiconductor chip 23A, but the semiconductor chip 33B is slightly smaller than 23A, and the pad PA is exposed even after the semiconductor chip 33B is mounted.

同様に半導体チップ３３Ｂの上部にも一回り小さい半導体チップ３３Ｃが固定され、半導体チップ３３Ｃ搭載後もパッドＰＢは露出している。   Similarly, a slightly smaller semiconductor chip 33C is fixed to the upper part of the semiconductor chip 33B, and the pad PB is exposed even after the semiconductor chip 33C is mounted.

従って、この場合、半導体チップ２３Ａ、３３Ｂおよび３３Ｃを順次ペースト状の熱硬化性を有する樹脂（接着材７Ａ、７Ｂ、７Ｃ）を介して接着し、熱処理により３つの半導体チップを同時に固定した後、ワイヤ１１Ａ、１１Ｂ、１１Ｃのボンディングを行うことができる。このようにチップの接着工程をはさまずに、連続してボンディングを行った場合には、ボンディング回数は１回と考える。   Therefore, in this case, after the semiconductor chips 23A, 33B and 33C are sequentially bonded via paste-like thermosetting resin (adhesives 7A, 7B, 7C) and the three semiconductor chips are fixed simultaneously by heat treatment, Bonding of the wires 11A, 11B, and 11C can be performed. In this way, when bonding is performed continuously without interposing the chip bonding process, the number of bonding is considered to be one.

従って、少なくとも半導体チップ２３Ｄの固定をフィルム状の熱可塑性を有する樹脂（接着材９）を用いて接着すればよい。   Therefore, at least the semiconductor chip 23D may be fixed using a film-like thermoplastic resin (adhesive 9).

もちろん、半導体チップ３３Ｂおよび３３Ｃの固定にフィルム状の熱可塑性を有する樹脂（接着材９）を用いてもよい。   Of course, a resin (adhesive 9) having a film-like thermoplasticity may be used for fixing the semiconductor chips 33B and 33C.

また、図５７においては、実施の形態６で説明したように半導体チップ２３Ａが逆凸形状となっている。   In FIG. 57, as described in the sixth embodiment, the semiconductor chip 23A has an inverted convex shape.

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発
明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可
能であることは言うまでもない。 As mentioned above, the invention made by the present inventor has been specifically described based on the embodiment. However, the present invention is not limited to the above embodiment, and various modifications can be made without departing from the scope of the invention. Needless to say.

特に、矛盾しない限り各実施の形態の構成を適宜組み合わせることが可能である。また、前記実施の形態によれば、実装基板上に半導体チップを積層する場合について説明したが、この他、リードフレーム上に半導体チップを搭載する場合など、半導体チップとα値の異なる部材上に半導体チップを積層する場合に広く適用可能である。また、前記実施の形態においては、実装基板等が凸型に反る場合について説明したが、これに限られるものではない。   In particular, the configurations of the embodiments can be appropriately combined as long as no contradiction arises. In addition, according to the embodiment, the case where the semiconductor chip is stacked on the mounting substrate has been described. However, in addition to the case where the semiconductor chip is mounted on the lead frame, the semiconductor chip is formed on a member having a different α value. The present invention is widely applicable when stacking semiconductor chips. In the above-described embodiment, the case where the mounting substrate warps in a convex shape has been described, but the present invention is not limited to this.

本発明は、半導体装置の製造業に適用できる。   The present invention can be applied to the semiconductor device manufacturing industry.

本発明の実施の形態１である半導体装置の製造工程を示す要部断面図である。It is principal part sectional drawing which shows the manufacturing process of the semiconductor device which is Embodiment 1 of this invention. 本発明の実施の形態１である半導体装置の製造工程を示す要部断面図である。It is principal part sectional drawing which shows the manufacturing process of the semiconductor device which is Embodiment 1 of this invention. 本発明の実施の形態１である半導体装置の製造工程を示す要部断面図である。It is principal part sectional drawing which shows the manufacturing process of the semiconductor device which is Embodiment 1 of this invention. 本発明の実施の形態１である半導体装置の製造工程を示す要部断面図である。It is principal part sectional drawing which shows the manufacturing process of the semiconductor device which is Embodiment 1 of this invention. 本発明の実施の形態１である半導体装置の製造工程を示す要部断面図である。It is principal part sectional drawing which shows the manufacturing process of the semiconductor device which is Embodiment 1 of this invention. 本発明の実施の形態１である半導体装置の製造工程を示す要部断面図である。It is principal part sectional drawing which shows the manufacturing process of the semiconductor device which is Embodiment 1 of this invention. 本発明の実施の形態１である半導体装置の製造工程を示す要部断面図である。It is principal part sectional drawing which shows the manufacturing process of the semiconductor device which is Embodiment 1 of this invention. 本発明の実施の形態１である半導体装置の製造工程を示す要部断面図である。It is principal part sectional drawing which shows the manufacturing process of the semiconductor device which is Embodiment 1 of this invention. 本発明の実施の形態１である半導体装置の製造工程を示す要部断面図である。It is principal part sectional drawing which shows the manufacturing process of the semiconductor device which is Embodiment 1 of this invention. 本発明の実施の形態１である半導体装置の製造工程を示す要部断面図である。It is principal part sectional drawing which shows the manufacturing process of the semiconductor device which is Embodiment 1 of this invention. 本発明の実施の形態１である半導体装置の製造工程を示す要部断面図である。It is principal part sectional drawing which shows the manufacturing process of the semiconductor device which is Embodiment 1 of this invention. 本発明の実施の形態１である半導体装置の製造工程を示す要部断面図である。It is principal part sectional drawing which shows the manufacturing process of the semiconductor device which is Embodiment 1 of this invention. 本発明の実施の形態１である半導体装置の製造工程を示す要部断面図である。It is principal part sectional drawing which shows the manufacturing process of the semiconductor device which is Embodiment 1 of this invention. 本発明の実施の形態１の効果を示すための半導体装置の製造方法を示す要部断面図である。It is principal part sectional drawing which shows the manufacturing method of the semiconductor device for showing the effect of Embodiment 1 of this invention. 本発明の実施の形態１の効果を示すための半導体装置の製造方法を示す要部断面図である。It is principal part sectional drawing which shows the manufacturing method of the semiconductor device for showing the effect of Embodiment 1 of this invention. 本発明の実施の形態２である半導体装置の製造工程を示す要部断面図である。It is principal part sectional drawing which shows the manufacturing process of the semiconductor device which is Embodiment 2 of this invention. 本発明の実施の形態２である半導体装置の製造工程を示す要部断面図である。It is principal part sectional drawing which shows the manufacturing process of the semiconductor device which is Embodiment 2 of this invention. 本発明の実施の形態２である半導体装置の製造工程を示す要部断面図である。It is principal part sectional drawing which shows the manufacturing process of the semiconductor device which is Embodiment 2 of this invention. 本発明の実施の形態２である半導体装置の製造工程を示す要部断面図である。It is principal part sectional drawing which shows the manufacturing process of the semiconductor device which is Embodiment 2 of this invention. 本発明の実施の形態２である半導体装置の製造工程を示す要部断面図である。It is principal part sectional drawing which shows the manufacturing process of the semiconductor device which is Embodiment 2 of this invention. 本発明の実施の形態２である半導体装置の製造工程を示す要部断面図である。It is principal part sectional drawing which shows the manufacturing process of the semiconductor device which is Embodiment 2 of this invention. 本発明の実施の形態２である半導体装置の製造工程を示す要部断面図である。It is principal part sectional drawing which shows the manufacturing process of the semiconductor device which is Embodiment 2 of this invention. 本発明の実施の形態２である半導体装置の製造工程を示す要部断面図である。It is principal part sectional drawing which shows the manufacturing process of the semiconductor device which is Embodiment 2 of this invention. 本発明の実施の形態２である半導体装置の製造工程を示す要部断面図である。It is principal part sectional drawing which shows the manufacturing process of the semiconductor device which is Embodiment 2 of this invention. 本発明の実施の形態２である半導体装置の製造工程を示す要部断面図である。It is principal part sectional drawing which shows the manufacturing process of the semiconductor device which is Embodiment 2 of this invention. 本発明の実施の形態２である半導体装置の製造工程を示す要部断面図である。It is principal part sectional drawing which shows the manufacturing process of the semiconductor device which is Embodiment 2 of this invention. 本発明の実施の形態２である半導体装置の製造工程を示す要部断面図である。It is principal part sectional drawing which shows the manufacturing process of the semiconductor device which is Embodiment 2 of this invention. 本発明の実施の形態３である半導体装置の製造工程を示す要部断面図である。It is principal part sectional drawing which shows the manufacturing process of the semiconductor device which is Embodiment 3 of this invention. 本発明の実施の形態３である半導体装置の製造工程を示す要部断面図である。It is principal part sectional drawing which shows the manufacturing process of the semiconductor device which is Embodiment 3 of this invention. 本発明の実施の形態３である半導体装置の製造工程を示す要部断面図である。It is principal part sectional drawing which shows the manufacturing process of the semiconductor device which is Embodiment 3 of this invention. 本発明の実施の形態３である半導体装置の製造工程を示す要部断面図である。It is principal part sectional drawing which shows the manufacturing process of the semiconductor device which is Embodiment 3 of this invention. 本発明の実施の形態３である半導体装置の製造工程を示す要部断面図である。It is principal part sectional drawing which shows the manufacturing process of the semiconductor device which is Embodiment 3 of this invention. 本発明の実施の形態３に用いられる逆凸形状の半導体チップを形成する方法を示す要部断面図である。It is principal part sectional drawing which shows the method of forming the semiconductor chip of the reverse convex shape used for Embodiment 3 of this invention. 本発明の実施の形態３に用いられる逆凸形状の半導体チップを形成する方法を示す要部断面図である。It is principal part sectional drawing which shows the method of forming the semiconductor chip of the reverse convex shape used for Embodiment 3 of this invention. 本発明の実施の形態３に用いられる逆凸形状の半導体チップを形成する方法を示す要部断面図である。It is principal part sectional drawing which shows the method of forming the semiconductor chip of the reverse convex shape used for Embodiment 3 of this invention. 本発明の実施の形態３に用いられる逆凸形状の半導体チップを形成する方法を示す要部断面図である。It is principal part sectional drawing which shows the method of forming the semiconductor chip of the reverse convex shape used for Embodiment 3 of this invention. 本発明の実施の形態３に用いられる逆凸形状の半導体チップを形成する方法を示す要部断面図である。It is principal part sectional drawing which shows the method of forming the semiconductor chip of the reverse convex shape used for Embodiment 3 of this invention. 本発明の実施の形態３に用いられる逆凸形状の半導体チップを形成する方法を示す要部断面図である。It is principal part sectional drawing which shows the method of forming the semiconductor chip of the reverse convex shape used for Embodiment 3 of this invention. 本発明の実施の形態３に用いられる逆凸形状の半導体チップを形成する方法を示す要部断面図である。It is principal part sectional drawing which shows the method of forming the semiconductor chip of the reverse convex shape used for Embodiment 3 of this invention. 本発明の実施の形態３に用いられる逆凸形状の半導体チップを形成する他の方法を示す要部断面図である。It is principal part sectional drawing which shows the other method of forming the semiconductor chip of the reverse convex shape used for Embodiment 3 of this invention. 本発明の実施の形態３に用いられる逆凸形状の半導体チップを形成する他の方法を示す要部断面図である。It is principal part sectional drawing which shows the other method of forming the semiconductor chip of the reverse convex shape used for Embodiment 3 of this invention. 本発明の実施の形態３に用いられる逆凸形状の半導体チップを形成する他の方法を示す要部断面図である。It is principal part sectional drawing which shows the other method of forming the semiconductor chip of the reverse convex shape used for Embodiment 3 of this invention. 本発明の実施の形態３に用いられる他の逆凸形状の半導体チップを形成する方法を示す要部断面図である。It is principal part sectional drawing which shows the method of forming the other reverse convex semiconductor chip used for Embodiment 3 of this invention. 切り欠き部をテーパー形状とした半導体チップを用いた半導体装置の要部断面図である。It is principal part sectional drawing of the semiconductor device using the semiconductor chip which made the notch part the taper shape. 本発明の実施の形態３に用いられる他の逆凸形状の半導体チップを形成する方法を示す要部断面図である。It is principal part sectional drawing which shows the method of forming the other reverse convex semiconductor chip used for Embodiment 3 of this invention. 切り欠き部をアール形状とした半導体チップを用いた半導体装置の要部断面図である。It is principal part sectional drawing of the semiconductor device using the semiconductor chip which made the notch part the round shape. 本発明の実施の形態４である半導体装置を示す要部平面図である。It is a principal part top view which shows the semiconductor device which is Embodiment 4 of this invention. 本発明の実施の形態４である半導体装置を示す要部平面図である。It is a principal part top view which shows the semiconductor device which is Embodiment 4 of this invention. 本発明の実施の形態４である半導体装置を示す要部断面図である。It is principal part sectional drawing which shows the semiconductor device which is Embodiment 4 of this invention. 本発明の実施の形態４である他の半導体装置を示す要部平面図である。It is a principal part top view which shows the other semiconductor device which is Embodiment 4 of this invention. 本発明の実施の形態４である他の半導体装置を示す要部平面図である。It is a principal part top view which shows the other semiconductor device which is Embodiment 4 of this invention. 本発明の実施の形態４である他の半導体装置を示す要部断面図である。It is principal part sectional drawing which shows the other semiconductor device which is Embodiment 4 of this invention. 本発明の実施の形態５である半導体装置を示す要部断面図である。It is principal part sectional drawing which shows the semiconductor device which is Embodiment 5 of this invention. 本発明の実施の形態６である半導体装置を示す要部断面図である。It is principal part sectional drawing which shows the semiconductor device which is Embodiment 6 of this invention. 本発明の実施の形態６である他の半導体装置を示す要部断面図である。It is principal part sectional drawing which shows the other semiconductor device which is Embodiment 6 of this invention. 本発明の実施の形態６の効果を説明するための半導体装置を示す要部断面図である。It is principal part sectional drawing which shows the semiconductor device for demonstrating the effect of Embodiment 6 of this invention. 本発明の実施の形態７である半導体装置を示す要部断面図である。It is principal part sectional drawing which shows the semiconductor device which is Embodiment 7 of this invention.

符号の説明Explanation of symbols

１ 実装基板
３Ａ 半導体チップ
３Ｂ 半導体チップ
５ スペーサチップ
７、７Ａ、７Ｂ、７Ｃ 接着材
９、９Ａ、９Ｂ、９Ｃ 接着材
１１Ａ 、１１Ｂ、１１Ｃ、１１Ｄ ワイヤ
１３ モールド樹脂
１５ バンプ電極
１７ 加熱ステージ
２３Ａ 半導体チップ
２３Ｂ 半導体チップ
２３Ｃ 半導体チップ
２３Ｄ 半導体チップ
３１ バックグラインドテープ
３３ ダイシングテープ
３３Ａ 半導体チップ
３３Ｂ 半導体チップ
３３Ｃ 半導体チップ
３３ｂ ダイシングテープ
３５ ダイシングソー
３７ ダイシングソー
３９ クラック
ＣＡ チップ領域
Ｄ１ 半導体チップの端部とスペーサチップの端部との距離
Ｄ２ 半導体チップの切り欠き部の横方向の長さ
Ｄ３ 半導体チップの切り欠き部の縦方向の長さ
Ｐ１ パッド
ＰＡ、ＰＢ、ＰＣ、ＰＤ パッド
ＰＳ１、ＰＳ２ 半導体チップの大きさ
ＳＡ スクライブ領域
Ｗ 半導体ウエハ
Ｗ１、Ｗ２ 幅 DESCRIPTION OF SYMBOLS 1 Mounting substrate 3A Semiconductor chip 3B Semiconductor chip 5 Spacer chip 7, 7A, 7B, 7C Adhesive material 9, 9A, 9B, 9C Adhesive material 11A, 11B, 11C, 11D Wire 13 Mold resin 15 Bump electrode 17 Heating stage 23A Semiconductor chip 23B Semiconductor chip 23C Semiconductor chip 23D Semiconductor chip 31 Back grind tape 33 Dicing tape 33A Semiconductor chip 33B Semiconductor chip 33C Semiconductor chip 33b Dicing tape 35 Dicing saw 37 Dicing saw 39 Crack CA chip area D1 End of semiconductor chip and end of spacer chip D2 Horizontal length of notch portion of semiconductor chip D3 Vertical length of notch portion of semiconductor chip P1 pad PA, PB, PC, PD pad PS , The PS2 semiconductor chip size SA scribe area W semiconductor wafer W1, W2 width

Claims (11)

実装基板上に少なくとも第１および第２の半導体チップが積層された半導体装置であって、
（ａ）前記実装基板の直上に搭載された第１半導体チップは、主として熱硬化性を有する樹脂を介して固定され、
（ｂ）前記第１半導体チップの上方に搭載された第２半導体チップは、熱可塑性を有する樹脂を介して固定されていることを特徴とする半導体装置。 A semiconductor device in which at least first and second semiconductor chips are stacked on a mounting substrate,
(A) The first semiconductor chip mounted immediately above the mounting substrate is mainly fixed through a thermosetting resin,
(B) The semiconductor device, wherein the second semiconductor chip mounted above the first semiconductor chip is fixed via a thermoplastic resin. 前記樹脂は、フィルム状の樹脂であることを特徴とする請求項１記載の半導体装置。   The semiconductor device according to claim 1, wherein the resin is a film-like resin. 前記第１半導体チップの表面の第１パッドと前記実装基板の表面の第２パッドとはワイヤを用いて接続されていることを特徴とする請求項１記載の半導体装置。   2. The semiconductor device according to claim 1, wherein the first pad on the surface of the first semiconductor chip and the second pad on the surface of the mounting substrate are connected using a wire. 前記第２半導体チップは、前記第１半導体チップの前記第１パッドと平面的に重なるよう配置されることを特徴とする請求項３記載の半導体装置。   The semiconductor device according to claim 3, wherein the second semiconductor chip is disposed so as to overlap the first pad of the first semiconductor chip in a planar manner. 前記第１半導体チップと前記第２半導体チップとの間には、スペーサチップが搭載され、
前記スペーサチップは、前記第１半導体チップ上に主として熱硬化性を有する樹脂もしくは熱可塑性を有する樹脂を介して固定され、
前記第２半導体チップは、前記スペーサチップ上に搭載されていることを特徴とする請求項１記載の半導体装置。 A spacer chip is mounted between the first semiconductor chip and the second semiconductor chip,
The spacer chip is fixed on the first semiconductor chip mainly through a thermosetting resin or a thermoplastic resin,
The semiconductor device according to claim 1, wherein the second semiconductor chip is mounted on the spacer chip. 前記第２半導体チップは、その裏面の外周部に切り欠き部を有し、前記裏面の中央部が凸部となっており、
前記凸部が前記樹脂を介して接着されることを特徴とする請求項１記載の半導体装置。 The second semiconductor chip has a notch in the outer periphery of the back surface, and the center of the back surface is a convex portion,
The semiconductor device according to claim 1, wherein the convex portion is bonded through the resin. 前記第２半導体チップの前記切り欠き部は、前記第１半導体チップの前記第１パッドと平面的に重なるよう配置されることを特徴とする請求項６記載の半導体装置。   The semiconductor device according to claim 6, wherein the cutout portion of the second semiconductor chip is arranged to overlap the first pad of the first semiconductor chip in a planar manner. （ａ）実装基板上に主として熱硬化性を有する樹脂を介して、裏面の外周部に切り欠き部を有し、前記裏面の中央部が凸部である半導体チップを搭載する工程と、
（ｂ）前記（ａ）工程の後、熱処理によって前記樹脂を硬化させることにより前記実装基板上に前記半導体チップを固定する工程と、
を有することを特徴とする半導体装置の製造方法。 (A) a step of mounting a semiconductor chip having a notch in the outer peripheral portion of the back surface, and a central portion of the back surface being a convex portion, mainly through a thermosetting resin on the mounting substrate;
(B) after the step (a), fixing the semiconductor chip on the mounting substrate by curing the resin by heat treatment;
A method for manufacturing a semiconductor device, comprising: 前記樹脂は、前記切り欠き部に充填されていることを特徴とする請求項８記載の半導体装置の製造方法。   9. The method of manufacturing a semiconductor device according to claim 8, wherein the notch is filled with the resin. （ａ）実装基板と、
（ｂ）前記実装基板上に搭載された半導体チップであって、裏面の外周部に切り欠き部を有し、前記裏面の中央部が凸部である半導体チップと、
（ｃ）前記実装基板と前記半導体チップとの間に形成された主として熱硬化性を有する樹脂と、
を有することを特徴とする半導体装置。 (A) a mounting substrate;
(B) a semiconductor chip mounted on the mounting substrate, the semiconductor chip having a notch in the outer peripheral portion of the back surface, and the central portion of the back surface being a convex portion;
(C) a mainly thermosetting resin formed between the mounting substrate and the semiconductor chip;
A semiconductor device comprising: 前記樹脂は、前記切り欠き部に充填されていることを特徴とする請求項１０記載の半導体装置。   The semiconductor device according to claim 10, wherein the notch is filled with the resin.
JP2006147631A 2006-05-29 2006-05-29 Semiconductor device and manufacturing method thereof Pending JP2006222470A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006147631A JP2006222470A (en) 2006-05-29 2006-05-29 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006147631A JP2006222470A (en) 2006-05-29 2006-05-29 Semiconductor device and manufacturing method thereof

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2003154840A Division JP4705748B2 (en) 2003-05-30 2003-05-30 Manufacturing method of semiconductor device

Publications (1)

Publication Number Publication Date
JP2006222470A true JP2006222470A (en) 2006-08-24

Family

ID=36984520

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006147631A Pending JP2006222470A (en) 2006-05-29 2006-05-29 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2006222470A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004356529A (en) * 2003-05-30 2004-12-16 Renesas Technology Corp Semiconductor device and method for manufacturing the semiconductor device
JP2008251873A (en) * 2007-03-30 2008-10-16 Oki Electric Ind Co Ltd Semiconductor device, and manufacturing method thereof
JP2010118669A (en) * 2009-12-24 2010-05-27 Oki Semiconductor Co Ltd Method of manufacturing semiconductor device
US10964681B2 (en) 2018-08-03 2021-03-30 Toshiba Memory Corporation Semiconductor device and method for manufacturing the same
US20210175148A1 (en) * 2019-12-06 2021-06-10 Fuji Electric Co., Ltd. Semiconductor device and semiconductor device manufacturing method

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06244360A (en) * 1993-02-17 1994-09-02 Matsushita Electric Ind Co Ltd Semiconductor device
JP2002057272A (en) * 2000-08-04 2002-02-22 ▲せき▼品精密工業股▲ふん▼有限公司 Stacked-die package structure
JP2002141459A (en) * 2000-10-31 2002-05-17 Sony Corp Semiconductor device and its manufacturing method
JP2002246539A (en) * 2001-02-19 2002-08-30 Hitachi Ltd Manufacturing method for semiconductor device
JP2002261233A (en) * 2001-03-05 2002-09-13 Sony Corp Semiconductor device and its manufacturing method
JP2003078106A (en) * 2001-06-29 2003-03-14 Samsung Electronics Co Ltd Chip-stacked package and its manufacturing method
JP2003100953A (en) * 2001-06-29 2003-04-04 Hitachi Chem Co Ltd Adhesive member
JP2003204033A (en) * 2002-01-08 2003-07-18 Shinko Electric Ind Co Ltd Method for manufacturing semiconductor device
JP2004022996A (en) * 2002-06-19 2004-01-22 Mitsui Chemicals Inc Method for stacking semiconductor chip
JP2004031754A (en) * 2002-06-27 2004-01-29 Oki Electric Ind Co Ltd Laminated multi-chip package and manufacturing method of chip constituting it, and wire bonding method
JP2004214286A (en) * 2002-12-27 2004-07-29 Ibiden Co Ltd Module that incorporates components
JP2004303841A (en) * 2003-03-28 2004-10-28 Lintec Corp Semiconductor device, its manufacturing method, and spacer

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06244360A (en) * 1993-02-17 1994-09-02 Matsushita Electric Ind Co Ltd Semiconductor device
JP2002057272A (en) * 2000-08-04 2002-02-22 ▲せき▼品精密工業股▲ふん▼有限公司 Stacked-die package structure
JP2002141459A (en) * 2000-10-31 2002-05-17 Sony Corp Semiconductor device and its manufacturing method
JP2002246539A (en) * 2001-02-19 2002-08-30 Hitachi Ltd Manufacturing method for semiconductor device
JP2002261233A (en) * 2001-03-05 2002-09-13 Sony Corp Semiconductor device and its manufacturing method
JP2003078106A (en) * 2001-06-29 2003-03-14 Samsung Electronics Co Ltd Chip-stacked package and its manufacturing method
JP2003100953A (en) * 2001-06-29 2003-04-04 Hitachi Chem Co Ltd Adhesive member
JP2003204033A (en) * 2002-01-08 2003-07-18 Shinko Electric Ind Co Ltd Method for manufacturing semiconductor device
JP2004022996A (en) * 2002-06-19 2004-01-22 Mitsui Chemicals Inc Method for stacking semiconductor chip
JP2004031754A (en) * 2002-06-27 2004-01-29 Oki Electric Ind Co Ltd Laminated multi-chip package and manufacturing method of chip constituting it, and wire bonding method
JP2004214286A (en) * 2002-12-27 2004-07-29 Ibiden Co Ltd Module that incorporates components
JP2004303841A (en) * 2003-03-28 2004-10-28 Lintec Corp Semiconductor device, its manufacturing method, and spacer

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004356529A (en) * 2003-05-30 2004-12-16 Renesas Technology Corp Semiconductor device and method for manufacturing the semiconductor device
JP2008251873A (en) * 2007-03-30 2008-10-16 Oki Electric Ind Co Ltd Semiconductor device, and manufacturing method thereof
JP4579941B2 (en) * 2007-03-30 2010-11-10 Ｏｋｉセミコンダクタ株式会社 Semiconductor device and semiconductor device manufacturing method
JP2010118669A (en) * 2009-12-24 2010-05-27 Oki Semiconductor Co Ltd Method of manufacturing semiconductor device
US10964681B2 (en) 2018-08-03 2021-03-30 Toshiba Memory Corporation Semiconductor device and method for manufacturing the same
US20210175148A1 (en) * 2019-12-06 2021-06-10 Fuji Electric Co., Ltd. Semiconductor device and semiconductor device manufacturing method
US11637052B2 (en) * 2019-12-06 2023-04-25 Fuji Electric Co., Ltd. Semiconductor device and semiconductor device manufacturing method

Similar Documents

Publication Publication Date Title
JP4705748B2 (en) Manufacturing method of semiconductor device
US8461690B2 (en) Semiconductor device capable of suppressing generation of cracks in semiconductor chip during manufacturing process
US6555917B1 (en) Semiconductor package having stacked semiconductor chips and method of making the same
TWI277187B (en) Semiconductor device and manufacturing method for the same
KR101661442B1 (en) Stud bump structure for semiconductor package assemblies
US8710651B2 (en) Semiconductor device and method for manufacturing the same
US20100261311A1 (en) Method of manufacturing a semiconductor device
KR100698527B1 (en) Chip stack package having pillar bump using metal bump and manufacturing method thereof
US20020098620A1 (en) Chip scale package and manufacturing method thereof
JP5543086B2 (en) Semiconductor device and manufacturing method thereof
WO2002103793A1 (en) Semiconductor device and manufacturing method thereof
TW201426928A (en) PoP structure with electrically insulating material between packages
JP2003007960A (en) Electronic device and manufacturing method therfor
US20030042618A1 (en) Semiconductor device and a method of manufacturing the same
US8980692B2 (en) Semiconductor device manufacturing method
JP2021048195A (en) Semiconductor device and method for manufacturing the same
JP2006222470A (en) Semiconductor device and manufacturing method thereof
JP2012009655A (en) Semiconductor package and method of manufacturing the semiconductor package
JP2007242684A (en) Laminated semiconductor device and laminating method of device
JP2010135501A (en) Method of manufacturing semiconductor device
JP2010251547A (en) Semiconductor device and method of manufacturing the same
JP3419398B2 (en) Method for manufacturing semiconductor device
JP2005142452A (en) Semiconductor device and its manufacturing method
JP2007142128A (en) Semiconductor device and its production process
TW502344B (en) Chip scale package structure and its manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060529

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080805

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081202