JP2006217720A - Switching power source - Google Patents

Switching power source Download PDF

Info

Publication number
JP2006217720A
JP2006217720A JP2005027320A JP2005027320A JP2006217720A JP 2006217720 A JP2006217720 A JP 2006217720A JP 2005027320 A JP2005027320 A JP 2005027320A JP 2005027320 A JP2005027320 A JP 2005027320A JP 2006217720 A JP2006217720 A JP 2006217720A
Authority
JP
Japan
Prior art keywords
signal
power supply
soft start
switching power
start signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005027320A
Other languages
Japanese (ja)
Other versions
JP4764978B2 (en
Inventor
Masayuki Yamadaya
政幸 山田谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Device Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Device Technology Co Ltd filed Critical Fuji Electric Device Technology Co Ltd
Priority to JP2005027320A priority Critical patent/JP4764978B2/en
Publication of JP2006217720A publication Critical patent/JP2006217720A/en
Application granted granted Critical
Publication of JP4764978B2 publication Critical patent/JP4764978B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a switching power source which can easily change the initial value of a soft start signal and can shorten the delay time until starting the switching operation of a switching transistor after start of a soft start signal. <P>SOLUTION: This switching power source can obtain a soft start signal which starts from an optional initial value by taking the weighted difference between a linearly decreasing signal generated in a circuit comprising a constant current circuit and a capacitor and reference voltage by means of a subtracting circuit. According to this soft start signal, it can make the initial value a value approximate to the lower limit value VL of a triangular wave Vosc, so it can shorten the delay time until starting the switching action of the switching transistor after start of the soft start signal. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、ソフトスタート信号が発生してからスイッチング動作が開始するまでの遅延時間を削減可能なソフトスタート信号を用いたスイッチング電源に関する。   The present invention relates to a switching power supply using a soft start signal that can reduce a delay time from when a soft start signal is generated until a switching operation is started.

スイッチング電源においては、電源起動時に電源回路に発生する突入電流防止を目的として、起動時はスイッチング信号のパルス幅をソフトスタート信号により徐々に広げていく制御を行うのが通常である（例えば特許文献１参照）。このようなスイッチング電源の例を図３に示す。図３は入力電圧Ｖｉｎより出力電圧Ｖｏを生成して負荷Ｚに供給するＰＷＭ（パルス幅変調）方式の降圧型ＤＣ／ＤＣコンバータである。このＤＣ／ＤＣコンバータは誤差増幅器１，ソフトスタート信号Ｖｓを生成するソフトスタート信号生成回路２，三角波Ｖｏｓｃを生成する発振器３，ＰＷＭコンパレータ４、スイッチング素子であるＰチャネルＭＯＳＦＥＴ５，同期整流方式の転流素子としてのＮチャネルＭＯＳＦＥＴ６，ＰＷＭコンパレータ４の出力に従いＰチャネルＭＯＳＦＥＴ５およびＮチャネルＭＯＳＦＥＴ６を駆動するドライブ回路７，インダクタ８，コンデンサ９，電圧設定用のフィードバック手段となる抵抗１０および１１，基準電圧Ｖｒｅｆを発生する基準電圧源１２，並びに出力端子１３を有している。１４は入力電源より入力電圧Ｖｉｎが供給される電源供給ラインである。誤差増幅器１の非反転入力端子には基準電圧Ｖｒｅｆが入力され、出力端子と反転入力端子の間には位相補償素子として抵抗１５およびコンデンサ１６が接続されている。ＰＷＭコンパレータ４の２つの非反転入力端子には誤差増幅器１の出力信号Ｖｅｒｒおよびソフトスタート信号Ｖｓがそれぞれ入力され、非反転入力端子には三角波Ｖｏｓｃが入力される。ＰＷＭコンパレータ４は誤差増幅器１の出力信号Ｖｅｒｒおよびソフトスタート信号Ｖｓのうちその信号レベルの小さい方（すなわち最小値）と三角波Ｖｏｓｃを比較し、三角波Ｖｏｓｃの信号レベルの方が小さければＨ（ハイレベル）を、三角波Ｖｏｓｃの信号レベルの方が大きければＬ（ローレベル）をＰＷＭ信号としてドライブ回路７に出力するものである。ＰチャネルＭＯＳＦＥＴ５およびＮチャネルＭＯＳＦＥＴ６のドレインは互いに接続されるとともにインダクタ８の一端に接続されている。またＰチャネルＭＯＳＦＥＴ５およびＮチャネルＭＯＳＦＥＴ６のソースはそれぞれ電源供給ライン１４および接地電位（ＧＮＤ）に接続されている。インダクタ８の他端は出力端子１３に接続されている。出力端子１３とＧＮＤの間にはコンデンサ９および抵抗１０，１１の直列回路が接続されている。抵抗１０と１１の接続点の電位はフィードバック信号ＶFBとして誤差増幅器１の反転入力端子へ入力される。またＤＣ／ＤＣコンバータの負荷として出力端子１３には負荷１７が接続されている。 In a switching power supply, for the purpose of preventing an inrush current generated in a power supply circuit at the time of starting the power supply, it is usual to perform control to gradually widen the pulse width of the switching signal by a soft start signal at the time of starting (for example, Patent Documents). 1). An example of such a switching power supply is shown in FIG. FIG. 3 shows a PWM (pulse width modulation) step-down DC / DC converter that generates an output voltage Vo from an input voltage Vin and supplies the output voltage Vo to a load Z. This DC / DC converter includes an error amplifier 1, a soft start signal generating circuit for generating a soft start signal Vs 2, an oscillator for generating a triangular wave Vosc 3, a PWM comparator 4, a P-channel MOSFET as a switching element 5, and a synchronous rectification type commutation. Drive circuit 7 for driving P-channel MOSFET 5 and N-channel MOSFET 6 according to the output of N-channel MOSFET 6, PWM comparator 4 as an element, inductor 8, capacitor 9, resistors 10 and 11 serving as voltage setting feedback means, and reference voltage Vref A generated reference voltage source 12 and an output terminal 13 are provided. A power supply line 14 is supplied with an input voltage Vin from an input power supply. A reference voltage Vref is input to the non-inverting input terminal of the error amplifier 1, and a resistor 15 and a capacitor 16 are connected as a phase compensation element between the output terminal and the inverting input terminal. The output signal Verr and the soft start signal Vs of the error amplifier 1 are input to the two non-inverting input terminals of the PWM comparator 4, respectively, and the triangular wave Vosc is input to the non-inverting input terminal. The PWM comparator 4 compares the output signal Verr and the soft start signal Vs of the error amplifier 1 with the smaller signal level (that is, the minimum value) and the triangular wave Vosc. If the signal level of the triangular wave Vosc is smaller, the PWM comparator 4 is H (high level). ) Is output to the drive circuit 7 as a PWM signal if the signal level of the triangular wave Vosc is greater. The drains of the P-channel MOSFET 5 and the N-channel MOSFET 6 are connected to each other and to one end of the inductor 8. The sources of the P-channel MOSFET 5 and the N-channel MOSFET 6 are connected to the power supply line 14 and the ground potential (GND), respectively. The other end of the inductor 8 is connected to the output terminal 13. A series circuit of a capacitor 9 and resistors 10 and 11 is connected between the output terminal 13 and GND. The potential at the connection point between the resistors 10 and 11 is input to the inverting input terminal of the error amplifier 1 as a feedback signal V FB . A load 17 is connected to the output terminal 13 as a load of the DC / DC converter.

以下、簡単にこのＤＣ／ＤＣコンバータの動作を説明する。まずソフトスタート信号Ｖｓを無視して（Ｖｓが最大値になっている定常状態の場合）、動作を説明する。
誤差増幅器１は基準電圧Ｖｒｅｆとフィードバック信号ＶFBの差を増幅した信号ＶｅｒｒをＰＷＭコンパレータ４に入力する。ＰＷＭコンパレータ４はＶｅｒｒと三角波Ｖｏｓｃを比較することにより、周期は一定であるが１周期内のＨとＬの割合が誤差増幅器１の出力により変化する方形波パルス（ＰＷＭ信号）をドライブ回路７を介してＰチャネルＭＯＳＦＥＴ５のゲートに出力する。すなわち、（Ｖｒｅｆ−ＶFB）が大きい（小さい）ほど１周期内のＰチャネルＭＯＳＦＥＴ７１がオン（導通）する期間が長く（短く）なるような方形波パルスを発生し、インダクタ６に蓄積するエネルギを大きく（小さく）することにより出力電圧ＶOを一定に保つ。ＮチャネルＭＯＳＦＥＴ６のゲートにも同様に方形波パルスが出力される。基本的にはＰチャネルＭＯＳＦＥＴ５とＮチャネルＭＯＳＦＥＴ６のゲートに出力される方形波パルスは同相であるが、ＰチャネルＭＯＳＦＥＴ５とＮチャネルＭＯＳＦＥＴ６が同時にオンして貫通電流が流れることがないように、両方オフの期間であるデッドタイムを設ける。 The operation of this DC / DC converter will be briefly described below. First, the operation will be described by ignoring the soft start signal Vs (in the steady state where Vs is the maximum value).
The error amplifier 1 inputs a signal Verr obtained by amplifying the difference between the reference voltage Vref and the feedback signal VFB to the PWM comparator 4. The PWM comparator 4 compares the Verr and the triangular wave Vosc, and outputs a square wave pulse (PWM signal) whose period is constant but the ratio of H and L in one period changes according to the output of the error amplifier 1 to the drive circuit 7. To the gate of the P-channel MOSFET 5. That is, as (Vref−V FB ) is larger (smaller), a square wave pulse is generated so that the period during which the P-channel MOSFET 71 is turned on (conducted) in one cycle becomes longer (shorter), and the energy accumulated in the inductor 6 is increased. By increasing (decreasing), the output voltage V O is kept constant. A square wave pulse is similarly output to the gate of the N-channel MOSFET 6. Basically, the square wave pulses output to the gates of the P-channel MOSFET 5 and the N-channel MOSFET 6 are in phase, but both are turned off so that the P-channel MOSFET 5 and the N-channel MOSFET 6 are simultaneously turned on and no through current flows. A dead time that is a period of

次に電源の起動時を考える。スイッチング電源の起動直後は出力電圧が不足しているため、スイッチング素子（図３のＤＣ／ＤＣコンバータにおけるＰチャネルＭＯＳＦＥＴ５に相当）のオンデューティ（１周期内でスイッチング素子がオンしている割合）が最大となる駆動パルスが出力される。しかし、起動直後は出力コンデンサ（図３のコンデンサ９に相当）が未充電であるため、見かけ上出力電流は短絡状態とほぼ等しくなるため、インダクタ（図３のインダクタ８に相当）に流れる電流が際限なく大きくなる。従い、インダクタやスイッチング素子に大電流が流れ、これらの素子が破壊されるおそれがある。そこでソフトスタート機能によりスイッチング素子のオン幅を徐々に広げていくことにより、インダクタに流れる電流を徐々に増加させ、出力コンデンサも徐々に充電されていく方式がとられる。ソフトスタート機能について、図４によりさらに説明を行なう。   Next, consider when the power supply starts. Since the output voltage is insufficient immediately after the switching power supply is started, the on-duty (the ratio of the switching element being turned on within one cycle) of the switching element (corresponding to the P-channel MOSFET 5 in the DC / DC converter of FIG. 3) is The maximum drive pulse is output. However, since the output capacitor (corresponding to the capacitor 9 in FIG. 3) is uncharged immediately after start-up, the output current apparently becomes almost equal to the short-circuit state, so that the current flowing through the inductor (corresponding to the inductor 8 in FIG. 3) It grows indefinitely. Therefore, a large current flows through the inductor and the switching element, and these elements may be destroyed. Therefore, by gradually increasing the ON width of the switching element by the soft start function, the current flowing through the inductor is gradually increased, and the output capacitor is gradually charged. The soft start function will be further described with reference to FIG.

図４に示す回路は、従来のソフトスタート信号Ｖｓを生成する回路である。この回路は定電流Ｉｓを流す定電流回路５０，コンデンサ５１およびＮチャネルＭＯＳＦＥＴ５２からなる。ＮチャネルＭＯＳＦＥＴ５２のゲートに入力される信号ＲＥＳＥＴによりＮチャネルＭＯＳＦＥＴ５２を一時オンしてコンデンサ５１を放電することによりＶｓをゼロに初期化した後、定電流Ｉｓがコンデンサ５１を充電することにより、Ｉｓ×ｔ／Ｃｓという式に従う電圧をＶｓとして出力する。ここで、ｔはＮチャネルＭＯＳＦＥＴ５２に対するリセット信号が解除されてからの（ＮチャネルＭＯＳＦＥＴ５２が一旦オンした後に再度オフしてからの）時間であり、Ｃｓはコンデンサ５１の容量値である。
スイッチング電源の立ち上がりにおけるソフトスタート動作を説明するために、図４のソフトスタート回路および図３のＰＷＭコンパレータ４の出力（ＰＷＭ信号）に関するタイミングチャートを図５に示す。図５においては、説明を簡単にするために誤差増幅器１の出力Ｖｅｒｒを無視したものになっている（もしくは、図３のコンデンサ９が充電されていないために、出力Ｖｅｒｒが最大値となっていると考えてもよい）。
特開２００４−１６６４２８号公報 （段落００４０、図１，２） The circuit shown in FIG. 4 is a circuit for generating a conventional soft start signal Vs. This circuit includes a constant current circuit 50 for supplying a constant current Is, a capacitor 51, and an N-channel MOSFET 52. The signal RESET input to the gate of the N-channel MOSFET 52 temporarily turns on the N-channel MOSFET 52 and discharges the capacitor 51 to initialize Vs to zero. Then, the constant current Is charges the capacitor 51, whereby Is × A voltage according to the expression t / Cs is output as Vs. Here, t is the time after the reset signal for the N-channel MOSFET 52 is released (after the N-channel MOSFET 52 is turned on and then turned off again), and Cs is the capacitance value of the capacitor 51.
In order to explain the soft start operation at the rise of the switching power supply, FIG. 5 shows a timing chart regarding the output (PWM signal) of the soft start circuit of FIG. 4 and the PWM comparator 4 of FIG. In FIG. 5, for simplicity of explanation, the output Verr of the error amplifier 1 is ignored (or the output Verr becomes the maximum value because the capacitor 9 in FIG. 3 is not charged). You may think)
JP 2004-166428 A (paragraph 0040, FIGS. 1 and 2)

図５を見れば分かるように、従来のソフトスタートはソフトスタート信号Ｖｓが三角波Ｖｏｓｃの下限値ＶＬに達してからようやくスイッチングトランジスタ（図３に示すＰチャネルＭＯＳＦＥＴ５）のスイッチング動作を開始する。従って、信号ＲＥＳＥＴにより起動をかけてもソフトスタート信号Ｖｓが三角波Ｖｏｓｃの下限値ＶＬに達するまでの遅延時間ｔｄが生じてしまう。この遅延時間ｔｄは上述のようにＶｓ＝Ｉｓ×ｔ／Ｃｓと表されることから、ｔｄ＝Ｃｓ×ＶＬ／Ｉｓとなることが導かれる。遅延時間ｔｄは、スイッチング動作を開始してから出力電圧Ｖｏが定常値になるまでの時間と同等もしくはそれより長くなってしまうこともある。電源を適用しようとするセット側からはできるだけ速く電源の立ち上げるよう要求されているが、遅延時間ｔｄのためにその要求を満たすことができないという課題があった。また、コンデンサ５１の容量値Ｃｓや三角波Ｖｏｓｃの下限値ＶＬを変更する、もしくはこれらの定数が異なる回路に適用された場合は遅延時間ｔｄが変動してしまい、電源起動時のシーケンス構成に影響を与えてしまうこともある。   As can be seen from FIG. 5, the conventional soft start starts the switching operation of the switching transistor (P channel MOSFET 5 shown in FIG. 3) only after the soft start signal Vs reaches the lower limit value VL of the triangular wave Vosc. Accordingly, a delay time td until the soft start signal Vs reaches the lower limit value VL of the triangular wave Vosc is generated even when the signal RESET is activated. Since the delay time td is expressed as Vs = Is × t / Cs as described above, it is derived that td = Cs × VL / Is. The delay time td may be equal to or longer than the time from when the switching operation is started until the output voltage Vo reaches a steady value. The set side to which the power supply is applied is required to start up the power supply as quickly as possible, but there is a problem that the request cannot be satisfied due to the delay time td. Also, if the capacitance value Cs of the capacitor 51 or the lower limit value VL of the triangular wave Vosc is changed, or if these constants are applied to different circuits, the delay time td will fluctuate, affecting the sequence configuration at the time of power-on. Sometimes it gives.

本発明は上記の点に鑑みてなされたものであり、その目的は上記の課題を解決して、ソフトスタート信号の初期値を容易に変更することができ、ソフトスタート信号が起動されてからスイッチングトランジスタのスイッチング動作を開始するまでの遅延時間を短縮することのできるスイッチング電源を提供することにある。   The present invention has been made in view of the above points. The object of the present invention is to solve the above-described problems and to easily change the initial value of the soft start signal, and to perform switching after the soft start signal is activated. It is an object of the present invention to provide a switching power supply capable of shortening a delay time until a transistor switching operation is started.

そこで、上記課題を解決するために、請求項１に係る発明は、スイッチング電源から負荷に対して出力される電圧値を検出し、該電圧値と第１の基準電圧値との誤差電圧信号またはソフトスタート信号に基づいて入力電源と前記負荷の間にあるスイッチング手段のオン・オフをパルス幅変調（ＰＷＭ）制御することにより前記負荷に一定の電圧を印加するようにしたスイッチング電源において、前記ソフトスタート信号を非ゼロの初期値から開始するようにしたことを特徴とする。
請求項２に係る発明は、請求項１に係る発明において、前記ソフトスタート信号は単調増加信号および該単調増加信号および第２の基準電圧値を入力とする引き算回路により生成されることを特徴とする。
請求項３に係る発明は、請求項１または２に係る発明において、前記単調増加信号はコンデンサおよび該コンデンサと基準電位の間に接続された定電流回路からなる回路の前記コンデンサと前記定電流回路との接続部電位として生成され、前記引き算回路はその非反転入力端子に前記第２の基準電圧値が、その反転入力端子に第１の抵抗を介して前記前記単調増加信号がそれぞれ入力されるとともにその反転入力端子とその出力端子の間に第２の抵抗が接続されている演算増幅器であることを特徴とする。 Therefore, in order to solve the above problem, the invention according to claim 1 detects a voltage value output from the switching power supply to the load, and an error voltage signal between the voltage value and the first reference voltage value or In the switching power supply in which a constant voltage is applied to the load by pulse width modulation (PWM) control of on / off of the switching means between the input power supply and the load based on a soft start signal. The start signal is characterized by starting from a non-zero initial value.
The invention according to claim 2 is characterized in that, in the invention according to claim 1, the soft start signal is generated by a monotonically increasing signal and a subtracting circuit having the monotonically increasing signal and the second reference voltage value as inputs. To do.
The invention according to claim 3 is the invention according to claim 1 or 2, wherein the monotonously increasing signal includes a capacitor and a constant current circuit connected between the capacitor and a reference potential. The subtraction circuit receives the second reference voltage value at its non-inverting input terminal and the monotonically increasing signal at its inverting input terminal via a first resistor. And an operational amplifier having a second resistor connected between the inverting input terminal and the output terminal.

請求項４に係る発明は、請求項１ないし３のいずれかに係る発明において、三角波もしくは鋸波を出力する発振回路を有し、前記誤差電圧信号のレベルまたは前記ソフトスタート信号のレベルの最小値と前記発振回路の出力値の大小を比較することにより前記パルス幅変調（ＰＷＭ）制御を行うＰＷＭ信号を生成することを特徴とする。   The invention according to claim 4 is the invention according to any one of claims 1 to 3, further comprising an oscillation circuit that outputs a triangular wave or a sawtooth wave, and a minimum value of the level of the error voltage signal or the level of the soft start signal. And generating a PWM signal for performing the pulse width modulation (PWM) control by comparing the output values of the oscillation circuit with each other.

この発明のスイッチング電源は、引き算回路により、定電流回路およびコンデンサからなる回路で生成するリニアに減少する信号と基準電圧との重みつき差分をとることにより、任意の初期値から開始するソフトスタート信号を得ることができる。このソフトスタート信号によれば、その初期値を三角波Ｖｏｓｃの下限値ＶＬに近い値にすることができるから、ソフトスタート信号が起動されてからスイッチングトランジスタのスイッチング動作を開始するまでの遅延時間を短縮することができる。すなわち、立ち上がり特性の良好なスイッチング電源を供給することができる。   The switching power supply of the present invention is a soft start signal starting from an arbitrary initial value by taking a weighted difference between a linearly decreasing signal generated by a circuit comprising a constant current circuit and a capacitor and a reference voltage by a subtraction circuit. Can be obtained. According to this soft start signal, the initial value can be made close to the lower limit value VL of the triangular wave Vosc, so that the delay time from the start of the soft start signal to the start of the switching operation of the switching transistor is shortened. can do. That is, it is possible to supply a switching power supply with good rise characteristics.

以下、図面を用いて本発明の測定方法について説明する。
図１は本発明のスタート信号Ｖｓを生成する回路に関する実施例を示すもので、コンデンサ２０，定電流回路２１，演算増幅器２２，抵抗２３，２４、基準電圧源２５，ＰチャネルＭＯＳＦＥＴ２６，およびインバータ２７から構成されている。コンデンサ２０および定電流回路２１は電源電圧Ｖｉが供給される電源ライン１４とＧＮＤの間に接続されて一種の積分回路を構成している。ＰチャネルＭＯＳＦＥＴ２６およびインバータ２７は起動時にコンデンサ２０の両端を短絡させて積分回路の初期化を行うものである。抵抗２３はコンデンサ２０および定電流回路２１の接続点と演算増幅器２２の反転入力端子の間に接続されている。抵抗２４は演算増幅器２２の反転入力端子と出力端子の間に接続されている。また基準電圧源２５は演算増幅器２２の非反転入力端子に接続されて基準電圧Ｖｒを供給する。ここで、演算増幅器２２および抵抗２３，２４は、信号Ｖｓ０および基準電圧Ｖｒに対する引き算回路を構成している。なお、信号Ｖｓ０はコンデンサ２０および定電流回路２１の接続点の電位である。 Hereinafter, the measurement method of the present invention will be described with reference to the drawings.
FIG. 1 shows an embodiment of a circuit for generating a start signal Vs according to the present invention. A capacitor 20, a constant current circuit 21, an operational amplifier 22, resistors 23 and 24, a reference voltage source 25, a P-channel MOSFET 26, and an inverter 27 are shown. It is composed of The capacitor 20 and the constant current circuit 21 are connected between the power supply line 14 to which the power supply voltage Vi is supplied and GND to form a kind of integration circuit. The P-channel MOSFET 26 and the inverter 27 initialize the integration circuit by short-circuiting both ends of the capacitor 20 at startup. The resistor 23 is connected between the connection point of the capacitor 20 and the constant current circuit 21 and the inverting input terminal of the operational amplifier 22. The resistor 24 is connected between the inverting input terminal and the output terminal of the operational amplifier 22. The reference voltage source 25 is connected to the non-inverting input terminal of the operational amplifier 22 and supplies the reference voltage Vr. Here, the operational amplifier 22 and the resistors 23 and 24 constitute a subtraction circuit for the signal Vs0 and the reference voltage Vr. The signal Vs0 is a potential at the connection point between the capacitor 20 and the constant current circuit 21.

図１に示す回路を図３に示すＤＣ／ＤＣコンバータのソフトスタート信号生成回路２として適用したものが、本実施の形態である。本発明の実施の形態としては、ソフトスタート信号生成回路２以外の構成は図３のものと同じである。
以下、図１の回路の動作について説明する。また、そのタイミングチャートを図２に示す。図２は背景技術に関する図５に対応するものであり、図５と同様に、説明を簡単にするために誤差増幅器１の出力Ｖｅｒｒを無視したものになっている（もしくは、図３のコンデンサ９が充電されていないために、出力Ｖｅｒｒが最大値となっていると考えてもよい）。なお以下の説明において、Ｃｓはコンデンサ２０の容量値，Ｉｓは定電流回路に流れる定電流値，Ｒａ，Ｒｂはそれぞれ抵抗２３，２４の抵抗値である。抵抗２３を一旦無視すると、信号Ｖｓ０は次式で与えられる。 In this embodiment, the circuit shown in FIG. 1 is applied as the soft start signal generating circuit 2 of the DC / DC converter shown in FIG. In the embodiment of the present invention, the configuration other than the soft start signal generation circuit 2 is the same as that of FIG.
Hereinafter, the operation of the circuit of FIG. 1 will be described. The timing chart is shown in FIG. FIG. 2 corresponds to FIG. 5 relating to the background art, and in the same manner as FIG. 5, the output Verr of the error amplifier 1 is ignored for the sake of simplicity (or the capacitor 9 in FIG. 3). May be considered that the output Verr has the maximum value since the battery is not charged. In the following description, Cs is a capacitance value of the capacitor 20, Is is a constant current value flowing through the constant current circuit, and Ra and Rb are resistance values of the resistors 23 and 24, respectively. Once the resistor 23 is ignored, the signal Vs0 is given by

（数１）
Ｖｓ０＝Ｖｉｎ−Ｉｓ×ｔ／Ｃｓ ・・・（１）
ここで、ｔはインバータ２７を介したＰチャネルＭＯＳＦＥＴ２６に対するリセット信号が解除されてからの（ＰチャネルＭＯＳＦＥＴ２６が一旦オンした後に再度オフしてからの）時間である。抵抗値Ｒａが十分大きければ、（１）式は抵抗２３を接続した状態でもなりたつ。必要に応じて、コンデンサ２０および定電流回路２１の接続点と抵抗２３との間にボルテージフォロワ−を設けてもよい。
演算増幅器２２の出力電圧Ｖｓは次式で表される。 (Equation 1)
Vs0 = Vin−Is × t / Cs (1)
Here, t is the time after the reset signal for the P-channel MOSFET 26 via the inverter 27 is released (after the P-channel MOSFET 26 is turned on and then turned off again). If the resistance value Ra is sufficiently large, the equation (1) is also in a state where the resistor 23 is connected. A voltage follower may be provided between the connection point of the capacitor 20 and the constant current circuit 21 and the resistor 23 as necessary.
The output voltage Vs of the operational amplifier 22 is expressed by the following equation.

（数２）
Ｖｓ＝Ｖｒ×（１＋Ｒａ／Ｒｂ）−Ｖｓ０×Ｒｂ／Ｒａ ・・・（２）
（１）式および（２）式より、演算増幅器２２の出力電圧Ｖｓ（ｔ）は次式となる。 (Equation 2)
Vs = Vr × (1 + Ra / Rb) −Vs0 × Rb / Ra (2)
From the equations (1) and (2), the output voltage Vs (t) of the operational amplifier 22 is as follows.

（数３）
Ｖｓ（ｔ）＝Ｖｒ×（１＋Ｒａ／Ｒｂ）−（Ｖｉｎ−Ｉｓ×ｔ／Ｃｓ）×Ｒｂ／Ｒａ ・・・（３）
（３）式より、出力電圧Ｖｓのｔ＝０における初期値電圧Ｖｓ（０）は次式となる。 (Equation 3)
Vs (t) = Vr × (1 + Ra / Rb) − (Vin−Is × t / Cs) × Rb / Ra (3)
From the equation (3), the initial value voltage Vs (0) at the time t = 0 of the output voltage Vs is as follows.

（数４）
Ｖｓ（０）＝Ｖｒ×（１＋Ｒａ／Ｒｂ）−Ｖｉｎ×Ｒｂ／Ｒａ ・・・（４）
（４）式より、電圧Ｖｒ，Ｖｉｎおよび抵抗値Ｒａ，Ｒｂを調整することにより出力電圧Ｖｓの初期値電圧を任意の値とすることができる。この初期値電圧を三角波Ｖｏｓｃの下限値ＶＬと等しくすればソフトスタート信号Ｖｓは電圧ＶＬからスタートし、このスタート信号Ｖｓと三角波ＶｏｓｃをＰＷＭコンパレータ４で比較することにより、スタート信号の開始から遅延なくスイッチングトランジスタのスイッチング動作を開始することができる。なお、製品のばらつきを考慮して、初期値電圧を三角波Ｖｏｓｃの下限値ＶＬより小さくしてもよい。
また、上述の形態の説明では同期式の降圧型ＤＣ／ＤＣコンバータをスイッチング電源の実施例として説明したが、非同期式のスイッチング電源でもよい。また、昇圧型や昇降圧型のスイッチング電源でもよい。 (Equation 4)
Vs (0) = Vr × (1 + Ra / Rb) −Vin × Rb / Ra (4)
From equation (4), the initial value voltage of the output voltage Vs can be set to an arbitrary value by adjusting the voltages Vr and Vin and the resistance values Ra and Rb. If this initial value voltage is made equal to the lower limit value VL of the triangular wave Vosc, the soft start signal Vs starts from the voltage VL. By comparing the start signal Vs and the triangular wave Vosc by the PWM comparator 4, there is no delay from the start of the start signal. The switching operation of the switching transistor can be started. The initial value voltage may be made smaller than the lower limit value VL of the triangular wave Vosc in consideration of product variations.
In the above description of the embodiment, the synchronous step-down DC / DC converter is described as an example of the switching power supply. However, an asynchronous switching power supply may be used. Further, a step-up or step-up / step-down switching power supply may be used.

発明の実施の形態におけるソフトスタート信号生成回路の回路図である。It is a circuit diagram of the soft start signal generation circuit in an embodiment of the invention. 図１に示す回路および発明の実施の形態におけるＰＷＭ信号に関するタイミングチャートである。2 is a timing chart relating to a PWM signal in the circuit shown in FIG. 1 and the embodiment of the invention. ＰＷＭ（パルス幅変調）方式の降圧型ＤＣ／ＤＣコンバータの構成例である。It is a structural example of a step-down DC / DC converter of a PWM (pulse width modulation) system. 従来のソフトスタート信号生成回路の回路図である。It is a circuit diagram of a conventional soft start signal generation circuit. 図４に示す回路および従来技術におけるＰＷＭ信号に関するタイミングチャートである。It is a timing chart regarding the PWM signal in the circuit shown in FIG. 4, and a prior art.

符号の説明Explanation of symbols

１ 誤差増幅器
２ ソフトスタート信号生成回路
３ 発振器
４ ＰＷＭコンパレータ
５，２６ ＰチャネルＭＯＳＦＥＴ
６，５２ ＮチャネルＭＯＳＦＥＴ
７ ドライブ回路
８ インダクタ
９，１６，２０，５１ コンデンサ
１０，１１，１５，２３，２４ 抵抗
１２，２５ 基準電圧源
１７ 負荷
２２ 演算増幅器
２１，５０ 定電流回路
ｔｄ 遅延
Ｖｉｎ 入力電圧
Ｖｏｓｃ 三角波
ＶＬ 三角波Ｖｏｓｃの下限値
Ｖｓ ソフトスタート信号 DESCRIPTION OF SYMBOLS 1 Error amplifier 2 Soft start signal generation circuit 3 Oscillator 4 PWM comparator 5,26 P channel MOSFET
6,52 N-channel MOSFET
7 Drive circuit 8 Inductor 9, 16, 20, 51 Capacitor 10, 11, 15, 23, 24 Resistance 12, 25 Reference voltage source 17 Load 22 Operational amplifier 21, 50 Constant current circuit td Delay Vin Input voltage Vosc Triangular wave VL Triangular wave Vosc Lower limit value Vs Soft start signal

Claims (4)

スイッチング電源から負荷に対して出力される電圧値を検出し、該電圧値と第１の基準電圧値との誤差電圧信号またはソフトスタート信号に基づいて入力電源と前記負荷の間にあるスイッチング手段のオン・オフをパルス幅変調（ＰＷＭ）制御することにより前記負荷に一定の電圧を印加するようにしたスイッチング電源において、前記ソフトスタート信号を非ゼロの初期値から開始するようにしたことを特徴とするスイッチング電源。 A voltage value output from the switching power supply to the load is detected, and based on an error voltage signal or a soft start signal between the voltage value and the first reference voltage value, the switching means between the input power supply and the load In the switching power supply in which a constant voltage is applied to the load by performing pulse width modulation (PWM) control of on / off, the soft start signal is started from a non-zero initial value. Switching power supply. 前記ソフトスタート信号は単調増加信号および該単調増加信号および第２の基準電圧値を入力とする引き算回路により生成されることを特徴とする請求項１に記載のスイッチング電源。 2. The switching power supply according to claim 1, wherein the soft start signal is generated by a monotonically increasing signal and a subtracting circuit having the monotonically increasing signal and the second reference voltage value as inputs. 前記単調増加信号はコンデンサおよび該コンデンサと基準電位の間に接続された定電流源からなる回路の前記コンデンサと前記定電流源との接続部電位として生成され、前記引き算回路はその非反転入力端子に前記第２の基準電圧値が、その反転入力端子に第１の抵抗を介して前記前記単調増加信号がそれぞれ入力されるとともにその反転入力端子とその出力端子の間に第２の抵抗が接続されている演算増幅器であることを特徴とする請求項１または２に記載のスイッチング電源。 The monotonically increasing signal is generated as a connection potential between the capacitor and the constant current source of a circuit composed of a capacitor and a constant current source connected between the capacitor and a reference potential, and the subtraction circuit has its non-inverting input terminal The second reference voltage value is input to the inverting input terminal through the first resistor, and the second resistance is connected between the inverting input terminal and the output terminal. The switching power supply according to claim 1, wherein the switching power supply is an operational amplifier. 三角波もしくは鋸波を出力する発振回路を有し、前記誤差電圧信号のレベルまたは前記ソフトスタート信号のレベルの最小値と前記発振回路の出力値の大小を比較することにより前記パルス幅変調（ＰＷＭ）制御を行うＰＷＭ信号を生成することを特徴とする請求項１ないし３のいずれかに記載のスイッチング電源。
An oscillation circuit for outputting a triangular wave or a sawtooth wave, and comparing the minimum value of the level of the error voltage signal or the level of the soft start signal with the magnitude of the output value of the oscillation circuit; 4. The switching power supply according to claim 1, wherein a PWM signal for performing control is generated.
JP2005027320A 2005-02-03 2005-02-03 Switching power supply Expired - Fee Related JP4764978B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005027320A JP4764978B2 (en) 2005-02-03 2005-02-03 Switching power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005027320A JP4764978B2 (en) 2005-02-03 2005-02-03 Switching power supply

Publications (2)

Publication Number Publication Date
JP2006217720A true JP2006217720A (en) 2006-08-17
JP4764978B2 JP4764978B2 (en) 2011-09-07

Family

ID=36980449

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005027320A Expired - Fee Related JP4764978B2 (en) 2005-02-03 2005-02-03 Switching power supply

Country Status (1)

Country Link
JP (1) JP4764978B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008204884A (en) * 2007-02-22 2008-09-04 Matsushita Electric Ind Co Ltd Induction heating device
JP2010183335A (en) * 2009-02-05 2010-08-19 Freescale Semiconductor Inc Pulse-width modulation circuit, pulse-width modulation method, and regulator
CN112398326A (en) * 2019-08-13 2021-02-23 国民技术股份有限公司 Soft start device and method based on multi-output device, power supply and chip

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001275342A (en) * 2000-03-27 2001-10-05 Mitsumi Electric Co Ltd Dc-voltage converting circuit
JP2002218737A (en) * 2001-01-18 2002-08-02 Hitachi Ltd Soft start circuit for switching power source

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001275342A (en) * 2000-03-27 2001-10-05 Mitsumi Electric Co Ltd Dc-voltage converting circuit
JP2002218737A (en) * 2001-01-18 2002-08-02 Hitachi Ltd Soft start circuit for switching power source

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008204884A (en) * 2007-02-22 2008-09-04 Matsushita Electric Ind Co Ltd Induction heating device
JP2010183335A (en) * 2009-02-05 2010-08-19 Freescale Semiconductor Inc Pulse-width modulation circuit, pulse-width modulation method, and regulator
CN112398326A (en) * 2019-08-13 2021-02-23 国民技术股份有限公司 Soft start device and method based on multi-output device, power supply and chip

Also Published As

Publication number Publication date
JP4764978B2 (en) 2011-09-07

Similar Documents

Publication Publication Date Title
KR100913571B1 (en) Switching regulator, control circuit of switching regulator, and method of controlling operation of switching regulator
JP5151830B2 (en) Current mode control type DC-DC converter
US7876073B2 (en) Switching regulator with slope compensation and control method therefor
US7965070B2 (en) Switching power supply with slope compensation circuit and added slope circuit
JP4640984B2 (en) Control circuit and control method for DC-DC converter
JP6212225B2 (en) Power converter soft start circuit
EP1519473B1 (en) Synchronization of multiphase synthetic ripple voltage regulator
JP4853003B2 (en) Soft start circuit and switching power supply using the same
WO2011093155A1 (en) Step-up/down dc-dc converter and switching control circuit
KR102228186B1 (en) Injection locked phasing for a peak-valley multiphase regulator
US20090160416A1 (en) Dc-dc converter
JP5315988B2 (en) DC-DC converter and power supply circuit including the DC-DC converter
JP2005045993A (en) Pwm switching regulator control circuit
TWI473400B (en) Dc-dc controller and control method thereof
JP6556519B2 (en) Switching power supply circuit, liquid crystal drive device, liquid crystal display device
US9479054B2 (en) Buck converter with reverse current detection and pseudo ripple generation
US9000735B2 (en) DC-DC controller and operation method thereof
JP2020065402A (en) Switching regulator
JP4487649B2 (en) Control device for step-up / step-down DC-DC converter
CN111384851B (en) Control method and device of DC-DC converter
JP4764978B2 (en) Switching power supply
JP5515390B2 (en) Switching power supply
JP5206380B2 (en) Switching power supply
JP5398422B2 (en) Switching power supply
JP2014112996A (en) Light load detection circuit, switching regulator, and method of controlling the same

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060703

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060704

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071115

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20081216

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090219

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20091112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100706

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101026

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110329

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110411

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4764978

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140624

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees