JP2006202827A - 半導体パッケージ - Google Patents

半導体パッケージ Download PDF

Info

Publication number
JP2006202827A
JP2006202827A JP2005010257A JP2005010257A JP2006202827A JP 2006202827 A JP2006202827 A JP 2006202827A JP 2005010257 A JP2005010257 A JP 2005010257A JP 2005010257 A JP2005010257 A JP 2005010257A JP 2006202827 A JP2006202827 A JP 2006202827A
Authority
JP
Japan
Prior art keywords
semiconductor package
wave absorber
radio wave
semiconductor chip
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005010257A
Other languages
English (en)
Other versions
JP4490832B2 (ja
Inventor
Naoki Akiba
直樹 秋庭
Hidekazu Hase
英一 長谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2005010257A priority Critical patent/JP4490832B2/ja
Publication of JP2006202827A publication Critical patent/JP2006202827A/ja
Application granted granted Critical
Publication of JP4490832B2 publication Critical patent/JP4490832B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Landscapes

  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

【課題】 半導体チップの出力側から入力側へ空間を伝播する電磁波の正帰還ループを効果的に減衰することが容易な半導体パッケージを提供する。
【解決手段】 半導体チップ３を搭載した半導体パッケージ基部１と、半導体チップを密封するように半導体パッケージ基部に被せる半導体パッケージ蓋２とより構成された半導体パッケージにおいて、半導体パッケージ蓋に複数の電波吸収体片１０，１１が貼付されたことを特徴とする。
【選択図】図１

Description

本発明は、半導体パッケージの構造に関するものである。
半導体チップおよびアルミナ、セラミック等の誘電体基板を実装した半導体パッケージ基部に半導体パッケージ蓋を被せることで構成した，従来の半導体モジュールの断面図を、図２に示す（文献公知発明に係るものではない）。
半導体パッケージ基部１に誘電体基板４、誘電体基板５および半導体チップ３を実装し、入力端子８と誘電体基板４を接続し、誘電体基板４と半導体チップ３をボンディングワイヤ６によって接続し、半導体チップ３と誘電体基板５をボンディングワイヤ７によって接続し、誘電体基板５と出力端子９を接続し、半導体パッケージ蓋２を半導体パッケージ基部１に被せることで、半導体モジュールを構成する。
この構成では、半導体チップ３が高出力かつ高利得の増幅器を構成する場合、発振状態になりやすい。実際に動作周波数帯が５５ＧＨｚから６５ＧＨｚの範囲においては信号未入力で発信状態になった。
これを防止するために、半導体パッケージ蓋２に一つの電波吸収体１２を試行錯誤的に位置を調整して、半導体パッケージ蓋２の内側面に貼付して、半導体チップ３の出力側から入力側へ空間を伝播する電磁波の正帰還ループを減衰することで発振を停止させる。
なお、半導体パッケージの内側面に１つの電波吸収体を貼付した特許文献としては、特許文献１、特許文献２等が挙げられる。
特開２００４−２２６８５号公報 特開２００３−３１９８８号公報
上記に記載の従来技術の構成では、半導体パッケージ蓋に貼付する一つの電波吸収体の位置を、空間を伝播する電磁波の正帰還ループを減衰することが可能となる位置に調整する必要があり、時間および労力を要する。
なお、上記記載の特許文献１、特許文献２では、上記に記載の従来技術とは逆に、半導体パッケージ２の内側面の全面に亘って一つの電波吸収体を貼付してなるので、電波吸収体自体が大きく、したがって貼付するのに、時間および労力を要する。なお、特許文献１、特許文献２には、空間を伝播する電磁波の正帰還ループを分断することについてはなんらふれていない。
本発明の目的は、半導体チップの出力側から入力側へ空間を伝播する電磁波の正帰還ループを効果的に減衰することが容易な半導体パッケージを提供することにある。
本発明は、半導体チップを搭載した半導体パッケージ基部と、前記半導体チップを密封するように前記半導体パッケージ基部に被せる半導体パッケージ蓋とより構成された半導体パッケージにおいて、前記半導体パッケージ蓋に複数の電波吸収体片が貼付されたことを特徴とする半導体パッケージである。
また本発明は、上記に記載の半導体パッケージにおいて、前記複数の電波吸収体片は、前記半導体パッケージ蓋の内側面に貼付されたことを特徴とする半導体パッケージである。
また本発明は、上記に記載の半導体パッケージにおいて、前記複数の電波吸収体片は、前記半導体チップの動作周波数帯における実質１波長の間隔で貼付されたことを特徴とする半導体パッケージである。
本発明によれば、半導体チップの出力側から入力側へ空間を伝播する電磁波の正帰還ループを効果的に減衰することが容易な半導体パッケージを得ることができる。
発明を実施するための最良の形態では、半導体パッケージ内部で増幅器を構成する半導体チップの入力側先端の実質真上における，半導体パッケージ蓋の内側面に第一の電波吸収体を貼付し、出力側から空間を伝播してくる電磁波の電界が半導体パッケージ内部で増幅器を構成する半導体チップの入力端で最大となる正帰還ループを減衰させる。
更に発振周波数の自由空間において第一の電波吸収体から実質一波長離れた位置の内側に第二の電波吸収体を貼付することで、出力側から空間を伝播してくる電磁波のうち半導体パッケージ内部で増幅器を構成する半導体チップの入力端部で電界が最大となる正帰還ループを減衰させる。
また第一の電波吸収体と第二の電波吸収体に間隔を与えることで、実質一波長の半分の位置で電磁波の電界が強くなる逆移相のループは減衰させないようにして出力側から入力側へ空間を伝播させ、発振状態となる正帰還ループを分断する。
図１は本発明の実施の形態の半導体パッケージの断面図である。
半導体パッケージ基部１に誘電体基板４、誘電体基板５および半導体チップ３を実装し、入力端子８と誘電体基板４を接続し、誘電体基板４と半導体チップ３をボンディングワイヤ６によって接続し、半導体チップ３と誘電体基板５をボンディングワイヤ７によって接続し、誘電体基板５と出力端子９を接続し、第一の電波吸収体１０および第二の電波吸収体１１を内側面に貼付した半導体パッケージ蓋２を、半導体パッケージ基部１に被せることで、半導体モジュールを構成する。
この構成において、第一の電波吸収体１０および第二の電波吸収体１１を内側面に貼付してない場合は、半導体チップ３が高出力かつ高利得の増幅器を構成する場合、発振状態になり易い。実際、動作周波数が５５ＧＨｚから６５ＧＨｚの範囲の高出力かつ高利得の半導体チップ３を用いたとき、前述動作周波数の５５ＧＨｚから６５ＧＨｚの範囲において信号未入力で発振状態になった。
それに対して、本発明の実施の形態では、図１に図示のように、半導体パッケージ蓋２の内側面に第一の電波吸収体１０と第二の電波吸収体１１が貼付されてなる。第一の電波吸収体１０は、その入力側端が半導体チップ３の信号入力側の先端の実質真上に位置して、信号出力側に向かって貼付されている。第二の電波吸収体１１は、その出力側端が第一の電波吸収体１０の入力側端から，半導体チップ３の動作周波数帯における実質１波長の間隔を離した位置の内側で、信号入力側に向かって貼付されている。
図１において、間隔Ａは半導体チップ３の入力側の先端から第一の電波吸収体１０までの間隔、幅Ｂは第一の電波吸収体１０の幅、間隔Ｃは第一の電波吸収体１０と第二の電波吸収体１１の間隔、幅Ｄは第二の電波吸収体１２の幅を示す。また間隔Ａは信号の流れる方向を正の値とする。
図３は図１において実施して発振停止した電波吸収体の間隔Ａ、幅Ｂ、間隔Ｃおよび幅Ｄの値を示す図である。図１において、第一の電波吸収体１０および第二の電波吸収体１１を半導体パッケージ蓋２の内側面に貼付してない場合は、動作周波数が５５ＧＨｚから６５ＧＨｚの範囲の高出力かつ高利得の半導体チップ３を用いたとき、前述動作周波数の５５ＧＨｚから６５ＧＨｚの範囲において信号未入力で発振状態になった。
それに対して、第一の電波吸収体１０および第二の電波吸収体１１を、図３に示す間隔Ａ、幅Ｂ、間隔Ｃおよび幅Ｄの値に従って、半導体パッケージ蓋２の内側面に貼付したところ、発振が停止した。サンプル１，２，３のいずれでも発振が停止した。
図３中の間隔Ａから、第一の電波吸収体１０は、その入力側端が、半導体チップ３の信号入力側の先端から−０．１６［ｍｍ］から０．２４［ｍｍ］の範囲、即ち半導体チップ３の信号入力側の先端と同じ位置の実質真上に位置して、半導体パッケージ蓋２に貼付されているといえる。
図４は、図３に示す幅Ｂ、間隔Ｃおよび幅Ｄを合計した値を示す図である。前述の動作周波数の５５ＧＨｚから６５ＧＨｚの中で最高周波数である６５ＧＨｚの自由空間における一波長は４．６［ｍｍ］と算出できるが、図４中の値は、４．２６［ｍｍ］から４．４８［ｍｍ］と、実質一波長の範囲なので、第一の電波吸収体１０および第二の電波吸収体１１は実質一波長の間隔を離した位置の内側に貼付されているといえる。
このように、本発明の実施の形態では、半導体チップ３の入力側先端の実質真上に、入力側端が位置した第一の電波吸収体１０が貼付され、半導体チップ３の動作周波数帯における実質１波長の間隔を離した位置の内側に第二の電波吸収体１１が貼付されることで、第一の電波吸収体１０および第二の電波吸収体１１の貼付位置が予め決められるので、半導体チップの出力側から入力側へ空間を伝播する電磁波の正帰還ループを効果的に減衰し且つ分断することが容易で、発振状態を停止するための調整にかかる時間および労力を短縮することができる。
本発明の実施の形態の半導体パッケージの断面図である。 従来の半導体パッケージの断面図である。 図１において実施して発振停止した電波吸収体の間隔Ａ、幅Ｂ、間隔Ｃおよび幅Ｄの値を示す図である。 図３に示す幅Ｂ、間隔Ｃおよび幅Ｄを合計した値を示す図である。
符号の説明
１：半導体パッケージ基部、２：半導体パッケージ蓋、３：半導体チップ、４：誘電体基板、５：誘電体基板、６：ボンディングワイヤ、７：ボンディングワイヤ、８：入力端子、９：出力端子、１０：第一の電波吸収体、１１：第二の電波吸収体、１２：電波吸収体。

Claims (3)

  1. 半導体チップを搭載した半導体パッケージ基部と、前記半導体チップを密封するように前記半導体パッケージ基部に被せる半導体パッケージ蓋とより構成された半導体パッケージにおいて、前記半導体パッケージ蓋に複数の電波吸収体片が貼付されたことを特徴とする半導体パッケージ。
  2. 請求項１記載の半導体パッケージにおいて、前記複数の電波吸収体片は、前記半導体パッケージ蓋の内側面に貼付されたことを特徴とする半導体パッケージ。
  3. 請求項１または２記載の半導体パッケージにおいて、前記複数の電波吸収体片は、前記半導体チップの動作周波数帯における実質１波長の間隔で貼付されたことを特徴とする半導体パッケージ。
JP2005010257A 2005-01-18 2005-01-18 半導体パッケージ Expired - Fee Related JP4490832B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005010257A JP4490832B2 (ja) 2005-01-18 2005-01-18 半導体パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005010257A JP4490832B2 (ja) 2005-01-18 2005-01-18 半導体パッケージ

Publications (2)

Publication Number Publication Date
JP2006202827A true JP2006202827A (ja) 2006-08-03
JP4490832B2 JP4490832B2 (ja) 2010-06-30

Family

ID=36960582

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005010257A Expired - Fee Related JP4490832B2 (ja) 2005-01-18 2005-01-18 半導体パッケージ

Country Status (1)

Country Link
JP (1) JP4490832B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109887904A (zh) * 2019-04-16 2019-06-14 中国电子科技集团公司第十三研究所 一种毫米波芯片的封装结构及印刷电路板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06236935A (ja) * 1993-02-12 1994-08-23 Nippon Telegr & Teleph Corp <Ntt> マイクロ波回路用パッケージ
JPH11233660A (ja) * 1998-02-17 1999-08-27 Kyocera Corp 電子部品収納用パッケージ
JP2000299397A (ja) * 1999-04-16 2000-10-24 Nec Corp マイクロ波集積回路用パッケージ
JP2003224218A (ja) * 2002-01-29 2003-08-08 Mitsubishi Electric Corp 高周波回路パッケージ
JP2004214577A (ja) * 2003-01-09 2004-07-29 Mitsubishi Electric Corp マイクロ波集積回路実装ケース

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06236935A (ja) * 1993-02-12 1994-08-23 Nippon Telegr & Teleph Corp <Ntt> マイクロ波回路用パッケージ
JPH11233660A (ja) * 1998-02-17 1999-08-27 Kyocera Corp 電子部品収納用パッケージ
JP2000299397A (ja) * 1999-04-16 2000-10-24 Nec Corp マイクロ波集積回路用パッケージ
JP2003224218A (ja) * 2002-01-29 2003-08-08 Mitsubishi Electric Corp 高周波回路パッケージ
JP2004214577A (ja) * 2003-01-09 2004-07-29 Mitsubishi Electric Corp マイクロ波集積回路実装ケース

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109887904A (zh) * 2019-04-16 2019-06-14 中国电子科技集团公司第十三研究所 一种毫米波芯片的封装结构及印刷电路板

Also Published As

Publication number Publication date
JP4490832B2 (ja) 2010-06-30

Similar Documents

Publication Publication Date Title
KR102142866B1 (ko) 탄성파 장치, 고주파 프론트 엔드 회로 및 통신 장치
JP2006074749A (ja) アンテナ共用器、ならびに、それを用いた高周波モジュールおよび通信機器
CN209844929U (zh) 带断裂结构体声波谐振器、滤波器和电子设备
KR102294238B1 (ko) 탄성파 장치, 탄성파 장치 패키지, 멀티플렉서, 고주파 프론트 엔드 회로 및 통신 장치
JP2006050592A (ja) 圧電共振器及びその製造方法
JP6433930B2 (ja) 弾性波デバイス
WO2002007311A3 (en) Integrated tunable surface acoustic wave technology and systems provided thereby
JP4490832B2 (ja) 半導体パッケージ
KR102132777B1 (ko) 탄성파 장치, 고주파 프론트 엔드 회로 및 통신 장치
KR101590130B1 (ko) 울림 공간 내의 음향 난반사가 방지되는 ｍｅｍｓ 마이크로폰
WO2007108262A1 (ja) 送受信装置
JP2003008309A (ja) マイクロ波帯干渉防止パッケージ
JP5203775B2 (ja) ２倍高調波抑圧回路
JP2006101550A (ja) 弾性表面波デバイス及びこれを用いた通信装置、並びにアンテナデュプレクサ
JP3915421B2 (ja) 弾性表面波装置及びその製造方法
JP2011187739A (ja) 高周波パッケージ
KR20030034636A (ko) 표면탄성파 필터
JP6351371B2 (ja) 弾性波デバイス
JP3277299B2 (ja) 高周波用ｈｉｃモジュール
JP2003031988A (ja) マイクロ波帯干渉防止パッケージ
JP4401886B2 (ja) 高周波用パッケージ
KR20010092584A (ko) 표면탄성파 필터의 내부파 차단장치
KR101546247B1 (ko) 쉴드캔
JPH01265702A (ja) マイクロ波回路
US20090039732A1 (en) Surface acoustic wave device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091222

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100218

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100316

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100402

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130409

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140409

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees