JP2006190960A - ハーフエッチングされたボンディングパッド及び切断されたメッキラインを具備するｂｇａパッケージ及びその製造方法 - Google Patents

ハーフエッチングされたボンディングパッド及び切断されたメッキラインを具備するｂｇａパッケージ及びその製造方法 Download PDF

Info

Publication number
JP2006190960A
JP2006190960A JP2005228239A JP2005228239A JP2006190960A JP 2006190960 A JP2006190960 A JP 2006190960A JP 2005228239 A JP2005228239 A JP 2005228239A JP 2005228239 A JP2005228239 A JP 2005228239A JP 2006190960 A JP2006190960 A JP 2006190960A
Authority
JP
Japan
Prior art keywords
outer layer
bonding pad
pattern
solder ball
bga package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005228239A
Other languages
English (en)
Other versions
JP4387336B2 (ja
Inventor
Hyo Soo Lee
イ・ヒョス
Sung Eun Park
パク・ソンウン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2006190960A publication Critical patent/JP2006190960A/ja
Application granted granted Critical
Publication of JP4387336B2 publication Critical patent/JP4387336B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4864—Cleaning, e.g. removing of solder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0352—Differences between the conductors of different layers of a multilayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09745—Recess in conductor, e.g. in pad or in metallic substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0353—Making conductive layer thin, e.g. by etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0369—Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H05K3/242—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/282—Applying non-metallic protective coatings for inhibiting the corrosion of the circuit, e.g. for preserving the solderability
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】電気的特性が良く、モールディングが曲がる状態がなくて、ドロップテストの時はんだボールがパッドから落ちないハーフエッチングされたボンディングパッド及び切断されたメッキラインを具備するＢＧＡパッケージ及びその製造方法を提供する。
【解決手段】回路パターン及びワイヤーボンディングパッドパターンを含み、チップがワイヤーボンディングパッドにワイヤーボンディングされている第１外層と、回路パターン、切断されたメッキラインパターン及びハーフエッチングされた段差形状のはんだボールパッドパターンを含み、はんだボールパッドの上にチップが実装されている第２外層と、及び前記第１外層及び第２外層の間に形成されているし、前記１外層及び第２外層の間の電気的導通のために導通ホールを含んだ絶縁層等で構成される。
【選択図】図７

Description

本発明はハーフエッチングされたボンディングパッド及び切断されたメッキラインを具備するＢＧＡパッケージ及びその製造方法に関することで、特に、設計段階からメッキラインを切断させてハーフエッチングによる所定形状の段差が形成されたボンディングパッドを具現することで、ボンディングパッドとはんだボールの間の接着面積を増加させてボンディングパッドに対する優秀な表面特性及び良好なドロップテスト特性を具現することができるＢＧＡパッケージ及びその製造方法に関するものである。
ＯＳＰ(Organic Solderability Preservatives)表面処理工法は既存のニッケル／金表面処理を取り替えることができる技術としてセルラー(cellular)フォン、ポータブルの電子部品に使われ、ドロップテスト（drop test）の時優秀な特性を具現することができる。しかし、銅パッド上に有機物をコーティングするＯＳＰ工法は既存のパッケージ工程に適用するには困難がある。
このような原因は、ベイキング(baking)、ワイヤーボンディング(wire bonding)、ダイアタッチキュア(die attach cure)、及びポストモールドキュアリング(post mold curing)などのパッケージ条件を経る間に銅パッド上のＯＳＰ層に致命的な熱物理的な損傷を現わすからはんだ接合工程のポストフラックス(post flux)によって易しく除去されないからである。このような欠陷ははんだ面非濡れゾーン(non-wetting zone)形成、境界面特性の減少等の不良を発生させるので必ず解決しなければならない。
最近、このような問題点を解決するためにＯＳＰ工程前に銅パッドをハーフエッチングさせることで、ＯＳＰ製品の特性を向上させた事がある。しかし、ハーフエッチングのような厳しい化学反応は製品のデザインに依存して非常に異なるように作用する特性がある。
図１は従来の第１実試例によって金メッキで表面処理されたＢＧＡパッケージの構成断面図である。
図１に示すように、絶縁層（１０１）上部に回路パターン（１０３ａ）及び金メッキ（１０５ａ）されたワイヤーボンディングパッドパターンを含んで、実装されるチップ（１１０）がワイヤーボンディングパッドにワイヤ（１０６）にポンディングされており、絶縁層（１０１）下部に回路パターン（１０３ｂ）、金メッキ（１０５ｂ）されたボンディングパッドを含むはんだボールパッドパターンが設けられ、具備されたボールパッドの上にはんだボール（１０７）が実装されている。また、絶縁層（１０１）上部及び下部を電気的に導通させるための導通ホールが絶縁層（１０１）に含まれている。
ここではんだボールパッド部が金メッキ層（１０５ｂ）で表面処理されたことを分かり、はんだボールパッドに金メッキ層（１０５ｂ）で表面処理をすれば金メッキ層（１０５ｂ）形成の時メッキラインがインピーダンスの役割をして電気的特性が良好で、モールディングが曲がる物理的特性が現われる問題点があり、ドロップテストの時にはんだボールが落ちる問題点があった。
このような問題点を解決するために図２のようにＯＳＰ表面処理をする。図２は従来の第２実施例によってＯＳＰ表面処理されたＢＧＡパッケージの構成断面図である。図２のように、絶縁層（２０１）上部に回路パターン（２０３ａ）及び金メッキ（２０５）されたワイヤーボンディングパッドパターンを含んで、実装されるチップ（２１０）がワイヤーボンディングパッドにワイヤ（２０７）でポンディングされており、絶縁層（２０１）下部に回路パターン（２０３ｂ）、ＯＳＰ（２０６）処理されたボンディングパッドを含むはんだボールパッドパターンが具備されて、具備されたボールパッドの上にはんだボール（２０８）が実装されている。また、絶縁層（２０１）上部及び下部を電気的に導通させるための導通ホールが絶縁層（２０１）に含まれている。
しかし、図３のように、有機はんだ保存剤（ＯＳＰ）を利用したＢＧＡパッケージ工程において、はんだボールパッドが形成されるメッキ層に塗布される有機はんだ保存剤（ＯＳＰ）はイン-ラインプロセス又はバック-エンドプロセスを経る過程で熱的ダメージを受けることになる。特に１７５℃以上の高温で遂行されるバック-エンドプロセスの完全硬化（ＰＭＣ）過程で致命的な熱的ダメージを受けるようになる。
即ち、図４と同じのように、ＢＧＡパッケージ基板のポンディングフィンガー又ははんだボールパッドが形成されるメッキ層にはボールシェアテスト（ball shear test）に図示されたように、前記イン-ライン工程又はバック-エンド工程の間に熱的ダメージを受けた有機はんだ保存剤（ＯＳＰ）が残留することになる。
この時、図５と同じのように、銅メッキ層（２０３ｂ）の垂直方向である程度深くエッチングされていない平面形状の銅メッキ層（２０３ｂ）に熱的ダメージを受けた有機はんだ保存剤（ＯＳＰ）（２０６）が残留状態ではんだボールが接合される場合、残留する有機はんだ保存剤（２０６）によって銅メッキ層（２０３ｂ）とはんだボール（２０８）の間の接着面積が減少されし、また銅メッキ層（２０３ｂ）を構成する銅とはんだボール（２０８）に含有された錫の金属間相互作用を防止して金属間化合物（１２００）の形成に妨害を受ける。
従って、図６のように、はんだボール（２０８）が銅メッキ層（２０３ｂ）に接着されないとか又は外部衝撃によって簡単に落ちる等のはんだ面非濡れゾーン（non-wetting zone）形成、界面特性減少等の信頼性を低下させるという問題点が発生した。
本発明の技術的課題は電気的特性が良く、モールディングが曲がる状態がなくて、ドロップテストの時はんだボールがパッドから落ちないハーフエッチングされたボンディングパッド及び切断されたメッキラインを具備するＢＧＡパッケージ及びその製造方法を提供するのである。
本発明は、回路パターン及びワイヤーボンディングパッドパターンを含んで、チップがワイヤーボンディングパッドにワイヤーボンディングされている第１外層と、回路パターン、切断されたメッキラインパターン及びハーフエッチングされた段差形状のはんだボールパッドパターンが具備されて、具備されたボールパッドの上にチップが実装されている第２外層と、及び前記第１外層及び第２外層の間に形成されているし、前記１外層及び第２外層の間の電気的導通のため導通ホールを含んだ絶縁層を含むことを特徴とする。
さらに、前記ワイヤーボンディングパッドパターン及び前記はんだボールパッドパターン上に形成される第１メッキ層と、前記ワイヤーボンディングパッドパターンと金メッキ層の間及び前記はんだボールパッドパターンと第１メッキ層の間に形成される第２メッキ層をもっと含むことを特徴とする。特に、前記ハーフエッチングされたボンディングパッドとはんだボールの間に形成される金属間化合物ははんだマスクが被覆されたボンディングパッドの側面領域まで形成されることを特徴とする。
また、第１外層、第２外層及び前記第１外層と第２外層の間に形成される絶縁層を含む原板を提供する段階と、前記第１外層及び第２外層の電気的導通のために導通ホールを形成する段階と、前記第１外層に回路パターン及びワイヤーボンディングパッドパターンを含むパターンを形成して、前記第２外層に回路パターン、切断されたメッキラインパターン及びはんだボールパッドパターンを含むパターンを形成する段階と、前記第１外層及び第２外層にはんだレジストを塗布した後、前記第２外層のはんだボールパッドパターンにハーフエッチングをする段階と、及び前記第１外層のワイヤーボンディングパッドパターンに金メッキをして、前記第２外層のはんだボールパッドパターンに段差模様のはんだボールパッドを形成して表面処理する段階と、を含むことを特徴とする。
さらに、前記第１外層上にチップを積層して、前記ワイヤーボンディングパッド及び前記チップにワイヤーボンディングする段階と、前記第２外層のはんだボールパッドパターン上にチップを積層する段階と、密封を利用してモールディングする段階をもっと含むことを特徴とする。また、前記絶縁層は内層が多層であり、前記段差形状のボンディングパッドに塗布される表面処理部材は有機はんだ保存剤（ＯＳＰ）であるのを特徴とする。
本発明によるハーフエッチングされたボンディングパッド及び切断されたメッキラインを具備するＢＧＡパッケージ及びその製造方法はＯＳＰを利用して表面はんだボールパッド部位に表面処理をすることでモールディングが曲がらない效果がある。また、ハーフエッチングされたボンディングパッド及び切断されたメッキラインを具備するＢＧＡパッケージ及びその製造方法は亜鈴模様の段差形状によってはんだボールの接着面積が増加してドロップテスト時はんだボールが落ちない效果がある。
また、本発明によるハーフエッチングされたボンディングパッド及び切断されたメッキラインを具備するＢＧＡパッケージ及びその製造方法は設計の時にメッキラインを切断して形成することで、すぐ商用化できる效果がある。さらに、ハーフエッチングされたボンディングパッド及び切断されたメッキラインを具備するＢＧＡパッケージ及びその製造方法はメッキラインを切断させることによってガルバーニ腐食が発生しないのでハーフエッチングの時銅メッキ層が一定にエッチング（１０〜１５μｍ）される效果がある。
以下、添付された図面を参照しつつ、本発明を詳しく説明する。図７は本発明の製造方法によって製造され切断されたメッキラインを持つＢＧＡパッケージの完成図である。図７のように、絶縁層（８０１）の上部に回路パターン（８０３ａ）及びワイヤーボンディングパッドパターンを含んで、チップ（８２０）がワイヤーボンディングパッドにワイヤ（８０９）を利用してポンディングされていて、絶縁層（８０１）の下部には回路パターン（８０３ｂ）、切断されたメッキラインパターン（Ｂ）及びハーフエッチングされた段差形状のはんだボールパッドパターンが形成されていて、ボールパッドの上にはんだボール（８０８）が実装されている。
また、絶縁層（８０１）の上部と下部を電気的に導通させるための導通ホールが形成されている。ワイヤーボンディングパッドパターンには金メッキ層（８０６）が形成されていて、はんだボール（８０８）ははんだマスクが被覆されたボンディングパッドの側面領域まで形成された鳥の嘴の形状をしている。このような構造的特徴によってドロップテストの時はんだボール（８０８）がはんだボールパッドから落ちない效果がある。
また、図８ａないし図８ｎは本発明による切断されたメッキラインを持つＢＧＡパッケージの製造方法の流れを現わす断面図である。図８ａのように、絶縁樹脂層（８０１）の両面に銅箔（８０２ａ、８０２ｂ）が加えられた銅箔積層板である原板（８００）を準備する。ここで銅箔積層板の種類にはその用途によって、ガラス／エポキシ銅箔積層板、耐熱樹脂銅箔積層板、紙／フェノール銅箔積層板、高周波用銅箔積層板、フレキシブル銅箔積層板（ポリイミドフィルム）及び複合銅箔積層板など様々なものがあるが、両面印刷回路基板及び多層印刷回路基板の製作には主にガラス／エポキシ銅箔積層板が使われている。
また、内層がない原板（８００）を使ったが、使用目的や用途によって内層が２階、４階、及び６階などの多層の構造の原板を使うこともできる。次に、図８ｂのように、内層コア資材であるＣＣＬの上部及び下部面を電気的に連結するために機械的導通ホール（Ａ）を加工して形成する。
ここで導通ホール（Ａ）を貫く時は原板の上部及び下部が正確に垂直になるように貫くと配線を電気的に連結する機能が発揮される。また、ドリルリング時発生する銅箔のバール及びホール内壁のほこり粒子と銅箔表面のほこり、指紋などをとり除くばり取りを行う。
さらに、ドリルリングの時、熱が多く発生して樹脂がとけてホールの内壁に附着する汚れが発生するので、これはホール内壁に対する銅メッキの品質を落とす決定的な作用をなすので必ず汚れをとり除く。
その次、図８ｃのように、原板（８００）の表面及び導通ホール（Ａ）内壁に無電解メッキ及び電解メッキをして電気的に導通させる銅メッキ層（８０３ａ、８０３ｂ）を形成する。
ここで無電解銅メッキを先に行って、その次電解銅メッキを行う。電解銅メッキの先に無電解銅メッキを実施する理由は絶縁層上では電気が必要な電解銅メッキを実施することができないからである。即ち、電解銅メッキに必要な導電性膜を形成させてくれるためにその前処理として薄く無電解銅メッキをする。無電解銅メッキは処理が難しくて経済的ではない短所があるから、導電性部分は電解銅メッキで形成するのが望ましい。
以後、図８ｄのように、所定のパターンが形成されたドライフィルム（８０４ａ、８０４ｂ）を塗布する。ここでドライフィルムはカバーフィルム、フォトレジストフィルム及びマイラーフィルムの３層で構成されて、実質的にレジストの役割をする層はフォトレジストフィルムである。
そして、図８ｅのように、所定のパターンが形成された外層回路（８０３ａ、８０３ｂ）を形成する。ここで、外層回路を形成するためにはまず、所定のパターンが印刷されたドライフィルム（８０４ａ、８０４ｂ）を露光及び現像することで、ドライフィルムに所定のパターンを形成する。
次に、所定のパターンが形成されたドライフィルム（８０４ａ、８０４ｂ）をエッチングレジストとして使って、原板（８００）にエッチング液を噴霧させることで、ドライフィルム（８０４ａ、８０４ｂ）の所定のパターンに対応する部分を除いた残り部分の上下銅箔（８０２ａ、８０２ｂ）及び銅メッキ層（８０３ａ、８０３ｂ）をエッチングしてとり除く。以後、原板（８００）の上下両面に塗布されたドライフィルム（８０４ａ、８０４ｂ）を剥離して、とり除いて外層回路（８０３ａ、８０３ｂ）を形成する。また、メッキライン（Ｂ）が所定のパターンによって切断される。
このように、メッキライン（Ｂ）を切断させず、後でハーフエッチングをすればガルバーニ腐食（galvanic corrosion）によるオーバーエッチングが発生する。ガルバーニ腐食はお互いに違う性質の二つの金属が接触して片方金属の酸化を促進させることで起きる腐食として、ここではＡｕ／Ｃｕの二つの金属が接触する。なぜなら、設計段階で従来の金メッキのためのメッキライン（Ｂ）が存在するから銅メッキで成り立ったはんだボールパッド部位をハーフエッチングする時、ガルバーニ腐食が起きる。
従って、メッキライン（Ｂ）を切断させればガルバーニ腐食によるオーバーエッチングを防止することができ、そして、エッチングレジストにドライフィルム（８０４ａ、８０４ｂ）を使ったが、液体状態の感光材をエッチングレジストで使うことができる。
以後、図８ｆのように、はんだレジスト（８０５ａ、８０５ｂ）を塗布した後仮乾燥させる。ここで銅箔（８０２ａ、８０２ｂ）及び銅メッキ層（８０３ａ、８０３ｂ）に回路パターンが形成された原板（８００）に指紋、油、ほこり等がついている場合、以後工程で形成されるはんだレジストと原板が完全に密着されない問題が発生することがある。従って、はんだレジストを塗布する前に、はんだレジストと原板との密着力を進めるために基板の表面を洗浄して基板表面に粗さを付与する前処理を遂行するのが望ましい。
次に、図８ｇのように、ワイヤーボンディングパッドに対応する部分の開口部（Ｃ）及びはんだボールパッドに対応する部分の開口部（Ｄ）をレーザーを利用して形成する。ここで、レーザーを利用すれば高速で加熱して加工するので熱変形層が狭くて、とても堅い材料の加工が簡単にできる。また、非接触式なので工具の摩耗がない等の長所があって、複雑な模様の部品を微細に加工することができるし、作業の時騷音と震動がない。
また、レーザービームを物体の表面に照射すれば、材料表面の温度が急激に上がって表面辺りが溶融されることと同時に蒸発されることで物質が除去されて加工が成り立つ。ここで、原板（８０１）のはんだレジスト層（８０５ａ、８０５ｂ）が除去された部分に残存するはんだレジスト層の残渣、異物などをプラズマなどを利用してとり除く工程を遂行するのが望ましい。
以後、図８ｈのように、ワイヤーボンディングパッド上に金メッキ層（８０６）を形成する。ここで、原板（８００）を金メッキ作業箱に侵食させた後、直流整流器を利用して電解金メッキを遂行し、金メッキ層（８０６）を形成する。この時、メッキされる面積を計算して直流整流器に適当な電流を加えて金を析出する方式を使うのがより望ましい。また、金と接着性を高めるために、先にニッケルを薄くメッキした後、金メッキ層を形成するのが望ましい。
次に、図８ｉのように、はんだボールパッド上にハーフエッチングをした後、ＯＳＰ（８０７）を処理する。ここで、ＯＳＰ（８０７）方式は印刷回路基板のはんだボールパッド表面に有機物を塗布して空気と銅表面が接触することを遮断して、銅の酸化を防止する役割をする。
ＯＳＰ（８０７）方式でＰＣＢパッド表面に有機物を塗布して空気と銅表面が漏れなく塗布されない場合、銅箔が酸化されて問題を起こすことがあるので真空包装を封切りした後、できれば早く使うのが望ましい。また、取り扱い時にも作業者の手が触れば手についている塩分によって酸化が早く進行されるので注意を傾けなければならない。
その次、図８jのように、はんだボールパッド上に所定の粘度を持つポストフレックス（post-flex）（１８０７）を塗布する。ここで、ポストフレックスはアルコール成分と酸性成分を含んでいるし、これに基づいてイミダゾールのＯＳＰ（８０７）を溶解させることで、完全硬化工程によって隋伴される高温によって熱的ダメージを受ける状態でボンディングパッドに残留するＯＳＰをとり除く役割を遂行する。
以後、図８ｋのように、ＢＧＡパッケージ基板を約２３０℃ないし２６０℃の温度で３０秒間紫外線リフロア（IR reflow）を遂行することで、形成される金属間化合物によって段差形状のはんだボールパッドにはんだボールが接着されたＢＧＡパッケージを形成する。
ここで、ボンディングパッドを段差形状で形成する場合、ボンディングパッドを構成する銅とはんだボール（８０８）に含有された錫の金属間相互作用によって形成される金属間化合物は段差形状のボンディングパッドだけではなく、前記ボンディングパッドをカバーしているはんだマスクの所定領域まで拡がって形成される。
また、段差形状のボンディングパッドにはんだ付けされるはんだボールは、はんだマスクが被覆されたボンディングパッドの所定の領域まで拡張形成された鳥の嘴の形状を持って、これによって外部衝撃によって前記ボンディングパッドから簡単に落ちない良好なドロップテスト特性を持つことになる。
次に、図８ｌのように、上部はんだレジスト（８０５ａ）上に接着剤（８１０）を利用して半導体チップ（８２０）を実装させる。その次、図８ｍのように、半導体チップ（８１０）及びワイヤーボンディングパッド上の金メッキ層（８０６）にワイヤ（８０９）を利用してポンディングさせる。最終的に、図８ｎのように、密封（８０３）を利用してモールディングすれば本発明によるＢＧＡパッケージが完成される。
次に、図９は本発明によるハーフエッチングされたボンディングパッド及び切断されたメッキラインを具備するＢＧＡパッケージのメッキラインがないはんだボール部位の図面である。ここで、本発明の特徴であるメッキラインが切断されたことを分かる。
また、最終的に、図１０は本発明によるハーフエッチングされたボンディングパッド及び切断されたメッキラインを具備するＢＧＡパッケージのハーフエッチングされたことを現わす光学写真である。ここで、絶縁層（８０１）上にはんだボールパッドを形成する銅メッキ層（８０３ｂ）がハーフエッチングされていて、はんだボールパッドを除いた部分ははんだレジスト（８０５ｂ）が塗布されている。
また、切断されたメッキラインによってガルバーニ腐食によるオーバーエッチングが発生しないからメッキラインが分離された状態ではんだボールパッドを形成する銅メッキ層（８０３ｂ）をハーフエッチングすれば１０〜１５μｍ位にハーフエッチングされたことが分かる。
以上で本発明に対して説明したが、これは一実施例に過ぎず、本発明の技術的思想を脱しない範囲内で当業者は多様な変化及び変形が可能である。このような変化及び変形は本発明の範囲内に属するということは特許請求範囲の記載から明らかである。
従来の第１実試例によって金メッキで表面処理されたＢＧＡパッケージの構成断面図。 従来の第２実試例によってＯＳＰ表面処理されたＢＧＡパッケージの構成断面図。 従来のＢＧＡパッケージ工程中に随伴される熱硬化処理によるボンディングパッドの熱的ダメージを順次に図示した図面。 従来のＢＧＡパッケージ工程中に随伴される熱硬化処理によって熱的ダメージを受けた有機はんだ付け性保存剤によるはんだボールとボンディングパッドの間の界面破壊を現わす図面。 従来のＢＧＡパッケージ工程によって形成された１次元形状を持つボンディングパッドの断面写真。 従来のＢＧＡパッケージ工程によって形成された１次元形状を持つボンディングパッドに附着されたはんだボールの拡大写真。 本発明のハーフエッチングされたボンディングパッド及び切断されたメッキラインを具備するＢＧＡパッケージの製造方法によって完成された断面図。 図８ａは本発明によるハーフエッチングされたボンディングパッド及び切断されたメッキラインを具備するＢＧＡパッケージの製造方法の流れを現わした断面図。 図８ｂは本発明によるハーフエッチングされたボンディングパッド及び切断されたメッキラインを具備するＢＧＡパッケージの製造方法の流れを現わした断面図。 図８ｃは本発明によるハーフエッチングされたボンディングパッド及び切断されたメッキラインを具備するＢＧＡパッケージの製造方法の流れを現わした断面図。 図８ｄは本発明によるハーフエッチングされたボンディングパッド及び切断されたメッキラインを具備するＢＧＡパッケージの製造方法の流れを現わした断面図。 図８ｅは本発明によるハーフエッチングされたボンディングパッド及び切断されたメッキラインを具備するＢＧＡパッケージの製造方法の流れを現わした断面図。 図８ｆは本発明によるハーフエッチングされたボンディングパッド及び切断されたメッキラインを具備するＢＧＡパッケージの製造方法の流れを現わした断面図。 図８ｇは本発明によるハーフエッチングされたボンディングパッド及び切断されたメッキラインを具備するＢＧＡパッケージの製造方法の流れを現わした断面図。 図８ｈは本発明によるハーフエッチングされたボンディングパッド及び切断されたメッキラインを具備するＢＧＡパッケージの製造方法の流れを現わした断面図。 図８ｉは本発明によるハーフエッチングされたボンディングパッド及び切断されたメッキラインを具備するＢＧＡパッケージの製造方法の流れを現わした断面図。 図８ｊは本発明によるハーフエッチングされたボンディングパッド及び切断されたメッキラインを具備するＢＧＡパッケージの製造方法の流れを現わした断面図。 図８ｋは本発明によるハーフエッチングされたボンディングパッド及び切断されたメッキラインを具備するＢＧＡパッケージの製造方法の流れを現わした断面図。 図８ｌは本発明によるハーフエッチングされたボンディングパッド及び切断されたメッキラインを具備するＢＧＡパッケージの製造方法の流れを現わした断面図。 図８ｍは本発明によるハーフエッチングされたボンディングパッド及び切断されたメッキラインを具備するＢＧＡパッケージの製造方法の流れを現わした断面図。 図８ｎは本発明によるハーフエッチングされたボンディングパッド及び切断されたメッキラインを具備するＢＧＡパッケージの製造方法の流れを現わした断面図。 本発明によるハーフエッチングされたボンディングパッド及び切断されたメッキラインを具備するＢＧＡパッケージのはんだボール部の図面。 本発明によるハーフエッチングされたボンディングパッド及び切断されたメッキラインを具備するＢＧＡパッケージのハーフエッチングされたことを現わす光学写真。
符号の説明
８０１ 絶縁樹脂層、 ８０２ａ、８０２ｂ 銅箔、 ８０３ａ、８０３ｂ 銅メッキ層、 ８０４ａ、８０４ｂ ドライフィルム、 ８０５ａ、８０５ｂ はんだレジスト、 ８０６ 金メッキ層、 ８０７ ＯＳＰ、 ８０８ はんだボール、 ６０９ ワイヤーボンディング、 ８１０ 接着剤、 ８２０ 半導体チップ、 ８３０ 密封

Claims (9)

  1. 回路パターン及びワイヤーボンディングパッドパターンを含み、チップがワイヤーボンディングパッドにワイヤーボンディングされている第１外層と、
    回路パターン、切断されたメッキラインパターン及びハーフエッチングされた段差形状のはんだボールパッドパターンを含み、はんだボールパッドの上にチップが実装されている第２外層と、及び
    前記第１外層及び第２外層の間に形成されているし、前記１外層及び第２外層の間の電気的導通のために導通ホールを含んだ絶縁層を含むことを特徴とするハーフエッチングされたボンディングパッド及び切断されたメッキラインを具備するＢＧＡ（Ball Grid Array）パッケージ。
  2. 前記ワイヤーボンディングパッドパターン及び前記はんだボールパッドパターン上に形成される第１メッキ層をさらに含むことを特徴とする請求項１記載のＢＧＡパッケージ。
  3. 前記ワイヤーボンディングパッドパターンと金メッキ層の間及び前記はんだボールパッドパターンと第１メッキ層の間に形成される第２メッキ層をさらに含むことを特徴とする請求項２記載のＢＧＡパッケージ。
  4. 前記ハーフエッチングされたボンディングパッドに附着するはんだボールははんだマスクが被覆されたボンディングパッドの側面領域まで形成された鳥の嘴の形状であることを特徴とする請求項１記載のハーフエッチングされたボンディングパッド及び切断されたメッキラインを具備するＢＧＡパッケージ。
  5. 前記ハーフエッチングされたボンディングパッドとはんだボールの間に形成される金属間化合物ははんだマスクが被覆されたボンディングパッドの側面領域まで形成されることを特徴とする請求項１記載のハーフエッチングされたボンディングパッド及び切断されたメッキラインを具備するＢＧＡパッケージ。
  6. （Ａ）第１外層、第２外層及び前記第１外層と第２外層の間に形成される絶縁層を含む原板を提供する工程と、
    （Ｂ）前記第１外層及び第２外層の電気的導通のために導通ホールを形成する段階と、
    （Ｃ）前記第１外層に回路パターン及びワイヤーボンディングパッドパターンを含むパターンを形成して、前記第２外層に回路パターン、切断されたメッキラインパターン及びはんだボールパッドパターンを含むパターンを形成する段階と、
    （Ｄ）前記第１外層及び第２外層にはんだレジストを塗布した後、前記第２外層のはんだボールパッドパターンにハーフエッチングをする段階と、及び
    （Ｅ）前記第１外層のワイヤーボンディングパッドパターンに金メッキをして、前記第２外層のはんだボールパッドパターンに段差模様のはんだボールパッドを形成して表面処理する段階と、を含むことを特徴とするハーフエッチングされたボンディングパッド及び切断されたメッキラインを具備するＢＧＡパッケージの製造方法。
  7. 前記（Ｅ）段階以後に、（Ｆ）前記第１外層上にチップを積層して、前記ワイヤーボンディングパッド及び前記チップにワイヤーボンディングする段階と、
    （Ｇ）前記第２外層のはんだボールパッドパターン上にチップを積層する段階と、
    （Ｈ）密封を利用してモールディングする段階をもっと含むことを特徴とする請求項６記載のＢＧＡパッケージの製造方法。
  8. 前記絶縁層は内層が多層であることを特徴とする請求項６記載のハーフエッチングされたボンディングパッド及び切断されたメッキラインを具備するＢＧＡパッケージの製造方法。
  9. 前記段差形状のボンディングパッドに塗布される表面処理部材は有機はんだ付け性保存剤（ＯＳＰ）である請求項６記載のＢＧＡパッケージの製造方法。
JP2005228239A 2004-12-30 2005-08-05 ハーフエッチングされたはんだボールパッド及び切断されたメッキラインを具備するｂｇａパッケージ及びその製造方法 Expired - Fee Related JP4387336B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040116799A KR100601493B1 (ko) 2004-12-30 2004-12-30 하프에칭된 본딩 패드 및 절단된 도금 라인을 구비한ｂｇａ 패키지 및 그 제조 방법

Publications (2)

Publication Number Publication Date
JP2006190960A true JP2006190960A (ja) 2006-07-20
JP4387336B2 JP4387336B2 (ja) 2009-12-16

Family

ID=36639484

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005228239A Expired - Fee Related JP4387336B2 (ja) 2004-12-30 2005-08-05 ハーフエッチングされたはんだボールパッド及び切断されたメッキラインを具備するｂｇａパッケージ及びその製造方法

Country Status (5)

Country Link
US (2) US20060145343A1 (ja)
JP (1) JP4387336B2 (ja)
KR (1) KR100601493B1 (ja)
CN (1) CN1797758A (ja)
TW (1) TWI256718B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010278388A (ja) * 2009-06-01 2010-12-09 Sumitomo Electric Ind Ltd 接続方法，接続構造および電子機器
WO2010140469A1 (ja) * 2009-06-01 2010-12-09 住友電気工業株式会社 接続方法，接続構造および電子機器
JP2010282993A (ja) * 2009-06-02 2010-12-16 Sumitomo Electric Ind Ltd 接続方法，接続構造および電子機器
KR20210154244A (ko) * 2019-09-12 2021-12-20 양쯔 메모리 테크놀로지스 씨오., 엘티디. 열 표시자를 갖는 기판을 포함하는 전자 구성요소

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6905914B1 (en) 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
US7723210B2 (en) 2002-11-08 2010-05-25 Amkor Technology, Inc. Direct-write wafer level chip scale package
US7572681B1 (en) 2005-12-08 2009-08-11 Amkor Technology, Inc. Embedded electronic component package
US7834274B2 (en) * 2005-12-30 2010-11-16 Industrial Technology Research Institute Multi-layer printed circuit board and method for fabricating the same
US7317245B1 (en) * 2006-04-07 2008-01-08 Amkor Technology, Inc. Method for manufacturing a semiconductor device substrate
US7902660B1 (en) * 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
TW200802771A (en) * 2006-06-08 2008-01-01 Chipmos Technologies Inc BGA package with leads on chip
KR100817823B1 (ko) * 2006-11-22 2008-03-31 주식회사 이오테크닉스 메모리 카드 기판 절단방법
US8421088B2 (en) * 2007-02-22 2013-04-16 Sharp Kabushiki Kaisha Surface mounting type light emitting diode
US8604506B2 (en) * 2007-02-22 2013-12-10 Sharp Kabushiki Kaisha Surface mounting type light emitting diode and method for manufacturing the same
KR101046377B1 (ko) * 2007-08-31 2011-07-05 주식회사 하이닉스반도체 반도체 패키지용 인쇄회로기판 및 그의 제조 방법
US7939940B2 (en) * 2007-12-18 2011-05-10 Omnivision Technologies, Inc. Multilayer chip scale package
US8409963B2 (en) * 2009-04-28 2013-04-02 CDA Procesing Limited Liability Company Methods of embedding thin-film capacitors into semiconductor packages using temporary carrier layers
CN101958292B (zh) * 2009-07-15 2012-11-21 三星电子株式会社 印刷电路板、封装件及其制造方法
TWI400783B (zh) * 2010-07-21 2013-07-01 Advanced Semiconductor Eng 封裝結構及其製作方法
KR101140978B1 (ko) * 2010-08-20 2012-05-03 삼성전기주식회사 인쇄회로기판의 제조방법
MY165522A (en) * 2011-01-06 2018-04-02 Carsem M Sdn Bhd Leadframe packagewith die mounted on pedetal that isolates leads
KR101852601B1 (ko) * 2011-05-31 2018-04-27 삼성전자주식회사 반도체 패키지 장치
CN103227160B (zh) * 2013-03-18 2016-03-16 三星半导体(中国)研究开发有限公司 一种混合的表面镀层及其制造方法
US9012263B1 (en) * 2013-10-31 2015-04-21 Freescale Semiconductor, Inc. Method for treating a bond pad of a package substrate
CN104051367A (zh) * 2014-07-01 2014-09-17 苏州晶方半导体科技股份有限公司 指纹识别芯片封装结构和封装方法
CN106163108A (zh) * 2015-04-10 2016-11-23 深圳市安特讯科技有限公司 线路及其制作方法
US20170013715A1 (en) 2015-07-10 2017-01-12 Rohde & Schwarz Gmbh & Co. Kg Printed circuit board and corresponding method for producing a printed circuit board
US10141277B2 (en) 2017-03-31 2018-11-27 International Business Machines Corporation Monolithic decoupling capacitor between solder bumps
CN109192677A (zh) * 2018-09-11 2019-01-11 长江存储科技有限责任公司 封装体检测装置
JP7135871B2 (ja) * 2019-01-10 2022-09-13 日本電信電話株式会社 光モジュール
US10893605B2 (en) * 2019-05-28 2021-01-12 Seagate Technology Llc Textured test pads for printed circuit board testing
KR20210130896A (ko) 2020-04-22 2021-11-02 삼성디스플레이 주식회사 표시 장치
CN115985783B (zh) * 2023-03-20 2023-05-30 合肥矽迈微电子科技有限公司 一种mosfet芯片的封装结构和工艺

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3008143C2 (de) * 1980-03-04 1982-04-08 Ruwel-Werke Spezialfabrik für Leiterplatten GmbH, 4170 Geldern Verfahren zum Herstellen von gedruckten Leiterplatten mit Lochungen, deren Wandungen metallisiert sind
JPS6432280A (en) 1987-07-29 1989-02-02 Hitachi Ltd Fixing device
US5158645A (en) * 1991-09-03 1992-10-27 International Business Machines, Inc. Method of external circuitization of a circuit panel
US5284548A (en) * 1993-03-03 1994-02-08 Microelectronics And Computer Technology Corporation Process for producing electrical circuits with precision surface features
CN1100349A (zh) 1993-09-16 1995-03-22 林登亮 铁片与铁管结合的制造方法
JP2899540B2 (ja) * 1995-06-12 1999-06-02 日東電工株式会社 フィルムキャリアおよびこれを用いた半導体装置
JPH09162240A (ja) * 1995-12-13 1997-06-20 Hitachi Ltd 半導体装置
JPH10233413A (ja) * 1997-02-21 1998-09-02 Nec Kansai Ltd 半導体装置およびその製造方法並びに配線基板
US5973337A (en) 1997-08-25 1999-10-26 Motorola, Inc. Ball grid device with optically transmissive coating
US6534192B1 (en) * 1999-09-24 2003-03-18 Lucent Technologies Inc. Multi-purpose finish for printed wiring boards and method of manufacture of such boards
US6522018B1 (en) 2000-05-16 2003-02-18 Micron Technology, Inc. Ball grid array chip packages having improved testing and stacking characteristics
JP2001358257A (ja) 2000-06-16 2001-12-26 Toppan Printing Co Ltd 半導体装置用基板の製造方法
US7075186B1 (en) * 2000-10-13 2006-07-11 Bridge Semiconductor Corporation Semiconductor chip assembly with interlocked contact terminal
US6445075B1 (en) * 2001-01-26 2002-09-03 Amkor Technology, Inc. Semiconductor module package substrate
US6494361B1 (en) * 2001-01-26 2002-12-17 Amkor Technology, Inc. Semiconductor module package substrate fabrication method
US7371974B2 (en) * 2001-03-14 2008-05-13 Ibiden Co., Ltd. Multilayer printed wiring board
US6661087B2 (en) * 2001-10-09 2003-12-09 Siliconware Precision Industries Co., Ltd. Lead frame and flip chip semiconductor package with the same
JP2003243564A (ja) * 2002-02-08 2003-08-29 Samsung Electro Mech Co Ltd プリント回路基板ストリップのメッキのための設計方法及びこれを用いた半導体チップパッケージの製造方法
EP1754986B1 (en) * 2002-04-01 2012-12-05 Ibiden Co., Ltd. Optical communication device and optical communication device manufacturing method
JP3949505B2 (ja) * 2002-04-26 2007-07-25 シャープ株式会社 接続端子及びその製造方法並びに半導体装置及びその製造方法
EP1387604A1 (en) * 2002-07-31 2004-02-04 United Test Center Inc. Bonding pads of printed circuit board capable of holding solder balls securely
US20040036170A1 (en) * 2002-08-20 2004-02-26 Lee Teck Kheng Double bumping of flexible substrate for first and second level interconnects
KR100499006B1 (ko) * 2002-12-30 2005-07-01 삼성전기주식회사 도금 인입선이 없는 패키지 기판의 제조 방법
KR100584966B1 (ko) * 2003-02-24 2006-05-29 삼성전기주식회사 패키지 기판 및 그 제조 방법
US7070207B2 (en) * 2003-04-22 2006-07-04 Ibiden Co., Ltd. Substrate for mounting IC chip, multilayerd printed circuit board, and device for optical communication
JP4359257B2 (ja) * 2004-07-06 2009-11-04 三星電機株式会社 Ｂｇａパッケージおよびその製造方法
KR100557540B1 (ko) * 2004-07-26 2006-03-03 삼성전기주식회사 Ｂｇａ 패키지 기판 및 그 제작 방법
US7213329B2 (en) * 2004-08-14 2007-05-08 Samsung Electronics, Co., Ltd. Method of forming a solder ball on a board and the board
US7626829B2 (en) * 2004-10-27 2009-12-01 Ibiden Co., Ltd. Multilayer printed wiring board and manufacturing method of the multilayer printed wiring board

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010278388A (ja) * 2009-06-01 2010-12-09 Sumitomo Electric Ind Ltd 接続方法，接続構造および電子機器
WO2010140469A1 (ja) * 2009-06-01 2010-12-09 住友電気工業株式会社 接続方法，接続構造および電子機器
JP4746687B2 (ja) * 2009-06-01 2011-08-10 住友電気工業株式会社 接続方法，接続構造および電子機器
JP2010282993A (ja) * 2009-06-02 2010-12-16 Sumitomo Electric Ind Ltd 接続方法，接続構造および電子機器
KR20210154244A (ko) * 2019-09-12 2021-12-20 양쯔 메모리 테크놀로지스 씨오., 엘티디. 열 표시자를 갖는 기판을 포함하는 전자 구성요소
JP2022535791A (ja) * 2019-09-12 2022-08-10 長江存儲科技有限責任公司 熱インジケータを備えた基板を含む電子部品
JP7394880B2 (ja) 2019-09-12 2023-12-08 長江存儲科技有限責任公司 熱インジケータを備えた基板を含む電子部品
KR102663130B1 (ko) * 2019-09-12 2024-05-07 양쯔 메모리 테크놀로지스 씨오., 엘티디. 열 표시자를 갖는 기판을 포함하는 전자 구성요소

Also Published As

Publication number Publication date
TWI256718B (en) 2006-06-11
TW200625577A (en) 2006-07-16
KR100601493B1 (ko) 2006-07-18
US20090093110A1 (en) 2009-04-09
US20060145343A1 (en) 2006-07-06
US7829985B2 (en) 2010-11-09
KR20060078110A (ko) 2006-07-05
JP4387336B2 (ja) 2009-12-16
CN1797758A (zh) 2006-07-05

Similar Documents

Publication Publication Date Title
JP4387336B2 (ja) ハーフエッチングされたはんだボールパッド及び切断されたメッキラインを具備するｂｇａパッケージ及びその製造方法
US7462555B2 (en) Ball grid array substrate having window and method of fabricating same
JP3983146B2 (ja) 多層配線基板の製造方法
US7595228B2 (en) Method for manufacturing electronic component-mounted board
US7387917B2 (en) BGA package substrate and method of fabricating same
US20090301766A1 (en) Printed circuit board including electronic component embedded therein and method of manufacturing the same
JP4651597B2 (ja) 半導体パッケージ基板
US20060060558A1 (en) Method of fabricating package substrate using electroless nickel plating
JP2008300636A (ja) プリント配線板及びその製造方法、並びに、このプリント配線板を用いた電子部品収容基板及びその製造方法
KR20090089268A (ko) 배선 기판, 이의 제조 방법 및 반도체 패키지
KR100633850B1 (ko) 캐비티가 형성된 기판 제조 방법
JP4384157B2 (ja) キャビティを備えた基板の製造方法
KR100677184B1 (ko) 캐비티가 형성된 기판 제조 방법
JP5233929B2 (ja) プリント配線板の製造方法
KR100651320B1 (ko) 보드 온 칩 볼 그리드 어레이 기판 및 그 제조방법
KR100619346B1 (ko) 도금 인입선이 없는 인쇄회로기판의 제조 방법
KR20060132182A (ko) 적층 패키지용 인쇄회로기판의 제조방법
KR100632545B1 (ko) 신뢰성 향상을 위한 볼패드 형상을 구비한 볼 그리드어레이 기판의 제조방법
JPH08125295A (ja) 金属ベース回路基板
KR101073066B1 (ko) 단층인쇄회로기판 및 그 제조방법
JP5377792B1 (ja) 回路基板の製造方法
JP4591098B2 (ja) 半導体素子搭載用基板の製造方法
JP2006128445A (ja) プリント配線板の製造方法
JPH04159764A (ja) 電子部品搭載用基板の製造方法
JP2011171404A (ja) 半導体装置用ｔａｂテープ及びその製造方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20070807

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080430

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080724

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090602

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090819

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090915

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090930

R150 Certificate of patent or registration of utility model

Ref document number: 4387336

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121009

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131009

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees