JP2006190922A - Manufacturing method for thin-film transistor - Google Patents
Manufacturing method for thin-film transistor Download PDFInfo
- Publication number
- JP2006190922A JP2006190922A JP2005096733A JP2005096733A JP2006190922A JP 2006190922 A JP2006190922 A JP 2006190922A JP 2005096733 A JP2005096733 A JP 2005096733A JP 2005096733 A JP2005096733 A JP 2005096733A JP 2006190922 A JP2006190922 A JP 2006190922A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- film
- solution
- manufacturing
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
本発明は、薄膜トランジスタの製造方法に関する。 The present invention relates to a method for manufacturing a thin film transistor.
近年、電子ペーパやＲＦＩＤタグ等の薄型化された電子機器が多用されるようになってきている。
これらの電子機器には従来と同様に電子回路が設けられており、この電子回路はトランジスタで形成されている。
現在のシリコン等の無機半導体材料を使用したトランジスタの製造には、高温のプロセスが必要である。
In recent years, thin electronic devices such as electronic paper and RFID tags have been frequently used.
These electronic devices are provided with an electronic circuit as in the prior art, and the electronic circuit is formed of a transistor.
The manufacture of a transistor using an inorganic semiconductor material such as silicon at present requires a high-temperature process.
一方、電子ペーパやＲＦＩＤタグなどを低価格で製造するためには、電子回路を形成するトランジスタを安価に、大量にフレキシブル基材上に形成することが必要である。
この方法として、有機トランジスタ、特に印刷法を用いて形成した有機トランジスタが、安価にフレキシブル基材上に形成する製造方法として知られている（例えば、非特許文献１参照）。
すなわち、印刷法を用いることにより、低温でのトランジスタ形成が可能であるため、フレキシブル基材として樹脂フィルムを使用でき、半導体が有機物であり、これを溶媒に溶解した溶液を印刷インキと同様に印刷することができ、高価な装置を用いる必要がなくなる。
また、無機物の場合でもプラスチックフィルムが耐えられる低温で製膜できる半導体材料が知られている（非特許文献２参照）。
As this method, an organic transistor, in particular, an organic transistor formed using a printing method is known as a production method for forming on a flexible substrate at a low cost (for example, see Non-Patent Document 1).
In other words, by using a printing method, transistors can be formed at low temperatures, so a resin film can be used as a flexible substrate, and a semiconductor is an organic substance, and a solution in which this is dissolved in a solvent is printed in the same way as printing ink. This eliminates the need for expensive equipment.
Further, a semiconductor material that can be formed at a low temperature that can withstand a plastic film even in the case of an inorganic substance is known (see Non-Patent Document 2).
非特許文献１に示す製造方法にあっては、上述したように印刷法を用いているため、印刷した電極材料の溶液（材料が溶媒に溶解された溶液）の溶媒を揮発させることが必要である。
すなわち、上記製造方法を含め一般的には、印刷により電極を作製する場合、電気材料の溶液の溶媒を揮発させるため、印刷した直後に熱を印加する工程が不可欠となっている。
ここで、熱を印加することにより、フレキシブル基材である樹脂フィルムの寸法を変動させる要因となり、ゲート電極材料を印刷後に、直ちに加熱してゲート電極を形成し、その後にソース及びドレイン電極材料を印刷すると、ゲート電極と、ソース及びドレイン電極との相対的な位置関係を精度良く合わせることができなくなる。
In the manufacturing method shown in Non-Patent Document 1, since the printing method is used as described above, it is necessary to volatilize the solvent of the printed electrode material solution (solution in which the material is dissolved in the solvent). is there.
That is, in general, when producing electrodes by printing, including the manufacturing method described above, a step of applying heat immediately after printing is indispensable in order to volatilize the solvent of the solution of the electric material.
Here, by applying heat, it becomes a factor that fluctuates the dimensions of the resin film that is the flexible base material, and after printing the gate electrode material, it is immediately heated to form the gate electrode, and then the source and drain electrode materials are When printing is performed, the relative positional relationship between the gate electrode and the source and drain electrodes cannot be accurately adjusted.
この対策として、加熱による寸法変動を見込んだ素子設計、すなわち、印刷板の寸法変化を見込んだ設計を行うことが考えられる。
しかしながら、上述した製造方法は、位置あわせのずれを許容するように設計されるため、各電極自体の寸法が大きくならざるを得ず、トランジスタの高精細化が行えなくなり、かつ、各電極間の容量が増加することで、トランジスタの特性が低下するという問題がある。
As a countermeasure, it is conceivable to perform element design that anticipates dimensional variations due to heating, that is, design that anticipates dimensional changes of the printing plate.
However, since the above-described manufacturing method is designed to allow misalignment, the dimensions of each electrode itself must be increased, and the transistor cannot be made high definition, and between the electrodes. As the capacitance increases, there is a problem that the characteristics of the transistor deteriorate.
本発明は、このような事情に鑑みてなされたもので、ゲート電極及びソース・ドレイン電極を形成する工程間において、熱の印加による寸法変動を回避し、生産効率を保持したまま、簡易な工程により、安定した特性を有する薄膜トランジスタの製造方法を提供することを目的とする。 The present invention has been made in view of such circumstances, and avoids dimensional variations due to the application of heat between the steps of forming the gate electrode and the source / drain electrodes, and is a simple process while maintaining production efficiency. Thus, an object of the present invention is to provide a method for manufacturing a thin film transistor having stable characteristics.
請求項１記載の発明は、ゲート絶縁膜としてのフィルムのいずれかの面にゲート電極、それと異なる面にソース・ドレイン電極を、導電性材料が有機溶媒により溶解された溶液または分散体を印刷することにより形成する薄膜トランジスタの製造方法であって、前記フィルムの一方の面に、いずれか一方の電極のパターン形状を前記溶液または分散体により印刷する工程と、先に印刷された前記電極のパターン形状の溶液または分散体を真空乾燥し、有機溶媒を揮発させて電極を形成する工程とを有することを特徴とする。 According to the first aspect of the present invention, a gate electrode is printed on either side of a film as a gate insulating film, a source / drain electrode is printed on a different side, and a solution or dispersion in which a conductive material is dissolved in an organic solvent is printed. A method for producing a thin film transistor, comprising: printing a pattern shape of one of the electrodes on one surface of the film with the solution or dispersion; and a pattern shape of the electrode printed in advance And a step of vacuum-drying the solution or dispersion and forming an electrode by volatilizing the organic solvent.
請求項２記載の発明は、請求項１記載の薄膜トランジスタの製造方法において、前記フィルムの他方の面に対し、導電性材料が有機溶媒により溶解された溶液または分散体を、他方の電極のパターン形状に印刷する工程と、前記印刷された他方の電極のパターン形状の溶液を加熱し、有機溶媒を揮発させてソース及びドレイン電極を形成する工程とを有することを特徴とする。 According to a second aspect of the present invention, in the thin film transistor manufacturing method according to the first aspect, a solution or dispersion in which a conductive material is dissolved in an organic solvent is applied to the other surface of the film, and the pattern shape of the other electrode is used. And the step of heating the printed pattern of the other electrode pattern to volatilize the organic solvent to form the source and drain electrodes.
請求項３記載の発明は、請求項１または請求項２に記載の薄膜トランジスタの製造方法において、前記フィルムの一方の面に形成された電極に対向させ、他方の面に他方の電極を形成することを特徴とする。 According to a third aspect of the present invention, in the method of manufacturing a thin film transistor according to the first or second aspect, the electrode formed on one surface of the film is opposed to the other electrode, and the other electrode is formed on the other surface. It is characterized by.
請求項４記載の発明は、請求項１から３のいずれかに記載の薄膜トランジスタの製造方法において、前記フィルムのいずれかの面に形成された前記ゲート電極に対向させ、他方の面に有機半導体材料の溶液を有機半導体層パターンとして塗布する工程と、前記有機半導体材料の溶液を乾燥させ、有機溶媒を揮発させて有機半導体層を形成する工程とを有することを特徴とする。 According to a fourth aspect of the present invention, in the method for manufacturing a thin film transistor according to any one of the first to third aspects, the gate electrode formed on one surface of the film is opposed to the organic semiconductor material on the other surface. The step of applying the above solution as an organic semiconductor layer pattern and the step of drying the solution of the organic semiconductor material and volatilizing the organic solvent to form the organic semiconductor layer are characterized.
請求項５記載の発明は、請求項１から３のいずれかに記載の薄膜トランジスタの製造方法において、前記フィルムのいずれかの面に形成された前記ゲート電極に対向させ、他方の面に酸化物半導体材料により酸化物半導体層を堆積させ、酸化物半導体パターンを形成する工程を有することを特徴とする。 According to a fifth aspect of the present invention, in the method of manufacturing a thin film transistor according to any one of the first to third aspects, the gate electrode formed on one surface of the film is opposed to the oxide semiconductor on the other surface. The method includes depositing an oxide semiconductor layer with a material to form an oxide semiconductor pattern.
以上説明したように、本発明によれば、予め成膜されたゲート絶縁膜の両面に、溶媒に電極材料が溶解した溶液を印刷して、これを乾燥させて電極を形成する薄膜トランジスタの製造において、いずれか一方に形成される電極の印刷パターンを真空乾燥により、溶剤を揮発させることで乾燥させて電極形成を行うため、熱により溶剤を揮発させる場合に比して、形成された電極の寸法変化が少なく、初めに印刷されて真空乾燥して形成された電極と、この電極に対向して形成される他の電極との位置合わせが容易に行え、同様に製造される他のトランジスタと電気特性が一様なトランジスタを、安価に量産することができるという効果が得られる。 As described above, according to the present invention, in the manufacture of a thin film transistor in which a solution in which an electrode material is dissolved in a solvent is printed on both surfaces of a gate insulating film formed in advance and dried to form an electrode. The electrode pattern formed on either side is dried by vacuum evaporation to evaporate the solvent to form the electrode. Therefore, the dimensions of the electrode formed compared to the case where the solvent is volatilized by heat. There is little change, and it is easy to align the electrode formed by first printing and vacuum-drying with the other electrode formed opposite to this electrode. An effect is obtained that a transistor with uniform characteristics can be mass-produced at low cost.
本発明の薄膜トランジスタの製造方法は、ゲート絶縁膜としてのフィルムの両面に各々ゲート電極、ソース・ドレイン電極を、導電性材料が有機溶媒により溶解された溶液または分散体を印刷することで形成する有機トランジスタの製造方法であって、フィルムの一方の面に、いずれかの電極のパターン形状に前記溶液または分散体を印刷する工程と、初めに一方の面に印刷された電極のパターン形状の溶液を真空乾燥し、有機溶媒を揮発させて電極を形成する工程とから構成されている。
この製造方法に用いられる上記電極材料の溶液または分散体は、導電性ペーストとして知られている材料であり、金属粉などの導電性フィラーを樹脂及び溶媒と練り合わせてインキ状にされた材料である。
In the method for producing a thin film transistor of the present invention, a gate electrode and a source / drain electrode are respectively formed on both surfaces of a film as a gate insulating film by printing a solution or dispersion in which a conductive material is dissolved in an organic solvent. A method of manufacturing a transistor, the step of printing the solution or dispersion in one electrode pattern shape on one side of a film, and the electrode pattern shape solution printed on one side first. And vacuum drying and volatilizing an organic solvent to form an electrode.
The solution or dispersion of the electrode material used in this manufacturing method is a material known as a conductive paste, and is a material made into an ink by kneading a conductive filler such as metal powder with a resin and a solvent. .
したがって、上記導電性ペーストを電極パターン形状に印刷した後に、溶媒を揮発させて除去させる必要がある。
従来例に記述したように、一般的には上記溶媒を、熱を印加させて乾燥することが行われており、この熱による寸法変動により、ゲート電極と、絶縁性のフィルムを介し、このゲート電極に対向するソース及びドレイン電極との位置合わせの精度が低下し、トランジスタの電気特性を低下させている。
このため、本発明の実施形態においては、導電性ペーストにおける溶媒を除去するため、熱で加熱して揮発させるのではなく、真空乾燥を行うことで溶媒を揮発させている。
したがって、本発明においては、真空乾燥させて導電性ペーストの溶媒を揮発させるため、フィルムの寸法変動が少なく、以降の電極の位置合わせが容易である。
Therefore, it is necessary to volatilize and remove the solvent after the conductive paste is printed in the electrode pattern shape.
As described in the prior art, generally, the solvent is dried by applying heat. Due to the dimensional variation due to the heat, the gate electrode and the insulating film are passed through the gate. The alignment accuracy with the source and drain electrodes facing the electrodes is lowered, and the electrical characteristics of the transistor are lowered.
For this reason, in the embodiment of the present invention, in order to remove the solvent in the conductive paste, the solvent is volatilized by vacuum drying instead of heating and volatilizing with heat.
Accordingly, in the present invention, since the solvent of the conductive paste is volatilized by vacuum drying, there is little variation in the dimensions of the film, and the subsequent electrode positioning is easy.
また、導電性ペーストとしては、用いられる樹脂により、乾燥させるだけで電極として使用可能な乾燥型ペーストと、熱を印加し、この熱エネルギーにより樹脂を硬化させて電極を形成する熱硬化型ペーストとの２種類がある。
これらの導電性ペーストは、その用途により、特に薄膜トランジスタの形成において、積層される材料の溶媒に対する溶解性に応じて適当なものを選択できる。
そして、本発明の実施形態においては、ゲート電極と、ソース電極及びドレイン電極とのいずれか一方の電極が印刷されて真空乾燥された後、他方の電極を位置合わせして印刷する。
このため、この後に印刷される他方の電極の導電性ペーストにおける溶媒を乾燥させる際、熱を印加させることができるため、熱硬化型ペーストも用いることができる。
Also, as the conductive paste, a dry paste that can be used as an electrode simply by drying, depending on the resin used, and a thermosetting paste that forms an electrode by applying heat and curing the resin by this thermal energy There are two types.
These conductive pastes can be selected depending on the use, particularly in the formation of thin film transistors, depending on the solubility of the laminated material in the solvent.
In the embodiment of the present invention, one of the gate electrode, the source electrode, and the drain electrode is printed and vacuum-dried, and then the other electrode is aligned and printed.
For this reason, since heat can be applied when drying the solvent in the conductive paste of the other electrode printed after this, a thermosetting paste can also be used.
また、上記導電性ペーストの使い分けは、トランジスタを製造する層構造によって規定される。
上述したように、あらかじめゲート絶縁膜として形成されたフィルムに対し、印刷法により電極を形成して有機トランジスタを製造する場合、この印刷法により印刷して、電極のパターン形状に加工される材料、すなわち有機溶媒を含む材料を用いる対象としては、ゲート電極、ソース・ドレイン電極、そして半導体の三つの各層である。
The proper use of the conductive paste is defined by the layer structure for manufacturing the transistor.
As described above, when manufacturing an organic transistor by forming an electrode by a printing method on a film previously formed as a gate insulating film, a material that is printed by this printing method and processed into an electrode pattern shape, In other words, the target using a material containing an organic solvent is a gate electrode, a source / drain electrode, and a semiconductor layer.
ここで、ソース・ドレイン電極と有機半導体とを積層する際、ソース・ドレイン電極を先に形成して、その後に有機半導体層を形成する場合、先に形成されたソース・ドレイン電極上に対して、有機半導体溶液を滴下することになる。
ここで、一般に有機半導体材料の溶媒に対する溶解度が低いため、その溶液のほとんどは有機溶媒であり、ソース・ドレイン電極が乾燥型の導電性ペーストにより形成されていると、有機半導体材料の溶液中の有機溶媒により、印刷されたソース・ドレイン電極のパターンが膨潤して、電極としての形状が破壊される。
このため、ソース・ドレイン電極を形成した後に、有機半導体層を形成する製造工程においては、先に形成されたソース・ドレイン電極が、滴下される溶液に含まれる有機溶媒に耐性を有することが必要であり、このソース・ドレイン電極の材料としては熱硬化型の導電ペーストを使用する必要がある。
Here, when the source / drain electrodes and the organic semiconductor are stacked, when the source / drain electrodes are formed first and then the organic semiconductor layer is formed, the source / drain electrodes are formed on the previously formed source / drain electrodes. Then, an organic semiconductor solution is dropped.
Here, since the solubility of the organic semiconductor material in the solvent is generally low, most of the solution is an organic solvent, and when the source / drain electrodes are formed of a dry conductive paste, The organic solvent swells the printed source / drain electrode pattern and destroys the shape of the electrode.
For this reason, in the manufacturing process of forming the organic semiconductor layer after forming the source / drain electrodes, the previously formed source / drain electrodes must be resistant to the organic solvent contained in the dropped solution. Therefore, it is necessary to use a thermosetting conductive paste as a material for the source / drain electrodes.
また、ソース・ドレイン電極を形成する以前の工程により半導体層を製膜する際、有機半導体層が形成されているため、有機半導体層に有機溶媒が存在していないため、ソース・ドレイン層のパターン形成に用いる導電ペーストとして、乾燥型及び熱硬化型のいずれの導電性ペーストも用いることができる。
なお、実施形態において用いる有機半導体は芳香族化合物であり、一方、導電性ペーストの溶媒は脂肪族化合物が主であり、その含有量も少ない。
このため、有機半導体は、導電性ペーストの溶媒に対してほとんど溶解せず、有機半導体層の形成の後に、導電性ペーストを印刷して、ソース・ドレイン電極を有機半導体層上に加工形成しても、有機半導体層が溶解してパターンが破壊される問題は起こらない。
また、有機半導体溶液の乾燥も電極と同様に真空乾燥を用いることができる。
In addition, when the semiconductor layer is formed by the process before forming the source / drain electrode, the organic semiconductor layer is formed, and therefore no organic solvent exists in the organic semiconductor layer. As the conductive paste used for the formation, any of a dry type and a thermosetting type conductive paste can be used.
In addition, the organic semiconductor used in the embodiment is an aromatic compound, while the solvent of the conductive paste is mainly an aliphatic compound, and the content thereof is small.
For this reason, the organic semiconductor hardly dissolves in the solvent of the conductive paste, and after the formation of the organic semiconductor layer, the conductive paste is printed and the source / drain electrodes are processed and formed on the organic semiconductor layer. However, the problem that the organic semiconductor layer is dissolved and the pattern is destroyed does not occur.
Also, the drying of the organic semiconductor solution can be performed by vacuum drying as in the case of the electrode.
ゲート電極とソース・ドレイン電極との双方の関係も同様であり、ゲート電極とソース・ドレイン電極とのいずれを先に形成するかという作製の順番は、本発明の実施形態において関係がない。
ゲート電極と、ソース・ドレイン電極各々は、ゲート絶縁膜のフィルムの異なった面に対向して形成されるため、一方の面に対して先に印刷した電極材料（溶液）を真空乾燥して、その後他方の面に、上記一方の面に形成した電極に対向する電極の電極材料を印刷するようにすればよい。
The relationship between the gate electrode and the source / drain electrode is the same, and the order in which the gate electrode and the source / drain electrode are formed first is irrelevant in the embodiment of the present invention.
Since each of the gate electrode and the source / drain electrode is formed opposite to a different surface of the gate insulating film, the electrode material (solution) previously printed on one surface is vacuum-dried, Thereafter, the electrode material of the electrode facing the electrode formed on the one surface may be printed on the other surface.
ここで、薄膜トランジスタの構造はボトムコンタクト構造とトップコンタクト構造との２種類に大別できる。
そして、ボトムコンタクト構造においては、ソース・ドレイン電極の上に半導体層が形成されるため、上述したように、ソース・ドレイン電極の電極材料として、熱硬化性の導電性ペーストが要求される。
一方、トップコンタクト構造においては、半導体層の上にソース・ドレイン電極が形成されるため、ソース・ドレイン電極材料として、乾燥型の導電性ペーストまたは熱硬化型の導電性のペーストのいずれをも用いることができる。
Here, the structure of the thin film transistor can be roughly classified into two types, a bottom contact structure and a top contact structure.
In the bottom contact structure, since a semiconductor layer is formed on the source / drain electrodes, as described above, a thermosetting conductive paste is required as an electrode material for the source / drain electrodes.
On the other hand, in the top contact structure, since the source / drain electrodes are formed on the semiconductor layer, either a dry conductive paste or a thermosetting conductive paste is used as the source / drain electrode material. be able to.
一方、ゲート電極はその上に積層工程がないので、有機溶媒に対する耐性を有する必要が無いため、熱硬化性の導電性ペーストを用いる必要がない。
したがって、上記トップコンタクト構造であれば、全ての層の形成に熱を印加する必要が無く、真空乾燥による溶媒の揮発を行うことで、トランジスタを作製可能である。
また、ボトムコンタクト構造であれば、ゲート絶縁膜となるフィルムの表裏の面に、それぞれ電極を印刷した後、先に作製する面の電極を乾燥型の導電性ペーストにより形成して乾燥させた後、他方の面に乾燥型または熱硬化型の導電性ペーストを用いて、乾燥又は加熱によりトランジスタを作製できる。
On the other hand, since there is no lamination process on the gate electrode, it is not necessary to have resistance to an organic solvent, and therefore it is not necessary to use a thermosetting conductive paste.
Therefore, with the top contact structure, it is not necessary to apply heat to the formation of all layers, and a transistor can be manufactured by performing evaporation of the solvent by vacuum drying.
In the case of a bottom contact structure, after electrodes are printed on the front and back surfaces of the film to be a gate insulating film, the electrodes on the surface to be prepared first are formed with a dry conductive paste and dried. A transistor can be manufactured by drying or heating using a dry or thermosetting conductive paste on the other surface.
以上のように、薄膜トランジスタの構造によって、ソース・ドレイン電極に有機溶媒に対する耐性（硬化性）が求められることがある。
しかしながら、ボトムコンタクト構造のように、ゲート電極とソース・ドレイン電極とのパターン形成に対し、連続して行われる一連の工程において、先に形成する電極に対して、乾燥型の導電ペーストを用いた真空乾燥による電極のパターン形成を行うため、先に形成した電極に対して位置合わせを行い、他の電極を形成する次工程まで、熱を印加することがないため、この熱によるフィルム（樹脂フィルム基材）の寸法変動が起こらず、トランジスタの電気特性の低下が問題とならない。
As described above, the source / drain electrodes may be required to have resistance (curability) to an organic solvent depending on the structure of the thin film transistor.
However, as in the bottom contact structure, a dry conductive paste was used for the previously formed electrode in a series of steps performed continuously for pattern formation of the gate electrode and the source / drain electrode. In order to perform electrode pattern formation by vacuum drying, alignment is performed on the previously formed electrode, and heat is not applied until the next step of forming another electrode. The dimensional variation of the base material does not occur, and the deterioration of the electrical characteristics of the transistor does not become a problem.
また、ゲート絶縁膜に用いるフィルムは、樹脂フィルム基材であり、ポリエステル（ポリエチレンテレフタレート、ポリエチレンナフタレート等）、ポリイミド、ポリエチレン、ポリプロピレン、ポリエーテルサルフォン、ポリカーボネートなどの樹脂フィルムを用いることが可能であり、コスト及び熱安定性を考慮するとポリエステルフィルムが最良である。
また、前記樹脂フィルム基材は、膜厚が０．１μｍ〜２μｍの範囲内であることが望ましく、２μｍを超えると、トランジスタのゲート絶縁膜として使用した際、高い電圧を印加しなければ動作し難くなり、トランジスタに対しての使用が困難となる。
The film used for the gate insulating film is a resin film substrate, and resin films such as polyester (polyethylene terephthalate, polyethylene naphthalate, etc.), polyimide, polyethylene, polypropylene, polyethersulfone, and polycarbonate can be used. Yes, polyester film is the best considering cost and thermal stability.
The resin film substrate preferably has a thickness in the range of 0.1 μm to 2 μm, and if it exceeds 2 μm, it will operate unless a high voltage is applied when used as a gate insulating film of a transistor. This makes it difficult to use the transistor.
本発明に用いられるゲート電極、ソース・ドレイン電極に使用する電極材料としては、公知の材料として、例えば、金、銀、カーボン等を導電材料に用いた厚膜ペースト、有機金属化合物をペースト化したもの（有機レジネートまたは単にレジネート）、金や銀、ＩＴＯ（インジウム−スズ酸化物）などのナノ金属粒子をインキ化したもの、あるいはポリアニリン、ポリエチレンジオキシチオフェンのような有機導電材料を用いることが可能であるが、コストと導電性とを顧慮すると厚膜ペーストが最適である。 As the electrode material used for the gate electrode and source / drain electrode used in the present invention, as a known material, for example, a thick film paste using gold, silver, carbon or the like as a conductive material, or an organometallic compound is pasted. Can be used (organic resinate or simply resinate), gold, silver, nano metal particles such as ITO (indium-tin oxide) ink, or organic conductive material such as polyaniline or polyethylenedioxythiophene However, a thick film paste is optimal in consideration of cost and conductivity.
ここで、乾燥性ペーストは、導電材料と、樹脂（例えば、ポリエステル）と、溶媒（グリコールエーテル）とを所定の比率にて混ぜたものであり、加熱されることにより、溶媒が揮発されて乾燥して、導電材料が樹脂により硬化される。
また、熱硬化性ペーストは、導電材料と、樹脂（例えば、ポリオール）と、架橋剤（例えば、イソシアネート）と、溶媒（グリコールエーテル）とを所定の比率にて混ぜたものであり、加熱されることにより、溶媒が揮発されて樹脂が架橋剤により硬化し、導電材料を固定する。
さらに、他の熱硬化性ペーストとしては、導電材料と、樹脂（例えば、フェノール樹脂）と、溶媒（グリコールエーテル）とを所定の比率にて混ぜたものであり、加熱されることにより、溶媒が揮発されてフェノールが熱により硬化し、導電材料を固定する。
Here, the drying paste is a mixture of a conductive material, a resin (for example, polyester), and a solvent (glycol ether) in a predetermined ratio. When heated, the solvent is volatilized and dried. Thus, the conductive material is cured by the resin.
The thermosetting paste is a mixture of a conductive material, a resin (for example, polyol), a crosslinking agent (for example, isocyanate), and a solvent (glycol ether) at a predetermined ratio, and is heated. As a result, the solvent is volatilized, the resin is cured by the cross-linking agent, and the conductive material is fixed.
Furthermore, as another thermosetting paste, a conductive material, a resin (for example, a phenol resin), and a solvent (glycol ether) are mixed at a predetermined ratio. It is volatilized and the phenol is cured by heat to fix the conductive material.
また、本発明の実施形態に用いる有機半導体層の材料としては、例えば、公知の材料として、ポリチオフェン、ポリアリルアミン、フルオレンビチオフェン共重合体及びそれらの誘導体のような高分子有機化合物材料が利用できる。
さらに、半導体層としては、ポリチオフェン誘導体、ポリフェニレンビニレン誘導体、ポリチエニレンビニレン誘導体、ポリアリルアミン等の既知の有機半導体や、ＩｎＧａＺｎＯ系、ＩｎＧａＯ系、ＺｎＧａＯ系、ＩｎＺｎＯ系、ＺｎＯ、ＳｎＯ２等の酸化物半導体が使用可能である。
これらの半導体材料は溶媒に可溶な場合は溶媒に溶解して、インクジェット、スタンプ法等の印刷方法で製膜できる。また、溶媒に溶解しない場合でも、スパッタやレーザアブレーション、有機金属化学気相成長等の低温での製膜が可能な真空プロセスで製膜できる。
また、ゲート電極、ソース・ドレイン電極及び有機半導体層の各パターンを印刷法を用いて形成する際、印刷法として、公知の印刷法である凸版印刷、凹版（グラビア）印刷、平板印刷及びスクリーン印刷のような有版印刷、またはインクジェット印刷、静電印刷のような無版印刷を用いることができる。
ゲート電極やソース・ドレイン電極の形成にはスクリーン印刷が適しており、一方、有機半導体層の形成にはインクジェット印刷が最良である。
In addition, as a material of the organic semiconductor layer used in the embodiment of the present invention, for example, a high-molecular organic compound material such as polythiophene, polyallylamine, fluorenebithiophene copolymer, or a derivative thereof can be used as a known material. .
Furthermore, as the semiconductor layer, known organic semiconductors such as polythiophene derivatives, polyphenylene vinylene derivatives, polythienylene vinylene derivatives, polyallylamine, etc., and oxide semiconductors such as InGaZnO-based, InGaO-based, ZnGaO-based, InZnO-based, ZnO, SnO 2, etc. Can be used.
When these semiconductor materials are soluble in a solvent, they can be dissolved in a solvent and formed into a film by a printing method such as an ink jet method or a stamp method. Further, even when not dissolved in a solvent, it can be formed by a vacuum process capable of forming a film at a low temperature such as sputtering, laser ablation, metal organic chemical vapor deposition or the like.
Moreover, when forming each pattern of a gate electrode, a source / drain electrode, and an organic-semiconductor layer using a printing method, as a printing method, relief printing which is a well-known printing method, intaglio (gravure) printing, flat plate printing, and screen printing Plate printing such as ink jet printing or plateless printing such as electrostatic printing can be used.
Screen printing is suitable for forming gate electrodes and source / drain electrodes, while inkjet printing is best for forming organic semiconductor layers.
＜第１の実施形態＞
以下、本発明の第１の実施形態による薄膜トランジスタの製造方法を図面を参照して説明する。図１は同実施形態の製造過程の各段階におけるトランジスタ構造の断面を示す概念図である。
この図において、粘着フィルム（型番：ＴＰ３００、日東電工製）１０に、ゲート絶縁膜として、厚さ１．２ミクロンのＰＥＮ（ポリエチレンナフタレート）フィルム２０（型番：Ｑ７０、帝人デュポン製）をラミネートして（貼り合わせて）固定した（図１（ａ））。
<First Embodiment>
Hereinafter, a method of manufacturing a thin film transistor according to the first embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a conceptual diagram showing a cross section of a transistor structure at each stage of the manufacturing process of the embodiment.
In this figure, a PEN (polyethylene naphthalate) film 20 (model number: Q70, manufactured by Teijin DuPont) with a thickness of 1.2 microns is laminated as a gate insulating film on an adhesive film (model number: TP300, manufactured by Nitto Denko). (Bonded together) and fixed (FIG. 1 (a)).
次に、スクリーン印刷法を用いて、ゲート電極を形成する乾燥型ペーストとして、乾燥性銀ペースト（製品名；ＬＳ-４１１ＡＷ、アサヒ化学研究所製）を用いて、ゲート電極３０となる幅１００μｍ、厚さ１０μｍのパターンを印刷した後、真空容器に入れ、油回転ポンプで、容器内を２Ｐａの気圧に排気し、６０分間放置して乾燥させ、ゲート電極３０を形成した（図１（ｂ））。 Next, a dry silver paste (product name: LS-411AW, manufactured by Asahi Chemical Research Laboratories) is used as a dry paste for forming a gate electrode by using a screen printing method. After printing a 10 μm thick pattern, it was put in a vacuum vessel, and the inside of the vessel was evacuated to 2 Pa with an oil rotary pump, and left to dry for 60 minutes to form the gate electrode 30 (FIG. 1B). ).
次に、このＰＥＮフィルム２０を粘着フィルム１０よりいったん取り外し、ゲート電極３０が印刷されて形成されていない面を表にし、再度、ゲート電極３０が印刷された面が粘着層１０ａと対向するように、粘着フィルム１０を用いて固定した（図１（ｃ））。
なお、この粘着フィルム１０は、粘着剤（粘着層１０ａ）の厚さを印刷されたゲート電極３０の厚さ１０μｍに対し、３０μｍと十分厚くしたため、粘着剤がゲート酸化膜３０の凹凸を吸収し、ゲート電極３０の凹凸の影響による、ＰＥＮフィルム２０の変形は無視できる。
Next, the
In this
次に、ＰＥＮフィルム２０の表面に、スクリーン印別法により、ソース・ドレイン電極を形成する熱硬化型ペーストとして、熱硬化型銀ペースト（型番：ＳＷ-１１００-１、アサヒ化学研究所製）を、ゲート電極３０に対して対向する位置に、幅１００μｍ、厚さ１０μｍ、ソース・ドレイン電極間のスペース５０μｍのパターンを印刷し、１５０℃の温度環境で３０分間加熱して、硬化させることにより、ソース・ドレイン電極４０を形成した（図１（ｄ））。
Next, a thermosetting silver paste (model number: SW-1100-1, manufactured by Asahi Chemical Research Laboratories) is used as a thermosetting paste for forming source / drain electrodes on the surface of the
次に、有機半導体溶液として、ポリヘキシルチオフェン（アルドリッチ製）のクロロホルム溶液をマイクロピペット（あるいはインクジェット印刷法）により、ソース・ドレイン電極４０上及びそのスペース間に対し滴下して、熱を印加または真空乾燥のいずれかにより乾燥させて、半導体層５０を形成し薄膜トランジスタ６０を形成した（図１（ｅ））。
そして、上記有機トランジスタの電気特性を測定すると、図２に示すトランジスタ（薄膜トランジスタ）の電圧-電流特性が得られ、本実施形態による製造方法により、良好な特性を有するトランジスタが製造されることが判る。
図２には、有機トランジスタの電圧-電流特性を示し、横軸がドレイン電圧Ｖｄ[Ｖ]、縦軸がドレイン電流Ｉｄ[Ａ]であり、各曲線がゲート電圧Ｖｇ[Ｖ]を印可した場合に対応している。
Next, as an organic semiconductor solution, a chloroform solution of polyhexylthiophene (manufactured by Aldrich) is dropped on the source /
When the electrical characteristics of the organic transistor are measured, it can be seen that the voltage-current characteristics of the transistor (thin film transistor) shown in FIG. 2 are obtained, and that the transistor having good characteristics is manufactured by the manufacturing method according to the present embodiment. .
FIG. 2 shows the voltage-current characteristics of the organic transistor, where the horizontal axis is the drain voltage Vd [V], the vertical axis is the drain current Id [A], and each curve is applied with the gate voltage Vg [V]. It corresponds to.
＜第２の実施形態＞
次に、本発明の第２の実施形態による薄膜トランジスタの製造方法を図面を参照して説明する。図３は同実施形態の製造過程の各段階におけるトランジスタ構造の断面を示す概念図である。
この図において、粘着フィルム（型番：ＴＰ３００、日東電工製）１０に厚さ１．２ミクロンのＰＥＮフィルム２０（帝人デュポン製）をラミネートして固定した（図３（ａ））。
<Second Embodiment>
Next, a method of manufacturing a thin film transistor according to the second embodiment of the present invention will be described with reference to the drawings. FIG. 3 is a conceptual diagram showing a cross section of the transistor structure at each stage of the manufacturing process of the embodiment.
In this figure, a PEN film 20 (manufactured by Teijin DuPont) having a thickness of 1.2 microns was laminated and fixed to an adhesive film (model number: TP300, manufactured by Nitto Denko) (FIG. 3 (a)).
次に、スクリーン印刷法を用いて、ゲート電極３０となる乾燥型ペーストである乾燥型銀ペースト（型番：ＬＳ-４１５-Ｍ、アサヒ化学研究所製）を用いて、幅１００μｍ、厚さ１０μｍのパターンを印刷し、真空容器に入れ、油回転ポンプにより、容器内を２Ｐａの気圧に排気し、６０分間放置して乾燥させ、ゲート電極３０を形成した（図３（ｂ））。
Next, by using a screen printing method, a dry silver paste (model number: LS-415-M, manufactured by Asahi Chemical Research Laboratories), which is a dry paste to be the
次に、このＰＥＮフィルム２０を、粘着フィルム１０から一旦取り外し、ゲート電極３０が形成されていない面を表にし、再度、ゲート電極３０が印刷された面が粘着層１０ａと対向するように、粘着フィルム１０を用いて固定した（図３（ｃ））。
なお、この粘着フィルム１０は、粘着剤１０ａの厚さを、印刷されたゲート電極３０の厚さ１０μｍに対し、３０μｍと厚くしたため、第１の実施形態において述べたように、ゲート電極３０による凹凸の影響による、ＰＥＮフィルム２０の変形は無視できる。
Next, the
In this
次に、有機半導体溶液として、ポリヘキシルチオフェン（アルドリッチ製）のクロロホルム溶液をマイクロピペット（あるいはインクジェット印刷法）により、幅６０μｍ、厚さ０．０５μｍのパターンとして、ゲート電極３０に対向する位置に形成し、室温にて乾燥させて、有機半導体層５０を形成する（図３（ｄ））。
Next, a chloroform solution of polyhexylthiophene (manufactured by Aldrich) is formed as an organic semiconductor solution at a position facing the
次に、ゲート電極３０に対向する位置において、有機半導体層５０上部にスクリーン印刷法を用い、ソース・ドレイン電極４０を形成する乾燥型ペーストとして乾燥型銀ペースト（型番：ＬＳ-４１５Ｃ-Ｍ、アサヒ化学研究所製）を用い、幅１００μｍ、厚さ１０μｍ、ソース電極及びドレイン電極４０間のスペース５０μｍのパターンを印刷した後、真空容器に入れ、油回転ポンプにより、容器内を２Ｐａの気圧に排気し、６０分間放置して乾燥させ、ソース・ドレイン電極４０を形成し、薄膜トランジスタ６０を形成した（図３（ｅ））。
そして、上記薄膜トランジスタの電気特性を測定すると、第１の実施形態の製造方法により形成された薄膜トランジスタと同様に、図２に示すトランジスタの電圧-電流特性が得られ、本実施形態による製造方法により、良好な特性を有するトランジスタが製造されることが判る。
Next, at a position facing the
Then, when the electrical characteristics of the thin film transistor are measured, the voltage-current characteristics of the transistor shown in FIG. 2 are obtained in the same manner as the thin film transistor formed by the manufacturing method of the first embodiment. It can be seen that transistors with good characteristics are produced.
＜第３の実施形態＞
以下、本発明の第１の実施形態による薄膜トランジスタの製造方法を図面を参照して説明する。図１は同実施形態の製造過程の各段階におけるトランジスタ構造の断面を示す概念図である。
この図において、粘着フィルム（型番：ＴＰ３００、日東電工製）１０に、ゲート絶縁膜として、厚さ１．２ミクロンのＰＥＮ（ポリエチレンナフタレート）フィルム２０（型番：Ｑ７０、帝人デュポン製）をラミネートして（貼り合わせて）固定した（図１（ａ））。
<Third Embodiment>
Hereinafter, a method of manufacturing a thin film transistor according to the first embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a conceptual diagram showing a cross section of a transistor structure at each stage of the manufacturing process of the embodiment.
In this figure, a PEN (polyethylene naphthalate) film 20 (model number: Q70, manufactured by Teijin DuPont) with a thickness of 1.2 microns is laminated as a gate insulating film on an adhesive film (model number: TP300, manufactured by Nitto Denko). (Bonded together) and fixed (FIG. 1 (a)).
次に、スクリーン印刷法を用いて、ゲート電極を形成する乾燥型ペーストとして、乾燥性銀ペースト（製品名；ＬＳ-４１１ＡＷ、アサヒ化学研究所製）を用いて、ゲート電極３０となる幅１００μｍ、厚さ１０μｍのパターンを印刷した後、真空容器に入れ、油回転ポンプで、容器内を２Ｐａの気圧に排気し、６０分間放置して乾燥させ、ゲート電極３０を形成した（図１（ｂ））。 Next, a dry silver paste (product name: LS-411AW, manufactured by Asahi Chemical Research Laboratories) is used as a dry paste for forming a gate electrode by using a screen printing method. After printing a 10 μm thick pattern, it was put in a vacuum vessel, and the inside of the vessel was evacuated to 2 Pa with an oil rotary pump, and left to dry for 60 minutes to form the gate electrode 30 (FIG. 1B). ).
次に、このＰＥＮフィルム２０を粘着フィルム１０よりいったん取り外し、ゲート電極３０が印刷されて形成されていない面を表にし、再度、ゲート電極３０が印刷された面が粘着層１０ａと対向するように、粘着フィルム１０を用いて固定した（図１（ｃ））。
なお、この粘着フィルム１０は、粘着剤（粘着層１０ａ）の厚さを印刷されたゲート電極３０の厚さ１０μｍに対し、３０μｍと十分厚くしたため、粘着剤がゲート酸化膜３０の凹凸を吸収し、ゲート電極３０の凹凸の影響による、ＰＥＮフィルム２０の変形は無視できる。
Next, the
In this
次に、ＰＥＮフィルム２０の表面に、スクリーン印別法により、ソース・ドレイン電極を形成する熱硬化型ペーストとして、ＩＴＯペースト（住友金属鉱山製Ｘ１０１Ｈ）を、ゲート電極３０に対して対向する位置に、幅１００μｍ、厚さ１０μｍ、ソース・ドレイン電極間のスペース５０μｍのパターンを印刷し、１５０℃の温度環境で３０分間加熱して、硬化させることにより、ソース・ドレイン電極４０を形成した（図１（ｄ））。
Next, an ITO paste (X101H manufactured by Sumitomo Metal Mining Co., Ltd.) is placed on the surface of the
そして、半導体層７としてｒｆマグネトロンスパッタ法によりＡｒ＋Ｏ２の混合ガスを用いてＩｎＧａＺｎＯ4を、図示しないシャドウマスクを介して室温成膜し（酸化物半導体層を堆積させて）、所定の酸化物半導体層のパターンとなるようパターニングした（図１（ｅ））
そして、上記薄膜トランジスタの電気特性を測定すると、図２に示すトランジスタ（薄膜トランジスタ）の電圧-電流特性が得られ、本実施形態による製造方法により、良好な特性を有するトランジスタが製造されることが判る。
図２には、薄膜トランジスタの電圧-電流特性を示し、横軸がドレイン電圧Ｖｄ[Ｖ]、縦軸がドレイン電流Ｉｄ[Ａ]であり、各曲線がゲート電圧Ｖｇ[Ｖ]を印可した場合に対応している。
Then, an InGaZnO 4 film is formed as a semiconductor layer 7 at room temperature through a shadow mask (not shown) using a mixed gas of Ar + O 2 by rf magnetron sputtering, and a predetermined oxide semiconductor layer is deposited. Patterned to be a pattern (FIG. 1 (e))
When the electrical characteristics of the thin film transistor are measured, the voltage-current characteristics of the transistor (thin film transistor) shown in FIG. 2 are obtained, and it can be seen that a transistor having good characteristics is manufactured by the manufacturing method according to the present embodiment.
FIG. 2 shows the voltage-current characteristics of the thin film transistor, where the horizontal axis is the drain voltage Vd [V], the vertical axis is the drain current Id [A], and each curve is applied with the gate voltage Vg [V]. It corresponds.
１０…粘着フィルム
１０ａ…粘着剤
２０…ＰＥＮフィルム
３０…ゲート電極
４０…ソース・ドレイン電極
５０…半導体層
DESCRIPTION OF
Claims (5)
前記フィルムの一方の面に、いずれか一方の電極のパターン形状を前記溶液または分散体により印刷する工程と、
先に印刷された前記電極のパターン形状の溶液または分散体を真空乾燥し、有機溶媒を揮発させて電極を形成する工程と
を有することを特徴とする薄膜トランジスタの製造方法。 A method of manufacturing a thin film transistor in which a gate electrode is formed on one surface of a film as a gate insulating film, and a source / drain electrode is formed on a surface different from the gate electrode, and a solution or dispersion in which a conductive material is dissolved in an organic solvent is printed. Because
Printing the pattern shape of one of the electrodes on one surface of the film with the solution or dispersion;
And vacuum-drying the electrode-shaped solution or dispersion previously printed to form an electrode by volatilizing an organic solvent.
前記印刷された他方の電極のパターン形状の溶液を加熱し、有機溶媒を揮発させてソース及びドレイン電極を形成する工程と
を有することを特徴とする請求項１記載の薄膜トランジスタの製造方法。 A step of printing a solution or dispersion in which a conductive material is dissolved in an organic solvent on the other surface of the film in a pattern shape of the other electrode;
The method of manufacturing a thin film transistor according to claim 1, further comprising: heating a solution having a pattern shape of the other printed electrode to volatilize an organic solvent to form source and drain electrodes.
前記有機半導体材料の溶液を乾燥させ、有機溶媒を揮発させて有機半導体層を形成する工程と
を有することを特徴とする請求項１から３のいずれかに記載の薄膜トランジスタの製造方法。 A process of applying a solution of an organic semiconductor material as an organic semiconductor layer pattern on the other surface to face the gate electrode formed on either side of the film;
The method for producing a thin film transistor according to claim 1, further comprising: drying the solution of the organic semiconductor material and volatilizing the organic solvent to form an organic semiconductor layer.
を有することを特徴とする請求項１から３のいずれかに記載の薄膜トランジスタの製造方法。
The method includes a step of forming an oxide semiconductor pattern by facing the gate electrode formed on either side of the film and depositing an oxide semiconductor layer on the other side with an oxide semiconductor material. The manufacturing method of the thin-film transistor in any one of Claim 1 to 3.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005096733A JP4792781B2 (en) | 2004-12-06 | 2005-03-30 | Thin film transistor manufacturing method |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004353139 | 2004-12-06 | ||
| JP2004353139 | 2004-12-06 | ||
| JP2005096733A JP4792781B2 (en) | 2004-12-06 | 2005-03-30 | Thin film transistor manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006190922A true JP2006190922A (en) | 2006-07-20 |
| JP4792781B2 JP4792781B2 (en) | 2011-10-12 |
Family
ID=36797830
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005096733A Expired - Fee Related JP4792781B2 (en) | 2004-12-06 | 2005-03-30 | Thin film transistor manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4792781B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008270723A (en) * | 2007-03-28 | 2008-11-06 | Toppan Printing Co Ltd | Thin film transistor |
| US8022410B2 (en) | 2008-07-08 | 2011-09-20 | Samsung Electronics Co., Ltd. | Thin film transistors |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08264794A (en) * | 1995-03-27 | 1996-10-11 | Res Dev Corp Of Japan | Metal oxide semiconductor device forming a pn junction with a thin film transistor of metal oxide semiconductor of copper suboxide and manufacture thereof |
| JP2001505002A (en) * | 1997-08-22 | 2001-04-10 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Method of fabricating a field effect transistor consisting essentially of organic material |
| JP2002511606A (en) * | 1998-04-10 | 2002-04-16 | イー−インク コーポレイション | Electronic display using organic field-effect transistors |
| WO2004006633A2 (en) * | 2002-07-02 | 2004-01-15 | Motorola, Inc. | Integrated circuit including field effect transistor and method of manufacture |
| WO2004097915A1 (en) * | 2003-04-25 | 2004-11-11 | Semiconductor Energy Laboratory Co., Ltd. | Droplet discharging device, method for forming pattern and method for manufacturing semiconductor device |
| JP2004349583A (en) * | 2003-05-23 | 2004-12-09 | Sharp Corp | Manufacturing method of transistor |
-
2005
- 2005-03-30 JP JP2005096733A patent/JP4792781B2/en not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08264794A (en) * | 1995-03-27 | 1996-10-11 | Res Dev Corp Of Japan | Metal oxide semiconductor device forming a pn junction with a thin film transistor of metal oxide semiconductor of copper suboxide and manufacture thereof |
| JP2001505002A (en) * | 1997-08-22 | 2001-04-10 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Method of fabricating a field effect transistor consisting essentially of organic material |
| JP2002511606A (en) * | 1998-04-10 | 2002-04-16 | イー−インク コーポレイション | Electronic display using organic field-effect transistors |
| WO2004006633A2 (en) * | 2002-07-02 | 2004-01-15 | Motorola, Inc. | Integrated circuit including field effect transistor and method of manufacture |
| WO2004097915A1 (en) * | 2003-04-25 | 2004-11-11 | Semiconductor Energy Laboratory Co., Ltd. | Droplet discharging device, method for forming pattern and method for manufacturing semiconductor device |
| JP2004349583A (en) * | 2003-05-23 | 2004-12-09 | Sharp Corp | Manufacturing method of transistor |
Non-Patent Citations (1)
| Title |
|---|
| FRANCIS GARNIER, RYAD HAJLAOUI, ABDERRAHIM YASSAR, AND PRATIMA SRIVASTAVA: "All-Polymer Field-Effect Transistor Realized by Printing Techniques", SCIENCE, vol. 265, JPN6010002934, 16 September 1994 (1994-09-16), pages 1684 - 1686, ISSN: 0001949362 * |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008270723A (en) * | 2007-03-28 | 2008-11-06 | Toppan Printing Co Ltd | Thin film transistor |
| US8022410B2 (en) | 2008-07-08 | 2011-09-20 | Samsung Electronics Co., Ltd. | Thin film transistors |
| US8586427B2 (en) | 2008-07-08 | 2013-11-19 | Samsung Electronics Co., Ltd. | Thin film transistors and methods of manufacturing thin film transistors |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4792781B2 (en) | 2011-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101635333B (en) | Semiconductor composite film, method for forming semiconductor composite film, thin film transistor, method for manufacturing thin film transistor, and electronic apparatus | |
| CN101154712B (en) | Organic semiconductor device, manufacturing method of the same, organic transistor array, and display | |
| JP2006013433A (en) | Thin-film transistor | |
| KR100797092B1 (en) | Method for fabrication of organic thin film transistor using microcontact printing | |
| US20080311698A1 (en) | Fabrication of self-aligned via holes in polymer thin films | |
| EP3276692B1 (en) | Field-effect transistor and method for the production thereof | |
| US7632705B2 (en) | Method of high precision printing for manufacturing organic thin film transistor | |
| US8568182B2 (en) | Display | |
| JP2006528430A (en) | Stacking organic semiconductors | |
| JP4792781B2 (en) | Thin film transistor manufacturing method | |
| JP4729843B2 (en) | Thin film transistor manufacturing method | |
| US8877531B2 (en) | Electronic apparatus | |
| KR101811099B1 (en) | Method for producing an organic electronic device and organic electronic device | |
| JP2007073856A (en) | Formation method of conductive pattern, manufacturing method of semiconductor device, and manufacturing method of organic electroluminescent element | |
| WO2010034815A1 (en) | Method for forming self-aligned electrodes | |
| JP2009231325A (en) | Thin-film transistor array, method of manufacturing the same, and active matrix type display using the same | |
| JP2006186293A (en) | Method of manufacturing thin film transistor | |
| JP2007201056A (en) | Thin-film transistor and manufacturing method thereof | |
| JP5891625B2 (en) | Organic semiconductor device manufacturing method and organic semiconductor device | |
| JP5870502B2 (en) | Organic semiconductor device and manufacturing method thereof | |
| JP2019153653A (en) | Organic semiconductor device | |
| JP4951868B2 (en) | Thin film transistor manufacturing method | |
| JP5685932B2 (en) | Thin film transistor | |
| JP2006269476A (en) | Method of manufacturing thin-film transistor | |
| JP2016163029A (en) | Thin film transistor array, thin film transistor array manufacturing method and pixel display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080226 |
|
| TRDD | Decision of grant or rejection written | ||
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110623 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110628 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110711 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140805 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |